JP2017183388A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2017183388A
JP2017183388A JP2016065607A JP2016065607A JP2017183388A JP 2017183388 A JP2017183388 A JP 2017183388A JP 2016065607 A JP2016065607 A JP 2016065607A JP 2016065607 A JP2016065607 A JP 2016065607A JP 2017183388 A JP2017183388 A JP 2017183388A
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging device
unit
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016065607A
Other languages
English (en)
Inventor
晴美 田中
Harumi Tanaka
晴美 田中
佳明 桝田
Yoshiaki Masuda
佳明 桝田
信二 宮澤
Shinji Miyazawa
信二 宮澤
石田　実
Minoru Ishida
実 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016065607A priority Critical patent/JP2017183388A/ja
Priority to CN202211593650.2A priority patent/CN115763513A/zh
Priority to CN201780018909.1A priority patent/CN108886047B/zh
Priority to US16/086,404 priority patent/US10672809B2/en
Priority to PCT/JP2017/010302 priority patent/WO2017169755A1/ja
Publication of JP2017183388A publication Critical patent/JP2017183388A/ja
Priority to US16/854,344 priority patent/US10923517B2/en
Priority to US17/148,207 priority patent/US11973091B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/75—Systems in which material is subjected to a chemical reaction, the progress or the result of the reaction being investigated
    • G01N21/77—Systems in which material is subjected to a chemical reaction, the progress or the result of the reaction being investigated by observing the effect on a chemical indicator
    • G01N21/78—Systems in which material is subjected to a chemical reaction, the progress or the result of the reaction being investigated by observing the effect on a chemical indicator producing a change of colour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/0543—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the refractive type, e.g. lenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/48—Increasing resolution by shifting the sensor relative to the scene
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/645—Specially adapted constructive features of fluorimeters
    • G01N2021/6463—Optics
    • G01N2021/6471—Special filters, filter wheel
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/645—Specially adapted constructive features of fluorimeters
    • G01N21/6452—Individual samples arranged in a regular 2D-array, e.g. multiwell plates
    • G01N21/6454—Individual samples arranged in a regular 2D-array, e.g. multiwell plates using an integrated detector array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Investigating Or Analysing Materials By The Use Of Chemical Reactions (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】装置サイズをより小型化することができる。【解決手段】固体撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されている。出力回路部、第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、装置の外部と接続する信号出力用外部端子が、第１構造体の画素アレイ部の下方に配置され、出力回路部は、貫通ビアを介して信号出力用外部端子と接続されており、装置の最表面は、画素アレイ部のオンチップレンズの上層に形成された樹脂層である。本技術は、例えば、ウエアラブル製品等に組み込まれる固体撮像装置等に適用できる。【選択図】図５０

Description

本開示は、固体撮像装置に関し、特に、装置サイズをより小型化することができるようにする固体撮像装置に関する。
CMOS（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像装置は、複数の半導体基板を積層した構成が提案されるなど、より一層の小型化が進んでいる（例えば、特許文献１参照）。
特開２０１４−７２２９４号公報
固体撮像装置の小型化を進めると、装置の平面サイズに対して、出力信号を取り出す端子部の占める面積が大きくなり、小型化が難しくなる。
本開示は、このような状況に鑑みてなされたものであり、装置サイズをより小型化することができるようにするものである。
本技術の第１の側面の固体撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部のオンチップレンズの上層に形成された樹脂層である。
本技術の第１の側面においては、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部のオンチップレンズの上層に形成された樹脂層とされる。
本技術の第２の側面の固体撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部のオンチップレンズの表面に形成された反射防止膜である。
本技術の第２の側面においては、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部のオンチップレンズの表面に形成された反射防止膜とされる。
本技術の第３の側面の固体撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記第１構造体の上方に位置するマイクロレンズアレイ基板または積層レンズ構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と、が積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されている。
本技術の第３の側面においては、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記第１構造体の上方に位置するマイクロレンズアレイ基板または積層レンズ構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と、が積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されている。
本技術の第４の側面の固体撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部のオンチップレンズの上層に形成された蛍光材料である。
本技術の第４の側面においては、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部のオンチップレンズの上層に形成された蛍光材料とされる。
本技術の第５の側面の固体撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部の上層に形成された、蛍光タンパク質に対して反応する抗体である。
本技術の第５の側面においては、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部の上層に形成された、蛍光タンパク質に対して反応する抗体とされる。
本技術の第６の側面の固体撮像装置は、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部の上層に形成された、電荷を付着する化学修飾膜である。
本技術の第６の側面においては、光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体とが積層されて構成されており、前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、装置の最表面は、前記画素アレイ部の上層に形成された、電荷を付着する化学修飾膜とされる。
固体撮像装置は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本開示の第１乃至第６の側面によれば、装置サイズをより小型化することができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
固体撮像装置の第１の実施形態の概略構造を示す断面図である。 固体撮像装置のシステム構成例を示すブロック図である。 画素の回路配置構成例を示す図である。 入力回路部と出力回路部の構成例を示す図である。 固体撮像装置における回路配置の第１の回路配置構成例を示す図である。 図５のＡ−Ａ’線における断面構造を示す図である。 固体撮像装置における回路配置の第２の回路配置構成例を示す図である。 図７のＢ−Ｂ’線における断面構造を示す図である。 比較例１としての固体撮像装置の最終形状における断面を表す図である。 比較例２としての固体撮像装置の最終形状における断面を表す図である。 比較例３としての固体撮像装置の最終形状における断面を表す図である。 固体撮像装置における回路配置の第３の回路配置構成例を示す図である。 固体撮像装置における回路配置の第４の回路配置構成例を示す図である。 図１３のＣ−Ｃ’線における断面構造を示す図である。 固体撮像装置における回路配置の第５の回路配置構成例を示す図である。 固体撮像装置における回路配置の第６の回路配置構成例を示す図である。 固体撮像装置における回路配置の第７の回路配置構成例を示す図である。 固体撮像装置における回路配置の第８の回路配置構成例を示す図である。 固体撮像装置における回路配置の第９の回路配置構成例を示す図である。 固体撮像装置における回路配置の第１０の回路配置構成例を示す図である。 図２０のＤ−Ｄ’線における断面構造を示す図である。 固体撮像装置における回路配置の第１１の回路配置構成例を示す図である。 固体撮像装置１の外周付近の拡大断面図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 ツインコンタクト構造の固体撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の固体撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の固体撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の固体撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の固体撮像装置の製造方法を説明する図である。 Cu-Cu直接接合構造の図５の固体撮像装置の製造方法を説明する図である。 固体撮像装置のさらなる変形例その１を説明する図である。 固体撮像装置のさらなる変形例その２を説明する図である。 固体撮像装置のさらなる変形例その３を説明する図である。 固体撮像装置のさらなる変形例その４を説明する図である。 固体撮像装置の第２の実施形態の概略構造を示す断面図である。 固体撮像装置の第３の実施形態の概略構造を示す断面図である。 固体撮像装置の第４の実施形態の概略構造を示す断面図である。 固体撮像装置の第５の実施形態の概略構造を示す断面図である。 固体撮像装置の第６の実施形態の概略構造を示す断面図である。 第２の実施形態に係る固体撮像装置の搭載例を示す図である。 第６の実施形態に係る固体撮像装置の搭載例を示す図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第４の実施形態に係る固体撮像装置の製造方法を説明する図である。 第５及び第６の実施形態に係る固体撮像装置の製造方法を説明する図である。 第５及び第６の実施形態に係る固体撮像装置の製造方法を説明する図である。 固体撮像装置の第７の実施形態の概略構造を示す断面図である。 第７の実施形態に係る固体撮像装置の製造方法を説明する図である。 第７の実施形態に係る固体撮像装置の製造方法を説明する図である。 第７の実施形態に係る固体撮像装置の製造方法を説明する図である。 第７の実施形態に係る固体撮像装置の製造方法を説明する図である。 第７の実施形態に係る固体撮像装置の製造方法を説明する図である。 固体撮像装置が３層の積層構造体で構成される例を説明する図である。 固体撮像装置が３層の積層構造体で構成される例を説明する図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 図１の固体撮像装置の使用例を説明する図である。
以下、本技術を実施するための形態（以下、実施形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の第１の実施形態
２．固体撮像装置のシステム構成
３．画素の回路配置構成例
４．入力回路と出力回路の構成例
５．固体撮像装置の回路配置構成例
６．固体撮像装置の断面構造
７．他の上下配線接続構造を用いた場合の固体撮像装置の回路配置
８．他の固体撮像装置との比較例
９．固体撮像装置の他の回路配置構成例
１０．固体撮像装置の詳細構造
１１．第１の実施形態の製造方法
１２．さらなる変形例
１３．固体撮像装置の第２の実施形態
１４．固体撮像装置の第３の実施形態
１５．固体撮像装置の第４の実施形態
１６．固体撮像装置の第５の実施形態
１７．固体撮像装置の第６の実施形態
１８．固体撮像装置の搭載例
１９．第４の実施形態の製造方法
２０．固体撮像装置の第７の実施形態
２１．第７の実施形態の製造方法
２２．３層の積層構造体の例
２３．電子機器への適用例
２４．イメージセンサの使用例
＜１．固体撮像装置の第１の実施形態＞
図１は、本技術を採用した半導体装置としての固体撮像装置の第１の実施形態の概略の構造を示している。
図１に示される固体撮像装置１は、図中の矢印の方向で装置に入射する光もしくは電磁波を電気信号へ変換する。以後、本開示では、便宜上、電気信号へと変換する対象として、光を電気信号へ変換する装置を例に用いて説明する。
固体撮像装置１は、第１構造体１１と第２構造体１２とが積層された積層構造体１３と、外部端子１４と、第１構造体１１の上側に形成された保護基板１８とを備える。なお、以下では、便宜上、図１における、光が装置へ入射する入射面の側を上側、入射面と対向する装置のもう一方の面の側を下側として、第１構造体１１を上側構造体１１、第２構造体１２を下側構造体１２と呼ぶことにする。
この固体撮像装置１は、後で述べるように、上側構造体１１の一部を構成する半導体基板（ウエハ）と、下側構造体１２の一部を構成する半導体基板（ウエハ）と、保護基板１８とを、ウエハレベルで貼り合せた後、個々の固体撮像装置１へと固片化して形成される。
固片化される前の上側構造体１１は、半導体基板（ウエハ）に、入射した光を電気信号へ変換するための画素が形成されたものである。画素は、例えば、光電変換するためのフォトダイオード（PD）と、光電変換動作や光電変換された電気信号を読み出す動作を制御する、複数個の画素トランジスタを備える。固片化された後の固体撮像装置１に含まれる上側構造体１１は、上側チップ、イメージセンサ基板、または、イメージセンサチップと呼ばれる場合もある。
固体撮像装置１が備える画素トランジスタは、例えば、MOSトランジスタであることが望ましい。
上側構造体１１の上面には、例えば、R（赤）、G（緑）、またはB(青)のカラーフィルタ１５とオンチップレンズ１６が形成されている。オンチップレンズ１６の上側には、固体撮像装置１の構造物、特にオンチップレンズ１６やカラーフィルタ１５を保護するための保護基板１８が配置されている。保護基板１８は、例えば透明なガラス基板である。保護基板１８はその硬度がオンチップレンズ１６の硬度よりも高いと、オンチップレンズ１６を保護する作用が強まる。
固片化される前の下側構造体１２は、半導体基板（ウエハ）に、トランジスタと配線とを含む半導体回路が形成されたものである。固片化された後の固体撮像装置１に含まれる下側構造体１２は、下側チップ、信号処理基板、または、信号処理チップと呼ばれる場合もある。下側構造体１２には、装置外部の不図示の配線と電気的に接続するための外部端子１４が、複数、形成されている。外部端子１４は、例えば、はんだボールである。
固体撮像装置１は、オンチップレンズ１６上に配置されたシール樹脂１７を介して、上側構造体１１の上側もしくはオンチップレンズ１６の上側に保護基板１８が固定されたキャビティレス構造を成している。シール樹脂１７は、その硬度が保護基板１８の硬度よりも低いため、シール樹脂が存在しない場合と比較すると、固体撮像装置１の外部から保護基板１８へ加わった応力が装置内部へと伝わるのを緩和する作用を果たし得る。
なお、固体撮像装置１は、キャビティレス構造と異なる構造として、上側構造体１１の上面に、柱状もしくは壁状の構造を形成し、保護基板１８がオンチップレンズ１６の上方に空隙を持って担持されるように、上記柱状もしくは壁状の構造に固定されたキャビティ構造を成しても良い。
＜２．固体撮像装置のシステム構成＞
図２は、固体撮像装置１のシステム構成例を示すブロック図である。
図２の固体撮像装置１は、光電変換部（PD）を有する画素３１が、行方向および列方向に複数個配置された画素アレイ部２４を備える。
画素アレイ部２４は、画素３１を行毎に駆動するための行駆動信号線３２や、行毎に駆動された複数個の画素３１から、光電変換の結果生じた信号を読み出すための垂直信号線（列読出し線）３３を備える。図２に示すように、１本の行駆動信号線３２には、行方向に配列された複数個の画素３１が接続されている。１本の垂直信号線３３には、列方向に配列された複数個の画素３１が接続されている。
固体撮像装置１は、行駆動部２２と列信号処理部２５をさらに備える。
行駆動部２２は、例えば、画素駆動するための行の位置を決める行アドレス制御部、言い換えれば、行デコーダ部と、画素３１を駆動するための信号を発生させる行駆動回路部を備える。
列信号処理部２５は、例えば、垂直信号線３３に接続され、画素３１とソースフォロア回路を形成する負荷回路部を備える。また、列信号処理部２５は、垂直信号線３３を介して画素３１から読み出された信号を増幅する増幅回路部を備えていても良い。さらに、列信号処理部２５は、光電変換の結果として画素３１から読み出された信号から、系のノイズレベルを取り除くための、ノイズ処理部をさらに備えても良い。
列信号処理部２５は、画素３１から読み出された信号もしくは上記ノイズ処理されたアナログ信号を、デジタル信号へと変換するための、アナログデジタルコンバータ（ADC）を備える。ADCは、変換対象となるアナログ信号と、これと比較対象となる参照掃引信号とを比較するためのコンパレータ部、および、コンパレータ部での比較結果が反転するまでの時間を計測するカウンタ部を備える。列信号処理部２５は、読出し列を走査する制御を行う水平走査回路部をさらに備えても良い。
固体撮像装置１は、タイミング制御部２３をさらに備える。タイミング制御部２３は、装置へ入力された基準クロック信号やタイミング制御信号を基にして、行駆動部２２と列信号処理部２５へ、タイミングを制御する信号を供給する。以後、本開示においては、行駆動部２２、列信号処理部２５、及びタイミング制御部２３の全部もしくは一部を、単に画素周辺回路部、周辺回路部、または、制御回路部と呼ぶ場合がある。
固体撮像装置１は、画像信号処理部２６をさらに備える。画像信号処理部２６は、光電変換の結果得られたデータ、言い換えれば、固体撮像装置１における撮像動作の結果得られたデータに対して、各種の信号処理を施す回路である。画像信号処理部２６は、例えば、画像信号処理回路部と、データ保持部とを含んで構成される。画像信号処理部２６は、更にプロセッサ部を備えても良い。
画像信号処理部２６において実行される信号処理の一例は、AD変換された撮像データが、暗い被写体を撮影したデータである場合には階調を多く持たせ、明るい被写体を撮影したデータである場合には階調を少なくするトーンカーブ補正処理である。この場合、撮像データの階調をどのようなトーンカーブに基づいて補正するか、トーンカーブの特性データを予め画像信号処理部２６のデータ保持部に記憶させておくことが望ましい。
固体撮像装置１は、入力部２１Aをさらに備える。入力部２１Aは、例えば、上記基準クロック信号や、垂直同期信号および水平同期信号などのタイミング制御信号や、画像信号処理部２６のデータ保持部へ記憶させる特性データなどを、装置外部から固体撮像装置１へ入力する。入力部２１Aは、固体撮像装置１へデータを入力するための外部端子１４である入力端子４１と、入力端子４１へ入力された信号を固体撮像装置１の内部へと取り込む入力回路部４２とを備える。
入力部２１Aは、入力回路部４２で取り込まれた信号の振幅を、固体撮像装置１の内部で利用しやすい振幅へと変更する入力振幅変更部４３をさらに備える。
入力部２１Aは、入力データのデータ列の並びを変更する入力データ変換回路部４４をさらに備える。入力データ変換回路部４４は、例えば、入力データとしてシリアル信号を受け取って、これをパラレル信号へと変換するシリアルパラレル変換回路である。
なお、入力振幅変更部４３と入力データ変換回路部４４は、省略される場合もある。
固体撮像装置１がフラッシュメモリやSRAM、DRAMと言った外部のメモリデバイスと接続される場合には、入力部２１Aは、これら外部のメモリデバイスからのデータを受け取るメモリインタフェース回路をさらに備えることができる。
固体撮像装置１は、出力部２１Bをさらに備える。出力部２１Bは、固体撮像装置１で撮影された画像データや、画像信号処理部２６で信号処理された画像データを、固体撮像装置１から装置外部へと出力する。出力部２１Bは、固体撮像装置１から装置外部へとデータを出力ための外部端子１４である出力端子４８と、固体撮像装置１の内部から装置外部へとデータを出力する回路であり、出力端子４８と接続された固体撮像装置１外部の外部配線を駆動する回路である、出力回路部４７とを備える。
出力部２１Bは、固体撮像装置１の内部で用いた信号の振幅を、固体撮像装置１の外部に接続された外部デバイスで利用しやすい振幅へと変更する出力振幅変更部４６をさらに備える。
出力部２１Bは、出力データのデータ列の並びを変更する出力データ変換回路部４５をさらに備える。出力データ変換回路部４５は、例えば、固体撮像装置１内部で使用したパラレル信号を、シリアル信号へと変換するパラレルシリアル変換回路である。
出力データ変換回路部４５と出力振幅変更部４６は、省略される場合もある。
固体撮像装置１がフラッシュメモリやSRAM、DRAMと言った外部のメモリデバイスと接続される場合には、出力部２１Bは、これら外部のメモリデバイスへとデータを出力するメモリインタフェース回路をさらに備えることができる。
なお、本開示においては、便宜上、入力部２１Aと出力部２１Bの双方もしくは少なくとも一方を含む回路ブロックを、入出力部２１と呼ぶ場合がある。また、入力回路部４２と出力回路部４７の双方もしくは少なくとも一方を含む回路部を、入出力回路部４９と呼ぶ場合がある。
＜３．画素の回路配置構成例＞
図３は、第１の実施形態に係る固体撮像装置１の画素３１の回路配置構成例を示している。
画素３１は、光電変換素子としてのフォトダイオード５１、転送トランジスタ５２、FD(フローティングディフュージョン)５３、リセットトランジスタ５４、増幅トランジスタ５５、および選択トランジスタ５６を有する。
フォトダイオード５１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。フォトダイオード５１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ５２を介して、FD５３に接続されている。
転送トランジスタ５２は、転送信号TRによりオンされたとき、フォトダイオード５１で生成された電荷を読み出し、FD５３に転送する。
FD５３は、フォトダイオード５１から読み出された電荷を保持する。リセットトランジスタ５４は、リセット信号RSTによりオンされたとき、FD５３に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、FD５３の電位をリセットする。
増幅トランジスタ５５は、FD５３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ５５は、垂直信号線３３を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、FD５３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ５５から選択トランジスタ５６と垂直信号線３３を介して列信号処理部２５に出力される。
選択トランジスタ５６は、選択信号SELにより画素３１が選択されたときオンされ、画素３１の画素信号を、垂直信号線３３を介して列信号処理部２５に出力する。転送信号TR、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図２の行駆動信号線３２に対応する。
画素３１は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
＜４．入力回路部と出力回路部の構成例＞
図４は、第１の実施形態に係る固体撮像装置１の入力部２１Aに備わる入力回路部４２と、出力部２１Bに備わる出力回路部４７の回路配置構成例を示している。
なお、入出力回路部４９は、１つの外部端子１４に対して、入力回路部４２もしくは出力回路部４７のどちらか一方を含む構成でも良いし、入力回路部４２と出力回路部４７との双方を並列に備えた双方向の入出力回路の構成であっても良い。
入力回路部４２は、以下の特徴を有する回路である。
(1) 固体撮像装置１の入力端子４１から入力回路部４２へ入力されるデータと、入力回路部４２から固体撮像装置１の内部回路へと出力されるデータとにおいて、論理が同じ、もしくは反転するだけの回路である、言い換えれば、信号列におけるデータの並びを変えない回路である、さらに言い換えれば、信号列において論理の”１”と”０”若しくは”Hi”と”Low”が切替わる位置を変えない回路である。
(2) 固体撮像装置１の入力端子４１に入力された信号の電圧振幅を、入力回路部４２の後段に配置された回路、言い換えれば固体撮像装置１においてより内部となる回路が受け取るに好ましい電圧振幅へと変換する回路である。この回路は、回路に入力されたデータを、電圧振幅が小さくなる方向へ変換する場合がある。
(2)’または、入力回路部４２に入力された信号 (例えばLVDSの小振幅差動信号)を、入力回路部４２の後段に配置された回路、言い換えれば固体撮像装置１においてより内部となる回路が受け取るに好ましいフォーマットもしくは電圧振幅(例えばシングルエンドでフルスイングするデジタル信号)へと変換して出力する回路である。この回路は、回路に入力されたデータを、電圧振幅が大きくなる方向へ変換する場合がある。
(3) さらに、入力回路部４２へ過大なノイズが入力され場合に、このノイズを入力回路部４２の後段に配置された回路、言い換えれば固体撮像装置１においてより内部となる回路へ伝播させずに遮断する保護回路を備える場合もある。
出力回路部４７は、以下の特徴を有する回路である。
(1) 固体撮像装置１の内部回路から出力回路部４７へ入力されるデータと、出力回路部４７から固体撮像装置１の出力端子４８を介して固体撮像装置１の外部へと出力されるデータとにおいて、論理が同じ、もしくは反転するだけの回路である、言い換えれば、信号列におけるデータの並びを変えない回路である、さらに言い換えれば、信号列において論理の”１”と”０”若しくは”Hi”と”Low”が切替わる位置を変えない回路である。
(2) 固体撮像装置１の出力端子４８と固体撮像装置１に接続される外部素子との間の信号線を、駆動する電流能力を大きくする回路である。若しくは、信号線の電圧振幅を大きくする回路である。この回路は、回路に入力されたデータを、電圧振幅が大きくなる方向へ変換する場合がある。
(2)’または、固体撮像装置１の内部の回路から出力回路部４７に入力された信号(シングルエンドでフルスイングするデジタル信号)を、出力端子４８に接続された外部素子が信号を受け取るに好ましいフォーマットもしくは電圧振幅(例えばLVDSの小振幅差動信号)へと変換して出力する回路である。この回路は、回路に入力されたデータを、電圧振幅が小さくなる方向へ変換する場合がある。
図４に示すように、少なくとも入力回路部４２もしくは出力回路部４７のどちらか一方を含む入出力回路部４９は、１つ以上トランジスタを含む。本開示においては、便宜上、入出力回路部４９に含まれるトランジスタを、入出力トランジスタと呼ぶ場合がある。入出力回路部４９は、インバータ回路、バッファ回路、などを含んでいても良いし、入力動作または出力動作を制御するイネーブル回路をさらに含んでいても良い。
入力回路部４２または出力回路部４７は、回路で使用する電源電圧を適切に設定することにより、入力信号または出力信号の振幅変更部を兼ねることが出来る。例えば、固体撮像装置１の画素周辺回路部の一部や画像信号処理部２６における信号の振幅がV2であって、一方、固体撮像装置１の外部から入力端子４１へと入力される信号の振幅、あるいは、出力端子４８から固体撮像装置１の外部へと出力される信号の振幅がV2よりも大きなV1である場合、入力回路部４２または出力回路部４７の回路が例えば図４で示す回路においては、固体撮像装置１の内部回路側に位置するインバータの電源電圧をV2、固体撮像装置１外側方向に位置するインバータの電源電圧をV1とすることによって、入力回路部４２は外部から振幅V1の信号を受け取り、この振幅をV2へと小さくして固体撮像装置１の内部回路へ入力し、出力回路部４７は、固体撮像装置１の内部回路から振幅V2の信号を受け取り、この振幅をV1へと大きくして外部へ出力することが出来る。なお、図４に示す電圧V1とV2を同電圧とする場合は、信号振幅変更の機能を持たない構成となる。
なお、上記の説明を含め、本開示においては、トランジスタ回路における基準電圧（図４の回路の場合、接地電圧）と、回路へ供給される電源の電圧であって上記基準電圧とは異なる電圧（図４の回路の場合、例えばV1）との電圧差を、単に電源電圧と呼ぶ場合がある。
＜５．固体撮像装置の回路配置構成例＞
次に、第１の実施形態に係る固体撮像装置１の回路の配置、すなわち、図２に示した固体撮像装置１の各ブロックを、上側構造体１１と下側構造体１２とにどのように分けて搭載するかを説明する。
図５は、固体撮像装置１における回路配置の第１の回路配置構成例を示す図である。
第１の回路配置構成例においては、画素アレイ部２４は上側構造体１１に配置されている。
固体撮像装置１に備わる画素周辺回路部のうち、行駆動部２２は、一部が上側構造体１１に配置され、かつ、一部が下側構造体１２に配置されている。例えば、行駆動部２２のうち、行駆動回路部が上側構造体１１に配置され、行デコーダ部が下側構造体１２に配置されている。
上側構造体１１に配置される行駆動部２２は、画素アレイ部２４の行方向の外側に配置され、下側構造体１２に配置される行駆動部２２は、少なくともその一部が上側構造体１１に備わる行駆動部２２の下側に配置されている。
固体撮像装置１に備わる画素周辺回路部のうち、列信号処理部２５は、一部が上側構造体１１に配置され、かつ、一部が下側構造体１２に配置されている。例えば、列信号処理部２５のうち、負荷回路部、増幅回路部、ノイズ処理部、及び、ADCのコンパレータ部が上側構造体１１に配置され、ADCのカウンタ部が下側構造体１２に配置されている。
上側構造体１１に配置される列信号処理部２５は、画素アレイ部２４の列方向の外側に配置され、下側構造体１２に配置される列信号処理部２５は、少なくともその一部が上側構造体１１に備わる列信号処理部２５の下側に配置されている。
上側構造体１１に配置された行駆動部２２の外側と、下側構造体１２に配置された行駆動部２２の外側には、これら２つの行駆動部２２の配線を接続するための配線接続部２９が配置されている。
上側構造体１１に配置された列信号処理部２５の外側と、下側構造体１２に配置された列信号処理部２５の外側にも、これら２つの列信号処理部２５の配線を接続するための配線接続部２９が配置されている。これらの配線接続部２９においては、この後、図６を用いて説明する配線接続構造が用いられている。
下側構造体１２に配置された行駆動部２２と列信号処理部２５の内側に、画像信号処理部２６が配置されている。
下側構造体１２において、入出力回路部４９は、上側構造体１１の画素アレイ部２４の下側となる領域に配置される。
入出力回路部４９は、入力回路部４２と出力回路部４７の双方もしくは少なくとも一方を含む回路部である。入出力回路部４９が入力回路部４２と出力回路部４７の双方で構成される場合、入出力回路部４９は、１つの外部端子１４ごとに分かれて、下側構造体１２に複数個配置される。入出力回路部４９が入力回路部４２のみで構成される場合、入力回路部４２は、１つの外部端子１４（入力端子４１）ごとに分かれて、下側構造体１２に複数個配置される。入出力回路部４９が出力回路部４７のみで構成される場合、出力回路部４７は、１つの外部端子１４（出力端子４８）ごとに分かれて、下側構造体１２に複数個配置される。これら複数個に分かれて配置された各入出力回路部４９の周囲には、画像信号処理部２６が配置されている。言い換えれば、画像信号処理部２６を配置した領域内に、入出力回路部４９が配置されている。
なお、下側構造体１２において、入出力回路部４９は、上側構造体１１の行駆動部２２の下側もしくは列信号処理部２５の下側となる領域に配置されても良い。
言い換えると、入出力回路部４９は、外部端子１４が形成される下側構造体１２側で、かつ、上側構造体１１の画素アレイ部２４の領域の下方、若しくは、上側構造体１１の画素周辺回路部（図６の画素周辺回路領域３１３のうち、上側構造体１１に形成される回路部）の下方の任意の領域に配置することができる。
なお、この後で説明する他の構成例も含めて、第１の実施形態に係る固体撮像装置１においては、入力端子４１と入力回路部４２や、出力回路部４７と出力端子４８が配置されている領域に、これらの代わりに、電源端子や接地端子を配置しても良い。
下側構造体１２に配置されたトランジスタ回路のうち、入力回路部４２および出力回路部４７を構成するトランジスタ回路の電源電圧は、画像信号処理部２６を構成するトランジスタ回路の電源電圧よりも、高くても良い。
例えば、入力回路部４２と出力回路部４７を構成するトランジスタ回路の電源電圧が１．８Ｖ乃至３．３Ｖであって、画像信号処理部２６を構成するトランジスタ回路の電源電圧が１．２Ｖ乃至１．５Ｖであっても良い。前者（入力回路部４２および出力回路部４７を構成するトランジスタ回路）の電源電圧と後者（画像信号処理部２６を構成するトランジスタ回路）の電源電圧とが異なるため、入力回路部４２および出力回路部４７において電源電圧が印加されるウエル領域と、これらの周囲に配置された画像信号処理部２６において電源電圧が印加されるウエル領域とを離間して配置するための距離、いわゆるウエル分離領域の幅は、画像信号処理部２６内において電源電圧が印加される複数個のウエル領域の間に設けられた距離よりも、大きいことが望ましい。
また、入力回路部４２および出力回路部４７に備わる素子分離領域の深さは、画像信号処理部２６内に備わる素子分離領域の深さよりも、深くても良い。また、入力回路部４２および出力回路部４７に備わるトランジスタのゲート長は、画像信号処理部２６内に備わるトランジスタのゲート長よりも、大きいことが望ましい。
固体撮像装置１に備わる画素周辺回路部のうち、上側構造体１１に配置された画素周辺回路部の一部、例えば列信号処理部２５に備わる負荷回路部、増幅回路部、ノイズ処理部、及び、ADCのコンパレータ部のいずれかを構成するトランジスタ回路の電源電圧は、下側構造体１２に配置された画素周辺回路部の一部、例えば列信号処理部２５に備わるADCのカウンタ部を構成するトランジスタ回路の電源電圧よりも、高くても良い。例として、前者（上側構造体１１に配置された画素周辺回路部、例えば列信号処理部２５に備わる負荷回路部、増幅回路部、ノイズ処理部、または、ADCのコンパレータ部のいずれか）のトランジスタ回路の電源電圧が１．８Ｖ乃至３．３Ｖであって、後者（下側構造体１２に配置された画素周辺回路部、例えばADCのカウンタ部）のトランジスタ回路の電源電圧が１．２Ｖ乃至１．５Ｖであっても良い。後者のトランジスタ回路の電源電圧は、下側構造体１２に配置された画像信号処理部２６を構成するトランジスタ回路の電源電圧と同じであっても良い。前者のトランジスタ回路の電源電圧が後者のトランジスタ回路の電源電圧よりも高いため、前者のトランジスタ回路において電源電圧が印加される複数個のウエル領域の間に設けられた距離は、後者のトランジスタ回路において電源電圧が印加される複数個のウエル領域の間に設けられた距離よりも、大きいことが望ましい。また、前者のトランジスタ回路に備わる素子分離領域の深さは、後者のトランジスタ回路に備わる素子分離領域の深さよりも、深いことが望ましい。また、前者のトランジスタ回路に備わるトランジスタのゲート長は、後者のトランジスタ回路に備わるトランジスタのゲート長よりも、大きいことが望ましい。
さらに、上側構造体１１に配置された画素３１を構成する画素トランジスタ回路の電源電圧は、上側構造体１１に配置された画素周辺回路部（例えば列信号処理部２５に備わる負荷回路部、増幅回路部、ノイズ処理部、または、ADCのコンパレータ部のいずれか）を構成するトランジスタ回路の電源電圧と同じであっても良い。
上側構造体１１に配置された画素３１を構成する画素トランジスタ回路の電源電圧は、下側構造体１２に配置された画素周辺回路部（例えばADCのカウンタ部）もしくは画像信号処理部２６を構成するトランジスタ回路の電源電圧よりも、高くても良い。このため、素子分離領域として半導体基板を掘り込む構造の素子分離領域を用いる場合には、上側構造体１１に配置された画素トランジスタの周囲に備わる素子分離領域の一部の深さは、下側構造体１２に配置された画素周辺回路部もしくは画像信号処理部２６のトランジスタの周囲に備わる素子分離領域の深さよりも深くても良い。あるいは、画素トランジスタの周囲の素子分離領域として、半導体基板を掘り込む素子分離領域ではなく、画素トランジスタの周囲に、画素トランジスタの拡散層領域とは逆の導電型となる不純物領域を形成する素子分離領域を一部に用いても良い。
また、上側構造体１１に配置された画素トランジスタのゲート長は、下側構造体１２に配置された画素周辺回路部もしくは画像信号処理部２６のトランジスタのゲート長よりも大きくても良い。一方、素子分離領域が深くなることによって増加が懸念される素子分離領域近傍でのノイズ電荷の発生を抑制するために、上側構造体１１に配置された画素トランジスタの周囲に備わる素子分離領域の深さは、上側構造体１１に配置された画素周辺回路部を構成するトランジスタの周囲に備わる素子分離領域の深さよりも、浅くても良い。
あるいは、画素トランジスタの周囲の素子分離領域として、半導体基板を掘り込む素子分離領域ではなく、画素トランジスタの周囲に、画素トランジスタの拡散層領域とは逆の導電型となる不純物領域を形成する素子分離領域を一部に用いても良い。
＜６．固体撮像装置の断面構造＞
第１の実施形態に係る固体撮像装置１の断面構造と回路配置を、図６を参照してさらに説明する。
図６は、図５のＡ−Ａ’線における固体撮像装置１に係る断面構造を示す図である。なお、便宜上、図６の一部は、この後説明する本技術の他の構成例における断面構造へと替えて記載してある。
固体撮像装置１に備わる上側構造体１１とその上方とを含めた部分には、オンチップレンズ１６とカラーフィルタ１５と画素トランジスタとフォトダイオード５１とを有する画素３１が、複数個、アレイ状に配列された画素アレイ部２４が配置されている。画素アレイ部２４の領域（画素アレイ領域）には、画素トランジスタ領域３０１も配置される。画素トランジスタ領域３０１は、転送トランジスタ５２、増幅トランジスタ５５、リセットトランジスタ５４のうちの少なくとも１つの画素トランジスタが形成される領域である。
下側構造体１２に備わる半導体基板８１の下側の表面で、かつ、上側構造体１１に備わる画素アレイ部２４の下方に位置する領域には、外部端子１４が複数個配置されている。
なお、図６の説明おいては、「下側構造体１２に備わる半導体基板８１の下側の表面で、かつ、上側構造体１１に備わる画素アレイ部２４の下方に位置する領域」を第１特定領域、「下側構造体１２に備わる半導体基板８１の上側の表面で、かつ、上側構造体１１に備わる画素アレイ部２４の下方に位置する領域」を第２特定領域と呼ぶ。
第１特定領域に配置された複数個の外部端子１４の少なくとも一部は、外部から固体撮像装置１へ信号を入力するための信号入力端子１４Ａもしくは固体撮像装置１から外部へ信号を出力するための信号出力端子１４Ｂである。言い換えれば、信号入力端子１４Ａ及び信号出力端子１４Ｂは、外部端子１４のなかから、電源端子及び接地端子を除いた外部端子１４である。本開示では、これらの信号入力端子１４Ａもしくは信号出力端子１４Ｂを、信号入出力端子１４Ｃと呼ぶ。
第１特定領域であって、かつ、これら信号入出力端子１４Ｃの近傍に、半導体基板８１を貫通する貫通ビア８８が配置される。なお、本開示においては、半導体基板８１を貫通するビアホールとその内部に形成されたビア配線とを併せて、単に貫通ビア８８と呼ぶ場合がある。
この貫通ビアホールは、半導体基板８１の下側表面から、半導体基板８１の上側表面上方に配置された多層配線層８２の一部であってビアホールの終端（底部）となる導電性パッド３２２（以後、ビア用パッド３２２と呼ぶ場合がある）まで、掘り込んで形成された構造であることが望ましい。
第１特定領域に配置された信号入出力端子１４Ｃは、同じく第１特定領域に配置された貫通ビア８８（より具体的には、貫通ビアホール内に形成されたビア配線）へ電気的に接続される。
第２特定領域であって、かつ、信号入出力端子１４Ｃおよび上記貫通ビアの近傍となる領域に、入力回路部４２もしくは出力回路部４７を備えた入出力回路部４９が配置される。
第１特定領域に配置された信号入出力端子１４Ｃは、貫通ビア８８とビア用パッド３２２と、あるいはまた多層配線層８２の一部とを介して、入出力回路部４９へ電気的に接続される。
入出力回路部４９を配置した領域を入出力回路領域３１１と呼ぶ。下側構造体１２に備わる半導体基板８１の上側の表面には、入出力回路領域３１１に隣接して信号処理回路領域３１２が形成されている。信号処理回路領域３１２は、図２を参照して説明した画像信号処理部２６が形成される領域である。
図２を参照して説明した行駆動部２２や列信号処理部２５の全部もしくは一部を含む画素周辺回路部を配置した領域を、画素周辺回路領域３１３と呼ぶ。上側構造体１１に備わる半導体基板１０１の下側の表面及び下側構造体１２に備わる半導体基板８１の上側の表面のうち、画素アレイ部２４の外側となる領域には、画素周辺回路領域３１３が配置されている。
信号入出力端子１４Ｃは、下側構造体１２に配置された、入出力回路領域３１１の下側の領域に配置されて良いし、あるいは、信号処理回路領域３１２の下側となる領域に配置されても良い。あるいは、信号入出力端子１４Ｃは、下側構造体１２に配置された、行駆動部２２もしくは列信号処理部２５などの画素周辺回路部の下側に配置されても良い。
本開示においては、上側構造体１１の多層配線層１０２に含まれる配線と、下側構造体１２の多層配線層８２に含まれる配線とを接続する配線接続構造を上下配線接続構造と呼ぶことがあり、この構造を配置した領域を上下配線接続領域３１４と呼ぶことがある。
上下配線接続構造は、上側構造体１１の上側の表面から半導体基板１０１を貫通し多層配線層１０２に至る第１貫通電極（シリコン貫通電極）１０９と、上側構造体１１の上側の表面から半導体基板１０１と多層配線層１０２を貫通し下側構造体１２の多層配線層８２に至る第２貫通電極（チップ貫通電極）１０５と、これら２つの貫通電極（Through Silicon Via, TSV）を接続するための接続用配線１０６とによって形成されている。
本開示においては、このような上下配線接続構造をツインコンタクト構造と呼ぶ場合がある。
画素周辺回路領域３１３の外側に、上下配線接続領域３１４が配置されている。
第１の実施形態では、画素周辺回路領域３１３が、上側構造体１１と下側構造体１２の両方に形成されているが、いずれか一方のみに形成することもできる。
また、第１の実施形態では、上下配線接続領域３１４が、画素アレイ部２４の外側であって、かつ、画素周辺回路領域３１３の外側に配置されているが、画素アレイ部２４の外側であって、かつ、画素周辺回路領域３１３の内側に配置されてもよい。
さらに、第１の実施形態では、上側構造体１１の多層配線層１０２と下側構造体１２の多層配線層８２とを電気的に接続する構造として、シリコン貫通電極１０９とチップ貫通電極１０５の２本の貫通電極を用いて接続するツインコンタクト構造を採用した。
上側構造体１１の多層配線層１０２と下側構造体１２の多層配線層８２とを電気的に接続する構造としては、例えば、上側構造体１１の配線層１０３と、下側構造体１２の配線層８３のそれぞれが、１本の貫通電極に共通に接続するシェアコンタクト構造としてもよい。
＜７．他の上下配線接続構造を用いた場合の固体撮像装置の回路配置＞
他の上下配線接続構造を用いた場合の、固体撮像装置１の回路の配置と断面構造を、図７と図８を参照して説明する。
図８は、図６に示す上下配線接続構造とは異なる構造を用いた場合の、図７のＢ−Ｂ’線における、固体撮像装置１の断面構造を示す図である。なお便宜上、図８の一部は、この後説明する本技術の他の構成例における断面構造へと替えて記載してある。
図８の画素周辺回路領域３１３において、上側構造体１１の多層配線層１０２は、一部の配線を多層配線層１０２の最下面、言い換えれば、上側構造体１１と下側構造体１２との接合面に配置している。また、下側構造体１２の多層配線層８２も、一部の配線を多層配線層８２の最上面、言い換えれば、上側構造体１１と下側構造体１２との接合面に配置している。そして、多層配線層１０２の一部の配線と、多層配線層８２の一部の配線が、この接合面における略同一の位置に配置されて、配線どうしが電気的に接続されている。
配線どうしを電気的に接続する形態としては、２つの配線を直接接触させる形態で良いし、あるいは、２つの配線間に薄膜の絶縁膜や高抵抗膜が形成され、形成された膜が一部で電気的に導通している形態であっても良い。あるいは、２つの配線間に薄膜の絶縁膜や高抵抗膜が形成され、２つの配線が容量結合によって電気信号を伝播させる形態であっても良い。
本開示においては、上側構造体１１の多層配線層１０２の配線の一部の配線と下側構造体１２の多層配線層８２の配線の一部の配線を上記接合面の略同一の位置に形成し２つの配線を電気的に接続する構造の総称として、上下配線直接接続構造あるいは単に配線直接接続構造と呼ぶ場合がある。
上記略同一の位置の具体的な例としては、例えば、固体撮像装置１を上側から下側方向へ平面視した場合に、電気的に接続する上記２つの配線の少なくとも一部が重なる位置であれば良い。接続する２つの配線の材料として、例えば、銅（Ｃｕ）を用いた場合には、この接続構造を、Cu-Cu直接接合構造あるいは単にCu-Cu接合構造と呼ぶ場合がある。
上下配線直接接続構造を用いる場合には、この接続構造を画素アレイ部２４の外側に配置することができる。あるいは、この接続構造を、上側構造体１１が備える画素周辺回路領域３１３の内部と、下側構造体１２が備える画素周辺回路領域３１３の内部とに、配置することができる。より具体的には、上下配線直接接続構造を構成する配線のうち、上記接合面の上側構造体１１の側に配置する配線は、上側構造体１１の画素周辺回路領域３１３に備わる回路の下側に配置することができる。また、上下配線直接接続構造を構成する配線のうち、上記接合面の下側構造体１２の側に配置する配線は、下側構造体１２の画素周辺回路領域３１３に備わる回路の上側に配置することができる。あるいは、上側構造体１１の配線として画素アレイ部２４（画素トランジスタ領域３０１）に配置された配線を用いて、これと下側構造体１２の配線とによる上下配線直接接続構造を、画素アレイ部２４（画素トランジスタ領域３０１）の下方に配置することもできる。
＜第２の回路配置構成例＞
図７は、固体撮像装置１の第２の回路配置構成例を示す図である。
第２の回路配置構成例においては、上下配線接続構造として、上記上下配線直接接続構造を用いている。
図７に示すように、第２の回路配置構成例における画素アレイ部２４の配置は、図５に示した第１の回路配置構成例と同様である。すなわち、画素アレイ部２４は上側構造体１１に配置されている。
また、図７に示すように、第２の回路配置構成例における固体撮像装置１の行駆動部２２と列信号処理部２５の配置も、図５に示した第１の回路配置構成例と同様である。
一方、第２の回路配置構成例における上下配線接続部の配置は、図５に示す第１の回路配置構成例と異なる。
上側構造体１１に配置された行駆動部２２の配線と、下側構造体１２に配置された行駆動部２２の配線との接続は、上側構造体１１に配置された行駆動部２２と下側構造体１２に配置された行駆動部２２とが重なる領域において、上下配線直接接続構造を用いて形成される。
上側構造体１１に配置された列信号処理部２５の配線と、下側構造体１２に配置された列信号処理部２５の配線との接続は、上側構造体１１に配置された列信号処理部２５と下側構造体１２に配置された列信号処理部２５とが重なる領域において、上下配線直接接続構造を用いて形成される。
図５に示した第１の回路配置構成例においては、行駆動部２２の配線を接続する上下配線接続構造と列信号処理部２５の配線を接続する上下配線接続構造は、それぞれ、行駆動部２２の外側と列信号処理部２５の外側の配線接続部２９に配置されていた。これに対して、図７に示す第２の回路配置構成例においては、行駆動部２２の配線を接続する上下配線接続構造と列信号処理部２５の配線を接続する上下配線接続構造は、それぞれ、行駆動部２２の領域内と列信号処理部２５の領域内に形成されている。このため、第２の回路配置構成例に示す固体撮像装置１は、上側構造体１１及び下側構造体１２において配線接続部２９が省略されており、第１の回路配置構成例に示す固体撮像装置１よりも、外形サイズの小さな装置を実現し得る。
＜８．他の固体撮像装置との比較例＞
＜比較例１＞
他の固体撮像装置の構造と比較して、固体撮像装置１の構造の特徴について説明する。
図９は、比較例１として、特開２０１４−７２２９４号公報（以下、比較構造開示文献１という。）に開示された、固体撮像装置の最終形状における断面を表す図である。
図９の固体撮像装置６００は、第１半導体層６１１を含む第１素子部６２１と第１配線部６２２とを備える第１部分６２３と、第２半導体層６３１を含む第２素子部６４１と第２配線部６４２とを備える第２部分６４３とが積層された構造を有する。第１部分６２３の裏面側には、カラーフィルタ６５１とオンチップレンズ６５２などが形成された光学部材６５３が配置されている。
固体撮像装置６００は、制御ユニットを構成するトランジスタＴｒ３とＴｒ４の外側、および、信号処理ユニットを構成するトランジスタＴｒ５乃至Ｔｒ８を配置した領域の外側に、導電部材６６２を介して、第１配線６６１と第２配線６６３を接続する構造が形成され、この接続構造の外側に、外部端子６６４が配置されている。なお、入出力回路をどこへ配置するかの記載は無い。
これに対して、本技術は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造によって、図９の固体撮像装置６００よりも、外形サイズを小さくすることができる。
図９の固体撮像装置６００は、その最終形状において、オンチップレンズ６５２の上側に、オンチップレンズ６５２を保護するための保護基板を備えていない。そして、比較構造開示文献１では、図９の固体撮像装置６００の製造方法として、第１部分６２３と第２部分６４３とを接合し、カラーフィルタ６５１とオンチップレンズ６５２を形成し、その後、基板を反転させた後、電極部を露出させる開口と外部端子６６４の形成を行うことが記載されている。外部端子６６４を形成する際には、外部端子６６４を金属配線上へ、特定値以上の応力を加えて圧着させる必要がある。オンチップレンズ６５２上に保護基板を備えない固体撮像装置６００において、上記製造方法で外部端子６６４を形成すると、外部端子６６４を圧着させる際に、オンチップレンズ６５２が製造装置に押し付けられ、オンチップレンズ６５２に傷が付くおそれがある。
さらに、図９の固体撮像装置６００では、外部端子６６４は、画素アレイ部の外側の領域に形成されており、オンチップレンズ６５２の直下には形成されていない。この場合、外部端子６６４を圧着する際にオンチップレンズ６５２へ加わる力は、外部端子６６４を圧着するために印加する力が斜め方向に分散されたものとなる。
仮に、外形サイズの小さな固体撮像装置を実現するために、画素領域の直下、すなわちオンチップレンズ６５２の直下に外部端子６６４を形成する場合には、外部端子６６４を圧着するために印加する力の方向の延長線上にオンチップレンズ６５２があるため、オンチップレンズ６５２に加わる力はより大きくなり、オンチップレンズ６５２への傷の発生がより深刻となるおそれがある。
また、比較構造開示文献１では、外部端子６６４を形成した後、カラーフィルタ６５１とオンチップレンズ６５２を形成する製法も開示されている。
しかし、この製法の場合、固体撮像装置表面に外部端子６６４による突出部を多数備えた状態では、カラーフィルタ６５１とオンチップレンズ６５２を形成する際に、これらの製造装置へ固体撮像装置を、真空吸着法と言った一般的な方法では固定することが困難となるおそれがある。
これに対して、図１の固体撮像装置１は、オンチップレンズ１６上に保護基板１８を有する。このため、オンチップレンズ１６を外部端子１４の製造装置へと押し付けることなく、外部端子１４を形成することが可能となる。固体撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造を可能とし、図９の固体撮像装置６００よりも、外形サイズを小さくすることができる。
＜比較例２＞
図１０は、比較例２として、特開２０１０−５０１４９号公報（比較構造開示文献２）に開示された、固体撮像装置の最終形状における断面を表す図である。
図１０の固体撮像装置７００は、フォトダイオード(不図示)、カラーフィルタ７１１、オンチップレンズ７１２等が形成される撮像領域７２２と、その周辺に形成された周辺領域７２３とに分かれている。
周辺領域７２３には、駆動パルスや信号入出力のための第１パッド７２４が配置されている。第１パッド７２４には、ボンディングワイヤ７２５が接続される。そして、撮像領域７２２内に、基準電位Vssを与える第２パッド７２６が配置されている。第２パッド７２６上に、外部端子（半田ボール）７２７が設けられている。
以上のように、固体撮像装置７００は、画素アレイの下側に外部端子７２７を備える。
固体撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造によって、図１０の固体撮像装置７００よりも、外形サイズを小さくすることができる。
図１０の固体撮像装置７００は、固体撮像素子１の上側構造体１１と下側構造体１２のような積層構造を備えていない、言い換えれば、トランジスタ回路が形成された半導体基板を１層しか備えない固体半導体装置である。
図１０に開示された固体撮像装置７００は、その最終形状において、支持基板７３１を貫通するビア７３２と外部端子７２７とが、撮像領域７２２内の画素アレイの下側に形成されている。
しかし、図１０において形成されている外部端子７２７は、基準電位Vss（接地電位）用の端子である。基準電位Vssの端子は、基準電位Vssを固体撮像装置内部へと供給する際、トランジスタ回路によって構成される入力回路を必要としない。このため、図１０に開示された固体撮像装置７００は、基準電位Vss用の外部端子７３７を、撮像領域７２２の下側に配置出来ている。
一方、撮像領域７２２には、フォトダイオードと画素トランジスタとを備えた画素が並べて配置されている。このため、トランジスタ回路が形成された半導体基板７４１を１層しか備えない構造の場合、画素が形成された半導体基板７４１において、画素領域内に入力回路を併せて形成することは難しい。このため、図１０に開示された半導体基板７４１を１層しか備えない固体撮像装置７００は、画素領域の下側に、入出力回路を必要としない電源端子を配置することは可能であるが、入力回路もしくは出力回路を必要とする外部端子、言い換えれば信号入力用または信号出力用の外部端子を配置することは出来ない。
さらに、図１０の固体撮像装置７００は、図９に示した固体撮像装置６００と同様に、オンチップレンズ７１２上に保護基板を備えない。このため、外部端子圧着時にオンチップレンズ７１２に傷が付くという問題が発生する。
これに対して、固体撮像装置１は、トランジスタ回路を形成した半導体基板を複数層積層した構造を備える。これにより、画素領域の下側に、入力回路もしくは出力回路を必要とする外部端子１４、言い換えれば信号入力用または信号出力用の信号入出力端子１４Ｃを配置することが可能となる。また、固体撮像装置１は、オンチップレンズ１６上に保護基板１８を有する。このため、オンチップレンズ１６を外部端子１４の製造装置へと押し付けることなく、外部端子１４を形成することが可能となる。これにより、固体撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造を可能とし、図１０の固体撮像装置７００よりも、外形サイズを小さくすることができる。
＜比較例３＞
図１１は、比較例３として、特開２０１１−９６４５号公報（比較構造開示文献３）に開示された、固体撮像装置の最終形状における断面を表す図である。
図１１の固体撮像装置８００は、半導体基板８１１の第１主面（上側の面）に、フォトダイオード及びトランジスタを含む撮像素子８１２が形成されている。撮像素子８１２の上側に、多層配線層８１３、カラーフィルタ８１４、オーバーコート８１５、及び、オンチップレンズ８１６が形成されている。また、固体撮像装置８００は、オンチップレンズ８１６の上側に、保護基板８１７を備えている。
撮像素子８１２やカラーフィルタ８１４、オンチップレンズ８１６が形成された撮像画素部８２２の外側に、半導体基板８１１を貫通するシリコン貫通電極８３１、外部に接続される外部端子（はんだボール）８３２などが形成された周辺回路部８２３が配置されている。
図１１の固体撮像装置８００は、比較例２の固体撮像装置７００と同様に、上側構造体と下側構造体を積層させた積層構造を備えてない、言い換えれば、トランジスタ回路が形成された半導体基板を１層しか備えない固体半導体装置である。このため、画素領域の下側に、入力回路もしくは出力回路を必要とする外部端子、言い換えれば信号入力用または信号出力用の外部端子を配置することは出来ない。
これに対して、固体撮像装置１は、トランジスタ回路を形成した半導体基板を複数層積層した構造を備える。これにより、画素領域の下側に、入力回路もしくは出力回路を必要とする外部端子１４、言い換えれば信号入力用または信号出力用の外部端子１４を配置することが可能となる。これにより、固体撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造を可能とし、図１１の固体撮像装置８００よりも、外形サイズを小さくすることができる。
また、図１１の固体撮像装置８００のように、装置外周部（周辺回路部８２３）のみにシリコン貫通電極８３１が形成されている場合には、電源端子やグランド端子についても同様に、装置外周部のみに配置されることになる。この場合、IRドロップ対策や配線遅延対策のために、電源端子及びグランド端子を多数配置する必要があった。これに対して、固体撮像装置１は、貫通ビア８８を、上下基板接続領域３１４より内側の下側構造体１２の任意の領域に配置できるので、そのうちの一部を電源端子や接地端子用として使用することができる。即ち、電源端子や接地端子についても任意の領域に配置することができる。これにより、電源端子及び接地端子の個数を、外周部のみに配置した場合よりも少なくすることができる。これにより、固体撮像装置１全体としての回路面積を削減することができる。
＜図１の固体撮像装置と比較例との差異＞
固体撮像装置１は、（１）外部端子１４と、（２）外部端子１４に接続する入力回路部４２もしくは出力回路部４７を形成した半導体領域と、（３）撮像を行うフォトダイオード５１および画素トランジスタを形成した半導体領域と、（４）カラーフィルタ１５およびオンチップレンズ１６と、（５）保護基板１８と、を略同一となる領域に積層した構造によって、外形サイズを小さくすることができるものである。
比較例１と比較例２に示した、保護基板を備えない、半導体積層構造の固体撮像装置の場合、オンチップレンズに傷が付く恐れがある。すなわち、上記（１）乃至（４）を略同一となる領域に積層した構造にして、本技術と同等の外形サイズの固体撮像装置を得るには、阻害要因がある。つまり、「上記（１）乃至（４）を略同一となる領域に積層して小型の固体撮像装置を実現する」という機能及び作用は、比較例１と比較例２に示した、保護基板を備えない、半導体積層構造の固体撮像装置によっては、得られない機能及び作用である。
比較例３に示した、トランジスタ回路が形成された半導体基板を１層しか備えない固体半導体装置の場合、上記（１）乃至（５）を略同一となる領域に積層した構造にして、本技術と同等の外形サイズの固体撮像装置を得ることは出来ない。言い換えれば、阻害要因がある。つまり、「上記（１）乃至（５）を略同一のとなる領域に積層して小型の固体撮像装置を実現する」という機能及び作用は、比較例３に示した、トランジスタ回路が形成された半導体基板を１層しか備えない固体撮像装置によっては、得られない機能及び作用である。
このように、本技術の「上記（１）乃至（５）を略同一となる領域に積層した構造によって、この構造を備えない固体撮像装置よりも、外形サイズの小さな固体撮像装置を実現する」という機能及び作用は、比較例１と比較例２で示した「保護基板を備えない半導体積層構造の固体撮像装置」の構成単独では得られない機能及び作用であり、かつ、比較例３で示した「トランジスタ回路が形成された半導体基板を１層しか備えない固体撮像装置」の構成単独でも得られない機能及び作用である。
＜９．固体撮像装置の他の回路配置構成例＞
＜第３の回路配置構成例＞
図１２は、固体撮像装置１の他の回路配置構成例であって、第１の回路配置構成例の変形となる第３の回路配置構成例を示す図である。
図５に示した第１の回路配置構成例においては、入出力回路部４９が、それぞれ、１つの外部端子１４ごとに分かれて配置されていた。そして、それぞれの入出力回路部４９の周囲を、画像信号処理部２６が取り囲んでいた。
これに対して、図１２に示す第３の回路配置構成例においては、入出力回路部４９が、複数個の外部端子１４毎にまとめて配置されている。入出力回路部４９の１つの領域の内部では、例えば、ある外部端子１４の入出力回路部４９と他の外部端子１４の入出力回路部４９とが接して配置され、これら入出力回路部４９の間には、画像信号処理部２６が配置されていない。電源電圧が異なる入出力回路部４９と画像信号処理部２６とを交互に隣接させて配置する第１の回路配置構成例よりも、電源電圧が同じ複数個の入出力回路部４９をまとめて１かたまりの入出力回路部領域として配置する第３の回路配置構成例の方が、電源電圧が異なるウエルの間を分離して配置する箇所が少なくなるため、固体撮像装置１の外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
さらに、図１２に示す第３の回路配置構成例においては、入出力回路部４９の一部を、上側構造体１１に含まれる画素アレイ部２４の下側に配置するのではなく、上側構造体１１に含まれる画素周辺回路部の下側、例えば上側構造体１１に含まれる行駆動部２２の下側、もしくは下側構造体１２に含まれる画像信号処理部２６を配置する領域の外側に配置しても良い。これにより、固体撮像装置１の外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へさらに多くの回路を搭載できる可能性がある。
＜第４の回路配置構成例＞
図１３は、固体撮像装置１の他の回路配置構成例であって、第１及び第３の回路配置構成例の変形となる第４の回路配置構成例を示す図である。
図１４は、図１３のＣ−Ｃ’線における固体撮像装置１に係る断面構造を示す図である。なお便宜上、図１４の一部は、この後説明する本技術の他の構成例における断面構造へと替えて記載してある。
図１３と図１４に示す第４の回路配置構成例においては、入出力回路部４９、言い換えれば、入力回路部４２と出力回路部４７の全てを、下側構造体１２に含まれる画像信号処理部２６を配置した領域の外周部に配置している。この入出力回路部４９を配置する領域は、上側構造体１１に含まれる行駆動部２２と列信号処理部２５（画素周辺回路領域３１３）の下側であっても良いし、上側構造体１１に含まれる画素アレイ部２４の外周部下側でも良い。
なお、入出力回路部４９を配置する領域は、例えば、列信号処理部２５の行方向全体に渡って切れ目なく配置される必要は無く、列信号処理部２５と画像信号処理部２６との間に、入出力回路部４９が配置されない領域があっても良い。
また、入出力回路部４９を配置する領域は、行駆動部２２の列方向全体に渡って切れ目なく配置される必要は無く、行駆動部２２と画像信号処理部２６との間に、入出力回路部４９が配置されない領域があっても良い。
第４の回路配置構成例により、電源電圧が異なるウエルの間を分離して配置する箇所が、第３の回路配置構成例よりも少なくなるため、固体撮像装置１の外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
＜第５の回路配置構成例＞
図１５は、固体撮像装置１の他の回路配置構成例であって、第１、第３、及び第４の回路配置構成例の変形となる第５の回路配置構成例を示す図である。
図１３に示した第４の回路配置構成例においては、入出力回路部４９が、列信号処理部２５と画像信号処理部２６との間、および、行駆動部２２と画像信号処理部２６との間に、配置されない領域があった。
これに対して、図１５に示す第５の回路配置構成例においては、入出力回路部４９が、列信号処理部２５の行方向全体に渡って、また、行駆動部２２の列方向全体に渡って、列状に配置されている。これにより、入出力回路部４９の面積を大きくできる可能性がある。
また、第５の回路配置構成例においては、第１及び第３の回路配置構成例の固体撮像装置１と外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
＜第６の回路配置構成例＞
図１６は、固体撮像装置１の他の回路配置構成例であって、第１及び第３の回路配置構成例の変形となる第６の回路配置構成例を示す図である。
第１及び第３の回路配置構成例においては、入出力回路部４９は、下側構造体１２において、上側構造体１１の画素アレイ部２４の下側となる領域に配置され、その周囲には、画像信号処理部２６が配置されていた。
図１６の第６の回路配置構成例においては、下側構造体１２の画像信号処理部２６は、破線により分割された複数個（図１６では３個）の回路ブロックを含む構成となって配置されている。そして、第６の回路配置構成例においては、入出力回路部４９は、画像信号処理部２６が備える回路ブロックのブロック境界か、または、行駆動部２２との境界となる部分に配置されている。
画像信号処理部２６を複数個の回路ブロックに分けて配置する場合、ブロック境界部分に、各回路ブロックが備える回路への電源供給線や接地線を配置する場合がある。このため、ブロック境界部分おける回路と回路との間の距離は、回路ブロック内部における回路と回路との間の距離よりも大きくなるように配置されている場合がある。このように、回路密度が比較的低くなっている回路ブロックの境界部分に入出力回路部４９を配置することによって、回路ブロック内部に入出力回路部４９を配置する場合よりも、回路のレイアウト設計が容易かつ回路の集積度をあまり下げることなく入出力回路部４９を配置することが出来る可能性がある。これにより、固体撮像装置１の外形サイズが同じであっても、第６の回路配置構成例を用いることによって、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
＜第７の回路配置構成例＞
図１７は、固体撮像装置１の他の回路配置構成例であって、第５の回路配置構成例の変形となる第７の回路配置構成例を示す図である。
図１７の第７の回路配置構成例においては、上側構造体１１に配置されている行駆動部２２の面積よりも、下側構造体１２に配置されている行駆動部２２の面積が大きく形成されている。また、上側構造体１１に配置されている行駆動部２２よりも、下側構造体１２に配置されている行駆動部２２の方が、装置の内側方向へ延在させて配置されている。
同様にして、上側構造体１１に配置されている列信号処理部２５の面積よりも、下側構造体１２に配置されている列信号処理部２５の面積が大きく形成されている。また、上側構造体１１に配置されている列信号処理部２５よりも、下側構造体１２に配置されている列信号処理部２５の方が、装置の内側方向へ延在させて配置されている。
これにより、第７の回路配置構成例は、図１５に示した第５の回路配置構成例と比較して、固体撮像装置１の画素アレイ部２４のサイズが同じであっても、固体撮像装置１の外形サイズを小さく出来る可能性がある。
なお、第７の回路配置構成例に示した行駆動部２２と列信号処理部２５の配置例は、本技術の他の構成例へも適応出来る。
＜第８の回路配置構成例＞
図１８は、固体撮像装置１の他の回路配置構成例であって、第７の回路配置構成例の変形となる第８の回路配置構成例を示す図である。
図１７に示した第７の回路配置構成例においては、下側構造体１２に配置される行駆動部２２よりも面積が小さいながらも、上側構造体１１にも行駆動部２２が配置されていた。同様にして、下側構造体１２に配置される列信号処理部２５よりも面積が小さいながらも、上側構造体１１にも列信号処理部２５が配置されていた。
これに対して、図１８の第８の回路配置構成例においては、行駆動部２２と列信号処理部２５が、下側構造体１２のみに配置されている。行駆動部２２から画素アレイ部２４へと出力される信号は、図８に示した画素周辺回路領域３１３の上下配線接続構造を有する配線接続部２９を介して、下側構造体１２に配置された行駆動部２２から、上側構造体１１に配置された画素アレイ部２４へと伝達される。同様にして、画素アレイ部２４から列信号処理部２５へと入力される信号は、図８に示した画素周辺回路領域３１３の上下配線接続構造を有する配線接続部２９を介して、上側構造体１１に配置された画素アレイ部２４から、下側構造体１２に配置された列信号処理部２５へと伝達される。これにより、図１７に示した第７の回路配置構成例と比較して、第８の回路配置構成例は、固体撮像装置１の画素アレイ部２４のサイズが同じであっても、固体撮像装置１の外形サイズを小さく出来る可能性がある。
なお、第８の回路配置構成例に示した行駆動部２２と列信号処理部２５の配置例は、本技術の他の構成例へも適応出来る。
＜第９の回路配置構成例＞
図１９は、固体撮像装置１の他の回路配置構成例であって、第５の回路配置構成例の変形となる第９の回路配置構成例を示す図である。
図１９に示す第９の回路配置構成例においては、行駆動部２２と列信号処理部２５が、全て上側構造体１１に配置されている。そして、下側構造体１２において、上側構造体１１に配置された行駆動部２２と列信号処理部２５の下側に位置する領域には、図１５に示した第５の回路配置構成例と比較して、画像信号処理部２６が、外周方向に延在して配置されている。また、上側構造体１１に配置された行駆動部２２と列信号処理部２５の下側に位置する領域に、入出力回路部４９を配置しても良い。これにより、図１５に示した第５の回路配置構成例と比較して、第９の回路配置構成例は、固体撮像装置１の画素アレイ部２４のサイズが同じであっても、画像信号処理部２６の面積を大きくし、画像信号処理部２６へより多くの回路を搭載できる可能性がある。
なお、第９の回路配置構成例に示した行駆動部２２と列信号処理部２５の配置例は、本技術の他の構成例へも適応出来る。
＜第１０の回路配置構成例＞
図２０は、固体撮像装置１の他の回路配置構成例であって、第２の回路配置構成例の変形となる第１０の回路配置構成例を示す図である。
図２１は、図２０のＤ−Ｄ’線における固体撮像装置１に係る断面構造を示す図である。なお便宜上、図２１の一部は、この後説明する本技術の他の構成例における断面構造へと替えて記載してある。
図２０と図２１に示す第１０の回路配置構成例においては、図７と図８に示す第２の回路配置構成例と同様にして、上下配線直接接続構造を、上側構造体１１が備える画素周辺回路領域３１３の内部と、下側構造体１２が備える画素周辺回路領域３１３の内部とに、配置することができる。
また、図２０と図２１に示す第１０の回路配置構成例においては、入出力回路部４９、言い換えれば、入力回路部４２と出力回路部４７の全てが、下側構造体１２の画像信号処理部２６が配置された領域の外側に配置されている。この入出力回路部４９が配置される領域は、上側構造体１１に含まれる行駆動部２２と列信号処理部２５の下側であっても良いし、上側構造体１１に含まれる画素アレイ部２４の下側でも良い。
なお、入出力回路部４９が配置される領域は、例えば、列信号処理部２５の行方向全体に渡って切れ目なく配置される必要は無く、列信号処理部２５と画像信号処理部２６との間に、入出力回路部４９が配置されない領域があっても良い。
また、入出力回路部４９が配置される領域は、行駆動部２２の列方向全体に渡って切れ目なく配置される必要は無く、行駆動部２２と画像信号処理部２６との間に、入出力回路部４９が配置されない領域があっても良い。第１０の回路配置構成例により、図７に示した第２の回路配置構成例の固体撮像装置１と外形サイズが同じであっても、下側構造体１２において、例えば画像信号処理部２６へより多くの回路を搭載できる可能性がある。
なお、第１０の回路配置構成例に示した回路の配置例は、本技術の他の構成例へも適応出来る。
＜第１１の回路配置構成例＞
図２２は、固体撮像装置１の他の回路配置構成例であって、第１０の回路配置構成例の変形となる第１１の回路配置構成例を示す図である。
図２０に示した第１０の回路配置構成例においては、上側構造体１１と下側構造体１２の双方に、行駆動部２２の一部と列信号処理部２５の一部とが配置されていた。そして、下側構造体１２において、上側構造体１１に配置された行駆動部２２の下側となる領域であって、かつ、下側構造体１２に配置された行駆動部２２よりも装置内側となる領域に、入出力回路部４９が配置されていた。同様にして、下側構造体１２において、上側構造体１１に配置された列信号処理部２５の下側となる領域であって、かつ、下側構造体１２に配置された列信号処理部２５よりも装置内側となる領域に、入出力回路部４９が配置されていた。
図２２に示す第１１の回路配置構成例においては、上側構造体１１と下側構造体１２の双方に、行駆動部２２の一部と列信号処理部２５の一部とが配置されている。そして、下側構造体１２において、上側構造体１１に配置された行駆動部２２の下側となる領域であって、かつ、下側構造体１２に配置された行駆動部２２よりも装置外側となる領域に、入出力回路部４９が配置されている。同様にして、下側構造体１２において、上側構造体１１に配置された列信号処理部２５の下側となる領域であって、かつ、下側構造体１２に配置された列信号処理部２５よりも装置外側となる領域に、入出力回路部４９が配置されている。
これにより、図２０に示した第１０の回路配置構成例と比較して、例えば、下側構造体１２において、下側構造体１２に配置される画像信号処理部２６と行駆動部２２との間の信号線、および、画像信号処理部２６と列信号処理部２５との間の信号線の配置が容易になる、あるいは、これらの信号線を高密度に配置できる可能性がある。
なお、第１１の回路配置構成例に示した回路の配置例は、本技術の他の構成例へも適応出来る。
＜１０．固体撮像装置の詳細構造＞
次に、図２３を参照して、固体撮像装置１の詳細構造について説明する。図２３は、ツインコンタクト構造を備えた固体撮像装置１の外周付近を拡大して示した断面図である。
下側構造体１２には、例えばシリコン（Si）で構成された半導体基板８１の上側（上側構造体１１側）に、多層配線層８２が形成されている。この多層配線層８２により、図６に示した入出力回路領域３１１、信号処理回路領域３１２（図２３では不図示）、画素周辺回路領域３１３などが形成されている。
多層配線層８２は、上側構造体１１に最も近い最上層の配線層８３ａ、中間の配線層８３ｂ、及び、半導体基板８１に最も近い最下層の配線層８３ｃなどからなる複数の配線層８３と、各配線層８３の間に形成された層間絶縁膜８４とで構成される。
複数の配線層８３は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）などを用いて形成され、層間絶縁膜８４は、例えば、シリコン酸化膜、シリコン窒化膜などで形成される。複数の配線層８３及び層間絶縁膜８４のそれぞれは、全ての階層が同一の材料で形成されていてもよし、階層によって２つ以上の材料を使い分けてもよい。
半導体基板８１の所定の位置には、半導体基板８１を貫通するシリコン貫通孔８５が形成されており、シリコン貫通孔８５の内壁に、絶縁膜８６を介して接続導体８７が埋め込まれることにより、貫通ビア（TSV：Through Silicon Via）８８が形成されている。絶縁膜８６は、例えば、SiO2膜やSiN膜などで形成することができる。貫通ビア８８は、第１の実施形態では、外部端子１４側よりも配線層８３側の平面積が小さい逆テーパ形状となっているが、反対に、外部端子１４側の平面積が小さい順テーパ形状でもよいし、外部端子１４側と配線層８３側の面積が略同一の非テーパ形状でも良い。
貫通ビア８８の接続導体８７は、半導体基板８１の下面側に形成された再配線９０と接続されており、再配線９０は、外部端子１４と接続されている。接続導体８７及び再配線９０は、例えば、銅（Cu）、タングステン（W）、チタン（Ti）、タンタル（Ta）、チタンタングステン合金（TiW）、ポリシリコンなどで形成することができる。
また、半導体基板８１の下面側には、外部端子１４が形成されている領域を除いて、再配線９０と絶縁膜８６を覆うように、ソルダマスク（ソルダレジスト）９１が形成されている。
一方、上側構造体１１には、例えばシリコン（Si）で構成された半導体基板１０１の下側（下側構造体１２側）に、多層配線層１０２が形成されている。この多層配線層１０２により、図３に示した画素３１の回路が形成されている。
多層配線層１０２は、半導体基板１０１に最も近い最上層の配線層１０３ａ、中間の配線層１０３ｂ、及び、下側構造体１２に最も近い最下層の配線層１０３ｃなどからなる複数の配線層１０３と、各配線層１０３の間に形成された層間絶縁膜１０４とで構成される。
複数の配線層１０３及び層間絶縁膜１０４として使用される材料は、上述した配線層８３及び層間絶縁膜８４の材料と同種のものを採用することができる。また、複数の配線層１０３や層間絶縁膜１０４が、１または２つ以上の材料を使い分けて形成されてもよい点も、上述した配線層８３及び層間絶縁膜８４と同様である。
なお、図２３の例では、上側構造体１１の多層配線層１０２は５層の配線層１０３で構成され、下側構造体１２の多層配線層８２は４層の配線層８３で構成されているが、配線層の総数はこれに限られず、任意の層数で形成することができる。
半導体基板１０１内には、PN接合により形成されたフォトダイオード５１が、画素３１ごとに形成されている。
また、詳細な図示は省略されているが、多層配線層１０２と半導体基板１０１には、転送トランジスタ５２、増幅トランジスタ５５などの複数の画素トランジスタや、FD５３なども形成されている。
カラーフィルタ１５とオンチップレンズ１６が形成されていない半導体基板１０１の所定の位置には、上側構造体１１の所定の配線層１０３と接続されているシリコン貫通電極１０９と、下側構造体１２の所定の配線層８３と接続されているチップ貫通電極１０５が、形成されている。
チップ貫通電極１０５とシリコン貫通電極１０９は、半導体基板１０１上面に形成された接続用配線１０６で接続されている。また、シリコン貫通電極１０９及びチップ貫通電極１０５のそれぞれと半導体基板１０１との間には、絶縁膜１０７が形成されている。
半導体基板１０１のフォトダイオード５１とカラーフィルタ１５の間は平坦化膜１０８が形成されており、オンチップレンズ１６とシール樹脂１７の間も、平坦化膜１１０が形成されている。
以上のように、図１に示される固体撮像装置１の積層構造体１３は、下側構造体１２の多層配線層８２側と、上側構造体１１の多層配線層１０２側とを貼り合わせた積層構造となっている。図２３では、下側構造体１２の多層配線層８２と、上側構造体１１の多層配線層１０２との貼り合わせ面が、一点鎖線で示されている。
また、固体撮像装置１の積層構造体１３では、上側構造体１１の配線層１０３と下側構造体１２の配線層８３が、シリコン貫通電極１０９とチップ貫通電極１０５の２本の貫通電極により接続され、下側構造体１２の配線層８３と外部端子（裏面電極）１４が、貫通ビア８８と再配線９０により接続されている。これにより、上側構造体１１の画素３１で生成された画素信号が、下側構造体１２に伝送され、下側構造体１２で信号処理が施されて、外部端子１４から、装置の外部へ出力される。
＜１１．第１の実施形態の製造方法＞
＜ツインコンタクト構造の場合の製造方法＞
次に、図２４乃至図３８を参照して、ツインコンタクト構造を備えた固体撮像装置１の製造方法について説明する。
初めに、ウエハ状態の下側構造体１２と上側構造体１１とが別々に製造される。
下側構造体１２としては、半導体基板（シリコン基板）８１の各チップ部となる領域に、入出力回路部４９や、行駆動部２２または列信号処理部２５の一部となる多層配線層８２が形成される。この時点での半導体基板８１は、薄肉化される前の状態であり、例えば、６００μｍ程度の厚みを有する。
一方、上側構造体１１としては、半導体基板（シリコン基板）１０１の各チップ部となる領域に各画素３１のフォトダイオード５１や画素トランジスタのソース／ドレイン領域が形成される。また、半導体基板１０１の一方の面に、行駆動信号線３２、垂直信号線３３などを構成する多層配線層１０２が形成される。この時点での半導体基板１０１も、薄肉化される前の状態であり、例えば、６００μｍ程度の厚みを有する。
そして、図２４に示されるように、製造されたウエハ状態の、下側構造体１２の多層配線層８２側と上側構造体１１の多層配線層１０２側とが向き合うように貼り合わされた後、図２５に示されるように、上側構造体１１の半導体基板１０１が薄肉化される。貼り合わせは、例えばプラズマ接合や接着剤による接合があるが、第１の実施形態では、プラズマ接合により行われるものとする。プラズマ接合の場合は、上側構造体１１と下側構造体１２の接合面に、それぞれプラズマTEOS膜、プラズマSiN膜、SiON膜（ブロック膜）、あるいはSiC膜などの膜を形成して接合面をプラズマ処理して重ね合わせ、その後アニール処理することにより、両者が接合される。
上側構造体１１の半導体基板１０１が薄肉化された後、図２６に示されるように、上下配線接続領域３１４となる領域に、ダマシン法などを用いて、シリコン貫通電極１０９及びチップ貫通電極１０５、それらを接続する接続用配線１０６が、形成される。
次に、図２７に示されるように、各画素３１のフォトダイオード５１の上方に、平坦化膜１０８を介して、カラーフィルタ１５及びオンチップレンズ１６が形成される。
そして、図２８に示されるように、貼り合わされた上側構造体１１と下側構造体１２のオンチップレンズ１６が形成されている面全体に、平坦化膜１１０及びシール樹脂１７が塗布され、図２９に示されるように、キャビティレス構造で、保護基板１８が接続される。
次に、図３０に示されるように、貼り合わされた上側構造体１１と下側構造体１２の全体が反転された後、下側構造体１２の半導体基板８１が、デバイス特性に影響がない程度の厚み、例えば、３０乃至１００μｍ程度に薄肉化される。
次に、図３１に示されるように、薄肉化された半導体基板８１上の、貫通ビア８８（不図示）を配置する位置が開口されるように、フォトレジスト２２１がパターニングされた後、ドライエッチングにより、半導体基板８１と、その下の層間絶縁膜８４の一部が除去され、シリコン貫通孔８５を含む開口部２２２が形成される。
次に、図３２に示されるように、開口部２２２を含む半導体基板８１上面全体に、絶縁膜（アイソレーション膜）８６が、例えば、プラズマCVD法で成膜される。上述したように、絶縁膜８６は、例えば、SiO2膜やSiN膜などとすることができる。
次に、図３３に示されるように、開口部２２２の底面の絶縁膜８６が、エッチバック法を用いて除去され、半導体基板８１に最も近い配線層８３ｃが露出される。
次に、図３４に示されるように、スパッタ法を用いて、バリアメタル膜（不図示）と、Ｃｕシード層２３１が形成される。バリアメタル膜は、図３５に示す接続導体８７（Ｃｕ）の拡散を防止するための膜であり、Ｃｕシード層２３１は、電解めっき法により接続導体８７を埋め込む際の電極となる。バリアメタル膜の材料には、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）及び、その窒化膜、炭化膜等を用いることができる。第１の実施形態においては、バリアメタル膜としてチタンが用いられる。
次に、図３５に示されるように、Ｃｕシード層２３１上の所要の領域にレジストパターン２４１を形成した後、電解めっき法により、接続導体８７としての銅（Ｃｕ）がめっきされる。これにより、貫通ビア８８が形成されるとともに、半導体基板８１上側に再配線９０も形成される。
次に、図３６に示されるように、レジストパターン２４１が除去された後、ウェットエッチングにより、レジストパターン２４１下のバリアメタル膜（不図示）とＣｕシード層２３１が除去される。
次に、図３７に示されるように、ソルダマスク９１を形成して、再配線９０を保護した後、外部端子１４を搭載する領域のみソルダマスク９１を除去することで、ソルダマスク開口部２４２が形成される。
そして、図３８に示されるように、図３７のソルダマスク開口部２４２に、はんだボールマウント法などにより、外部端子１４が形成される。
以上のように、図２４乃至図３８を参照して説明した製造方法によれば、まず、光電変換を行うフォトダイオード５１や画素トランジスタ回路などが形成された上側構造体１１（第１の半導体基板）と、画素３１から出力された画素信号を固体撮像装置１の外部へ出力するための入出力回路部４９が画素アレイ部２４の下方となるように形成された下側構造体１２（第２の半導体基板）とが、配線層どうしが向き合うようにして貼り合わされる。そして、下側構造体１２を貫通する貫通ビア８８が形成され、入出力回路部４９と貫通ビア８８を介して固体撮像装置１の外部と電気的に接続する外部端子１４が形成される。これにより、図５に示した固体撮像装置１を製造することができる。
図２４乃至図３８を参照して説明した製造方法によれば、保護基板１８を支持基板として、貫通ビア８８を形成するので、貫通ビア８８は、外部端子１４側から配線層８３（回路）側へと掘り込んだ形状となる。
＜Cu-Cu直接接合構造の場合の製造方法＞
次に、図３９乃至図４３を参照して、下側構造体１２と上側構造体１１がCu-Cu直接接合構造により接続される場合の固体撮像装置１の製造方法について説明する。
初めに、上下配線接続構造としてツインコンタクト構造を採用した場合における製造方法と同様に、ウエハ状態の下側構造体１２と上側構造体１１とが別々に製造される。
ただし、ツインコンタクト構造と異なる点として、図３９に示されるように、画素アレイ部２４のさらに外側となる上下配線接続領域３１４のうち、上側構造体１１において、下側構造体１２に最も近い最下層の配線層１０３ｃよりさらに下側構造体１２側に、下側構造体１２の配線層８３ｘと直接接続するための配線層１０３ｘが形成されている。
同様に、上下配線接続領域３１４のうち、下側構造体１２においても、上側構造体１１に最も近い最上層の配線層８３ａよりさらに上側構造体１１側に、上側構造体１１の配線層１０３ｘと直接接続するための配線層８３ｘが形成されている。
そして、図４０に示されるように、下側構造体１２の多層配線層８２側と、上側構造体１１の多層配線層１０２側とが向き合うように貼り合わされた後、上側構造体１１の半導体基板１０１が、薄肉化される。この貼り合わせにより、下側構造体１２の配線層８３ｘと、上側構造体１１の配線層１０３ｘが、金属結合（Cu-Cu接合）により接続される。
次に、図４１に示されるように、各画素３１のフォトダイオード５１の上方に、平坦化膜１０８を介して、カラーフィルタ１５及びオンチップレンズ１６が形成される。
そして、図４２に示されるように、貼り合わされた下側構造体１２と上側構造体１１のオンチップレンズ１６が形成されている面全体に、平坦化膜１１０を介してシール樹脂１７が塗布され、キャビティレス構造で、保護基板１８が接続される。
なお、この例では、下側構造体１２において、入出力回路部４９や行駆動部２２または列信号処理部２５の一部となる配線層８３ａ乃至８３ｃとは別に、上側構造体１１の配線層１０３と直接接続するための配線層８３ｘを形成し、上側構造体１１において、画素トランジスタの駆動配線等となる配線層１０３ａ乃至１０３ｃとは別に、下側構造体１２の配線層８３と直接接続するための配線層１０３ｘを形成したが、勿論、下側構造体１２の最上層の配線層８３ａと、上側構造体１１の最下層の配線層１０３ｃを、金属結合（Cu-Cu接合）により接続してもよい。
図４２に示した以降の工程は、上下配線接続構造としてツインコンタクト構造を採用した場合の、図３０乃至図３８を参照して説明した工程と同様である。最終状態として、図４３に示す状態となる。
＜１２．さらなる変形例＞
＜さらなる変形例その１＞
次に、図４４を参照して、固体撮像装置１のさらなる変形例について説明する。
図４４のAは、さらなる変形例その１に係る固体撮像装置１の外周付近の断面図であり、図４４のBは、さらなる変形例その１に係る固体撮像装置１の外部端子１４側の平面図である。
さらなる変形例その１では、図４４のAに示されるように、外部端子１４が、平面位置で貫通ビア８８の位置と重なるように、貫通ビア８８の直上に形成されている。これにより、図４４のBに示されるように、固体撮像装置１の裏面側に再配線９０を形成する面積が不要となるので、入出力部２１を形成する面積不足を解消することができる。
＜さらなる変形例その２＞
次に、図４５を参照して、固体撮像装置１のさらなる変形例について説明する。
図４５は、さらなる変形例その２に係る固体撮像装置１の断面図である。
さらなる変形例その２では、例えば一般的な針立て式の半導体装置測定機を用いて、固体撮像装置１を固片化する前の状態、言い換えれば複数個の固体撮像装置１がウエハ上に形成された状態で、固体撮像装置１の動作を測定することを目的として、固体撮像装置１は、測定用の針を立てるための導電性パッド４１１を備えている。
針立て測定用の導電性パッド４１１は、図４５に示すように、画素アレイ部２４の外側の領域、例えば、行駆動部２２や列信号処理部２５などが形成された画素周辺回路領域３１３の上側に形成されている。導電性パッド４１１は、シリコン貫通電極４１２により、上側構造体１１の所定の配線層１０３に接続されている。
固体撮像装置１の表面に保護基板１８が配置される前に、針立て測定用の導電性パッド４１１が形成されていることが望ましい。これにより、保護基板１８を固定する前に、複数個の固体撮像装置１がウエハ上に形成された状態で、固体撮像装置１の動作を測定することが可能となる。
針立て測定用の導電性パッド４１１は、上側構造体１１が備える多層配線層１０２の一部で形成されて良い。
また、針立て測定用の導電性パッド４１１は、固体撮像装置１が備える、基準レベル信号、言い換えれば黒レベル信号を取得するための、一般的にはオプティカルブラック画素領域あるいは単にオプティカルブラック領域（不図示）と呼ばれる領域の上側に形成されても良い。
針立て測定用の導電性パッド４１１を、固体撮像装置１の保護基板１８を固定する前に固体撮像装置１に形成することで、保護基板１８を形成する前の、複数個の固体撮像装置１がウエハ上に形成された状態で、固体撮像装置１の動作を、針立て式の半導体装置の測定装置を用いて測定することが可能になる。
＜さらなる変形例その３＞
次に、図４６を参照して、固体撮像装置１のさらなる変形例について説明する。
図４６は、さらなる変形例その３に係る固体撮像装置１の断面図である。
さらなる変形例その３に係る固体撮像装置１もまた、例えば一般的な針立て式の半導体装置測定機を用いて、固体撮像装置１を固片化する前の状態、言い換えれば複数個の固体撮像装置１がウエハ上に形成された状態で、固体撮像装置１の動作を測定することを目的として、測定用の針を立てるための導電性パッド４２１を備えている。
針立て測定用の導電性パッド４２１は、図４６に示すように、各固体撮像装置１の間のスクライブライン（ダイシングライン）上に形成されている。
固体撮像装置１の表面に保護基板１８が配置される前に、針立て測定用の導電性パッド４２１が形成されていることが望ましい。これにより、保護基板１８を固定する前に、複数個の固体撮像装置１がウエハ上に形成された状態で、固体撮像装置１の動作を測定することが可能となる。
針立て測定用の導電性パッド４２１は、上側構造体１１が備える多層配線層１０２の一部で形成されて良いし、下側構造体１２が備える多層配線層８２の一部で形成されても良いし、あるいは、上下配線接続構造で用いる導電層の一部と同じ層で形成されても良い。
そして、針立て測定用の導電性パッド４２１は、上側構造体１１が備える多層配線層１０２の一部を介して固体撮像装置１の内部と接続されて良いし、あるいは、下側構造体１２が備える多層配線層８２の一部を介して固体撮像装置１の内部と接続されても良い。
針立て測定用の導電性パッド４２１を、固体撮像装置１の保護基板１８を固定する前に固体撮像装置１に形成することで、保護基板１８を形成する前の、複数個の固体撮像装置１がウエハ上に形成された状態で、固体撮像装置１の動作を、針立て式の半導体装置の測定装置を用いて測定することが可能になる。
＜さらなる変形例その４＞
次に、図４７を参照して、固体撮像装置１のさらなる変形例について説明する。
図４７は、さらなる変形例その４に係る固体撮像装置１の断面図である。
さらなる変形例その４に係る固体撮像装置１もまた、複数個の固体撮像装置１がウエハ上に形成された状態で、固体撮像装置１の動作を測定することを目的として、測定用の針を立てるための導電性パッド４２２を備えている。
針立て測定用の導電性パッド４２２は、図４７に示すように、複数個の固体撮像装置１がウエハ上に形成された状態で、下側構造体１２の下側に形成されている。針立て測定用の導電性パッド４２２は、例えば、下側構造体１２が備える再配線９０で形成されて良い。
複数個の固体撮像装置１がウエハ上に形成された状態で、固体撮像装置１の表面に保護基板１８が配置された後に、上記ウエハを上下反転させ、保護基板１８を下側、針立て測定用の導電性パッド４２２を上側に配置させて、固体撮像装置１の動作を測定することが可能となる。この場合、固体撮像装置１の下側から光を入射させる装置を用いて、固体撮像装置１の動作を測定しても良い。
＜１３．固体撮像装置の第２の実施形態＞
さて、これまで上述した第１の実施形態では、図１の概略断面図に代表されるように、固体撮像装置１が、例えば透明なガラス基板等で構成される保護基板１８を備える構成とされていた。
しかしながら、固体撮像装置１は、保護基板１８を省略した構成としてもよいし、保護基板１８に代わるものを備えていてもよい。以下では、保護基板１８を省略した固体撮像装置１の形態や、保護基板１８に代わる構成を備える固体撮像装置１の形態について説明する。
なお、以下の各実施形態の説明では、上述した第１の実施形態と共通する部分についての説明は適宜省略し、第１の実施形態と異なる部分について説明を行う。第２の実施形態以降の図面では、上述した第１の実施形態と対応する部分には同一の符号が付されている。
図４８は、固体撮像装置の第２の実施形態の概略の構造を示している。
図４８に示される第２の実施形態に係る固体撮像装置１は、第１の実施形態における保護基板１８に代えて、複数のレンズ付き基板１０１１が積層されて構成された積層レンズ構造体１０１２が上側構造体１１の上方に設けられている。これにより、装置の光入射側の最表面が積層レンズ構造体１０１２となっている。図４８の例では、積層レンズ構造体１０１２は、２枚のレンズ付き基板１０１１ａ及び１０１１ｂの積層により構成されている
積層レンズ構造体１０１２を構成するそれぞれのレンズ付き基板１０１１は、シリコン基板等で構成される担体基板１００１にレンズ樹脂部１００２が追加された構成である。担体基板１００１は貫通孔１００３を有し、貫通孔１００３の内側にレンズ樹脂部１００２が形成されている。すなわち、レンズ付き基板１０１１ａは、貫通孔１００３ａを有する担体基板１００１ａとレンズ樹脂部１００２ａとで構成され、レンズ付き基板１０１１ｂは、貫通孔１００３ｂを有する担体基板１００１ｂとレンズ樹脂部１００２ｂとで構成されている。レンズ樹脂部１００２は、レンズ部と、担体基板１００１まで延在してレンズ部を担持する部位とで構成される。
図４８の例では、積層レンズ構造体１０１２は、２枚のレンズ付き基板１０１１の積層により構成されているが、１枚のレンズ付き基板１０１１または３枚以上のレンズ付き基板１０１１の積層により構成されてもよい。
積層レンズ構造体１０１２は、例えば、次のようにして作製される。基板状態（ウエハ状態）の担体基板１００１に対して複数の貫通孔１００３が形成され、形成された複数の貫通孔１００３それぞれにレンズ樹脂（エネルギー硬化性樹脂）が注入されて、金型を用いて成型することでレンズ樹脂部１００２が形成される。そして、同じようにして作製された複数の基板状態のレンズ基板１０１１を接着剤や直接接合等により接着した後、チップ単位に個片化することで、積層レンズ構造体１０１２が完成する。
＜１４．固体撮像装置の第３の実施形態＞
図４９は、固体撮像装置の第３の実施形態の概略の構造を示している。
図４９に示される第３の実施形態に係る固体撮像装置１は、第１の実施形態における保護基板１８に代えて、マイクロレンズアレイ基板１０４１が上側構造体１１の上方に設けられている。これにより、装置の光入射側の最表面がマイクロレンズアレイ基板１０４１となっている。
マイクロレンズアレイ基板１０４１は、シリコン基板等で構成される担体基板１０４２に対して複数の導光路１０４３と、各導光路１０４３の上面（光入射側）に形成されたマイクロレンズ１０４４とを備える。
図４８に示した第２の実施形態の積層レンズ構造体１０１２は、各レンズ付き基板１０１１のレンズ樹脂部１００２によって入射光が集光され、上側構造体１１のフォトダイオード５１において１つの像を結ぶように構成される。
一方、第３の実施形態のマイクロレンズアレイ基板１０４１は、担体基板１０４２に対して複数配置されたマイクロレンズ１０４４単位で入射光が集光され、上側構造体１１のフォトダイオード５１で結像される。
第２の実施形態に係る固体撮像装置１、及び、第３の実施形態に係る固体撮像装置１の製造方法には、第１の実施形態において図２４乃至図３８を参照して説明したツインコンタクト構造の場合の製造方法や、図３９乃至図４３を参照して説明したCu-Cu直接接合構造の場合の製造方法が適用できる。ただし、上述した各製造方法の保護基板１８が、第２の実施形態に係る固体撮像装置１では積層レンズ構造体１０１２に、第３の実施形態に係る固体撮像装置１ではマイクロレンズアレイ基板１０４１に置き換えられる。
＜１５．固体撮像装置の第４の実施形態＞
図５０は、固体撮像装置の第４の実施形態の概略の構造を示している。
図５０に示される第４の実施形態に係る固体撮像装置１は、第１の実施形態における保護基板１８が省略され、装置の光入射側の最表面が、オンチップレンズ１６の上層に形成された樹脂層１０５１とされている。
樹脂層１０５１は、第１の実施形態のシール樹脂１７と同一材料でもよいし、その他、例えば、蛍光顔料を含有させた有機樹脂などでもよい。樹脂層１０５１を蛍光顔料を含有させた有機樹脂とした場合、上側構造体１１のフォトダイオード５１は、樹脂層１０５１に含まれる蛍光顔料による発光を検知する。
また、樹脂層１０５１を、シリケート系（例えば、（Ｂａ，Ｓｒ，Ｃａ）２ＳｉＯ４：Ｅｕ２＋、Ｓｒ３ＳｉＯ５：Ｅｕ２＋）、窒化物系（例えば、ＣａＡｌＳｉＮ３：Ｅｕ２＋）の蛍光材料に置き換えて、フォトダイオード５１が、それら蛍光材料による発光を検知する構成としてもよい。
＜１６．固体撮像装置の第５の実施形態＞
図５１は、固体撮像装置の第５の実施形態の概略の構造を示している。
図５１に示される第５の実施形態に係る固体撮像装置１は、図５０に示した第４の実施形態の構造に、リブ構造体１０６１がさらに追加された構造を有している。
具体的には、カラーフィルタ１５やオンチップレンズ１６が画素単位に形成されている画素アレイ部２４（図５１では不図示）の外側の上側構造体１１の上面に、リブ構造体１０６１が形成されている。このリブ構造体１０６１は、固体撮像装置１を光入射側である上側から見て、例えば、固体撮像装置１の外周を囲むように矩形形状に形成されていてもよいし、矩形形状の四隅や各辺の中央部のみに形成されていてもよい。換言すれば、リブ構造体１０６１は、画素アレイ部２４より外側の外周部の少なくとも一部に形成されていればよい。リブ構造体１０６１は、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）等の金属膜や、シリコン、酸化膜、窒化膜などで形成することができる。
＜１７．固体撮像装置の第６の実施形態＞
図５２は、固体撮像装置の第６の実施形態の概略の構造を示している。
図５２に示される第６の実施形態に係る固体撮像装置１は、図５１に示した第５の実施形態の構造の樹脂層１０５１が省略された構造を有している。これにより、装置の光入射側の最表面が、オンチップレンズ１６と、その外側の外周部に位置するリブ構造体１０６１とされている。さらに厳密に言えば、オンチップレンズ１６の最表面には、酸化膜や窒化膜などで構成される反射防止膜１０６２が形成されているので、オンチップレンズ１６が形成されている領域の最表面は、反射防止膜１０６２である。
樹脂層１０５１が省略された場合であっても、リブ構造体１０６１が形成されているので、オンチップレンズ１６を保護することができる。また、図５２の固体撮像装置１をリブ構造体を備えるパッケージと組み合わせる場合には、図５２の第６の実施形態に係る固体撮像装置１のリブ構造体１０６１を省略してもよい。換言すれば、図５０に示した第４の実施形態の構造の樹脂層１０５１が省略された構造である、リブ構造体が形成されない形態も取り得る。
＜１８．固体撮像装置の搭載例＞
図５３は、図４８に示した第２の実施形態に係る固体撮像装置１がメガネに搭載された例を示している。
図５３に示されるメガネ１０８１では、メガネフレーム１０８２のブリッジ部１０８３が、例えば、透明なアクリル樹脂等で光を透過させる構成とされており、ブリッジ部１０８３のユーザ装着側となる内側に、第２の実施形態に係る固体撮像装置１が取り付けられている。ブリッジ部１０８３が、第１の実施形態の保護基板１８の役割を兼用する。
メガネ１０８１の一部として組み込まれた固体撮像装置１は、例えば、メガネ１０８１を装着したユーザの視界に対応する画像を撮像する。
固体撮像装置１の外部端子１４は、フレキシブル基板１０８４と接続されており、固体撮像装置１において生成された画像データの出力、及び、固体撮像装置１に供給されるタイミング制御信号や電源電圧の入力は、フレキシブル基板１０８４を介して行われる。
図５４は、図５２に示した第６の実施形態に係る固体撮像装置１がノート型ＰＣ（Personal Computer）に搭載された例を示している。
図５４に示されるノート型ＰＣ１０９１において、例えば、キーボード（不図示）が配置されている操作面１０９２の一部分が、例えば、透明なアクリル樹脂等で光を透過させる構成とされた検出窓１０９３となっており、ノート型ＰＣ１０９１の内部となる検出窓１０９３の下側に、第６の実施形態に係る固体撮像装置１が取り付けられている。検出窓１０９３の下側に取り付けられた固体撮像装置１は、例えば、ユーザの指紋を検出する指紋センサとして機能する。
固体撮像装置１の外部端子１４は、フレキシブル基板１０９４と接続されており、固体撮像装置１において生成された画像データの出力、及び、固体撮像装置１に供給されるタイミング制御信号や電源電圧の入力は、フレキシブル基板１０９４を介して行われる。
図５３及び図５４に示したメガネ１０８１やノート型ＰＣ１０９１は、各実施形態に係る固体撮像装置１の搭載例の一例であり、各実施形態に係る固体撮像装置１は、その他のウエアラブル製品、携帯端末、内視鏡などの医療機器等にも適用することができる。
図５３と図５４においては、他の製品に組み込まれる固体撮像装置１として、図４８と図５２に記載の第２と第６の実施形態の固体撮像装置１を用いているが、図４９乃至図５１に記載の第３乃至第５の実施形態の固体撮像装置１を用いても良い。
また、図５３と図５４においては、固体撮像装置１を搭載する機器において、固体撮像装置１へ入射させる光を透過する光透過部材を機器の一部に備え、この光透過部材よりも機器の内側方向、言い換えれば、前記光透過部材を透過した光を入射させる先に、固体撮像装置１が配置されて、かつ、固体撮像装置１が前記光透過部材に直接固定されている。
これに加えて、固体撮像装置１は前記光透過部材と間接的に固定されても良い。すなわち、前記光透過部材と固定されている第２の部材に対して、固体撮像装置１を固定しても良い。例えば、図５３においては、光を透過させるブリッジ部１０８３に固体撮像装置１が固定されているが、固体撮像装置１をメガネフレーム１０８２に固定することにより、固体撮像装置１が、光を透過させるブリッジ部１０８３と間接的に固定されても良い。
このように、図４８乃至図５２に記載の第２乃至第６の実施形態の固体撮像装置１を搭載する機器において、固体撮像装置１へ入射させる光を透過する光透過部材を機器の一部に備え、この光透過部材よりも機器の内側方向、言い換えれば、光透過部材を透過した光を入射させる先に、固体撮像装置１を配置して、かつ、固体撮像装置１を前記光透過部材に直接固定して良い。
あるいはまた、図４８乃至図５２に記載の第２乃至第６の実施形態の固体撮像装置１を搭載する機器において、固体撮像装置１へ入射させる光を透過する光透過部材を機器の一部に備え、この光透過部材よりも機器の内側方向、言い換えれば、光透過部材を透過した光を入射させる先に、固体撮像装置１を配置して、かつ、固体撮像装置１を前記光透過部材に間接的に固定しても良い。すなわち、前記光透過部材と固定されている第２の部材に対して、固体撮像装置１を固定しても良い。
これらの構成により、固体撮像装置１の表面に傷が付くことを防ぐなど、固体撮像装置１の表面を前記光透過部材によって保護することができる。
＜１９．第４の実施形態の製造方法＞
次に、図５５乃至図７０を参照して、図５０の保護基板１８が省略された第４の実施形態に係る固体撮像装置１の製造方法について説明する。
なお、図５５乃至図７０を参照して説明する製造方法は、図２４乃至図３８を参照して説明した製造方法と同じく、上下配線接続構造がツインコンタクト構造である場合の製造方法である。
初めに、ウエハ状態の下側構造体１２と上側構造体１１とが別々に製造される。
下側構造体１２としては、半導体基板（シリコン基板）８１の各チップ部となる領域に、入出力回路部４９や、行駆動部２２または列信号処理部２５の一部となる多層配線層８２が形成される。この時点での半導体基板８１は、薄肉化される前の状態であり、例えば、６００μｍ程度の厚みを有する。
一方、上側構造体１１としては、半導体基板（シリコン基板）１０１の各チップ部となる領域に各画素３１のフォトダイオード５１や画素トランジスタのソース／ドレイン領域が形成される。また、半導体基板１０１の一方の面に、行駆動信号線３２、垂直信号線３３などを構成する多層配線層１０２が形成される。この時点での半導体基板１０１も、薄肉化される前の状態であり、例えば、６００μｍ程度の厚みを有する。
そして、図５５に示されるように、製造されたウエハ状態の、下側構造体１２の多層配線層８２側と上側構造体１１の多層配線層１０２側とが向き合うように貼り合わされた後、図５６に示されるように、上側構造体１１の半導体基板１０１が薄肉化される。貼り合わせは、例えばプラズマ接合や接着剤による接合があるが、第４の実施形態では、プラズマ接合により行われるものとする。プラズマ接合の場合は、上側構造体１１と下側構造体１２の接合面に、それぞれプラズマTEOS膜、プラズマSiN膜、SiON膜（ブロック膜）、あるいはSiC膜などの膜を形成して接合面をプラズマ処理して重ね合わせ、その後アニール処理することにより、両者が接合される。
上側構造体１１の半導体基板１０１が薄肉化された後、図５７に示されるように、上下配線接続領域３１４となる領域に、ダマシン法などを用いて、シリコン貫通電極１０９及びチップ貫通電極１０５、それらを接続する接続用配線１０６が、形成される。
次に、図５８に示されるように、各画素３１のフォトダイオード５１の上方に、平坦化膜１０８を介して、カラーフィルタ１５及びオンチップレンズ１６が形成される。また、オンチップレンズ１６の上面には、反射防止膜１０６２が成膜される。
そして、図５９に示されるように、貼り合わされた上側構造体１１と下側構造体１２のオンチップレンズ１６が形成されている面全体に、平坦化膜１１０及び樹脂層１０５１が塗布され、図６０に示されるように、支持基板としてのシリコン基板１１１１が樹脂層１０５１と接続される。平坦化膜１１０が反射防止膜としての機能も有する場合には、図５８に示した反射防止膜１０６２は省略することができる。
次に、図６１に示されるように、貼り合わされた上側構造体１１と下側構造体１２の全体が反転された後、下側構造体１２の半導体基板８１が、デバイス特性に影響がない程度の厚み、例えば、３０乃至１００μｍ程度に薄肉化される。
次に、図６２に示されるように、薄肉化された半導体基板８１上の、貫通ビア８８（不図示）を配置する位置が開口されるようにフォトレジスト２２１がパターニングされた後、ドライエッチングにより、半導体基板８１と、その下の層間絶縁膜８４の一部が除去され、シリコン貫通孔８５を含む開口部２２２が形成される。
次に、図６３に示されるように、開口部２２２を含む半導体基板８１上面全体に、絶縁膜８６が、例えば、プラズマCVD法で成膜される。上述したように、絶縁膜８６は、例えば、SiO2膜やSiN膜などとすることができる。
次に、図６４に示されるように、開口部２２２の底面の絶縁膜８６が、例えばエッチバック法を用いて除去され、半導体基板８１に最も近い配線層８３ｃが露出される。
次に、図６５に示されるように、スパッタ法を用いて、バリアメタル膜（不図示）と、Ｃｕシード層２３１が形成される。バリアメタル膜は、図６６に示す接続導体８７（Ｃｕ）の拡散を防止するための膜であり、Ｃｕシード層２３１は、電解めっき法により接続導体８７を埋め込む際の電極となる。バリアメタル膜の材料には、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）及び、その窒化膜、炭化膜等を用いることができる。第４の実施形態においては、バリアメタル膜としてチタンが用いられる。
次に、図６６に示されるように、Ｃｕシード層２３１上の所要の領域にレジストパターン２４１を形成した後、電解めっき法により、接続導体８７としての銅（Ｃｕ）がめっきされる。これにより、貫通ビア８８が形成されるとともに、半導体基板８１上側に再配線９０も形成される。
次に、図６７に示されるように、レジストパターン２４１が除去された後、ウェットエッチングにより、レジストパターン２４１下のバリアメタル膜（不図示）とＣｕシード層２３１が除去される。
次に、図６８に示されるように、ソルダマスク９１を形成して、再配線９０を保護した後、外部端子１４を搭載する領域のみソルダマスク９１を除去することで、ソルダマスク開口部２４２が形成される。
そして、図６９に示されるように、上側構造体１１に支持基板として接続されていたシリコン基板１１１１が剥離される。これにより、上側構造体１１の最表面が樹脂層１０５１となる。
最後に、図７０に示されるように、図６９のソルダマスク開口部２４２に、はんだボールマウント法などにより、外部端子１４が形成される。
以上のように、図５５乃至図７０を参照して説明した製造方法によれば、まず、光電変換を行うフォトダイオード５１や画素トランジスタ回路などが形成された上側構造体１１（第１の半導体基板）と、画素３１から出力された画素信号を固体撮像装置１の外部へ出力するための入出力回路部４９が画素アレイ部２４の下方となるように形成された下側構造体１２（第２の半導体基板）とが、配線層どうしが向き合うようにして貼り合わされる。そして、下側構造体１２を貫通する貫通ビア８８が形成され、入出力回路部４９と貫通ビア８８を介して固体撮像装置１の外部と電気的に接続する外部端子１４が形成される。これにより、図５０に示した第４の実施形態に係る固体撮像装置１を製造することができる。
なお、上述したように、支持基板としてのシリコン基板１１１１を剥離した後で外部端子１４を形成するので、外部端子１４は、はんだボールマウント法ではなく、はんだペースト印刷などの、樹脂層１０５１に力がかからない方法で形成してもよい。あるいはまた、固体撮像装置１側に外部端子１４を設けずに、固体撮像装置１が搭載されるインターポーザ基板側に、はんだボールを形成し、固体撮像装置１の再配線９０と電気的に接続してもよい。
上述した第４の実施形態の製造方法は、上下配線接続構造がツインコンタクト構造である場合の製造方法であるが、上下配線接続構造がCu-Cu直接接合構造であっても勿論作製が可能である。この場合、図２４乃至図３８を参照して説明した製造方法と図５５乃至図７０を参照して説明した製造方法との違いを、図３９乃至図４３を参照して説明したCu-Cu直接接合構造の場合の製造方法に対して同様に適用して製造することができる。
なお、図５１に示した第５の実施形態に係る固体撮像装置１や、図５２に示した第６の実施形態に係る固体撮像装置１のように、リブ構造体１０６１を形成する場合には、例えば、図５７に示した、シリコン貫通電極１０９、チップ貫通電極１０５、及び接続用配線１０６を形成する工程の後に、リブ構造体１０６１を形成する工程が追加される。
具体的には、図７１に示されるように、上側構造体１１の半導体基板１０１の全面に、タングステン（Ｗ）等の金属膜１１４１を成膜後、フォトリソグラフィ技術を用いてパターニングが行われ、ドライエッチングまたはウェットエッチングを用いて所望の領域以外の金属膜１１４１を除去することで、リブ構造体１０６１を形成することができる。
あるいはまた、図６０を参照して説明した、樹脂層１０５１に支持基板としてのシリコン基板１１１１を接続する工程を、図７２に示されるように、リブ構造体１０６１の形状を有するように予め加工されたシリコン基板１１４１を樹脂層１０５１に接続する工程に変更し、図６９に示したシリコン基板１１１１を剥離する工程に代えて、シリコン基板１１４１をCMP（Chemical Mechanical Polishing）によって削り、リブ構造体１０６１のみを残すことで、リブ構造体１０６１を形成することもできる。
＜２０．固体撮像装置の第７の実施形態＞
図７３は、固体撮像装置の第７の実施形態の概略の構造を示している。
図７３に示される第７の実施形態に係る固体撮像装置１を、図１に示した第１の実施形態と比較すると、第７の実施形態に係る固体撮像装置１では、第１の実施形態において上側構造体１１に形成されていたカラーフィルタ１５、オンチップレンズ１６、及び、保護基板１８が形成されていない。そして、上側構造体１１に形成されたフォトダイオード５１の上方には、分子や細胞のマーカーとして使用されている蛍光タンパク質に対して反応する抗体１１６１が塗布されており、装置の光入射側の最表面が抗体１１６１となっている。
第７の実施形態に係る固体撮像装置１は、DNAセンサとして用いることができる。
また、図７３の固体撮像装置１において、抗体１１６１に代えて、装置の光入射側の最表面に、電荷を付着する化学修飾膜を成膜した場合には、イオンセンサまたは電位センサを実現することができる。化学修飾膜としては、例えば、金属ナノ粒子、多結晶シリコン、カーボン、グラファイトなどが用いられる。例えば、固体撮像装置１で表面プラズモン共鳴バイオセンサ（SRPバイオセンサ）を実現する場合には、抗体１１６１に代わる化学修飾膜として、金属ナノ粒子が塗布される。
＜２１．第７の実施形態の製造方法＞
次に、図７４乃至図７８を参照して、図７３に示した第７の実施形態に係る固体撮像装置１の製造方法について説明する。
上側構造体１１と下側構造体１２とを接合し、シリコン貫通電極１０９とチップ貫通電極１０５の２つの貫通電極（TSV）によって上側構造体１１と下側構造体１２を電気的に接続するまでの工程は、図５５乃至図５７を参照して説明した工程と同様である。
２つの貫通電極を形成後、図７４に示されるように、上側構造体１１のフォトダイオード５１上部の半導体基板１０１がエッチングされ、平坦化膜１０８が形成される。
次に、図７５に示されるように、剥離容易なテープ１１８１を用いて、支持基板としてのシリコン基板１１８２が、上側構造体１１の平坦化膜１０８の上に接着される。
その後、図６１乃至図７０を参照して説明した工程と同様の工程が実施された後、図７６に示されるように、例えばはんだペースト印刷によって外部端子１４が形成される。
そして、図７７に示されるように、貼り合わされた上側構造体１１と下側構造体１２の全体が反転された後、剥離容易なテープ１１８１を用いて接着されていたシリコン基板１１８２が、テープ１１８１とともに上側構造体１１から剥離される。
最後に、図７８に示されるように、上側構造体１１の最表面に、分子や細胞のマーカーとして使用されている蛍光タンパク質に対して反応する抗体１１６１が塗布されることで、第７の実施形態に係る固体撮像装置１が完成する。このとき、平坦化膜１０８を図７８のように素子保護の目的で残したまま抗体１１６１を塗布してもよいし、図７３のように平坦化膜１０８を除去して抗体１１６１を塗布してもよい。
以上のように、第２乃至第７の実施形態として、第１の実施形態における保護基板１８が省略されたり、その他の構成に置き換えられた固体撮像装置１の構造について説明した。第２乃至第７の実施形態において、上側構造体１１及び下側構造体１２のその他の構造、例えば、入力回路部４２及び出力回路部４７の回路配置構成等については、第１の実施形態と同様に各種の構造を採用することができる。
＜２２．３層の積層構造体の例＞
上述した各実施形態は、固体撮像装置１の積層構造体１３が、下側構造体１２と上側構造体１１の２層で構成されていたが、３層以上の構造体で構成することもできる。
図７９及び図８０を参照して、下側構造体１２と上側構造体１１の間に、第３構造体５１１を設けることにより、積層構造体１３が３層で構成される例について説明する。
図７９においては、画素アレイ部２４が、画素共有構造を有する場合の構成が示されている。
画素共有構造は、フォトダイオード（PD）５１と転送トランジスタ５２については画素３１ごとに有するが、FD５３、増幅トランジスタ５５、リセットトランジスタ５４、及び選択トランジスタ５６ついては複数画素で共有する構造である。
図７９では、共有ユニット５２０として、行方向に２個ずつ、列方向に２個ずつ（２ｘ２）の４画素で、FD５３、増幅トランジスタ５５、リセットトランジスタ５４、及び選択トランジスタ５６を共有する構造が示されている。
４個の転送トランジスタ５２のゲート電極には、それぞれ行方向に延在する転送トランジスタ駆動信号線５２１が１本ずつ接続されている。４個の転送トランジスタ５２のゲート電極のそれぞれに接続され、行方向に延在する４本の転送トランジスタ駆動信号線５２１は、４本が平行になって、列方向に並べて配置されている。
FD５３は、不図示の配線を介して、増幅トランジスタ５５のゲート電極およびリセットトランジスタ５４の拡散層へ接続されている。リセットトランジスタ５４のゲート電極には、行方向に延在するリセットトランジスタ駆動信号線５２２が１本接続されている。
選択トランジスタ５６のゲート電極には、行方向に延在する選択トランジスタ駆動信号線５２３が１本接続されている。選択トランジスタ５６は省略される場合もある。
図２に示した固体撮像装置１のシステム構成例においては、列方向に延在する垂直信号線３３に、複数個の画素３１が、画素毎に接続されていた。そして、複数本の垂直信号線３３のそれぞれが、その先に配置された列信号処理部２５へと接続され、列信号処理部２５において、ノイズ処理やAD変換処理が行われていた。
これに対して、図７９に示す３層の積層構造体１３による固体撮像装置１は、下側構造体１２と上側構造体１１の間の第３構造体５１１に、エリア信号処理部５３１を備える。
エリア信号処理部５３１は、ノイズ処理部やADCを有する読み出し信号処理部５３２と、AD変換後のデジタルデータを保持するデータ保持部５３３を備える。
例えば、共有ユニット５２０の画素３１それぞれが、AD変換後に１６ビットで表されるデータを出力する場合には、データ保持部５３３は、これらのデータを保持するために、６４ビット分のラッチやシフトレジスタなどのデータ保持手段を備える。
エリア信号処理部５３１は、さらに、データ保持部５３３に保持されたデータを、エリア信号処理部５３１の外部へ出力するための出力信号配線５３７を備える。この出力信号配線は、例えば、データ保持部５３３に保持された６４ビットのデータを並列して出力する６４ビットの信号線であっても良いし、データ保持部５３３に保持された４画素分のデータを、１画素分ずつ出力するための１６ビットの信号線であっても良いし、あるいは１画素分のデータの半分となる８ビットの信号線や、２画素分のデータとなる３２ビットの信号線であっても良い。あるいは、データ保持部５３３に保持されたデータを１ビットずつ読み出す１ビットの信号線であっても良い。
図７９に示す固体撮像装置１は、上側構造体１１の１個の共有ユニット５２０が、第３構造体５１１の１個のエリア信号処理部５３１に接続されている。言い換えれば、共有ユニット５２０とエリア信号処理部５３１が１対１に対応している。このため、図７９に示すように、第３構造体５１１は、エリア信号処理部５３１が、行方向および列方向にそれぞれ複数個配列されたエリア信号処理部アレイ５３４を備える。
また、第３構造体５１１は、行方向および列方向にそれぞれ複数個配列された各エリア信号処理部５３１が備えるデータ保持部５３３のデータを読み出す行アドレス制御部５３５を備える。行アドレス制御部５３５は、一般的な半導体メモリ装置と同じように、行方向の読出し位置を定める。
エリア信号処理部アレイ５３４の行方向に並ぶエリア信号処理部５３１は、行アドレス制御部５３５から行方向に延びる制御信号線に接続され、行アドレス制御部５３５の制御によって、エリア信号処理部５３１の動作が制御される。
エリア信号処理部アレイ５３４の列方向に並ぶエリア信号処理部５３１は、列方向に延びる出力信号配線５３７に接続され、出力信号配線５３７は、エリア信号処理部アレイ５３４の先に配置された列読出し部５３６へと接続されている。
エリア信号処理部アレイ５３４の各エリア信号処理部５３１のデータ保持部５３３に保持されたデータは、行方向に並んだ全てのエリア信号処理部５３１のデータ保持部５３３のデータが、同時に、列読出し部５３６へと読み出されても良いし、列読出し部５３６から指定された、特定のエリア信号処理部５３１のデータのみが読み出されても良い。
列読出し部５３６には、エリア信号処理部５３１から読み出したデータを、第３構造体５１１の外部へと出力するための配線が接続されている。
下側構造体１２は、第３構造体５１１の列読出し部５３６からの配線が接続され、この列読出し部５３６から出力されたデータを受け取るための読出し部５４１を備える。
また、下側構造体１２は、第３構造体５１１から受け取ったデータを画像信号処理するための画像信号処理部２６を備える。
さらに、下側構造体１２は、第３構造体５１１から受け取ったデータを画像信号処理部２６を経由して出力するあるいは経由せずに出力するための入出力部２１を備える。この入出力部２１は、出力回路部４７だけでなく、例えば、画素アレイ部２４で使用するタイミング信号や、画像信号処理部２６で使用する特性データを、固体撮像装置１の外部から装置内へ入力するための入力回路部４２を備えていても良い。
図８０のBに示されるように、上側構造体１１に形成された各共有ユニット５２０は、その共有ユニット５２０の直下に配置された第３構造体５１１のエリア信号処理部５３１と接続されている。この上側構造体１１と第３構造体５１１との間の配線接続は、例えば、図８に示したCu-Cu直接接合構造によって接続することができる。
また、図８０のBに示されるように、第３構造体５１１に形成されたエリア信号処理部アレイ５３４の外側の列読出し部５３６は、その列読出し部５３６の直下に配置された下側構造体１２の読出し部５４１と接続されている。この第３構造体５１１と下側構造体１２との間の配線接続は、例えば、図８に示したCu-Cu直接接合構造、あるいは、図６に示したツインコンタクト構造によって接続することができる。
従って、図８０のAに示されるように、上側構造体１１に形成された各共有ユニット５２０の画素信号が、第３構造体５１１の対応するエリア信号処理部５３１に出力される。エリア信号処理部５３１のデータ保持部５３３で保持されているデータが、列読出し部５３６から出力され、下側構造体１２の読出し部５４１に供給される。そして、画像信号処理部２６において、データに対して、各種の信号処理（例えば、トーンカーブ補正処理）が施され、入出力部２１から、装置外部へ出力される。
なお、３層の積層構造体１３による固体撮像装置１において、下側構造体１２に形成される入出力部２１は、第３構造体５１１の行アドレス制御部５３５の下側に配置して良い。
また、３層の積層構造体１３による固体撮像装置１において、下側構造体１２に形成される入出力部２１は、第３構造体５１１のエリア信号処理部５３１の下側に配置しても良い。
さらに、３層の積層構造体１３による固体撮像装置１において、下側構造体１２に形成される入出力部２１は、上側構造体１１の画素アレイ部２４の下側に配置しても良い。
＜２３．電子機器への適用例＞
本技術は、固体撮像装置への適用に限られるものではない。即ち、本開示は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図８１は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図８１の撮像装置９００は、レンズ群などからなる光学部９０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）９０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路９０３を備える。また、撮像装置９００は、フレームメモリ９０４、表示部９０５、記録部９０６、操作部９０７、および電源部９０８も備える。DSP回路９０３、フレームメモリ９０４、表示部９０５、記録部９０６、操作部９０７および電源部９０８は、バスライン９０９を介して相互に接続されている。
光学部９０１は、被写体からの入射光（像光）を取り込んで固体撮像装置９０２の撮像面上に結像する。固体撮像装置９０２は、光学部９０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置９０２として、図１の固体撮像装置１、即ち、積層構造体１３の動作を測定することを目的として、測定用の針を立てるための導電性パッドが外周部に設けられておらず、入出力回路部４９が上側構造体１１の画素アレイ部２４の領域の下方、若しくは、上側構造体１１の画素周辺回路領域３１３の下方の領域に配置されることにより小型化された固体撮像装置を用いることができる。
表示部９０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置９０２で撮像された動画または静止画を表示する。
記録部９０６は、固体撮像装置９０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部９０７は、ユーザによる操作の下に、撮像装置９００が持つ様々な機能について操作指令を発する。電源部９０８は、DSP回路９０３、フレームメモリ９０４、表示部９０５、記録部９０６および操作部９０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像装置９０２として、上述した各実施形態に係る固体撮像装置１を用いることで、半導体パッケージのパッケージサイズを小型化することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置９００においても、装置の小型化を図ることができる。
＜２４．イメージセンサの使用例＞
図８２は、上述の固体撮像装置１を使用する使用例を示す図である。
固体撮像装置１としてのCMOSイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
固体撮像装置１は、電子を信号電荷とするもの、正孔を信号電荷とするものの両方に適用できる。
また、本開示は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
また、本開示は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
本開示の実施形態は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
が積層されて構成されており、
前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
装置の最表面は、前記画素アレイ部のオンチップレンズの上層に形成された樹脂層である
固体撮像装置。
（２）
前記画素アレイ部より外側の外周部にリブ構造体を有する
前記（１）に記載の固体撮像装置。
（３）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
が積層されて構成されており、
前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
装置の最表面は、前記画素アレイ部のオンチップレンズの表面に形成された反射防止膜である
固体撮像装置。
（４）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
前記第１構造体の上方に位置するマイクロレンズアレイ基板または積層レンズ構造体と、
前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と、
が積層されて構成されており、
前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されている
固体撮像装置。
（５）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
が積層されて構成されており、
前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
装置の最表面は、前記画素アレイ部のオンチップレンズの上層に形成された蛍光材料である
固体撮像装置。
（６）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
が積層されて構成されており、
前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
装置の最表面は、前記画素アレイ部の上層に形成された、蛍光タンパク質に対して反応する抗体である
固体撮像装置。
（７）
光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
が積層されて構成されており、
前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
装置の最表面は、前記画素アレイ部の上層に形成された、電荷を付着する化学修飾膜である
固体撮像装置。
（８）
上記（１）乃至（７）のいずれかに記載の固体撮像装置を備える
電子機器。
１ 固体撮像装置， １１ 第１構造体（上側構造体）， １２ 第２構造体（下側構造体）， １３ 積層構造体， １４ 外部端子（信号入出力端子）， １５ カラーフィルタ， １６ オンチップレンズ， １７ シール樹脂， １８ 保護基板， ２１ 入出力部， ２２ 行駆動部， ２４ 画素アレイ部， ２５ 列信号処理部， ２６ 画像信号処理部， ３１ 画素， ４１ 入力端子， ４２ 入力回路部， ４７ 出力回路部， ４８ 出力端子， ４９ 入出力回路部， ５１ フォトダイオード， ８１ 半導体基板， ８８ 貫通電極ビア， ９０ 再配線， １０１ 半導体基板， １０５ チップ貫通電極， １０６ 接続用配線， １０９ シリコン貫通電極， ３１１ 入出力回路領域， ３１２ 信号処理回路領域， ３１３ 画素周辺回路領域， ３１４ 上下基板接続領域， ３２１ I/O回路， ５１１ 第３構造体， ３５１ メモリ基板， ３５２ メモリ回路， ４００ 撮像装置， ４０２ 固体撮像装置， ５３１ エリア信号処理部， ５３３ データ保持部， ９００ 撮像装置， ９０２ 固体撮像装置， １０１１ レンズ付き基板， １０１２ 積層レンズ構造体， １０４１ マイクロレンズアレイ基板， １０４２ 担体基板， １０４３ 導光路， １０４４ マイクロレンズ， １０５１ 樹脂層， １０６１ リブ構造体， １０６２ 反射防止膜， １１６１ 抗体

Claims (7)

  1. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
    が積層されて構成されており、
    前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
    前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
    装置の最表面は、前記画素アレイ部のオンチップレンズの上層に形成された樹脂層である
    固体撮像装置。
  2. 前記画素アレイ部より外側の外周部にリブ構造体を有する
    請求項１に記載の固体撮像装置。
  3. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
    が積層されて構成されており、
    前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
    前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
    装置の最表面は、前記画素アレイ部のオンチップレンズの表面に形成された反射防止膜である
    固体撮像装置。
  4. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    前記第１構造体の上方に位置するマイクロレンズアレイ基板または積層レンズ構造体と、
    前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と、
    が積層されて構成されており、
    前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
    前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されている
    固体撮像装置。
  5. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
    が積層されて構成されており、
    前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
    前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
    装置の最表面は、前記画素アレイ部のオンチップレンズの上層に形成された蛍光材料である
    固体撮像装置。
  6. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
    が積層されて構成されており、
    前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
    前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
    装置の最表面は、前記画素アレイ部の上層に形成された、蛍光タンパク質に対して反応する抗体である
    固体撮像装置。
  7. 光電変換を行う画素が２次元配列された画素アレイ部が形成された第１構造体と、
    前記画素から出力された画素信号を装置の外部へ出力するための出力回路部が形成された第２構造体と
    が積層されて構成されており、
    前記出力回路部、前記第２構造体の一部を構成する半導体基板を貫通する貫通ビア、及び、前記装置の外部と接続する信号出力用外部端子が、前記第１構造体の前記画素アレイ部の下方に配置され、
    前記出力回路部は、前記貫通ビアを介して前記信号出力用外部端子と接続されており、
    装置の最表面は、前記画素アレイ部の上層に形成された、電荷を付着する化学修飾膜である
    固体撮像装置。
JP2016065607A 2016-03-29 2016-03-29 固体撮像装置 Pending JP2017183388A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016065607A JP2017183388A (ja) 2016-03-29 2016-03-29 固体撮像装置
CN202211593650.2A CN115763513A (zh) 2016-03-29 2017-03-15 固态摄像装置
CN201780018909.1A CN108886047B (zh) 2016-03-29 2017-03-15 固态摄像装置
US16/086,404 US10672809B2 (en) 2016-03-29 2017-03-15 Solid-state imaging apparatus having output circuit unit for outputting pixel signal
PCT/JP2017/010302 WO2017169755A1 (ja) 2016-03-29 2017-03-15 固体撮像装置
US16/854,344 US10923517B2 (en) 2016-03-29 2020-04-21 Solid-state imaging apparatus having output circuit unit for outputting a pixel signal
US17/148,207 US11973091B2 (en) 2016-03-29 2021-01-13 Solid-state imaging apparatus having output circuit unit for outputting a pixel signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016065607A JP2017183388A (ja) 2016-03-29 2016-03-29 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2017183388A true JP2017183388A (ja) 2017-10-05

Family

ID=59965232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016065607A Pending JP2017183388A (ja) 2016-03-29 2016-03-29 固体撮像装置

Country Status (4)

Country Link
US (3) US10672809B2 (ja)
JP (1) JP2017183388A (ja)
CN (2) CN108886047B (ja)
WO (1) WO2017169755A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019093135A1 (ja) * 2017-11-08 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子およびその製造方法、並びに電子機器
KR20200015531A (ko) * 2017-12-26 2020-02-12 일루미나, 인코포레이티드 센서 시스템
JP2021063793A (ja) * 2019-10-10 2021-04-22 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ バイオセンサー、および、その形成方法
US11080248B2 (en) 2012-04-16 2021-08-03 Illumina, Inc. Biosensors for biological or chemical analysis and systems and methods for same
WO2021171795A1 (ja) * 2020-02-27 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子
WO2022044553A1 (ja) * 2020-08-31 2022-03-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法
US11705472B2 (en) 2019-10-10 2023-07-18 Visera Technologies Company Limited Biosensor and method of distinguishing a light

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183388A (ja) 2016-03-29 2017-10-05 ソニー株式会社 固体撮像装置
US10714402B2 (en) * 2016-06-20 2020-07-14 Sony Corporation Semiconductor chip package for improving freedom of arrangement of external terminals
JP7214373B2 (ja) * 2018-06-04 2023-01-30 キヤノン株式会社 固体撮像素子及び固体撮像素子の製造方法、撮像システム
TWI679627B (zh) * 2018-06-28 2019-12-11 友達光電股份有限公司 顯示裝置
US20210273000A1 (en) * 2018-06-29 2021-09-02 Sony Semiconductor Solutions Corporation Solid-state imaging device, electronic apparatus, and method for producing solid-state imaging device
CN110211977B (zh) * 2019-04-30 2021-11-30 德淮半导体有限公司 三维堆栈式cis及其形成方法
JP7414492B2 (ja) * 2019-11-29 2024-01-16 キヤノン株式会社 光電変換装置、光電変換装置の製造方法
KR20220007798A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092395A (ja) 2001-09-19 2003-03-28 Sony Corp 撮像装置
KR100825087B1 (ko) 2007-11-23 2008-04-25 (주)실리콘화일 형광형 바이오칩의 진단장치
JP4764941B2 (ja) * 2008-09-25 2011-09-07 シャープ株式会社 光学素子、光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP4798232B2 (ja) 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2010273757A (ja) * 2009-05-27 2010-12-09 Zycube:Kk イメージセンサ応用装置
JP5445030B2 (ja) 2009-10-27 2014-03-19 凸版印刷株式会社 カメラモジュール及びその製造方法
US8283110B2 (en) * 2010-06-16 2012-10-09 Visera Technologies Company Limited Method for fabricating an image sensor device
JP5221615B2 (ja) * 2010-09-21 2013-06-26 株式会社東芝 撮像装置およびその製造方法
CN106449676A (zh) * 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
JP2014072294A (ja) 2012-09-28 2014-04-21 Canon Inc 光電変換装置および半導体装置の製造方法
US20150097259A1 (en) * 2013-04-01 2015-04-09 Industrial Technology Research Institute Conductive via structure, package structure, and package of photosensitive device
KR20150021659A (ko) * 2013-08-21 2015-03-03 주식회사 동부하이텍 이미지 센서의 제조 방법
JP2015046539A (ja) 2013-08-29 2015-03-12 ソニー株式会社 撮像素子、撮像装置、並びに、製造装置および方法
JP2015060156A (ja) 2013-09-20 2015-03-30 凸版印刷株式会社 レジスト厚膜の形成方法と使用方法及び固体撮像素子の製造方法
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP2017174994A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 撮像装置、電子機器
EP3435414B1 (en) * 2016-03-24 2020-12-16 Sony Corporation Image pickup device and electronic apparatus
JP2017175047A (ja) * 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
JP2017183388A (ja) * 2016-03-29 2017-10-05 ソニー株式会社 固体撮像装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11080248B2 (en) 2012-04-16 2021-08-03 Illumina, Inc. Biosensors for biological or chemical analysis and systems and methods for same
US11874214B1 (en) 2012-04-16 2024-01-16 Illumina, Inc. Biosensors for biological or chemical analysis and systems and methods for same
US11604775B2 (en) 2012-04-16 2023-03-14 Illumina, Inc. Biosensors for biological or chemical analysis and systems and methods for same
WO2019093135A1 (ja) * 2017-11-08 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子およびその製造方法、並びに電子機器
KR102466365B1 (ko) 2017-12-26 2022-11-14 일루미나, 인코포레이티드 센서 시스템
KR102237313B1 (ko) 2017-12-26 2021-04-07 일루미나, 인코포레이티드 센서 시스템
KR20210037760A (ko) * 2017-12-26 2021-04-06 일루미나, 인코포레이티드 센서 시스템
US11784161B2 (en) 2017-12-26 2023-10-10 Illumina, Inc. Sensor system
KR20200015531A (ko) * 2017-12-26 2020-02-12 일루미나, 인코포레이티드 센서 시스템
JP2021063793A (ja) * 2019-10-10 2021-04-22 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ バイオセンサー、および、その形成方法
JP7072014B2 (ja) 2019-10-10 2022-05-19 采▲ぎょく▼科技股▲ふん▼有限公司 バイオセンサー、および、その形成方法
US11630062B2 (en) 2019-10-10 2023-04-18 Visera Technologies Company Limited Biosensor and method of forming the same
US11705472B2 (en) 2019-10-10 2023-07-18 Visera Technologies Company Limited Biosensor and method of distinguishing a light
WO2021171795A1 (ja) * 2020-02-27 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子
WO2022044553A1 (ja) * 2020-08-31 2022-03-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法

Also Published As

Publication number Publication date
CN108886047A (zh) 2018-11-23
WO2017169755A1 (ja) 2017-10-05
US11973091B2 (en) 2024-04-30
US10923517B2 (en) 2021-02-16
US20210134861A1 (en) 2021-05-06
US10672809B2 (en) 2020-06-02
CN108886047B (zh) 2022-12-16
CN115763513A (zh) 2023-03-07
US20200251511A1 (en) 2020-08-06
US20190103426A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
US11991468B2 (en) Solid-state imaging apparatus, manufacturing method of the same, and electronic device
US11973091B2 (en) Solid-state imaging apparatus having output circuit unit for outputting a pixel signal
US11984462B2 (en) Image pickup device and electronic apparatus
US11031429B2 (en) Semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus