JP2023037417A - 光電変換装置およびその製造方法 - Google Patents

Abstract

【課題】画質の低下の抑制に有利な技術を提供する。【解決手段】画素領域と遮光領域とが配され、遮光領域は、第１および第２トレンチ構造が半導体層に設けられた第１遮光領域と第１遮光領域と画素領域との間に配された第２遮光領域とを含み、半導体層は、第１面と第１面とは反対の側の第２面とを備え、第１トレンチ構造は第１面から第２面に向かって延在し、第２トレンチ構造は第２面から第１面に向かって延在し、第１トレンチ構造の第１面からの深さをＴ１、第２トレンチ構造の第２面からの深さをＴ２、半導体層の厚さをＤとしたときに、（Ｄ／２）≦Ｔ１＜Ｄ、および、（Ｄ／２）≦Ｔ２＜Ｄの関係を満たし、第１トレンチ構造と第２トレンチ構造とは互いに離隔して配され、第１面に直交し、かつ、第１遮光領域と第２遮光領域との境界に沿った仮想面に対する正射影において、第１トレンチ構造と第２トレンチ構造との少なくとも一部が重なっている。【選択図】図２

Description

本発明は、光電変換装置およびその製造方法に関する。

光電変換素子を含む複数の画素がアレイ状に並ぶ画素領域と、遮光された遮光領域と、を備える光電変換装置が知られている。特許文献１には、周辺回路部が遮光膜によって遮光されている個体撮像素子が示されている。

特開２００３－０３１７８５号公報

特許文献１の構成において、遮光膜に対して垂直に入射する光は遮光することができる。しかしながら、遮光膜の端部において斜めに入射する光やチップの端部などから入射する光は、遮光膜によって遮光された遮光領域の基板中を伝搬し迷光になりうる。迷光が、遮光領域に配されたオプティカルブラック画素で光電変換された場合や、さらに、画素領域まで侵入し画素領域に配された画素で光電変換された場合、得られる画像の画質が低下しうる。

本発明は、画質の低下の抑制に有利な技術を提供することを目的とする。

上記課題に鑑みて、本発明の実施形態に係る光電変換装置は、複数の光電変換素子を備える画素領域と、遮光層によって遮光された遮光領域と、が配された半導体層を含む光電変換装置であって、前記遮光領域は、第１トレンチ構造および第２トレンチ構造が前記半導体層に設けられた第１遮光領域と、前記第１遮光領域と前記画素領域との間に配された第２遮光領域と、を含み、前記半導体層は、第１面と前記第１面とは反対の側の第２面とを備え、前記第１トレンチ構造は、前記第１面から前記第２面に向かって延在し、前記第２トレンチ構造は、前記第２面から前記第１面に向かって延在し、前記第１トレンチ構造の前記第１面からの深さをＴ１、前記第２トレンチ構造の前記第２面からの深さをＴ２、前記半導体層の厚さをＤとしたときに、（Ｄ／２）≦Ｔ１＜Ｄ、および、（Ｄ／２）≦Ｔ２＜Ｄの関係を満たし、前記第１面に対する正射影において、前記第１トレンチ構造と前記第２トレンチ構造とは互いに離隔して配され、前記第１面に直交し、かつ、前記第１遮光領域と前記第２遮光領域との境界に沿った仮想面に対する正射影において、前記第１トレンチ構造と前記第２トレンチ構造との少なくとも一部が重なっていることを特徴とする。

本発明によれば、画質の低下の抑制に有利な技術を提供することができる。

本実施形態の光電変換装置の構成例を示す平面図。 図１の光電変換装置の構成例を示す断面図。 図１の光電変換装置のトレンチ構造の配置例を示す図。 図１の光電変換装置の製造方法を示す図。 図１の光電変換装置の製造方法を示す図。 図１の光電変換装置の製造方法を示す図。 図１の光電変換装置の製造方法を示す図。 本実施形態の光電変換装置の構成例を示す平面図。 図８の光電変換装置の構成例を示す断面図。 図８の光電変換装置のトレンチ構造の配置例を示す図。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

図１～図１０（ｂ）を参照して、本開示の実施形態による光電変換装置について説明する。図１は、本実施形態による光電変換装置１０の概略構成を示す平面図である。図２は、図１に示されるＡ－Ｂ間の断面図である。

図１、２に示されるように、光電変換装置１０は、複数の光電変換素子１０３を備える画素領域１２と、遮光層１０９によって遮光された遮光領域１１と、が配された半導体層１００を含む。半導体層１００は、面１５１と面１５１とは反対の側の面１５２との２つの主面を備える。遮光領域１１は、第１トレンチ構造１０１および第２トレンチ構造１０７が半導体層１００に設けられた第１遮光領域１４と、第１遮光領域１４と画素領域１２との間に配された第２遮光領域１３と、を含む。また、半導体層１００において、半導体層１００の端部と第２遮光領域１３との間に、少なくとも一部が遮光層１０９によって覆われていない周辺領域１５がさらに配されていてもよい。しかしながら、これに限られることはなく、半導体層１００は、半導体層１００の端部まで遮光層１０９によって覆われていてもよい。

本実施形態において、図１、２に示されるように、面１５１に対する正射影において、画素領域１２は、半導体層１００の中央部分に配された矩形状の領域でありうる。画素領域１２には、複数の光電変換素子１０３が、行および列を構成するように、アレイ状に配されうる。面１５１に対する正射影において、第２遮光領域１３は、画素領域１２を取り囲むように配されており、第２遮光領域１３の外形も矩形状である。さらに、面１５１に対する正射影において、第１遮光領域１４は、第２遮光領域１３を取り囲むように配されており、第１遮光領域１４の外形も矩形状である。同様に、面１５１に対する正射影において、周辺領域１５は、第１遮光領域１４を取り囲むように配されており、周辺領域１５は半導体層１００の端部を含んでいる。本実施形態において、半導体層１００は平面視で矩形状である。

本実施形態において、光電変換装置１０は、複数の光電変換素子が半導体層１００の面１５１に配され、半導体層１００の面１５２の側から受光する、所謂、裏面照射型の光電変換装置である。したがって、遮光層１０９は、半導体層１００の面１５２の一部を覆うように配されている。この半導体層１００の厚さを厚さＤとする。半導体層１００の第１遮光領域１４には、上述のように、第１トレンチ構造１０１および第２トレンチ構造１０７が配されている。第１トレンチ構造１０１は、半導体層１００の面１５１から面１５２に向かって延在する。第２トレンチ構造１０７は、面１５２から面１５１に向かって延在する。ここで、第１トレンチ構造１０１の面１５１からの深さを深さＴ１、第２トレンチ構造１０７の面１５２からの深さを深さＴ２とする。ここで、第１トレンチ構造１０１の面１５１からの深さＴ１は、第１トレンチ構造１０１を構成する壁面のうちの面１５１からの最短距離が最も大きい部分と、面１５１と、の間の距離である。また、第２トレンチ構造１０７の面１５２からの深さＴ２は、第２トレンチ構造１０７を構成する壁面のうちの面１５２からの最短距離が最も大きい部分と、面１５２と、の間の距離である。典型的には、第１トレンチ構造１０１および第２トレンチ構造１０７のそれぞれの開口側を上にしたときに、基準となる面１５１または面１５２からそれぞれの底面までの距離が、深さＴ１または深さＴ２となる。このとき、厚さＤ、深さＴ１、Ｔ２は、（Ｄ／２）≦Ｔ１＜Ｄ、および、（Ｄ／２）≦Ｔ２＜Ｄの関係を満たす。また、詳細な配置例は後述するが、図２からも理解できるように、半導体層１００の面１５１に対する正射影において、第１トレンチ構造１０１と第２トレンチ構造１０７とは互いに離隔して配されている。さらに、半導体層１００の面１５１に直交し、かつ、第１遮光領域１４と第２遮光領域１３との境界に沿った仮想面Ｂ１に対する正射影において、第１トレンチ構造１０１と第２トレンチ構造１０７との少なくとも一部が重なっている。換言すると、厚さＤ、深さＴ１、Ｔ２は、Ｄ＜（Ｔ１＋Ｔ２）の関係を満たす。

このように、第１トレンチ構造１０１および第２トレンチ構造１０７は、半導体層１００の厚さの半分以上の深さを備えるＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有する。ＤＴＩ構造は、トレンチの深さをトレンチの幅（短手方向の長さ）で除したアスペクト比が２以上の構造でありうる。また、ＤＴＩ構造は、アスペクト比が５以上であってもよいし、７以上であってもよいし、１０以上であってもよい。

第１トレンチ構造１０１と半導体層１００との界面や、第２トレンチ構造１０７と半導体層１００との界面には、半導体層１００と逆極性を備える半導体層が設けられてもよい。例えば、第１トレンチ構造１０１や第２トレンチ構造のうち半導体層１００との界面の側に、半導体層１００とは逆極性のポリシリコンが埋め込まれていてもよいし、エピタキシャルシリコンが形成されていてもよい。これによって、各々のトレンチ構造１０１、１０７と半導体層１００との界面で発生するダークノイズを抑制することができる。

画素領域１２には、半導体層１００の面１５１の側に、光電変換素子１０３が配される。光電変換素子１０３は、フォトダイオード１０４、転送トランジスタ、リセットトランジスタ、セレクトトランジスタ、ソースフォロワトランジスタなどのトランジスタ１０５などを含みうる。また、第２遮光領域１３にも、画素領域１２に配された光電変換素子１０３とは別に、半導体層１００の面１５１の側に、光電変換素子１０３’が配されていてもよい。光電変換素子１０３’は、画素領域１２に配される光電変換素子１０３と同様の構成を有していてもよい。第２遮光領域１３において、光電変換装置１０に入射した光は、光電変換素子１０３’に届く前に遮光層１０９によって遮光される。このような構成において、画素領域１２に配された光電変換素子１０３と第２遮光領域１３に配された光電変換素子１０３’とのそれぞれから出力された信号の差分を利用することによって、ダークノイズの影響を抑制し、高精度な撮影が可能になる。また、図示は省略するが、第２遮光領域１３に、画素領域１２に配された光電変換素子１０３を駆動するための駆動回路などが配されていてもよい。駆動回路は、第２遮光領域１３に配された光電変換素子１０３’を駆動してもよい。

半導体層１００の面１５１を覆うように、構造体１０６が配される。構造体１０６は、配線パターンや層間絶縁膜などを含みうる。半導体層１００は、構造体１０６を介して支持基板１８０に接合される。支持基板１８０としては、酸化シリコンなどの構造体１８１を表面上に形成したシリコン基板が用いられてもよい。または、支持基板１８０として、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やメモリなどが搭載されている基板が用いられてもよい。その場合、構造体１８１に、配線パターンや層間絶縁膜などが配されていてもよい。さらに、支持基板１８０としてＡＳＩＣやメモリなどが搭載された基板が用いられる場合、周辺領域１５に、光電変換装置１０と外部の機器とを電気的に接続するためのボンディングパッド１８２が配されていてもよい。その場合、半導体層１００の面１５２に、ボンディングパッド１８２を露出させるための開口部１８３が、面１５２からボンディングパッド１８２に向かい設けられうる。さらに、周辺領域１５において、半導体層１００にパッド分離トレンチ構造１０２が配されていてもよい。パッド分離トレンチ構造１０２は、開口部１８３と半導体層１００とを電気的に分離する絶縁膜として機能する。

半導体層１００の面１５２を覆うように、構造体１０８が配される。構造体１０８は、半導体層１００の面１５２の側へ入射する光をフォトダイオード１０４に導くための光学構造を含みうる。構造体１０８には、例えば、層内レンズ、カラーフィルタ、マイクロレンズなどが、光学構造として配されていてもよい。また、構造体１０８のうち半導体層１００の面１５２の近傍には、遮光領域１１を設定するための遮光層１０９が配される。本実施形態において、遮光層１０９は、半導体層１００の面１５１に対する正射影において、第１遮光領域１４および第２遮光領域１３の全域、周辺領域１５の一部を覆うように配される。遮光層１０９には、タングステン、アルミ二ウム、窒化チタンなどの材料が用いられうる。

ここで、上述のように、半導体層１００の面１５１に直交し、かつ、第１遮光領域１４と第２遮光領域１３との境界に沿った仮想面Ｂ１に対する正射影において、第１トレンチ構造１０１と第２トレンチ構造１０７との一部が重なった重なり部Ｏ１が配される。この重なり部Ｏ１を実現する第１トレンチ構造１０１と第２トレンチ構造１０７とによる構成は、半導体層１００の端部や周辺領域１５のうち遮光層１０９によって覆われていない領域から第２遮光領域１３への迷光を抑制するための減光壁として機能する。つまり、半導体層１００の端部などから入射した光が迷光になり、第２遮光領域１３に配された光電変換素子１０３’や、さらに画素領域１２に配された光電変換素子１０３で光電変換されることを抑制することができる。

次いで、図３（ａ）、３（ｂ）を用いて、第１遮光領域１４に設けられた第１トレンチ構造１０１および第２トレンチ構造１０７の配置の詳細を説明する。図３（ａ）、３（ｂ）には、第１トレンチ構造１０１および第２トレンチ構造１０７を半導体層１００の面１５１に対して正射影した平面図が示されている。

図３（ａ）は、第１トレンチ構造１０１および第２トレンチ構造１０７の１つの配置例である。上述のように、半導体層１００の面１５１に対する正射影において、第１トレンチ構造１０１と第２トレンチ構造１０７とは互いに離隔して配される。図３（ａ）に示される構成において、第１トレンチ構造１０１は、第１遮光領域１４と第２遮光領域１３との境界（仮想面Ｂ１）のうち１つの辺に沿って延在する延在部１０１ａを含む。同様に、第２トレンチ構造１０７は、第１遮光領域１４と第２遮光領域１３との境界（仮想面Ｂ１）のうち１つの辺に沿って延在する延在部１０７ａを含む。延在部１０１ａ、１０７ａは、当該１つの辺に沿った方向の一端から他端まで連続している。さらに、本実施形態において、第１トレンチ構造１０１と第２トレンチ構造１０７とは、第１遮光領域１４と第２遮光領域１３との境界（仮想面Ｂ１）を連続的に取り囲む。この第１トレンチ構造１０１と第２トレンチ構造１０７との配置によって、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１に対する正射影において第１トレンチ構造１０１と第２トレンチ構造１０７とが重なった上述の重なり部Ｏ１が、仮想面Ｂ１を取り囲む。例えば、重なり部Ｏ１は、仮想面Ｂ１を完全に取り囲みうる。これは、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１を囲うように減光壁が存在することを示している。結果として、迷光を抑制することができる。

また、第１トレンチ構造１０１および第２トレンチ構造１０７は、半導体層１００を貫通していない。したがって、半導体層１００を貫通するトレンチ構造で減光壁を形成する場合と比較して、半導体層１００の強度を保持することができる。これによって、光電変換装置１０のチップの良品率の低下を抑制しつつ、迷光を抑制し、光電変換装置１０で得られる画像の画質の低下を抑制することが可能になる。

また、上述のように、第１トレンチ構造１０１および第２トレンチ構造１０７は、ともに半導体層１００の厚さＤの半分以上の深さＴ１、Ｔ２のＤＴＩ構造を有する。トレンチ構造１０１、１０７のうち一方をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造にした場合、重なり部Ｏ１を実現するためには、他方をより深くする必要がある。一般的にトレンチ構造を深くすればするほど、形成されたトレンチ構造の深さのばらつきは大きくなる。ばらつきによって形成されたトレンチ構造が深くなってしまった場合、トレンチ構造が半導体層１００を貫通してしまう可能性がある。トレンチ構造が半導体層１００を貫通してしまった場合、半導体層１００の強度を保持できなくなる可能性がある。また、ばらつきによってトレンチ構造が浅くなってしまった場合、ＤＴＩ構造を有するトレンチ構造とＳＴＩ構造を有するトレンチ構造との間で重なり部Ｏ１が、形成されなくなってしまう可能性がある。したがって、本実施形態に示されるように、第１トレンチ構造１０１および第２トレンチ構造１０７の双方をＤＴＩ構造にすることによって、光電変換装置１０において、歩留まり良く遮光壁を形成することが可能になる。

また、第１トレンチ構造１０１の深さＴ１と第２トレンチ構造１０７の深さＴ２とが、０．５≦（Ｔ１／Ｔ２）≦１．５の関係を満たしていてもよい。さらに、第１トレンチ構造１０１の深さＴ１と第２トレンチ構造１０７の深さＴ２とが、０．８≦（Ｔ１／Ｔ２）≦１．２の関係を満たしていてもよい。これによって、第１トレンチ構造１０１と第２トレンチ構造１０７との重なり部Ｏ１が、半導体層１００の中央に近い部分に形成されるようになる。半導体層１００の面１５１（または面１５２）に近い部分に重なり部Ｏ１が形成されている場合、半導体層１００の面１５２（または面１５１）での反射光が、重なり部Ｏ１をすり抜ける可能性が高くなる。重なり部Ｏ１を半導体層１００の中央に近い部分に配することによって、迷光をより確実に遮断し、迷光の抑制効果をより高くすることができる。

図３（ｂ）は、第１トレンチ構造１０１および第２トレンチ構造１０７の図３（ａ）とは別の配置例である。図３（ａ）に示される構成と同様に、半導体層１００の面１５１に対する正射影において、第１トレンチ構造１０１と第２トレンチ構造１０７とは互いに離隔して配される。一方、図３（ａ）に示される構成とは異なり、第１トレンチ構造１０１が、互いに離隔して配された複数のトレンチ部分１０１ｂによって構成されている。同様に、第２トレンチ構造１０７が、互いに離隔して配された複数のトレンチ部分１０７ｂによって構成されている。このとき、複数のトレンチ部分１０１ｂが、第１遮光領域１４と第２遮光領域１３との境界（仮想面Ｂ１）のうち１つの辺に沿って配された複数のトレンチを含み、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１に対する正射影において、複数のトレンチの端部同士が重なるように、当該１つの辺に沿った方向の一端から他端まで連続的に配されている。また、複数のトレンチ部分１０７ｂが、第１遮光領域１４と第２遮光領域１３との境界（仮想面Ｂ１）のうち１つの辺に沿って配された複数のトレンチを含み、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１に対する正射影において、複数のトレンチの端部同士が重なるように、当該１つの辺に沿った方向の一端から他端まで連続的に配されている。

より具体的には、第１トレンチ構造１０１は、第１遮光領域１４と第２遮光領域１３との境界（仮想面Ｂ１）に平行な線Ｌ１、Ｌ２上において互いに離隔して配されたトレンチ部分１０１ｂを備える。また、第２トレンチ構造１０７は、第１遮光領域１４と第２遮光領域１３との境界（仮想面Ｂ１）に平行な線Ｌ３、Ｌ４上において互いに離隔して配されたトレンチ部分１０７ｂを備える。このとき、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１に対する正射影において、線Ｌ１上のトレンチ部分１０１ｂと線Ｌ３上のトレンチ部分１０７ｂとによって形成される重なり部Ｏ１の間隙には、線Ｌ２上のトレンチ部分１０１ｂと線Ｌ４上のトレンチ部分１０７ｂとによって形成される重なり部Ｏ１が配される。また、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１に対する正射影において、線Ｌ２上のトレンチ部分１０１ｂと線Ｌ４上のトレンチ部分１０７ｂとによって形成される重なり部Ｏ１の間隙には、線Ｌ１上のトレンチ部分１０１ｂと線Ｌ３上のトレンチ部分１０７ｂとによって形成される重なり部Ｏ１が配される。このように、第１トレンチ構造１０１のトレンチ部分１０１ｂが相互に補完しあい、同様に第２トレンチ構造１０７のトレンチ部分１０７ｂが相互に補完しあうことによって、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１に対する正射影において第１トレンチ構造１０１と第２トレンチ構造１０７とが重なった重なり部Ｏ１が、仮想面Ｂ１を取り囲む。例えば、重なり部Ｏ１は、仮想面Ｂ１を完全に取り囲みうる。これは、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１を囲うように減光壁が存在することを示している。結果として、迷光を抑制することができる。

図３（ｂ）に示される構成は、図３（ａ）に示される構成と比較して、第１トレンチ構造１０１および第２トレンチ構造１０７が連続的ではなく互いに離隔され、複数のトレンチ部分１０１ｂ、１０７ｂによって構成されている。そのため、半導体層１００の強度を図３（ａ）に示される構成よりも高めることができる。したがって、図３（ｂ）に示される構成は、光電変換装置１０のチップの良品率の低下をさらに抑制しつつ、迷光を抑制できる。

また、第１トレンチ構造１０１、第２トレンチ構造１０７は、図３（ａ）、３（ｂ）に示される構成を組み合わせて用いてもよい。例えば、第１トレンチ構造１０１および第２トレンチ構造のうち一方が、図３（ａ）に示されるような一体的な連続した構成を有し、第１トレンチ構造１０１および第２トレンチ構造のうち他方が、図３（ｂ）に示されるような互いに離隔したトレンチ部分によって構成されていてもよい。第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１に対する正射影において、第１トレンチ構造１０１および第２トレンチ構造１０７が投影される領域を仮想領域とする。このとき、何れの構成においても、仮想領域において、半導体層１００の面１５１と平行に、第１トレンチ構造１０１と第２トレンチ構造１０７とが重なっている部分（重なり部Ｏ１）を通過せずに第１遮光領域１４と第２遮光領域１３との間を結ぶ直線経路が存在しないようにする。これによって、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１を取り囲むように連続して減光壁が存在することになる。上述したように、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１に対する正射影において、第１トレンチ構造１０１と第２トレンチ構造１０７とが重なっている重なり部Ｏ１が、連続して第２遮光領域１３を取り囲む。これによって、半導体層１００の端部や周辺領域１５のうち遮光されていない領域に入射した光が迷光になることを抑制し、光電変換装置１０で得られる画像の画質の低下が抑制される。

次に、図４（ａ）～７を用いて、本実施形態の光電変換装置１０の製造方法について説明する。まず、図４（ａ）に示されるように、半導体層１００になる半導体基板を準備する。半導体基板（半導体層１００）は、面１５１および面１５１と対をなす面１５２とを有する。また、半導体基板（半導体層１００）は、上述の画素領域１２、第１遮光領域１４、第２遮光領域１３、周辺領域１５が設けられる領域を備える。

次に、図４（ｂ）に示されるように、第１遮光領域１４になる領域に、半導体層１００の面１５１から面１５２に向かって延在する第１トレンチ構造１０１が、ドライエッチングなどの工程を用いて形成される。第１トレンチ構造１０１は、酸化シリコンや窒化シリコンなどの絶縁膜、または、それらの積層構造によって埋め込まれていてもよい。また、第１トレンチ構造１０１は、絶縁膜と、エピタキシャルシリコンやポリシリコンと、を含む積層構造によって埋め込まれていてもよい。また、第１トレンチ構造１０１は、上述のような材料によって埋め込まれるが、一部に空隙があってもよい。換言すると、第１トレンチ構造１０１のうち少なくとも一部に、絶縁膜、絶縁膜およびポリシリコン、または、絶縁膜およびエピタキシャルシリコンが埋め込まれていてもよい。ポリシリコンやエピタキシャルシリコンが第１トレンチ構造１０１に埋め込まれる場合、半導体層１００との界面にポリシリコンやエピタキシャルシリコンが配されうる。

第１トレンチ構造１０１を形成するのと同時に、周辺領域１５になる領域に、第１トレンチ構造１０１よりも深いパッド分離トレンチ構造１０２が形成されてもよい。第１トレンチ構造１０１とパッド分離トレンチ構造１０２とを同時に形成する方法として、ドライエッチングの際のマイクロローディング効果を用いる方法がある。すなわち、パッド分離トレンチ構造１０２のトレンチの幅を第１トレンチ構造１０１のトレンチの幅よりも広くすることによって、ドライエッチングの際により深くまでトレンチを形成することができる。第１トレンチ構造１０１やパッド分離トレンチ構造１０２を形成する前や形成した後に、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）構造やＳＴＩ構造などの素子分離構造が、面１５１のそれぞれの領域に形成されてもよい（図示は省略している）。素子分離構造の一部は、第１トレンチ構造１０１やパッド分離トレンチ構造１０２の、面１５１の側をキャップするように形成されてもよい。

次いで、図４（ｃ）に示されるように、半導体層１００の面１５１の側の画素領域１２および第２遮光領域１３になる領域に、光電変換素子１０３、１０３’を形成する。光電変換素子１０３、１０３’は、フォトダイオード１０４、転送トランジスタ、リセットトランジスタ、セレクトトランジスタ、ソースフォロワトランジスタなどのトランジスタ１０５を含む。第２遮光領域１３に形成された光電変換素子１０３’は、オプティカルブラック画素として機能する。また、図示は省略するが、第２遮光領域１３には、光電変換素子１０３’に加えて、光電変換素子１０３、１０３’を駆動するための駆動回路などを構成する各種の素子が形成されてもよい。光電変換素子１０３、１０３’や駆動回路を構成する素子は、公知の半導体プロセスを用いて製造することができる。このとき、第１遮光領域１４には、光電変換素子１０３’や駆動回路などを構成する素子は、配されていなくてもよい。

次に、図５（ａ）に示されるように、半導体層１００の面１５１を覆うように構造体１０６を形成する。構造体１０６は、配線パターンや層間絶縁膜を含む。構造体１０６は、公知の半導体プロセスを用いて製造することができる。

構造体１０６を形成した後に、図５（ｂ）に示されるように、半導体層１００と支持基板１８０とを、構造体１０６、１８１を介して接合する。半導体層１００と支持基板１８０との接合は、構造体１０６と構造体１８１とのそれぞれの表面にプラズマ照射することによって活性化させ接合する、所謂、常温接合法を用いてもよい。しかしながら、これに限られることはなく、例えば、接着性を有する接合部材などを介して、構造体１０６と構造体１８１とが接合されてもよい。

支持基板１８０は、シリコン基板の上に構造体１８１として酸化シリコンを形成した基板であってもよいが、本実施形態において、支持基板１８０としてＡＳＩＣやメモリなどの機能が搭載されている基板を用いている。このため、構造体１８１内に、配線パターンや層間絶縁膜、光電変換装置１０と光電変換装置１０の外部との電気的な接続を担うボンディングパッド１８２が配されている。

次いで、図６（ａ）に示されるように、半導体層１００は、面１５２の側から厚さＤになるまで薄化される。本実施形態において、半導体層１００の厚さＤは、３μｍ程度を想定しているが、例えば、１～１０μｍ程度であってもよい。半導体層１００の厚さＤは、光電変換装置１０の仕様などに応じて、適宜、設定すればよい。半導体層１００の薄化は、グラインダ装置、ウェットエッチング装置、ＣＭＰ装置などを用いて実施することが可能である。

半導体層１００を薄化した後に、図６（ｂ）に示されるように、半導体層１００の面１５２から面１５１に向かって延在する第２トレンチ構造１０７が、ドライエッチングなどの工程を用いて形成される。第２トレンチ構造１０７は、酸化シリコン、窒化シリコン、酸化ハフ二ウム、酸化アルミニウム、酸化タンタルなどの絶縁膜、または、それらの積層構造によって埋め込まれていてもよい。これらの絶縁膜は、半導体層１００の面１５２を覆うようにも形成されうる（図示は省略している）。第２トレンチ構造１０７は、上述の絶縁膜に加えてタングステン、アルミ二ウム、チタンなど金属膜との積層構造によって埋め込まれていてもよい。第２トレンチ構造１０７は、上述のような材料によって埋め込まれるが、一部に空隙があってもよい。換言すると、第２トレンチ構造１０７のうち少なくとも一部に、絶縁膜、または、絶縁膜および金属膜が埋め込まれていてもよい。金属膜が第２トレンチ構造１０７に埋め込まれる場合、半導体層１００との界面に金属膜が配されうる。

ここで、半導体層１００の厚さＤ、第１トレンチ構造１０１の深さＴ１、および、第２トレンチ構造１０７の深さＴ２は、上述のように、（Ｄ／２）≦Ｔ１＜Ｄ、（Ｄ／２）≦Ｔ２＜Ｄ、および、Ｄ＜（Ｔ１＋Ｔ２）の関係を満たすように形成される。

第２トレンチ構造１０７を形成した後に、図７に示されるように、半導体層１００の面１５２を覆うように、構造体１０８が形成される。構造体１０８は、光を構造体１０８の表面から半導体層１００の面１５２を介してフォトダイオード１０４に導くための光学構造を含む。構造体１０８は、光学構造として層内レンズ、カラーフィルタ、マイクロレンズなどを含みうる。また、構造体１０８の面１５２の近傍には、遮光層１０９が形成される。遮光層１０９は、半導体層１００の面１５１に対する正射影において、第１遮光領域１４および第２遮光領域１３になる領域の全域、周辺領域１５になる領域の一部を覆うように配される。遮光層１０９には、タングステン、アルミ二ウム、窒化チタンなどの材料が用いられうる。次いで、半導体層１００の面１５２の側の構造体１０８の表面からボンディングパッド１８２まで、ボンディングパッド１８２を露出するための開口部１８３が形成されることによって、図２に示される光電変換装置１０が製造される。

次いで、上述の光電変換装置１０の変形例について説明する。図８は、本実施形態による光電変換装置１０’の概略構成を示す平面図である。図９は、図８に示されるＡ－Ｂ間の断面図である。

光電変換装置１０と光電変換装置１０’とを比較すると、遮光領域１１に、第３トレンチ構造２０１および第４トレンチ構造２０７が半導体層１００に設けられ、かつ、第２遮光領域１３と画素領域１２との間に配された第３遮光領域２４が追加されている。第３遮光領域２４以外の構成は、上述の光電変換装置１０と同様であってもよいため、ここでは、第３遮光領域２４について説明する。

第３遮光領域２４には、第３トレンチ構造２０１および第４トレンチ構造２０７が配されている。第３遮光領域２４に、光電変換素子１０３’が配されていてもよい。第３トレンチ構造２０１は、第１トレンチ構造１０１と同様に、半導体層１００の面１５１から面１５２に向かって延在する。第４トレンチ構造２０７は、第２トレンチ構造１０７と同様に、面１５２から面１５１に向かって延在する。ここで、第３トレンチ構造２０１の面１５１からの深さを深さＴ３、第４トレンチ構造２０７の面１５２からの深さを深さＴ４とする。このとき、半導体層１００の厚さＤ、深さＴ３、Ｔ４は、（Ｄ／２）≦Ｔ３＜Ｄ、および、（Ｄ／２）≦Ｔ４＜Ｄの関係を満たす。また、詳細な配置例は後述するが、図９からも理解できるように、半導体層１００の面１５１に対する正射影において、第３トレンチ構造２０１と第４トレンチ構造２０７とは互いに離隔して配されている。さらに、半導体層１００の面１５１に直交し、かつ、第２遮光領域１３と第３遮光領域２４との境界に沿った仮想面Ｂ２に対する正射影において、第３トレンチ構造２０１と第４トレンチ構造２０７との少なくとも一部が重なっている。換言すると、厚さＤ、深さＴ３、Ｔ４は、Ｄ＜（Ｔ３＋Ｔ４）の関係を満たす。

次いで、図１０（ａ）、１０（ｂ）を用いて、第３遮光領域２４に設けられた第３トレンチ構造２０１および第４トレンチ構造２０７の配置の詳細を説明する。図１０（ａ）、１０（ｂ）には、第３トレンチ構造２０１および第４トレンチ構造２０７を半導体層１００の面１５１に対して正射影した平面図が示されている。

図１０（ａ）は、第３トレンチ構造２０１および第４トレンチ構造２０７の１つの配置例である。上述のように、半導体層１００の面１５１に対する正射影において、第３トレンチ構造２０１と第４トレンチ構造２０７とは互いに離隔して配される。図１０（ａ）に示される構成において、第３トレンチ構造２０１は、第２遮光領域１３と第３遮光領域２４との境界（仮想面Ｂ２）のうち１つの辺に沿って延在する延在部２０１ａを含む。同様に、第４トレンチ構造２０７は、第２遮光領域１３と第３遮光領域２４との境界（仮想面Ｂ２）のうち１つの辺に沿って延在する延在部２０７ａを含む。延在部１０１ａ、１０７ａは、当該１つの辺に沿った方向の一端から他端まで連続している。さらに、本実施形態において、第３トレンチ構造２０１と第４トレンチ構造２０７とは、第２遮光領域１３と第３遮光領域２４との境界（仮想面Ｂ２）を連続的に取り囲む。この第３トレンチ構造２０１と第４トレンチ構造２０７との配置によって、第２遮光領域１３と第３遮光領域２４との境界の仮想面Ｂ２に対する正射影において第３トレンチ構造２０１と第４トレンチ構造２０７とが重なった重なり部Ｏ２が、仮想面Ｂ２を取り囲む。例えば、重なり部Ｏ２は、仮想面Ｂ２を完全に取り囲みうる。これは、第２遮光領域１３と第３遮光領域２４との境界の仮想面Ｂ２を囲うように減光壁が存在することを示している。結果として、迷光を抑制することができる。

光電変換装置１０’は、光電変換装置１０と比較すると、画素領域１２の側から第２遮光領域１３へ入射する迷光を抑制することができる。つまり、画素領域１２の光電変換素子１０３と第２遮光領域１３の光電変換素子１０３’とのそれぞれから出力された信号の差分を利用する際の、ダークノイズの成分の精度がより向上し、高精度な撮影が可能になる。結果として、光電変換装置１０’によって得られる画像の画質の低下が、光電変換装置１０よりも抑制されうる。

図１０（ｂ）は、第３トレンチ構造２０１および第４トレンチ構造２０７の図３（ａ）とは別の配置例である。図１０（ａ）に示される構成と同様に、半導体層１００の面１５１に対する正射影において、第３トレンチ構造２０１と第４トレンチ構造２０７とは互いに離隔して配される。一方、図１０（ａ）に示される構成とは異なり、第３トレンチ構造２０１が、互いに離隔して配された複数のトレンチ部分２０１ｂによって構成されている。同様に、第４トレンチ構造２０７が、互いに離隔して配された複数のトレンチ部分２０７ｂによって構成されている。このとき、複数のトレンチ部分２０１ｂが、第２遮光領域１３と第３遮光領域２４との境界（仮想面Ｂ２）のうち１つの辺に沿って配された複数のトレンチを含み、第２遮光領域１３と第３遮光領域２４との境界の仮想面Ｂ２に対する正射影において、複数のトレンチの端部同士が重なるように、当該１つの辺に沿った方向の一端から他端まで連続的に配されている。また、複数のトレンチ部分２０７ｂが、第２遮光領域１３と第３遮光領域２４との境界（仮想面Ｂ２）のうち１つの辺に沿って配された複数のトレンチを含み、第２遮光領域１３と第３遮光領域２４との境界の仮想面Ｂ２に対する正射影において、複数のトレンチの端部同士が重なるように、当該１つの辺に沿った方向の一端から他端まで連続的に配されている。

より具体的には、第３トレンチ構造２０１は、第２遮光領域１３と第３遮光領域２４との境界（仮想面Ｂ２）に平行な線Ｌ５、Ｌ６上において互いに離隔して配されたトレンチ部分２０１ｂを備える。また、第４トレンチ構造２０７は、第２遮光領域１３と第３遮光領域２４との境界（仮想面Ｂ２）に平行な線Ｌ７、Ｌ８上において互いに離隔して配されたトレンチ部分２０７ｂを備える。このとき、第２遮光領域１３と第３遮光領域２４との境界の仮想面Ｂ２に対する正射影において、線Ｌ５上のトレンチ部分２０１ｂと線Ｌ７上のトレンチ部分２０７ｂとによって形成される重なり部Ｏ２の間隙には、線Ｌ６上のトレンチ部分２０１ｂと線Ｌ８上のトレンチ部分２０７ｂとによって形成される重なり部Ｏ２が配される。また、第２遮光領域１３と第３遮光領域２４との境界の仮想面Ｂ２に対する正射影において、線Ｌ６上のトレンチ部分２０１ｂと線Ｌ８上のトレンチ部分２０７ｂとによって形成される重なり部Ｏ２の間隙には、線Ｌ５上のトレンチ部分２０１ｂと線Ｌ７上のトレンチ部分２０７ｂとによって形成される重なり部Ｏ２が配される。このように、第３トレンチ構造２０１のトレンチ部分２０１ｂが相互に補完しあい、同様に第４トレンチ構造２０７のトレンチ部分２０７ｂが相互に補完しあうことによって、第２遮光領域１３と第３遮光領域２４との境界の仮想面Ｂ２に対する正射影において第３トレンチ構造２０１と第４トレンチ構造２０７とが重なった重なり部Ｏ２が、仮想面Ｂ２を取り囲む。例えば、重なり部Ｏ２は、仮想面Ｂ２を完全に取り囲みうる。これは、第２遮光領域１３と第３遮光領域２４との境界の仮想面Ｂ２を囲うように減光壁が存在することを示している。結果として、光電変換装置１０’は、画素領域１２の側から第２遮光領域１３へ入射する迷光を光電変換装置１０よりも抑制することができる。

このように、光電変換素子１０３’が配された第２遮光領域１３と画素領域１２との間に、第３トレンチ構造２０１および第４トレンチ構造２０７が配される。第３トレンチ構造２０１は、上述の第１トレンチ構造１０１と同様の構造を有していてもよい。また、第４トレンチ構造２０７は、上述の第２トレンチ構造１０７と同様の構造を有していてもよい。このため、上述した第１トレンチ構造１０１および第２トレンチ構造１０７の構造のバリエーションが、第３トレンチ構造２０１および第４トレンチ構造２０７に対しても、適宜、適用されてもよい。

また、上述の実施形態では、第１遮光領域１４と第２遮光領域１３との境界の仮想面Ｂ１に対する正射影において、第１トレンチ構造１０１と第２トレンチ構造１０７とが重なった重なり部Ｏ１が、仮想面Ｂ１を取り囲むとして説明したが、これに限られることはない。仮想面Ｂ１に対する正射影において、第１トレンチ構造１０１と第２トレンチ構造１０７とが重なった重なり部Ｏ１が、仮想面Ｂ１の一部に配されることによって遮光壁を構成し、当該領域から入射する迷光が抑制される。それによって、光電変換装置１０、１０’で得られる画像の画質の低下が抑制される。同様に、第２遮光領域１３と第３遮光領域２４との境界の仮想面Ｂ２に対する正射影において、第３トレンチ構造２０１と第４トレンチ構造２０７とが重なった重なり部Ｏ２が、仮想面Ｂ２の一部に配される構成であってもよい。

以上、説明したように、光電変換素子１０３’が配されている第２遮光領域１３の外側にＤＴＩ構造の第１トレンチ構造１０１、第２トレンチ構造１０７を半導体層１００の面１５１および面１５２に設ける。この構成によって、半導体層１００を貫通するトレンチ構造を設ける場合と比較して半導体層１００の強度の低下を抑制しながら、迷光の影響を抑制し、光電変換装置１０で得られる画像の画質の低下を抑制できる。さらに、第２遮光領域１３と画素領域１２との間に第１トレンチ構造１０１、第２トレンチ構造１０７と同様の構造を有する第３トレンチ構造２０１、第４トレンチ構造２０７を設ける。この構成によって、さらに、迷光の影響を抑制し、光電変換装置１０で得られる画像の画質の低下を抑制できる。

発明は上記実施形態に制限されるものではなく、発明の精神および範囲から離脱することなく、様々な変更および変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１０：光電変換装置、１１：遮光領域、１２：画素領域、１３：第２遮光領域、１４：第１遮光領域、１００：半導体層、１０１：第１トレンチ構造、１０７：第２トレンチ構造、１０９：遮光層

Claims (20)

1. 複数の光電変換素子を備える画素領域と、遮光層によって遮光された遮光領域と、が配された半導体層を含む光電変換装置であって、
   前記遮光領域は、第１トレンチ構造および第２トレンチ構造が前記半導体層に設けられた第１遮光領域と、前記第１遮光領域と前記画素領域との間に配された第２遮光領域と、を含み、
   前記半導体層は、第１面と前記第１面とは反対の側の第２面とを備え、
   前記第１トレンチ構造は、前記第１面から前記第２面に向かって延在し、
   前記第２トレンチ構造は、前記第２面から前記第１面に向かって延在し、
   前記第１トレンチ構造の前記第１面からの深さをＴ１、前記第２トレンチ構造の前記第２面からの深さをＴ２、前記半導体層の厚さをＤとしたときに、（Ｄ／２）≦Ｔ１＜Ｄ、および、（Ｄ／２）≦Ｔ２＜Ｄの関係を満たし、
   前記第１面に対する正射影において、前記第１トレンチ構造と前記第２トレンチ構造とは互いに離隔して配され、
   前記第１面に直交し、かつ、前記第１遮光領域と前記第２遮光領域との境界に沿った仮想面に対する正射影において、前記第１トレンチ構造と前記第２トレンチ構造との少なくとも一部が重なっていることを特徴とする光電変換装置。
2. ０．５≦（Ｔ１／Ｔ２）≦１．５の関係をさらに満たすことを特徴とする請求項１に記載の光電変換装置。
3. 前記第１トレンチ構造および前記第２トレンチ構造のうち少なくとも一方が、前記境界のうち１つの辺に沿って延在する延在部を含み、
   前記延在部は、当該１つの辺に沿った方向の一端から他端まで連続していることを特徴とする請求項１または２に記載の光電変換装置。
4. 前記第１トレンチ構造および前記第２トレンチ構造のうち少なくとも一方が、互いに離隔して配された複数のトレンチ部分によって構成されていることを特徴とする請求項１乃至３の何れか１項に記載の光電変換装置。
5. 前記複数のトレンチ部分が、前記境界のうち１つの辺に沿って配された複数のトレンチを含み、
   前記仮想面に対する正射影において、前記複数のトレンチの端部同士が重なるように、当該１つの辺に沿った方向の一端から他端まで連続的に配されていることを特徴とする請求項４に記載の光電変換装置。
6. 前記仮想面に対する正射影において、前記第１トレンチ構造および前記第２トレンチ構造が投影される領域を仮想領域としたときに、
   前記仮想領域のうち前記第１トレンチ構造と前記第２トレンチ構造とが重なっている部分が配される高さにおいて、前記第１面と平行に、前記第１トレンチ構造と前記第２トレンチ構造とが重なっている部分を通過せずに前記第１遮光領域と前記第２遮光領域との間を結ぶ直線経路が存在しないことを特徴とする請求項１乃至５の何れか１項に記載の光電変換装置。
7. 前記第１面に対する正射影において、
   前記第２遮光領域が、前記画素領域を取り囲んでおり、
   前記第１遮光領域が、前記第２遮光領域を取り囲んでいることを特徴とする請求項１乃至６の何れか１項に記載の光電変換装置。
8. 前記仮想面に対する正射影において、前記第１トレンチ構造と前記第２トレンチ構造とが重なっている部分が、連続して前記第２遮光領域を取り囲んでいることを特徴とする請求項７に記載の光電変換装置。
9. 前記第１トレンチ構造のうち少なくとも一部に、絶縁膜、絶縁膜およびポリシリコン、または、絶縁膜およびエピタキシャルシリコンが埋め込まれていることを特徴とする請求項１乃至８の何れか１項に記載の光電変換装置。
10. 前記第２トレンチ構造のうち少なくとも一部に、絶縁膜、または、絶縁膜および金属膜が埋め込まれていることを特徴とする請求項１乃至９の何れか１項に記載の光電変換装置。
11. 前記第１トレンチ構造および前記第２トレンチ構造が、ＤＴＩ構造を有することを特徴とする請求項１乃至１０の何れか１項に記載の光電変換装置。
12. 前記遮光領域は、第３トレンチ構造および第４トレンチ構造が前記半導体層に設けられ、かつ、前記第２遮光領域と前記画素領域との間に配された第３遮光領域をさらに含み、
    前記第３トレンチ構造は、前記第１面から前記第２面に向かって延在し、
    前記第４トレンチ構造は、前記第２面から前記第１面に向かって延在し、
    前記第３トレンチ構造の前記第１面からの深さをＴ３、前記第４トレンチ構造の前記第２面からの深さをＴ４としたときに、（Ｄ／２）≦Ｔ３＜Ｄ、および、（Ｄ／２）≦Ｔ４＜Ｄの関係を満たし、
    前記第１面に対する正射影において、前記第３トレンチ構造と前記第４トレンチ構造とは互いに離隔して配され、
    前記第１面に直交し、かつ、前記第２遮光領域と前記第３遮光領域との境界に沿った仮想面に対する正射影において、前記第３トレンチ構造と前記第４トレンチ構造との少なくとも一部が重なっていることを特徴とする請求項１乃至１１の何れか１項に記載の光電変換装置。
13. 前記第３トレンチ構造および前記第４トレンチ構造が、ＤＴＩ構造を有することを特徴とする請求項１２に記載の光電変換装置。
14. 前記複数の光電変換素子が、前記第１面に配され、
    前記遮光層が、前記第２面を覆うように配されていることを特徴とする請求項１乃至１３の何れか１項に記載の光電変換装置。
15. 前記第２遮光領域に、前記複数の光電変換素子とは別の光電変換素子が配されている、または、前記複数の光電変換素子とは別の光電変換素子および前記複数の光電変換素子を駆動するための駆動回路が配されていることを特徴とする請求項１乃至１４の何れか１項に記載の光電変換装置。
16. 前記半導体層において、前記半導体層の端部と前記第２遮光領域との間に、少なくとも一部が前記遮光層によって覆われていない周辺領域がさらに配されることを特徴とする請求項１乃至１５の何れか１項に記載の光電変換装置。
17. 前記周辺領域に、ボンディングパッドが配されていることを特徴とする請求項１６に記載の光電変換装置。
18. 前記第２面に、前記ボンディングパッドを露出させるための開口部が設けられていることを特徴とする請求項１７に記載の光電変換装置。
19. 複数の光電変換素子を備える画素領域と、遮光層によって遮光された遮光領域と、が配された半導体層を含む光電変換装置の製造方法であって、
    前記半導体層の第１面から前記第１面とは反対の第２面に向かって延在する第１トレンチ構造を形成する工程と、
    前記第２面から前記第１面に向かって延在する第２トレンチ構造を形成する工程と、を含み、
    前記遮光領域は、前記第１トレンチ構造および前記第２トレンチ構造が前記半導体層に設けられた第１遮光領域と、前記第１遮光領域と前記画素領域との間に配された第２遮光領域と、を含み、
    前記第１トレンチ構造の前記第１面からの深さをＴ１、前記第２トレンチ構造の前記第２面からの深さをＴ２、前記半導体層の厚さをＤとしたときに、（Ｄ／２）≦Ｔ１＜Ｄ、および、（Ｄ／２）≦Ｔ２＜Ｄの関係を満たし、
    前記第１面に対する正射影において、前記第１トレンチ構造と前記第２トレンチ構造とは互いに離隔して配され、
    前記第１面に直交し、かつ、前記第１遮光領域と前記第２遮光領域との境界に沿った仮想面に対する正射影において、前記第１トレンチ構造と前記第２トレンチ構造との少なくとも一部が重なっていることを特徴とする製造方法。
20. 前記遮光領域のうち前記第２遮光領域と前記画素領域との間の第３遮光領域に、前記第１面から前記第２面に向かって延在する第３トレンチ構造、および、前記第２面から前記第１面に向かって延在する第４トレンチ構造を形成する工程をさらに含み、
    前記第３トレンチ構造の前記第１面からの深さをＴ３、前記第４トレンチ構造の前記第２面からの深さをＴ４としたときに、（Ｄ／２）≦Ｔ３＜Ｄ、および、（Ｄ／２）≦Ｔ４＜Ｄの関係を満たし、
    前記第１面に対する正射影において、前記第３トレンチ構造と前記第４トレンチ構造とは互いに離隔して配され、
    前記第１面に直交し、かつ、前記第２遮光領域と前記第３遮光領域との境界に沿った仮想面に対する正射影において、前記第３トレンチ構造と前記第４トレンチ構造との少なくとも一部が重なっていることを特徴とする請求項１９に記載の製造方法。

Images