WO2021111816A1 - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
WO2021111816A1
WO2021111816A1 PCT/JP2020/041732 JP2020041732W WO2021111816A1 WO 2021111816 A1 WO2021111816 A1 WO 2021111816A1 JP 2020041732 W JP2020041732 W JP 2020041732W WO 2021111816 A1 WO2021111816 A1 WO 2021111816A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
light
solid
shielding portion
image sensor
Prior art date
Application number
PCT/JP2020/041732
Other languages
English (en)
French (fr)
Inventor
僚 福井
貴志 町田
由宇 椎原
勇佑 松村
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2021111816A1 publication Critical patent/WO2021111816A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present disclosure relates to a solid-state image sensor and a method for manufacturing the same.
  • a global shutter type back-illuminated solid-state image sensor has been developed in which a memory unit that holds the electric charge transferred from the photoelectric conversion unit is provided in a pixel separately from the floating diffusion layer.
  • a solid-state image sensor it has been proposed to provide a light-shielding portion in the vicinity thereof so that light does not enter the memory portion.
  • the light-shielding film is formed by filling a space formed by etching with a light-shielding material. Therefore, the size of the light-shielding film is controlled by the etching time, and the variation becomes large.
  • the variation in the size of the light-shielding film results in variations in the incident light entering the memory unit and the transfer transistor, and as a result, leads to variations in the charge transferred to the memory unit and variations in noise.
  • the present disclosure provides a solid-state image sensor capable of suppressing variations in charge transfer or noise to the memory unit.
  • the solid-state imaging device includes a semiconductor substrate including a first surface that is substantially orthogonal to the thickness direction, and incident light from a second surface of the semiconductor substrate that is provided on the semiconductor substrate and is opposite to the first surface.
  • a photoelectric conversion unit that generates an electric charge according to the amount of light of the light
  • a charge holding unit that is arranged in the thickness direction with respect to the photoelectric conversion unit and holds the electric charge transferred from the photoelectric conversion unit
  • a photoelectric conversion unit is provided between the photoelectric conversion unit and the charge holding unit so as to overlap the charge holding unit when viewed from the thickness direction.
  • a first light-shielding portion and a first trench member provided between the first light-shielding portion and the transfer transistor are provided.
  • the transfer transistor is arranged so as to be sandwiched between the facing surfaces of the plurality of first trench members, and the first light-shielding portion is formed between the plurality of first trench members when viewed from the thickness direction. It may have an opening so as not to touch.
  • the first trench member may project toward the first light-shielding portion from the transfer transistor in the stretching direction of the first trench member when viewed from the thickness direction.
  • the first light-shielding portion may come into contact with the facing surface of the ends of the plurality of first trench members and may come into contact with the outer surface on the opposite side to the facing surface when viewed from the thickness direction.
  • the first light-shielding portion When viewed from the thickness direction, the first light-shielding portion may protrude from the end of the first trench member toward the transfer transistor without coming into contact with the transfer transistor.
  • the opening of the first light-shielding portion has a side extending in a direction substantially perpendicular to the extending direction of the first trench member between the facing surfaces of the plurality of first trench members when viewed from the thickness direction. You may.
  • the opening of the first light-shielding portion may have a substantially quadrangular shape when viewed from the thickness direction.
  • a second trench member provided from the first surface to the first light-shielding portion is further provided, and the first trench member may be provided between the second trench member and the transfer transistor when viewed from the thickness direction. ..
  • the first trench member may be provided between the arrangements of the transfer transistors.
  • the transfer transistor may project in the stretching direction of the first trench member toward the first light-shielding portion from the first trench member when viewed from the thickness direction.
  • the first light-shielding portion may not come into contact with the facing surfaces of the plurality of first trench members when viewed from the thickness direction, but may come into contact with the outer surface opposite to the facing surfaces.
  • the opening of the first light-shielding portion is inclined at an angle of about 60 degrees with respect to the stretching direction of the plurality of first trench members when viewed from the thickness direction, and extends from the ends of the plurality of first trench members. It may have two sides.
  • the end portion of the first trench member may have a tapered shape when viewed from the thickness direction.
  • the first trench member may partially overlap with the second trench member connected to the first light-shielding portion when viewed from the thickness direction.
  • the second trench member may be continuously provided without interruption between the arrangement of the transfer transistors when viewed from the thickness direction.
  • the second trench member may have a substantially constant width when viewed from the thickness direction.
  • a plurality of first trench members are formed on both sides of a first region of a first surface of a semiconductor substrate, and the semiconductor substrate is etched from the outside of the first region.
  • a space that extends to a region other than the first region is formed, a transfer transistor that transfers charges from the photoelectric conversion unit provided in the semiconductor substrate to the charge holding unit is formed in the first region, and a light-shielding material is formed in the space. This comprises forming a first light-shielding portion.
  • the space may be formed via a trench extending continuously along the first trench member on the outside of the first region of the first surface.
  • the plurality of first trench members extend in a direction substantially orthogonal to the crystal direction ⁇ 110> of the semiconductor substrate on the first surface having the plane orientation (111) of the semiconductor substrate, and the space is formed from the outside of the first region of the semiconductor. It may be formed by etching in the crystal direction ⁇ 110> of the substrate.
  • FIG. 3 The block diagram which shows the structural example of the function of the solid-state image sensor which concerns on 1st Embodiment of this technique.
  • the plan view which shows an example of the layout of the pixel circuit shown in FIG. FIG. 3 is a cross-sectional view taken along the line AA of FIG.
  • FIG. 3 is a cross-sectional view taken along the line BB of FIG.
  • FIG. 3 is a cross-sectional view taken along the line CC of FIG.
  • the plan view which enlarged the part of the broken line frame B1 of FIG. The schematic plan view which showed the horizontal shading part.
  • FIG. 8A is a cross-sectional view showing an example of a manufacturing method following FIG. 8A.
  • FIG. 8B is a cross-sectional view showing an example of a manufacturing method following FIG. 8B.
  • FIG. 9A is a cross-sectional view showing an example of a manufacturing method following FIG. 9A.
  • FIG. 9B is a cross-sectional view showing an example of a manufacturing method following FIG. 9B.
  • FIG. 10A is a cross-sectional view showing an example of a manufacturing method following FIG. 10A.
  • FIG. 10B is a cross-sectional view showing an example of a manufacturing method following FIG. 10B.
  • FIG. 11A is a cross-sectional view showing an example of a manufacturing method following FIG. 11A.
  • FIG. 11B is a cross-sectional view showing an example of a manufacturing method following FIG. 11B.
  • FIG. 11B is a plan view showing an example of a manufacturing method following FIG. 11A or FIG. 11B.
  • FIG. 13 is a plan view showing an example of a manufacturing method following FIG.
  • FIG. 12A is a cross-sectional view showing an example of a manufacturing method following FIG. 12A.
  • FIG. 12B is a cross-sectional view showing an example of a manufacturing method following FIG. 12B.
  • FIG. 12A is a cross-sectional view showing an example of a manufacturing method following FIG. 12A.
  • FIG. 12B is a cross-sectional view showing an example of a manufacturing method following FIG. 12B.
  • FIG. 12A is a
  • FIG. 15A is a cross-sectional view showing an example of a manufacturing method following FIG. 15A.
  • FIG. 15B is a cross-sectional view showing an example of a manufacturing method following FIG. 15B.
  • FIG. 16A is a cross-sectional view showing an example of a manufacturing method.
  • FIG. 16B is a cross-sectional view showing an example of a manufacturing method following FIG. 16B.
  • FIG. 17A is a cross-sectional view showing an example of a manufacturing method following FIG. 17A.
  • FIG. 17B is a cross-sectional view showing an example of a manufacturing method following FIG. 17B.
  • FIG. 17A is a cross-sectional view showing an example of a manufacturing method following FIG. 17A.
  • FIG. 17A is a cross-sectional view showing an example of a manufacturing method following FIG. 17A.
  • FIG. 17B is a cross-sectional view showing an example of a manufacturing method following FIG. 17B.
  • the plan view which shows an example of the layout of the pixel circuit by the modification of 1st Embodiment.
  • FIG. 2 is a cross-sectional view taken along the line BB of FIG.
  • FIG. 2 is a cross-sectional view taken along the line CC of FIG.
  • the schematic plan view which showed the horizontal shading part, TRZ and a stopper film.
  • the schematic plan view which shows the horizontal light-shielding part, TRZ and a stopper film by 2nd Embodiment.
  • the schematic plan view which shows the horizontal light-shielding part, TRZ and a stopper film by the modification of 2nd Embodiment.
  • FIG. 5 is a cross-sectional view showing an example of a configuration of a solid-state image sensor according to still another modification of the first embodiment.
  • the schematic diagram explaining the back bond in the crystal plane of the Si substrate of this disclosure.
  • the schematic diagram explaining the off-angle on the surface of the Si substrate of this disclosure.
  • the block diagram which shows the configuration example of the camera as an electronic device to which this technology is applied.
  • the block diagram which shows the schematic configuration example of the vehicle control system which is an example of the mobile body control system to which the technique which concerns on this disclosure can be applied.
  • FIG. 1 is a block diagram showing a configuration example of a function of the solid-state image sensor 101 according to the first embodiment of the present technology.
  • the solid-state image sensor 101 is a so-called global shutter type back-illuminated image sensor such as a CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • the solid-state image sensor 101 captures an image by receiving light from a subject, performing photoelectric conversion, and generating an image signal.
  • CMOS Complementary Metal Oxide Semiconductor
  • the global shutter method is basically a method of performing global exposure in which all pixels are exposed at the same time and all pixels are exposed at the same time.
  • all the pixels mean all the pixels of the portion appearing in the image, and dummy pixels and the like are excluded.
  • the global shutter method also includes a method of performing global exposure not only on all the pixels of the portion appearing in the image but also on the pixels in a predetermined region.
  • a photoelectric conversion unit such as a photodiode that receives light from a subject and converts it into an electric signal has a light receiving surface on which light from the subject is incident and wiring such as a transistor that drives each pixel.
  • wiring such as a transistor that drives each pixel.
  • the solid-state imaging device 101 includes, for example, a pixel array unit 111, a vertical drive unit 112, a lamp wave module 113, a column signal processing unit 114, a clock module 115, a data storage unit 116, a horizontal drive unit 117, a system control unit 118, and a signal.
  • the processing unit 119 is provided.
  • the pixel array unit 111 is formed on the semiconductor substrate 11.
  • Peripheral circuits such as the vertical drive unit 112 to the signal processing unit 119 are formed on the same semiconductor substrate 11 as the pixel array unit 111, for example.
  • the pixel array unit 111 has a plurality of pixels 121 including a photoelectric conversion element that generates and stores electric charges according to the amount of light incident from the subject. As shown in FIG. 1, the pixels 121 are arranged in the horizontal direction (row direction) and the vertical direction (column direction), respectively. In the pixel array unit 111, pixel drive lines 122 are wired along the row direction for each pixel row consisting of pixels 121 arranged in a row in the row direction. Further, a vertical signal line 123 (VSL) is wired along the row direction for each pixel row consisting of pixels 121 arranged in a row in the row direction.
  • VSL vertical signal line 123
  • the vertical drive unit 112 includes a shift register, an address decoder, and the like.
  • the vertical drive unit 112 simultaneously drives all of the plurality of pixels 121 in the pixel array unit 111 by supplying signals or the like to the plurality of pixels 121 via the plurality of pixel drive lines 122, or in pixel row units. Drive with.
  • the lamp wave module 113 generates a lamp wave signal used for A / D (Analog / Digital) conversion of a pixel signal and supplies it to the column signal processing unit 114.
  • the column signal processing unit 114 is composed of, for example, a shift register, an address decoder, or the like, and performs noise removal processing, correlation double sampling processing, A / D conversion processing, and the like to generate a pixel signal.
  • the column signal processing unit 114 supplies the generated pixel signal to the signal processing unit 119.
  • the clock module 115 supplies clock signals for operation to each part of the solid-state image sensor 101.
  • the horizontal drive unit 117 sequentially selects unit circuits corresponding to the pixel strings of the column signal processing unit 114. By selective scanning by the horizontal drive unit 117, the pixel signals signal-processed for each unit circuit in the column signal processing unit 11 circuit configuration 4 are sequentially output to the signal processing unit 119.
  • the system control unit 118 includes a timing generator or the like that generates various timing signals.
  • the system control unit 118 controls the drive of the vertical drive unit 112, the ramp wave module 113, the column signal processing unit 114 clock module 115, and the horizontal drive unit 117 based on the timing signal generated by the timing generator.
  • the signal processing unit 119 performs signal processing such as arithmetic processing on the pixel signal supplied from the column signal processing unit 114 while temporarily storing data in the data storage unit 116 as necessary, and each pixel signal. Outputs an image signal consisting of.
  • FIG. 2 shows an example of one pixel 121 of the pixel array unit 111.
  • the pixel 121 in the pixel array unit 111 includes a photoelectric conversion unit (PD (PhotoDiode)) 51, a first transfer transistor (TRZ) 52, a second transfer transistor (TRX, TRY) 53, and a charge holding unit. (MEM) 54, 3rd transfer transistor (TRG) 55, charge / voltage conversion unit (FD (Floating Diffusion)) 56, discharge transistor (OFG (Over Flow Gate)) 57, reset transistor (RST) 58, amplification transistor (AMP) ) 59, and the selection transistor (SEL) 60.
  • PD Photoelectric conversion unit
  • TRZ first transfer transistor
  • TRX, TRY second transfer transistor
  • MEM charge holding unit
  • TRG charge / voltage conversion unit
  • FD charge / voltage conversion unit
  • FD discharge transistor
  • RST reset transistor
  • AMP amplification transistor
  • SEL selection transistor
  • TRZ52, TRX53x, TRY53y, TRG55, OFG57, RST58, AMP59, and SEL60 are all N-type MOS transistors.
  • Drive signals S52, S53x, S53y, S55, S57, S58, S60 are supplied to the gate electrodes of TRZ52, TRX53x, TRY53y, TRG55, OFG57, RST58, and SEL60, respectively.
  • the drive signals S52, S53x, S53y, S55, S57, S58, and S60 are pulse signals in which the high level state becomes the active state (on state) and the low level state becomes the inactive state (off state). ..
  • TRX53x and TRY53y execute the same operation. Therefore, in FIG. 2, TRX53x and TRY53y are shown as one transistor.
  • setting the drive signal to the active state is also referred to as turning on the drive signal, and making the drive signal inactive is also referred to as turning off the drive signal.
  • TRZ52, TRX53x, TRY53y, TRG55, OFG57, RST58, AMP59, and SEL60 may be composed of P-type MOS transistors.
  • the drive signals S52, S53x, S53y, S55, S57, S58, and S60 are pulses in which the high level state becomes the inactive state (off state) and the low level state becomes the active state (on state). Become a signal.
  • the PD51 is a photoelectric conversion element composed of, for example, a PN junction photodiode, which receives light from a subject, generates an electric charge according to the amount of the received light, and accumulates it.
  • the TRZ52 is connected between the PD51 and the MEM54 (TRX53x, TRY53y), and transfers the electric charge generated and accumulated in the PD51 from the PD51 to the MEM54 in response to the drive signal S52 applied to the gate electrode of the TRZ52. To do.
  • the TRX53x and TRY53y control the potential of the MEM54 according to the same drive signals S53x and S53y applied to the gate electrodes of the TRX53x and TRY53y. For example, when the drive signals S53x and S53y are turned on and the TRX53x and TRY53y are in a conductive state, the potential of the MEM 54 becomes deep. Further, when the drive signals S53x and S53y are turned off and the TRX53x and TRY53y are in a non-conducting state, the potential of the MEM 54 becomes shallow.
  • the MEM 54 is a region that temporarily holds the electric charge accumulated in the PD 51 in order to realize the global shutter function. With the global shutter function, the exposure period for accumulating light charges can be matched for all pixels. As a result, the image is not distorted even if the subject moves.
  • the TRG55 is connected between the TRX53x and the FD56, and transfers the electric charge held in the MEM 54 to the FD56 in response to the drive signal S55 applied to the gate electrode of the TRG55.
  • the drive signal S55 is turned off and the TRG55 is in a non-conducting state
  • the electric charge held in the MEM 54 causes the TRX53x, TRY53y and TRG55 It is transferred to the FD56 via.
  • the FD 56 is a floating diffusion region that converts the electric charge transferred from the MEM 54 via the TRG 55 into an electric signal (for example, a voltage signal) and outputs the electric charge.
  • An RST58 is connected to the FD56, and a vertical signal line VSL is connected via the AMP59 and the SEL60.
  • the OFG 57 has a drain connected to the power supply VDD and a source connected to the wiring between the TRZ 52 and the TRY 53y.
  • the OFG 57 initializes, that is, resets the PD 51 according to the drive signal OFG applied to the gate electrode. For example, when the drive signal S52 and the drive signal S57 are turned on and the TRZ52 and OFG57 are in a conductive state, the potential of the PD51 is reset to the voltage level of the power supply VDD. That is, the PD 51 is initialized. Further, the OFG 57 forms an overflow path between the TRZ 52 and the power supply VDD, and discharges the electric charge overflowing from the PD 51 to the power supply VDD.
  • the RST 58 has a drain connected to the power supply VDD and a source connected to the FD 56.
  • the RST 58 initializes, that is, resets, each region from the MEM 54 to the FD 56 according to the drive signal S58 applied to the gate electrode. For example, when the drive signal S55 and the drive signal S58 are turned on and the TRG55 and RST58 are in a conductive state, the potentials of the MEM 54 and FD 56 are reset to the voltage level of the power supply VDD. That is, the MEM54 and FD56 are initialized.
  • the AMP 59 has a gate electrode connected to the FD 56 and a drain connected to the power supply VDD, and serves as an input unit of a source follower circuit that reads out the electric charge obtained by photoelectric conversion in the PD 51. That is, the AMP 59 constitutes a source follower circuit together with a constant current source connected to one end of the vertical signal line VSL by connecting its source to the vertical signal line VSL via the SEL60.
  • the SEL60 is connected between the source of the AMP 59 and the vertical signal line VSL, and the drive signal S60 is supplied as a selection signal to the gate electrode of the SEL60.
  • the drive signal S60 is turned on, the SEL60 is in a conductive state, and the pixel 121 provided with the SEL60 is in a selected state.
  • the pixel signal output from the AMP 59 is read out by the column signal processing unit 114 via the vertical signal line VSL.
  • a plurality of pixel drive lines 122 are wired for each pixel row, for example. Then, the drive signals S52, S53x, S53y, S55, S57, S58, and S60 are supplied from the vertical drive unit 112 to the selected pixels 121 through the plurality of pixel drive lines 122.
  • the pixel circuit shown in FIG. 2 is an example of a pixel circuit that can be used for the pixel array unit 111, and a pixel circuit having another configuration can also be used.
  • each transistor of RST58, AMP59, and SEL60 will be referred to as a pixel transistor.
  • FIG. 3 is a plan view showing an example of the layout of the pixel circuit shown in FIG.
  • OFG57, TRZ52, TRY53y, TRX53x, and TRG55 are arranged between OFD (Over Flow Drain) and FD in this order.
  • a PD51 or MEM54 is provided below the OFG57, TRZ52, TRY53y, TRX53x and TRG55.
  • Each MEM 54 is provided along a transistor array (57, 52, 53y, 53x and 55) of the corresponding pixel.
  • the transistor array is an array of transfer transistors of TRZ52, TRX53x, and TRY53y corresponding to a certain pixel.
  • the MEM54_1 is provided under the transistor array (57, 52, 53y, 53x and 55) TA1 of the pixel (PD51_1) along the transistor array TA1.
  • MEM54_2 is provided under the pixel (PD51_2) transistor array (57, 52, 53y, 53x and 55) TA2 along the transistor array TA2.
  • the PD51 of each pixel is about half the length of the transistor array and is provided over two adjacent transistor arrays.
  • PD51_1 is arranged under the transistor arrangements TA1 and TA3 adjacent to each other, and is provided with a length of about half of the transistor arrangement TA1 in the Y direction.
  • PD51_2 is arranged under the transistor arrangements TA2 and TA4 adjacent to each other, and is provided with a length of about half of the transistor arrangement TA2 in the Y direction.
  • the electric charge generated by the PD51 of each pixel is stored in the MEM 54 via the TRZ52 of the transistor arrangement corresponding to each pixel.
  • the electric charge stored in the MEM 54 is transferred to the FD via the TRY53y, TRX53x, TRG55 and the pixel transistor, and is read from the FD to the outside of the pixel (vertical signal line VSL).
  • the solid-state image sensor according to the present disclosure further includes a trench member TR ESS 1 and a stopper film DST. Both the trench member TR ESS1 and the stopper film DST are provided between transistor arrays adjacent to each other in the X direction and extend in the Y direction.
  • the stopper film DST is provided between the trench members TR ESS 1 and TR Z 52.
  • the trench member TR ESS1 as the second trench member is a member embedded in the trench used for forming the horizontal light-shielding portion 12H described later.
  • the stopper film DST as the first trench member is provided to function as an etching stopper when forming the horizontal light-shielding portion 12H. Accordingly, the stopper film DST along the trench member TR ESS1, is provided between the trench member TR ESS1 and TRZ52.
  • the trench member TR ESS1 is intermittently provided for each of the two rows of transistor arrangements.
  • the stopper film DST is also intermittently provided along the trench member TR ESS1 for each of the two rows of transistor arrangements.
  • the trench member TR ESS1 and the stopper film DST are provided between the transistor arrays TA1 and TA3 and between the transistor arrays TA2 and TA4, but are not provided between the transistor arrays TA1 and TA2. ..
  • the stopper film DST functions as an etching stopper when forming the horizontal light-shielding portion 12H so that the horizontal light-shielding portion 12H extending from the trench member TR ESS1 does not reach TRZ52.
  • FIG. 4A is a cross-sectional view taken along the line AA of FIG.
  • FIG. 4B is a cross-sectional view taken along the line BB of FIG.
  • FIG. 4C is a cross-sectional view taken along the line CC of FIG.
  • the solid-state image sensor 101 includes an FD and an OFD 61 on the surface 11A of the semiconductor substrate 11, and has TRG55, RTX53x, RTY53y, TRZ52, and OFG57 arranged between the FD and the OFD61. ..
  • the solid-state image sensor 101 further includes a horizontal light-shielding portion 12H, a horizontal light-shielding portion 13H, an element separation portion 20, a vertical gate VG, and a MEM 54 in the semiconductor substrate 11.
  • the back surface 11B of the solid-state image sensor 101 is a light receiving surface, and the back surface 11B is provided with an on-chip color filter 62 and a light receiving lens 64.
  • a wiring layer is provided on the surface 11A of the solid-state image sensor 101.
  • the symbols "P” and “N” in FIG. 4 represent a P-type semiconductor region and an N-type semiconductor region, respectively. Further, the “+” or “-” at the end of each of the symbols “P ++", “P +”, “P-”, and “P-” represents the impurity concentration in the P-type semiconductor region. Similarly, the trailing "+” or “-” in each of the symbols “N ++", “N +", “N-”, and “N-” each indicates the impurity concentration in the N-type semiconductor region. ..
  • the semiconductor substrate 11 is made of, for example, a Si ⁇ 111 ⁇ substrate.
  • the Si ⁇ 111 ⁇ substrate is a substrate or wafer made of a silicon single crystal and having a crystal plane represented by ⁇ 111 ⁇ in the Miller index notation. ..
  • the surface 11A has a plane orientation ⁇ 111 ⁇ that is substantially orthogonal to the thickness direction of the semiconductor substrate 11.
  • the semiconductor substrate 11 has a back surface (second surface) 11B as a light receiving surface that receives light from a subject that has passed through the light receiving lens 64 and the color filter 62.
  • the PD 51 has an N-type semiconductor region and an N-type semiconductor region in the semiconductor substrate 11 in order from, for example, a position closer to the back surface 11B.
  • the PD 51 has a PN junction, and the light incident on the back surface 11B is photoelectrically converted at the PN junction to generate an electric charge. After that, the electric charge is accumulated in the N-type semiconductor region.
  • the boundary between the N-type semiconductor region and the N-type semiconductor region is not always clear. For example, the concentration of N-type impurities may gradually increase from the N-type semiconductor region to the N-type semiconductor region.
  • the horizontal light-shielding portion 12H as the first light-shielding portion is provided between the PD 51 and the MEM 54.
  • the horizontal light-shielding portion 12H is arranged so as to overlap the MEM 54 when viewed from the thickness direction (Z direction) of the semiconductor substrate 11.
  • the horizontal light-shielding portion 12H includes a light-shielding member that functions to block light, and is provided so that the MEM 54 cannot be seen from the back surface 11B.
  • the horizontal light-shielding portion 12H is provided between the PD 51 and the MEM 54 so as to spread along the surface 11A (XY surface) as the first surface.
  • the horizontal light-shielding portion 12H can suppress the entry of incident light into the MEM 54 and suppress the generation of noise in the MEM 54. That is, the horizontal light-shielding portion 12H can suppress PLS (Parasitic Light Sensitivity).
  • the light incident from the back surface 11B side and transmitted through the PD51 without being absorbed by the PD51 is reflected by the horizontal light-shielding portion 12H and is incident on the PD51 again. That is, the horizontal light-shielding portion 12H suppresses the generation of noise in the MEM 54 and also functions as a reflector.
  • the trench member TR ESS1 is a member provided at a boundary portion between transistor arrays adjacent to each other in the X direction and extending in the Y direction.
  • the trench member TR ESS1 is continuously provided with a substantially constant width between adjacent transistor arrays without interruption.
  • the trench member TR ESS1 is exposed from the surface 11A of the Si ⁇ 111 ⁇ substrate 11 and is used for forming the horizontal light-shielding portion 12H.
  • the trench member TR ESS1 extends in the Z direction from the surface 11A to the horizontal light-shielding portion 12H.
  • the trench member TR ESS1 includes a light-shielding member like the horizontal light-shielding portion 12H and has a light-shielding property. Therefore, the trench member TR ESS1 can suppress noise such as color mixing (that is, crosstalk) by incident light leaked from adjacent pixels on the PD51. Further, the trench member TR ESS1 can also be used as a reflecting member that reflects incident light to the PD51 to improve the photoelectric conversion efficiency QE (Quantum efficiency).
  • the horizontal light-shielding portion 12H and the trench member TR ESS1 have a two-layer structure of an inner layer portion 12A and an outer layer portion 12B surrounding the inner layer portion 12A.
  • the inner layer portion 12A is made of, for example, a material containing at least one of a simple substance metal having a light-shielding property, a metal alloy, a metal nitride, and a metal silicide.
  • the constituent materials of the inner layer portion 12A include Al (aluminum), Cu (copper), Co (cobalt), W (tungsten), Ti (titanium), Ta (tantalum), Ni (nickel), and Mo (molybdenum).
  • the inner layer portion 12A may be a compound semiconductor having a chalcopyrite structure having a high extinction coefficient. Among them, Al (aluminum) is the most optically preferable constituent material as the inner layer portion 12A.
  • the inner layer portion 12A may be made of graphite or an organic material.
  • the outer layer portion 12B is made of an insulating material such as SiOx (silicon oxide). The outer layer portion 12B ensures electrical insulation between the inner layer portion 12A and the semiconductor substrate 11.
  • the stopper film DST is provided between the horizontal light-shielding portion 12H and the vertical gate VG of the TRZ52.
  • the stopper film DST functions as an etching stopper for the lateral trench (12Z) described later when the horizontal light-shielding portion 12H is formed.
  • the stopper film DST is made of a material having etching resistance to an etching solution of the semiconductor substrate 11, for example, an alkaline aqueous solution.
  • the stopper film DST is provided, for example, so as to stop etching of the semiconductor substrate 11 in the crystal direction ⁇ 110>.
  • an impurity element such as B (boron)
  • a crystal defect structure in which hydrogen ions are implanted an insulator such as an oxide, or the like may be used.
  • a high-concentration P-type impurity layer Dp is provided around the horizontal light-shielding portion 12H in order to suppress a dark current.
  • the horizontal light-shielding portion 13H as the second light-shielding portion is provided between the vertical gate VG of the TRZ 52 and the back surface 11B.
  • the horizontal light-shielding portion 13H is arranged so as to overlap the vertical gate VG of the TRZ 52 when viewed from the thickness direction (Z direction) of the semiconductor substrate 11.
  • the horizontal light-shielding portion 13H includes a light-shielding member that functions to block light, and is provided so that the vertical gate VG cannot be seen from the back surface 11B.
  • the horizontal light-shielding portion 13H is provided between the vertical gate VG and the back surface 11B so as to spread along the back surface 11B (XY surface).
  • the horizontal light-shielding portion 13H can suppress the entry of incident light into the vertical gate VG and suppress the generation of noise in the TRZ 52 and MEM 54. That is, the horizontal light-shielding portion 13H can suppress PLS.
  • a high-concentration P-type impurity layer Dp is provided around the horizontal light-shielding portion 13H in order to suppress a dark current.
  • the light incident from the back surface 11B side and transmitted through the PD51 without being absorbed by the PD51 is reflected by the horizontal light-shielding portion 13H and is incident on the PD51 again. That is, the horizontal light-shielding portion 13H suppresses the generation of noise in the MEM 54 and also functions as a reflector.
  • the horizontal light-shielding portion 13H is connected to the trench member TR ESS2 provided from the back surface 11B between adjacent pixels.
  • the line L indicates a boundary between adjacent pixels.
  • the trench member TR ESS2 is a trench member used to form the horizontal light-shielding portion 13H. The positions of the trench member TR ESS2 and the horizontal light-shielding portion 13H in the plane layout will be described later with reference to FIG.
  • the horizontal light-shielding portion 13H and the trench member TR ESS2 have a two-layer structure of an inner layer portion 13A and an outer layer portion 13B surrounding the inner layer portion 13A.
  • the material of the inner layer portion 13A and the outer layer portion 13B may be the same as the material of the inner layer portion 12A and the outer layer portion 12B described above. Therefore, the horizontal light-shielding portion 13H and the trench member TR ESS2 have a light-shielding property and an electrical insulation property from the semiconductor substrate 11.
  • the trench member TR ESS2 can suppress the entry of incident light into other adjacent pixels and suppress crosstalk. Further, the trench member TR ESS2 is also used as a reflecting member that reflects the incident light to the PD51 to improve the photoelectric conversion efficiency QE.
  • the horizontal shading portion 12H is provided on the entire surface between the MEM 54 and the back surface 11B, and covers the entire MEM 54.
  • the horizontal light-shielding portion 12H can suppress the incident light from the back surface 11B from entering the MEM 54, and can suppress the generation of noise.
  • FIG. 5 is a schematic plan view showing the horizontal light-shielding portion 12H, TRZ52, and the stopper film DST.
  • the TRZ 52 is arranged so as to be sandwiched between the facing surfaces of the two stopper films DST.
  • the horizontal light-shielding portion 12H has an opening 12OP between the two stopper films DST so as not to be in contact with the TRZ 52 and the vertical gate VG when viewed from the thickness direction (Z direction). Since the horizontal light-shielding portion 12H is provided in the region other than the opening 12OP, the incident light from the back surface 11B is blocked by the horizontal light-shielding portion 12H.
  • the semiconductor substrate 11 is present in the opening 12OP.
  • FIG. 6 is an enlarged plan view of the portion of the broken line frame B1 of FIG. Horizontal light shield portion 12H, when viewed from the Z direction, and two stopper film DST opposing surface S DST1 the outer surface S DST2 opposite are entirely contacted.
  • the horizontal light-shielding portion 12H protrudes from the end portion E DST of the stopper film DST toward the TRZ52 side without contacting the vertical gate VG of the TRZ 52, and the end portion E DST of the stopper film DST. It is in contact with the facing surface S DST1 in the vicinity.
  • the horizontal light-shielding portion 12H is provided up to the vicinity of the vertical gate VG while maintaining the distance D1 from the vertical gate VG to some extent. Therefore, the opening 12OP of the horizontal light-shielding portion 12H extends in a direction substantially orthogonal to the extending direction of the stopper film DST (X direction) between the facing surfaces of the two stopper film DSTs when viewed from the Z direction. It has a side 12S. Sides 12S, which is located closer to the vertical gate VG than the end E DST, from vertical gate VG at a position separated by a distance D1.
  • the opening 12OP has a substantially rectangular shape surrounded by two stopper membranes DST and two sides 12S.
  • the distance D1 is the shortest distance between the vertical gate VG in the MEM54 direction (Y direction) and the horizontal light-shielding portion 12H from the vertical gate VG. D1 is, for example, about 200 nm.
  • the horizontal light-shielding portion 12H can make the opening 12OP as small as possible without contacting the vertical gate VG.
  • the horizontal light-shielding portion 12H can shield the incident light from the back surface 11B from the TRZ 52 and the MEM 54 without hindering the transfer of electric charges by the vertical gate VG, which leads to the suppression of PLS.
  • the end portion EDST of the stopper film DST is arranged in the stretching direction (Y direction) of the two stopper film DSTs when viewed from the Z direction. It projects toward the horizontal light-shielding portion 12H side from the vertical gate VG of TRZ52. That is, the end portion E DST of the stopper film DST is protrudes in the Y direction so as to contact the horizontal light shield portion 12H, vertical gate VG is -Y direction so as to be separated from the horizontal light shield portion 12H distance D1 I'm withdrawn. Therefore, the vertical gate VG is not in contact with the horizontal light-shielding portion 12H.
  • the horizontal light shield portion 12H is the end E DST of the stopper film DST It can be formed to wrap around (overedge).
  • FIG. 7 is a schematic plan view showing the horizontal shading portion 13H.
  • the horizontal light-shielding portion 13H is arranged so that the TRZ 52 and the vertical gate VG cannot be seen overlapping the TRZ 52 and the vertical gate VG when viewed from the thickness direction (Z direction). Further, as shown in FIGS. 4A and 4B, the horizontal light-shielding portion 13H is provided at a depth different from that of the horizontal light-shielding portion 12H and the stopper film DST, and is provided from the surface 11A of the horizontal light-shielding portion 12H and the etching stopper 17 rather than the horizontal light-shielding portion 12H and the etching stopper 17. It is installed in a deep position.
  • the horizontal light-shielding portion 13H is made of the same material as the horizontal light-shielding portion 12H, and is provided to optically separate the TRZ 52 and the vertical gate VG from the incident light on the photoelectric conversion unit 51. Therefore, the horizontal light-shielding portion 13H can suppress the incident light from entering the TRZ 52 and the vertical gate VG, and can suppress the PLS.
  • the trench member TR ESS2 extends in the Y direction about the intersection XP between the pixels in which the four TRZ 52s shown in FIG. 7 are unevenly distributed.
  • the trench member TR ESS2 is formed from the back surface 11B.
  • the horizontal light-shielding portion 13H extends from the trench member TR ESS2 in the crystal direction of ⁇ 110>, and its four sides are planes having a plane orientation ⁇ 111 ⁇ . Therefore, the horizontal shading portion 13H extends in all directions around the intersection XP and has a substantially rhombic planar shape centered on the intersection XP.
  • the horizontal shading portion 13H extends on both sides of the trench member TR ESS2 extending in the Y direction about the intersection XP, and has a rhombus substantially symmetrical with respect to the trench member TR ESS2.
  • the horizontal light-shielding portion 13H extends from the trench member TR ESS2 in the crystal direction of ⁇ 110>, and its four sides are planes having a plane orientation ⁇ 111 ⁇ .
  • an element separating portion 20 is provided between pixels in which the trench member TR ESS2 is not provided.
  • the element separation portion 20 is composed of a vertical portion extending from the back surface 11B, and is not provided with a horizontal light-shielding portion.
  • FIGS. 8A to 18B are cross-sectional views or plan views showing an example of the manufacturing method of the solid-state image sensor 101 according to the first embodiment.
  • a (* is an integer) of FIGS. 8A to 18B show a cross section corresponding to FIG. 4B
  • FIG. * B of FIGS. 8A to 18B shows a cross section corresponding to FIG. 4C.
  • the steps of forming the horizontal light-shielding portions 12H and 13H will be mainly described.
  • impurities are introduced into the semiconductor substrate 11 to form PD51.
  • the first surface of the semiconductor substrate 11 having the surface orientation ⁇ 111 ⁇ is the surface 11A.
  • a trench TR DST is formed on the surface 11A of the semiconductor substrate 11 by using a lithography technique and an etching technique.
  • the stopper film DST is formed by embedding the material of the stopper film DST in the trench TR DST.
  • the stopper film DST is formed on both sides of the formation region A52 of the vertical gate VG of the TRZ 52, and extends in a direction (Y direction) substantially orthogonal to the crystal direction ⁇ 110> of the semiconductor substrate 11.
  • the material of the stopper film DST may be an insulating material such as a silicon oxide film.
  • the stopper film DST may have a crystal defect structure formed by implanting an impurity element such as B (boron) or hydrogen ions, for example.
  • the material of the hard mask HM is deposited on the surface 11A of the semiconductor substrate 11.
  • the material of the hard mask HM is, for example, a material capable of selectively etching a semiconductor substrate 11 such as a silicon oxide film.
  • the hard mask HM in the formation region of the trench member TR ESS1 of the semiconductor substrate 11 is removed by using a lithography technique and an etching technique.
  • the semiconductor substrate 11 is etched to form the trench TR1.
  • the trench TR1 is formed at the position of the trench member TR ESS1 shown in FIG. 3, and is formed so as to continuously extend in a substantially vertical direction (Y direction) with respect to ⁇ 110> with a substantially constant width. Further, the trench TR1 is formed to the depth of the horizontal light-shielding portion 12H, and is formed shallower than the stopper film DST.
  • the material of the sidewall SW is deposited on the surface 11A and on the inner wall surface of the trench 1TR1. At this time, the material of the sidewall SW is thinly deposited so as not to block the opening of the trench 1TR1.
  • the material of the sidewall SW is, for example, a material capable of selectively etching a semiconductor substrate 11 such as a silicon oxide film.
  • the sidewall SW is anisotropically etched by using the RIE (Reactive Ion Etching) method or the like, and the sidewall SW at the bottom of the trench TR1 is selectively selected. Etch.
  • the sidewall SW is removed at the bottom of the trench TR1 to expose the semiconductor substrate 11 while leaving the sidewall SW on the surface 11A of the semiconductor substrate 11 and the side surface of the trench TR1.
  • the material of the sidewall SW may be different from the material of the hard mask HM.
  • the semiconductor substrate 11 is wet-etched through the trench TR1 using a predetermined aqueous alkaline solution.
  • aqueous alkaline aqueous solution KOH, NaOH, CsOH or the like can be applied if it is an inorganic solution, and if it is an organic solution, EDP (ethylene diaminepyrocatechol aqueous solution), N 2 H 4 (hydrazine), NH 4 OH (ammonium hydroxide). ), TMAH (tetramethylammonium hydroxide), etc. are applicable.
  • EDP ethylene diaminepyrocatechol aqueous solution
  • N 2 H 4 hydrazine
  • NH 4 OH ammonium hydroxide
  • TMAH tetramethylammonium hydroxide
  • the etching rate in the crystal direction ⁇ 110> (X direction) is sufficiently higher than the etching rate in the crystal direction ⁇ 111>. Therefore, while the etching proceeds in the X direction, the etching hardly proceeds in the Z direction and the Y direction. As a result, a space 12Z that communicates with the trench TR1 and spreads substantially parallel to the XY plane is formed inside the semiconductor substrate 11 that is a Si ⁇ 111 ⁇ substrate. At this time, as shown in FIG. 12A, the etching in the X direction proceeds to the stopper film DST and stops at the stopper film DST.
  • the space 12Z is formed from the trench TR1 to the stopper film DST.
  • the stopper film DST can easily control the progress of etching in the ⁇ 110> direction.
  • the space 12Z expands in the X direction.
  • the space 12Z is not formed in the region A52 sandwiched between the two adjacent stopper films DST, and the semiconductor substrate 11 is left behind.
  • the space 12Z is formed in the region other than the region A52.
  • the space 12Z spreads in the X direction from the trench TR1 when viewed from the Z direction, and etching in the crystal direction ⁇ 110> (X direction) stops in the stopper film DST. .. Further, since the trench TR1 is continuous in the Y direction, the etching of the space 12Z proceeds without bending in the X direction from the trench member TR ESS1. On the other hand, in the end portion E DST of the stopper film DST, as shown in FIG. 13, the etching proceeds by bending in a direction inclined by about 60 degrees in the X direction with respect to the stretching direction (Y direction) of the trench TR1. ..
  • the space 12Z spreads to both sides of the region A52 in the direction of the arrow A in FIG. 13, and when it reaches the stopper film DST, it advances in the direction inclined by about 60 degrees from the Y direction at the end E DST.
  • the semiconductor substrate 11 for example, silicon
  • the semiconductor substrate 11 in the region A52 has a chevron shape protruding in the Y direction.
  • the semiconductor substrate 11 in the region A52 has a chevron shape protruding in the opposite direction ( ⁇ Y direction). Therefore, the region A52 has a substantially hexagonal shape when viewed from the Z direction.
  • the semiconductor substrate 11 in the region A52 is further etched little by little, and the chevron shape becomes flat.
  • Space 12Z is spread like having sides 12S substantially perpendicular to Y direction at an end portion E DST.
  • the distance between the side 12S and the vertical gate VG is D1 (for example, about 200 nm).
  • the mountain shape of the region A52 also becomes flat on the other end side of the stopper film DST. Therefore, at this stage, as shown in FIG. 5, the region A52 becomes a substantially quadrangle (rectangle) when viewed from the Z direction.
  • an outer layer portion 12B is formed on the inner wall surface of the trench TR1 and the space 12Z as shown in FIGS. 15A and 15B.
  • an insulating material such as a silicon oxide film is used.
  • the outer layer portion 12B does not completely embed the trench TR1 and the space 12Z.
  • the sacrificial membrane 12SAC is filled in the trench TR1 and the space 12Z. If a metal material is filled as the inner layer portion 12A at this stage, it becomes difficult to perform high temperature treatment when forming the transfer transistor TRZ52 or the like thereafter.
  • a sacrificial film 12SAC for example, silicon nitride film, polysilicon, etc.
  • a sacrificial film 12SAC for example, silicon nitride film, polysilicon, etc.
  • the sacrificial membrane 12SAC is replaced with a metal material. This replacement step will be described later.
  • the BPSG is embedded in the space 12Z to diffuse the P-type impurities in a solid phase. Then, after removing the BPSG, the sidewall SW, and the hard mask HM, the outer layer portion 12B is formed on the inner wall surface of the trench TR1 and the space 12Z.
  • transistors such as TRZ52, TRY53y, and TRX53x and MEM54 are formed on the surface 11A side of the semiconductor substrate 11. At this time, since the trench TR1 and the space 12Z are filled with the outer layer portion 12B and the sacrificial film 12SAC, there is no problem even if the heat treatment step is performed.
  • the sacrificial film 12SAC is then selectively removed using wet etching, as shown in FIGS. 17A and 17B.
  • the outer layer portion 12B is left in the trench TR1 and the space 12Z.
  • the light-shielding material of the inner layer portion 12A is filled in the trench TR1 and the space 12Z.
  • a simple substance metal, a metal alloy, a metal nitride, a metal silicide, graphite or an organic material is used for the inner layer portion 12A.
  • the trench member TR ESS1 is formed in the trench TR1
  • the horizontal light-shielding portion 12H is formed in the space 12Z. Even if a certain amount of voids remain in the inner layer portion 12A, there is no problem as long as the light-shielding performance is obtained.
  • a multilayer wiring layer, an interlayer insulating film, etc. are formed on the surface 11A so as to cover TRZ52, TRM53, MEM54, and the like.
  • the trench member TR ESS2 and the horizontal light-shielding portion 13H are formed on the back surface 11B side.
  • the method of forming the trench member TR ESS2 and the horizontal light-shielding portion 13H may be basically the same as the method of forming the trench member TR ESS1 and the horizontal light-shielding portion 12H.
  • a transistor such as TRZ52 since a transistor such as TRZ52 has already been formed, a sacrificial film is not required for forming the trench member TR ESS2 and the horizontal light-shielding portion 13H.
  • the trench TR2 is formed from the back surface 11B side of the semiconductor substrate 11.
  • the trench TR2 is formed up to the depth of the horizontal light-shielding portion 13H, and is formed so as not to reach the vertical gate VG.
  • a sidewall SW is formed on the side wall surface of the trench TR2, and the semiconductor substrate 11 is wet-etched through the trench TR2 using a predetermined alkaline aqueous solution.
  • crystal anisotropic etching is performed.
  • the etching rate in the crystal direction ⁇ 110> (X direction) is sufficiently higher than the etching rate in the crystal direction ⁇ 111>.
  • a space 13Z centered on the trench TR2 is formed inside the semiconductor substrate 11 which is a Si ⁇ 111 ⁇ substrate and is surrounded by crystal planes having a plane orientation ⁇ 111 ⁇ .
  • the space 13Z corresponds to the horizontal light-shielding portion 13H of FIG. 7 in a plan view, and has a substantially rhombic shape.
  • This substantially rhombic space 13Z is formed in an island shape around the intersection XP, and is formed so as to overlap the TRZ 52 and the vertical gate VG.
  • the etching distance in the ⁇ 110> direction (X direction) can be adjusted by the etching treatment time of the semiconductor substrate 11 with an alkaline aqueous solution.
  • the outer layer portion 13B and the inner layer portion 13A are filled in the trench TR2 and the space 13Z.
  • the BPSG is embedded in the space 13Z to diffuse the P-type impurities in a solid phase.
  • the outer layer portion 13B and the inner layer portion 13A are embedded in the trench TR2 and the space 13Z.
  • the element separation portion 20 is formed between the pixels other than the trench TR2 on the back surface 11B.
  • the element separation unit 20 is formed by forming a trench using a lithography technique and an etching technique, and filling the trench with an insulating material such as a silicon oxide film.
  • the solid-state image sensor 101 shown in FIGS. 4A to 4C is completed by forming the color filter 62 and the light receiving lens 64 in this order on the back surface 11B.
  • the horizontal light shield portion 12H when viewed from the Z direction, but not in contact with the vertical gate VG of TRZ52, wraps around the end portion E DST of the stopper film DST, protruding into TRZ52 side ing.
  • the horizontal light-shielding portion 12H is provided up to the vicinity of the vertical gate VG while maintaining the distance D1 from the vertical gate VG. Therefore, the horizontal light-shielding portion 12H can have the smallest possible opening 12OP without interfering with the vertical gate VG when viewed from the Z direction.
  • the horizontal light-shielding portion 12H can shield the incident light from the back surface 11B from the TRZ52, the MEM54, and the like without interfering with the transfer of electric charges by the vertical gate VG, which leads to the suppression of PLS.
  • the stopper film DST between the trench member TR ESS1 and the vertical gate VG of the TRZ 52 the expansion of the horizontal light-shielding portion 12H in the X direction can be physically controlled. Thereby, the formation region of the horizontal light-shielding portion 12H and the formation region of the opening 12OP can be satisfactorily controlled. This can suppress variations in charge transfer and noise due to the vertical gate VG.
  • FIG. 20 is a plan view showing an example of the layout of the pixel circuit according to the modified example of the first embodiment.
  • the trench member TR ESS1 is provided between each of a plurality of transistor arrays arranged in the X direction and extends in the Y direction.
  • the stopper film DST also provided in each of between the transistor array arranged in the X direction, along the trench member TR ESS1, is provided between the trench member TR ESS1 and TRZ52.
  • FIG. 21A is a cross-sectional view taken along the line BB of FIG. 21B is a cross-sectional view taken along the line CC of FIG.
  • the cross-sectional view taken along the line AA is the same as that shown in FIG. 4A.
  • the trench member TR ESS1 , the stopper film DST, and the horizontal light-shielding portion 12H are also provided between the two adjacent TRZ 52s.
  • the trench member TR ESS1 is also provided between two adjacent MEMs 54.
  • FIG. 22 is a schematic plan view showing the horizontal light-shielding portion 12H, TRZ52, and the stopper film DST.
  • the trench member TR ESS1 , the stopper film DST, and the horizontal light-shielding portion 12H are also provided between the two adjacent TRZ 52s.
  • Horizontal light shield portion 12H when viewed from the Z direction, wraps around the end portion E DST of the stopper film DST, although protrudes into TRZ52 side, the TRZ52 not in contact. That is, the horizontal light-shielding portion 12H is provided up to the vicinity of the vertical gate VG while maintaining a certain distance from the vertical gate VG.
  • the opening 12OP of the horizontal light-shielding portion 12H is provided corresponding to each pixel and has a substantially rectangular shape.
  • the semiconductor substrate 11 is present in the opening 12OP.
  • this modification can have the same effect as that of the first embodiment. Further, in this modification, a horizontal light-shielding portion 12H is provided between each pixel, and an opening 12OP is provided corresponding to each pixel. As a result, the opening 12OP becomes smaller, and PLS can be further suppressed.
  • FIG. 23 is a schematic plan view showing the horizontal light-shielding portion 12H, TRZ52, and the stopper film DST according to the second embodiment.
  • the vertical gate VG of the TRZ 52 is arranged so as to project in the stretching direction (Y direction) of the stopper film DST toward the horizontal light-shielding portion 12H side from the stopper film DST when viewed from the Z direction.
  • the opening 12OP of the horizontal light-shielding portion 12H is inclined at an angle of about 60 degrees with respect to the Y direction when viewed from the Z direction, and has two sides 12S_1 extending from the end E DST of the plurality of stopper films DST.
  • the etching in the step of forming the space 12Z, the etching may be stopped in the state shown in FIG.
  • the subsequent manufacturing process is the same as that of the first embodiment.
  • the opening 12OP has a chevron shape protruding in the Y direction.
  • the opening 12OP also has a chevron shape protruding in the opposite direction ( ⁇ Y direction) even on the other end side of the stopper film DST. Therefore, the opening 12OP has a substantially hexagonal shape when viewed from the Z direction.
  • FIG. 23 Two vertical gate VGs are arranged in the X direction between the stopper film DSTs, but as shown in FIG. 6, four vertical gate VGs are arranged between the stopper film DSTs. May be good.
  • the number of vertical gate VGs arranged between the stopper membranes DST is not particularly limited.
  • Modification example 24A and 24B are schematic plan views showing the horizontal light-shielding portion 12H, TRZ52, and the stopper film DST according to the modified example of the second embodiment.
  • the end portion E DST of the stopper film DST is inclined, the tip is sharply pointed, and the shape is tapered. That is, when viewed from the Z direction, the side of the end EDST is inclined with respect to the X direction so as to face the vertical gate VG. Even with such a configuration, the effect of the second embodiment is not lost.
  • both ends E DST1 and E DST1 of the stopper film DST are inclined, and the ends E DST1 and E DST1 at both ends are sharply pointed and have a tapered shape. That is, when viewed from the Z direction, the sides of the end portions E DST1 and E DST1 E DST are inclined with respect to the X direction so as to face the vertical gate VG. Even with such a configuration, the effect of the second embodiment is not lost.
  • FIG. 25 is a schematic plan view showing the horizontal light-shielding portion 12H, TRZ52, and the stopper film DST according to another modification of the first embodiment.
  • the trench member TR ESS1 overlaps a part of the stopper film DST when viewed from the Z direction.
  • Trench member TR ESS1 is in contact from the outer surface S DST2 stopper film DST partway end E DST, the opposing surface S DST1 not in contact.
  • the horizontal light shield portion 12H is coated over a portion of the opposing surface S DST1 from the middle of the end portion E DST of the stopper film DST. Therefore, although the horizontal light-shielding portion 12H is not provided between the trench member TR ESS1 and the stopper film DST, the horizontal light-shielding portion 12H and the opening 12OP are configured in the same manner as those in the first embodiment. Therefore, the same effect as that of the first embodiment can be obtained in this modified example.
  • this modified example is excellent in miniaturization of the solid-state image sensor.
  • This modification may be combined with the second embodiment. Thereby, this modification can obtain the effect of the second embodiment.
  • FIG. 26 is a cross-sectional view showing an example of the configuration of the solid-state image sensor according to still another modification of the first embodiment.
  • a reset transistor, an amplifier transistor, a select transistor, and the like are formed on another semiconductor layer 211 and are provided on the interlayer insulating film 19 above the semiconductor substrate 11.
  • an amplifier transistor AMP50 is formed in the semiconductor layer 211, and the FD56 is electrically connected to the gate of the AMP50. Illustrations of other reset transistors, select transistors, etc. are omitted. Even with such a configuration, the effect of the present embodiment is not lost.
  • the spaces 12Z and 13Z shown in FIGS. 14 and 18A for forming the horizontal light-shielding portions 12H and 13H are crystals utilizing the property that the etching rate differs depending on the plane orientation of Si ⁇ 111 ⁇ . It has been explained that it is formed by anisotropic etching.
  • the Si ⁇ 111 ⁇ substrate in the present disclosure is a substrate or wafer made of a silicon single crystal and having a crystal plane represented by ⁇ 111 ⁇ in the notation of the Miller index.
  • the Si ⁇ 111 ⁇ substrate in the present disclosure also includes a substrate or wafer whose crystal orientation is deviated by several degrees, for example, a substrate or wafer deviated by several degrees from the ⁇ 111 ⁇ plane in the closest [110] direction. Further, it also includes a silicon single crystal grown on a part or the entire surface of these substrates or wafers by an epitaxial method or the like.
  • the ⁇ 111 ⁇ planes are crystal planes equivalent to each other in terms of symmetry, which are (111) plane, (-111) plane, (1-11) plane, (11-1) plane, and (-) plane. It is a general term for the 1-11) plane, the (-11-1) plane, the (1-1-1) plane, and the (1-1-1) plane. Therefore, the description of the Si ⁇ 111 ⁇ substrate in the specification and the like of the present disclosure may be read as, for example, a Si (1-11) substrate.
  • the bar sign for expressing the negative index of the Miller index is replaced with a minus sign.
  • the ⁇ 110> direction in the description of the present invention is the [110] direction, the [101] direction, the [011] direction, the [-110] direction, and [1-10], which are crystal plane directions equivalent to each other in terms of symmetry.
  • Direction, [-101] direction, [10-1] direction, [0-11] direction, [01-1] direction, [-1-10] direction, [-10-1] direction and [0-1- 1] It is a general term for directions, and may be read as either.
  • etching is performed in a direction orthogonal to the element forming surface and a direction further orthogonal to the direction orthogonal to the element forming surface (that is, a direction parallel to the element forming surface).
  • Table 1 shows a specific combination of a plane and an orientation in which etching in the ⁇ 110> direction is established on the ⁇ 111 ⁇ plane, which is the crystal plane of the Si ⁇ 111 ⁇ substrate in the present invention. ..
  • the ⁇ 110> direction of the present disclosure is limited to a direction orthogonal to the ⁇ 111 ⁇ plane which is an element forming surface and a direction parallel to the element forming surface. That is, the combination of the element forming surface of the Si ⁇ 111 ⁇ substrate of the present disclosure and the orientation for etching the Si ⁇ 111 ⁇ substrate is selected from any of the combinations indicated by ⁇ in Table 1.
  • the case where the etching proceeds in the X-axis direction but does not proceed in the Y-axis direction and the Z-axis direction is illustrated by using the Si ⁇ 111 ⁇ substrate.
  • the present disclosure is not limited to this, and it is sufficient that the etching progress direction is in both the X-axis direction and the Y-axis direction, or in either the X-axis direction or the Y-axis direction.
  • the horizontal shading portion has one or two Si backbonds in a direction substantially horizontal to the substrate surface, at least three, whereas three Si backbonds are substantially perpendicular to the substrate surface.
  • the back bond represents a bond extending in the negative direction on the opposite side of the normal of the Si ⁇ 111 ⁇ plane, where the Si unbonded hand side is in the positive direction. ..
  • FIG. 27 shows an example of three back bonds at -19.47 ° to + 19.47 ° with respect to the ⁇ 111 ⁇ plane.
  • the horizontal light-shielding portion is orthogonal to the first direction and is represented by a plane index ⁇ 111 ⁇ .
  • ⁇ Along the first plane along the first crystal plane of the substrate and along the second crystal plane of the Si ⁇ 111 ⁇ substrate that is inclined with respect to the first direction and represented by a plane index ⁇ 111 ⁇ .
  • the electronic device as one embodiment of the present disclosure includes the above-mentioned imaging device.
  • the Si ⁇ 111 ⁇ substrate in each of the above-described embodiments includes, for example, a substrate in which the surface of the substrate is processed so as to have an off angle with respect to the ⁇ 112> direction, as shown in FIG. 28.
  • the off angle is 19.47 ° or less, even in the case of a substrate having an off angle, the etching rate in the ⁇ 111> direction, that is, the direction having three Si back bonds, is in the ⁇ 110> direction, that is, Si back.
  • the relationship in which the etching rate in the direction of having one bond is sufficiently high is maintained.
  • the off angle increases, the number of steps increases and the density of microsteps increases, so 5 ° or less is preferable. In the example of FIG.
  • the Si plane orientation can be analyzed by using an X-ray diffraction method, an electron beam diffraction method, an electron backscatter diffraction method, or the like. Since the number of Si backbonds is determined by the Si product structure, the number of backbonds can also be analyzed by analyzing the Si plane orientation.
  • FIG. 29 is a block diagram showing a configuration example of the camera 2000 as an electronic device to which the present technology is applied.
  • the camera 2000 is an optical unit 2001 including a lens group or the like, an image pickup device (imaging device) 2002 to which the above-mentioned solid-state image pickup device 101 or the like (hereinafter referred to as a solid-state image pickup device 101 or the like) is applied, and a camera signal processing circuit.
  • a DSP (Digital Signal Processor) circuit 2003 is provided.
  • the camera 2000 also includes a frame memory 2004, a display unit 2005, a recording unit 2006, an operation unit 2007, and a power supply unit 2008.
  • the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, the operation unit 2007, and the power supply unit 2008 are connected to each other via the bus line 2009.
  • the optical unit 2001 captures incident light (image light) from the subject and forms an image on the image pickup surface of the image pickup apparatus 2002.
  • the image pickup apparatus 2002 converts the amount of incident light imaged on the image pickup surface by the optical unit 2001 into an electric signal in pixel units and outputs it as a pixel signal.
  • the display unit 2005 is composed of a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays a moving image or a still image captured by the image pickup device 2002.
  • the recording unit 2006 records a moving image or a still image captured by the imaging device 2002 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 2007 issues operation commands for various functions of the camera 2000 under the operation of the user.
  • the power supply unit 2008 appropriately supplies various power sources serving as operating power sources for the DSP circuit 2003, the frame memory 2004, the display unit 2005, the recording unit 2006, and the operation unit 2007 to these supply targets.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 30 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (Interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver can control the driver. It is possible to perform coordinated control for the purpose of automatic driving, etc., which runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and an image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 31 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as, for example, the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 31 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle runs autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the solid-state image sensor 101 or the like shown in FIG. 1 or the like can be applied to the image pickup unit 12031.
  • excellent operation of the vehicle control system can be expected.
  • the present technology may also have the following configurations.
  • a semiconductor substrate including a first surface that is substantially orthogonal to the thickness direction, A photoelectric conversion unit provided on the semiconductor substrate and generating an electric charge according to the amount of incident light from the second surface of the semiconductor substrate on the side opposite to the first surface by photoelectric conversion.
  • a charge holding unit arranged in the thickness direction with respect to the photoelectric conversion unit and holding the charge transferred from the photoelectric conversion unit, and a charge holding unit.
  • a transfer transistor that transfers the electric charge generated by the photoelectric conversion unit from the photoelectric conversion unit to the charge holding unit, and A first light-shielding portion provided between the photoelectric conversion portion and the charge-holding portion so as to overlap the charge-holding portion when viewed from the thickness direction.
  • a solid-state image sensor including a first trench member provided between the first light-shielding portion and the transfer transistor.
  • the transfer transistor is arranged so as to be sandwiched between the facing surfaces of the plurality of first trench members.
  • the first light-shielding portion is in contact with the facing surface of the end portions of the plurality of first trench members and is in contact with the outer surface on the opposite side to the facing surface when viewed from the thickness direction.
  • the first light-shielding portion protrudes from the end of the first trench member toward the transfer transistor without contacting the transfer transistor, from (1) to (4). ).
  • the solid-state image sensor according to any one of the items.
  • the opening of the first light-shielding portion extends in a direction substantially perpendicular to the stretching direction of the first trench member between the facing surfaces of the plurality of first trench members when viewed from the thickness direction.
  • a second trench member provided from the first surface to the first light-shielding portion is further provided.
  • Image sensor (9) The solid-state imaging according to any one of (1) to (8), wherein the first trench member is provided between the photoelectric conversion unit, the charge holding unit, and the array of the transfer transistors. apparatus.
  • the second trench member has a substantially constant width when viewed from the thickness direction.
  • a plurality of first trench members are formed on both sides of the first region of the first surface of the semiconductor substrate.
  • the semiconductor substrate is etched from the outside of the first region to form a space extending to a region other than the first region.
  • a transfer transistor for transferring charges from the photoelectric conversion unit provided in the semiconductor substrate to the charge holding unit is formed in the first region.
  • a method for manufacturing a solid-state image sensor which comprises forming a first light-shielding portion by forming a light-shielding material in the space. (18) The method for manufacturing a solid-state image sensor according to (17), wherein the space is formed on the outside of the first region of the first surface via a trench that continuously extends along the first trench member. ..
  • the plurality of first trench members extend in a direction substantially orthogonal to the crystal direction ⁇ 110> of the semiconductor substrate on the first surface having the plane orientation (111) of the semiconductor substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

［課題］メモリ部への電荷転送のばらつきまたはノイズのばらつきを抑制することができる固体撮像装置を提供する。 ［解決手段］本開示による固体撮像装置は、厚さ方向に対して略直交する第１面を含む半導体基板と、半導体基板に設けられ、第１面とは反対側の半導体基板の第２面からの入射光の光量に応じた電荷を光電変換により生成する光電変換部と、光電変換部に対して厚さ方向に配置され、光電変換部から転送される電荷を保持する電荷保持部と、光電変換部で生成された電荷を光電変換部から電荷保持部に転送する転送トランジスタと、厚さ方向から見たときに電荷保持部に重複するように光電変換部と電荷保持部との間に設けられた第１遮光部と、第１遮光部と転送トランジスタとの間に設けられた第１トレンチ部材と、を備えている。

Description

固体撮像装置およびその製造方法
　本開示は、固体撮像装置およびその製造方法に関する。
 光電変換部から転送された電荷を保持するメモリ部を、浮遊拡散層とは別に画素内に備えたグローバルシャッタ方式の裏面照射型固体撮像装置が開発されている。このような固体撮像装置において、光がメモリ部に入射しないようにその近傍に遮光部を設けることが提案されている。
国際特許公開第２０１６／１３６４８６号公報 特開２０１３－０９８４４６号公報
 遮光膜は、エッチングで形成された空間内に遮光材料を充填して形成される。このため、遮光膜の大きさは、エッチング時間に依って制御され、ばらつきが大きくなる。遮光膜の大きさのばらつきは、メモリ部や転送トランジスタへ進入する入射光のばらつきになり、結果としてメモリ部に転送される電荷のばらつきやノイズのばらつきに繋がる。
 そこで、本開示は、メモリ部への電荷転送のばらつきまたはノイズのばらつきを抑制することができる固体撮像装置を提供する。
　本開示による固体撮像装置は、厚さ方向に対して略直交する第１面を含む半導体基板と、半導体基板に設けられ、第１面とは反対側の半導体基板の第２面からの入射光の光量に応じた電荷を光電変換により生成する光電変換部と、記光電変換部に対して厚さ方向に配置され、光電変換部から転送される電荷を保持する電荷保持部と、光電変換部で生成された電荷を光電変換部から電荷保持部に転送する転送トランジスタと、厚さ方向から見たときに電荷保持部に重複するように光電変換部と電荷保持部との間に設けられた第１遮光部と、第１遮光部と転送トランジスタとの間に設けられた第１トレンチ部材と、を備える。
 転送トランジスタは、複数の第１トレンチ部材の対向面の間に挟まれるように配置され、第１遮光部は、厚さ方向から見たときに、複数の第１トレンチ部材の間において転送トランジスタに接しないように開口部を有してもよい。
 第１トレンチ部材は、厚さ方向から見たときに、該第１トレンチ部材の延伸方向に、転送トランジスタよりも第１遮光部側へ突出してもよい。
 第１遮光部は、厚さ方向から見たときに、複数の第１トレンチ部材の端部の対向面に接触し、かつ、該対向面とは反対側の外側面に接触してもよい。
 第１遮光部は、厚さ方向から見たときに、転送トランジスタと接触することなく、第１トレンチ部材の端部から転送トランジスタ側にせり出してもよい。
 第１遮光部の開口部は、厚さ方向から見たときに、複数の第１トレンチ部材の対向面間において該第１トレンチ部材の延伸方向に対して略垂直方向に延伸する辺を有してもよい。
 第１遮光部の開口部は、厚さ方向から見たときに、略四角形の形状を有してもよい。
 第１面から第１遮光部まで設けられた第２トレンチ部材をさらに備え、第１トレンチ部材は、厚み方向から見たときに、第２トレンチ部材と転送トランジスタとの間に設けられてもよい。
 第１トレンチ部材は、転送トランジスタの配列間のそれぞれに設けられてもよい。
 転送トランジスタは、厚さ方向から見たときに、第１トレンチ部材の延伸方向に、該第１トレンチ部材よりも第１遮光部側へ突出してもよい。
 第１遮光部は、厚さ方向から見たときに、複数の第１トレンチ部材の対向面には接触せず、該対向面とは反対側の外側面に接触してもよい。
 第１遮光部の開口部は、厚さ方向から見たときに、複数の第１トレンチ部材の延伸方向に対して約６０度の角度で傾斜し、複数の第１トレンチ部材の端部から延伸する２辺を有してもよい。
 第１トレンチ部材の端部は、厚さ方向から見たときに、先細りの形状を有してもよい。
 第１トレンチ部材は、厚さ方向から見たときに、第１遮光部に繋がる第２トレンチ部材と一部において重複してもよい。
 第２トレンチ部材は、厚さ方向から見たときに、転送トランジスタの配列間に途切れることなく連続して設けられてもよい。
 第２トレンチ部材は、厚さ方向から見たときに、略一定の幅を有してもよい。
 本開示による固体撮像装置の製造方法は、半導体基板の第１面のうちの第１領域の両側に、複数の第１トレンチ部材を形成し、第１領域の外側から半導体基板へエッチングして、第１領域以外の領域に広がる空間を形成し、半導体基板内に設けられた光電変換部から電荷保持部へ電荷を転送する転送トランジスタを第１領域に形成し、空間内に遮光材料を形成することによって第１遮光部を形成することを具備する。
 空間は、第１面のうち第１領域の外側に第１トレンチ部材に沿って連続して延伸するトレンチを介して形成されてもよい。
　複数の第１トレンチ部材は、半導体基板の面方位（１１１）を有する第１面に、半導体基板の結晶方向＜１１０＞に略直交する方向に延伸し、空間は、第１領域の外側から半導体基板の結晶方向＜１１０＞へエッチングすることによって形成されてもよい。
本技術の第１実施形態に係る固体撮像装置の機能の構成例を示すブロック図。 画素アレイ部の１つの画素の回路構成例を示す図。 図２に示す画素回路のレイアウトの一例を示す平面図。 図３のＡ－Ａ線に沿った断面図。 図３のＢ－Ｂ線に沿った断面図。 図３のＣ－Ｃ線に沿った断面図。 水平遮光部分、ＴＲＺおよびストッパ膜を示した概略平面図。 図５の破線枠Ｂ１の部分を拡大した平面図。 水平遮光部分を示した概略平面図。 第１実施形態による固体撮像装置の製造方法の一例を示す断面図。 第１実施形態による固体撮像装置の製造方法の一例を示す断面図。 図８Ａに続く、製造方法の一例を示す断面図。 図８Ｂに続く、製造方法の一例を示す断面図。 図９Ａに続く、製造方法の一例を示す断面図。 図９Ｂに続く、製造方法の一例を示す断面図。 図１０Ａに続く、製造方法の一例を示す断面図。 図１０Ｂに続く、製造方法の一例を示す断面図。 図１１Ａに続く、製造方法の一例を示す断面図。 図１１Ｂに続く、製造方法の一例を示す断面図。 図１１Ａまたは図１１Ｂに続く、製造方法の一例を示す平面図。 図１３に続く、製造方法の一例を示す平面図。 図１２Ａに続く、製造方法の一例を示す断面図。 図１２Ｂに続く、製造方法の一例を示す断面図。 図１５Ａに続く、製造方法の一例を示す断面図。 図１５Ｂに続く、製造方法の一例を示す断面図。 図１６Ａに続く、製造方法の一例を示す断面図。 図１６Ｂに続く、製造方法の一例を示す断面図。 図１７Ａに続く、製造方法の一例を示す断面図。 図１７Ｂに続く、製造方法の一例を示す断面図。 図１７Ａに続く、製造方法の一例を示す断面図。 図１７Ｂに続く、製造方法の一例を示す断面図。 第１実施形態の変形例による画素回路のレイアウトの一例を示す平面図。 図２０のＢ－Ｂ線に沿った断面図。 図２０のＣ－Ｃ線に沿った断面図。 水平遮光部分、ＴＲＺおよびストッパ膜を示した概略平面図。 第２実施形態による水平遮光部分、ＴＲＺおよびストッパ膜を示す概略平面図。 第２実施形態の変形例による水平遮光部分、ＴＲＺおよびストッパ膜を示す概略平面図。 第２実施形態の変形例による水平遮光部分、ＴＲＺおよびストッパ膜を示す概略平面図。 第１実施形態の他の変形例による水平遮光部分、ＴＲＺおよびストッパ膜を示す概略平面図。 第１実施形態のさらに他の変形例による固体撮像装置の構成の一例を示す断面図。 本開示のＳｉ基板の結晶面におけるバックボンドを説明する模式図。 本開示のＳｉ基板の表面におけるオフ角を説明する模式図。 本技術を適用した電子機器としてのカメラの構成例を示すブロック図。 本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図。 撮像部の設置位置の例を示す図。
　以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
［固体撮像装置の構成］
 図１は、本技術の第１実施形態に係る固体撮像装置１０１の機能の構成例を示すブロック図である。
 固体撮像装置１０１は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの、いわゆるグローバルシャッタ方式の裏面照射型イメージセンサである。固体撮像装置１０１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像するものである。
 グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
 裏面照射型イメージセンサとは、被写体からの光を受光して電気信号に変換するフォトダイオード等の光電変換部が、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に設けられている構成のイメージセンサをいう。なお、本技術はＣＭＯＳイメージセンサへの適用に限られるものではない。
 固体撮像装置１０１は、例えば、画素アレイ部１１１、垂直駆動部１１２、ランプ波モジュール１１３、カラム信号処理部１１４、クロックモジュール１１５、データ格納部１１６、水平駆動部１１７、システム制御部１１８、および信号処理部１１９を備えている。
 固体撮像装置１０１では、半導体基板１１上に画素アレイ部１１１が形成される。垂直駆動部１１２から信号処理部１１９などの周辺回路は、例えば、画素アレイ部１１１と同じ半導体基板１１上に形成される。
 画素アレイ部１１１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換素子を含む画素１２１を複数有する。画素１２１は、図１に示したように、横方向（行方向）および縦方向（列方向）のそれぞれに配列される。画素アレイ部１１１では、行方向に一列に配列された画素１２１からなる画素行ごとに、画素駆動線１２２が行方向に沿って配線されている。また、列方向に一列に配列された画素１２１からなる画素列ごとに、垂直信号線１２３（ＶＳＬ）が列方向に沿って配線されている。
 垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどからなる。垂直駆動部１１２は、複数の画素駆動線１２２を介して複数の画素１２１に対し信号等をそれぞれ供給することにより、画素アレイ部１１１における複数の画素１２１の全てを同時に駆動させ、または画素行単位で駆動させる。
 ランプ波モジュール１１３は、画素信号のＡ／Ｄ（Analog/Digital）変換に用いるランプ波信号を生成し、カラム信号処理部１１４に供給する。カラム信号処理部１１４は、例えば、シフトレジスタやアドレスデコーダなどからなり、ノイズ除去処理、相関二重サンプリング処理、Ａ／Ｄ変換処理等を行い、画素信号を生成するものである。カラム信号処理部１１４は、生成した画素信号を信号処理部１１９に供給する。
 クロックモジュール１１５は、固体撮像装置１０１の各部に動作用のクロック信号を供給する。
 水平駆動部１１７は、カラム信号処理部１１４の画素列に対応する単位回路を順番に選択する。水平駆動部１１７による選択走査により、カラム信号処理部１１回路構成４において単位回路ごとに信号処理された画素信号が順番に信号処理部１１９に出力される。
 システム制御部１１８は、各種のタイミング信号を生成するタイミングジェネレータ等からなる。システム制御部１１８は、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部１１２、ランプ波モジュール１１３、カラム信号処理部１１４クロックモジュール１１５、および水平駆動部１１７の駆動制御を行なう。
 信号処理部１１９は、必要に応じてデータ格納部１１６にデータを一時的に格納しながら、カラム信号処理部１１４から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力する。
［画素１２１の構成］
 次に、図２を参照して、図１の画素アレイ部１１１に形成される画素１２１の回路構成例について説明する。図２は、画素アレイ部１１１の１つの画素１２１の例を示している。
 図２の例では、画素アレイ部１１１における画素１２１は、光電変換部（ＰＤ(Photo Diode））５１、第１転送トランジスタ（ＴＲＺ）５２、第２転送トランジスタ（ＴＲＸ、ＴＲＹ）５３、電荷保持部（ＭＥＭ）５４、第３転送トランジスタ（ＴＲＧ）５５、電荷電圧変換部（ＦＤ(Floating Diffusion)）５６、排出トランジスタ（ＯＦＧ(Over Flow Gate)）５７、リセットトランジスタ（ＲＳＴ）５８、増幅トランジスタ（ＡＭＰ）５９、および選択トランジスタ（ＳＥＬ）６０を含んでいる。
 また、この例では、ＴＲＺ５２、ＴＲＸ５３ｘ、ＴＲＹ５３ｙ、ＴＲＧ５５、ＯＦＧ５７、ＲＳＴ５８、ＡＭＰ５９、およびＳＥＬ６０は、いずれもＮ型ＭＯＳトランジスタである。ＴＲＺ５２、ＴＲＸ５３ｘ、ＴＲＹ５３ｙ、ＴＲＧ５５、ＯＦＧ５７、ＲＳＴ５８、およびＳＥＬ６０の各ゲート電極には、駆動信号Ｓ５２，Ｓ５３ｘ,Ｓ５３ｙ，Ｓ５５，Ｓ５７，Ｓ５８，Ｓ６０がそれぞれ供給される。駆動信号Ｓ５２，Ｓ５３ｘ,Ｓ５３ｙ，Ｓ５５，Ｓ５７，Ｓ５８，Ｓ６０は、高レベルの状態がアクティブ状態（オンの状態）となり、低レベルの状態が非アクティブ状態（オフの状態）となるパルス信号である。駆動信号Ｓ５３ｘ,Ｓ５３ｙは、同一信号であり、ＴＲＸ５３ｘおよびＴＲＹ５３ｙは同一動作を実行する。従って、図２では、ＴＲＸ５３ｘおよびＴＲＹ５３ｙは１つのトランジスタとして示している。なお、以下、駆動信号をアクティブ状態にすることを、駆動信号をオンするとも称し、駆動信号を非アクティブ状態にすることを、駆動信号をオフするとも称する。また、ＴＲＺ５２、ＴＲＸ５３ｘ、ＴＲＹ５３ｙ、ＴＲＧ５５、ＯＦＧ５７、ＲＳＴ５８、ＡＭＰ５９、およびＳＥＬ６０は、Ｐ型ＭＯＳトランジスタで構成してもよい。この場合、駆動信号Ｓ５２，Ｓ５３ｘ,Ｓ５３ｙ，Ｓ５５，Ｓ５７，Ｓ５８，Ｓ６０は、高レベルの状態が非アクティブ状態（オフの状態）となり、低レベルの状態がアクティブ状態（オンの状態）となるパルス信号になる。
 ＰＤ５１は、例えばＰＮ接合のフォトダイオードからなる光電変換素子であり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積する。
 ＴＲＺ５２は、ＰＤ５１とＭＥＭ５４（ＴＲＸ５３ｘ、ＴＲＹ５３ｙ）との間に接続されており、ＴＲＺ５２のゲート電極に印加される駆動信号Ｓ５２に応じて、ＰＤ５１で生成され蓄積されている電荷をＰＤ５１からＭＥＭ５４に転送する。
 ＴＲＸ５３ｘ、ＴＲＹ５３ｙは、ＴＲＸ５３ｘ、ＴＲＹ５３ｙのゲート電極に印加される同一駆動信号Ｓ５３ｘ,Ｓ５３ｙに応じてＭＥＭ５４のポテンシャルを制御する。例えば、駆動信号Ｓ５３ｘ,Ｓ５３ｙがオンし、ＴＲＸ５３ｘ、ＴＲＹ５３ｙが導通状態になったとき、ＭＥＭ５４のポテンシャルが深くなる。また、駆動信号Ｓ５３ｘ,Ｓ５３ｙがオフし、ＴＲＸ５３ｘ、ＴＲＹ５３ｙが非導通状態になったとき、ＭＥＭ５４のポテンシャルが浅くなる。駆動信号Ｓ５２および駆動信号Ｓ５３ｘ,Ｓ５３ｙがオンし、ＴＲＺ５２、ＴＲＸ５３ｘおよびＴＲＹ５３ｙが導通状態になると、ＰＤ５１に蓄積されている電荷が、ＴＲＺ５２、ＴＲＸ５３ｘおよびＴＲＹ５３ｙを介して、ＭＥＭ５４に転送されるようになっている。
 ＭＥＭ５４は、グローバルシャッタ機能を実現するために、ＰＤ５１に蓄積された電荷を一時的に保持する領域である。グローバルシャッタ機能により、光電荷を蓄積する露光期間が全画素で一致させることができる。これにより、被写体が動いても画像に歪みが生じなくなる。
 ＴＲＧ５５は、ＴＲＸ５３ｘとＦＤ５６との間に接続されており、ＴＲＧ５５のゲート電極に印加される駆動信号Ｓ５５に応じて、ＭＥＭ５４に保持されている電荷をＦＤ５６に転送する。例えば、駆動信号Ｓ５３ｘ,Ｓ５３ｙがオフし、ＴＲＸ５３ｘ、ＴＲＹ５３ｙが非導通状態になり、駆動信号Ｓ５５がオンし、ＴＲＧ５５が導通状態になると、ＭＥＭ５４に保持されている電荷が、ＴＲＸ５３ｘ、ＴＲＹ５３ｙおよびＴＲＧ５５を介して、ＦＤ５６に転送される。
 ＦＤ５６は、ＴＲＧ５５を介してＭＥＭ５４から転送されてきた電荷を電気信号（例えば、電圧信号）に変換して出力する浮遊拡散領域である。ＦＤ５６には、ＲＳＴ５８が接続されるとともに、ＡＭＰ５９およびＳＥＬ６０を介して垂直信号線ＶＳＬが接続されている。
 ＯＦＧ５７は、電源ＶＤＤに接続されたドレインと、ＴＲＺ５２とＴＲＹ５３ｙとの間の配線に接続されたソースとを有している。ＯＦＧ５７は、そのゲート電極に印加される駆動信号ＯＦＧに応じて、ＰＤ５１を初期化、すなわちリセットする。例えば、駆動信号Ｓ５２および駆動信号Ｓ５７がオンし、ＴＲＺ５２およびＯＦＧ５７が導通状態になると、ＰＤ５１の電位が電源ＶＤＤの電圧レベルにリセットされる。すなわち、ＰＤ５１の初期化が行われる。また、ＯＦＧ５７は、ＴＲＺ５２と電源ＶＤＤとの間にオーバーフローパスを形成し、ＰＤ５１から溢れた電荷を電源ＶＤＤに排出する。
 ＲＳＴ５８は、電源ＶＤＤに接続されたドレインと、ＦＤ５６に接続されたソースとを有している。ＲＳＴ５８は、そのゲート電極に印加される駆動信号Ｓ５８に応じて、ＭＥＭ５４からＦＤ５６までの各領域を初期化、すなわちリセットする。例えば、駆動信号Ｓ５５および駆動信号Ｓ５８がオンし、ＴＲＧ５５およびＲＳＴ５８が導通状態になると、ＭＥＭ５４およびＦＤ５６の電位が電源ＶＤＤの電圧レベルにリセットされる。すなわち、ＭＥＭ５４およびＦＤ５６の初期化が行われる。
 ＡＭＰ５９は、ＦＤ５６に接続されたゲート電極と、電源ＶＤＤに接続されたドレインとを有しており、ＰＤ５１での光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、ＡＭＰ５９は、そのソースがＳＥＬ６０を介して垂直信号線ＶＳＬに接続されることにより、垂直信号線ＶＳＬの一端に接続される定電流源と共にソースフォロワ回路を構成する。
 ＳＥＬ６０は、ＡＭＰ５９のソースと垂直信号線ＶＳＬとの間に接続されており、ＳＥＬ６０のゲート電極には、選択信号として駆動信号Ｓ６０が供給される。ＳＥＬ６０は、駆動信号Ｓ６０がオンすると導通状態となり、ＳＥＬ６０が設けられている画素１２１が選択状態となる。画素１２１が選択状態になると、ＡＭＰ５９から出力される画素信号が垂直信号線ＶＳＬを介してカラム信号処理部１１４によって読み出される。
 また、画素アレイ部１１１では、複数の画素駆動線１２２が、例えば画素行毎に配線される。そして、垂直駆動部１１２から複数の画素駆動線１２２を通して、選択された画素１２１に対し駆動信号Ｓ５２，Ｓ５３ｘ, Ｓ５３ｙ，Ｓ５５，Ｓ５７，Ｓ５８，Ｓ６０が供給される。
 なお、図２に示した画素回路は、画素アレイ部１１１に用いることが可能な画素回路の一例であり、他の構成の画素回路を用いることも可能である。また、以下、ＲＳＴ５８、ＡＭＰ５９、およびＳＥＬ６０の各トランジスタを、画素トランジスタと称する。
　図３は、図２に示す画素回路のレイアウトの一例を示す平面図である。
　図３に示すように、ＯＦＧ５７、ＴＲＺ５２、ＴＲＹ５３ｙ、ＴＲＸ５３ｘ、ＴＲＧ５５がＯＦＤ（Over Flow Drain）とＦＤとの間にこの順番で配置されている。ＯＦＧ５７、ＴＲＺ５２、ＴＲＹ５３ｙ、ＴＲＸ５３ｘおよびＴＲＧ５５の下方には、ＰＤ５１またはＭＥＭ５４が設けられている。
 各ＭＥＭ５４は、それぞれに対応する画素のトランジスタ配列（５７、５２、５３ｙ、５３ｘおよび５５）に沿って設けられている。トランジスタ配列は、或る画素に対応するＴＲＺ５２、ＴＲＸ５３ｘ、ＴＲＹ５３ｙの転送トランジスタの配列である。例えば、ＭＥＭ５４＿１は、画素（ＰＤ５１＿１）のトランジスタ配列（５７、５２、５３ｙ、５３ｘおよび５５）ＴＡ１の下に、該トランジスタ配列ＴＡ１に沿って設けられている。また、例えば、ＭＥＭ５４＿２は、画素（ＰＤ５１＿２）トランジスタ配列（５７、５２、５３ｙ、５３ｘおよび５５）ＴＡ２の下に、該トランジスタ配列ＴＡ２に沿って設けられている。
 各画素のＰＤ５１は、上記トランジスタ配列の約半分の長さで、隣接する２つのトランジスタ配列に亘って設けられている。例えば、ＰＤ５１＿１は、互いに隣接するトランジスタ配列ＴＡ１、ＴＡ３の下に配置され、Ｙ方向においてトランジスタ配列ＴＡ１の約半分の長さで設けられている。また、例えば、ＰＤ５１＿２は、互いに隣接するトランジスタ配列ＴＡ２、ＴＡ４の下に配置され、Ｙ方向においてトランジスタ配列ＴＡ２の約半分の長さで設けられている。
 このような構成により、各画素のＰＤ５１で生成された電荷は、各画素に対応するトランジスタ配列のＴＲＺ５２を介してＭＥＭ５４に格納される。ＭＥＭ５４に格納された電荷は、ＴＲＹ５３ｙ、ＴＲＸ５３ｘ、ＴＲＧ５５および画素トランジスタを介してＦＤへ転送され、ＦＤから画素の外部（垂直信号線ＶＳＬ）へ読み出される。
　本開示による固体撮像装置は、トレンチ部材ＴＲＥＳＳ１と、ストッパ膜ＤＳＴとをさらに備えている。トレンチ部材ＴＲＥＳＳ１およびストッパ膜ＤＳＴは、ともにＸ方向に隣接するトランジスタ配列間に設けられ、Ｙ方向に延伸している。ストッパ膜ＤＳＴは、トレンチ部材ＴＲＥＳＳ１とＴＲＺ５２との間に設けられている。第２トレンチ部材としてのトレンチ部材ＴＲＥＳＳ１は、後述する水平遮光部分１２Ｈを形成するために用いられるトレンチに埋め込まれた部材である。第１トレンチ部材としてのストッパ膜ＤＳＴは、水平遮光部分１２Ｈを形成する際にエッチングストッパとして機能するために設けられている。従って、ストッパ膜ＤＳＴは、トレンチ部材ＴＲＥＳＳ１に沿って、トレンチ部材ＴＲＥＳＳ１とＴＲＺ５２との間に設けられている。
 図３では、トレンチ部材ＴＲＥＳＳ１は、２列のトランジスタ配列ごとに間欠的に設けられている。これに伴い、ストッパ膜ＤＳＴも、２列のトランジスタ配列ごとに間欠的に、トレンチ部材ＴＲＥＳＳ１に沿って設けられている。例えば、トレンチ部材ＴＲＥＳＳ１およびストッパ膜ＤＳＴは、トランジスタ配列ＴＡ１とＴＡ３との間およびトランジスタ配列ＴＡ２とＴＡ４との間に設けられているが、トランジスタ配列ＴＡ１とＴＡ２との間には設けられていない。ストッパ膜ＤＳＴは、トレンチ部材ＴＲＥＳＳ１から広がる水平遮光部分１２ＨがＴＲＺ５２にまで達しないように、水平遮光部分１２Ｈを形成する際にエッチングストッパとして機能する。
 図４Ａは、図３のＡ－Ａ線に沿った断面図である。図４Ｂは、図３のＢ－Ｂ線に沿った断面図である。図４Ｃは、図３のＣ－Ｃ線に沿った断面図である。図４Ａに示すように、固体撮像装置１０１は、半導体基板１１の表面１１ＡにＦＤと、ＯＦＤ６１とを備え、ＦＤとＯＦＤ６１との間に配列されたＴＲＧ５５、ＲＴＸ５３ｘ、ＲＴＹ５３ｙ、ＴＲＺ５２、およびＯＦＧ５７を有する。固体撮像装置１０１は、半導体基板１１内に、水平遮光部分１２Ｈと、水平遮光部分１３Ｈと、素子分離部２０と、縦型ゲートＶＧと、ＭＥＭ５４とをさらに備えている。固体撮像装置１０１の裏面１１Ｂは、受光面となっており、裏面１１Ｂには、オンチップカラーフィルタ６２および受光レンズ６４が設けられている。固体撮像装置１０１の表面１１Ａ上には、配線層が設けられている。
 なお、図４中の「Ｐ」及び「Ｎ」の記号は、それぞれＰ型半導体領域およびＮ型半導体領域を表している。さらに、「Ｐ＋＋」、「Ｐ＋」、「Ｐ－」、および「Ｐ－－」の各記号における末尾の「＋」または「－」は、いずれもＰ型半導体領域の不純物濃度を表している。同様に、「Ｎ＋＋」、「Ｎ＋」、「Ｎ－」、および「Ｎ－－」の各記号における末尾の「＋」または「－」は、いずれもＮ型半導体領域の不純物濃度を表している。ここで、「＋」の数が多いほど不純物濃度が高いことを示し、「－」の数が多いほど不純物濃度が低いことを示す。
 半導体基板１１は、例えばＳｉ｛１１１｝基板からなる。Ｓｉ｛１１１｝基板とは、シリコン単結晶からなり、ミラー指数の表記において｛１１１｝で表される結晶面を有する基板またはウェハである。。表面１１Ａは、半導体基板１１の厚さ方向に対して略直交する面方位｛１１１｝を有する。半導体基板１１は、受光レンズ６４およびカラーフィルタ６２を透過した被写体からの光を受光する受光面を裏面（第２面）１１Ｂとしている。
 図４Ａに示すように、ＰＤ５１は、半導体基板１１内において、例えば裏面１１Ｂに近い位置から順に、Ｎ－型半導体領域とＮ型半導体領域とを有している。図示しないが、ＰＤ５１は、ＰＮ接合部を有し、裏面１１Ｂに入射した光は、このＰＮ接合部において光電変換されて電荷が生成される。その後、電荷がＮ型半導体領域に蓄積される。なお、Ｎ－型半導体領域とＮ型半導体領域との境界は必ずしも明確ではなく、例えばＮ－型半導体領域からＮ型半導体領域へ向かうにつれて徐々にＮ型の不純物濃度が高くなっていてもよい。
 第１遮光部としての水平遮光部分１２Ｈは、図４Ａに示すように、ＰＤ５１とＭＥＭ５４との間に設けられている。水平遮光部分１２Ｈは、半導体基板１１の厚み方向（Ｚ方向）から見たときに、ＭＥＭ５４に重複するように配置されている。水平遮光部分１２Ｈは、光を妨げるように機能する遮光部材を含み、裏面１１Ｂから見てＭＥＭ５４が見えないように設けられている。水平遮光部分１２Ｈは、ＰＤ５１とＭＥＭ５４との間において、第１面としての表面１１Ａ（ＸＹ面）に沿って広がるように設けられている。水平遮光部分１２Ｈは、ＭＥＭ５４へ入射光が進入することを抑制し、ＭＥＭ５４にノイズが発生することを抑制することができる。即ち、水平遮光部分１２Ｈは、ＰＬＳ（Parasitic Light Sensitivity)を抑制することができる。
 裏面１１Ｂ側から入射してＰＤ５１に吸収されずにＰＤ５１を透過した光は、水平遮光部分１２Ｈにおいて反射し、再度、ＰＤ５１へ入射する。すなわち、水平遮光部分１２Ｈは、ＭＥＭ５４にノイズが発生することを抑制するとともに、リフレクタとしても機能する。
 図３に示すように、トレンチ部材ＴＲＥＳＳ１は、Ｘ方向に隣り合うトランジスタ配列間の境界部分に設けられ、Ｙ方向に延在する部材である。トレンチ部材ＴＲＥＳＳ１は、隣接するトランジスタ配列間において、略一定の幅で、途切れずに連続して設けられている。トレンチ部材ＴＲＥＳＳ１は、Ｓｉ｛１１１｝基板１１の表面１１Ａから露出され、水平遮光部分１２Ｈの形成のために用いられる。
 図４Ｂおよび図４Ｃに示すように、トレンチ部材ＴＲＥＳＳ１は、表面１１Ａから水平遮光部分１２ＨまでＺ方向に延伸している。トレンチ部材ＴＲＥＳＳ１は、水平遮光部分１２Ｈと同様に遮光部材を含み遮光性を有する。従って、トレンチ部材ＴＲＥＳＳ１は、隣接する画素からの漏れ光がＰＤ５１へ入射することにより混色等のノイズ（即ち、クロストーク）を抑制することができる。さらに、トレンチ部材ＴＲＥＳＳ１は、入射光をＰＤ５１へ反射して光電変換効率ＱＥ(Quantum efficiency)を向上させる反射部材としても用いられ得る。
 水平遮光部分１２Ｈおよびトレンチ部材ＴＲＥＳＳ１は、内層部分１２Ａと、その周囲を取り囲む外層部分１２Ｂとの２層構造を有している。内層部分１２Ａは、例えば遮光性を有する単体金属、金属合金、金属窒化物、および金属シリサイドのうちの少なくとも１種を含む材料からなる。例えば、内層部分１２Ａの構成材料としては、Ａｌ（アルミニウム），Ｃｕ（銅），Ｃｏ（コバルト），Ｗ（タングステン），Ｔｉ（チタン），Ｔａ（タンタル），Ｎｉ（ニッケル），Ｍｏ（モリブデン），Ｃｒ（クロム），Ｉｒ（イリジウム），白金イリジウム，ＴｉＮ（窒化チタン）またはタングステンシリコン化合物などが挙げられる。内層部分１２Ａは、吸光係数の高いカルコパイライト構造の化合物半導体でもよい。なかでもＡｌ（アルミニウム）が内層部分１２Ａとして最も光学的に好ましい構成材料である。なお、内層部分１２Ａは、グラファイトや有機材料により構成されていてもよい。外層部分１２Ｂは、例えばＳｉＯｘ（シリコン酸化物）などの絶縁材料により構成されている。外層部分１２Ｂにより、内層部分１２Ａと半導体基板１１との電気的絶縁性が確保される。
　ここで、図４Ｂに示すように、ストッパ膜ＤＳＴが、水平遮光部分１２ＨとＴＲＺ５２の縦型ゲートＶＧとの間に設けられている。ストッパ膜ＤＳＴは、水平遮光部分１２Ｈの形成時に後述する横方向のトレンチ（１２Ｚ）のエッチングストッパとして機能する。ストッパ膜ＤＳＴは、半導体基板１１のエッチング溶液、例えば、アルカリ水溶液に対しエッチング耐性を有する材料で構成される。ストッパ膜ＤＳＴは、例えば、半導体基板１１の結晶方向＜１１０＞へのエッチングを停止させるように設けられている。ストッパ膜ＤＳＴとしては、例えば、Ｂ（ボロン）などの不純物元素や水素イオン注入を行った結晶欠陥構造、あるいは、酸化物等の絶縁体などを用いてもよい。水平遮光部分１２Ｈの周囲には、暗電流を抑制するために高濃度Ｐ型不純物層Ｄｐが設けられている。
 第２遮光部分としての水平遮光部分１３Ｈは、図４Ａに示すように、ＴＲＺ５２の縦型ゲートＶＧと裏面１１Ｂとの間に設けられている。水平遮光部分１３Ｈは、半導体基板１１の厚み方向（Ｚ方向）から見たときに、ＴＲＺ５２の縦型ゲートＶＧに重複するように配置されている。水平遮光部分１３Ｈは、光を妨げるように機能する遮光部材を含み、裏面１１Ｂから見て縦型ゲートＶＧが見えないように設けられている。水平遮光部分１３Ｈは、縦型ゲートＶＧと裏面１１Ｂとの間において、裏面１１Ｂ（ＸＹ面）に沿って広がるように設けられている。水平遮光部分１３Ｈは、縦型ゲートＶＧへ入射光が進入することを抑制し、ＴＲＺ５２やＭＥＭ５４にノイズが発生することを抑制することができる。即ち、水平遮光部分１３Ｈは、ＰＬＳを抑制することができる。水平遮光部分１３Ｈの周囲には、暗電流を抑制するために高濃度Ｐ型不純物層Ｄｐが設けられている。
 裏面１１Ｂ側から入射してＰＤ５１に吸収されずにＰＤ５１を透過した光は、水平遮光部分１３Ｈにおいて反射し、再度、ＰＤ５１へ入射する。すなわち、水平遮光部分１３Ｈは、ＭＥＭ５４にノイズが発生することを抑制するとともに、リフレクタとしても機能する。
 図４Ｂに示すように、水平遮光部分１３Ｈは、隣接する画素間において、裏面１１Ｂから設けられたトレンチ部材ＴＲＥＳＳ２に接続されている。ラインＬは、隣接する画素間の境界を示す。トレンチ部材ＴＲＥＳＳ２は、水平遮光部分１３Ｈを形成するために用いられるトレンチ部材である。トレンチ部材ＴＲＥＳＳ２および水平遮光部分１３Ｈの平面レイアウトの位置は、図７を参照して後述する。
 水平遮光部分１３Ｈおよびトレンチ部材ＴＲＥＳＳ２は、内層部分１３Ａと、その周囲を取り囲む外層部分１３Ｂとの２層構造を有している。内層部分１３Ａおよび外層部分１３Ｂの材料は、上述の内層部分１２Ａおよび外層部分１２Ｂの材料と同じでよい。従って、水平遮光部分１３Ｈよびトレンチ部材ＴＲＥＳＳ２は、遮光性を有し、かつ、半導体基板１１からの電気的絶縁性を有する。
 従って、トレンチ部材ＴＲＥＳＳ２は、隣接する他の画素へ入射光が進入することを抑制し、クロストークを抑制することができる。さらに、トレンチ部材ＴＲＥＳＳ２は、入射光をＰＤ５１へ反射して光電変換効率ＱＥを向上させる反射部材としても用いられる。
 ＴＲＺ５２から離れたＭＥＭ５４の領域では、図４Ｃに示すように、水平遮光部分１２ＨがＭＥＭ５４と裏面１１Ｂとの間の全体に設けられており、ＭＥＭ５４全体を被覆している。これにより、水平遮光部分１２Ｈは、裏面１１Ｂからの入射光がＭＥＭ５４に進入することを抑制し、ノイズの発生を抑制することができる。
 次に、水平遮光部分１２Ｈ、ＴＲＺ５２およびストッパ膜ＤＳＴの平面レイアウトについて説明する。
 図５は、水平遮光部分１２Ｈ、ＴＲＺ５２およびストッパ膜ＤＳＴを示した概略平面図である。ＴＲＺ５２は、２つのストッパ膜ＤＳＴの対向面の間に挟まれるように配置されている。水平遮光部分１２Ｈは、厚さ方向（Ｚ方向）から見たときに、２つのストッパ膜ＤＳＴの間において、ＴＲＺ５２および縦型ゲートＶＧに接しないように開口部１２ＯＰを有している。開口部１２ＯＰ以外の領域には、水平遮光部分１２Ｈが設けられているので、裏面１１Ｂからの入射光は、水平遮光部分１２Ｈによって遮られる。尚、開口部１２ＯＰには、半導体基板１１が存在する。
 図６は、図５の破線枠Ｂ１の部分を拡大した平面図である。水平遮光部分１２Ｈは、Ｚ方向から見たときに、２つのストッパ膜ＤＳＴの対向面ＳＤＳＴ１とは反対側の外側面ＳＤＳＴ２には全体的に接触している。水平遮光部分１２Ｈは、Ｚ方向から見たときに、ＴＲＺ５２の縦型ゲートＶＧと接触することなく、ストッパ膜ＤＳＴの端部ＥＤＳＴからＴＲＺ５２側にせり出しており、ストッパ膜ＤＳＴの端部ＥＤＳＴ近傍において対向面ＳＤＳＴ１に接触している。即ち、水平遮光部分１２Ｈは、縦型ゲートＶＧからの距離Ｄ１を或る程度維持しつつ、縦型ゲートＶＧの近傍まで設けられている。従って、水平遮光部分１２Ｈの開口部１２ＯＰは、Ｚ方向から見たときに、２つのストッパ膜ＤＳＴの対向面間において、ストッパ膜ＤＳＴの延伸方向に対して略直交方向（Ｘ方向）へ延伸する辺１２Ｓを有する。辺１２Ｓは、端部ＥＤＳＴよりも縦型ゲートＶＧに近い位置にあるが、縦型ゲートＶＧから距離Ｄ１だけ離間した位置にある。開口部１２ＯＰは、２つのストッパ膜ＤＳＴおよび２つの辺１２Ｓで囲まれた略長方形の形状を有する。尚、距離Ｄ１は、縦型ゲートＶＧからＭＥＭ５４方向（Ｙ方向）への縦型ゲートＶＧと水平遮光部分１２Ｈとの最短距離である。Ｄ１は、例えば、約２００ｎｍである。
 このように構成することにより、水平遮光部分１２Ｈは、縦型ゲートＶＧに接触することなく、開口部１２ＯＰをできるだけ小さくすることができる。その結果、水平遮光部分１２Ｈは、縦型ゲートＶＧによる電荷の転送を妨げることなく、裏面１１Ｂからの入射光をＴＲＺ５２およびＭＥＭ５４から遮蔽することができ、ＰＬＳの抑制に繋がる。
 水平遮光部分１２Ｈおよび開口部１２ＯＰを上記のように形成するために、ストッパ膜ＤＳＴの端部ＥＤＳＴは、Ｚ方向から見たときに、２つのストッパ膜ＤＳＴの延伸方向（Ｙ方向）に、ＴＲＺ５２の縦型ゲートＶＧよりも水平遮光部分１２Ｈ側へ突出している。即ち、ストッパ膜ＤＳＴの端部ＥＤＳＴは、水平遮光部分１２Ｈに接触するようにＹ方向へ突出しているが、縦型ゲートＶＧは、水平遮光部分１２Ｈから距離Ｄ１だけ離間するように－Ｙ方向へ引っ込んでいる。従って、縦型ゲートＶＧは、水平遮光部分１２Ｈに接触していない。このように、ストッパ膜ＤＳＴをＴＲＺ５２よりもＹ方向へ突出させることによって、水平遮光部分１２Ｈと縦型ゲートＶＧとの分離を維持しつつ、水平遮光部分１２Ｈがストッパ膜ＤＳＴの端部ＥＤＳＴを回り込むように（オーバーエッジするように）形成され得る。
 次に、水平遮光部分１３Ｈの平面レイアウトについて説明する。
 図７は、水平遮光部分１３Ｈを示した概略平面図である。水平遮光部分１３Ｈは、厚さ方向（Ｚ方向）から見たときに、ＴＲＺ５２および縦型ゲートＶＧと重複してＴＲＺ５２および縦型ゲートＶＧが見えないように配置されている。また、図４Ａおよび図４Ｂに示すように、水平遮光部分１３Ｈは、水平遮光部分１２Ｈおよびストッパ膜ＤＳＴとは異なる深さに設けられており、水平遮光部分１２Ｈおよびエッチングストッパ１７よりも表面１１Ａから深い位置に設けられている。一方、水平遮光部分１３Ｈは、水平遮光部分１２Ｈと同様の材料で構成されており、光電変換部５１への入射光からＴＲＺ５２および縦型ゲートＶＧを光学的に分離するために設けられている。よって、水平遮光部分１３Ｈは、入射光がＴＲＺ５２および縦型ゲートＶＧに進入することを抑制し、ＰＬＳを抑制することができる。
 トレンチ部材ＴＲＥＳＳ２は、図７に示す４つのＴＲＺ５２が偏在している画素間の交差点ＸＰを中心にＹ方向に延伸している。トレンチ部材ＴＲＥＳＳ２は、裏面１１Ｂから形成されている。水平遮光部分１３Ｈは、トレンチ部材ＴＲＥＳＳ２から＜１１０＞の結晶方向へ広がっており、その四辺は面方位｛１１１｝の面になっている。従って、水平遮光部分１３Ｈは、交差点ＸＰを中心に四方に広がっており、交差点ＸＰを中心とした略菱形の平面形状を有する。より詳細には、水平遮光部分１３Ｈは、交差点ＸＰを中心としてＹ方向に延伸するトレンチ部材ＴＲＥＳＳ２の両側に広がっており、トレンチ部材ＴＲＥＳＳ２に対して略対称な菱形を有する。水平遮光部分１３Ｈは、トレンチ部材ＴＲＥＳＳ２から＜１１０＞の結晶方向へ広がっており、その四辺は面方位｛１１１｝の面になっている。
 裏面１１Ｂにおいて、トレンチ部材ＴＲＥＳＳ２が設けられていない画素間には、素子分離部２０が設けられている。素子分離部２０は、裏面１１Ｂから延伸する垂直部分で構成されており、水平遮光部分は設けられていない。
［固体撮像装置１０１の製造方法］
　次に、第１実施形態による固体撮像装置１０１の製造方法について説明する。
　図８Ａ～図１８Ｂは、第１実施形態による固体撮像装置１０１の製造方法の一例を示す断面図または平面図である。図８Ａ～図１８Ｂの図＊Ａ（＊は整数）は、図４Ｂに対応する断面を示し、図８Ａ～図１８Ｂの図＊Ｂは、図４Ｃに対応する断面を示す。なお、ここでは、主に水平遮光部分１２Ｈ、１３Ｈの形成工程について説明する。
 まず、図８Ａおよび図８Ｂに示すように、半導体基板１１に不純物を導入してＰＤ５１を形成する。半導体基板１１は、面方位｛１１１｝を有する第１面を表面１１Ａとしている。次に、リソグラフィ技術およびエッチング技術を用いて、半導体基板１１の表面１１ＡにトレンチＴＲＤＳＴを形成する。トレンチＴＲＤＳＴ内にストッパ膜ＤＳＴの材料を埋め込むことによって、ストッパ膜ＤＳＴが形成される。ストッパ膜ＤＳＴは、ＴＲＺ５２の縦型ゲートＶＧの形成領域Ａ５２の両側に形成され、半導体基板１１の結晶方向＜１１０＞に略直交する方向（Ｙ方向）に延伸する。ストッパ膜ＤＳＴの材料は、シリコン酸化膜等の絶縁材料でよい。あるいは、ストッパ膜ＤＳＴは、例えば、Ｂ（ボロン）などの不純物元素や水素イオン注入を行うことによって形成された結晶欠陥構造であってもよい。
 次に、図９Ａおよび図９Ｂに示すように、半導体基板１１の表面１１Ａ上にハードマスクＨＭの材料を堆積する。ハードマスクＨＭの材料は、例えば、シリコン酸化膜等の半導体基板１１を選択的にエッチング可能な材料である。次に、リソグラフィ技術およびエッチング技術を用いて、半導体基板１１のトレンチ部材ＴＲＥＳＳ１の形成領域にあるハードマスクＨＭを除去する。次に、ハードマスクＨＭをマスクとして、半導体基板１１をエッチングしてトレンチＴＲ１を形成する。トレンチＴＲ１は、図３に示すトレンチ部材ＴＲＥＳＳ１の位置に形成され、＜１１０＞に対して略垂直方向（Ｙ方向）へ略一定の幅で連続して延伸するように形成される。また、トレンチＴＲ１は、水平遮光部分１２Ｈの深さまで形成され、ストッパ膜ＤＳＴよりも浅く形成される。
 次に、図１０Ａおよび図１０Ｂに示すように、表面１１Ａ上およびトレンチ１ＴＲ１の内壁面に、サイドウォールＳＷの材料を堆積する。このとき、トレンチ１ＴＲ１の開口部を塞がないように、サイドウォールＳＷの材料は薄く堆積される。サイドウォールＳＷの材料は、例えば、シリコン酸化膜等の半導体基板１１を選択的にエッチング可能な材料である。
 次に、図１１Ａおよび図１１Ｂに示すように、ＲＩＥ（Reactive Ion Etching）法等を用いて、サイドウォールＳＷを異方的にエッチングして、トレンチＴＲ１の底部にあるサイドウォールＳＷを選択的にエッチングする。これにより、半導体基板１１の表面１１ＡおよびトレンチＴＲ１の側面にあるサイドウォールＳＷを残置させたまま、トレンチＴＲ１の底部においてサイドウォールＳＷを除去して半導体基板１１を露出させる。尚、表面１１Ａ上にあるハードマスクＨＭを残存させるために、サイドウォールＳＷの材料はハードマスクＨＭの材料と異なるものを用いてもよい。
 次に、図１２Ａおよび図１２Ｂに示すように、所定のアルカリ水溶液を用いて、トレンチＴＲ１を介して半導体基板１１をウェットエッチングする。アルカリ水溶液は、無機溶液であればＫＯＨ，ＮａＯＨ，またはＣｓＯＨなどが適用可能であり、有機溶液であればＥＤＰ（エチレンジアミンピロカテコール水溶液），Ｎ２Ｈ４（ヒドラジン），ＮＨ４ＯＨ（水酸化アンモニウム），またはＴＭＡＨ（水酸化テトラメチルアンモニウム）などが適用可能である。ここでは、半導体基板１１のＳｉ｛１１１｝の面方位に応じてエッチングレートが異なるので、結晶異方性エッチングが行われる。例えば、面方位｛１１１｝を表面１１ＡとするＳｉ｛１１１｝基板においては、結晶方向＜１１１＞のエッチングレートよりも結晶方向＜１１０＞（Ｘ方向）へのエッチングレートが十分に高くなる。したがって、Ｘ方向へのエッチングが進行する一方、Ｚ方向およびＹ方向にはほとんどエッチングが進行しない。その結果、Ｓｉ｛１１１｝基板である半導体基板１１の内部に、トレンチＴＲ１と連通しＸＹ面と略平行に広がる空間１２Ｚが形成される。このとき、図１２Ａに示すように、Ｘ方向へのエッチングは、ストッパ膜ＤＳＴまで進行して、ストッパ膜ＤＳＴで停止する。これにより、空間１２ＺがトレンチＴＲ１からストッパ膜ＤＳＴまで形成される。ストッパ膜ＤＳＴにより、＜１１０＞方向へのエッチングの進行を容易に制御できる。一方、図１２Ｂに示すように、ストッパ膜ＤＳＴの設けられていない領域では、空間１２Ｚは、Ｘ方向に広がる。これにより、隣接する２つのストッパ膜ＤＳＴ間に挟まれた領域Ａ５２には、空間１２Ｚが形成されず、半導体基板１１が残置される。一方、領域Ａ５２以外の領域では、空間１２Ｚが形成される。
 ここで、Ｓｉ｛１１１｝基板においては、空間１２Ｚは、Ｚ方向から見たときに、トレンチＴＲ１からＸ方向に広がり、ストッパ膜ＤＳＴにおいて結晶方向＜１１０＞（Ｘ方向）へのエッチングは停止する。また、トレンチＴＲ１はＹ方向へ連続しているので、空間１２Ｚのエッチングは、トレンチ部材ＴＲＥＳＳ１からＸ方向へ屈曲せずに進行する。一方、ストッパ膜ＤＳＴの端部ＥＤＳＴにおいては、図１３に示すように、エッチングは、トレンチＴＲ１の延伸方向（Ｙ方向）に対してＸ方向へ約６０度傾斜した方向へ屈曲して進行する。即ち、空間１２Ｚは、図１３の矢印Ａの方向に領域Ａ５２の両側へと広がってきて、ストッパ膜ＤＳＴに達すると、端部ＥＤＳＴにおいてＹ方向から約６０度傾斜した方向へ進む。その後、隣接するトレンチＴＲ１からの空間１２Ｚが繋がると、図１３に示すように、領域Ａ５２に残置される半導体基板１１（例えば、シリコン）は、Ｙ方向へ突出した山型形状になる。ストッパ膜ＤＳＴの他端側においても、領域Ａ５２の半導体基板１１は、逆方向（－Ｙ方向）へ突出した山型形状を有する。従って、領域Ａ５２は、Ｚ方向から見たときに、略六角形の形状になる。
 本開示では、さらにエッチングを継続する。これにより、図１４に示すように、領域Ａ５２の半導体基板１１は、少しずつさらにエッチングされ、山型形状が平坦になる。空間１２Ｚは、端部ＥＤＳＴにおいてＹ方向に対して略直交する辺１２Ｓを有するように広がる。このとき、辺１２Ｓと縦型ゲートＶＧとの距離は、上記Ｄ１（例えば、約２００ｎｍ）となる。領域Ａ５２は、ストッパ膜ＤＳＴの他端側においても、同様に山型形状が平坦になる。従って、この段階で、図５に示すように、領域Ａ５２は、Ｚ方向から見たときに略四角形（長方形）になる。
 次に、サイドウォールＳＷおよびハードマスクＨＭを除去した後、図１５Ａおよび図１５Ｂに示すように、トレンチＴＲ１および空間１２Ｚの内壁面に外層部分１２Ｂを形成する。外層部分１２Ｂには、例えば、シリコン酸化膜等の絶縁材料が用いられる。このとき、外層部分１２Ｂは、トレンチＴＲ１および空間１２Ｚを完全には埋め込まない。次に、トレンチＴＲ１および空間１２Ｚ内に犠牲膜１２ＳＡＣを充填する。なお、この段階で、内層部分１２Ａとして金属材料を充填すると、その後、転送トランジスタＴＲＺ５２等を形成する際の高温処理が困難となる。従って、一旦、内層部分１２Ａに代えて、耐熱性に優れかつ外層部分１２Ｂに対して選択的にエッチング可能な犠牲膜１２ＳＡＣ（例えば、シリコン窒化膜、ポリシリコン等）をトレンチＴＲ１および空間１２Ｚ内に充填しておく。その後、ＴＲＺ５２、ＴＲＸ５３ｘ、ＴＲＹ５３ｙ、ＭＥＭ５４等の高温処理が終了した後に、犠牲膜１２ＳＡＣを金属材料に置換する。この置換工程については、後述する。 尚、暗電流を抑制するために水平遮光部分１２Ｈの周囲にＰ型不純物層Ｄｐを形成する場合には、空間１２Ｚ内にＢＰＳＧを埋め込み、Ｐ型不純物を固相拡散する。そして、ＢＰＳＧ、サイドウォールＳＷおよびハードマスクＨＭを除去した後、トレンチＴＲ１および空間１２Ｚの内壁面に外層部分１２Ｂを形成する。
 次に、図１６Ａおよび図１６Ｂに示すように、半導体基板１１の表面１１Ａ側に、ＴＲＺ５２、ＴＲＹ５３ｙ、ＴＲＸ５３ｘ等のトランジスタおよびＭＥＭ５４を形成する。このとき、トレンチＴＲ１および空間１２Ｚは、外層部分１２Ｂおよび犠牲膜１２ＳＡＣで充填されているので、熱処理工程が行われても問題無い。
 次に、図１７Ａおよび図１７Ｂに示すように、ウェットエッチングを用いて、犠牲膜１２ＳＡＣを選択的に除去する。このとき、外層部分１２ＢはトレンチＴＲ１および空間１２Ｚ内に残置される。次に、トレンチＴＲ１および空間１２Ｚ内に内層部分１２Ａの遮光材料を充填する。内層部分１２Ａには、上述の通り、例えば、単体金属、金属合金、金属窒化物、金属シリサイド、グラファイトまたは有機材料が用いられる。これにより、トレンチＴＲ１内にトレンチ部材ＴＲＥＳＳ１が形成され、空間１２Ｚ内に水平遮光部分１２Ｈが形成される。尚、内層部分１２Ａには、ボイドが或る程度残っていても、遮光性能が得られている限り問題無い。
　次に、ＴＲＺ５２、ＴＲＭ５３、ＭＥＭ５４等を被覆するように、表面１１Ａ上に多層配線層および層間絶縁膜等（図示せず）を形成する。
 次に、裏面１１Ｂ側に、トレンチ部材ＴＲＥＳＳ２および水平遮光部分１３Ｈを形成する。トレンチ部材ＴＲＥＳＳ２および水平遮光部分１３Ｈの形成方法は、基本的にトレンチ部材ＴＲＥＳＳ１および水平遮光部分１２Ｈの形成方法と同じでよい。但し、ＴＲＺ５２等のトランジスタは形成済みであるので、トレンチ部材ＴＲＥＳＳ２および水平遮光部分１３Ｈの形成では、犠牲膜は不要である。
 例えば、図１８Ａおよび図１８Ｂに示すように、半導体基板１１の裏面１１Ｂ側からトレンチＴＲ２を形成する。トレンチＴＲ２は、水平遮光部分１３Ｈの深さまで形成され、縦型ゲートＶＧまでは達しないよう形成される。トレンチＴＲ２の側壁面には、サイドウォールＳＷが形成され、所定のアルカリ水溶液を用いて、トレンチＴＲ２を介して半導体基板１１をウェットエッチングする。これにより、結晶異方性エッチングが行われる。例えば、Ｓｉ｛１１１｝基板においては、結晶方向＜１１１＞のエッチングレートよりも結晶方向＜１１０＞（Ｘ方向）へのエッチングレートが十分に高くなる。したがって、Ｘ方向へのエッチングが進行する一方、Ｚ方向およびＹ方向にはほとんどエッチングが進行しない。その結果、Ｓｉ｛１１１｝基板である半導体基板１１の内部に、面方位｛１１１｝の結晶面によって囲まれトレンチＴＲ２を中心とした空間１３Ｚが形成される。空間１３Ｚは、平面視において、図７の水平遮光部分１３Ｈに対応しており、略菱形の形状を有する。この略菱形の空間１３Ｚは、交差点ＸＰを中心にアイランド状に形成され、ＴＲＺ５２および縦型ゲートＶＧに重複するように形成される。＜１１０＞方向（Ｘ方向）へのエッチングの距離は、半導体基板１１に対するアルカリ水溶液によるエッチング処理時間によって調整され得る。
　次に、サイドウォールＳＷの除去後、外層部分１３Ｂおよび内層部分１３ＡをトレンチＴＲ２および空間１３Ｚ内に充填する。これにより、図１９Ａおよび図１９Ｂに示す構造が得られる。尚、暗電流を抑制するために水平遮光部分１３Ｈの周囲にＰ型不純物層Ｄｐを形成する場合には、空間１３Ｚ内にＢＰＳＧを埋め込み、Ｐ型不純物を固相拡散する。そして、ＢＰＳＧ、サイドウォールＳＷおよびハードマスクＨＭを除去した後、トレンチＴＲ２および空間１３Ｚに外層部分１３Ｂおよび内層部分１３Ａを埋め込む。次に、裏面１１Ｂ上におけるトレンチＴＲ２以外の画素間に素子分離部２０を形成する。素子分離部２０は、リソグラフィ技術およびエッチング技術を用いてトレンチを形成し、そのトレンチ内にシリコン酸化膜等の絶縁材料を充填することにより形成される。
 その後、裏面１１Ｂ上にカラーフィルタ６２および受光レンズ６４を順に形成することにより、図４Ａ～図４Ｃに示す固体撮像装置１０１が完成する。
 第１実施形態によれば、水平遮光部分１２Ｈは、Ｚ方向から見たときに、ＴＲＺ５２の縦型ゲートＶＧと接触しないものの、ストッパ膜ＤＳＴの端部ＥＤＳＴを回り込んで、ＴＲＺ５２側にせり出している。水平遮光部分１２Ｈは、縦型ゲートＶＧからの距離Ｄ１を維持しつつ、縦型ゲートＶＧの近傍まで設けられている。従って、水平遮光部分１２Ｈは、Ｚ方向から見たときに、縦型ゲートＶＧに干渉することなく、できるだけ小さい開口部１２ＯＰを有することができる。その結果、水平遮光部分１２Ｈは、縦型ゲートＶＧによる電荷の転送を妨げることなく、裏面１１Ｂからの入射光をＴＲＺ５２およびＭＥＭ５４等から遮蔽することができ、ＰＬＳの抑制に繋がる。
 また、ストッパ膜ＤＳＴをトレンチ部材ＴＲＥＳＳ１とＴＲＺ５２の縦型ゲートＶＧとの間に設けることによって、水平遮光部分１２ＨのＸ方向の拡がりを物理的に制御することができる。これにより、水平遮光部分１２Ｈの形成領域および開口部１２ＯＰの形成領域を良好に制御することができる。これは、縦型ゲートＶＧによる電荷転送のばらつきおよびノイズのばらつきを抑制することができる。
（変形例）
　図２０は、第１実施形態の変形例による画素回路のレイアウトの一例を示す平面図である。本変形例では、トレンチ部材ＴＲＥＳＳ１がＸ方向に配列された複数のトランジスタ配列間のそれぞれに設けられ、Ｙ方向に延伸している。それに伴い、ストッパ膜ＤＳＴもＸ方向に配列されたトランジスタ配列間のそれぞれに設けられており、トレンチ部材ＴＲＥＳＳ１に沿って、トレンチ部材ＴＲＥＳＳ１とＴＲＺ５２との間に設けられている。
 図２１Ａは、図２０のＢ－Ｂ線に沿った断面図である。図２１Ｂは、図２０のＣ－Ｃ線に沿った断面図である。尚、Ａ－Ａ線に沿った断面図は、図４Ａに示すものと同じである。本変形例では、図２１Ａに示すように、トレンチ部材ＴＲＥＳＳ１、ストッパ膜ＤＳＴおよび水平遮光部分１２Ｈが、隣接する２つのＴＲＺ５２間にも設けられている。また、図２１Ｂに示すように、トレンチ部材ＴＲＥＳＳ１は、隣接する２つのＭＥＭ５４間にも設けられている。
 図２２は、水平遮光部分１２Ｈ、ＴＲＺ５２およびストッパ膜ＤＳＴを示した概略平面図である。図２２を参照すると、トレンチ部材ＴＲＥＳＳ１、ストッパ膜ＤＳＴおよび水平遮光部分１２Ｈが、隣接する２つのＴＲＺ５２間にも設けられていることが分かる。水平遮光部分１２Ｈは、Ｚ方向から見たときに、ストッパ膜ＤＳＴの端部ＥＤＳＴを回り込んで、ＴＲＺ５２側にせり出しているが、ＴＲＺ５２には接触していない。即ち、水平遮光部分１２Ｈは、縦型ゲートＶＧからの距離を或る程度維持しつつ、縦型ゲートＶＧの近傍まで設けられている。水平遮光部分１２Ｈの開口部１２ＯＰは、各画素に対応して設けられ、略長方形の形状を有する。尚、開口部１２ＯＰには、半導体基板１１が存在する。
 本変形例の他の構成は、第１実施形態の対応する構成と同様でよい。従って、本変形例は、第１実施形態と同様の効果を有することができる。さらに、本変形例では、各画素間に水平遮光部分１２Ｈが設けられ、開口部１２ＯＰは各画素に対応して設けられている。これにより、開口部１２ＯＰはさらに小さくなり、ＰＬＳをさらに抑制することができる。
（第２実施形態）
 図２３は、第２実施形態による水平遮光部分１２Ｈ、ＴＲＺ５２およびストッパ膜ＤＳＴを示す概略平面図である。第２実施形態では、ＴＲＺ５２の縦型ゲートＶＧが、Ｚ方向から見たときに、ストッパ膜ＤＳＴの延伸方向（Ｙ方向）に、ストッパ膜ＤＳＴよりも水平遮光部分１２Ｈ側へ突出するように配置されている。一方、水平遮光部分１２Ｈの開口部１２ＯＰは、Ｚ方向から見たときに、Ｙ方向に対して約６０度の角度で傾斜し、複数のストッパ膜ＤＳＴの端部ＥＤＳＴから延伸する２辺１２Ｓ＿１、１２Ｓ＿２を有する。従って、水平遮光部分１２Ｈは、複数のストッパ膜ＤＳＴの外側面ＳＤＳＴ２には接触しているものの、対向面ＳＤＳＴ１には接触していない。第２実施形態では、空間１２Ｚの形成工程において、図１３に示す状態でエッチングを停止すればよい。その後の製造工程は、第１実施形態と同様である。
 よって、開口部１２ＯＰは、Ｙ方向へ突出した山型形状になる。開口部１２ＯＰは、ストッパ膜ＤＳＴの他端側においても、逆方向（－Ｙ方向）へ突出した山型形状を有する。従って、開口部１２ＯＰは、Ｚ方向から見たときに、略六角形の形状になる。
 このように開口部１２ＯＰがストッパ膜ＤＳＴの端部ＥＤＳＴにおいて山型形状を有することによって、ＴＲＺ５２の縦型ゲートＶＧが端部ＥＤＳＴから突出していても、縦型ゲートＶＧと水平遮光部分１２Ｈとの間の距離Ｄ１を維持することができる。その結果、水平遮光部分１２Ｈは、縦型ゲートＶＧによる電荷の転送を妨げることなく、裏面１１Ｂからの入射光をＴＲＺ５２およびＭＥＭ５４等から遮蔽することができる。
 第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第２実施形態は、第１実施形態と同様の効果を得ることができる。尚、図２３では、ストッパ膜ＤＳＴ間に２つの縦型ゲートＶＧがＸ方向に配列されているが、図６に示すように、ストッパ膜ＤＳＴ間に４つの縦型ゲートＶＧが配列されていてもよい。ストッパ膜ＤＳＴ間に配置される縦型ゲートＶＧの数は特に限定しない。
（変形例）
　図２４Ａおよび図２４Ｂは、第２実施形態の変形例による水平遮光部分１２Ｈ、ＴＲＺ５２およびストッパ膜ＤＳＴを示す概略平面図である。図２４Ａの変形例では、ストッパ膜ＤＳＴの端部ＥＤＳＴが傾斜しており、先端が鋭角に尖っており、先細りの形状になっている。即ち、Ｚ方向から見たときに、端部ＥＤＳＴの辺が縦型ゲートＶＧへ向くようにＸ方向に対して傾斜している。このような構成であっても、第２実施形態の効果は失われない。
 図２４Ｂの変形例では、ストッパ膜ＤＳＴの両端部ＥＤＳＴ１、ＥＤＳＴ１が傾斜しており、両端部の端部ＥＤＳＴ１、ＥＤＳＴ１が鋭角に尖っており、先細りの形状になっている。即ち、Ｚ方向から見たときに、端部ＥＤＳＴ１、ＥＤＳＴ１ＥＤＳＴの辺が縦型ゲートＶＧへ向くようにＸ方向に対して傾斜している。このような構成であっても、第２実施形態の効果は失われない。これらの変形例は、第１実施形態に適用してもよい。
（変形例）
　図２５は、第１実施形態の他の変形例による水平遮光部分１２Ｈ、ＴＲＺ５２およびストッパ膜ＤＳＴを示す概略平面図である。この変形例では、Ｚ方向から見たときに、トレンチ部材ＴＲＥＳＳ１がストッパ膜ＤＳＴの一部と重複している。
 トレンチ部材ＴＲＥＳＳ１は、ストッパ膜ＤＳＴの外側面ＳＤＳＴ２から端部ＥＤＳＴの途中まで接触しているが、対向面ＳＤＳＴ１には接触していない。一方、水平遮光部分１２Ｈは、ストッパ膜ＤＳＴの端部ＥＤＳＴの途中から対向面ＳＤＳＴ１の一部に亘って被覆する。従って、トレンチ部材ＴＲＥＳＳ１とストッパ膜ＤＳＴとの間には、水平遮光部分１２Ｈは設けられないものの、水平遮光部分１２Ｈおよび開口部１２ＯＰは、第１実施形態のそれらと同様に構成される。よって、本変形例も第１実施形態と同様の効果を得ることができる。また、トレンチ部材ＴＲＥＳＳ１がストッパ膜ＤＳＴの一部と重複しているので、本変形例は、固体撮像装置の小型化に優れる。本変形例は、第２実施形態に組み合わせてもよい。これにより、本変形例は、第２実施形態の効果を得ることができる。
（変形例）
 図２６は、第１実施形態のさらに他の変形例による固体撮像装置の構成の一例を示す断面図である。本変形例では、リセットトランジスタ、アンプトランジスタ、セレクトトランジスタ等が、別の半導体層２１１に形成され、半導体基板１１の上方の層間絶縁膜１９上に設けられている。例えば、半導体層２１１には、アンプトランジスタＡＭＰ５０が形成されており、ＦＤ５６がＡＭＰ５０のゲートに電気的に接続されている。その他のリセットトランジスタ、セレクトトランジスタ等の図示は省略している。このように構成しても、本実施形態の効果は失われない。
　上述した各実施形態では、水平遮光部分１２Ｈ、１３Ｈを形成するための図１４および図１８Ａに示す空間１２Ｚ、１３Ｚは、Ｓｉ｛１１１｝の面方位に応じてエッチングレートが異なる性質を利用した結晶異方性エッチングにて形成されることを説明した。ここで、本開示におけるＳｉ｛１１１｝基板とは、シリコン単結晶からなり、ミラー指数の表記において｛１１１｝で表される結晶面を有する基板またはウェハである。本開示におけるＳｉ｛１１１｝基板は、結晶方位が数度ずれた、例えば｛１１１｝面から最近接の［１１０］方向へ数度ずれた基板またはウェハも含む。さらに、これらの基板またはウェハ上の一部または全面にエピタキシャル法等によりシリコン単結晶を成長させたものをも含む。
　また、本開示の表記において｛１１１｝面は、対称性において互いに等価な結晶面である（１１１）面、（－１１１）面、（１－１１）面、（１１－１）面、（－１－１１）面、（－１１－１）面、（１－１－１）面および（－１－１－１）面の総称である。したがって、本開示の明細書等におけるＳｉ｛１１１｝基板という記載を、例えばＳｉ（１－１１）基板と読み替えてもよい。ここで、ミラー指数の負方向の指数を表記するためのバー符号はマイナス符号で代用している。
　また、本発明の記載における＜１１０＞方向は、対称性において互いに等価な結晶面方向である［１１０］方向、［１０１］方向、［０１１］方向、［－１１０］方向、［１－１０］方向、［－１０１］方向、［１０－１］方向、［０－１１］方向、［０１－１］方向、［－１－１０］方向、［－１０－１］方向および［０－１－１］方向の総称であり、いずれかに読み替えてもよい。但し、本開示は、素子形成面と直交する方向と、この素子形成面に直交する方向に対してさらに直交する方向（すなわち素子形成面と平行な方向）とにエッチングを行うものである。
　表１は、本発明におけるＳｉ｛１１１｝基板の結晶面である｛１１１｝面において＜１１０＞方向へのエッチングが成立することとなる面と方位との具体的な組み合わせを示したものである。
Figure JPOXMLDOC01-appb-T000001
　表１に示したように、｛１１１｝面と＜１１０＞方向との組み合わせは、９６（＝８×１２）通り存在する。しかしながら、本開示の＜１１０＞方向は、素子形成面である｛１１１｝面と直交する方向と、素子形成面と平行な方向とに限られる。すなわち、本開示のＳｉ｛１１１｝基板における素子形成面と、そのＳｉ｛１１１｝基板に対してエッチングを行う方位との組み合わせは、表１において○で示した組合せのいずれかから選択される。
　また、上記第１の実施の形態では、Ｓｉ｛１１１｝基板を用いて、Ｘ軸方向へのエッチングが進行する一方、Ｙ軸方向およびＺ軸方向には進行しない場合を例示した。しかしながら、本開示はこれに限定されず、Ｘ軸方向およびＹ軸方向の双方、または、Ｘ軸方向もしくはＹ軸方向のいずれか一方にエッチング進行方位があればよい。
　Ｓｉ基板に対して、エッチング溶液を用いた結晶異方性エッチングを行う際、例えばアルカリ溶液を用いたエッチングを行うと、アルカリ溶液によるＳｉエッチング反応では、Ｓｉの結合手とＯＨイオンの反応により進行するため、表面側に露出する未結合手が多いほどエッチングが進行しやすく、バルク側に伸びるバックボンドが多いほどエッチングが進行しにくいことが知られている。
　すなわち、水平遮光部分は基板表面と略水平方向には、Ｓｉバックボンドを１または２本、少なくとも３本より少ない数を有するの対して、基板表面と略垂直方向にはＳｉバックボンドを３本有する。バックボンドとは、例えば図２７を例に挙げて説明すると、Ｓｉ｛１１１｝面の法線に対して、Ｓｉ未結合手側を正方向とすると、反対側の負方向に伸びる結合手を表す。
　図２７は、｛１１１｝面に対して、－１９．４７°～＋１９．４７°で、バックボンド３本の例を示している。具体的に、光電変換部、水平遮光部分、電荷保持部をＳｉ｛１１１｝基板に設ける場合、水平遮光部分は、第１の方向と直交すると共に面指数｛１１１｝で表されるＳｉ｛１１１｝基板の第１の結晶面に沿った第１の面と、第１の方向に対して傾斜すると共に面指数｛１１１｝で表されるＳｉ｛１１１｝基板の第２の結晶面に沿った第２の面とを含む。また、本開示の一実施形態としての電子機器は、上記撮像装置を備えたものである。
　上述した各実施形態におけるＳｉ｛１１１｝基板には、例えば、図２８に示したように、基板表面が＜１１２＞方向に対してオフ角があるように加工された基板の場合も含まれる。オフ角が１９．４７°以下の場合、オフ角を有する基板の場合においても、＜１１１＞方向、すなわちＳｉバックボンドを３本有する方向のエッチングレートに対して、＜１１０＞方向、すなわちＳｉバックボンドを１本有する方向のエッチングレートが十分に高くなる関係性は保たれる。オフ角が大きくなるとステップ数が多くなり、ミクロな段差の密度が高くなるので、好ましくは５°以下がよい。なお、図２８の例では基板表面が＜１１２＞方向にオフ角がある場合を挙げたが、＜１１０＞方向にオフ角がある場合でも構わなく、オフ角の方向は問わない。また、Ｓｉ面方位は、Ｘ線回折法、電子線回折法、電子線後方散乱回折法などを用いて解析可能である。Ｓｉバックボンド数は、Ｓｉの結品構造で決定されているものであるため、Ｓｉ面方位を解析することによって、バックボンド数も解析可能である。
＜７．電子機器への適用例＞
　図２９は、本技術を適用した電子機器としてのカメラ２０００の構成例を示すブロック図である。
　カメラ２０００は、レンズ群などからなる光学部２００１、上述の固体撮像装置１０１など（以下、固体撮像装置１０１等という。）が適用される撮像装置（撮像デバイス）２００２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路２００３を備える。また、カメラ２０００は、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７、および電源部２００８も備える。ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６、操作部２００７および電源部２００８は、バスライン２００９を介して相互に接続されている。
　光学部２００１は、被写体からの入射光（像光）を取り込んで撮像装置２００２の撮像面上に結像する。撮像装置２００２は、光学部２００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　表示部２００５は、例えば、液晶パネルや有機ＥＬパネル等のパネル型表示装置からなり、撮像装置２００２で撮像された動画または静止画を表示する。記録部２００６は、撮像装置２００２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部２００７は、ユーザによる操作の下に、カメラ２０００が持つ様々な機能について操作指令を発する。電源部２００８は、ＤＳＰ回路２００３、フレームメモリ２００４、表示部２００５、記録部２００６および操作部２００７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、撮像装置２００２として、上述した固体撮像装置１０１等を用いることで、良好な画像の取得が期待できる。
＜８．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced　Driver　Assistance　System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３１は、撮像部１２０３１の設置位置の例を示す図である。
　図３１では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１などに示した固体撮像装置１０１等を撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、車両制御システムの優れた動作が期待できる。
　尚、本開示は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
　本技術は、以下の構成もとり得る。
（１）
　厚さ方向に対して略直交する第１面を含む半導体基板と、
　前記半導体基板に設けられ、前記第１面とは反対側の前記半導体基板の第２面からの入射光の光量に応じた電荷を光電変換により生成する光電変換部と、
　前記光電変換部に対して前記厚さ方向に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
　前記光電変換部で生成された電荷を前記光電変換部から前記電荷保持部に転送する転送トランジスタと、
　前記厚さ方向から見たときに前記電荷保持部に重複するように前記光電変換部と前記電荷保持部との間に設けられた第１遮光部と、
　前記第１遮光部と前記転送トランジスタとの間に設けられた第１トレンチ部材と、を備えた固体撮像装置。
（２）
　前記転送トランジスタは、複数の前記第１トレンチ部材の対向面の間に挟まれるように配置され、
　前記第１遮光部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の間において前記転送トランジスタに接しないように開口部を有している、（１）に記載の固体撮像装置。
（３）
　前記第１トレンチ部材は、前記厚さ方向から見たときに、該第１トレンチ部材の延伸方向に、前記転送トランジスタよりも前記第１遮光部側へ突出している、（１）または（２）に記載の固体撮像装置。
（４）
　前記第１遮光部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の端部の対向面に接触し、かつ、該対向面とは反対側の外側面に接触している、（２）または（３）に記載の固体撮像装置。
（５）
　前記第１遮光部は、前記厚さ方向から見たときに、前記転送トランジスタと接触することなく、前記第１トレンチ部材の端部から前記転送トランジスタ側にせり出している、（１）から（４）のいずれか一項に記載の固体撮像装置。
（６）
　前記第１遮光部の前記開口部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の前記対向面間において該第１トレンチ部材の延伸方向に対して略垂直方向に延伸する辺を有する、（２）から（５）のいずれか一項に記載の固体撮像装置。
（７）
　前記第１遮光部の前記開口部は、前記厚さ方向から見たときに、略四角形の形状を有する、（２）から（６）のいずれか一項に記載の固体撮像装置。
（８）
　前記第１面から前記第１遮光部まで設けられた第２トレンチ部材をさらに備え、
　前記第１トレンチ部材は、前記厚み方向から見たときに、前記第２トレンチ部材と前記転送トランジスタとの間に設けられている、（１）から（７）のいずれか一項に記載の固体撮像装置。
（９）
　前記第１トレンチ部材は、前記光電変換部、前記電荷保持部、および、前記転送トランジスタの配列間のそれぞれに設けられている、（１）から（８）のいずれか一項に記載の固体撮像装置。
（１０）
　前記転送トランジスタは、前記厚さ方向から見たときに、前記第１トレンチ部材の延伸方向に、該第１トレンチ部材よりも前記第１遮光部側へ突出している、（１）に記載の固体撮像装置。
（１１）
　前記第１遮光部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の前記対向面には接触せず、該対向面とは反対側の外側面に接触している、（１０）に記載の固体撮像装置。
（１２）
　前記第１遮光部の開口部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の延伸方向に対して約６０度の角度で傾斜し、前記複数の第１トレンチ部材の端部から延伸する２辺を有する、（１０）または（１１）に記載の固体撮像装置。
（１３）
　前記第１トレンチ部材の端部は、前記厚さ方向から見たときに、先細りの形状を有する、（１０）から（１２）のいずれか一項に記載の固体撮像装置。
（１４）
　前記第１トレンチ部材は、前記厚さ方向から見たときに、前記第１遮光部に繋がる第２トレンチ部材と一部において重複する、（１）から（１２）のいずれか一項に記載の固体撮像装置。
（１５）
　前記第２トレンチ部材は、前記厚さ方向から見たときに、前記転送トランジスタの配列間に途切れることなく連続して設けられている、（８）に記載の固体撮像装置。
（１６）
　前記第２トレンチ部材は、前記厚さ方向から見たときに、略一定の幅を有する、（１５）に記載の固体撮像装置。
（１７）
　半導体基板の第１面のうちの第１領域の両側に、複数の第１トレンチ部材を形成し、
　前記第１領域の外側から前記半導体基板へエッチングして、前記第１領域以外の領域に広がる空間を形成し、
　前記半導体基板内に設けられた光電変換部から電荷保持部へ電荷を転送する転送トランジスタを前記第１領域に形成し、
　前記空間内に遮光材料を形成することによって第１遮光部を形成することを具備する、固体撮像装置の製造方法。
（１８）
　前記空間は、前記第１面のうち前記第１領域の外側に前記第１トレンチ部材に沿って連続して延伸するトレンチを介して形成される、（１７）に記載の固体撮像装置の製造方法。
（１９）
　前記複数の第１トレンチ部材は、前記半導体基板の面方位（１１１）を有する第１面に、前記半導体基板の結晶方向＜１１０＞に略直交する方向に延伸し、
　前記空間は、前記第１領域の外側から前記半導体基板の結晶方向＜１１０＞へエッチングすることによって形成される、（１７）に記載の固体撮像装置の製造方法。

Claims (19)

  1. 　厚さ方向に対して略直交する第１面を含む半導体基板と、
    　前記半導体基板に設けられ、前記第１面とは反対側の前記半導体基板の第２面からの入射光の光量に応じた電荷を光電変換により生成する光電変換部と、
    　前記光電変換部に対して前記厚さ方向に配置され、前記光電変換部から転送される前記電荷を保持する電荷保持部と、
    　前記光電変換部で生成された電荷を前記光電変換部から前記電荷保持部に転送する転送トランジスタと、
    　前記厚さ方向から見たときに前記電荷保持部に重複するように前記光電変換部と前記電荷保持部との間に設けられた第１遮光部と、
    　前記第１遮光部と前記転送トランジスタとの間に設けられた第１トレンチ部材と、を備えた固体撮像装置。
  2. 　前記転送トランジスタは、複数の前記第１トレンチ部材の対向面の間に挟まれるように配置され、
    　前記第１遮光部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の間において前記転送トランジスタに接しないように開口部を有している、請求項１に記載の固体撮像装置。
  3. 　前記第１トレンチ部材は、前記厚さ方向から見たときに、該第１トレンチ部材の延伸方向に、前記転送トランジスタよりも前記第１遮光部側へ突出している、請求項１に記載の固体撮像装置。
  4. 　前記第１遮光部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の端部の対向面に接触し、かつ、該対向面とは反対側の外側面に接触している、請求項２に記載の固体撮像装置。
  5. 　前記第１遮光部は、前記厚さ方向から見たときに、前記転送トランジスタと接触することなく、前記第１トレンチ部材の端部から前記転送トランジスタ側にせり出している、請求項１に記載の固体撮像装置。
  6. 　前記第１遮光部の前記開口部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の前記対向面間において該第１トレンチ部材の延伸方向に対して略垂直方向に延伸する辺を有する、請求項２に記載の固体撮像装置。
  7. 　前記第１遮光部の前記開口部は、前記厚さ方向から見たときに、略四角形の形状を有する、請求項２に記載の固体撮像装置。
  8. 　前記第１面から前記第１遮光部まで設けられた第２トレンチ部材をさらに備え、
    　前記第１トレンチ部材は、前記厚み方向から見たときに、前記第２トレンチ部材と前記転送トランジスタとの間に設けられている、請求項１に記載の固体撮像装置。
  9. 　前記第１トレンチ部材は、前記転送トランジスタの配列間のそれぞれに設けられている、請求項１に記載の固体撮像装置。
  10. 　前記転送トランジスタは、前記厚さ方向から見たときに、前記第１トレンチ部材の延伸方向に、該第１トレンチ部材よりも前記第１遮光部側へ突出している、請求項１に記載の固体撮像装置。
  11. 　前記第１遮光部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の前記対向面には接触せず、該対向面とは反対側の外側面に接触している、請求項１０に記載の固体撮像装置。
  12. 　前記第１遮光部の開口部は、前記厚さ方向から見たときに、前記複数の第１トレンチ部材の延伸方向に対して約６０度の角度で傾斜し、前記複数の第１トレンチ部材の端部から延伸する２辺を有する、請求項１０に記載の固体撮像装置。
  13. 　前記第１トレンチ部材の端部は、前記厚さ方向から見たときに、先細りの形状を有する、請求項１０に記載の固体撮像装置。
  14. 　前記第１トレンチ部材は、前記厚さ方向から見たときに、前記第１遮光部に繋がる第２トレンチ部材と一部において重複する、請求項１に記載の固体撮像装置。
  15. 　前記第２トレンチ部材は、前記厚さ方向から見たときに、前記転送トランジスタの配列間に途切れることなく連続して設けられている、請求項８に記載の固体撮像装置。
  16. 　前記第２トレンチ部材は、前記厚さ方向から見たときに、略一定の幅を有する、請求項１５に記載の固体撮像装置。
  17. 　半導体基板の第１面のうちの第１領域の両側に、複数の第１トレンチ部材を形成し、
    　前記第１領域の外側から前記半導体基板へエッチングして、前記第１領域以外の領域に広がる空間を形成し、
    　前記半導体基板内に設けられた光電変換部から電荷保持部へ電荷を転送する転送トランジスタを前記第１領域に形成し、
    　前記空間内に遮光材料を形成することによって第１遮光部を形成することを具備する、固体撮像装置の製造方法。
  18. 　前記空間は、前記第１面のうち前記第１領域の外側に前記第１トレンチ部材に沿って連続して延伸するトレンチを介して形成される、請求項１７に記載の固体撮像装置の製造方法。
  19. 　前記複数の第１トレンチ部材は、前記半導体基板の面方位（１１１）を有する第１面に、前記半導体基板の結晶方向＜１１０＞に略直交する方向に延伸し、
    　前記空間は、前記第１領域の外側から前記半導体基板の結晶方向＜１１０＞へエッチングすることによって形成される、請求項１７に記載の固体撮像装置の製造方法。
PCT/JP2020/041732 2019-12-06 2020-11-09 固体撮像装置およびその製造方法 WO2021111816A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-221150 2019-12-06
JP2019221150 2019-12-06

Publications (1)

Publication Number Publication Date
WO2021111816A1 true WO2021111816A1 (ja) 2021-06-10

Family

ID=76221575

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/041732 WO2021111816A1 (ja) 2019-12-06 2020-11-09 固体撮像装置およびその製造方法

Country Status (1)

Country Link
WO (1) WO2021111816A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024057806A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2024127854A1 (ja) * 2022-12-16 2024-06-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05188148A (ja) * 1992-01-13 1993-07-30 Hamamatsu Photonics Kk 放射線検出素子
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP2015046477A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 固体撮像装置および製造方法、並びに、電子機器
JP2018148039A (ja) * 2017-03-06 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05188148A (ja) * 1992-01-13 1993-07-30 Hamamatsu Photonics Kk 放射線検出素子
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP2015046477A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 固体撮像装置および製造方法、並びに、電子機器
JP2018148039A (ja) * 2017-03-06 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024057806A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2024127854A1 (ja) * 2022-12-16 2024-06-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、電子機器

Similar Documents

Publication Publication Date Title
CN112119503B (zh) 摄像装置、摄像装置的制造方法和电子设备
WO2021112128A1 (ja) 撮像装置およびその製造方法、電子機器
WO2021100675A1 (ja) 固体撮像装置および電子機器
WO2020195825A1 (ja) 撮像装置および電子機器
WO2022181155A1 (ja) 撮像装置および電子機器
WO2021112098A1 (ja) 撮像装置およびその製造方法、電子機器
WO2021111816A1 (ja) 固体撮像装置およびその製造方法
US20220159208A1 (en) Imaging device and electronic apparatus
JP2019169668A (ja) 撮像装置および撮像装置の製造方法
WO2020045142A1 (ja) 撮像装置および電子機器
US20220013557A1 (en) Solid-state imaging device and electronic apparatus
WO2021100556A1 (ja) 撮像装置およびその製造方法、電子機器
WO2021095668A1 (ja) 固体撮像装置およびその製造方法
WO2020241163A1 (ja) 撮像装置および電子機器
US20220408051A1 (en) Imaging device and electronic apparatus
WO2021111818A1 (ja) 固体撮像装置およびその製造方法
WO2023013137A1 (ja) 撮像装置及びその製造方法、電子機器
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
WO2021100509A1 (ja) 撮像装置およびその製造方法、電子機器
WO2022080124A1 (ja) 撮像装置および撮像装置の製造方法
TW202105696A (zh) 攝像裝置及其製造方法、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20897485

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20897485

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP