WO2020054545A1 - 固体撮像装置および電子機器 - Google Patents

固体撮像装置および電子機器 Download PDF

Info

Publication number
WO2020054545A1
WO2020054545A1 PCT/JP2019/034794 JP2019034794W WO2020054545A1 WO 2020054545 A1 WO2020054545 A1 WO 2020054545A1 JP 2019034794 W JP2019034794 W JP 2019034794W WO 2020054545 A1 WO2020054545 A1 WO 2020054545A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
receiving surface
light receiving
unit
charge holding
Prior art date
Application number
PCT/JP2019/034794
Other languages
English (en)
French (fr)
Inventor
一孝 厳樫
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/272,875 priority Critical patent/US12015041B2/en
Priority to DE112019004581.4T priority patent/DE112019004581T5/de
Priority to CN201980038248.8A priority patent/CN112789725B/zh
Publication of WO2020054545A1 publication Critical patent/WO2020054545A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Definitions

  • the present disclosure relates to a solid-state imaging device and an electronic device.
  • the solid-state imaging device includes a light receiving surface and a plurality of pixels arranged to face the light receiving surface.
  • Each pixel has a photoelectric conversion unit that photoelectrically converts light incident through the light receiving surface, a charge holding unit that holds charges transferred from the photoelectric conversion unit, and a vertical gate electrode that reaches the photoelectric conversion unit.
  • Each pixel further has a plurality of light-shielding portions arranged in layers different from each other in a layer between the light receiving surface and the charge holding portion. The plurality of light shielding portions are provided at positions where light incident through the light receiving surface is not blocked from entering the photoelectric conversion portion and where no gap is formed when viewed from the light receiving surface.
  • the electronic device includes a solid-state imaging device that outputs a pixel signal according to incident light, and a signal processing circuit that processes the pixel signal.
  • the solid-state imaging device provided in the electronic device has the same configuration as the above-described solid-state imaging device.
  • a plurality of light blocking units that block light incident through the light receiving surface from entering the charge holding unit are provided.
  • a structure that blocks light shielding such as a vertical gate electrode
  • light incident through the light receiving surface can be adjusted.
  • a plurality of light-shielding portions that block light incident through the light-receiving surface from entering the charge-holding portion are provided. Noise caused by light incident on the section can be reduced.
  • the effects of the present technology are not necessarily limited to the effects described here, and may be any of the effects described in this specification.
  • FIG. 1 is a diagram illustrating an example of a schematic configuration of a solid-state imaging device according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a circuit configuration of a sensor pixel in FIG. 1.
  • FIG. 2 is a diagram illustrating an example of a cross-sectional configuration of a sensor pixel in FIG. 1.
  • FIG. 2 is a perspective view schematically illustrating an example of a schematic configuration of a sensor pixel in FIG. 1.
  • FIG. 5 is a diagram illustrating an example of a planar configuration in Sec1 of FIG. 4.
  • FIG. 5 is a diagram illustrating an example of a planar configuration in Sec2 of FIG. 4.
  • FIG. 5 is a diagram illustrating an example of a planar configuration in Sec3 of FIG. 4.
  • FIG. 4 is a diagram illustrating an example of a method of manufacturing the solid-state imaging device in FIG. 1.
  • FIG. 9 is a diagram illustrating a manufacturing process following FIG. 8.
  • FIG. 10 is a diagram illustrating a manufacturing process following FIG. 9.
  • FIG. 11 is a diagram illustrating a manufacturing process following FIG. 10.
  • FIG. 12 is a diagram illustrating a manufacturing process following FIG. 11.
  • FIG. 13 is a diagram illustrating a manufacturing process following FIG. 12.
  • FIG. 14 is a diagram illustrating a manufacturing process following FIG. 13.
  • FIG. 15 is a diagram illustrating a manufacturing process following FIG. 14.
  • FIG. 16 is a view illustrating a manufacturing process following FIG. 15.
  • FIG. 16 is a view illustrating a manufacturing process following FIG. 15.
  • FIG. 16 is a view illustrating a manufacturing process following FIG. 15.
  • FIG. 15 is a view illustrating a manufacturing process following FIG. 15.
  • FIG. 16 is a view illustrating a manufacturing process following FIG.
  • FIG. 17 is a view illustrating a manufacturing process following FIG. 16.
  • FIG. 19 is a diagram illustrating a manufacturing process following FIG. 18.
  • FIG. 20 is a diagram illustrating a manufacturing process following FIG. 19.
  • FIG. 21 is a diagram illustrating a manufacturing process following FIG. 20.
  • FIG. 22 is a diagram illustrating a manufacturing process continued from FIG. 21.
  • FIG. 23 is a diagram illustrating a manufacturing process continued from FIG. 22.
  • FIG. 7 is a diagram illustrating an example of a cross-sectional configuration of a sensor pixel of a solid-state imaging device according to a comparative example. It is a figure which represents the modification of the schematic structure of the image sensor element of FIG. 4 perspectively.
  • FIG. 7 is a diagram illustrating an example of a cross-sectional configuration of a sensor pixel of a solid-state imaging device according to a comparative example. It is a figure which represents the modification of the schematic structure of the image sensor element of FIG. 4 perspectively.
  • FIG. 9 is a diagram perspectively illustrating a modification of the schematic configuration of the sensor pixel in FIG. 4.
  • FIG. 11 is a diagram illustrating an example of a schematic configuration of an imaging system including an imaging device according to the embodiment and a modification thereof. It is a block diagram showing an example of a schematic structure of a vehicle control system. It is explanatory drawing which shows an example of the installation position of a vehicle exterior information detection part and an imaging part.
  • Embodiment solid-state imaging device
  • Modification solid-state imaging device
  • Application example imaging system
  • FIG. 27 Example of application to a moving object: FIGS. 28 and 29
  • a solid-state imaging device 1 according to an embodiment of the present disclosure will be described.
  • the solid-state imaging device 1 is, for example, a back-illuminated image sensor of a global shutter system including a complementary metal oxide semiconductor (CMOS) image sensor or the like.
  • CMOS complementary metal oxide semiconductor
  • the solid-state imaging device 1 captures an image by receiving light from a subject, photoelectrically converting the light, and generating an image signal.
  • the solid-state imaging device 1 outputs a pixel signal according to the incident light.
  • the global shutter method is a method of performing global exposure in which exposure is basically started simultaneously for all pixels and exposure is completed for all pixels simultaneously.
  • all pixels are all pixels in a portion appearing in an image, and a dummy pixel or the like is excluded.
  • a method of moving the global exposure area while performing global exposure in units of a plurality of rows (for example, several tens of rows) instead of all pixels simultaneously may be used. It is included in the global shutter system.
  • the global shutter method also includes a method in which global exposure is performed on pixels in a predetermined area instead of all of the pixels in a portion appearing in an image.
  • a back-illuminated image sensor receives light from a subject between a light receiving surface on which light from the subject is incident and a wiring layer provided with wiring such as transistors for driving each pixel, and outputs an electric signal.
  • the image sensor has a configuration in which a photoelectric conversion unit such as a photodiode that converts light into a light is provided. Note that the present disclosure is not limited to application to a CMOS image sensor.
  • FIG. 1 illustrates an example of a schematic configuration of a solid-state imaging device 1 according to an embodiment of the present disclosure.
  • the solid-state imaging device 1 includes a pixel array unit 10 in which a plurality of sensor pixels 11 that perform photoelectric conversion are arranged in a matrix.
  • the sensor pixel 11 corresponds to a specific example of “pixel” in the present disclosure.
  • FIG. 2 illustrates an example of a circuit configuration of the sensor pixel 11 and the readout circuit 12 (described later).
  • FIG. 3 illustrates an example of a cross-sectional configuration of the sensor pixel 11 and the readout circuit 12.
  • the solid-state imaging device 1 is configured by, for example, bonding two substrates (a first substrate 30 and a second substrate 40).
  • the first substrate 30 has a plurality of sensor pixels 11 on the semiconductor substrate 31.
  • the plurality of sensor pixels 11 are provided in a matrix at positions facing the back surface (light receiving surface 31A) of the semiconductor substrate 31.
  • the first substrate 30 further has a plurality of readout circuits 12 on the semiconductor substrate 31.
  • Each readout circuit 12 outputs a pixel signal based on the electric charge output from the sensor pixel 11.
  • the plurality of readout circuits 12 are provided, for example, one for every four sensor pixels 11. At this time, the four sensor pixels 11 share one readout circuit 12.
  • “shared” indicates that the outputs of the four sensor pixels 11 are input to the common readout circuit 12.
  • the read circuit 12 has, for example, a reset transistor RST, a selection transistor SEL, and an amplification transistor AMP.
  • the first substrate 30 has a plurality of pixel drive lines extending in the row direction and a plurality of data output lines VSL extending in the column direction.
  • the pixel drive line is a wiring to which a control signal for controlling the output of the electric charge accumulated in the sensor pixel 11 is applied, and extends, for example, in the row direction.
  • the data output line VSL is a wiring that outputs a pixel signal output from each readout circuit 12 to the logic circuit 20, and extends, for example, in the column direction.
  • the second substrate 40 has the logic circuit 20 for processing pixel signals on the semiconductor substrate 41.
  • the logic circuit 20 includes, for example, a vertical drive circuit 21, a column signal processing circuit 22, a horizontal drive circuit 23, and a system control circuit 24.
  • the logic circuit 20 (specifically, the horizontal drive circuit 23) outputs an output voltage for each sensor pixel 11 to the outside.
  • the vertical drive circuit 21 sequentially selects, for example, a plurality of sensor pixels 11 for each predetermined unit pixel row.
  • Predetermined unit pixel row refers to a pixel row in which pixels can be selected at the same address.
  • the layout of the plurality of sensor pixels 11 sharing the readout circuit 12 is 2 pixel rows ⁇ n pixel columns (n is an integer of 1 or more).
  • a “predetermined unit pixel row” is present, it refers to two pixel rows.
  • the layout of the plurality of sensor pixels 11 sharing the readout circuit 12 is 4 pixel rows ⁇ n pixel columns (n is an integer of 1 or more)
  • the “predetermined unit pixel row” is 4 pixel rows Pointing to.
  • the column signal processing circuit 22 performs, for example, a correlated double sampling (CDS) process on the pixel signal output from each sensor pixel 11 in the row selected by the vertical drive circuit 21.
  • the column signal processing circuit 22 extracts a signal level of a pixel signal by performing, for example, a CDS process, and holds pixel data corresponding to the amount of light received by each sensor pixel 11.
  • the column signal processing circuit 22 has, for example, a column signal processing unit 22A for each data output line VSL.
  • the column signal processing unit 22A includes, for example, a single slope A / D converter.
  • the single slope A / D converter includes, for example, a comparator and a counter circuit.
  • the horizontal drive circuit 23 sequentially outputs, for example, the pixel data held in the column signal processing circuit 22 to the outside.
  • the system control circuit 24 controls driving of each block (the vertical drive circuit 21, the column signal processing circuit 22, and the horizontal drive circuit 23) in the logic circuit 20, for example.
  • Each sensor pixel 11 has a common component.
  • Each sensor pixel 11 includes, for example, a photodiode PD, a first transfer transistor TRX, a second transfer transistor TRM, a charge holding unit MEM, a third transfer transistor TRG, a floating diffusion FD, and a discharge transistor OFG.
  • the first transfer transistor TRX, the second transfer transistor TRM, the third transfer transistor TRG, and the discharge transistor OFG are, for example, NMOS (Metal Oxide Semiconductor) transistors.
  • the photodiode PD corresponds to a specific example of “a photoelectric conversion element” of the present disclosure.
  • the first transfer transistor TRX corresponds to a specific example of “transfer transistor” of the present disclosure.
  • the photodiode PD photoelectrically converts the light L incident through the light receiving surface 31A.
  • the photodiode PD performs a photoelectric conversion and generates an electric charge according to the amount of received light.
  • the photodiode PD is, for example, a PN junction photoelectric conversion element configured by an N-type semiconductor region 32A and a P-type semiconductor region 32B provided in the semiconductor substrate 31.
  • the cathode of the photodiode PD is electrically connected to the source of the first transfer transistor TRX, and the anode of the photodiode PD is electrically connected to a reference potential line (for example, ground GND).
  • the first transfer transistor TRX is connected between the photodiode PD and the second transfer transistor TRM, and is stored in the photodiode PD according to a control signal applied to a gate electrode (vertical gate electrode VG). The transferred charge is transferred to the second transfer transistor TRM.
  • the first transfer transistor TRX transfers a charge from the photodiode PD to the charge holding unit MEM.
  • the first transfer transistor TRX has a vertical gate electrode VG.
  • the drain of the first transfer transistor TRX is electrically connected to the source of the second transfer transistor TRM, and the gate of the first transfer transistor TRX is connected to a pixel drive line.
  • the second transfer transistor TRM is connected between the first transfer transistor TRX and the third transfer transistor TRG, and controls the potential of the charge holding unit MEM according to a control signal applied to the gate electrode. For example, when the second transfer transistor TRM is turned on, the potential of the charge holding unit MEM becomes deep, and when the second transfer transistor TRM is turned off, the potential of the charge holding unit MEM becomes shallow. Then, for example, when the first transfer transistor TRX and the second transfer transistor TRM are turned on, the charge accumulated in the photodiode PD is transferred to the charge holding unit MEM via the first transfer transistor TRX and the second transfer transistor TRM. Will be transferred.
  • the drain of the second transfer transistor TRM is electrically connected to the source of the third transfer transistor TRG, and the gate of the second transfer transistor TRM is connected to a pixel driving line.
  • the charge holding unit MEM is a region for temporarily holding charges accumulated in the photodiode PD in order to realize a global shutter function.
  • the charge holding unit MEM holds the charge transferred from the photodiode PD.
  • the third transfer transistor TRG is connected between the second transfer transistor TRM and the floating diffusion FD, and transfers the charge held in the charge holding unit MEM to the floating diffusion according to a control signal applied to the gate electrode. Transfer to FD. For example, when the second transfer transistor TRM is turned off and the third transfer transistor TRG is turned on, the charge held in the charge holding unit MEM is transferred to the floating diffusion FD via the second transfer transistor TRM and the third transfer transistor TRG. Is forwarded to The drain of the third transfer transistor TRG is electrically connected to the floating diffusion FD, and the gate of the third transfer transistor TRG is connected to a pixel drive line.
  • the floating diffusion FD is a floating diffusion region that temporarily holds the charge output from the photodiode PD via the third transfer transistor TRG.
  • a reset transistor RST is connected to the floating diffusion FD
  • a vertical signal line VSL is connected to the floating diffusion FD via an amplification transistor AMP and a selection transistor SEL.
  • the drain transistor OFG In the drain transistor OFG, the drain is connected to the power supply line VDD, and the source is connected between the first transfer transistor TRX and the second transfer transistor TRM.
  • the discharge transistor OFG initializes (resets) the photodiode PD according to a control signal applied to the gate electrode. For example, when the first transfer transistor TRX and the discharge transistor OFG are turned on, the potential of the photodiode PD is reset to the potential level of the power supply line VDD. That is, the initialization of the photodiode PD is performed. Further, the discharging transistor OFG forms, for example, an overflow path between the first transfer transistor TRX and the power supply line VDD, and discharges charges overflowing from the photodiode PD to the power supply line VDD.
  • the drain is connected to the power supply line VDD, and the source is connected to the floating diffusion FD.
  • the reset transistor RST initializes (resets) each region from the charge holding unit MEM to the floating diffusion FD according to a control signal applied to the gate electrode. For example, when the third transfer transistor TRG and the reset transistor RST are turned on, the potentials of the charge holding unit MEM and the floating diffusion FD are reset to the potential level of the power supply line VDD. That is, the charge holding unit MEM and the floating diffusion FD are initialized.
  • the amplification transistor AMP has a gate electrode connected to the floating diffusion FD, a drain connected to the power supply line VDD, and serves as an input portion of a source follower circuit for reading out a charge obtained by photoelectric conversion in the photodiode PD. That is, the source of the amplification transistor AMP is connected to the vertical signal line VSL via the selection transistor SEL, thereby forming a source follower circuit with a constant current source connected to one end of the vertical signal line VSL.
  • the selection transistor SEL is connected between the source of the amplification transistor AMP and the vertical signal line VSL, and a control signal is supplied to the gate electrode of the selection transistor SEL as a selection signal.
  • the selection transistor SEL is turned on when the control signal is turned on, and the sensor pixel 11 connected to the selection transistor SEL is turned on.
  • the sensor pixel 11 enters the selected state, the pixel signal output from the amplification transistor AMP is read out to the column signal processing circuit 22 via the vertical signal line VSL.
  • FIG. 4 is a perspective view schematically illustrating an example of a schematic configuration of the sensor pixel 11.
  • FIG. 5 illustrates an example of a planar configuration in Sec1 of FIG.
  • FIG. 6 illustrates an example of a planar configuration in Sec2 of FIG.
  • FIG. 7 illustrates an example of a planar configuration in Sec3 of FIG.
  • the layout of various transistors (the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL) included in the readout circuit 12 and the layout of metal buried portions 34A and 36A described later are included in the planar configuration in Sec1 of FIG. are superimposed. Further, FIG.
  • the first substrate 30 is configured by laminating a semiconductor layer 33 and an insulating layer 32 on a semiconductor substrate 31 in this order. That is, the insulating layer 32 is formed in contact with the upper surface of the semiconductor layer 33.
  • a first transfer transistor TRX, a second transfer transistor TRM, a charge holding unit MEM, a third transfer transistor TRG, a floating diffusion FD, and a discharge transistor OFG are formed on the upper surface of the semiconductor layer 33.
  • a charge holding unit MEM is formed near the upper surface of the semiconductor layer 33. Therefore, the upper surface of the semiconductor layer 33 is the formation surface 31B of the first transfer transistor TRX and the like.
  • a stacked body including the semiconductor substrate 31 and the semiconductor layer 33 can be regarded as a semiconductor substrate.
  • each sensor pixel 11 is formed on a stacked body (semiconductor substrate) including the semiconductor substrate 31 and the semiconductor layer 33.
  • gate electrodes of the first transfer transistor TRX, the second transfer transistor TRM, the third transfer transistor TRG, and the drain transistor OFG, wirings connected to these gate electrodes, and the like are provided.
  • the gate electrodes of the first transfer transistor TRX, the second transfer transistor TRM, the third transfer transistor TRG, and the discharge transistor OFG, and the wiring connected to these gate electrodes are formed of, for example, a metal material.
  • the gate electrode (vertical gate electrode VG) of the first transfer transistor TRX may be formed of polysilicon.
  • the semiconductor substrates 31 and 41 are formed of, for example, a silicon substrate.
  • the semiconductor layer 33 is composed of, for example, a silicon layer formed by epitaxial crystal growth.
  • the semiconductor substrate 31 has a P-type semiconductor region 32B in a part of the upper surface and in the vicinity thereof, and an N-type semiconductor having a conductivity type different from that of the P-type semiconductor region 32B in a region deeper than the P-type semiconductor region 32B. It has a region 32A.
  • the P-type semiconductor region 32B is provided on the surface of the semiconductor substrate 31 opposite to the light receiving surface 31A.
  • the conductivity type of the P-type semiconductor region 32B is P-type.
  • the conductivity type of the N-type semiconductor region 32A is different from that of the P-type semiconductor region 32B, and is N-type.
  • the semiconductor substrate 31 has, for example, a floating diffusion FD and a charge holding unit MEM of different conductivity types from the P-type semiconductor region 32B in the P-type semiconductor region 32B.
  • the gate electrode (vertical gate electrode VG) of the first transfer transistor TRX is formed to extend from the upper surface (formation surface 31B) of the semiconductor layer 33 in the thickness direction (normal direction) of the semiconductor substrate 31.
  • the gate electrode (vertical gate electrode VG) of the first transfer transistor TRX extends from the formation surface 31B to a depth reaching the N-type semiconductor region 32A.
  • the gate electrode (vertical gate electrode VG) of the first transfer transistor TRX has, for example, a rod shape extending in the thickness direction (normal direction) of the semiconductor substrate 31.
  • the first substrate 30 further has, for example, a fixed charge film 36 that is in contact with the back surface (light receiving surface 31A) of the semiconductor substrate 31.
  • the fixed charge film 36 has negative fixed charges in order to suppress generation of dark current due to the interface state on the light receiving surface 31A side of the semiconductor substrate 31.
  • the fixed charge film 36 is formed of, for example, an insulating film having a negative fixed charge. Examples of a material for such an insulating film include hafnium oxide, zircon oxide, aluminum oxide, titanium oxide, and tantalum oxide. Due to the electric field induced by the fixed charge film 36, a hole accumulation layer is formed at the interface on the light receiving surface 31A side of the semiconductor substrate 31. This hole accumulation layer suppresses generation of electrons from the interface.
  • the first substrate 30 further has, for example, a color filter 37.
  • the color filter 37 is provided on the light receiving surface 31A side of the semiconductor substrate 31.
  • the color filter 37 is provided, for example, in contact with the fixed charge film 36, and is provided at a position facing the sensor pixel 11 via the fixed charge film 36.
  • Each sensor pixel 11 has a light receiving lens 50 on the back surface (light receiving surface 31A) side of the semiconductor substrate 31. That is, the solid-state imaging device 1 includes a plurality of light receiving lenses 50 provided one for each sensor pixel 11. The plurality of light receiving lenses 50 are provided one by one for each photodiode PD, and are arranged at positions facing the photodiode PD. That is, the solid-state imaging device 1 is a back-illuminated imaging device.
  • the light receiving lens 50 is provided, for example, in contact with the color filter 37, and is provided at a position facing the sensor pixel 11 via the color filter 37 and the fixed charge film 36.
  • the first substrate 30 has element isolation portions 51, 52, 54, 55 for electrically and optically isolating two adjacent sensor pixels 11 from each other.
  • the element isolation portions 51, 52, 54, and 55 are formed to extend in the normal direction (thickness direction) of the semiconductor substrate 31.
  • the element isolation portions 51 and 52 are stacked in the semiconductor substrate 31 and the semiconductor layer 33 in the normal direction (thickness direction) of the semiconductor substrate 31. That is, the element isolation portions 51 and 52 are connected to each other.
  • the structure including the element isolation portions 51 and 52 extends from the light receiving surface 31A to the formation surface 31B. That is, the structure including the element isolation portions 51 and 52 penetrates through the semiconductor substrate 31 and the semiconductor layer 33.
  • the element isolation portions 54 and 55 are stacked in the semiconductor substrate 31 and the semiconductor layer 33 in the normal direction (thickness direction) of the semiconductor substrate 31. That is, the element isolation portions 54 and 55 are connected to each other.
  • the structure including the element isolation portions 54 and 55 extends from the light receiving surface 31A to the formation surface 31B. That is, the structure including the element isolation portions 54 and 55 penetrates the semiconductor substrate 31 and the semiconductor layer 33.
  • the element isolation portions 51 and 54 are integrally formed, for example, so as to surround the sensor pixel 11 (particularly, the photodiode PD) in the horizontal plane direction.
  • the element separation units 52 and 55 are formed integrally, and for example, include the sensor pixel 11 (particularly, the first transfer transistor TRX, the second transfer transistor TRM, the charge holding unit MEM, the third transfer transistor TRG, the floating diffusion FD, and the like).
  • the discharge transistor OFG is formed so as to surround the discharge transistor OFG in a horizontal plane direction.
  • the element isolation portions 51 and 54 are formed, for example, so as to surround the sensor pixel 11 (particularly, the photodiode PD) in a horizontal plane direction, and further extend in a normal direction (thickness direction) of the semiconductor substrate 31. It is formed.
  • the element isolation sections 51 and 54 are configured to include a DTI (Deep Trench Isolation) structure.
  • This DTI has a BDTI (Back @ DTI) structure formed from the back surface (light receiving surface 31A) side of the semiconductor substrate 31.
  • This BDTI structure is formed to extend in the normal direction (thickness direction) of the semiconductor substrate 31.
  • This BDTI structure is formed between two photodiodes PD adjacent to each other.
  • This BDTI structure is provided in a trench H1 provided in the semiconductor substrate 31.
  • the DTI includes an insulating film 51B in contact with the inner wall of the trench H1 provided in the semiconductor substrate 31, and a metal buried portion 51A provided inside the insulating film 51B.
  • the upper part of the metal buried part 51A and the lower part of the metal buried part 52A described later are connected to each other.
  • a composite including the metal buried portion 51A and a metal buried portion 52A described below corresponds to a specific example of the “separation portion” of the present disclosure.
  • the composite including the metal buried portion 51A and the metal buried portion 52A electrically and optically separates each sensor pixel 11.
  • the composite including the metal buried portion 51A and the metal buried portion 52A is formed to extend from the light receiving surface 31A to the formation surface 31B. That is, the composite including the metal buried portion 51A and the metal buried portion 52A penetrates the stacked body (semiconductor substrate) including the semiconductor substrate 31 and the semiconductor layer 33.
  • the insulating film 51B is, for example, an oxide film formed by thermally oxidizing the semiconductor substrate 31, and is formed of, for example, silicon oxide.
  • the metal buried portion 51A is a ring-shaped metal layer surrounding the sensor pixel 11 (particularly, the photodiode PD) in a horizontal plane direction.
  • the metal buried portion 51A electrically and optically separates two adjacent sensor pixels 11 (particularly, photodiodes PD).
  • the metal buried portion 51A is formed using, for example, CVD (Chemical Vapor Deposition).
  • the metal buried portion 51A is formed of, for example, aluminum or an aluminum alloy.
  • the first substrate 30 further has, for example, a solid-phase diffusion layer 34 in contact with the surface of the element isolation portion 51 (trench H1).
  • the conductivity type of the solid-phase diffusion layer 34 is different from that of the N-type semiconductor region 32A, and is P-type.
  • the solid-phase diffusion layer 34 is in contact with the P-type semiconductor region 32B and is electrically connected to the P-type semiconductor region 32B.
  • the solid-phase diffusion layer 34 is formed by diffusing a p-type impurity from the inner surface of the trench H1 provided in the semiconductor substrate 31, and reduces mixing of dark current into the photodiode PD.
  • the DTI includes an insulating film 54B in contact with the inner wall of the trench H1 provided in the semiconductor substrate 31 and a metal buried portion 54A provided inside the insulating film 54B.
  • the upper part of the metal embedding part 54A and the lower part of the metal embedding part 55A described later are connected to each other.
  • a composite including the metal buried portion 54A and a metal buried portion 55A described below corresponds to a specific example of the “separation portion” of the present disclosure.
  • the composite including the metal buried portion 54A and the metal buried portion 55A electrically and optically separates each sensor pixel 11.
  • the composite including the metal buried portion 54A and the metal buried portion 55A is formed to extend from the light receiving surface 31A to the formation surface 31B. That is, the composite including the metal buried portion 54A and the metal buried portion 55A penetrates the stacked body (semiconductor substrate) including the semiconductor substrate 31 and the semiconductor layer 33.
  • the insulating film 54B is, for example, an oxide film formed by thermally oxidizing the semiconductor substrate 31, and is formed of, for example, silicon oxide.
  • the metal buried portion 54A is a ring-shaped metal layer that surrounds the sensor pixel 11 (particularly, the photodiode PD) in a horizontal plane direction.
  • the metal buried portion 54A electrically and optically separates two adjacent sensor pixels 11 (particularly, photodiodes PD).
  • the metal buried portion 54A is formed by using, for example, CVD.
  • the metal buried portion 54A is formed of, for example, aluminum or an aluminum alloy.
  • the first substrate 30 further has, for example, a solid-phase diffusion layer 35 in contact with the surface of the element isolation portion 54 (trench H1).
  • the conductivity type of the solid-phase diffusion layer 35 is different from the conductivity type of the N-type semiconductor region 32A, and is P-type.
  • the solid-phase diffusion layer 35 is in contact with the P-type semiconductor region 32B and is electrically connected to the P-type semiconductor region 32B.
  • the solid-phase diffusion layer 35 is formed by diffusing a p-type impurity from the inner surface of the trench H1 provided in the semiconductor substrate 31, and reduces mixing of dark current into the photodiode PD.
  • the element separation unit 52 surrounds the sensor pixel 11 (particularly, the first transfer transistor TRX, the second transfer transistor TRM, the charge holding unit MEM, the third transfer transistor TRG, the floating diffusion FD, and the discharge transistor OFG) in a horizontal plane direction. And extend in the normal direction (thickness direction) of the semiconductor substrate 31.
  • the element isolation part 52 is provided at a position facing the element isolation part 51 in the normal direction (thickness direction) of the semiconductor substrate 31.
  • the element isolation portion 52 includes, for example, an insulating film 52B in contact with the inner wall of the trench H3 provided in the semiconductor layer 33, and a metal buried portion 52A provided inside the insulating film 52B.
  • the insulating film 52B is, for example, an oxide film formed by thermally oxidizing the semiconductor substrate 31, and is formed of, for example, silicon oxide.
  • the metal buried portion 52A surrounds the sensor pixel 11 (particularly, the first transfer transistor TRX, the second transfer transistor TRM, the charge holding portion MEM, the third transfer transistor TRG, the floating diffusion FD, and the discharge transistor OFG) in a horizontal plane direction. It is a shaped metal layer.
  • the metal buried portion 52A electrically connects two sensor pixels 11 (in particular, the first transfer transistor TRX, the second transfer transistor TRM, the charge holding portion MEM, the third transfer transistor TRG, the floating diffusion FD, and the discharge transistor OFG) adjacent to each other. And optically separated.
  • the metal buried portion 52A is formed using, for example, CVD.
  • the metal buried portion 52A is formed of, for example, aluminum or an aluminum alloy.
  • the element separating section 55 surrounds the sensor pixel 11 (in particular, the first transfer transistor TRX, the second transfer transistor TRM, the charge holding section MEM, the third transfer transistor TRG, the floating diffusion FD, and the discharge transistor OFG) in a horizontal plane direction. And extend in the normal direction (thickness direction) of the semiconductor substrate 31.
  • the element isolation section 55 is provided at a position facing the element isolation section 54 in the normal direction (thickness direction) of the semiconductor substrate 31.
  • the element isolation portion 55 includes, for example, an insulating film 55B in contact with the inner wall of the trench H2 provided in the semiconductor layer 33, and a metal buried portion 55A provided inside the insulating film 55B.
  • the insulating film 55B is, for example, an oxide film formed by thermally oxidizing the semiconductor substrate 31, and is formed of, for example, silicon oxide.
  • the metal buried portion 55A surrounds the sensor pixel 11 (in particular, the first transfer transistor TRX, the second transfer transistor TRM, the charge holding portion MEM, the third transfer transistor TRG, the floating diffusion FD, and the discharge transistor OFG) in a horizontal plane direction. It is a shaped metal layer.
  • the metal buried portion 55A electrically connects two sensor pixels 11 (particularly, the first transfer transistor TRX, the second transfer transistor TRM, the charge holding portion MEM, the third transfer transistor TRG, the floating diffusion FD, and the discharge transistor OFG) adjacent to each other. And optically separated.
  • the metal buried portion 55A is formed by using, for example, CVD.
  • the metal buried portion 55A is formed of, for example, aluminum or an aluminum alloy.
  • the first substrate 30 further has light-shielding portions 53 and 56 arranged in layers different from each other in a layer between the light receiving surface 31A and the charge holding portion MEM.
  • the light-shielding portions 53 and 56 are located at positions where the light L incident via the light receiving surface 31A is not blocked from entering the photoelectric conversion unit MEM and where no gap is formed when viewed from the light receiving surface 31A. Is provided.
  • the light shielding portion 53 is formed to extend in a layer between the photodiode PD and the charge holding portion MEM.
  • the light-shielding portion 53 has an opening 53H through which the vertical gate electrode VG penetrates, and blocks light L that has entered through the light receiving surface 31A from entering the charge holding portion MEM except at the opening 53H. .
  • the light-shielding portion 56 is disposed in a layer between the light-receiving surface 31A and the light-shielding portion 53 and at least at a position facing the opening 53H. The light-shielding portion 56, together with the light-shielding portion 53, blocks the light L that has entered through the light receiving surface 31A from entering the charge holding portion MEM.
  • the light shielding portion 53 includes, for example, an insulating film 53B in contact with the inner wall of the hollow portion 58 provided in the first substrate 30, and a metal buried portion 53A provided inside the insulating film 53B.
  • the metal buried portion 53A corresponds to a specific example of “light shielding portion” of the present disclosure.
  • the insulating film 53B is formed using, for example, CVD.
  • the insulating film 53B is formed of, for example, a dielectric material such as SiO 2 .
  • the insulating film 53B has, for example, a laminated structure including a SiO 2 film (silicon oxide film), an SCF film, and an SiO 2 film (silicon oxide film). Note that the insulating film 53B may be a single-layer film made of SiO 2 (silicon oxide).
  • the metal buried portion 53A is formed by using, for example, CVD.
  • the metal buried portion 53A may be formed collectively by using, for example, CVD.
  • the metal buried portion 53A is formed of, for example, aluminum or an aluminum alloy.
  • the metal buried portion 53A is formed in contact with an upper portion of the metal buried portion 51A of the device isolation portion 51 and a lower portion of the metal buried portion 52A of the device isolation portion 52.
  • the metal buried portion 53A blocks light incident through the back surface (light receiving surface 31A) of the semiconductor substrate 31 from entering the charge holding portion MEM.
  • the metal buried portion 53A is arranged in a layer between the photodiode PD and the charge holding portion MEM.
  • the metal buried portion 53A is a sheet-shaped metal layer extending in the normal direction (thickness direction) of the semiconductor substrate 31.
  • the metal buried portion 53A has an opening 53H through which the vertical gate electrode VG passes.
  • the insulating film 53B covers the metal buried portion 53A, and insulates the metal buried portion 53A from the vertical gate electrode VG.
  • the metal buried portion 53A and the vertical gate electrode VG are formed, for example, via the insulating film 53B and a part of the semiconductor layer 33 (hereinafter, referred to as “semiconductor portion 33A”).
  • the light-shielding portion 56 includes, for example, an insulating film 56B in contact with the inner wall of the hollow portion 57 provided in the first substrate 30, and a metal buried portion 56A provided inside the insulating film 56B.
  • the metal buried portion 56A corresponds to a specific example of “light shielding portion” of the present disclosure.
  • the insulating film 56B is formed using, for example, CVD.
  • the insulating film 56B is formed of, for example, a dielectric material such as SiO 2 .
  • the insulating film 56B has, for example, a laminated structure including a SiO 2 film (silicon oxide film), an SCF film, and a SiO 2 film (silicon oxide film). Note that the insulating film 56B may be a single-layer film made of SiO 2 (silicon oxide).
  • the metal buried portion 56A is formed by using, for example, CVD.
  • the metal buried portion 56A may be formed collectively by using, for example, CVD.
  • the metal buried portion 56A is formed of, for example, aluminum or an aluminum alloy.
  • the metal buried portion 56A is formed in contact with an upper portion of the metal buried portion 54A of the element isolation portion 54 and a lower portion of the metal buried portion 55A of the element isolation portion 55.
  • the metal buried portion 56A blocks light incident through the back surface (light receiving surface 31A) of the semiconductor substrate 31 from entering the charge holding portion MEM.
  • the metal buried portion 56A is arranged in a layer between the light receiving surface 31A and the light shielding portion 53 and at least at a position facing the opening 53H.
  • the metal buried portion 56A is a sheet-shaped metal layer extending in the normal direction (thickness direction) of the semiconductor substrate 31.
  • the insulating film 56B covers the metal buried portion 56A, and insulates the metal buried portion 56A from the vertical gate electrode VG.
  • the metal buried portion 56A and the vertical gate electrode VG are formed, for example, via the insulating film 56B and a part of the semiconductor substrate 31.
  • an N-type semiconductor region 32A is formed on a semiconductor substrate 31 made of a silicon substrate. Subsequently, a trench H1 for pixel separation is formed in a lattice shape at a predetermined position of the semiconductor substrate 31 (FIG. 8).
  • the sacrificial layer provided at a predetermined location in the semiconductor substrate 31 is removed by wet etching using a predetermined chemical solution.
  • a cavity portion 57 extending in the lamination plane direction is formed (FIG. 10).
  • a chemical mixed with HF, H 2 O 2 , and CH 3 COOH is used as the chemical at this time.
  • the sacrificial layer is formed of, for example, a material (for example, SiGe) that lattice-matches with silicon.
  • a P-type semiconductor region 32B is formed on the semiconductor substrate 31 (FIG. 11).
  • the photodiode PD is formed in the portion surrounded by the trench H1 in the N-type semiconductor region 32A and the P-type semiconductor region 32B.
  • a semiconductor layer 33 is formed on the upper surface of the semiconductor substrate 31 by epitaxial growth, a trench communicating with the trench H1 is formed in the semiconductor layer 33, and the solid-phase diffusion layers 34, 35 and The insulating films 51B and 54B are formed (FIG. 12).
  • the sacrificial layer provided at a predetermined location in the semiconductor layer 33 is removed by wet etching using a predetermined chemical solution.
  • a cavity 58 extending in the in-plane direction of the lamination is formed (FIG. 13).
  • a chemical mixed with HF, H 2 O 2 , and CH 3 COOH is used as the chemical at this time.
  • the sacrificial layer is formed of, for example, a material (for example, SiGe) that lattice-matches with silicon.
  • trenches H2 and H3 are formed in a lattice shape at a location facing the trench H1.
  • the trench H2 is formed so that the trench H2 communicates with the cavity 57
  • the trench H3 is formed such that the trench H3 communicates with the cavity 58.
  • insulating films 52B, 53B, 55B, 56B are formed on the entire inner surfaces of the trenches H2, H3 and the cavities 57, 58, and then the polysilicon layer 52A is buried in the trenches H2, H3 and the cavities 57, 58. ', 53A', 55A 'and 56A' are formed (FIG. 14). After that, the surface is flattened by surface polishing by CMP. Next, the floating diffusion FD and the charge holding unit MEM are formed in the semiconductor layer 33 (FIG. 15). The surface of the semiconductor layer 33 at this time is the above-described formation surface 31B.
  • a trench H4 penetrating the semiconductor portion 33A is formed (FIG. 16).
  • the trench H4 is formed to such a depth that the bottom surface of the trench H4 reaches the N-type semiconductor region 32A.
  • a vertical gate electrode VG is formed so as to fill the trench H4 (FIG. 17).
  • a first transfer transistor TRX, a second transfer transistor TRM, a third transfer transistor TRG, and a discharge transistor OFG are formed.
  • the vertical gate electrode VG may be formed of a metal material, or may be formed of polysilicon.
  • the first transfer transistor TRX, the second transfer transistor TRM, the third transfer transistor TRG, and the discharge transistor OFG may be formed simultaneously with the vertical gate electrode VG.
  • the polysilicon layers 52A ', 53A', 55A ', and 56A' are removed by, for example, wet etching using a predetermined chemical solution.
  • a cavity 61 extending in the lamination plane direction and connected to the trench H6 is formed (FIG. 18).
  • a cavity 62 extending in the stacking direction and connected to the trench H5 is formed.
  • the chemical at this time for example, hydrofluoric acid is used.
  • the insulating film 53B remains between the vertical gate electrode VG and the cavity 61, and the vertical gate electrode VG and the cavity 62 In between, the insulating film 56B remains.
  • metal buried portions 52A, 53A, 55A and 56A are formed by CVD, for example, so as to bury the trenches H5 and H6 and the cavities 61 and 62 (FIG. 19).
  • the surface is flattened by surface polishing by CMP.
  • the first transfer transistor TRX, the second transfer transistor TRM, the third transfer transistor TRG, and the discharge transistor OFG are formed, and the insulating layer 32 burying these is formed (FIG. 20).
  • the back surface of the semiconductor substrate 31 is polished by CMP to make the semiconductor substrate 31 thinner and expose the insulating films 51B and 54B (FIG. 21).
  • the back surface of the semiconductor substrate 31 at this time is the above-described light receiving surface 31A.
  • trenches H7 and H8 are formed in the insulating films 51B and 54B from the light receiving surface 31A side of the semiconductor substrate 31 by using, for example, dry etching (FIG. 22). At this time, the trench H7 is formed until the bottom surface of the trench H7 reaches the metal filling portion 53A, and the trench H8 is formed until the bottom surface of the trench H8 reaches the metal filling portion 56A.
  • metal buried portions 54A and 51A are formed by, for example, CVD so as to bury the trenches H7 and H8 (FIG. 23). After that, the surface is flattened by surface polishing by CMP. Subsequently, after the support substrate 60 is peeled off, the second substrate 40 is bonded to the insulating layer 32, and the light receiving lens 50 is bonded to the light receiving surface 31A. Thus, the solid-state imaging device 1 according to the present embodiment is manufactured.
  • FIG. 24 is a perspective view schematically illustrating an example of a schematic configuration of a pixel of the solid-state imaging device 100 according to the comparative example.
  • the solid-state imaging device 100 has a configuration in which the light shielding unit 56 is omitted from the solid-state imaging device 1 according to the present embodiment.
  • the light blocking portion 56 since the light blocking portion 56 is not provided, there is no structure that prevents the light L that has entered through the light receiving surface 31A from entering the opening 53H. Therefore, noise is generated by light that has entered the charge holding unit MEM through the opening 53H.
  • a plurality of light shielding units 53 and 56 are provided to block the light L incident through the light receiving surface 31A from entering the charge holding unit MEM.
  • light incident on the charge holding unit MEM through the opening 53H can be reduced. Therefore, noise caused by light incident on the charge holding unit MEM can be reduced.
  • metal buried portions 51A and 52A for electrically and optically separating each sensor pixel 11 are connected to metal buried portion 53A, and furthermore, each sensor pixel 11 is electrically and optically separated.
  • the metal buried portions 54A and 55A that are separated from each other are connected to the metal buried portion 56A.
  • a composite composed of the metal buried portions 51A and 52A and a composite composed of the metal buried portions 54A and 55A are formed to extend from the light receiving surface 31A to the formation surface 31B.
  • the vertical gate electrode VG has a rod shape.
  • the vertical gate electrode VG has the wall portion VGa that blocks the light incident through the light receiving surface 31A from being incident on the charge holding portion MEM. , Vgb.
  • the wall portion VGa and the wall portion VGb are arranged along an end of the opening portion 53H of the metal buried portion 53A closer to the charge holding portion MEM. In this case, the light that has entered through the light receiving surface 31A can be blocked from entering the charge holding unit MEM by the walls VGa and Vgb. Noise can be reduced.
  • FIG. 27 illustrates an example of a schematic configuration of an imaging system 2 including the solid-state imaging device 1 according to the above-described embodiment and its modifications.
  • the imaging system 2 corresponds to a specific example of “electronic device” of the present disclosure.
  • the imaging system 2 includes, for example, an optical system 210, the solid-state imaging device 1, a signal processing circuit 220, and a display unit 230.
  • the optical system 210 forms image light (incident light) from a subject on the imaging surface of the solid-state imaging device 1.
  • the solid-state imaging device 1 receives the image light (incident light) incident from the solid-state imaging device 1 and outputs a pixel signal corresponding to the received image light (incident light) to the signal processing circuit 220.
  • the signal processing circuit 220 processes an image signal input from the solid-state imaging device 1 to generate video data.
  • the signal processing circuit 220 further generates a video signal corresponding to the generated video data, and outputs the video signal to the display unit 230.
  • the display unit 230 displays an image based on the image signal input from the signal processing circuit 220.
  • the solid-state imaging device 1 according to the above-described embodiment and its modification is applied to the imaging system 2.
  • the solid-state imaging device 1 can be reduced in size or increased in definition, so that a small-sized or high-definition imaging system 2 can be provided.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of moving object such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 28 is a block diagram illustrating a schematic configuration example of a vehicle control system that is an example of a mobile object control system to which the technology according to the present disclosure can be applied.
  • Vehicle control system 12000 includes a plurality of electronic control units connected via communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an inside information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio / video output unit 12052, and a vehicle-mounted network I / F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device for generating a drive force of the vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, and a steering angle of the vehicle. It functions as a control mechanism such as a steering mechanism for adjusting and a braking device for generating a braking force of the vehicle.
  • the body control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body-related control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a blinker, and a fog lamp.
  • a radio wave or a signal of various switches transmitted from a portable device replacing the key can be input to the body control unit 12020.
  • the body control unit 12020 receives the input of these radio waves or signals and controls a door lock device, a power window device, a lamp, and the like of the vehicle.
  • Out-of-vehicle information detection unit 12030 detects information external to the vehicle on which vehicle control system 12000 is mounted.
  • an imaging unit 12031 is connected to the outside-of-vehicle information detection unit 12030.
  • the out-of-vehicle information detection unit 12030 causes the imaging unit 12031 to capture an image outside the vehicle, and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform an object detection process or a distance detection process of a person, a vehicle, an obstacle, a sign, a character on a road surface, or the like based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of received light.
  • the imaging unit 12031 can output an electric signal as an image or can output the information as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information in the vehicle.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver status detection unit 12041 that detects the status of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 determines the degree of driver fatigue or concentration based on the detection information input from the driver state detection unit 12041. The calculation may be performed, or it may be determined whether the driver has fallen asleep.
  • the microcomputer 12051 calculates a control target value of the driving force generation device, the steering mechanism or the braking device based on the information on the inside and outside of the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit A control command can be output to 12010.
  • the microcomputer 12051 implements functions of ADAS (Advanced Driver Assistance System) including vehicle collision avoidance or impact mitigation, following running based on the following distance, vehicle speed maintaining running, vehicle collision warning, vehicle lane departure warning, and the like. Cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generation device, the steering mechanism, the braking device, and the like based on the information about the surroundings of the vehicle obtained by the outside information detection unit 12030 or the inside information detection unit 12040, so that the driver 120 It is possible to perform cooperative control for automatic driving or the like in which the vehicle travels autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on information on the outside of the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of preventing glare such as switching a high beam to a low beam. It can be carried out.
  • the sound image output unit 12052 transmits at least one of a sound signal and an image signal to an output device capable of visually or audibly notifying a passenger of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 29 is a diagram illustrating an example of an installation position of the imaging unit 12031.
  • the vehicle 12100 includes imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as a front nose, a side mirror, a rear bumper, a back door of the vehicle 12100, and an upper portion of a windshield in the vehicle interior.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided above the windshield in the passenger compartment mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the forward images acquired by the imaging units 12101 and 12105 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, and the like.
  • FIG. 29 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates 13 shows an imaging range of an imaging unit 12104 provided in a rear bumper or a back door.
  • a bird's-eye view image of the vehicle 12100 viewed from above is obtained by superimposing image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of imaging elements or an imaging element having pixels for detecting a phase difference.
  • the microcomputer 12051 calculates a distance to each three-dimensional object in the imaging ranges 12111 to 12114 and a temporal change of the distance (relative speed with respect to the vehicle 12100). , It is possible to extract, as a preceding vehicle, a three-dimensional object that travels at a predetermined speed (for example, 0 km / h or more) in a direction substantially the same as that of the vehicle 12100, which is the closest three-dimensional object on the traveling path of the vehicle 12100 it can.
  • a predetermined speed for example, 0 km / h or more
  • microcomputer 12051 can set an inter-vehicle distance to be secured before the preceding vehicle and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts the three-dimensional object data relating to the three-dimensional object into other three-dimensional objects such as a motorcycle, a normal vehicle, a large vehicle, a pedestrian, a telephone pole, and the like based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating a risk of collision with each obstacle, and when the collision risk is equal to or more than the set value and there is a possibility of collision, via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver through forced driving and avoidance steering via the drive system control unit 12010, driving assistance for collision avoidance can be performed.
  • driving assistance for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared light.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian exists in the captured images of the imaging units 12101 to 12104. The recognition of such a pedestrian is performed by, for example, extracting a feature point in an image captured by the imaging units 12101 to 12104 as an infrared camera, and performing a pattern matching process on a series of feature points indicating the outline of the object to determine whether the object is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline to the recognized pedestrian for emphasis.
  • the display unit 12062 is controlled so that is superimposed. Further, the sound image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the solid-state imaging device 1 according to the above-described embodiment and its modification can be applied to the imaging unit 12031.
  • the present disclosure may have the following configurations.
  • Light-receiving surface Light-receiving surface, Comprising a plurality of pixels arranged opposite to the light receiving surface, wherein each of the pixels A photoelectric conversion unit that photoelectrically converts light incident through the light receiving surface, A charge holding unit that holds the charge transferred from the photoelectric conversion unit, A transfer transistor having a vertical gate electrode reaching the photoelectric conversion unit, and transferring a charge from the photoelectric conversion unit to the charge holding unit;
  • the plurality of light shielding portions are provided at positions where light incident through the light receiving surface is not blocked from entering the photoelectric conversion portion, and where no gap is formed when viewed from the light receiving surface.
  • a first light blocking unit for blocking incidence on the charge holding unit In a layer between the light receiving surface and the first light shielding portion, and at least at a position facing the opening, light incident through the light receiving surface is transmitted to the charge holding portion.
  • the solid-state imaging device according to (1) further including: a second light blocking unit that blocks incident light.
  • the solid-state imaging device according to any one of (1) to (3), further including a separation unit connected to the first light-shielding unit and the second light-shielding unit, and electrically and optically separating the pixels. apparatus. (5) Having a light receiving surface and a surface on which the transfer transistor is formed, further comprising a semiconductor substrate on which each of the pixels is formed; The solid-state imaging device according to (4), wherein the separation unit is formed to extend from the light receiving surface to the formation surface.
  • a solid-state imaging device that outputs a pixel signal according to incident light; And a signal processing circuit for processing the pixel signal,
  • the solid-state imaging device Light-receiving surface, A plurality of pixels arranged opposite to the light receiving surface, Each of the pixels is A photoelectric conversion unit that photoelectrically converts light incident through the light receiving surface, A charge holding unit that holds the charge transferred from the photoelectric conversion unit, A transfer transistor having a vertical gate electrode reaching the photoelectric conversion unit, and transferring charge from the photoelectric conversion unit to the charge holding unit;
  • the plurality of light shielding portions are provided at positions where light incident through the light receiving surface is not blocked from entering the photoelectric conversion portion, and where no gap is formed when viewed from the light receiving surface.
  • Electronic devices are provided at positions where light incident through the light receiving surface is not blocked from entering the photoelectric conversion portion, and where no gap is formed when viewed from the light receiving surface.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Exposure Control For Cameras (AREA)

Abstract

本開示の一実施の形態に係る固体撮像装置は、複数の画素を備えている。各画素は、光電変換部と、光電変換部から転送された電荷を保持する電荷保持部と、光電変換部から電荷保持部に電荷を転送する転送トランジスタとを有している。各画素は、受光面と電荷保持部との間の層内であって、かつ互いに異なる層内に配置された複数の遮光部を有している。複数の遮光部は、受光面を介して入射した光の、光電変換部への入射を遮らない位置であって、かつ、受光面から見たときに隙間が生じない位置に設けられている。

Description

固体撮像装置および電子機器
　本開示は、固体撮像装置および電子機器に関する。
　従来、固体撮像装置において、受光面からの光が、光電変換部に蓄積された電荷が転送される電荷保持部に侵入するのを妨げるために、光電変換部と電荷保持部との間に遮光部を設けることが提案されている（例えば、特許文献１参照）。
国際公開ＷＯ２０１６／１３６４８６
　ところで、上述の固体撮像装置の分野では、電荷保持部への光入射に起因するノイズを低減することが望まれている。従って、電荷保持部への光入射に起因するノイズを低減することの可能な固体撮像装置およびそれを備えた電子機器を提供することが望ましい。
　本開示の一実施の形態に係る固体撮像装置は、受光面と、受光面と対向配置された複数の画素とを備えている。各画素は、受光面を介して入射した光を光電変換する光電変換部と、光電変換部から転送された電荷を保持する電荷保持部と、光電変換部に達する垂直ゲート電極を有し、光電変換部から電荷保持部に電荷を転送する転送トランジスタとを有している。各画素は、さらに、受光面と電荷保持部との間の層内であって、かつ互いに異なる層内に配置された複数の遮光部を有している。複数の遮光部は、受光面を介して入射した光の、光電変換部への入射を遮らない位置であって、かつ、受光面から見たときに隙間が生じない位置に設けられている。
　本開示の一実施の形態に係る電子機器は、入射光に応じた画素信号を出力する固体撮像装置と、画素信号を処理する信号処理回路とを備えている。電子機器に設けられた固体撮像装置は、上記の固体撮像装置と同一の構成を有している。
　本開示の一実施の形態に係る固体撮像装置および電子機器では、受光面を介して入射した光の、電荷保持部への入射を遮る複数の遮光部が設けられている。これにより、例えば、垂直ゲート電極のような、遮光を妨げる構造が設けられている場合であっても、複数の遮光部の配置を適切に調整することで、受光面を介して入射した光の、電荷保持部への入射を遮ることが可能となる。
　本開示の一実施の形態に係る固体撮像装置および電子機器によれば、受光面を介して入射した光の、電荷保持部への入射を遮る複数の遮光部を設けるようにしたので、電荷保持部への光入射に起因するノイズを低減することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
本開示の一実施の形態に係る固体撮像装置の概略構成の一例を表す図である。 図１のセンサ画素の回路構成の一例を表す図である。 図１のセンサ画素の断面構成の一例を表す図である。 図１のセンサ画素の概略構成の一例を斜視的に表す図である。 図４のＳｅｃ１における平面構成の一例を表す図である。 図４のＳｅｃ２における平面構成の一例を表す図である。 図４のＳｅｃ３における平面構成の一例を表す図である。 図１の固体撮像装置の製造方法の一例を表す図である。 図８に続く製造過程を説明するための図である。 図９に続く製造過程を説明するための図である。 図１０に続く製造過程を説明するための図である。 図１１に続く製造過程を説明するための図である。 図１２に続く製造過程を説明するための図である。 図１３に続く製造過程を説明するための図である。 図１４に続く製造過程を説明するための図である。 図１５に続く製造過程を説明するための図である。 図１５に続く製造過程を説明するための図である。 図１６に続く製造過程を説明するための図である。 図１８に続く製造過程を説明するための図である。 図１９に続く製造過程を説明するための図である。 図２０に続く製造過程を説明するための図である。 図２１に続く製造過程を説明するための図である。 図２２に続く製造過程を説明するための図である。 比較例に係る固体撮像装置のセンサ画素の断面構成の一例を表す図である。 図４の画センサ素の概略構成の一変形例を斜視的に表す図である。 図４のセンサ画素の概略構成の一変形例を斜視的に表す図である。 上記実施の形態およびその変形例に係る撮像装置を備えた撮像システムの概略構成の一例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（固体撮像装置）…図１～図２４
２．変形例（固体撮像装置）…図２５，図２６
３．適用例（撮像システム）…図２７
４．移動体への応用例…図２８、図２９
＜１．実施の形態＞
[構成]
　本開示の一実施の形態に係る固体撮像装置１について説明する。固体撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等からなるグローバルシャッタ方式の裏面照射型のイメージセンサである。固体撮像装置１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像する。固体撮像装置１は、入射光に応じた画素信号を出力する。
　グローバルシャッタ方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッタ方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッタ方式に含まれる。
　裏面照射型のイメージセンサとは、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に、被写体からの光を受光し、電気信号に変換するフォトダイオード等の光電変換部が設けられている構成のイメージセンサである。なお、本開示は、ＣＭＯＳイメージセンサへの適用に限られるものではない。
　図１は、本開示の一実施の形態に係る固体撮像装置１の概略構成の一例を表す。固体撮像装置１は、光電変換を行う複数のセンサ画素１１が行列状に配置された画素アレイ部１０を備えている。センサ画素１１は、本開示の「画素」の一具体例に相当する。図２は、センサ画素１１および読み出し回路１２（後述）の回路構成の一例を表す。図３は、センサ画素１１および読み出し回路１２の断面構成の一例を表す。固体撮像装置１は、例えば、２つの基板（第１基板３０、第２基板４０）を貼り合わせて構成されている。
　第１基板３０は、半導体基板３１上に複数のセンサ画素１１を有している。複数のセンサ画素１１は、半導体基板３１の裏面（受光面３１Ａ）と対向する位置に行列状に設けられている。第１基板３０は、さらに、半導体基板３１上に複数の読み出し回路１２を有している。各読み出し回路１２は、センサ画素１１から出力された電荷に基づく画素信号を出力する。複数の読み出し回路１２は、例えば、４つのセンサ画素１１ごとに１つずつ設けられている。このとき、４つのセンサ画素１１は、１つの読み出し回路１２を共有している。ここで、「共有」とは、４つのセンサ画素１１の出力が共通の読み出し回路１２に入力されることを指している。読み出し回路１２は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。
　第１基板３０は、行方向に延在する複数の画素駆動線と、列方向に延在する複数のデータ出力線ＶＳＬとを有している。画素駆動線は、センサ画素１１に蓄積された電荷の出力を制御する制御信号が印加される配線であり、例えば、行方向に延在している。データ出力線ＶＳＬは、各読み出し回路１２から出力された画素信号をロジック回路２０に出力する配線であり、例えば、列方向に延在している。
　第２基板４０は、半導体基板４１上に、画素信号を処理するロジック回路２０を有している。ロジック回路２０は、例えば、垂直駆動回路２１、カラム信号処理回路２２、水平駆動回路２３およびシステム制御回路２４を有している。ロジック回路２０（具体的には水平駆動回路２３）は、センサ画素１１ごとの出力電圧を外部に出力する。
　垂直駆動回路２１は、例えば、複数のセンサ画素１１を所定の単位画素行ごとに順に選択する。「所定の単位画素行」とは、同一アドレスで画素選択可能な画素行を指している。例えば、複数のセンサ画素１１が１つの読み出し回路１２を共有する場合、読み出し回路１２を共有する複数のセンサ画素１１のレイアウトが２画素行×ｎ画素列（ｎは１以上の整数）となっているときには、「所定の単位画素行」は、２画素行を指している。同様に、読み出し回路１２を共有する複数のセンサ画素１１のレイアウトが４画素行×ｎ画素列（ｎは１以上の整数）となっているときには、「所定の単位画素行」は、４画素行を指している。
　カラム信号処理回路２２は、例えば、垂直駆動回路２１によって選択された行の各センサ画素１１から出力される画素信号に対して、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を施す。カラム信号処理回路２２は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各センサ画素１１の受光量に応じた画素データを保持する。カラム信号処理回路２２は、例えば、データ出力線ＶＳＬごとにカラム信号処理部２２Ａを有している。カラム信号処理部２２Ａは、例えば、シングルスロープＡ／Ｄ変換器を含んでいる。シングルスロープＡ／Ｄ変換器は、例えば、比較器およびカウンタ回路を含んで構成されている。水平駆動回路２３は、例えば、カラム信号処理回路２２に保持されている画素データを順次、外部に出力する。システム制御回路２４は、例えば、ロジック回路２０内の各ブロック（垂直駆動回路２１、カラム信号処理回路２２および水平駆動回路２３）の駆動を制御する。
　各センサ画素１１は、互いに共通の構成要素を有している。各センサ画素１１は、例えば、フォトダイオードＰＤと、第１転送トランジスタＴＲＸと、第２転送トランジスタＴＲＭと、電荷保持部ＭＥＭと、第３転送トランジスタＴＲＧと、フローティングディフュージョンＦＤと、排出トランジスタＯＦＧとを有している。第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、第３転送トランジスタＴＲＧおよび排出トランジスタＯＦＧは、例えば、ＮＭＯＳ（Metal Oxide Semiconductor）トランジスタである。フォト
ダイオードＰＤは、本開示の「光電変換素子」の一具体例に相当する。第１転送トランジスタＴＲＸは、本開示の「転送トランジスタ」の一具体例に相当する。
　フォトダイオードＰＤは、受光面３１Ａを介して入射した光Ｌを光電変換する。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードＰＤは、例えば、半導体基板３１内に設けられたＮ型半導体領域３２ＡおよびＰ型半導体領域３２Ｂによって構成されたＰＮ接合の光電変換素子である。フォトダイオードＰＤのカソードが第１転送トランジスタＴＲＸのソースに電気的に接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンドＧＮＤ）に電気的に接続されている。
　第１転送トランジスタＴＲＸは、フォトダイオードＰＤと第２転送トランジスタＴＲＭとの間に接続されており、ゲート電極（垂直ゲート電極ＶＧ）に印加される制御信号に応じて、フォトダイオードＰＤに蓄積されている電荷を第２転送トランジスタＴＲＭに転送する。第１転送トランジスタＴＲＸは、フォトダイオードＰＤから電荷保持部ＭＥＭに電荷を転送する。第１転送トランジスタＴＲＸは、垂直ゲート電極ＶＧを有している。第１転送トランジスタＴＲＸのドレインが第２転送トランジスタＴＲＭのソースに電気的に接続されており、第１転送トランジスタＴＲＸのゲートは画素駆動線に接続されている。
　第２転送トランジスタＴＲＭは、第１転送トランジスタＴＲＸと第３転送トランジスタＴＲＧとの間に接続されており、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭのポテンシャルを制御する。例えば、第２転送トランジスタＴＲＭがオンしたとき、電荷保持部ＭＥＭのポテンシャルが深くなり、第２転送トランジスタＴＲＭがオフしたとき、電荷保持部ＭＥＭのポテンシャルが浅くなる。そして、例えば、第１転送トランジスタＴＲＸおよび第２転送トランジスタＴＲＭがオンすると、フォトダイオードＰＤに蓄積されている電荷が、第１転送トランジスタＴＲＸおよび第２転送トランジスタＴＲＭを介して、電荷保持部ＭＥＭに転送される。第２転送トランジスタＴＲＭのドレインが第３転送トランジスタＴＲＧのソースに電気的に接続されており、第２転送トランジスタＴＲＭのゲートは画素駆動線に接続されている。
　電荷保持部ＭＥＭは、グローバルシャッタ機能を実現するために、フォトダイオードＰＤに蓄積された電荷を一時的に保持する領域である。電荷保持部ＭＥＭは、フォトダイオードＰＤから転送された電荷を保持する。
　第３転送トランジスタＴＲＧは、第２転送トランジスタＴＲＭとフローティングディフュージョンＦＤとの間に接続されており、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭに保持されている電荷をフローティングディフュージョンＦＤに転送する。例えば、第２転送トランジスタＴＲＭがオフし、第３転送トランジスタＴＲＧがオンすると、電荷保持部ＭＥＭに保持されている電荷が、第２転送トランジスタＴＲＭおよび第３転送トランジスタＴＲＧを介して、フローティングディフュージョンＦＤに転送される。第３転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、第３転送トランジスタＴＲＧのゲートは画素駆動線に接続されている。
　フローティングディフュージョンＦＤは、第３転送トランジスタＴＲＧを介してフォトダイオードＰＤから出力された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＲＳＴが接続されるとともに、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線ＶＳＬが接続されている。
　排出トランジスタＯＦＧでは、ドレインが電源線ＶＤＤに接続され、ソースが第１転送トランジスタＴＲＸと第２転送トランジスタＴＲＭの間に接続されている。排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤを初期化（リセット）する。例えば、第１転送トランジスタＴＲＸおよび排出トランジスタＯＦＧがオンすると、フォトダイオードＰＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、フォトダイオードＰＤの初期化が行われる。また、排出トランジスタＯＦＧは、例えば、第１転送トランジスタＴＲＸと電源線ＶＤＤの間にオーバーフローパスを形成し、フォトダイオードＰＤから溢れた電荷を電源線ＶＤＤに排出する。
　リセットトランジスタＲＳＴでは、ドレインが電源線ＶＤＤに接続され、ソースがフローティングディフュージョンＦＤに接続されている。リセットトランジスタＲＳＴは、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭからフローティングディフュージョンＦＤまでの各領域を初期化（リセット）する。例えば、第３転送トランジスタＴＲＧおよびリセットトランジスタＲＳＴがオンすると、電荷保持部ＭＥＭおよびフローティングディフュージョンＦＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、電荷保持部ＭＥＭおよびフローティングディフュージョンＦＤの初期化が行われる。
　増幅トランジスタＡＭＰは、ゲート電極がフローティングディフュージョンＦＤに接続され、ドレインが電源線ＶＤＤに接続されており、フォトダイオードＰＤでの光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタＡＭＰは、ソースが選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続されることにより、垂直信号線ＶＳＬの一端に接続される定電流源とソースフォロワ回路を構成する。
　選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソースと垂直信号線ＶＳＬとの間に接続されており、選択トランジスタＳＥＬのゲート電極には、選択信号として制御信号が供給される。選択トランジスタＳＥＬは、制御信号がオンすると導通状態となり、選択トランジスタＳＥＬに連結されたセンサ画素１１が選択状態となる。センサ画素１１が選択状態になると、増幅トランジスタＡＭＰから出力される画素信号が垂直信号線ＶＳＬを介してカラム信号処理回路２２に読み出される。
　次に、センサ画素１１の構成について詳細に説明する。図４は、センサ画素１１の概略構成の一例を斜視的に表したものである。図５は、図４のＳｅｃ１における平面構成の一例を表したものである。図６は、図４のＳｅｃ２における平面構成の一例を表したものである。図７は、図４のＳｅｃ３における平面構成の一例を表したものである。なお、図５では、図４のＳｅｃ１における平面構成に、読み出し回路１２に含まれる各種トランジスタ（リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ）のレイアウトや、後述の金属埋め込み部３４Ａ，３６Ａのレイアウトが重ね合わされている。さらに、図５では、読み出し回路１２を共有する４つのフローティングディフュージョンＦＤが共通の引出電極１３に電気的に接続されている場合が例示されている。また、図６では、図４のＳｅｃ２における平面構成に、後述の金属埋め込み部３４Ａ，３６Ｂのレイアウトが重ね合わされている。
　第１基板３０は、半導体基板３１上に半導体層３３および絶縁層３２をこの順に積層して構成されている。つまり、絶縁層３２は、半導体層３３の上面に接して形成されている。半導体層３３の上面には、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、電荷保持部ＭＥＭ、第３転送トランジスタＴＲＧ、フローティングディフュージョンＦＤおよび排出トランジスタＯＦＧが形成されている。半導体層３３の上面近傍には、電荷保持部ＭＥＭが形成されている。従って、半導体層３３の上面は、第１転送トランジスタＴＲＸなどの形成面３１Ｂとなっている。なお、半導体基板３１および半導体層３３からなる積層体を半導体基板とみなすことも可能である。この場合、半導体基板３１および半導体層３３からなる積層体（半導体基板）の上面が形成面３１Ｂとなっており、半導体基板３１および半導体層３３からなる積層体（半導体基板）の裏面が受光面３１Ａとなっている。このとき、各センサ画素１１は、半導体基板３１および半導体層３３からなる積層体（半導体基板）に形成されている。
　絶縁層３２内には、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、第３転送トランジスタＴＲＧおよび排出トランジスタＯＦＧのゲート電極や、これらのゲート電極に接続された配線などが設けられている。第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、第３転送トランジスタＴＲＧおよび排出トランジスタＯＦＧのゲート電極や、これらのゲート電極に接続された配線は、例えば、金属材料によって形成されている。なお、第１転送トランジスタＴＲＸのゲート電極（垂直ゲート電極ＶＧ）は、ポリシリコンによって形成されていてもよい。
　半導体基板３１，４１は、例えば、シリコン基板で構成されている。半導体層３３は、例えば、エピタキシャル結晶成長によって形成されたシリコン層によって構成されている。半導体基板３１は、上面の一部およびその近傍に、Ｐ型半導体領域３２Ｂを有しており、Ｐ型半導体領域３２Ｂよりも深い領域に、Ｐ型半導体領域３２Ｂとは異なる導電型のＮ型半導体領域３２Ａを有している。Ｐ型半導体領域３２Ｂは、半導体基板３１の、受光面３１Ａとは反対の面側に設けられている。Ｐ型半導体領域３２Ｂの導電型は、Ｐ型となっている。Ｎ型半導体領域３２Ａの導電型は、Ｐ型半導体領域３２Ｂとは異なる導電型となっており、Ｎ型となっている。半導体基板３１は、Ｐ型半導体領域３２Ｂ内に、例えば、Ｐ型半導体領域３２Ｂとは異なる導電型のフローティングディフュージョンＦＤおよび電荷保持部ＭＥＭを有している。第１転送トランジスタＴＲＸのゲート電極（垂直ゲート電極ＶＧ）は、半導体層３３の上面（形成面３１Ｂ）から、半導体基板３１の厚さ方向（法線方向）に延在して形成されている。第１転送トランジスタＴＲＸのゲート電極（垂直ゲート電極ＶＧ）は、形成面３１Ｂから、Ｎ型半導体領域３２Ａに達する深さまで延在している。第１転送トランジスタＴＲＸのゲート電極（垂直ゲート電極ＶＧ）は、例えば、半導体基板３１の厚さ方向（法線方向）に延在する棒状の形状となっている。
　第１基板３０は、例えば、さらに、半導体基板３１の裏面（受光面３１Ａ）に接する固定電荷膜３６を有している。固定電荷膜３６は、半導体基板３１の受光面３１Ａ側の界面準位に起因する暗電流の発生を抑制するため、負の固定電荷を有している。固定電荷膜３６は、例えば、負の固定電荷を有する絶縁膜によって形成されている。そのような絶縁膜の材料としては、例えば、酸化ハフニウム、酸化ジルコン、酸化アルミニウム、酸化チタンまたは酸化タンタルが挙げられる。固定電荷膜３６が誘起する電界により、半導体基板３１の受光面３１Ａ側の界面にホール蓄積層が形成される。このホール蓄積層によって、界面からの電子の発生が抑制される。第１基板３０は、例えば、さらに、カラーフィルタ３７を有している。カラーフィルタ３７は、半導体基板３１の受光面３１Ａ側に設けられている。カラーフィルタ３７は、例えば、固定電荷膜３６に接して設けられており、固定電荷膜３６を介してセンサ画素１１と対向する位置に設けられている。
　各センサ画素１１は、半導体基板３１の裏面（受光面３１Ａ）側に受光レンズ５０を有している。つまり、固体撮像装置１は、センサ画素１１ごとに１つずつ設けられた複数の受光レンズ５０を備えている。複数の受光レンズ５０は、フォトダイオードＰＤごとに１つずつ設けられており、フォトダイオードＰＤと対向する位置に配置されている。つまり、固体撮像装置１は、裏面照射型の撮像装置である。受光レンズ５０は、例えば、カラーフィルタ３７に接して設けられており、カラーフィルタ３７および固定電荷膜３６を介してセンサ画素１１と対向する位置に設けられている。
　第１基板３０は、互いに隣接する２つのセンサ画素１１を電気的、光学的に分離する素子分離部５１，５２，５４，５５を有している。素子分離部５１，５２，５４，５５は、半導体基板３１の法線方向（厚さ方向）に延在して形成されている。素子分離部５１，５２は、半導体基板３１および半導体層３３内において、半導体基板３１の法線方向（厚さ方向）に積層されている。つまり、素子分離部５１，５２は、互いに連結されている。素子分離部５１，５２からなる構造体は、受光面３１Ａから形成面３１Ｂまで延在して形成されている。つまり、素子分離部５１，５２からなる構造体は、半導体基板３１および半導体層３３を貫通している。同様に、素子分離部５４，５５は、半導体基板３１および半導体層３３内において、半導体基板３１の法線方向（厚さ方向）に積層されている。つまり、素子分離部５４，５５は、互いに連結されている。素子分離部５４，５５からなる構造体は、受光面３１Ａから形成面３１Ｂまで延在して形成されている。つまり、素子分離部５４，５５からなる構造体は、半導体基板３１および半導体層３３を貫通している。
　素子分離部５１，５４は、一体に形成されており、例えば、センサ画素１１（特にフォトダイオードＰＤ）を水平面内方向において取り囲むように形成されている。素子分離部５２，５５は、一体に形成されており、例えば、センサ画素１１（特に、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、電荷保持部ＭＥＭ、第３転送トランジスタＴＲＧ、フローティングディフュージョンＦＤおよび排出トランジスタＯＦＧ）を水平面内方向において取り囲むように形成されている。
　素子分離部５１，５４は、例えば、センサ画素１１（特にフォトダイオードＰＤ）を水平面内方向において取り囲むように形成されており、さらに、半導体基板３１の法線方向（厚さ方向）に延在して形成されている。素子分離部５１，５４は、ＤＴＩ（Deep Trench Isolation）構造を含んで構成されている。このＤＴＩは、半導体基板３１の裏面（受光面３１Ａ）側から形成されたＢＤＴＩ（Back DTI）構造となっている。このＢＤＴＩ構造は、半導体基板３１の法線方向（厚さ方向）に延在して形成されている。このＢＤＴＩ構造は、互いに隣接する２つのフォトダイオードＰＤの間に形成されている。このＢＤＴＩ構造は、半導体基板３１に設けられたトレンチＨ１内に設けられている。
　素子分離部５１において、ＤＴＩは、半導体基板３１に設けられたトレンチＨ１の内壁に接する絶縁膜５１Ｂと、絶縁膜５１Ｂの内側に設けられた金属埋め込み部５１Ａとによって構成されている。金属埋め込み部５１Ａの上部と、後述の金属埋め込み部５２Ａの下部とが互いに連結されている。金属埋め込み部５１Ａおよび後述の金属埋め込み部５２Ａからなる複合体が、本開示の「分離部」の一具体例に相当する。金属埋め込み部５１Ａおよび金属埋め込み部５２Ａからなる複合体は、各センサ画素１１を電気的かつ光学的に分離する。金属埋め込み部５１Ａおよび金属埋め込み部５２Ａからなる複合体は、受光面３１Ａから形成面３１Ｂまで延在して形成されている。つまり、金属埋め込み部５１Ａおよび金属埋め込み部５２Ａからなる複合体は、半導体基板３１および半導体層３３からなる積層体（半導体基板）を貫通している。
　絶縁膜５１Ｂは、例えば、半導体基板３１を熱酸化することにより形成された酸化膜であり、例えば、酸化シリコンによって形成されている。金属埋め込み部５１Ａは、センサ画素１１（特にフォトダイオードＰＤ）を水平面内方向において取り囲む環形状の金属層である。金属埋め込み部５１Ａは、互いに隣接する２つのセンサ画素１１（特にフォトダイオードＰＤ）を電気的、光学的に分離する。金属埋め込み部５１Ａは、例えば、ＣＶＤ（Chemical Vapor Deposition）を用いて形成されている。金属埋め込み部５１Ａは、例
えば、アルミニウムまたはアルミニウム合金によって形成されている。第１基板３０は、例えば、さらに、素子分離部５１（トレンチＨ１）の表面に接する固相拡散層３４を有している。固相拡散層３４の導電型は、Ｎ型半導体領域３２Ａとは異なる導電型となっており、Ｐ型となっている。固相拡散層３４は、Ｐ型半導体領域３２Ｂに接しており、Ｐ型半導体領域３２Ｂと電気的に導通している。固相拡散層３４は、半導体基板３１に設けられたトレンチＨ１の内面からｐ型の不純物を拡散させることにより形成されており、フォトダイオードＰＤへの暗電流の混入を低減させる。
　素子分離部５４において、ＤＴＩは、半導体基板３１に設けられたトレンチＨ１の内壁に接する絶縁膜５４Ｂと、絶縁膜５４Ｂの内側に設けられた金属埋め込み部５４Ａとによって構成されている。金属埋め込み部５４Ａの上部と、後述の金属埋め込み部５５Ａの下部とが互いに連結されている。金属埋め込み部５４Ａおよび後述の金属埋め込み部５５Ａからなる複合体が、本開示の「分離部」の一具体例に相当する。金属埋め込み部５４Ａおよび金属埋め込み部５５Ａからなる複合体は、各センサ画素１１を電気的かつ光学的に分離する。金属埋め込み部５４Ａおよび金属埋め込み部５５Ａからなる複合体は、受光面３１Ａから形成面３１Ｂまで延在して形成されている。つまり、金属埋め込み部５４Ａおよび金属埋め込み部５５Ａからなる複合体は、半導体基板３１および半導体層３３からなる積層体（半導体基板）を貫通している。
　絶縁膜５４Ｂは、例えば、半導体基板３１を熱酸化することにより形成された酸化膜であり、例えば、酸化シリコンによって形成されている。金属埋め込み部５４Ａは、センサ画素１１（特にフォトダイオードＰＤ）を水平面内方向において取り囲む環形状の金属層である。金属埋め込み部５４Ａは、互いに隣接する２つのセンサ画素１１（特にフォトダイオードＰＤ）を電気的、光学的に分離する。金属埋め込み部５４Ａは、例えば、ＣＶＤを用いて形成されている。金属埋め込み部５４Ａは、例えば、アルミニウムまたはアルミニウム合金によって形成されている。第１基板３０は、例えば、さらに、素子分離部５４（トレンチＨ１）の表面に接する固相拡散層３５を有している。固相拡散層３５の導電型は、Ｎ型半導体領域３２Ａとは異なる導電型となっており、Ｐ型となっている。固相拡散層３５は、Ｐ型半導体領域３２Ｂに接しており、Ｐ型半導体領域３２Ｂと電気的に導通している。固相拡散層３５は、半導体基板３１に設けられたトレンチＨ１の内面からｐ型の不純物を拡散させることにより形成されており、フォトダイオードＰＤへの暗電流の混入を低減させる。
　素子分離部５２は、センサ画素１１（特に、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、電荷保持部ＭＥＭ、第３転送トランジスタＴＲＧ、フローティングディフュージョンＦＤおよび排出トランジスタＯＦＧ）を水平面内方向において取り囲むように形成されており、さらに、半導体基板３１の法線方向（厚さ方向）に延在して形成されている。素子分離部５２は、半導体基板３１の法線方向（厚さ方向）において素子分離部５１と対向する位置に設けられている。素子分離部５２は、例えば、半導体層３３に設けられたトレンチＨ３の内壁に接する絶縁膜５２Ｂと、絶縁膜５２Ｂの内側に設けられた金属埋め込み部５２Ａとを含んで構成されている。
　絶縁膜５２Ｂは、例えば、半導体基板３１を熱酸化することにより形成された酸化膜であり、例えば、酸化シリコンによって形成されている。金属埋め込み部５２Ａは、センサ画素１１（特に、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、電荷保持部ＭＥＭ、第３転送トランジスタＴＲＧ、フローティングディフュージョンＦＤおよび排出トランジスタＯＦＧ）を水平面内方向において取り囲む環形状の金属層である。金属埋め込み部５２Ａは、互いに隣接する２つのセンサ画素１１（特に、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、電荷保持部ＭＥＭ、第３転送トランジスタＴＲＧ、フローティングディフュージョンＦＤおよび排出トランジスタＯＦＧ）を電気的、光学的に分離する。金属埋め込み部５２Ａは、例えば、ＣＶＤを用いて形成されている。金属埋め込み部５２Ａは、例えば、アルミニウムまたはアルミニウム合金によって形成されている。
　素子分離部５５は、センサ画素１１（特に、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、電荷保持部ＭＥＭ、第３転送トランジスタＴＲＧ、フローティングディフュージョンＦＤおよび排出トランジスタＯＦＧ）を水平面内方向において取り囲むように形成されており、さらに、半導体基板３１の法線方向（厚さ方向）に延在して形成されている。素子分離部５５は、半導体基板３１の法線方向（厚さ方向）において素子分離部５４と対向する位置に設けられている。素子分離部５５は、例えば、半導体層３３に設けられたトレンチＨ２の内壁に接する絶縁膜５５Ｂと、絶縁膜５５Ｂの内側に設けられた金属埋め込み部５５Ａとを含んで構成されている。
　絶縁膜５５Ｂは、例えば、半導体基板３１を熱酸化することにより形成された酸化膜であり、例えば、酸化シリコンによって形成されている。金属埋め込み部５５Ａは、センサ画素１１（特に、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、電荷保持部ＭＥＭ、第３転送トランジスタＴＲＧ、フローティングディフュージョンＦＤおよび排出トランジスタＯＦＧ）を水平面内方向において取り囲む環形状の金属層である。金属埋め込み部５５Ａは、互いに隣接する２つのセンサ画素１１（特に、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、電荷保持部ＭＥＭ、第３転送トランジスタＴＲＧ、フローティングディフュージョンＦＤおよび排出トランジスタＯＦＧ）を電気的、光学的に分離する。金属埋め込み部５５Ａは、例えば、ＣＶＤを用いて形成されている。金属埋め込み部５５Ａは、例えば、アルミニウムまたはアルミニウム合金によって形成されている。
　第１基板３０は、さらに、受光面３１Ａと電荷保持部ＭＥＭとの間の層内であって、かつ互いに異なる層内に配置された遮光部５３，５６を有している。遮光部５３，５６は、受光面３１Ａを介して入射した光Ｌの、光電変換部ＭＥＭへの入射を遮らない位置であって、かつ、受光面３１Ａから見たときに隙間が生じない位置に設けられている。遮光部５３は、フォトダイオードＰＤと電荷保持部ＭＥＭとの間の層内に延在して形成されている。遮光部５３は、垂直ゲート電極ＶＧが貫通する開口部５３Ｈを有しており、開口部５３Ｈ以外の箇所で、受光面３１Ａを介して入射した光Ｌの、電荷保持部ＭＥＭへの入射を遮る。遮光部５６は、受光面３１Ａと遮光部５３との間の層内であって、かつ、少なくとも開口部５３Ｈと対向する位置に配置されている。遮光部５６は、遮光部５３とともに、受光面３１Ａを介して入射した光Ｌの、電荷保持部ＭＥＭへの入射を遮る。
　遮光部５３は、例えば、第１基板３０に設けられた空洞部５８の内壁に接する絶縁膜５３Ｂと、絶縁膜５３Ｂの内側に設けられた金属埋め込み部５３Ａとを含んで構成されている。金属埋め込み部５３Ａが、本開示の「遮光部」の一具体例に相当する。
　絶縁膜５３Ｂは、例えば、ＣＶＤを用いて形成されている。絶縁膜５３Ｂは、例えば、ＳｉＯ２などの誘電体材料によって形成されている。絶縁膜５３Ｂは、例えば、ＳｉＯ２膜（シリコン酸化膜）、ＳＣＦ膜およびＳｉＯ２膜（シリコン酸化膜）からなる積層構造となっている。なお、絶縁膜５３Ｂは、ＳｉＯ２（シリコン酸化物）からなる単層膜となっていてもよい。金属埋め込み部５３Ａは、例えば、ＣＶＤを用いて形成されている。金属埋め込み部５３Ａは、例えば、ＣＶＤを用いて一括に形成されていてもよい。金属埋め込み部５３Ａは、例えば、アルミニウムまたはアルミニウム合金によって形成されている。
　金属埋め込み部５３Ａは、素子分離部５１の金属埋め込み部５１Ａの上部と、素子分離部５２の金属埋め込み部５２Ａの下部とに接して形成されている。金属埋め込み部５３Ａは、半導体基板３１の裏面（受光面３１Ａ）を介して入射した光の、電荷保持部ＭＥＭへの入射を遮る。金属埋め込み部５３Ａは、フォトダイオードＰＤと電荷保持部ＭＥＭとの間の層内に配置されている。金属埋め込み部５３Ａは、半導体基板３１の法線方向（厚さ方向）に延在するシート状の金属層である。金属埋め込み部５３Ａは、垂直ゲート電極ＶＧが貫通する開口部５３Ｈを有している。絶縁膜５３Ｂは、金属埋め込み部５３Ａを覆っており、金属埋め込み部５３Ａと、垂直ゲート電極ＶＧとを絶縁分離する。金属埋め込み部５３Ａおよび垂直ゲート電極ＶＧは、例えば、絶縁膜５３Ｂと、半導体層３３の一部（以下、「半導体部３３Ａ」と称する。）とを介して形成されている。
　遮光部５６は、例えば、第１基板３０に設けられた空洞部５７の内壁に接する絶縁膜５６Ｂと、絶縁膜５６Ｂの内側に設けられた金属埋め込み部５６Ａとを含んで構成されている。金属埋め込み部５６Ａが、本開示の「遮光部」の一具体例に相当する。
　絶縁膜５６Ｂは、例えば、ＣＶＤを用いて形成されている。絶縁膜５６Ｂは、例えば、ＳｉＯ２などの誘電体材料によって形成されている。絶縁膜５６Ｂは、例えば、ＳｉＯ２膜（シリコン酸化膜）、ＳＣＦ膜およびＳｉＯ２膜（シリコン酸化膜）からなる積層構造となっている。なお、絶縁膜５６Ｂは、ＳｉＯ２（シリコン酸化物）からなる単層膜となっていてもよい。金属埋め込み部５６Ａは、例えば、ＣＶＤを用いて形成されている。金属埋め込み部５６Ａは、例えば、ＣＶＤを用いて一括に形成されていてもよい。金属埋め込み部５６Ａは、例えば、アルミニウムまたはアルミニウム合金によって形成されている。
　金属埋め込み部５６Ａは、素子分離部５４の金属埋め込み部５４Ａの上部と、素子分離部５５の金属埋め込み部５５Ａの下部とに接して形成されている。金属埋め込み部５６Ａは、半導体基板３１の裏面（受光面３１Ａ）を介して入射した光の、電荷保持部ＭＥＭへの入射を遮る。金属埋め込み部５６Ａは、受光面３１Ａと遮光部５３との間の層内であって、かつ、少なくとも開口部５３Ｈと対向する位置に配置されている。金属埋め込み部５６Ａは、半導体基板３１の法線方向（厚さ方向）に延在するシート状の金属層である。絶縁膜５６Ｂは、金属埋め込み部５６Ａを覆っており、金属埋め込み部５６Ａと、垂直ゲート電極ＶＧとを絶縁分離する。金属埋め込み部５６Ａおよび垂直ゲート電極ＶＧは、例えば、絶縁膜５６Ｂと、半導体基板３１の一部とを介して形成されている。
[製造方法]
　次に、固体撮像装置１の製造方法について説明する。図８～図２３は、固体撮像装置１の製造過程の一例を表したものである。
　まず、シリコン基板からなる半導体基板３１に、Ｎ型半導体領域３２Ａを形成する。続いて、半導体基板３１の所定の箇所に、画素分離用のトレンチＨ１を格子状に形成する（図８）。
　次に、トレンチＨ１の内面全体に、ボロンを含んだシリケートガラスＢＳＧ膜を形成した後、高温の熱処理で、シリケートガラスＢＳＧ膜に含まれるボロンを半導体基板３１中に拡散させ、固相拡散層３４，３５を形成する（図９）。次に、トレンチＨ１を埋め込むように絶縁膜５１Ｂ，５４Ｂを形成した後、ＣＭＰ（Chemical Mechanical Polishing）による表面研磨により、表面を平坦化する。
　次に、所定の薬液を用いたウェットエッチングにより、半導体基板３１内の所定の箇所に設けられた犠牲層を除去する。その結果、犠牲層が除去された位置に、積層面内方向に広がる空洞部５７が形成される（図１０）。このときの薬液としては、例えば、ＨＦ、Ｈ２Ｏ２、ＣＨ３ＣＯＯＨを混合した薬液が用いられる。犠牲層は、例えば、シリコンと格子整合する材料（例えばＳｉＧｅ）によって形成されている。
　次に、半導体基板３１の上部に、Ｐ型半導体領域３２Ｂを形成する（図１１）。このようにして、Ｎ型半導体領域３２ＡおよびＰ型半導体領域３２Ｂのうち、トレンチＨ１で囲まれた箇所に、フォトダイオードＰＤを形成する。続いて、エピタキシャル成長により、半導体基板３１の上面に半導体層３３を成膜し、半導体層３３内にも、トレンチＨ１に連通するトレンチを形成するとともに、そのトレンチ内に固相拡散層３４，３５および絶縁膜５１Ｂ，５４Ｂを形成する（図１２）。
　次に、所定の薬液を用いたウェットエッチングにより、半導体層３３内の所定の箇所に設けられた犠牲層を除去する。その結果、犠牲層が除去された位置に、積層面内方向に広がる空洞部５８が形成される（図１３）。このときの薬液としては、例えば、ＨＦ、Ｈ２Ｏ２、ＣＨ３ＣＯＯＨを混合した薬液が用いられる。犠牲層は、例えば、シリコンと格子整合する材料（例えばＳｉＧｅ）によって形成されている。
　次に、半導体層３３内に設けられた絶縁膜５１Ｂ，５４Ｂを選択的に除去することにより、トレンチＨ１と対向する箇所に格子状にトレンチＨ２，Ｈ３を形成する。このとき、トレンチＨ２が空洞部５７と連通するようにトレンチＨ２を形成するとともに、トレンチＨ３が空洞部５８と連通するようにトレンチＨ３を形成する。
　次に、トレンチＨ２，Ｈ３および空洞部５７，５８の内面全体に、絶縁膜５２Ｂ，５３Ｂ，５５Ｂ，５６Ｂを形成した後、トレンチＨ２，Ｈ３および空洞部５７，５８を埋め込むようにポリシリコン層５２Ａ’，５３Ａ’，５５Ａ’，５６Ａ’を形成する（図１４）。その後、ＣＭＰによる表面研磨により、表面を平坦化する。次に、半導体層３３に、フローティングディフュージョンＦＤや電荷保持部ＭＥＭを形成する（図１５）。このときの半導体層３３の表面が上述の形成面３１Ｂである。
　次に、半導体部３３Ａを貫通するトレンチＨ４を形成する（図１６）。このとき、トレンチＨ４の底面が、Ｎ型半導体領域３２Ａに達する深さにまでトレンチＨ４を形成する。続いて、トレンチＨ４を埋め込むように、垂直ゲート電極ＶＧを形成する（図１７）。さらに、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、第３転送トランジスタＴＲＧおよび排出トランジスタＯＦＧを形成する。このとき、垂直ゲート電極ＶＧは、金属材料によって形成されていてもよいし、ポリシリコンによって形成されていてもよい。このとき、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、第３転送トランジスタＴＲＧおよび排出トランジスタＯＦＧを、垂直ゲート電極ＶＧと同時に形成してもよい。
　次に、例えば、所定の薬液を用いたウェットエッチングにより、ポリシリコン層５２Ａ’，５３Ａ’，５５Ａ’，５６Ａ’を除去する。その結果、ポリシリコン層５３Ａ’が除去された位置に、積層面内方向に広がり、トレンチＨ６と繋がる空洞部６１が形成される（図１８）。さらに、ポリシリコン層５６Ａ’が除去された位置に、積層方向に広がり、トレンチＨ５と繋がる空洞部６２が形成される。このときの薬液としては、例えば、フッ酸が用いられる。ここで、絶縁膜５２Ｂ，５３Ｂ，５５Ｂ，５６Ｂはエッチングされずに残るので、垂直ゲート電極ＶＧと空洞部６１との間には、絶縁膜５３Ｂが残り、垂直ゲート電極ＶＧと空洞部６２との間には、絶縁膜５６Ｂが残る。
　次に、例えば、ＣＶＤにより、トレンチＨ５，Ｈ６および空洞部６１，６２を埋め込むように金属埋め込み部５２Ａ，５３Ａ，５５Ａ，５６Ａを形成する（図１９）。その後、ＣＭＰによる表面研磨により、表面を平坦化する。次に、第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、第３転送トランジスタＴＲＧおよび排出トランジスタＯＦＧを形成するとともに、これらを埋め込む絶縁層３２を形成する（図２０）。次に、絶縁層３２に支持基板６０を貼り合わせた後、半導体基板３１の裏面をＣＭＰによって研磨することにより、半導体基板３１を薄くするとともに、絶縁膜５１Ｂ，５４Ｂを露出させる（図２１）。このときの半導体基板３１の裏面が上述の受光面３１Ａである。
　次に、例えば、ドライエッチングを用いて、半導体基板３１の受光面３１Ａ側から、絶縁膜５１Ｂ，５４ＢにトレンチＨ７，Ｈ８を形成する（図２２）。このとき、トレンチＨ７の底面が、金属埋め込み部５３Ａに達する深さまでトレンチＨ７を形成するとともに、トレンチＨ８の底面が、金属埋め込み部５６Ａに達する深さまでトレンチＨ８を形成する。
　次に、例えば、ＣＶＤにより、トレンチＨ７，Ｈ８を埋め込むように金属埋め込み部５４Ａ，５１Ａを形成する（図２３）。その後、ＣＭＰによる表面研磨により、表面を平坦化する。続いて、支持基板６０を剥がした後、第２基板４０を絶縁層３２に貼り合わせるとともに、受光レンズ５０を受光面３１Ａに貼り合わせる。このようにして、本実施の形態に係る固体撮像装置１が製造される。
[効果]
　次に、比較例と対比しつつ、本実施の形態に係る固体撮像装置１の効果について説明する。
　図２４は、比較例に係る固体撮像装置１００の画素の概略構成の一例を斜視的に表したものである。固体撮像装置１００は、本実施の形態に係る固体撮像装置１において、遮光部５６が省略された構成となっている。このように、固体撮像装置１００では、遮光部５６が設けられていないので、受光面３１Ａを介して入射した光Ｌが開口部５３Ｈに入射するのを妨げる構造が存在しない。そのため、開口部５３Ｈを介して電荷保持部ＭＥＭに侵入した光によって、ノイズが発生してしまう。
　一方、本実施の形態では、受光面３１Ａを介して入射した光Ｌの、電荷保持部ＭＥＭへの入射を遮る複数の遮光部５３，５６が設けられている。これにより、開口部５３Ｈを介した電荷保持部ＭＥＭへの光入射を低減することができる。従って、電荷保持部ＭＥＭへの光入射に起因するノイズを低減することができる。
　また、本実施の形態では、各センサ画素１１を電気的かつ光学的に分離する金属埋め込み部５１Ａ，５２Ａが、金属埋め込み部５３Ａと連結されており、さらに、各センサ画素１１を電気的かつ光学的に分離する金属埋め込み部５４Ａ，５５Ａが、金属埋め込み部５６Ａと連結されている。これにより、金属埋め込み部５１Ａ，５２Ａが、金属埋め込み部５３Ａから離れて形成されていたり、金属埋め込み部５４Ａ，５５Ａが、金属埋め込み部５６Ａから離れて形成されていたりする場合と比べて、電荷保持部ＭＥＭへの光入射を低減することができる。従って、電荷保持部ＭＥＭへの光入射に起因するノイズを低減することができる。
　また、本実施の形態では、金属埋め込み部５１Ａ，５２Ａからなる複合体や、金属埋め込み部５４Ａ，５５Ａからなる複合体が、受光面３１Ａから形成面３１Ｂまで延在して形成されている。これにより、金属埋め込み部５１Ａ，５２Ａからなる複合体や、金属埋め込み部５４Ａ，５５Ａからなる複合体が、受光面３１Ａと形成面３１Ｂとの間の層内の一部にだけ形成されている場合と比べて、電荷保持部ＭＥＭへの光入射を低減することができる。従って、電荷保持部ＭＥＭへの光入射に起因するノイズを低減することができる。
＜２．変形例＞
　以下に、上記実施の形態に係る固体撮像装置１の変形例について説明する。
　上記実施の形態では、垂直ゲート電極ＶＧは、棒状となっていた。しかし、上記実施の形態において、垂直ゲート電極ＶＧが、例えば、図２５、図２６に示したように、受光面３１Ａを介して入射した光の、電荷保持部ＭＥＭへの入射を遮る壁部ＶＧａ，Ｖｇｂを有していてもよい。壁部ＶＧａおよび壁部ＶＧｂは、金属埋め込み部５３Ａの開口部５３Ｈのうち、電荷保持部ＭＥＭ寄りの端部に沿って配置されている。このようにした場合には、壁部ＶＧａ，Ｖｇｂで、受光面３１Ａを介して入射した光の、電荷保持部ＭＥＭへの入射を遮ることができるので、電荷保持部ＭＥＭへの光入射に起因するノイズを低減することができる。
　＜３．適用例＞
　図２７は、上記実施の形態およびその変形例に係る固体撮像装置１を備えた撮像システム２の概略構成の一例を表したものである。撮像システム２は、本開示の「電子機器」の一具体例に相当する。撮像システム２は、例えば、光学系２１０と、固体撮像装置１と、信号処理回路２２０と、表示部２３０とを備えている。
　光学系２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。固体撮像装置１は、固体撮像装置１から入射された像光（入射光）を受光し、受光した像光（入射光）に応じた画素信号を信号処理回路２２０に出力する。信号処理回路２２０は、固体撮像装置１から入力された画像信号を処理して、映像データを生成する。信号処理回路２２０は、さらに、生成した映像データに対応する映像信号を生成し、表示部２３０に出力する。表示部２３０は、信号処理回路２２０から入力された映像信号に基づく映像を表示する。
　本適用例では、上記実施の形態およびその変形例に係る固体撮像装置１が撮像システム２に適用される。これにより、固体撮像装置１を小型化もしくは高精細化することができるので、小型もしくは高精細な撮像システム２を提供することができる。
　＜６．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２９は、撮像部１２０３１の設置位置の例を示す図である。
　図２９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態およびその変形例に係る固体撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの少ない高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　以上、実施の形態およびその変形例、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、本開示は、以下のような構成を取ることも可能である。
（１）
　受光面と、
　受光面と、
　前記受光面と対向配置された複数の画素と
　を備え
　各前記画素は、
　前記受光面を介して入射した光を光電変換する光電変換部と、
　前記光電変換部から転送された電荷を保持する電荷保持部と、
　前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
　前記受光面と前記電荷保持部との間の層内であって、かつ互いに異なる層内に配置された複数の遮光部と
　を備え、
　複数の前記遮光部は、前記受光面を介して入射した光の、前記光電変換部への入射を遮らない位置であって、かつ、前記受光面から見たときに隙間が生じない位置に設けられている
　固体撮像装置。
（２）
　複数の前記遮光部には、
　前記光電変換部と前記電荷保持部との間の層内に配置され、前記垂直ゲート電極が貫通する開口部を有し、前記開口部以外の箇所で、前記受光面を介して入射した光の、前記電荷保持部への入射を遮る第１遮光部と、
　前記受光面と前記第１遮光部との間の層内であって、かつ、少なくとも前記開口部と対向する位置に配置され、前記受光面を介して入射した光の、前記電荷保持部への入射を遮る第２遮光部と
　が含まれている
　（１）に記載の固体撮像装置。
（３）
　前記垂直ゲート電極は、前記受光面を介して入射した光の、前記電荷保持部への入射を遮る壁部を有する
　（２）に記載の固体撮像装置。
（４）
　前記第１遮光部および前記第２遮光部と連結され、各前記画素を電気的かつ光学的に分離する分離部を更に備えた
　（１）ないし（３）のいずれか１つに記載の固体撮像装置。
（５）
　前記受光面と、前記転送トランジスタの形成面とを有し、各前記画素が形成された半導体基板を更に備え、
　前記分離部は、前記受光面から前記形成面まで延在して形成されている
　（４）に記載の固体撮像装置。
（６）
　入射光に応じた画素信号を出力する固体撮像装置と、
　前記画素信号を処理する信号処理回路と
　を備え、
　前記固体撮像装置は、
　受光面と、
　前記受光面と対向配置された複数の画素と
　を有し、
　各前記画素は、
　前記受光面を介して入射した光を光電変換する光電変換部と、
　前記光電変換部から転送された電荷を保持する電荷保持部と、
　前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
　前記受光面と前記電荷保持部との間の層内であって、かつ互いに異なる層内に配置された複数の遮光部と
　を有し、
　複数の前記遮光部は、前記受光面を介して入射した光の、前記光電変換部への入射を遮らない位置であって、かつ、前記受光面から見たときに隙間が生じない位置に設けられている
　電子機器。
　本出願は、日本国特許庁において２０１８年９月１４日に出願された日本特許出願番号第２０１８－１７２２８２号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (6)

  1. 　受光面と、
    　前記受光面と対向配置された複数の画素と
    　を備え
    　各前記画素は、
    　前記受光面を介して入射した光を光電変換する光電変換部と、
    　前記光電変換部から転送された電荷を保持する電荷保持部と、
    　前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
    　前記受光面と前記電荷保持部との間の層内であって、かつ互いに異なる層内に配置された複数の遮光部と
    　を備え、
    　複数の前記遮光部は、前記受光面を介して入射した光の、前記光電変換部への入射を遮らない位置であって、かつ、前記受光面から見たときに隙間が生じない位置に設けられている
    　固体撮像装置。
  2. 　複数の前記遮光部には、
    　前記光電変換部と前記電荷保持部との間の層内に配置され、前記垂直ゲート電極が貫通する開口部を有し、前記開口部以外の箇所で、前記受光面を介して入射した光の、前記電荷保持部への入射を遮る第１遮光部と、
    　前記受光面と前記第１遮光部との間の層内であって、かつ、少なくとも前記開口部と対向する位置に配置され、前記受光面を介して入射した光の、前記電荷保持部への入射を遮る第２遮光部と
    　が含まれている
    　請求項１に記載の固体撮像装置。
  3. 　前記垂直ゲート電極は、前記受光面を介して入射した光の、前記電荷保持部への入射を遮る壁部を有する
    　請求項１に記載の固体撮像装置。
  4. 　前記第１遮光部および前記第２遮光部と連結され、各前記画素を電気的かつ光学的に分離する分離部を更に備えた
    　請求項１に記載の固体撮像装置。
  5. 　前記受光面と、前記転送トランジスタの形成面とを有し、各前記画素が形成された半導体基板を更に備え、
    　前記分離部は、前記受光面から前記形成面まで延在して形成されている
    　請求項４に記載の固体撮像装置。
  6. 　入射光に応じた画素信号を出力する固体撮像装置と、
    　前記画素信号を処理する信号処理回路と
    　を備え、
    　前記固体撮像装置は、
    　受光面と、
    　前記受光面と対向配置された複数の画素と
    　を有し、
    　各前記画素は、
    　前記受光面を介して入射した光を光電変換する光電変換部と、
    　前記光電変換部から転送された電荷を保持する電荷保持部と、
    　前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
    　前記受光面と前記電荷保持部との間の層内であって、かつ互いに異なる層内に配置された複数の遮光部と
    　を有し、
    　複数の前記遮光部は、前記受光面を介して入射した光の、前記光電変換部への入射を遮らない位置であって、かつ、前記受光面から見たときに隙間が生じない位置に設けられている
    　電子機器。
PCT/JP2019/034794 2018-09-14 2019-09-04 固体撮像装置および電子機器 WO2020054545A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/272,875 US12015041B2 (en) 2018-09-14 2019-09-04 Solid-state imaging unit and electronic apparatus
DE112019004581.4T DE112019004581T5 (de) 2018-09-14 2019-09-04 Festkörperbildgebungsvorrichtung und elektronische ausrüstung
CN201980038248.8A CN112789725B (zh) 2018-09-14 2019-09-04 固态成像单元和电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-172282 2018-09-14
JP2018172282A JP2020047616A (ja) 2018-09-14 2018-09-14 固体撮像装置および電子機器

Publications (1)

Publication Number Publication Date
WO2020054545A1 true WO2020054545A1 (ja) 2020-03-19

Family

ID=69777026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/034794 WO2020054545A1 (ja) 2018-09-14 2019-09-04 固体撮像装置および電子機器

Country Status (6)

Country Link
US (1) US12015041B2 (ja)
JP (1) JP2020047616A (ja)
CN (1) CN112789725B (ja)
DE (1) DE112019004581T5 (ja)
TW (1) TWI816863B (ja)
WO (1) WO2020054545A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024058010A1 (ja) * 2022-09-13 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202133410A (zh) * 2019-12-02 2021-09-01 日商索尼半導體解決方案公司 攝像裝置及其製造方法以及電子機器
WO2021112128A1 (ja) * 2019-12-03 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその製造方法、電子機器
TWI782509B (zh) * 2020-05-27 2022-11-01 日商索尼半導體解決方案公司 固態攝像裝置、像素驅動方法及電子機器
CN116034480A (zh) * 2020-06-25 2023-04-28 索尼半导体解决方案公司 成像装置和电子装置
JPWO2022102509A1 (ja) * 2020-11-11 2022-05-19
JP2022154387A (ja) * 2021-03-30 2022-10-13 ソニーセミコンダクタソリューションズ株式会社 受光素子、光検出装置、電子機器及び受光素子の製造方法
US20220320154A1 (en) * 2021-03-30 2022-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Photodiode structure for image sensor
WO2023112465A1 (ja) * 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098446A (ja) * 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
WO2018163732A1 (ja) * 2017-03-06 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143591B2 (ja) 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JP5493316B2 (ja) 2008-01-17 2014-05-14 ソニー株式会社 固体撮像装置およびその製造方法
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
JP6221341B2 (ja) * 2013-05-16 2017-11-01 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US9356061B2 (en) * 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
US9385156B2 (en) * 2014-11-26 2016-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a back side illuminated (BSI) image sensor
JP6052353B2 (ja) 2015-07-31 2016-12-27 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
US11204508B2 (en) 2017-01-19 2021-12-21 Lockheed Martin Corporation Multiple band multiple polarizer optical device
WO2019093122A1 (ja) * 2017-11-07 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法、および電子機器
JP6396622B1 (ja) 2018-08-03 2018-09-26 Hoya株式会社 ガラス、プレス成形用ガラス素材、光学素子ブランク、および光学素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098446A (ja) * 2011-11-04 2013-05-20 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器
WO2018163732A1 (ja) * 2017-03-06 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024058010A1 (ja) * 2022-09-13 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Also Published As

Publication number Publication date
CN112789725B (zh) 2024-05-14
CN112789725A (zh) 2021-05-11
US12015041B2 (en) 2024-06-18
DE112019004581T5 (de) 2021-07-15
US20210327940A1 (en) 2021-10-21
JP2020047616A (ja) 2020-03-26
TWI816863B (zh) 2023-10-01
TW202015181A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
WO2020054545A1 (ja) 固体撮像装置および電子機器
US20210313362A1 (en) Solid-state imaging device and electronic apparatus
JPWO2018008614A1 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
WO2018216477A1 (ja) 固体撮像素子および電子機器
WO2019093150A1 (ja) 撮像素子、電子機器
WO2021100675A1 (ja) 固体撮像装置および電子機器
WO2020059553A1 (ja) 固体撮像装置および電子機器
WO2019188043A1 (ja) 撮像装置および撮像装置の製造方法
WO2020045142A1 (ja) 撮像装置および電子機器
US20220013557A1 (en) Solid-state imaging device and electronic apparatus
US20220392936A1 (en) Solid-state imaging device and method of producing the same
US20230013149A1 (en) Solid-state image pickup device and electronic apparatus
US20220375975A1 (en) Imaging device
WO2023127512A1 (ja) 撮像装置、電子機器
US11438534B2 (en) Solid-state imaging device and electronic apparatus
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
WO2022196141A1 (ja) 固体撮像装置および電子機器
WO2023013137A1 (ja) 撮像装置及びその製造方法、電子機器
US12003878B2 (en) Imaging device
US20240014230A1 (en) Solid-state imaging element, method of manufacturing the same, and electronic device
WO2023090053A1 (ja) 光検出装置及び電子機器
WO2023286391A1 (ja) 受光装置、電子機器及び受光方法
TW202247445A (zh) 固體攝像元件、固體攝像元件之製造方法及電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19859423

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 19859423

Country of ref document: EP

Kind code of ref document: A1