WO2020059553A1 - 固体撮像装置および電子機器 - Google Patents

固体撮像装置および電子機器 Download PDF

Info

Publication number
WO2020059553A1
WO2020059553A1 PCT/JP2019/035332 JP2019035332W WO2020059553A1 WO 2020059553 A1 WO2020059553 A1 WO 2020059553A1 JP 2019035332 W JP2019035332 W JP 2019035332W WO 2020059553 A1 WO2020059553 A1 WO 2020059553A1
Authority
WO
WIPO (PCT)
Prior art keywords
holding unit
charge holding
charge
unit
imaging device
Prior art date
Application number
PCT/JP2019/035332
Other languages
English (en)
French (fr)
Inventor
遼人 吉田
挙文 高塚
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/274,519 priority Critical patent/US20220052088A1/en
Priority to CN201980059245.2A priority patent/CN112740410A/zh
Publication of WO2020059553A1 publication Critical patent/WO2020059553A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
    • G01S19/30—Acquisition or tracking or demodulation of signals transmitted by the system code related
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/35—Constructional details or hardware or software details of the signal processing chain
    • G01S19/37—Hardware or software details of the signal processing chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present disclosure relates to a solid-state imaging device and an electronic device.
  • the solid-state imaging device is used for an imaging device such as a digital still camera and a video camera, and an electronic device such as a portable terminal device having an imaging function.
  • a solid-state imaging device there is a CMOS (complementary MOS) image sensor that reads out electric charges accumulated in a photodiode serving as a photoelectric conversion element through a MOS (Metal Oxide Semiconductor) transistor (for example, see Patent Document 1).
  • CMOS complementary MOS
  • MOS Metal Oxide Semiconductor
  • Patent Document 1 has a problem that the resolution is greatly reduced.
  • Patent Literature 2 has a problem that it is difficult to accurately remove the influence of light leakage due to oblique incidence on the charge storage unit, and that the conversion efficiency is low. Therefore, it is an object of the present invention to provide a solid-state imaging device capable of accurately removing the influence of light leakage due to oblique incidence on a charge storage unit while suppressing a decrease in resolution and a decrease in conversion efficiency, and an electronic apparatus including the same. Is desirable.
  • the solid-state imaging device includes a light receiving surface and a plurality of pixels arranged to face the light receiving surface.
  • Each pixel includes: a photoelectric conversion unit that photoelectrically converts light incident through the light receiving surface; a first charge holding unit that holds charges transferred from the photoelectric conversion unit; The first charge holding unit is disposed at a position overlapping with the charge holding unit, and has a second charge holding unit formed non-conductive.
  • Each pixel further includes a first transfer transistor for transferring the charge held in the first charge holding unit to the floating diffusion, a second transfer transistor for transferring the charge held in the second charge holding unit to the floating diffusion, have.
  • the electronic device includes a solid-state imaging device that outputs image data according to incident light, and a signal processing circuit that processes the image data.
  • the solid-state imaging device provided in the electronic device has the same configuration as the above-described solid-state imaging device.
  • the first charge holding unit that holds the charge transferred from the photoelectric conversion unit
  • the second charge holding unit that is not electrically connected to the first charge holding unit.
  • a charge holding unit a charge holding unit.
  • PLS Physical Light Sensitibity
  • the entirety or a part of the second charge holding unit is arranged at a position overlapping the first charge holding unit on a planar layout.
  • the first transfer transistor is used for reading the charge from the first charge holding unit
  • the first transfer transistor is used for reading the charge from the second charge holding unit.
  • Two transfer transistors are used. Thereby, higher conversion efficiency can be obtained as compared with the case where the switch element is always turned on when reading out the charge from the first charge holding unit.
  • FIG. 1 is a diagram illustrating an example of a schematic configuration of a solid-state imaging device according to an embodiment of the present disclosure.
  • FIG. 2 is a diagram illustrating an example of a circuit configuration of a sensor pixel and a readout circuit in FIG. 1.
  • FIG. 2 is a diagram illustrating an example of a planar configuration of a sensor pixel in FIG. 1.
  • FIG. 4 is a diagram illustrating an example of a cross-sectional configuration taken along line AA in FIG. 3.
  • FIG. 5 is a diagram illustrating an example of a timing chart at the time of imaging in a solid-state imaging device including the sensor pixels in FIG. 4.
  • FIG. 9 is a diagram illustrating a modified example of a timing chart at the time of imaging in the solid-state imaging device including the sensor pixels in FIG.
  • FIG. 7 is a diagram illustrating a modification of the planar configuration of the sensor pixel in FIG. 1.
  • FIG. 8 is a diagram illustrating an example of a cross-sectional configuration taken along line AA in FIG. 7.
  • FIG. 8 is a diagram illustrating a modification of the cross-sectional configuration taken along line AA in FIG. 7.
  • FIG. 14 is a diagram illustrating a modification of the cross-sectional configuration taken along line AA in FIG. 3.
  • FIG. 13 is a diagram illustrating an example of a schematic configuration of an electronic apparatus including the solid-state imaging device according to the embodiment and the modification thereof.
  • FIG. 12 is a diagram illustrating an example of an imaging procedure in the electronic device in FIG. 11.
  • FIG. 3 is a diagram illustrating an example of a correction coefficient in each pixel.
  • FIG. 3 is a diagram illustrating an example of a correction coefficient in each pixel. It is a block diagram showing an example of a schematic structure of a vehicle control system. It is explanatory drawing which shows an example of the installation position of a vehicle exterior information detection part and an imaging part.
  • Embodiment solid-state imaging device
  • Modification solid-state imaging device
  • Application examples electronic devices: FIGS. 11 to 14
  • Application example FIGS. 15 and 16
  • a solid-state imaging device 1 according to an embodiment of the present disclosure will be described.
  • the solid-state imaging device 1 is, for example, a top-illuminated image sensor including a complementary metal oxide semiconductor (CMOS) image sensor or the like.
  • CMOS complementary metal oxide semiconductor
  • the solid-state imaging device 1 captures an image by receiving light from a subject, photoelectrically converting the light, and generating an image signal.
  • the solid-state imaging device 1 outputs a pixel signal according to the incident light.
  • CMOS complementary metal oxide semiconductor
  • a top-illuminated image sensor has a photoelectric conversion unit such as a photodiode that receives light from a subject and converts the light into an electric signal between a light receiving surface on which light from the subject enters and a back surface of the semiconductor substrate. It is an image sensor having a configuration provided. Note that the present disclosure is not limited to application to a CMOS image sensor.
  • FIG. 1 illustrates an example of a schematic configuration of a solid-state imaging device 1 according to an embodiment of the present disclosure.
  • the solid-state imaging device 1 includes a pixel array unit 10 and a logic circuit 20.
  • the pixel array unit 10 has a plurality of sensor pixels 11 and a plurality of readout circuits 12 (described later).
  • the sensor pixel 11 corresponds to a specific example of “pixel” in the present disclosure.
  • Each sensor pixel 11 performs photoelectric conversion and outputs a charge corresponding to the amount of received light.
  • the plurality of sensor pixels 11 are arranged to face a light receiving surface 10A (described later), and are arranged in a matrix in the pixel array unit 10.
  • Each readout circuit 12 outputs a pixel signal or a noise signal (described later) based on the charge output from the sensor pixel 11.
  • the plurality of readout circuits 12 are provided, for example, one for each sensor pixel 11 in the pixel array unit 10. Note that the plurality of readout circuits 12 may be provided for each of the plurality of sensor pixels 11 in the pixel array unit 10.
  • the pixel array section 10 has a plurality of pixel drive lines HSL and a plurality of data output lines VSL.
  • the pixel drive line HSL is a wiring to which a control signal for controlling the output of the electric charge accumulated in the sensor pixel 11 is applied, and extends, for example, in the row direction.
  • the data output line VSL is a wiring that outputs a pixel signal or a noise signal output from each readout circuit 12 to the logic circuit 20, and extends, for example, in the column direction.
  • the logic circuit 20 includes, for example, a vertical drive circuit 21, a column signal processing circuit 22, a horizontal drive circuit 23, and a system control circuit 24.
  • the logic circuit 20 (specifically, the horizontal drive circuit 23) provides image data to the external device by outputting an output voltage for each sensor pixel 11 to the external device.
  • the vertical drive circuit 21 sequentially selects, for example, a plurality of sensor pixels 11 for each predetermined unit pixel row.
  • Predetermined unit pixel row refers to a pixel row in which pixels can be selected at the same address. For example, when one sensor pixel 11 is assigned to one readout circuit 12, the "predetermined unit pixel row” indicates one pixel row. Further, for example, when the plurality of sensor pixels 11 share one readout circuit 12, the layout of the plurality of sensor pixels 11 sharing the readout circuit 12 is 2 pixel rows ⁇ n pixel columns (n is an integer of 1 or more). When it is, the “predetermined unit pixel row” indicates two pixel rows.
  • the “predetermined unit pixel row” is 4 pixel rows Pointing to.
  • the vertical drive circuit 21 controls the transistors (for example, the transfer transistors TRX, TRG, DMG and the discharge transistor OFG) in each sensor pixel 11 via the pixel drive line HSL, and further controls the transistors ( For example, the reset transistor RST and the selection transistor SEL are controlled.
  • the column signal processing circuit 22 performs, for example, a correlated double sampling (CDS) process on a pixel signal or a noise signal output from each sensor pixel 11 in the row selected by the vertical drive circuit 21. .
  • the column signal processing circuit 22 extracts a signal level of a pixel signal or a noise signal by performing, for example, a CDS process, and converts pixel data according to the amount of light received by each sensor pixel 11 or noise pixel data according to the PLS. Hold.
  • the column signal processing circuit 22 has, for example, a column signal processing unit for each data output line VSL.
  • the column signal processing unit includes, for example, a single slope A / D converter.
  • the single slope A / D converter includes, for example, a comparator and a counter circuit.
  • the horizontal drive circuit 23 sequentially outputs, for example, pixel data or noise pixel data held in the column signal processing circuit 22 to the outside.
  • the system control circuit 24 controls driving of each block (the vertical drive circuit 21, the column signal processing circuit 22, and the horizontal drive circuit 23) in the logic circuit 20, for example.
  • FIG. 2 illustrates an example of a circuit configuration of the sensor pixel 11 and the readout circuit 12.
  • FIG. 2 illustrates a case where one sensor pixel 11 is assigned to one readout circuit 12.
  • Each sensor pixel 11 has a common component.
  • Each sensor pixel 11 includes, for example, a photodiode PD, transfer transistors TRX, TRG, DMG, charge holding units MEM, DM, a floating diffusion FD, a discharge transistor OFG, and a discharge floating diffusion OFD.
  • the transfer transistors TRX, TRG, DMG and the discharge transistor OFG are, for example, NMOS (Metal Oxide Semiconductor) transistors.
  • the photodiode PD corresponds to a specific example of the “photoelectric conversion unit” of the present disclosure.
  • the charge holding unit MEM corresponds to a specific example of “first charge holding unit” of the present disclosure.
  • the charge holding unit DM corresponds to a specific example of the “second charge holding unit” of the present disclosure.
  • the transfer transistor TRG corresponds to a specific example of “first transfer transistor” of the present disclosure.
  • the transfer transistor DMG corresponds to a specific example of “second transfer transistor” of the present disclosure.
  • the transfer transistor TRX corresponds to a specific example of “third transfer transistor” of the present disclosure.
  • the photodiode PD photoelectrically converts light incident through the light receiving surface 10A (described later).
  • the photodiode PD performs a photoelectric conversion and generates an electric charge according to the amount of received light.
  • the photodiode PD is, for example, a PN junction type photoelectric conversion element.
  • the cathode of the photodiode PD is electrically connected to the source of the transfer transistor TRX, and the anode of the photodiode PD is electrically connected to a reference potential line (for example, ground GND).
  • the transfer transistor TRX is connected between the photodiode PD and the transfer transistor TRG, and controls the potential of the charge holding unit MEM according to a control signal applied to the gate of the transfer transistor TRX. For example, when the transfer transistor TRX is turned on, the potential of the charge holding unit MEM increases. Further, for example, when the transfer transistor TRX is turned off, the potential of the charge holding unit MEM becomes shallow. When the transfer transistor TRX is turned on, the charge stored in the photodiode PD is transferred to the charge holding unit MEM via the transfer transistor TRX.
  • the drain of the transfer transistor TRX is electrically connected to the source of the transfer transistor TRG, and the gate of the transfer transistor TRX is connected to the pixel drive line HSL.
  • the charge holding unit MEM is an impurity semiconductor region that temporarily holds the charge accumulated in the photodiode PD.
  • the charge holding unit MEM holds the charge transferred from the photodiode PD.
  • the charge holding unit DM is an impurity semiconductor region that temporarily holds charge for PLS (Parastic Light Sensitibity) correction.
  • the charge holding unit DM temporarily holds the charge generated by the PLS.
  • the charge holding unit DM is an impurity semiconductor region formed non-conductively with the charge holding unit MEM.
  • the charge holding unit MEM, the charge holding unit DM, and a floating diffusion FD described later are all configured by a common conductive impurity semiconductor region. Further, the impurity concentration of the charge holding unit MEM and the charge holding unit DM is lower than the impurity concentration of the floating diffusion FD described later.
  • PLS refers to stray light generated according to the amount of incident light when strong light enters the photodiode PD.
  • noise charge the charge generated by the stray light
  • signal charge the charge held in the charge holding unit MEM as a noise component. It will be superimposed.
  • the pixel signal contains noise, so that the obtained image has deteriorated image quality.
  • the charge holding unit DM holds noise charges correlated with noise charges superimposed on signal charges in order to remove noise components from pixel signals.
  • the transfer transistor TRG is connected between the transfer transistor TRX and the floating diffusion FD, and transfers the charge held in the charge holding unit MEM to the floating diffusion FD in response to a control signal applied to the gate of the transfer transistor TRG. Transfer to For example, when the transfer transistor TRX is turned off and the transfer transistor TRG is turned on, the charge held in the charge holding unit MEM is transferred to the floating diffusion FD via the transfer transistor TRG.
  • the drain of the transfer transistor TRG is electrically connected to the floating diffusion FD, and the gate of the transfer transistor TRG is connected to the pixel drive line HSL.
  • the transfer transistor DMG is connected between the charge holding unit DM and the floating diffusion FD, and transfers the charge held in the charge holding unit DM to the floating diffusion in accordance with a control signal applied to the gate of the transfer transistor DMG. Transfer to FD. For example, when the transfer transistor DMG is turned on, the charge held in the charge holding unit DM is transferred to the floating diffusion FD via the transfer transistor DMG.
  • the drain of the transfer transistor DMG is electrically connected to the floating diffusion FD, and the gate of the transfer transistor TRG is connected to the pixel drive line HSL.
  • the floating diffusion FD is a floating diffusion region (impurity semiconductor region) that temporarily holds the charge output from the photodiode PD via the transfer transistor TRX and the transfer transistor TRG.
  • a reset transistor RST is connected to the floating diffusion FD
  • a vertical signal line VSL is connected to the floating diffusion FD via an amplification transistor AMP and a selection transistor SEL.
  • the floating diffusion FD is also a floating diffusion region that temporarily holds the charge output from the charge holding unit DM via the transfer transistor DMG.
  • the discharge transistor OFG is connected between the photodiode PD and the power supply line VDD, and initializes (resets) the photodiode PD according to a control signal applied to the gate of the discharge transistor OFG. For example, when the discharge transistor OFG is turned on, the potential of the photodiode PD is reset to the potential level of the power supply line VDD. That is, the initialization of the photodiode PD is performed.
  • the discharge transistor OFG forms, for example, an overflow path between the transfer transistor TRX and the power supply line VDD, and discharges charges overflowing from the photodiode PD to the power supply line VDD.
  • the drain of the discharge transistor OFG is connected to the power supply line VDD, the source of the discharge transistor OFG is connected between the photodiode PD and the transfer transistor TRX, and the gate of the discharge transistor OFG is connected to the pixel drive line HSL. ing.
  • the reset transistor RST is connected between the floating diffusion FD and the power supply line VDD, and initializes each region from the charge holding unit MEM to the floating diffusion FD according to a control signal applied to the gate of the reset transistor RST. (Reset). For example, when the transfer transistors TRG and DMG and the reset transistor RST are turned on, the potentials of the charge holding units MEM and DM and the floating diffusion FD are reset to the potential level of the power supply line VDD. That is, the charge holding units MEM and DM and the floating diffusion FD are initialized.
  • the drain of the reset transistor RST is connected to the power supply line VDD, the source of the reset transistor RST is connected to the floating diffusion FD, and the gate of the reset transistor RST is connected to the pixel drive line HSL.
  • the gate is connected to the floating diffusion FD, the drain is connected to the power supply line VDD, and the source is connected to the drain of the selection transistor SEL.
  • the amplification transistor AMP is an input unit of a source follower circuit that reads out the charge obtained by photoelectric conversion in the photodiode PD or the charge stored in the charge holding unit DM. Since the source of the amplification transistor AMP is connected to the vertical signal line VSL via the selection transistor SEL, the amplification transistor AMP forms a source follower circuit with a constant current source connected to one end of the vertical signal line VSL.
  • the amplification transistor AMP converts a charge obtained by photoelectric conversion in the photodiode PD into a pixel signal, and outputs the pixel signal to the vertical signal line VSL via the selection transistor SEL. Further, the amplification transistor AMP converts the charge stored in the charge holding unit DM into a noise signal, and outputs the noise signal to the vertical signal line VSL via the selection transistor SEL.
  • the drain is connected to the source of the amplification transistor AMP, the source is connected to the vertical signal line VSL, and the gate is connected to the pixel drive line HSL.
  • the selection transistor SEL controls the output of the pixel signal or the noise signal output from the amplification transistor AMP to the vertical signal line VSL according to a control signal applied to the gate of the selection transistor SEL.
  • the selection transistor SEL is turned on when the control signal is turned on, and the sensor pixel 11 connected to the selection transistor SEL is turned on. When the sensor pixel 11 enters the selected state, a pixel signal or a noise signal output from the amplification transistor AMP is read out to the column signal processing circuit 22 via the vertical signal line VSL.
  • FIG. 3 illustrates an example of a planar configuration of the sensor pixel 11.
  • FIG. 4 illustrates an example of a cross-sectional configuration taken along line AA of FIG. 3 and 4 are schematic diagrams, and are not necessarily strictly illustrated.
  • the impurity concentration is represented by expressions such as "P +", “N-", “N +", and "N ++".
  • P + for example, the concentration of the p-type impurity (acceptor) becomes a value larger than a value in the range of 1 ⁇ 10 16 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3. ing.
  • N + indicates that the concentration of the n-type impurity (donor) is higher than “N ⁇ ”.
  • N ++ indicates that the concentration of the n-type impurity (donor) is higher than “N ++”.
  • the concentration of the n-type impurity (donor) is a value within the range of 1 ⁇ 10 16 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the sensor pixel 11 is formed on the semiconductor substrate 30.
  • the semiconductor substrate 30 is, for example, a silicon substrate.
  • the semiconductor substrate 30 has a p-well layer 32 on the upper surface of the semiconductor substrate 30 and in the vicinity thereof, and has an n-type semiconductor layer 31 at a position deeper than the p-well layer 32.
  • the p-well layer 32 is a p-type semiconductor region formed on the upper surface of the semiconductor substrate 30 and in the vicinity thereof.
  • An n-type semiconductor region 33 and a p-type semiconductor region 34 are formed in the p-well layer 32.
  • the p-type semiconductor region 34 is formed on the upper surface of the semiconductor substrate 30 and is in contact with the n-type semiconductor region 33.
  • the n-type semiconductor region 33 and the p-type semiconductor region 34 are stacked in the thickness direction (normal direction) of the semiconductor substrate 30 and constitute a photodiode PD.
  • the photodiode PD is arranged at a position adjacent to the charge holding unit MEM and the charge holding unit DM on a planar layout.
  • the region where the p-type semiconductor region 34 is formed is the light receiving surface 10A.
  • the light receiving surface 10A is formed at a position on the transfer transistor TRX side with respect to the positional relationship with the photodiode PD.
  • a charge holding unit MEM is formed at a position facing the gate of the transfer transistor TRX.
  • the charge holding unit MEM is formed at a predetermined depth from the upper surface of the semiconductor substrate 30.
  • the charge holding unit MEM is configured by an n-type impurity semiconductor region formed in the p-well layer 32.
  • a p-type semiconductor region 35 is formed between the upper surface of the semiconductor substrate 30 and the charge holding unit MEM.
  • a charge holding portion DM is formed at a position where the whole or a part thereof overlaps with the charge holding portion MEM on a planar layout. That is, the sensor pixel 11 has the charge holding unit DM at a position where the whole or a part of the p-well layer 32 overlaps with the charge holding unit MEM on a planar layout.
  • the p-type semiconductor region 35, the charge holding unit MEM, and the charge holding unit DM are arranged in this order from the upper surface (or the light receiving surface 10A) side of the semiconductor substrate 30 in the p well layer 32.
  • the charge holding portion DM is configured by an n-type impurity semiconductor region formed in the p-well layer 32.
  • the charge holding unit DM is formed non-conductive with the charge holding unit MEM.
  • the concentration of the n-type impurity (donor) in the charge holding unit MEM and the charge holding unit DM is lower than the concentration of the n-type impurity (donor) in the floating diffusion FD.
  • a floating diffusion FD and a discharge floating diffusion OFD are formed around a region including the photodiode PD, the p-type semiconductor region 35, and the charge retaining portion DM. That is, the sensor pixel 11 includes the floating diffusion FD and the discharge floating diffusion OFD around the region including the photodiode PD, the p-type semiconductor region 35, and the charge holding unit DM.
  • Each of the floating diffusion FD and the discharge floating diffusion OFD is formed of a semiconductor region having a high n-type impurity concentration formed in the p-well layer 32.
  • a transfer transistor DMG is formed near the floating diffusion FD. That is, the sensor pixel 11 includes the transfer transistor DMG near the floating diffusion FD.
  • the transfer transistor DMG has a vertical gate VG that reaches the charge holding unit DM.
  • the vertical gate VG is formed of, for example, a metal material.
  • the discharge transistor OFG is formed near the discharge floating diffusion OFD. That is, the sensor pixel 11 has the discharge transistor OFG near the discharge floating diffusion OFD.
  • the sensor pixel 11 has the light shielding layer 36 on the semiconductor substrate 30.
  • the light shielding layer 36 has an opening 36A at a position facing the photodiode PD.
  • the light receiving surface 10A is exposed in the opening 36A.
  • the light shielding layer 36 is arranged around the light receiving surface 10A and at least in a position facing the photoelectric conversion unit MEM.
  • the light shielding layer 36 is formed of, for example, a metal material.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) performs an imaging operation by a global shutter method in accordance with, for example, an imaging command from an operation unit 250 described later.
  • a global shutter method after the charges of the current frame are accumulated in the charge holding units MEM of the sensor pixels 11, the charges accumulated in the charge holding units MEM of the sensor pixels 11 are sequentially read.
  • FIG. 5 shows an example of a timing chart at the time of imaging in the solid-state imaging device 1.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) turns on the discharging transistor OFG before starting imaging, and discharges extra charge remaining in the photodiode PD to the outside. Thereafter, the solid-state imaging device 1 (specifically, the system control circuit 24) starts imaging. Specifically, the solid-state imaging device 1 (specifically, the system control circuit 24) starts accumulating electric charges with the transfer transistors TRX, TRG, DMG and the discharge transistor OFG turned off. When light enters the photodiode PD via the light receiving surface 10A, electric charges are generated by photoelectric conversion in the photodiode PD. The charge generated in the photodiode PD starts to accumulate in the photodiode PD.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) turns on the transfer transistors TRG and DMG and the reset transistor RST before transferring the charge accumulated in the photodiode PD to the charge holding unit MEM. Excess charges remaining in the charge holding unit MEM and the floating diffusion FD are discharged to the outside. Subsequently, the solid-state imaging device 1 (specifically, the system control circuit 24) turns on the transfer transistor TRX before the photoelectric conversion in the photodiode PD is completed, thereby increasing the potential of the charge holding unit MEM. Then, the charge accumulated in the photodiode PD is transferred to the charge holding unit MEM. At this time, the solid-state imaging device 1 (specifically, the system control circuit 24) performs this transfer operation on all the sensor pixels 11 at the same time.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) turns off the transfer transistor TRX to confine the charge obtained by imaging the current frame in the charge holding unit MEM. After that, the solid-state imaging device 1 (specifically, the system control circuit 24) turns on the reset transistor RST and once again discharges extra charge remaining in the floating diffusion FD to the outside.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) turns on the transfer transistor DMG and discharges (transfers) the charge accumulated in the charge holding unit DM to the floating diffusion FD.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) turns on the selection transistor SEL.
  • a noise signal having a signal level corresponding to the potential of the floating diffusion FD is generated by the amplification transistor AMP, and the generated noise signal is output to the vertical signal line VSL via the selection transistor SEL.
  • the noise signal is generated based on a noise charge correlated with the noise charge superimposed on the signal charge stored in the charge holding unit MEM.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) performs this read operation for each predetermined unit pixel row.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) turns on the transfer transistor TRG, and discharges (transfers) the charges accumulated in the charge holding unit MEM to the floating diffusion FD.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) turns on the selection transistor SEL.
  • a pixel signal having a signal level corresponding to the potential of the floating diffusion FD is generated by the amplification transistor AMP, and the generated pixel signal is output to the vertical signal line VSL via the selection transistor SEL.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) performs this read operation for each predetermined unit pixel row.
  • the imaging operation of the solid-state imaging device 1 according to the present embodiment is performed.
  • the solid-state imaging device 1 (specifically, the system control circuit 24) performs, for example, an operation of reading out charges from the charge holding unit MEM and an operation of reading out charges from the charge holding unit DM, as shown in FIG. May be performed before.
  • Patent Document 1 one of the pixels shared by a plurality of pixels is used as a PLS correction pixel.
  • the PLS correction pixels are embedded in the pixel array, the resolution is greatly reduced.
  • Patent Document 2 similarly to the present embodiment, a charge accumulation unit for PLS correction is provided.
  • the charge accumulation unit for PLS correction is arranged next to the floating diffusion. Therefore, it is difficult to accurately estimate the PLS component due to oblique incidence. For example, when a photodiode is formed adjacent to the charge accumulation portion for PLS correction and the floating diffusion, and when light obliquely enters the photodiode from the charge accumulation portion for PLS correction, the PLS The noise charge stored in the floating diffusion is larger than the noise charge stored in the correction charge storage unit.
  • the charge holding unit MEM that holds the charge transferred from the photodiode PD, and the charge holding unit DM that is formed to be non-conductive to the charge holding unit MEM are provided.
  • the whole or a part of the charge holding unit DM is arranged at a position overlapping with the charge holding unit MEM on a planar layout. This makes it possible to accurately estimate the PLS component due to oblique incidence as compared with the case where the charge holding unit MEM and the charge holding unit DM are arranged in parallel on a planar layout.
  • the transfer transistor TRG is used for reading out the charge from the charge holding unit MEM
  • the transfer transistor DMG is used for reading out the charge from the charge holding unit DM.
  • the charge holding unit MEM, the charge holding unit DM, and the floating diffusion FD are all configured by a common conductive impurity semiconductor region. Further, the impurity concentration of the charge holding unit MEM and the charge holding unit DM is lower than the impurity concentration of the floating diffusion FD. Thereby, a potential difference is generated between the charge holding unit MEM and the charge holding unit DM and the floating diffusion FD, so that it is possible to completely discharge the charge from the charge holding unit MEM and the charge holding unit DM.
  • the transfer transistor DMG has the vertical gate VG that reaches the charge holding unit DM. This makes it possible to reliably transfer charges from the charge holding unit DM.
  • the photodiode PD is arranged at a position adjacent to the charge holding unit MEM and the charge holding unit DM on a planar layout. Further, the light receiving surface 10A is formed at a position on the transfer transistor DMG side in a positional relationship with the photodiode PD. That is, the solid-state imaging device 1 according to the present embodiment is a top-illuminated image sensor. Thus, the present disclosure can be applied to a top-illuminated image sensor.
  • each sensor pixel 11 has the light-shielding layer 36 disposed around the light receiving surface 10A and at least at a position facing the charge holding unit DM.
  • the light-shielding layer 36 disposed around the light receiving surface 10A and at least at a position facing the charge holding unit DM.
  • the light receiving surface 10A may be provided on the back surface of the semiconductor substrate 30.
  • FIG. 7 illustrates a modification of the planar configuration of the sensor pixel 11.
  • FIG. 8 illustrates an example of a cross-sectional configuration taken along line AA of FIG. 7 and 8 are schematic diagrams, and are not necessarily strictly illustrated.
  • the impurity concentration is represented by expressions such as “P +”, “N ⁇ ”, “N +”, and “N ++”.
  • the concentration of the p-type impurity (acceptor) becomes a value larger than a value in the range of 1 ⁇ 10 16 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3. ing.
  • N + indicates that the concentration of the n-type impurity (donor) is higher than “N ⁇ ”.
  • N ++ indicates that the concentration of the n-type impurity (donor) is higher than “N ++”.
  • the concentration of the n-type impurity (donor) is a value within the range of 1 ⁇ 10 16 cm ⁇ 3 to 5 ⁇ 10 18 cm ⁇ 3 .
  • the sensor pixel 11 is formed on the semiconductor substrate 30.
  • the semiconductor substrate 30 is, for example, a silicon substrate.
  • the semiconductor substrate 30 has a p-well layer 32 on the upper surface of the semiconductor substrate 30 and in the vicinity thereof, and has an n-type semiconductor layer 31 at a position deeper than the p-well layer 32.
  • the p-well layer 32 is a p-type semiconductor region formed on the upper surface of the semiconductor substrate 30 and in the vicinity thereof.
  • a photodiode PD is formed in the p-well layer 32.
  • the photodiode PD includes, for example, an n-type semiconductor region formed in the p-well layer 32.
  • the photodiode PD is disposed at a position where a part thereof overlaps the charge holding unit MEM and the charge holding unit DM on a planar layout.
  • the light receiving surface 10A is opposed to the photodiode PD.
  • the light receiving surface 10A is formed at a position opposite to the transfer transistor TRX in a positional relationship with the photodiode PD.
  • a charge holding unit MEM is formed at a position facing the gate of the transfer transistor TRX.
  • the charge holding unit MEM is formed at a predetermined depth from the upper surface of the semiconductor substrate 30.
  • the charge holding unit MEM is configured by an n-type impurity semiconductor region formed in the p-well layer 32.
  • a p-type semiconductor region 35 is formed between the upper surface of the semiconductor substrate 30 and the charge holding unit MEM.
  • a charge holding portion DM is formed at a position where the whole or a part thereof overlaps with the charge holding portion MEM on a planar layout. That is, the sensor pixel 11 has the charge holding unit DM at a position where the whole or a part of the p-well layer 32 overlaps with the charge holding unit MEM on a planar layout. Further, the photodiode PD is disposed at a position where a part thereof overlaps the charge holding unit MEM and the charge holding unit DM on a planar layout.
  • the photodiode PD, the charge holding unit DM, the charge holding unit MEM, and the p-type semiconductor region 35 are arranged in this order from the back surface (light receiving surface 10A) of the semiconductor substrate 30 in the p-well layer 32.
  • the charge holding portion DM is configured by an n-type impurity semiconductor region formed in the p-well layer 32.
  • the charge holding unit DM is formed non-conductive with the charge holding unit MEM.
  • the concentration of the n-type impurity (donor) in the charge holding unit MEM and the charge holding unit DM is lower than the concentration of the n-type impurity (donor) in the floating diffusion FD.
  • Floating diffusion FD and discharge floating diffusion OFD are formed around a region including the photodiode PD, the charge holding unit DM, the charge holding unit MEM, and the p-type semiconductor region 35. That is, the sensor pixel 11 includes the floating diffusion FD and the discharge floating diffusion OFD around the region including the photodiode PD, the charge holding unit DM, the charge holding unit MEM, and the p-type semiconductor region 35.
  • Each of the floating diffusion FD and the discharge floating diffusion OFD is formed of a semiconductor region having a high n-type impurity concentration formed in the p-well layer 32.
  • a transfer transistor DMG is formed near the floating diffusion FD. That is, the sensor pixel 11 has the transfer transistor DMG near the floating diffusion FD.
  • the transfer transistor DMG has a vertical gate VG1 that reaches the charge holding unit DM.
  • the vertical gate VG1 is formed of, for example, a metal material.
  • the discharge transistor OFG is formed near the discharge floating diffusion OFD. That is, the sensor pixel 11 has the discharge transistor OFG near the discharge floating diffusion OFD.
  • the discharge transistor OFG has a vertical gate VG2 that reaches the photodiode PD.
  • the vertical gate VG2 is formed of, for example, a metal material.
  • the sensor pixel 11 includes a transfer transistor TRX at a position facing the photoelectric conversion unit MEM.
  • the transfer transistor TRX has a vertical gate VG3 that reaches the photodiode PD.
  • the vertical gate VG3 is formed of, for example, a metal material.
  • the sensor pixel 11 has a light shielding layer 37 on the semiconductor substrate 30.
  • the light shielding layer 37 is disposed at least at a position facing the photoelectric conversion unit MEM.
  • the light shielding layer 36 is formed of, for example, a metal material.
  • the sensor pixel 11 further has a light shielding layer 38 between the photodiode PD and the charge holding unit DM.
  • the light shielding layer 38 is arranged, for example, at a position facing the photoelectric conversion unit MEM and the photoelectric conversion unit DM.
  • the light shielding layers 37 and 38 are formed of, for example, a metal material. Note that, for example, as shown in FIG. 9, the light shielding layer 38 may be omitted as necessary.
  • a charge holding unit MEM that holds charges transferred from the photodiode PD, and a charge holding unit DM that is non-conductive to the charge holding unit MEM are provided. ing. This makes it possible to reduce the PLS component included in the signal charge based on the signal charge read from the charge holding unit MEM and the noise charge read from the charge holding unit DM. Further, in the present embodiment, the whole or a part of the charge holding unit DM is arranged at a position overlapping with the charge holding unit MEM on a planar layout.
  • the transfer transistor TRG is used for reading out the charge from the charge holding unit MEM
  • the transfer transistor DMG is used for reading out the charge from the charge holding unit DM.
  • the transfer transistor DMG has the vertical gate VG1 that reaches the charge holding unit DM. This makes it possible to reliably transfer charges from the charge holding unit DM.
  • the photodiode PD is arranged at a position where a part thereof overlaps the charge holding unit MEM and the charge holding unit DM on a planar layout. Further, the light receiving surface 10A is formed at a position opposite to the transfer transistor DMG side in a positional relationship with the photodiode PD. That is, the solid-state imaging device 1 according to the present modification is a back-illuminated image sensor. As described above, the present disclosure can be applied to a backside illumination type image sensor.
  • each sensor pixel 11 has the light shielding layer 38 between the photodiode PD and the charge holding unit DM.
  • the light shielding layer 38 between the photodiode PD and the charge holding unit DM.
  • the vertical gate VG may be omitted.
  • an n-type semiconductor region 39 reaching the charge holding portion DM and having a higher concentration than the impurity concentration of the charge holding portion DM is formed in the p-well layer 32. That is, in the present modification, each sensor pixel 11 includes the n-type semiconductor region 39 that reaches the charge holding unit DM and has a higher concentration than the impurity concentration of the charge holding unit DM. Even in such a case, it is possible to reliably transfer the charge from the charge holding unit DM.
  • the present disclosure is not limited to application to a solid-state imaging device. That is, the present technology relates to a camera module having an optical lens system or the like in addition to a solid-state imaging device, an imaging device such as a digital still camera or a video camera, a mobile terminal device having an imaging function (for example, a smartphone or a tablet terminal), or an image.
  • the present invention is applicable to all electronic devices having a solid-state imaging device, such as a copying machine using a solid-state imaging device for a reading unit.
  • FIG. 11 is a block diagram illustrating a configuration example of an electronic apparatus 2 including the solid-state imaging device 1 according to the above-described embodiment and its modifications.
  • the electronic device 2 is, for example, an electronic device such as an imaging device such as a digital still camera or a video camera, or a portable terminal device such as a smartphone or a tablet terminal.
  • the electronic device 2 includes, for example, the solid-state imaging device 1, the DSP circuit 210, the frame memory 220, the display unit 230, the storage unit 240, the operation unit 250, and the power supply unit 260 according to the above-described embodiment and its modifications.
  • the DSP circuit 210 corresponds to a specific example of “signal processing circuit” of the present disclosure.
  • the DSP circuit 210, the frame memory 220, the display unit 230, the storage unit 240, the operation unit 250, and the power supply unit 260 are mutually connected via a bus line 270.
  • the solid-state imaging device 1 according to the above embodiment and its modification outputs image data according to incident light.
  • the DSP circuit 210 is a signal processing circuit that processes a signal (image data) output from the solid-state imaging device 1 according to the above embodiment and its modification.
  • the frame memory 220 temporarily holds the image data processed by the DSP circuit 210 in frame units.
  • the display unit 230 includes, for example, a panel-type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the solid-state imaging device 1 according to the above-described embodiment and its modifications. I do.
  • the storage unit 240 records the image data of the moving image or the still image captured by the solid-state imaging device 1 according to the above-described embodiment and its modifications on a recording medium such as a semiconductor memory or a hard disk.
  • the storage unit 240 further stores a later-described correction coefficient ⁇ in a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 250 issues operation commands for various functions of the electronic device 2 according to the operation by the user.
  • the power supply unit 260 appropriately supplies various powers, which are operation power supplies for the DSP circuit 210, the frame memory 220, the display unit 230, the storage unit 240, and the operation unit 250, to these supply targets.
  • FIG. 12 illustrates an example of a flowchart of an imaging operation in electronic device 2.
  • the user instructs the start of imaging by operating the operation unit 250 (step S101).
  • the operation unit 250 transmits an imaging command to the solid-state imaging device 1 (Step S102).
  • the solid-state imaging device 1 (specifically, the system control circuit 24) performs imaging by a global shutter operation (step S103).
  • the solid-state imaging device 1 outputs the image data I 1 and the noise image data I 2 obtained by the imaging to the DSP circuit 210.
  • the image data I 1 is data of all pixels of a pixel signal generated based on the electric charge stored in the electric charge holding unit MEM.
  • the noise image data I 2 the data of all the pixels of the generated noise signal based on the charge stored in the charge holding unit DM.
  • the DSP circuit 210 performs a predetermined noise reduction process based on the image data I 1 and the noise image data I 2 input from the solid-state imaging device 1 (Step S104).
  • the DSP circuit 210 performs the above-described noise reduction processing using the correction coefficient ⁇ recorded in the storage unit 240.
  • DSP circuit 210, the image data I c obtained by the noise reduction processing is held in the frame memory 220, frame memory 220 stores the image data I c in the storage unit 240 (step S108). In this way, the electronic device 2 performs imaging.
  • FIGS. 13 and 14 show examples of correction coefficients for each pixel used in the above-described noise reduction processing.
  • the plurality of sensor pixels 11 include a plurality of sensor pixels 11R for red light, a plurality of sensor pixels 11G for green light, and a plurality of sensor pixels 11B for blue light.
  • a correction coefficient ⁇ for red light may be provided for each color of the sensor pixel 11.
  • a correction coefficient ⁇ R is set for the sensor pixel 11R for red light
  • a correction coefficient ⁇ G for green light is set for the sensor pixel 11G for green light
  • a correction coefficient ⁇ G for blue light is set.
  • a correction coefficient ⁇ B for blue light is set in the sensor pixel 11B of FIG. FIG.
  • one color sensor pixel includes one sensor pixel 11R, two sensor pixels 11G, and one sensor pixel 11B.
  • the correction coefficient ⁇ R , the correction coefficient ⁇ G , and the correction coefficient ⁇ B are, for example, values according to the wavelength, and have different values.
  • a correction coefficient ⁇ may be provided according to a location in the pixel array unit 10.
  • a correction coefficient ⁇ a is set in the center of the pixel array unit 10
  • a correction coefficient ⁇ b is set in the upper center of the pixel array unit 10
  • a correction coefficient ⁇ b is set in the lower center of the pixel array unit 10.
  • a correction coefficient ⁇ c is set, a correction coefficient ⁇ d is set at the left center of the pixel array unit 10, a correction coefficient ⁇ e is set at the upper left of the pixel array unit 10, and a correction coefficient ⁇ e is set at the lower left of the pixel array unit 10.
  • the correction coefficient ⁇ a , the correction coefficient ⁇ b , the correction coefficient ⁇ c , the correction coefficient ⁇ d , the correction coefficient ⁇ e , the correction coefficient ⁇ f , the correction coefficient ⁇ g , the correction coefficient ⁇ h , and the correction coefficient ⁇ i are, for example, a pixel array. The value is determined according to the location in the unit 10 and is different from each other.
  • the DSP circuit 210 performs predetermined noise reduction processing based on the image data I 1 and the noise image data I 2 input from the solid-state imaging device 1, thereby obtaining image data I c with reduced PLS noise.
  • the DSP circuit 210 subtracts the image data ( ⁇ I 2 ) obtained by multiplying the noise image data I 2 by a predetermined correction coefficient ⁇ from the image data I 1 , for example, so as to be included in the image data I 1 .
  • Reduce noise DSP circuitry 210, for example, by the following equation (1) to obtain image data I c.
  • I c I 1 ⁇ I 2 (1)
  • the electronic device 2 uses the solid-state imaging device 1 according to the above-described embodiment and its modification, and the DSP circuit 210 performs the above-described noise reduction processing. As a result, it is possible to accurately remove the influence of light leakage due to oblique incidence on the charge storage unit, while suppressing a decrease in resolution and a decrease in conversion efficiency.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of moving object such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 15 is a block diagram illustrating a schematic configuration example of a vehicle control system that is an example of a mobile object control system to which the technology according to the present disclosure can be applied.
  • Vehicle control system 12000 includes a plurality of electronic control units connected via communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an inside information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio / video output unit 12052, and a vehicle-mounted network I / F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generating device for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting driving force to wheels, and a steering angle of the vehicle. It functions as a control mechanism such as a steering mechanism for adjusting and a braking device for generating a braking force of the vehicle.
  • the body control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a head lamp, a back lamp, a brake lamp, a blinker, and a fog lamp.
  • a radio wave or various switch signals transmitted from a portable device replacing the key may be input to the body control unit 12020.
  • the body control unit 12020 receives the input of these radio waves or signals and controls a door lock device, a power window device, a lamp, and the like of the vehicle.
  • Out-of-vehicle information detection unit 12030 detects information external to the vehicle on which vehicle control system 12000 is mounted.
  • an imaging unit 12031 is connected to the outside-of-vehicle information detection unit 12030.
  • the out-of-vehicle information detection unit 12030 causes the imaging unit 12031 to capture an image outside the vehicle, and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform an object detection process or a distance detection process of a person, a vehicle, an obstacle, a sign, a character on a road surface, or the like based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of received light.
  • the imaging unit 12031 can output an electric signal as an image or can output the information as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information in the vehicle.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver status detection unit 12041 that detects the status of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 determines the degree of driver fatigue or concentration based on the detection information input from the driver state detection unit 12041. The calculation may be performed, or it may be determined whether the driver has fallen asleep.
  • the microcomputer 12051 calculates a control target value of the driving force generation device, the steering mechanism or the braking device based on the information on the inside and outside of the vehicle acquired by the outside information detection unit 12030 or the inside information detection unit 12040, and the drive system control unit A control command can be output to 12010.
  • the microcomputer 12051 implements functions of ADAS (Advanced Driver Assistance System) including vehicle collision avoidance or impact mitigation, following running based on the following distance, vehicle speed maintaining running, vehicle collision warning, vehicle lane departure warning, and the like. Cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generation device, the steering mechanism, the braking device, and the like based on the information about the surroundings of the vehicle obtained by the outside information detection unit 12030 or the inside information detection unit 12040, so that the driver 120 It is possible to perform cooperative control for automatic driving or the like in which the vehicle travels autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on information on the outside of the vehicle acquired by the outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp in accordance with the position of the preceding vehicle or the oncoming vehicle detected by the outside-of-vehicle information detection unit 12030, and performs cooperative control for the purpose of preventing glare such as switching a high beam to a low beam. It can be carried out.
  • the sound image output unit 12052 transmits at least one of a sound signal and an image signal to an output device capable of visually or audibly notifying a passenger of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 16 is a diagram illustrating an example of an installation position of the imaging unit 12031.
  • the vehicle 12100 includes imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as a front nose, a side mirror, a rear bumper, a back door of the vehicle 12100, and an upper portion of a windshield in the vehicle interior.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided above the windshield in the passenger compartment mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the forward images acquired by the imaging units 12101 and 12105 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, and the like.
  • FIG. 16 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates 13 shows an imaging range of an imaging unit 12104 provided in a rear bumper or a back door.
  • a bird's-eye view image of the vehicle 12100 viewed from above is obtained by superimposing image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of imaging elements or an imaging element having pixels for detecting a phase difference.
  • the microcomputer 12051 calculates a distance to each three-dimensional object in the imaging ranges 12111 to 12114 and a temporal change of the distance (relative speed with respect to the vehicle 12100). , It is possible to extract, as a preceding vehicle, a three-dimensional object that travels at a predetermined speed (for example, 0 km / h or more) in a direction substantially the same as that of the vehicle 12100, which is the closest three-dimensional object on the traveling path of the vehicle 12100 it can.
  • a predetermined speed for example, 0 km / h or more
  • microcomputer 12051 can set an inter-vehicle distance to be secured before the preceding vehicle and perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform cooperative control for automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts the three-dimensional object data relating to the three-dimensional object into other three-dimensional objects such as a motorcycle, a normal vehicle, a large vehicle, a pedestrian, a telephone pole, and the like based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines a collision risk indicating a risk of collision with each obstacle, and when the collision risk is equal to or more than the set value and there is a possibility of collision, via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver through forced driving and avoidance steering via the drive system control unit 12010, driving assistance for collision avoidance can be performed.
  • driving assistance for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared light.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian exists in the captured images of the imaging units 12101 to 12104. The recognition of such a pedestrian is performed by, for example, extracting a feature point in an image captured by the imaging units 12101 to 12104 as an infrared camera, and performing a pattern matching process on a series of feature points indicating the outline of the object to determine whether the object is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular contour for emphasis to the recognized pedestrian.
  • the display unit 12062 is controlled so that is superimposed. Further, the sound image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the solid-state imaging device 1 according to the above-described embodiment and its modification can be applied to the imaging unit 12031.
  • the present disclosure may have the following configurations.
  • the first charge holding unit, the second charge holding unit, and the floating diffusion are all configured by a common conductivity type impurity semiconductor region, The solid-state imaging device according to (1), wherein an impurity concentration of the first charge holding unit and the second charge holding unit is lower than an impurity concentration of the floating diffusion.
  • the second transfer transistor is electrically connected to the second charge holding unit by an impurity semiconductor region reaching the second charge holding unit and having a higher impurity concentration than the impurity concentration of the second charge holding unit.
  • Each of the pixels further includes a third transfer transistor that transfers the charge stored in the photoelectric conversion unit to the first charge holding unit,
  • the photoelectric conversion unit is disposed at a position adjacent to the first charge holding unit and the second charge holding unit on a planar layout
  • the solid-state imaging device according to any one of (1) to (4), wherein the light receiving surface is formed at a position on the third transfer transistor side in a positional relationship with the photoelectric conversion unit.
  • (6) The solid-state imaging device according to (5), wherein each of the pixels includes a light-shielding layer disposed around the light receiving surface and at least at a position facing the first charge holding unit.
  • Each of the pixels further includes a third transfer transistor that transfers the charge stored in the photoelectric conversion unit to the first charge holding unit,
  • the photoelectric conversion unit is partially disposed at a position overlapping the first charge holding unit and the second charge holding unit on a planar layout
  • the solid-state imaging device according to any one of (1) to (4), wherein the light receiving surface is formed at a position opposite to the third transfer transistor in a positional relationship with the photoelectric conversion unit.
  • each of the pixels has a light shielding layer between the photoelectric conversion unit and the second charge holding unit.
  • a solid-state imaging device that outputs image data according to incident light, A signal processing circuit for processing the image data, The solid-state imaging device, Light-receiving surface, A plurality of pixels arranged opposite to the light receiving surface, Each of the pixels is A photoelectric conversion unit that photoelectrically converts light incident through the light receiving surface, A first charge holding unit that holds the charge transferred from the photoelectric conversion unit; A second charge holding unit that is disposed at a position where the whole or a part thereof overlaps the first charge holding unit on a planar layout, and is formed in a non-conductive state with the first charge holding unit; A first transfer transistor for transferring the charge held in the first charge holding unit to a floating diffusion; A second transfer transistor for transferring the charge held in the second charge holding unit to the floating diffusion, The signal processing circuit includes first image data generated based on the charges held in the first charge holding unit, and second image data generated based on the charges held in the second charge holding unit.
  • the signal processing circuit subtracts, from the first image data, third image data obtained by multiplying the second image data by a predetermined correction coefficient, thereby reducing noise included in the first image data.
  • the first charge holding unit that holds the charge transferred from the photoelectric conversion unit, and the first charge holding unit are formed non-conductive.
  • a second charge holding unit wherein the whole or a part of the second charge holding unit is arranged at a position overlapping with the first charge holding unit on a planar layout, and the first transfer is performed to read charges from the first charge holding unit. Since a transistor is used and the second transfer transistor is used to read charges from the second charge holding unit, light leakage due to oblique incidence on the charge storage unit is suppressed while suppressing a decrease in resolution and a decrease in conversion efficiency. Can be accurately removed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示の一実施の形態に係る固体撮像装置は、受光面と、受光面と対向配置された複数の画素とを備えている。各画素は、受光面を介して入射した光を光電変換する光電変換部と、光電変換部から転送された電荷を保持する第１電荷保持部と、全体または一部が平面レイアウト上で第１電荷保持部と重なり合う位置に配置され、第１電荷保持部とは非導通に形成された第２電荷保持部とを有している。各画素は、さらに、第１電荷保持部に保持された電荷をフローティングディフュージョンに転送する第１転送トランジスタと、第２電荷保持部に保持された電荷を前記フローティングディフュージョンに転送する第２転送トランジスタとを有している。

Description

固体撮像装置および電子機器
　本開示は、固体撮像装置および電子機器に関する。
　固体撮像装置は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置などの電子機器に用いられている。固体撮像装置としては、光電変換素子であるフォトダイオードに蓄積された電荷を、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを介して読み出すＣＭＯＳ（complementary MOS）イメージセンサがある（例えば、特許文献１参照）。
　グローバルシャッター機能を有するＣＭＯＳイメージセンサでは、各画素内に電荷蓄積部が設けられている。電荷蓄積部には前フレームの信号が保持されているので、電荷蓄積部に次フレームの信号が入らないように電荷蓄積部を遮光する構造が必要となる。しかし、そのような構造が設けられているだけでは、電荷蓄積部への光の漏れ込みを十分に防ぐことが難しい。そこで、その対策として、例えば、特許文献１，２に記載の方法が考えられる。
特開２０１３－１５０２３２号公報 特開２０１２－１７５２５９号公報
　しかし、特許文献１に記載の方法では、解像度が大きく減少してしまうという問題がある。また、特許文献２に記載の方法では、電荷蓄積部への斜入射による光の漏れ込みの影響を正確に除くことが難しく、しかも、変換効率が低いという問題がある。従って、解像度の減少や変換効率の低下を抑えつつ、電荷蓄積部への斜入射による光の漏れ込みの影響を正確に除くことの可能な固体撮像装置およびそれを備えた電子機器を提供することが望ましい。
　本開示の一実施の形態に係る固体撮像装置は、受光面と、受光面と対向配置された複数の画素とを備えている。各画素は、受光面を介して入射した光を光電変換する光電変換部と、光電変換部から転送された電荷を保持する第１電荷保持部と、全体または一部が平面レイアウト上で第１電荷保持部と重なり合う位置に配置され、第１電荷保持部とは非導通に形成された第２電荷保持部とを有している。各画素は、さらに、第１電荷保持部に保持された電荷をフローティングディフュージョンに転送する第１転送トランジスタと、第２電荷保持部に保持された電荷を前記フローティングディフュージョンに転送する第２転送トランジスタとを有している。
　本開示の一実施の形態に係る電子機器は、入射光に応じた画像データを出力する固体撮像装置と、画像データを処理する信号処理回路とを備えている。電子機器に設けられた固体撮像装置は、上記の固体撮像装置と同一の構成を有している。
　本開示の一実施の形態に係る固体撮像装置および電子機器では、光電変換部から転送された電荷を保持する第１電荷保持部と、第１電荷保持部とは非導通に形成された第２電荷保持部とが設けられている。これにより、第１電荷保持部から読み出した信号電荷と、第２電荷保持部から読み出したノイズ電荷とに基づいて、信号電荷に含まれるＰＬＳ（Parastic Light Sensitibity）成分を低減することが可能となる。また、本開示の一実施の形態に係る固体撮像装置および電子機器では、第２電荷保持部の全体または一部が平面レイアウト上で第１電荷保持部と重なり合う位置に配置されている。これにより、第１電荷保持部および第２電荷保持部を平面レイアウト上で並列に配置した場合と比べて、斜入射によるＰＬＳ成分を正確に見積もることが可能となる。また、本開示の一実施の形態に係る固体撮像装置および電子機器では、第１電荷保持部からの電荷の読み出しに第１転送トランジスタが用いられ、第２電荷保持部からの電荷の読み出しに第２転送トランジスタが用いられる。これにより、第１電荷保持部からの電荷の読み出しの際にスイッチ素子を常時オンさせている場合と比べて、高い変換効率が得られる。
本開示の一実施の形態に係る固体撮像装置の概略構成の一例を表す図である。 図１のセンサ画素および読み出し回路の回路構成の一例を表す図である。 図１のセンサ画素の平面構成の一例を表す図である。 図３のＡ－Ａ線における断面構成の一例を表す図である。 図４のセンサ画素を備えた固体撮像装置における撮像時のタイミングチャート一例を表す図である。 図４のセンサ画素を備えた固体撮像装置における撮像時のタイミングチャート一変形例を表す図である。 図１のセンサ画素の平面構成の一変形例を表す図である。 図７のＡ－Ａ線における断面構成の一例を表す図である。 図７のＡ－Ａ線における断面構成の一変形例を表す図である。 図３のＡ－Ａ線における断面構成の一変形例を表す図である。 上記実施の形態およびその変形例に係る固体撮像装置を備えた電子機器の概略構成の一例を表す図である。 図１１の電子機器における撮像手順の一例を表す図である。 各画素における補正係数の一例を表す図である。 各画素における補正係数の一例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（固体撮像装置）…図１～図６
２．変形例（固体撮像装置）…図７～図１０
３．適用例（電子機器）…図１１～図１４
４．応用例…図１５、図１６
＜１．実施の形態＞
[構成]
　本開示の一実施の形態に係る固体撮像装置１について説明する。固体撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等からなる上面照射型のイメージセンサである。固体撮像装置１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像する。固体撮像装置１は、入射光に応じた画素信号を出力する。
　上面照射型のイメージセンサとは、被写体からの光が入射する受光面と、半導体基板の裏面との間に、被写体からの光を受光し、電気信号に変換するフォトダイオード等の光電変換部が設けられている構成のイメージセンサである。なお、本開示は、ＣＭＯＳイメージセンサへの適用に限られるものではない。
　図１は、本開示の一実施の形態に係る固体撮像装置１の概略構成の一例を表す。固体撮像装置１は、画素アレイ部１０と、ロジック回路２０とを備えている。画素アレイ部１０は、複数のセンサ画素１１と、複数の読み出し回路１２（後述）とを有している。センサ画素１１は、本開示の「画素」の一具体例に相当する。各センサ画素１１は、光電変換を行って受光量に応じた電荷を出力する。複数のセンサ画素１１は、受光面１０Ａ（後述）と対向配置されており、画素アレイ部１０において、行列状に配置されている。各読み出し回路１２は、センサ画素１１から出力された電荷に基づく画素信号もしくはノイズ信号（後述）を出力する。複数の読み出し回路１２は、例えば、画素アレイ部１０において、１つのセンサ画素１１ごとに１つずつ設けられている。なお、複数の読み出し回路１２は、画素アレイ部１０において、複数のセンサ画素１１ごとに１つずつ設けられていてもよい。
　画素アレイ部１０は、複数の画素駆動線ＨＳＬと、複数のデータ出力線ＶＳＬとを有している。画素駆動線ＨＳＬは、センサ画素１１に蓄積された電荷の出力を制御する制御信号が印加される配線であり、例えば、行方向に延在している。データ出力線ＶＳＬは、各読み出し回路１２から出力された画素信号もしくはノイズ信号をロジック回路２０に出力する配線であり、例えば、列方向に延在している。
　ロジック回路２０は、例えば、垂直駆動回路２１、カラム信号処理回路２２、水平駆動回路２３およびシステム制御回路２４を有している。ロジック回路２０（具体的には水平駆動回路２３）は、センサ画素１１ごとの出力電圧を外部機器に出力することにより、外部機器に画像データを提供する。
　垂直駆動回路２１は、例えば、複数のセンサ画素１１を所定の単位画素行ごとに順に選択する。「所定の単位画素行」とは、同一アドレスで画素選択可能な画素行を指している。例えば、１つの読み出し回路１２に１つのセンサ画素１１が割り当てられている場合、「所定の単位画素行」は、１画素行を指している。また、例えば、複数のセンサ画素１１が１つの読み出し回路１２を共有する場合、読み出し回路１２を共有する複数のセンサ画素１１のレイアウトが２画素行×ｎ画素列（ｎは１以上の整数）となっているときには、「所定の単位画素行」は、２画素行を指している。同様に、読み出し回路１２を共有する複数のセンサ画素１１のレイアウトが４画素行×ｎ画素列（ｎは１以上の整数）となっているときには、「所定の単位画素行」は、４画素行を指している。垂直駆動回路２１は、画素駆動線ＨＳＬを介して、各センサ画素１１内のトランジスタ（例えば、転送トランジスタＴＲＸ，ＴＲＧ，ＤＭＧおよび排出トランジスタＯＦＧ）を制御し、さらに、各読み出し回路１２内のトランジスタ（例えば、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬ）を制御する。
　カラム信号処理回路２２は、例えば、垂直駆動回路２１によって選択された行の各センサ画素１１から出力される画素信号もしくはノイズ信号に対して、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を施す。カラム信号処理回路２２は、例えば、ＣＤＳ処理を施すことにより、画素信号もしくはノイズ信号の信号レベルを抽出し、各センサ画素１１の受光量に応じた画素データ、もしくはＰＬＳに応じたノイズ画素データを保持する。カラム信号処理回路２２は、例えば、データ出力線ＶＳＬごとにカラム信号処理部を有している。カラム信号処理部は、例えば、シングルスロープＡ／Ｄ変換器を含んでいる。シングルスロープＡ／Ｄ変換器は、例えば、比較器およびカウンタ回路を含んで構成されている。水平駆動回路２３は、例えば、カラム信号処理回路２２に保持されている画素データもしくはノイズ画素データを順次、外部に出力する。システム制御回路２４は、例えば、ロジック回路２０内の各ブロック（垂直駆動回路２１、カラム信号処理回路２２および水平駆動回路２３）の駆動を制御する。
　図２は、センサ画素１１および読み出し回路１２の回路構成の一例を表す。図２には、１つの読み出し回路１２に１つのセンサ画素１１が割り当てられている場合が例示されている。各センサ画素１１は、互いに共通の構成要素を有している。各センサ画素１１は、例えば、フォトダイオードＰＤと、転送トランジスタＴＲＸ，ＴＲＧ，ＤＭＧと、電荷保持部ＭＥＭ，ＤＭと、フローティングディフュージョンＦＤと、排出トランジスタＯＦＧと、排出フローティングディフュージョンＯＦＤとを有している。転送トランジスタＴＲＸ，ＴＲＧ，ＤＭＧおよび排出トランジスタＯＦＧは、例えば、ＮＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
　フォトダイオードＰＤは、本開示の「光電変換部」の一具体例に相当する。電荷保持部ＭＥＭは、本開示の「第１電荷保持部」の一具体例に相当する。電荷保持部ＤＭは、本開示の「第２電荷保持部」の一具体例に相当する。転送トランジスタＴＲＧは、本開示の「第１転送トランジスタ」の一具体例に相当する。転送トランジスタＤＭＧは、本開示の「第２転送トランジスタ」の一具体例に相当する。転送トランジスタＴＲＸは、本開示の「第３転送トランジスタ」の一具体例に相当する。
　フォトダイオードＰＤは、受光面１０Ａ（後述）を介して入射した光を光電変換する。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードＰＤは、例えば、ＰＮ接合型の光電変換素子である。フォトダイオードＰＤのカソードが転送トランジスタＴＲＸのソースに電気的に接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンドＧＮＤ）に電気的に接続されている。
　転送トランジスタＴＲＸは、フォトダイオードＰＤと転送トランジスタＴＲＧとの間に接続されており、転送トランジスタＴＲＸのゲートに印加される制御信号に応じて、電荷保持部ＭＥＭのポテンシャルを制御する。例えば、転送トランジスタＴＲＸがオンしたとき、電荷保持部ＭＥＭのポテンシャルが深くなる。また、例えば、転送トランジスタＴＲＸがオフしたとき、電荷保持部ＭＥＭのポテンシャルが浅くなる。転送トランジスタＴＲＸがオンすると、フォトダイオードＰＤに蓄積されている電荷が、転送トランジスタＴＲＸを介して、電荷保持部ＭＥＭに転送される。転送トランジスタＴＲＸのドレインが転送トランジスタＴＲＧのソースに電気的に接続されており、転送トランジスタＴＲＸのゲートは画素駆動線ＨＳＬに接続されている。
　電荷保持部ＭＥＭは、フォトダイオードＰＤに蓄積された電荷を一時的に保持する不純物半導体領域である。電荷保持部ＭＥＭは、フォトダイオードＰＤから転送された電荷を保持する。電荷保持部ＤＭは、ＰＬＳ（Parastic Light Sensitibity）補正用の電荷を一時的に保持する不純物半導体領域である。電荷保持部ＤＭは、ＰＬＳによって生じた電荷を一時的に保持する。電荷保持部ＤＭは、電荷保持部ＭＥＭとは非導通に形成された不純物半導体領域である。電荷保持部ＭＥＭ、電荷保持部ＤＭおよび後述のフローティングディフュージョンＦＤは、ともに、共通の導電型の不純物半導体領域によって構成されている。さらに、電荷保持部ＭＥＭおよび電荷保持部ＤＭの不純物濃度は、後述のフローティングディフュージョンＦＤの不純物濃度よりも低くなっている。
　ＰＬＳとは、フォトダイオードＰＤに強い光が入射したときに入射光量に応じて生じる迷光を指している。迷光によって生じた電荷（以下、「ノイズ電荷」と称する。）が電荷保持部ＭＥＭに混入すると、電荷保持部ＭＥＭに保持されている電荷（以下、「信号電荷」と称する。）にノイズ成分として重畳されてしまう。これにより、画素信号にはノイズが含まれることになるので、得られる画像は、画質が劣化したものとなる。電荷保持部ＤＭは、画素信号からノイズ成分を除くために、信号電荷に重畳されるノイズ電荷と相関のあるノイズ電荷を保持する。
　転送トランジスタＴＲＧは、転送トランジスタＴＲＸとフローティングディフュージョンＦＤとの間に接続されており、転送トランジスタＴＲＧのゲートに印加される制御信号に応じて、電荷保持部ＭＥＭに保持されている電荷をフローティングディフュージョンＦＤに転送する。例えば、転送トランジスタＴＲＸがオフし、転送トランジスタＴＲＧがオンすると、電荷保持部ＭＥＭに保持されている電荷が、転送トランジスタＴＲＧを介して、フローティングディフュージョンＦＤに転送される。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴＲＧのゲートは画素駆動線ＨＳＬに接続されている。
　転送トランジスタＤＭＧは、電荷保持部ＤＭとフローティングディフュージョンＦＤとの間に接続されており、転送トランジスタＤＭＧのゲートに印加される制御信号に応じて、電荷保持部ＤＭに保持されている電荷をフローティングディフュージョンＦＤに転送する。例えば、転送トランジスタＤＭＧがオンすると、電荷保持部ＤＭに保持されている電荷が、転送トランジスタＤＭＧを介して、フローティングディフュージョンＦＤに転送される。転送トランジスタＤＭＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴＲＧのゲートは画素駆動線ＨＳＬに接続されている。
　フローティングディフュージョンＦＤは、転送トランジスタＴＲＸおよび転送トランジスタＴＲＧを介してフォトダイオードＰＤから出力された電荷を一時的に保持する浮遊拡散領域（不純物半導体領域）である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＲＳＴが接続されるとともに、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線ＶＳＬが接続されている。フローティングディフュージョンＦＤは、さらに、転送トランジスタＤＭＧを介して電荷保持部ＤＭから出力された電荷を一時的に保持する浮遊拡散領域でもある。
　排出トランジスタＯＦＧは、フォトダイオードＰＤと電源線ＶＤＤとの間に接続されており、排出トランジスタＯＦＧのゲートに印加される制御信号に応じて、フォトダイオードＰＤを初期化（リセット）する。例えば、排出トランジスタＯＦＧがオンすると、フォトダイオードＰＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、フォトダイオードＰＤの初期化が行われる。また、排出トランジスタＯＦＧは、例えば、転送トランジスタＴＲＸと電源線ＶＤＤの間にオーバーフローパスを形成し、フォトダイオードＰＤから溢れた電荷を電源線ＶＤＤに排出する。排出トランジスタＯＦＧのドレインが電源線ＶＤＤに接続されるとともに、排出トランジスタＯＦＧのソースがフォトダイオードＰＤと転送トランジスタＴＲＸとの間に接続されており、排出トランジスタＯＦＧのゲートが画素駆動線ＨＳＬに接続されている。
　リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤと電源線ＶＤＤとの間に接続されており、リセットトランジスタＲＳＴのゲートに印加される制御信号に応じて、電荷保持部ＭＥＭからフローティングディフュージョンＦＤまでの各領域を初期化（リセット）する。例えば、転送トランジスタＴＲＧ，ＤＭＧおよびリセットトランジスタＲＳＴがオンすると、電荷保持部ＭＥＭ，ＤＭおよびフローティングディフュージョンＦＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、電荷保持部ＭＥＭ，ＤＭおよびフローティングディフュージョンＦＤの初期化が行われる。リセットトランジスタＲＳＴのドレインが電源線ＶＤＤに接続されており、リセットトランジスタＲＳＴのソースがフローティングディフュージョンＦＤに接続されており、リセットトランジスタＲＳＴのゲートが画素駆動線ＨＳＬに接続されている。
　増幅トランジスタＡＭＰでは、ゲートがフローティングディフュージョンＦＤに接続されており、ドレインが電源線ＶＤＤに接続されており、ソースが選択トランジスタＳＥＬのドレインに接続されている。増幅トランジスタＡＭＰは、フォトダイオードＰＤでの光電変換によって得られる電荷もしくは電荷保持部ＤＭに蓄えられた電荷を読み出すソースフォロワ回路の入力部となっている。増幅トランジスタＡＭＰは、増幅トランジスタＡＭＰのソースが選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続されていることから、垂直信号線ＶＳＬの一端に接続される定電流源とソースフォロワ回路を構成する。増幅トランジスタＡＭＰは、フォトダイオードＰＤでの光電変換によって得られる電荷を画素信号に変換し、選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに出力する。また、増幅トランジスタＡＭＰは、電荷保持部ＤＭに蓄えられた電荷をノイズ信号に変換し、選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに出力する。
　選択トランジスタＳＥＬでは、ドレインが増幅トランジスタＡＭＰのソースに接続されており、ソースが垂直信号線ＶＳＬに接続されており、ゲートが画素駆動線ＨＳＬに接続されている。選択トランジスタＳＥＬは、選択トランジスタＳＥＬのゲートに印加される制御信号に応じて、増幅トランジスタＡＭＰから出力される画素信号もしくはノイズ信号の垂直信号線ＶＳＬへの出力を制御する。選択トランジスタＳＥＬは、制御信号がオンすると導通状態となり、選択トランジスタＳＥＬに連結されたセンサ画素１１が選択状態となる。センサ画素１１が選択状態になると、増幅トランジスタＡＭＰから出力される画素信号もしくはノイズ信号が垂直信号線ＶＳＬを介してカラム信号処理回路２２に読み出される。
　次に、センサ画素１１の構成について詳細に説明する。図３は、センサ画素１１の平面構成の一例を表す。図４は、図３のＡ－Ａ線における断面構成の一例を表す。図３、図４は、模式図であり、必ずしも厳密に図示されたものではない。図４には、不純物濃度の濃さが、「Ｐ＋」、「Ｎ－」、「Ｎ＋」、「Ｎ＋＋」といった表現で示されている。ここで、「Ｐ＋」と記載された箇所では、例えば、ｐ型不純物（アクセプタ）の濃度が１×１０16ｃｍ-3～５×１０18ｃｍ-3の範囲内の値よりも大きな値となっている。「Ｎ＋」は「Ｎ－」よりもｎ型不純物（ドナー）の濃度が高いことを示している。「Ｎ＋＋」は「Ｎ＋」よりもｎ型不純物（ドナー）の濃度が高いことを示している。「Ｎ－」と記載された箇所では、例えば、ｎ型不純物（ドナー）の濃度が１×１０16ｃｍ-3～５×１０18ｃｍ-3の範囲内の値となっている。
　センサ画素１１は、半導体基板３０上に形成されている。半導体基板３０は、例えば、シリコン基板である。半導体基板３０は、半導体基板３０の上面およびその近傍にｐウェル層３２を有しており、ｐウェル層３２よりも深い箇所にｎ型半導体層３１を有している。ｐウェル層３２は、半導体基板３０の上面およびその近傍に形成されたｐ型半導体領域である。ｐウェル層３２には、ｎ型半導体領域３３およびｐ型半導体領域３４が形成されている。ｐ型半導体領域３４は、半導体基板３０の上面に形成されており、ｎ型半導体領域３３と接している。ｎ型半導体領域３３およびｐ型半導体領域３４は、半導体基板３０の厚さ方向（法線方向）に積層されており、フォトダイオードＰＤを構成している。フォトダイオードＰＤは、平面レイアウト上で電荷保持部ＭＥＭおよび電荷保持部ＤＭに隣接する位置に配置されている。半導体基板３０の上面のうち、ｐ型半導体領域３４の形成されている領域が受光面１０Ａとなっている。受光面１０Ａは、フォトダイオードＰＤとの位置関係で転送トランジスタＴＲＸ側の位置に形成されている。
　ｐウェル層３２のうち、転送トランジスタＴＲＸのゲートと対向する箇所には、電荷保持部ＭＥＭが形成されている。電荷保持部ＭＥＭは、半導体基板３０の上面から所定の深さに形成されている。電荷保持部ＭＥＭは、ｐウェル層３２内に形成されたｎ型不純物の半導体領域によって構成されている。半導体基板３０の上面と電荷保持部ＭＥＭとの間には、ｐ型半導体領域３５が形成されている。
　ｐウェル層３２のうち、全体または一部が平面レイアウト上で電荷保持部ＭＥＭと重なり合う位置には、電荷保持部ＤＭが形成されている。つまり、センサ画素１１は、ｐウェル層３２のうち、全体または一部が平面レイアウト上で電荷保持部ＭＥＭと重なり合う位置に電荷保持部ＤＭを有している。ｐ型半導体領域３５、電荷保持部ＭＥＭおよび電荷保持部ＤＭは、ｐウェル層３２内において、半導体基板３０の上面（もしくは受光面１０Ａ）側からこの順に配置されている。電荷保持部ＤＭは、ｐウェル層３２内に形成されたｎ型不純物の半導体領域によって構成されている。電荷保持部ＤＭは、電荷保持部ＭＥＭとは非導通に形成されている。電荷保持部ＭＥＭおよび電荷保持部ＤＭのｎ型不純物（ドナー）の濃度は、フローティングディフュージョンＦＤのｎ型不純物（ドナー）の濃度よりも低くなっている。
　フォトダイオードＰＤ、ｐ型半導体領域３５および電荷保持部ＤＭを含む領域の周囲には、フローティングディフュージョンＦＤおよび排出フローティングディフュージョンＯＦＤが形成されている。つまり、センサ画素１１は、フォトダイオードＰＤ、ｐ型半導体領域３５および電荷保持部ＤＭを含む領域の周囲に、フローティングディフュージョンＦＤおよび排出フローティングディフュージョンＯＦＤを備えている。フローティングディフュージョンＦＤおよび排出フローティングディフュージョンＯＦＤは、ともに、ｐウェル層３２内に形成されたｎ型不純物濃度の高い半導体領域によって構成されている。
　フローティングディフュージョンＦＤの近傍には、転送トランジスタＤＭＧが形成されている。つまり、センサ画素１１は、フローティングディフュージョンＦＤの近傍に、転送トランジスタＤＭＧを備えている。転送トランジスタＤＭＧは、電荷保持部ＤＭにまで達する垂直ゲートＶＧを有している。垂直ゲートＶＧは、例えば、金属材料によって形成されている。排出フローティングディフュージョンＯＦＤの近傍には、排出トランジスタＯＦＧが形成されている。つまり、センサ画素１１は、排出フローティングディフュージョンＯＦＤの近傍に、排出トランジスタＯＦＧを有している。
　センサ画素１１は、半導体基板３０上に、遮光層３６を有している。遮光層３６は、フォトダイオードＰＤと対向する位置に開口部３６Ａを有している。開口部３６Ａ内には、受光面１０Ａが露出している。遮光層３６は、受光面１０Ａの周囲であって、かつ少なくとも光電変換部ＭＥＭと対向する位置に配置されている。遮光層３６は、例えば、金属材料によって形成されている。
[動作]
　次に、本実施の形態に係る固体撮像装置１の撮像動作について説明する。
　固体撮像装置１（具体的にはシステム制御回路２４）は、例えば後述の操作部２５０からの撮像指令に従って、グローバルシャッター方式で撮像動作を実行する。グローバルシャッター方式では、現フレームの電荷が各センサ画素１１の電荷保持部ＭＥＭに蓄積された後、各センサ画素１１の電荷保持部ＭＥＭに蓄積された電荷が順次読み出される。図５は、固体撮像装置１における撮像時のタイミングチャートの一例を表す。
　まず、固体撮像装置１（具体的にはシステム制御回路２４）は、撮像を開始する前に、排出トランジスタＯＦＧをオンして、フォトダイオードＰＤに残留する余分な電荷を外部に排出する。その後、固体撮像装置１（具体的にはシステム制御回路２４）は、撮像を開始する。具体的には、固体撮像装置１（具体的にはシステム制御回路２４）は、転送トランジスタＴＲＸ，ＴＲＧ，ＤＭＧおよび排出トランジスタＯＦＧがオフしている状態で、電荷の蓄積を開始する。光が受光面１０Ａを介してフォトダイオードＰＤに入射すると、フォトダイオードＰＤにおける光電変換によって電荷が生じる。フォトダイオードＰＤで生じた電荷は、フォトダイオードＰＤに溜まり始める。
　その後、固体撮像装置１（具体的にはシステム制御回路２４）は、フォトダイオードＰＤに蓄積された電荷を電荷保持部ＭＥＭに転送する前に、転送トランジスタＴＲＧ，ＤＭＧおよびリセットトランジスタＲＳＴをオンして、電荷保持部ＭＥＭおよびフローティングディフュージョンＦＤに残留する余分な電荷を外部に排出する。続いて、固体撮像装置１（具体的にはシステム制御回路２４）は、フォトダイオードＰＤにおける光電変換が完了する前に、転送トランジスタＴＲＸをオンして、電荷保持部ＭＥＭのポテンシャルを深くすることで、フォトダイオードＰＤに蓄積された電荷を電荷保持部ＭＥＭに転送する。このとき、固体撮像装置１（具体的にはシステム制御回路２４）は、この転送動作を、全てのセンサ画素１１に対して同時に行う。
　固体撮像装置１（具体的にはシステム制御回路２４）は、フォトダイオードＰＤにおける光電変換が完了したとき、転送トランジスタＴＲＸをオフして、現フレームの撮像による電荷を電荷保持部ＭＥＭに閉じ込める。その後、固体撮像装置１（具体的にはシステム制御回路２４）は、リセットトランジスタＲＳＴをオンして、もう一度、フローティングディフュージョンＦＤに残留する余分な電荷を外部に排出する。
　次に、固体撮像装置１（具体的にはシステム制御回路２４）は、転送トランジスタＤＭＧをオンして、電荷保持部ＤＭに蓄積された電荷をフローティングディフュージョンＦＤに排出（転送）する。このとき、固体撮像装置１（具体的にはシステム制御回路２４）は、選択トランジスタＳＥＬをオンしておく。これにより、フローティングディフュージョンＦＤの電位に対応する信号レベルのノイズ信号を増幅トランジスタＡＭＰで生成し、生成されたノイズ信号が選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに出力される。ノイズ信号とは、電荷保持部ＭＥＭに蓄積された信号電荷に重畳されるノイズ電荷と相関のあるノイズ電荷に基づいて生成される。固体撮像装置１（具体的にはシステム制御回路２４）は、この読み出し動作を、所定の単位画素行ごとに行う。
　続いて、固体撮像装置１（具体的にはシステム制御回路２４）は、転送トランジスタＴＲＧをオンして、電荷保持部ＭＥＭに蓄積された電荷をフローティングディフュージョンＦＤに排出（転送）する。このとき、固体撮像装置１（具体的にはシステム制御回路２４）は、選択トランジスタＳＥＬをオンしておく。これにより、フローティングディフュージョンＦＤの電位に対応する信号レベルの画素信号を増幅トランジスタＡＭＰで生成し、生成された画素信号が選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに出力される。固体撮像装置１（具体的にはシステム制御回路２４）は、この読み出し動作を、所定の単位画素行ごとに行う。このようにして、本実施の形態に係る固体撮像装置１の撮像動作が行われる。
　なお、固体撮像装置１（具体的にはシステム制御回路２４）は、例えば、図６に示したように、電荷保持部ＭＥＭから電荷を読み出す動作を、電荷保持部ＤＭにから電荷を読み出す動作の前に実行してもよい。
[効果]
　次に、本実施の形態に係る固体撮像装置１の効果について説明する。
　グローバルシャッター機能を有するＣＭＯＳイメージセンサでは、各画素内に電荷蓄積部が設けられている。電荷蓄積部には前フレームの信号が保持されているので、電荷蓄積部に次フレームの信号が入らないように電荷蓄積部を遮光する構造が必要となる。しかし、そのような構造が設けられているだけでは、電荷蓄積部への光の漏れ込みを十分に防ぐことが難しい。そこで、その対策として、例えば、上記特許文献１，２に記載の方法が考えられる。
　特許文献１では、複数の画素によって共有されている画素の内、一つがＰＬＳ補正用画素として利用されている。しかし、このようにした場合には、ＰＬＳ補正用画素が画素アレイに埋め込まれるので、解像度が大きく減少する。
　特許文献２では、本実施の形態と同様、ＰＬＳ補正用の電荷蓄積部が設けられている。しかし、特許文献２では、ＰＬＳ補正用の電荷蓄積部がフローティングディフュージョンの隣に配置される。そのため、斜入射によるＰＬＳ成分を正確に見積もることが困難となる。例えば、ＰＬＳ補正用の電荷蓄積部およびフローティングディフュージョンに隣接してフォトダイオードが形成されている場合に、ＰＬＳ補正用の電荷蓄積部の方からフォトダイオードに光が斜めに入射した場合には、ＰＬＳ補正用の電荷蓄積部に蓄積されるノイズ電荷よりも、フローティングディフュージョンに蓄積されるノイズ電荷の方が多くなる。逆に、フローティングディフュージョンの方からフォトダイオードに光が斜めに入射した場合には、フローティングディフュージョンに蓄積されるノイズ電荷よりも、ＰＬＳ補正用の電荷蓄積部に蓄積されるノイズ電荷の方が多くなる。このように、光の入射方向によって、フローティングディフュージョンに蓄積されるノイズ電荷と、ＰＬＳ補正用の電荷蓄積部に蓄積されるノイズ電荷との比が変わってしまう。そのため、特許文献２に記載の方法では、画素信号からノイズ成分を正確に除くことができない。また、特許文献２では、フローティングディフュージョンと増幅トランジスタとの間にスイッチ素子が設けられており、さらに、ＰＬＳ補正用の電荷蓄積部と増幅トランジスタとの間にもスイッチ素子が設けられている。そのため、フローティングディフュージョンから電荷を読み出す時には、フローティングディフュージョンと増幅トランジスタとの間のスイッチを常時オンしておく必要がある。その結果、変換効率が低い状態で読み出し動作をすることになる。
　一方、本実施の形態では、フォトダオードＰＤから転送された電荷を保持する電荷保持部ＭＥＭと、電荷保持部ＭＥＭとは非導通に形成された電荷保持部ＤＭとが設けられている。これにより、電荷保持部ＭＥＭから読み出した信号電荷と、電荷保持部ＤＭから読み出したノイズ電荷とに基づいて、信号電荷に含まれるＰＬＳ成分を低減することが可能となる。また、本実施の形態では、電荷保持部ＤＭの全体または一部が平面レイアウト上で電荷保持部ＭＥＭと重なり合う位置に配置されている。これにより、電荷保持部ＭＥＭおよび電荷保持部ＤＭを平面レイアウト上で並列に配置した場合と比べて、斜入射によるＰＬＳ成分を正確に見積もることが可能となる。また、本実施の形態では、電荷保持部ＭＥＭからの電荷の読み出しに転送トランジスタＴＲＧが用いられ、電荷保持部ＤＭからの電荷の読み出しに転送トランジスタＤＭＧが用いられる。これにより、電荷保持部ＭＥＭからの電荷の読み出しの際にスイッチ素子を常時オンさせている場合と比べて、高い変換効率が得られる。従って、解像度の減少や変換効率の低下を抑えつつ、電荷蓄積部への斜入射による光の漏れ込みの影響を正確に除くことが可能となる。
　また、本実施の形態では、電荷保持部ＭＥＭ、電荷保持部ＤＭおよびフローティングディフュージョンＦＤは、ともに、共通の導電型の不純物半導体領域によって構成されている。さらに、電荷保持部ＭＥＭおよび電荷保持部ＤＭの不純物濃度は、フローティングディフュージョンＦＤの不純物濃度よりも低くなっている。これにより、電荷保持部ＭＥＭおよび電荷保持部ＤＭと、フローティングディフュージョンＦＤとの間に電位差が生じるので、電荷保持部ＭＥＭおよび電荷保持部ＤＭからの電荷の完全排出を実現することができる。
　また、本実施の形態では、転送トランジスタＤＭＧは、電荷保持部ＤＭにまで達する垂直ゲートＶＧを有している。これにより、電荷保持部ＤＭからの電荷の転送を確実に行うことができる。
　また、本実施の形態では、フォトダイオードＰＤは、平面レイアウト上で電荷保持部ＭＥＭおよび電荷保持部ＤＭに隣接する位置に配置されている。さらに、受光面１０Ａは、フォトダイオードＰＤとの位置関係で転送トランジスタＤＭＧ側の位置に形成されている。つまり、本実施の形態に係る固体撮像装置１は、上面照射型のイメージセンサとなっている。このように、本開示は、上面照射型のイメージセンサにも適用可能となっている。
　また、本実施の形態では、各センサ画素１１は、受光面１０Ａの周囲であって、かつ少なくとも電荷保持部ＤＭと対向する位置に配置された遮光層３６を有している。これにより、外光が、受光面１０Ａを介さずに直接、電荷保持部ＤＭに入射するのを低減することができる。その結果、電荷保持部ＤＭから読み出される電荷にノイズ成分が混入するのを低減することができる。
＜２．変形例＞
　以下に、上記実施の形態に係る固体撮像装置１の変形例について説明する。
[変形例Ａ]
　上記実施の形態において、受光面１０Ａが半導体基板３０の裏面に設けられていてもよい。図７は、センサ画素１１の平面構成の一変形例を表す。図８は、図７のＡ－Ａ線における断面構成の一例を表す。図７、図８は、模式図であり、必ずしも厳密に図示されたものではない。図８には、不純物濃度の濃さが、「Ｐ＋」、「Ｎ－」、「Ｎ＋」、「Ｎ＋＋」といった表現で示されている。ここで、「Ｐ＋」と記載された箇所では、例えば、ｐ型不純物（アクセプタ）の濃度が１×１０16ｃｍ-3～５×１０18ｃｍ-3の範囲内の値よりも大きな値となっている。「Ｎ＋」は「Ｎ－」よりもｎ型不純物（ドナー）の濃度が高いことを示している。「Ｎ＋＋」は「Ｎ＋」よりもｎ型不純物（ドナー）の濃度が高いことを示している。「Ｎ－」と記載された箇所では、例えば、ｎ型不純物（ドナー）の濃度が１×１０16ｃｍ-3～５×１０18ｃｍ-3の範囲内の値となっている。
　センサ画素１１は、半導体基板３０上に形成されている。半導体基板３０は、例えば、シリコン基板である。半導体基板３０は、半導体基板３０の上面およびその近傍にｐウェル層３２を有しており、ｐウェル層３２よりも深い箇所にｎ型半導体層３１を有している。ｐウェル層３２は、半導体基板３０の上面およびその近傍に形成されたｐ型半導体領域である。ｐウェル層３２には、フォトダイオードＰＤが形成されている。フォトダイオードＰＤは、例えば、ｐウェル層３２内に形成されたｎ型半導体領域によって構成されている。フォトダイオードＰＤは、一部が平面レイアウト上で電荷保持部ＭＥＭおよび電荷保持部ＤＭと重なり合う位置に配置されている。半導体基板３０の裏面のうち、フォトダイオードＰＤと対向するが受光面１０Ａとなっている。受光面１０Ａは、フォトダイオードＰＤとの位置関係で転送トランジスタＴＲＸとは反対側の位置に形成されている。
　ｐウェル層３２のうち、転送トランジスタＴＲＸのゲートと対向する箇所には、電荷保持部ＭＥＭが形成されている。電荷保持部ＭＥＭは、半導体基板３０の上面から所定の深さに形成されている。電荷保持部ＭＥＭは、ｐウェル層３２内に形成されたｎ型不純物の半導体領域によって構成されている。半導体基板３０の上面と電荷保持部ＭＥＭとの間には、ｐ型半導体領域３５が形成されている。
　ｐウェル層３２のうち、全体または一部が平面レイアウト上で電荷保持部ＭＥＭと重なり合う位置には、電荷保持部ＤＭが形成されている。つまり、センサ画素１１は、ｐウェル層３２のうち、全体または一部が平面レイアウト上で電荷保持部ＭＥＭと重なり合う位置に電荷保持部ＤＭを有している。さらに、フォトダイオードＰＤは、一部が平面レイアウト上で電荷保持部ＭＥＭおよび電荷保持部ＤＭと重なり合う位置に配置されている。従って、フォトダイオードＰＤ、電荷保持部ＤＭ、電荷保持部ＭＥＭおよびｐ型半導体領域３５は、ｐウェル層３２内において、半導体基板３０の裏面（受光面１０Ａ）側からこの順に配置されている。電荷保持部ＤＭは、ｐウェル層３２内に形成されたｎ型不純物の半導体領域によって構成されている。電荷保持部ＤＭは、電荷保持部ＭＥＭとは非導通に形成されている。電荷保持部ＭＥＭおよび電荷保持部ＤＭのｎ型不純物（ドナー）の濃度は、フローティングディフュージョンＦＤのｎ型不純物（ドナー）の濃度よりも低くなっている。
　フォトダイオードＰＤ、電荷保持部ＤＭ、電荷保持部ＭＥＭおよびｐ型半導体領域３５を含む領域の周囲には、フローティングディフュージョンＦＤおよび排出フローティングディフュージョンＯＦＤが形成されている。つまり、センサ画素１１は、フォトダイオードＰＤ、電荷保持部ＤＭ、電荷保持部ＭＥＭおよびｐ型半導体領域３５を含む領域の周囲に、フローティングディフュージョンＦＤおよび排出フローティングディフュージョンＯＦＤを備えている。フローティングディフュージョンＦＤおよび排出フローティングディフュージョンＯＦＤは、ともに、ｐウェル層３２内に形成されたｎ型不純物濃度の高い半導体領域によって構成されている。
　フローティングディフュージョンＦＤの近傍には、転送トランジスタＤＭＧが形成されている。つまり、センサ画素１１は、フローティングディフュージョンＦＤの近傍に、転送トランジスタＤＭＧを有している。転送トランジスタＤＭＧは、電荷保持部ＤＭにまで達する垂直ゲートＶＧ１を有している。垂直ゲートＶＧ１は、例えば、金属材料によって形成されている。
　排出フローティングディフュージョンＯＦＤの近傍には、排出トランジスタＯＦＧが形成されている。つまり、センサ画素１１は、排出フローティングディフュージョンＯＦＤの近傍に、排出トランジスタＯＦＧを有している。排出トランジスタＯＦＧは、フォトダイオードＰＤにまで達する垂直ゲートＶＧ２を有している。垂直ゲートＶＧ２は、例えば、金属材料によって形成されている。
　センサ画素１１は、光電変換部ＭＥＭと対向する箇所に、転送トランジスタＴＲＸを備えている。転送トランジスタＴＲＸは、フォトダイオードＰＤにまで達する垂直ゲートＶＧ３を有している。垂直ゲートＶＧ３は、例えば、金属材料によって形成されている。
　センサ画素１１は、半導体基板３０上に、遮光層３７を有している。遮光層３７は、少なくとも光電変換部ＭＥＭと対向する位置に配置されている。遮光層３６は、例えば、金属材料によって形成されている。センサ画素１１は、さらに、フォトダイオードＰＤと電荷保持部ＤＭとの間に、遮光層３８を有している。遮光層３８は、例えば、光電変換部ＭＥＭおよび光電変換部ＤＭと対向する位置に配置されている。遮光層３７，３８は、例えば、金属材料によって形成されている。なお、例えば、図９に示したように、必要に応じて、遮光層３８が省略されてもよい。
　本変形例では、上記実施の形態と同様、フォトダオードＰＤから転送された電荷を保持する電荷保持部ＭＥＭと、電荷保持部ＭＥＭとは非導通に形成された電荷保持部ＤＭとが設けられている。これにより、電荷保持部ＭＥＭから読み出した信号電荷と、電荷保持部ＤＭから読み出したノイズ電荷とに基づいて、信号電荷に含まれるＰＬＳ成分を低減することが可能となる。また、本実施の形態では、電荷保持部ＤＭの全体または一部が平面レイアウト上で電荷保持部ＭＥＭと重なり合う位置に配置されている。これにより、電荷保持部ＭＥＭおよび電荷保持部ＤＭを平面レイアウト上で並列に配置した場合と比べて、斜入射によるＰＬＳ成分を正確に見積もることが可能となる。また、本実施の形態では、電荷保持部ＭＥＭからの電荷の読み出しに転送トランジスタＴＲＧが用いられ、電荷保持部ＤＭからの電荷の読み出しに転送トランジスタＤＭＧが用いられる。これにより、電荷保持部ＭＥＭからの電荷の読み出しの際にスイッチ素子を常時オンさせている場合と比べて、高い変換効率が得られる。従って、解像度の減少や変換効率の低下を抑えつつ、電荷蓄積部への斜入射による光の漏れ込みの影響を正確に除くことが可能となる。
　また、本変形例では、転送トランジスタＤＭＧは、電荷保持部ＤＭにまで達する垂直ゲートＶＧ１を有している。これにより、電荷保持部ＤＭからの電荷の転送を確実に行うことができる。
　また、本変形例では、フォトダイオードＰＤは、一部が平面レイアウト上で電荷保持部ＭＥＭおよび電荷保持部ＤＭと重なり合う位置に配置されている。さらに、受光面１０Ａは、フォトダイオードＰＤとの位置関係で転送トランジスタＤＭＧ側とは反対側の位置に形成されている。つまり、本変形例に係る固体撮像装置１は、裏面照射型のイメージセンサとなっている。このように、本開示は、裏面照射型のイメージセンサにも適用可能となっている。
　また、本実施の形態では、各センサ画素１１は、フォトダイオードＰＤと電荷保持部ＤＭとの間に、遮光層３８を有している。これにより、外光が、受光面１０Ａを介さずに直接、電荷保持部ＤＭに入射するのを低減することができる。その結果、電荷保持部ＤＭから読み出される電荷にノイズ成分が混入するのを低減することができる。
[変形例Ｂ]
　上記実施の形態において、例えば、図１０に示したように、垂直ゲートＶＧが省略されていてもよい。この場合、垂直ゲートＶＧの代わりに、電荷保持部ＤＭにまで達する、電荷保持部ＤＭの不純物濃度よりも高い濃度のｎ型半導体領域３９がｐウェル層３２内に形成されている。つまり、本変形例では、各センサ画素１１は、電荷保持部ＤＭにまで達する、電荷保持部ＤＭの不純物濃度よりも高い濃度のｎ型半導体領域３９を備えている。このようにした場合であっても、電荷保持部ＤＭからの電荷の転送を確実に行うことができる。
　＜３．適用例＞
　本開示は、固体撮像装置への適用に限られるものではない。すなわち、本技術は、固体撮像装置のほかに光学レンズ系等を有するカメラモジュール、デジタルスチルカメラやビデオカメラ等の撮像装置、撮像機能を有する携帯端末装置（例えばスマートフォンやタブレット型端末）、又は画像読取部に固体撮像装置を用いる複写機など、固体撮像装置を有する電子機器全般に対して適用可能である。
　図１１は、上記実施の形態およびその変形例に係る固体撮像装置１を備えた電子機器２の構成例を示すブロック図である。
　電子機器２は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。電子機器２は、例えば、上記実施の形態およびその変形例に係る固体撮像装置１、ＤＳＰ回路２１０、フレームメモリ２２０、表示部２３０、記憶部２４０、操作部２５０および電源部２６０を備えている。ＤＳＰ回路２１０が、本開示の「信号処理回路」の一具体例に相当する。電子機器２において、ＤＳＰ回路２１０、フレームメモリ２２０、表示部２３０、記憶部２４０、操作部２５０および電源部２６０は、バスライン２７０を介して相互に接続されている。
　上記実施の形態およびその変形例に係る固体撮像装置１は、入射光に応じた画像データを出力する。ＤＳＰ回路２１０は、上記実施の形態およびその変形例に係る固体撮像装置１から出力される信号（画像データ）を処理する信号処理回路である。フレームメモリ２２０は、ＤＳＰ回路２１０により処理された画像データを、フレーム単位で一時的に保持する。表示部２３０は、例えば、液晶パネルや有機EL（Electro Luminescence）パネル等のパネル型表示装置からなり、上記実施の形態およびその変形例に係る固体撮像装置１で撮像された動画又は静止画を表示する。記憶部２４０は、上記実施の形態およびその変形例に係る固体撮像装置１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。記憶部２４０は、さらに、後述の補正係数αを、半導体メモリやハードディスク等の記録媒体に記録している。操作部２５０は、ユーザによる操作に従い、電子機器２が有する各種の機能についての操作指令を発する。電源部２６０は、ＤＳＰ回路２１０、フレームメモリ２２０、表示部２３０、記憶部２４０および操作部２５０の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　次に、電子機器２における撮像手順について説明する。
　図１２は、電子機器２における撮像動作のフローチャートの一例を表す。ユーザは、操作部２５０を操作することにより撮像開始を指示する（ステップＳ１０１）。すると、操作部２５０は、撮像指令を固体撮像装置１に送信する（ステップＳ１０２）。固体撮像装置１（具体的にはシステム制御回路２４）は、撮像指令を受けると、グローバルシャッター動作での撮像を実行する（ステップＳ１０３）。
　固体撮像装置１は、撮像により得られた画像データＩ1およびノイズ画像データＩ2をＤＳＰ回路２１０に出力する。ここで、画像データＩ1とは、電荷保持部ＭＥＭに蓄えられた電荷に基づいて生成された画素信号の全画素分のデータである。ノイズ画像データＩ2とは、電荷保持部ＤＭに蓄えられた電荷に基づいて生成されたノイズ信号の全画素分のデータである。
　ＤＳＰ回路２１０は、固体撮像装置１から入力された画像データＩ1およびノイズ画像データＩ2に基づいて所定のノイズ低減処理を行う（ステップＳ１０４）。ＤＳＰ回路２１０は、記憶部２４０に記録された補正係数αを用いて、上述のノイズ低減処理を行う。ＤＳＰ回路２１０は、ノイズ低減処理により得られた画像データＩcをフレームメモリ２２０に保持させ、フレームメモリ２２０は、画像データＩcを記憶部２４０に記憶させる（ステップＳ１０８）。このようにして、電子機器２における撮像が行われる。
　図１３、図１４は、上述のノイズ低減処理に用いる、各画素における補正係数の一例を表す。
　例えば、図１３に示したように、複数のセンサ画素１１に、赤色光用の複数のセンサ画素１１Ｒ、緑色光用の複数のセンサ画素１１Ｇ、青色光用の複数のセンサ画素１１Ｂが含まれている場合に、センサ画素１１の色ごとに、赤色光用の補正係数αが設けられていてもよい。なお、図１３には、赤色光用のセンサ画素１１Ｒには、補正係数αRが設定され、緑色光用のセンサ画素１１Ｇには、緑色光用の補正係数αGが設定され、青色光用のセンサ画素１１Ｂには、青色光用の補正係数αBが設定されている場合が例示されている。また、図１３には、１つのカラーセンサ画素が、１つのセンサ画素１１Ｒ、２つのセンサ画素１１Ｇおよび１つのセンサ画素１１Ｂによって構成されている様子が模式的に示されている。補正係数αR、補正係数αG、補正係数αBは、例えば、波長に応じた値となっており、互いに異なった値となっている。
　また、例えば、図１４に示したように、画素アレイ部１０内の場所に応じて補正係数αが設けられていてもよい。なお、図１４には、画素アレイ部１０の中央部分には補正係数αaが設定され、画素アレイ部１０の中央上部には補正係数αbが設定され、画素アレイ部１０の中央下部には補正係数αcが設定され、画素アレイ部１０の左中央には補正係数αdが設定され、画素アレイ部１０の左上部には補正係数αeが設定され、画素アレイ部１０の左下部には補正係数αdf設定され、画素アレイ部１０の右中央には補正係数αgが設定され、画素アレイ部１０の右上部には補正係数αhが設定され、画素アレイ部１０の右下部には補正係数αiが設定されている場合が例示されている。補正係数αa、補正係数αb、補正係数αc、補正係数αd、補正係数αe、補正係数αf、補正係数αg、補正係数αh、補正係数αiは、例えば、画素アレイ部１０内の場所に応じて値となっており、互いに異なった値となっている。
　ＤＳＰ回路２１０は、固体撮像装置１から入力された画像データＩ1およびノイズ画像データＩ2に基づいて所定のノイズ低減処理を行うことにより、ＰＬＳノイズの低減された画像データＩcを得る。ＤＳＰ回路２１０は、例えば、画像データＩ1から、ノイズ画像データＩ2に対して所定の補正係数αをかけることにより得られた画像データ（αＩ2）を差し引くことにより、画像データＩ1に含まれるノイズを低減する。ＤＳＰ回路２１０は、例えば、以下の式（１）により、画像データＩcを得る。
Ｉc＝Ｉ1－αＩ2…（１）
　電子機器２では、上記実施の形態およびその変形例に係る固体撮像装置１が用いられ、ＤＳＰ回路２１０において上述のノイズ低減処理が行われる。これにより、解像度の減少や変換効率の低下を抑えつつ、電荷蓄積部への斜入射による光の漏れ込みの影響を正確に除くことが可能となる。
　＜４．応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１６は、撮像部１２０３１の設置位置の例を示す図である。
　図１６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態およびその変形例に係る固体撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの少ない高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
　以上、実施の形態およびその変形例、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、本開示は、以下のような構成を取ることも可能である。
（１）
　受光面と、
　前記受光面と対向配置された複数の画素と
　を備え、
　各前記画素は、
　前記受光面を介して入射した光を光電変換する光電変換部と、
　前記光電変換部から転送された電荷を保持する第１電荷保持部と、
　全体または一部が平面レイアウト上で前記第１電荷保持部と重なり合う位置に配置され、前記第１電荷保持部とは非導通に形成された第２電荷保持部と、
　前記第１電荷保持部に保持された電荷をフローティングディフュージョンに転送する第１転送トランジスタと、
　前記第２電荷保持部に保持された電荷を前記フローティングディフュージョンに転送する第２転送トランジスタと
　を有する
　固体撮像装置。
（２）
　前記第１電荷保持部、前記第２電荷保持部および前記フローティングディフュージョンは、ともに、共通の導電型の不純物半導体領域によって構成されており、
　前記第１電荷保持部および前記第２電荷保持部の不純物濃度は、前記フローティングディフュージョンの不純物濃度よりも低くなっている
　（１）に記載の固体撮像装置。
（３）
　前記第２転送トランジスタは、前記第２電荷保持部にまで達する垂直ゲートを有する
　（２）に記載の固体撮像装置。
（４）
　前記第２転送トランジスタは、前記第２電荷保持部にまで達する、前記第２電荷保持部の不純物濃度よりも高い濃度の不純物半導体領域によって、前記第２電荷保持部と電気的に接続されている
　（２）に記載の固体撮像装置。
（５）
　各前記画素は、前記光電変換部に蓄積されている電荷を前記第１電荷保持部に転送する第３転送トランジスタを更に有し、
　前記光電変換部は、平面レイアウト上で前記第１電荷保持部および前記第２電荷保持部に隣接する位置に配置され、
　前記受光面は、前記光電変換部との位置関係で前記第３転送トランジスタ側の位置に形成されている
　（１）ないし（４）のいずれか１つに記載の固体撮像装置。
（６）
　各前記画素は、前記受光面の周囲であって、かつ少なくとも前記第１電荷保持部と対向する位置に配置された遮光層を有する
　（５）に記載の固体撮像装置。
（７）
　各前記画素は、前記光電変換部に蓄積されている電荷を前記第１電荷保持部に転送する第３転送トランジスタを更に有し、
　前記光電変換部は、一部が平面レイアウト上で前記第１電荷保持部および前記第２電荷保持部と重なり合う位置に配置され、
　前記受光面は、前記光電変換部との位置関係で前記第３転送トランジスタとは反対側の位置に形成されている
　（１）ないし（４）のいずれか１つに記載の固体撮像装置。
（８）
　各前記画素は、前記光電変換部と前記第２電荷保持部との間に遮光層を有する
　（７）に記載の固体撮像装置。
（９）
　入射光に応じた画像データを出力する固体撮像装置と、
　前記画像データを処理する信号処理回路と
　を備え、
　前記固体撮像装置は、
　受光面と、
　前記受光面と対向配置された複数の画素と
　を有し、
　各前記画素は、
　前記受光面を介して入射した光を光電変換する光電変換部と、
　前記光電変換部から転送された電荷を保持する第１電荷保持部と、
　全体または一部が平面レイアウト上で前記第１電荷保持部と重なり合う位置に配置され、前記第１電荷保持部とは非導通に形成された第２電荷保持部と、
　前記第１電荷保持部に保持された電荷をフローティングディフュージョンに転送する第１転送トランジスタと、
　前記第２電荷保持部に保持された電荷を前記フローティングディフュージョンに転送する第２転送トランジスタと
　を有し、
　前記信号処理回路は、前記第１電荷保持部に保持された電荷に基づいて生成された第１画像データと、前記第２電荷保持部に保持された電荷に基づいて生成された第２画像データとに基づいて、前記第１画像データに含まれるノイズを低減する
　電子機器。
（１０）
　前記信号処理回路は、前記第１画像データから、前記第２画像データに対して所定の補正係数をかけることにより得られた第３画像データを差し引くことにより、前記第１画像データに含まれるノイズを低減する
　（９）に記載の電子機器。
　本開示の一実施の形態に係る固体撮像装置および電子機器によれば、光電変換部から転送された電荷を保持する第１電荷保持部と、第１電荷保持部とは非導通に形成された第２電荷保持部とを設け、第２電荷保持部の全体または一部を平面レイアウト上で第１電荷保持部と重なり合う位置に配置し、第１電荷保持部からの電荷の読み出しに第１転送トランジスタを用い、第２電荷保持部からの電荷の読み出しに第２転送トランジスタを用いるようにしたので、解像度の減少や変換効率の低下を抑えつつ、電荷蓄積部への斜入射による光の漏れ込みの影響を正確に除くことが可能となる。
　本出願は、日本国特許庁において２０１８年９月２０日に出願された日本特許出願番号第２０１８－１７５９８３号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (10)

  1. 　受光面と、
    　前記受光面と対向配置された複数の画素と
    　を備え、
    　各前記画素は、
    　前記受光面を介して入射した光を光電変換する光電変換部と、
    　前記光電変換部から転送された電荷を保持する第１電荷保持部と、
    　全体または一部が平面レイアウト上で前記第１電荷保持部と重なり合う位置に配置され、前記第１電荷保持部とは非導通に形成された第２電荷保持部と、
    　前記第１電荷保持部に保持された電荷をフローティングディフュージョンに転送する第１転送トランジスタと、
    　前記第２電荷保持部に保持された電荷を前記フローティングディフュージョンに転送する第２転送トランジスタと
    　を有する
    　固体撮像装置。
  2. 　前記第１電荷保持部、前記第２電荷保持部および前記フローティングディフュージョンは、ともに、共通の導電型の不純物半導体領域によって構成されており、
    　前記第１電荷保持部および前記第２電荷保持部の不純物濃度は、前記フローティングディフュージョンの不純物濃度よりも低くなっている
    　請求項１に記載の固体撮像装置。
  3. 　前記第２転送トランジスタは、前記第２電荷保持部にまで達する垂直ゲートを有する
    　請求項２に記載の固体撮像装置。
  4. 　前記第２転送トランジスタは、前記第２電荷保持部にまで達する、前記第２電荷保持部の不純物濃度よりも高い濃度の不純物半導体領域によって、前記第２電荷保持部と電気的に接続されている
    　請求項２に記載の固体撮像装置。
  5. 　各前記画素は、前記光電変換部に蓄積されている電荷を前記第１電荷保持部に転送する第３転送トランジスタを更に有し、
    　前記光電変換部は、平面レイアウト上で前記第１電荷保持部および前記第２電荷保持部に隣接する位置に配置され、
    　前記受光面は、前記光電変換部との位置関係で前記第３転送トランジスタ側の位置に形成されている
    　請求項１に記載の固体撮像装置。
  6. 　各前記画素は、前記受光面の周囲であって、かつ少なくとも前記第１電荷保持部と対向する位置に配置された遮光層を有する
    　請求項５に記載の固体撮像装置。
  7. 　各前記画素は、前記光電変換部に蓄積されている電荷を前記第１電荷保持部に転送する第３転送トランジスタを更に有し、
    　前記光電変換部は、一部が平面レイアウト上で前記第１電荷保持部および前記第２電荷保持部と重なり合う位置に配置され、
    　前記受光面は、前記光電変換部との位置関係で前記第３転送トランジスタとは反対側の位置に形成されている
    　請求項１に記載の固体撮像装置。
  8. 　各前記画素は、前記光電変換部と前記第２電荷保持部との間に遮光層を有する
    　請求項７に記載の固体撮像装置。
  9. 　入射光に応じた画像データを出力する固体撮像装置と、
    　前記画像データを処理する信号処理回路と
    　を備え、
    　前記固体撮像装置は、
    　受光面と、
    　前記受光面と対向配置された複数の画素と
    　を有し、
    　各前記画素は、
    　前記受光面を介して入射した光を光電変換する光電変換部と、
    　前記光電変換部から転送された電荷を保持する第１電荷保持部と、
    　全体または一部が平面レイアウト上で前記第１電荷保持部と重なり合う位置に配置され、前記第１電荷保持部とは非導通に形成された第２電荷保持部と、
    　前記第１電荷保持部に保持された電荷をフローティングディフュージョンに転送する第１転送トランジスタと、
    　前記第２電荷保持部に保持された電荷を前記フローティングディフュージョンに転送する第２転送トランジスタと
    　を有し、
    　前記信号処理回路は、前記第１電荷保持部に保持された電荷に基づいて生成された第１画像データと、前記第２電荷保持部に保持された電荷に基づいて生成された第２画像データとに基づいて、前記第１画像データに含まれるノイズを低減する
    　電子機器。
  10. 　前記信号処理回路は、前記第１画像データから、前記第２画像データに対して所定の補正係数をかけることにより得られた第３画像データを差し引くことにより、前記第１画像データに含まれるノイズを低減する
    　請求項９に記載の電子機器。
PCT/JP2019/035332 2018-09-20 2019-09-09 固体撮像装置および電子機器 WO2020059553A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/274,519 US20220052088A1 (en) 2018-09-20 2019-09-09 Solid-state imaging device and electronic apparatus
CN201980059245.2A CN112740410A (zh) 2018-09-20 2019-09-09 固体摄像装置和电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018175983A JP2020047826A (ja) 2018-09-20 2018-09-20 固体撮像装置および電子機器
JP2018-175983 2018-09-20

Publications (1)

Publication Number Publication Date
WO2020059553A1 true WO2020059553A1 (ja) 2020-03-26

Family

ID=69887423

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/035332 WO2020059553A1 (ja) 2018-09-20 2019-09-09 固体撮像装置および電子機器

Country Status (4)

Country Link
US (1) US20220052088A1 (ja)
JP (1) JP2020047826A (ja)
CN (1) CN112740410A (ja)
WO (1) WO2020059553A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022124092A1 (ja) * 2020-12-08 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置及び固体撮像素子の制御方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022006880A (ja) * 2020-06-25 2022-01-13 キヤノン株式会社 光電変換装置、撮像システムおよび移動体
US20230290791A1 (en) * 2020-08-07 2023-09-14 Rosnes Corporation Imaging device
CN113271419B (zh) * 2021-05-20 2023-05-09 上海韦尔半导体股份有限公司 低pls全局快门像素结构及其驱动时序控制方法
WO2024024269A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029835A (ja) * 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその駆動方法、及び電子機器
JP2011082330A (ja) * 2009-10-07 2011-04-21 Sony Corp 固体撮像装置、撮像装置、および固体撮像装置の製造方法
JP2012175259A (ja) * 2011-02-18 2012-09-10 Olympus Corp 固体撮像装置
JP2013033885A (ja) * 2011-08-03 2013-02-14 Sony Corp 固体撮像装置とその製造方法及び駆動方法、並びに電子機器
JP2016063142A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置
JP2016103541A (ja) * 2014-11-27 2016-06-02 キヤノン株式会社 固体撮像装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
US10560649B2 (en) * 2018-02-20 2020-02-11 Semiconductor Components Industries, Llc Imaging systems having dual storage gate overflow capabilities

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029835A (ja) * 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその駆動方法、及び電子機器
JP2011082330A (ja) * 2009-10-07 2011-04-21 Sony Corp 固体撮像装置、撮像装置、および固体撮像装置の製造方法
JP2012175259A (ja) * 2011-02-18 2012-09-10 Olympus Corp 固体撮像装置
JP2013033885A (ja) * 2011-08-03 2013-02-14 Sony Corp 固体撮像装置とその製造方法及び駆動方法、並びに電子機器
JP2016063142A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置
JP2016103541A (ja) * 2014-11-27 2016-06-02 キヤノン株式会社 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022124092A1 (ja) * 2020-12-08 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置及び固体撮像素子の制御方法

Also Published As

Publication number Publication date
US20220052088A1 (en) 2022-02-17
CN112740410A (zh) 2021-04-30
JP2020047826A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
US11688747B2 (en) Solid-state imaging device and electronic apparatus
WO2020059553A1 (ja) 固体撮像装置および電子機器
WO2018216477A1 (ja) 固体撮像素子および電子機器
US20230238404A1 (en) Solid-state imaging device and electronic apparatus
WO2020054545A1 (ja) 固体撮像装置および電子機器
WO2020121724A1 (ja) 固体撮像装置及び電子機器
WO2021100675A1 (ja) 固体撮像装置および電子機器
US11863892B2 (en) Imaging unit and electronic apparatus with first and second light blocking films
WO2019188043A1 (ja) 撮像装置および撮像装置の製造方法
US11516418B2 (en) Solid-state imaging apparatus
WO2020105634A1 (ja) 固体撮像装置および電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
US11438534B2 (en) Solid-state imaging device and electronic apparatus
CN114008783A (zh) 摄像装置
WO2022209649A1 (ja) 撮像システム及び撮像装置
WO2023100547A1 (ja) 撮像装置および電子機器
US11997400B2 (en) Imaging element and electronic apparatus
US20220103775A1 (en) Imaging device
WO2024075399A1 (ja) 撮像装置
WO2021171717A1 (ja) 固体撮像素子、撮像装置および固体撮像素子の制御方法
US20220021853A1 (en) Imaging element and electronic apparatus
TW202247445A (zh) 固體攝像元件、固體攝像元件之製造方法及電子機器
JP2018125599A (ja) 固体撮像装置、電子機器、及び駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19863832

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19863832

Country of ref document: EP

Kind code of ref document: A1