WO2024075399A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2024075399A1
WO2024075399A1 PCT/JP2023/029334 JP2023029334W WO2024075399A1 WO 2024075399 A1 WO2024075399 A1 WO 2024075399A1 JP 2023029334 W JP2023029334 W JP 2023029334W WO 2024075399 A1 WO2024075399 A1 WO 2024075399A1
Authority
WO
WIPO (PCT)
Prior art keywords
shielded
virtual light
normal
imaging device
accumulation period
Prior art date
Application number
PCT/JP2023/029334
Other languages
English (en)
French (fr)
Inventor
祐樹 服部
将大 山本
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2024075399A1 publication Critical patent/WO2024075399A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Definitions

  • This technology relates to an imaging device. More specifically, this technology relates to an imaging device in which a lateral overflow integration capacitor (LOFIC) is provided in each pixel.
  • LFIC lateral overflow integration capacitor
  • a technique is sometimes used in which a darkened image is captured under the same conditions as normal imaging and then subtracted from the normal image (called black subtraction).
  • black subtraction a technique has been proposed in which the imaging unit is controlled to acquire a darkened image signal immediately before continuous imaging is performed by the imaging unit, and the noise removal method is changed based on the exposure conditions and temperature when continuous imaging was performed (see, for example, Patent Document 1).
  • This technology was developed in light of these circumstances, and aims to reduce the noise components caused by dark current while eliminating the need for mechanical shading.
  • a first aspect of the technology is an imaging device that includes a pixel provided with a horizontal overflow storage capacitance that stores charge overflowing from a photoelectric conversion unit, and a signal processing unit that performs correction processing on a pixel signal read out from the pixel based on a virtual light-shielding signal read out from the horizontal overflow storage capacitance in a state where charge photoelectrically converted by the photoelectric conversion unit is not stored in the horizontal overflow storage capacitance.
  • a flow control unit may be further provided that drains the charges photoelectrically converted by the photoelectric conversion unit so that the charges are not accumulated in the lateral overflow storage capacitance. This provides the effect of generating a virtual light-shielding signal resulting from dark current without shading the photoelectric conversion unit.
  • a normal accumulation period in which charge is accumulated in the photoelectric conversion unit in a state in which the charge accumulated in the photoelectric conversion unit can overflow into the horizontal overflow accumulation capacitance and a virtual light-shielded accumulation period in which charge based on dark current is accumulated in the horizontal overflow accumulation capacitance in a state in which charge photoelectrically converted in the photoelectric conversion unit is not accumulated in the horizontal overflow accumulation capacitance, may be provided.
  • a timing for reading out the charge accumulated in the photoelectric conversion unit individually and a timing for reading out the charge accumulated in the photoelectric conversion unit and the charge accumulated in the lateral overflow accumulation capacitance collectively. This provides the effect of generating an image with different conversion efficiencies according to the amount of light of each pixel.
  • the normal accumulation period and the virtual light-shielded accumulation period may each include a timing for reading out the charge accumulated in the photoelectric conversion unit with a conversion efficiency different from each other. This has the effect of generating an image in which the conversion efficiency of each pixel is different.
  • the normal accumulation period and the virtual light-shielded accumulation period may be set in the same frame. This has the effect of suppressing the compression of the frame rate while generating an image in which noise components caused by dark current are reduced.
  • the normal accumulation period and the virtual light-shielded accumulation period may be set in separate frames. This has the effect of generating a virtual light-shielded image that contains noise components equivalent to the noise components caused by dark current contained in the normal image.
  • the signal processing unit may perform a correction process of the pixel signal using one virtual light-shielded image generated based on the charge accumulated during the virtual light-shielded accumulation period for one normal image generated based on the charge accumulated during the normal accumulation period. This brings about the effect of generating a virtual light-shielded image that includes a noise component corresponding to the fluctuation of the noise component caused by the dark current included in the normal image.
  • the signal processing unit may perform correction processing of the pixel signals for a plurality of normal images generated based on charges accumulated in different normal accumulation periods, using one virtual light-shielded image generated based on charges accumulated in the virtual light-shielded accumulation period. This brings about the effect of suppressing the compression of the frame rate when generating the virtual light-shielded image, while generating a normal image in which noise components caused by dark current are reduced.
  • the signal processing unit may perform correction processing of the pixel signal using a plurality of virtual light-shielded images generated based on charges accumulated in different virtual light-shielded accumulation periods for one normal image generated based on charges accumulated in the normal accumulation period. This brings about the effect of averaging noise components during generation of the virtual light-shielded images while generating a normal image in which noise components caused by dark current are reduced.
  • the signal processing unit may perform A/D (Analog to Digital) conversion of the signal level for each of the normal image generated based on the charges accumulated during the normal accumulation period and the virtual light-shielded image generated based on the charges accumulated during the virtual light-shielded accumulation period, with different reset levels as references.
  • A/D Analog to Digital
  • the signal processing unit may perform A/D conversion of the signal level with respect to the same reset level for each of the normal image generated based on the charge accumulated during the normal accumulation period and the virtual light-shielded image generated based on the charge accumulated during the virtual light-shielded accumulation period.
  • the power supply voltage applied to the horizontal overflow storage capacitance during the virtual light-shielded accumulation period may be made higher than the power supply voltage applied to the horizontal overflow storage capacitance during the normal accumulation period. This has the effect of accelerating the generation of a virtual light-shielded image that includes noise components equivalent to those caused by dark currents included in a normal image.
  • the pixel may include a photodiode used as the photoelectric conversion unit, a transfer transistor that transfers the charge accumulated in the photodiode to a floating diffusion, a pass transistor that sets a path for the charge accumulated in the horizontal overflow storage capacitance to be transferred to the floating diffusion, a reset transistor that resets the floating diffusion, an amplification transistor that outputs a signal according to the potential of the floating diffusion, and a selection transistor that selects the output of the amplification transistor.
  • This provides the effect of enabling the charge accumulated in the photodiode and the charge accumulated in the horizontal overflow storage capacitance to be read out together, separately from the individual readout of the charge accumulated in the photodiode.
  • the pixel may further include a switching transistor that switches the conversion efficiency of the amplification transistor. This has the effect of improving the dynamic range.
  • the pass transistor when the charge photoelectrically converted in the photoelectric conversion unit is not stored in the horizontal overflow storage capacitance, the pass transistor may be turned off and the transfer transistor, the reset transistor and the switching transistor may be turned on. This prevents the charge photoelectrically converted in the photoelectric conversion unit from overflowing into the horizontal overflow storage capacitance, and provides the effect of storing the charge resulting from dark current in the horizontal overflow storage capacitance.
  • the transfer transistor may be turned off at the timing when the charge accumulated in the photoelectric conversion unit is read out individually during the virtual light-shielded accumulation period. This brings about the effect of preventing the charge accumulated in the photoelectric conversion unit from being read out during the virtual light-shielded accumulation period.
  • an overflow control transistor may be further provided that controls the overflow of charge from the photoelectric conversion unit to the horizontal overflow storage capacitance. This brings about the effect that the overflow of charge from the photoelectric conversion unit to the horizontal overflow storage capacitance is controlled based on the voltage applied to the overflow control transistor.
  • the transfer transistor may be driven in three levels between a level at which charge can overflow from the photoelectric conversion unit to the floating diffusion, a level at which charge does not overflow from the photoelectric conversion unit to the floating diffusion, and a level at which charge is transferred from the photoelectric conversion unit to the floating diffusion. This provides the effect of controlling the overflow of charge from the photoelectric conversion unit to the lateral overflow storage capacitance based on the voltage applied to the transfer transistor.
  • the signal processing unit may determine whether or not to perform correction processing of the pixel signal based on the temperature around the pixel. This has the effect of reducing the load related to correcting the noise component when the noise component caused by the dark current is small.
  • FIG. 1 is a block diagram showing an example of the configuration of a camera to which an imaging device according to a first embodiment is applied; 1 is a block diagram illustrating an example of a configuration of a solid-state imaging device according to a first embodiment.
  • 2 is a block diagram showing an example of a circuit configuration of a pixel provided in the solid-state imaging device according to the first embodiment;
  • FIG. 4 is a diagram showing an example of a discharge path of electric charge during a virtual light-shielded accumulation period of the solid-state imaging device according to the first embodiment;
  • FIG. 11 is a diagram showing the relationship between the accumulation time and the dark current when the power supply voltage of the lateral overflow accumulation capacitor according to the first embodiment is changed.
  • 5A and 5B are diagrams illustrating an example of potentials during an exposure period and a readout period during normal accumulation in the solid-state imaging device according to the first embodiment.
  • 11A and 11B are diagrams illustrating an example of potentials during an exposure period and a readout period in virtual light-shielded accumulation in the solid-state imaging device according to the first embodiment.
  • 5 is a timing chart showing an example of a readout operation during normal accumulation of the solid-state imaging device according to the first embodiment.
  • 5 is a timing chart showing an example of a readout operation during virtual light-shielded accumulation in the solid-state imaging device according to the first embodiment.
  • 13 is a block diagram showing an example of a circuit configuration of a pixel provided in a solid-state imaging device according to a second embodiment.
  • FIG. FIG. 13 is a block diagram showing an example of a circuit configuration of a pixel provided in a solid-state imaging device according to a third embodiment.
  • FIG. 13 is a block diagram showing an example of a circuit configuration of a pixel provided in a solid-state imaging device according to a fourth embodiment.
  • FIG. 13 is a block diagram showing an example of a circuit configuration of a pixel provided in a solid-state imaging device according to a fifth embodiment.
  • 13 is a timing chart showing a relationship between a normal accumulation period and a virtual light-shielded accumulation period and a correction process in a solid-state imaging device according to a sixth embodiment.
  • 23 is a timing chart showing the relationship between a normal accumulation period and a virtual light-shielded accumulation period and correction processing in a solid-state imaging device according to a seventh embodiment.
  • 13 is a timing chart showing the relationship between a normal accumulation period and a virtual light-shielded accumulation period and correction processing in a solid-state imaging device according to an eighth embodiment.
  • 23 is a timing chart showing the relationship between a normal accumulation period and a virtual light-shielded accumulation period and correction processing in a solid-state imaging device according to a ninth embodiment.
  • 23 is a timing chart showing the relationship between a normal accumulation period and a virtual light-shielded accumulation period and correction processing in a solid-state imaging device according to a tenth embodiment.
  • 23 is a timing chart showing the relationship between a normal accumulation period and a virtual light-shielded accumulation period and correction processing in a solid-state imaging device according to an eleventh embodiment.
  • 23 is a flowchart showing a correction process of a solid-state imaging device according to a twelfth embodiment.
  • 23 is a flowchart showing a correction process of a solid-state imaging device according to a thirteenth embodiment.
  • FIG. 23 is a block diagram showing an example of the configuration of a solid-state imaging device according to a fourteenth embodiment.
  • FIG. 23 is a block diagram showing an example of a circuit configuration of a pixel provided in a solid-state imaging device according to a fifteenth embodiment.
  • 23A and 23B are diagrams illustrating an example of potential during normal accumulation and virtual light-shielded accumulation in a solid-state imaging device according to a fifteenth embodiment.
  • 23 is a timing chart showing the potential of a transfer signal during a normal accumulation period and a virtual light-shielded accumulation period of a solid-state imaging device according to a fifteenth embodiment.
  • 23 is a timing chart showing the relationship between a normal accumulation period and a virtual light-shielded accumulation period and a transfer signal in a solid-state imaging device according to a fifteenth embodiment.
  • FIG. 23 is a block diagram showing an example of a circuit configuration of a pixel provided in a solid-state imaging device according to a sixteenth embodiment.
  • 23 is a timing chart showing the relationship between a normal accumulation period and a virtual light-shielded accumulation period and a transfer signal in a solid-state imaging device according to a seventeenth embodiment.
  • 23A and 23B are diagrams illustrating an example of potential during normal accumulation and virtual light-shielded accumulation in a solid-state imaging device according to an eighteenth embodiment.
  • 1 is a block diagram showing a schematic configuration example of a vehicle control system;
  • FIG. 4 is an explanatory diagram showing an example of an installation position of an imaging unit.
  • First embodiment an example in which a correction process is performed on a pixel signal read out from a pixel based on a virtual light-shielded signal read out from a lateral overflow accumulation capacitance in a state in which charges photoelectrically converted by a photodiode are not accumulated in the lateral overflow accumulation capacitance
  • Second embodiment example in which the overflow control transistor is removed from the pixel
  • Third embodiment example in which switching transistor is removed from pixel
  • Fourth embodiment an example in which the overflow control transistor and the switching transistor are removed from the pixel
  • Tenth embodiment an example in which pixel signal correction processing is performed using one virtual light-shielded image in which dark current generation is accelerated for one normal image of the same frame.
  • Eleventh embodiment an example in which one normal image and one virtual dark-shielded image are acquired in the same frame, and pixel signal correction processing is performed on one normal image in different frames using the multiple virtual dark-shielded images.
  • Twelfth embodiment an example in which it is determined whether or not to perform correction processing of a pixel signal based on the temperature around the pixel
  • Thirteenth embodiment an example in which it is determined whether or not to perform correction processing using a virtual light-shielded image acquired up to the previous frame based on a temperature change around a pixel.
  • FIG. 1 is a block diagram showing an example of the configuration of a camera to which an imaging device according to a first embodiment is applied.
  • the camera 100 includes an optical system 101, a solid-state imaging device 102, an imaging control unit 103, an image processing unit 104, a memory unit 105, a display unit 106, and an operation unit 107.
  • the imaging control unit 103, the image processing unit 104, the memory unit 105, the display unit 106, and the operation unit 107 are connected to each other via a bus 108.
  • the camera 100 may be used as a standalone device, or may be incorporated into a mobile terminal such as a smartphone, or may be incorporated into an authentication device or a monitoring device.
  • the optical system 101 allows light from a subject to be incident on the solid-state imaging device 102, and forms an image of the subject on the light receiving surface of the solid-state imaging device 102.
  • the optical system 101 may include, for example, a focus lens, a zoom lens, and an aperture.
  • the optical system 101 may also include multiple lenses, such as a wide-angle lens, a standard lens, and a telephoto lens.
  • the solid-state imaging device 102 converts the light from the subject into an electrical signal for each pixel, and then digitizes and outputs the electrical signal.
  • the solid-state imaging device 102 may be, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor or a CCD (Charge Coupled Device).
  • the imaging control unit 103 controls imaging by the solid-state imaging device 102 based on commands from the operation unit 107. At this time, the imaging control unit 103 can control the exposure time, exposure amount, imaging timing, etc. of the solid-state imaging device 102.
  • the image processing unit 104 performs image processing based on the output from the solid-state imaging device 102.
  • the image processing includes, for example, gamma correction, white balance processing, sharpness processing, and tone conversion processing.
  • the image processing unit 104 may include a processor that executes processing based on software.
  • the storage unit 105 stores images captured by the solid-state imaging device 102, and stores imaging parameters of the solid-state imaging device 102.
  • the storage unit 105 can also store programs that operate the camera 100 based on software.
  • the storage unit 105 may include a ROM (Read Only Memory), a RAM (Random Access Memory), and a memory card.
  • the display unit 106 displays captured images and various information that supports the imaging operation.
  • the display unit 106 may be a liquid crystal display or an organic EL (Electro Luminescence) display.
  • the operation unit 107 provides a user interface for operating the camera 100.
  • the operation unit 107 may include, for example, buttons, dials, and switches provided on the camera 100.
  • the operation unit 107 may be configured as a touch panel together with the display unit 106.
  • FIG. 2 is a block diagram showing an example of the configuration of a solid-state imaging device according to the first embodiment.
  • the solid-state imaging device 102 includes a pixel array section 111, a vertical scanning circuit 112, a column readout circuit 113, a column signal processing section 114, a horizontal scanning circuit 115, and a control circuit 116.
  • the vertical scanning circuit 112 includes a flow control section 117.
  • the pixel array section 111 includes a plurality of pixels 120.
  • the pixels 120 are arranged in a matrix along the row direction (also called the horizontal direction) and the column direction (also called the vertical direction).
  • Each pixel 120 includes a horizontal overflow storage capacitance that stores charge overflowing from the photoelectric conversion section.
  • Each pixel 120 can form a source follower between itself and the column readout circuit 113 when reading out a signal.
  • Each pixel 120 is connected to a horizontal drive line 131 for each row, and to a vertical signal line 132 for each column.
  • the horizontal drive line 131 drives each pixel 120 for each row when reading out a signal from each pixel 120.
  • the vertical signal line 132 transmits a potential corresponding to the current flowing when reading out a signal from the pixel 120 to the column signal processing section 114 for each column.
  • the vertical scanning circuit 112 scans the pixels 120 to be read in the column direction.
  • the vertical scanning circuit 112 may be configured to include a vertical register.
  • the flow control unit 117 discharges the charges photoelectrically converted in the photoelectric conversion unit of each pixel 120 so that the charges are not accumulated in the horizontal overflow storage capacitance.
  • the flow control unit 117 may set a charge discharge path based on the on/off of a pixel transistor provided in each pixel 120.
  • the flow control unit 117 may set a charge discharge path based on control of the gate potential of a transfer transistor that transfers charges from the photoelectric conversion unit to the floating diffusion.
  • the flow control unit 117 may set a charge discharge path based on control of the substrate potential of a semiconductor substrate on which the photoelectric conversion unit is formed.
  • the column readout circuit 113 can form a source follower with each pixel 120 when reading out a signal from each pixel 120. At this time, the column readout circuit 113 can change the potential of the vertical signal line 132 based on the charge held in the pixel 120.
  • the column readout circuit 113 may be compatible with either constant current readout or capacitive load readout.
  • the column signal processing unit 114 processes signals transmitted in the column direction from each pixel 120.
  • the column signal processing unit 114 can perform correlated double sampling (CDS) processing based on the signals transmitted in the column direction from each pixel 120.
  • the column signal processing unit 114 can perform AD (Analog to Digital) conversion processing based on the signals transmitted in the column direction from each pixel 120, and output the imaging signal Gout.
  • the column signal processing unit 114 can perform correction processing of the pixel signal read out from the pixel based on the virtual light-shielding signal read out from the horizontal overflow storage capacitance.
  • the virtual light-shielding signal is a signal read out from the horizontal overflow storage capacitance in a state where the charge photoelectrically converted by the photoelectric conversion unit is not stored in the horizontal overflow storage capacitance.
  • the virtual light-shielding signal can include a signal based on the charge generated due to the dark current.
  • the column signal processing unit 114 can reduce noise components caused by the dark current by subtracting the virtual light-shielding signal from the pixel signal read out from the pixel.
  • the column signal processing unit 114 is an example of a signal processing unit described in the claims.
  • the horizontal scanning circuit 115 scans the pixels 120 to be read in the row direction.
  • the horizontal scanning circuit 115 may be configured to include a horizontal register.
  • the control circuit 116 controls the vertical scanning circuit 112, the column readout circuit 113, the column signal processing unit 114, and the horizontal scanning circuit 115.
  • the control circuit 116 can control the scanning timing in the column direction, the scanning timing in the row direction, the operation timing of the column readout circuit 113, and the processing timing of the column signal processing unit 114.
  • FIG. 3 is a block diagram showing an example of the circuit configuration of a pixel provided in a solid-state imaging device according to the first embodiment
  • FIG. 4 is a diagram showing an example of a discharge path of electric charge during a virtual light-shielded accumulation period of the solid-state imaging device according to the first embodiment.
  • pixel 120 includes photodiode 121, transfer transistor 122, reset transistor 123, amplification transistor 124, selection transistor 125, and floating diffusion FD. Furthermore, pixel 120 includes horizontal overflow storage capacitance 126, pass transistor 127, switching transistor 128, and overflow control transistor 129. Transfer transistor 122, reset transistor 123, amplification transistor 124, selection transistor 125, pass transistor 127, switching transistor 128, and overflow control transistor 129 may be MOS (Metal Oxide Semiconductor) transistors. Horizontal overflow storage capacitance 126 may be a MIM (Metal Insulation Metal) capacitance or a junction capacitance formed on a semiconductor substrate.
  • MOS Metal Oxide Semiconductor
  • the photodiode 121 performs photoelectric conversion and accumulates the photoelectrically converted charge.
  • the photodiode 121 is an example of a photoelectric conversion unit described in the claims.
  • the horizontal overflow accumulation capacitance 126 accumulates the charge that overflows from the photodiode 121.
  • the horizontal overflow accumulation capacitance 126 is shielded from light.
  • the transfer transistor 122 transfers the charge stored in the photodiode 121 to the floating diffusion FD.
  • the reset transistor 123 resets the floating diffusion FD.
  • the amplification transistor 124 outputs a signal according to the potential of the floating diffusion FD.
  • the selection transistor 125 selects the output of the amplification transistor 124.
  • the path transistor 127 sets a path for the charge stored in the horizontal overflow storage capacitance 126 to be transferred to the floating diffusion FD.
  • the switching transistor 128 switches the conversion efficiency in the amplification transistor 124.
  • the overflow control transistor 129 controls the overflow of charge from the photodiode 121 to the horizontal overflow storage capacitance 126.
  • the amplification transistor 124 and the selection transistor 125 are connected in series.
  • the cathode of the photodiode 121 is connected to the floating diffusion FD via the transfer transistor 122.
  • the floating diffusion FD is connected to the power supply voltage VDD via the switching transistor 128 and the reset transistor 123 in sequence.
  • the power supply voltage VDD is connected to the vertical signal line 132 via the series circuit of the amplification transistor 124 and the selection transistor 125.
  • the gate of the amplification transistor 124 is connected to the floating diffusion FD.
  • the source of the selection transistor 125 is connected to the vertical signal line 132.
  • An overflow control transistor 129 is connected between the photodiode 121 and the horizontal overflow storage capacitance 126.
  • a power supply voltage MVDD is applied to the horizontal overflow storage capacitance 126.
  • the power supply voltage MVDD may be higher than the power supply voltage VDD.
  • a pass transistor 127 is connected between the connection point of the horizontal overflow storage capacitance 126 and the overflow control transistor 129 and the connection point of the switching transistor 128 and the reset transistor 123.
  • a transfer signal TGL is applied to the gate of the transfer transistor 122.
  • a reset signal RST is applied to the gate of the reset transistor 123.
  • a selection signal SEL is applied to the gate of the selection transistor 125.
  • a pass setting signal FCG is applied to the gate of the pass transistor 127.
  • a switching signal FDG is applied to the gate of the switching transistor 128.
  • An overflow control signal OFG is applied to the gate of the overflow control transistor 129.
  • the transfer signal TGL, reset signal RST, selection signal SEL, pass setting signal FCG, switching signal FDG, and overflow control signal OFG can be transmitted to each pixel 120 via the horizontal drive line 131 in FIG. 2.
  • the pixel 120 can perform normal readout and virtual light-shielded readout.
  • normal readout individual readout from the photodiode 121 and collective readout from the photodiode 121 and the horizontal overflow storage capacitance 126 are performed.
  • virtual light-shielded readout collective readout from the photodiode 121 and the horizontal overflow storage capacitance 126 is performed, and individual readout from the photodiode 121 is not performed.
  • the charge accumulated in a state in which the charge can overflow from the photodiode 121 to the horizontal overflow storage capacitance 126 is read out.
  • the charge accumulated in a state in which the charge does not flow from the photodiode 121 to the horizontal overflow storage capacitance 126 is read out.
  • the horizontal overflow storage capacitance 126 can store the charge generated based on the dark current.
  • the transfer transistor 122, the switching transistor 128, and the reset transistor 123 may be turned on to set a discharge path R1 for the charge photoelectrically converted by the photodiode 121. This prevents the charge photoelectrically converted by the photodiode 121 from being stored in the horizontal overflow storage capacitor 126.
  • normal individual readout in individual readout from the photodiode 121 (hereinafter referred to as normal individual readout), when the transfer transistor 122 is turned on, the charge accumulated in the photodiode 121 is transferred to the floating diffusion FD. Then, when the selection transistor 125 is turned on, the source potential of the amplification transistor 124 changes according to the potential of the floating diffusion FD. Then, the source potential of the amplification transistor 124 is applied to the vertical signal line 132 via the selection transistor 125, and transmitted via the vertical signal line 132.
  • normal readout in a batch readout from the photodiode 121 and the horizontal overflow storage capacitance 126 (hereinafter referred to as normal batch readout), the transfer transistor 122, the pass transistor 127, and the switching transistor 128 are turned on. At this time, the charge stored in the photodiode 121 and the horizontal overflow storage capacitance 126 is transferred to the floating diffusion FD.
  • the charge stored in the photodiode 121 and the horizontal overflow storage capacitance 126 includes a photoelectric conversion component photoelectrically converted by the photodiode 121 and a dark current component stored in the horizontal overflow storage capacitance 126.
  • the source potential of the amplification transistor 124 changes according to the potential of the floating diffusion FD. Then, the source potential of the amplification transistor 124 is applied to the vertical signal line 132 via the selection transistor 125 and transmitted via the vertical signal line 132.
  • the transfer transistor 122, the pass transistor 127, and the switching transistor 128 are turned on.
  • the charge stored in the photodiode 121 and the horizontal overflow storage capacitance 126 is transferred to the floating diffusion FD.
  • the charge stored in the photodiode 121 and the horizontal overflow storage capacitance 126 includes the dark current component stored in the horizontal overflow storage capacitance 126, but does not include the photoelectric conversion component photoelectrically converted by the photodiode 121.
  • the source potential of the amplification transistor 124 changes according to the potential of the floating diffusion FD. Then, the source potential of the amplification transistor 124 is applied to the vertical signal line 132 via the selection transistor 125 and transmitted via the vertical signal line 132.
  • a normal accumulation period for accumulating the charge normally read out can be set.
  • a virtual light-shielded accumulation period for accumulating the charge virtually read out can be set separately from the normal accumulation period.
  • the normal accumulation period and the virtual light-shielded accumulation period may be set in the same frame, or in different frames. In this case, when the virtual light-shielded accumulation period is set, the normal accumulation period is compressed. In order to suppress the compression of the normal accumulation period, it is preferable that the virtual light-shielded accumulation period is short.
  • the virtual light-shielded accumulation period is used to accumulate charges caused by dark current, the virtual light-shielded accumulation period can be shortened by accelerating the generation of dark current. In order to accelerate the generation of dark current, the power supply voltage MVDD applied to the horizontal overflow accumulation capacitance 126 may be increased. In addition, in each of the normal accumulation period and the virtual light-shielded accumulation period, a timing for reading out the charge accumulated in the photodiode 121 with different conversion efficiencies may be provided.
  • FIG. 5 shows the relationship between the storage time and the dark current when the power supply voltage of the horizontal overflow storage capacitance of the first embodiment is changed.
  • the amount of charge accumulated due to dark current is proportional to the accumulation time.
  • the MVDD voltage is high, the amount of charge accumulated per unit time in the lateral overflow accumulation capacitance 126 due to dark current increases.
  • the virtual light-shielded accumulation time TA can be set so that the amount of charge accumulated due to dark current during the normal accumulation time TB is equal to the amount of charge accumulated due to dark current during the virtual light-shielded accumulation time TA. This makes it possible to make the amounts of charge accumulated due to dark current during the virtual light-shielded accumulation time TA equal between without acceleration and with acceleration.
  • FIG. 6 is a diagram showing an example of potential during an exposure period and a readout period during normal accumulation of the solid-state imaging device according to the first embodiment.
  • FIG. 6A shows an example of potential during an exposure period during normal accumulation.
  • FIG. 6B shows an example of potential after resetting the floating diffusion FD during a readout period during normal accumulation.
  • FIG. 6C shows an example of potential after individual readout from the photodiode 121 during a readout period during normal accumulation.
  • FIG. 6D shows an example of potential during normal batch readout from the photodiode 121 and the horizontal overflow storage capacitance 126 during a readout period during normal accumulation.
  • FIG. 6E shows an example of potential after resetting the floating diffusion FD and the horizontal overflow storage capacitance 126 during a readout period during normal accumulation.
  • the transfer transistor 122, the pass transistor 127, the switching transistor 128, and the reset transistor 123 are turned off.
  • the overflow control transistor 129 has a gate potential set so that the charge EL1 accumulated in the photodiode 121 can overflow into the horizontal overflow accumulation capacitance 126.
  • the charge EL1 photoelectrically converted by the photodiode 121 is accumulated in the photodiode 121, and the charge EL1 overflowing from the photodiode 121 overflows into the horizontal overflow accumulation capacitance 126 and is accumulated in the horizontal overflow accumulation capacitance 126.
  • the charge EL2 generated due to the dark current during the exposure period during normal accumulation is accumulated in the floating diffusion FD and the horizontal overflow accumulation capacitance 126.
  • the pass transistor 127 and the switching transistor 128 are turned on.
  • the charge EL1 transferred from the photodiode 121 to the floating diffusion FD, the charge EL1 that has overflowed from the photodiode 121 to the horizontal overflow storage capacitance 126, and the charge EL2 that has been generated and accumulated due to the dark current of the horizontal overflow storage capacitance 126 are mixed.
  • the charge EL1 transferred from the photodiode 121 to the floating diffusion FD is discharged.
  • the charge EL1 that has overflowed from the photodiode 121 to the horizontal overflow storage capacitance 126 and the charge EL2 that has been generated and accumulated due to the dark current of the horizontal overflow storage capacitance 126 are also discharged.
  • FIG. 7 is a diagram showing an example of the potential during the exposure period and the readout period during virtual light-shielded accumulation of the solid-state imaging device according to the first embodiment.
  • a in FIG. 7 is a diagram showing an example of the potential during the exposure period during virtual light-shielded accumulation.
  • b in FIG. 7 is a diagram showing an example of the potential after the floating diffusion FD is reset during the readout period during virtual light-shielded accumulation.
  • c in FIG. 7 is a diagram showing an example of the potential when individual readout from the photodiode 121 is not performed during the readout period during virtual light-shielded accumulation.
  • FIG. 7 is a diagram showing an example of the potential during virtual light-shielded collective readout from the photodiode 121 and the horizontal overflow storage capacitance 126 during the readout period during virtual light-shielded accumulation.
  • e in FIG. 7 is a diagram showing an example of the potential after the floating diffusion FD and the horizontal overflow storage capacitance 126 are reset during the readout period during virtual light-shielded accumulation.
  • the transfer transistor 122, the switching transistor 128, and the reset transistor 123 are turned on, and a discharge path for the charge EL1 photoelectrically converted by the photodiode 121 is set. Therefore, the charge EL1 photoelectrically converted by the photodiode 121 is not stored in the photodiode 121, and the charge does not overflow from the photodiode 121 to the horizontal overflow accumulation capacitance 126. At this time, the charge EL2 generated due to the dark current during the exposure period during virtual light-shielded accumulation is stored in the horizontal overflow accumulation capacitance 126.
  • the virtual light-shielded accumulation period or the power supply voltage MVDD can be set so that the accumulated amount of the charge EL2 generated due to the dark current during the exposure period during virtual light-shielded accumulation is equal to the accumulated amount of the charge EL2 generated due to the dark current during the exposure period during normal accumulation.
  • FIG. 8 is a timing chart showing an example of a read operation during normal accumulation in the solid-state imaging device according to the first embodiment.
  • the SH row indicates the shutter row
  • the RD row indicates the read row.
  • the SH row is performed.
  • the SH row can set the reference for starting accumulation for the RD row.
  • the figure also shows an example in which a CDS read is performed in normal individual readout, and a DDS (Double Data Sampling) read is performed in normal batch readout.
  • a CDS read is performed in normal individual readout
  • DDS Double Data Sampling
  • the selection signal SEL is set to a low level, and the selection transistor 125 is turned off.
  • the transfer signal TGL, reset signal RST, switching signal FDG, and path setting signal FCG are maintained at a low level.
  • a low-efficiency normal P-phase single read K12 is performed.
  • the transfer signal TGL, reset signal RST, and switching signal FDG rise, the charges in the photodiode 121 and floating diffusion FD are discharged, and the conversion efficiency of the amplification transistor 124 is reduced.
  • the power supply voltage MVDD rises and is applied to the horizontal overflow storage capacitance 126.
  • the switching signal FDG falls, and then the reset signal RST falls. Then, after the switching signal FDG rises again, the AD conversion process is performed.
  • the floating diffusion FD can be coupled to the switching transistor 128. This makes it possible to boost the potential of the floating diffusion FD, making it easier to transfer charge from the photodiode 121.
  • high-efficiency normal D-phase single read K14 is performed.
  • the transfer signal TGL rises, and the charge of the photodiode 121 is discharged.
  • AD conversion processing is performed.
  • the reset signal RST is set to a low level. Therefore, the floating diffusion FD is in a floating state, and the floating diffusion FD can be coupled to the transfer transistor 122. Therefore, the potential of the floating diffusion FD can be boosted, making it easier to extract charge from the photodiode 121.
  • low-efficiency normal D-phase single read K15 is performed.
  • the reset signal RST rises and the charge in the floating diffusion FD is discharged.
  • the AD conversion process is performed while maintaining the level of the reset signal RST.
  • normal D-phase batch read K16 is performed.
  • the path setting signal FCG rises, and the charge in the horizontal overflow storage capacitor 126 is discharged.
  • A/D conversion processing is performed while maintaining the level of the path setting signal FCG.
  • a normal P-phase batch read K17 is performed, followed by a transition to a non-selection period K18.
  • the path setting signal FCG falls, and then an AD conversion process is performed.
  • the power supply voltage MVDD falls, and further the reset signal RST and the switching signal FDG fall.
  • the selection signal SEL, transfer signal TGL, reset signal RST, switching signal FDG, and path setting signal FCG are maintained at a low level.
  • a low-efficiency normal P-phase single read K12 is performed.
  • the reset signal RST and switching signal FDG rise, the charge in the floating diffusion FD is discharged, and the conversion efficiency in the amplification transistor 124 is reduced.
  • the switching signal FDG falls, and then the reset signal RST falls. Then, after the switching signal FDG rises again, the selection signal SEL rises, and the AD conversion process is performed.
  • the floating diffusion FD can be coupled to the switching transistor 128. This makes it possible to boost the potential of the floating diffusion FD, making it easier to transfer charge from the photodiode 121.
  • high-efficiency normal D-phase single read K14 is performed.
  • the transfer signal TGL rises, and the charge of the photodiode 121 is transferred to the floating diffusion FD.
  • AD conversion processing is performed.
  • the reset signal RST is set to a low level. Therefore, the floating diffusion FD is in a floating state, and the floating diffusion FD can be coupled to the transfer transistor 122. Therefore, the potential of the floating diffusion FD can be boosted, making it easier to extract charge from the photodiode 121.
  • low-efficiency normal D-phase single read K15 is performed.
  • the switching signal FDG rises, and the conversion efficiency in the amplification transistor 124 is reduced.
  • the transfer signal TGL rises, and the charge of the photodiode 121 is transferred to the floating diffusion FD.
  • the AD conversion process is performed.
  • the transfer signal TGL by raising the transfer signal TGL after the switching signal FDG rises, the capacitance seen from the amplification transistor 124 can be increased. Therefore, the charge that can be received from the photodiode 121 can be increased, and the charge accumulated in the photodiode 121 can be easily extracted.
  • normal D-phase batch read K16 is performed.
  • the power supply voltage MVDD rises and is applied to the horizontal overflow storage capacitance 126.
  • the path setting signal FCG rises and the charge of the horizontal overflow storage capacitance 126 is transferred to the floating diffusion FD.
  • the AD conversion process is performed while maintaining the level of the path setting signal FCG.
  • the reset level in the normal D-phase batch read K16 is affected by coupling based on the rising edge of the selection signal SEL. Therefore, in order to have the effect of coupling based on the rising edge of the selection signal SEL in the normal P-phase batch read K17 as well, the selection signal SEL is temporarily lowered, and after the reset signal RST falls, the selection signal SEL is raised again. As a result, even if the reset signal RST is temporarily raised in the normal P-phase batch read K17, the reset level in the normal D-phase batch read K16 and the reset level in the normal P-phase batch read K17 can be aligned. In addition, by temporarily lowering the switching signal FDG before the reset signal RST falls, the floating diffusion FD can be coupled to the switching transistor 128. Therefore, the potential of the floating diffusion FD can be boosted, making it easier to transfer charges from the photodiode 121 and the horizontal overflow storage capacitance 126.
  • FIG. 9 is a timing chart showing an example of a read operation during virtual light-shielded accumulation in a solid-state imaging device according to the first embodiment.
  • the readout operation of the SH row during virtual light-shielded accumulation is the same as the readout operation of the SH row during normal accumulation, except for the non-selection period K18.
  • the transfer signal TGL, the switching signal FDG, and the reset signal RST are set to a high level in the non-selection period K18. Therefore, the transfer transistor 122, the switching transistor 128, and the reset transistor 123 are turned on, and a discharge path for the charge photoelectrically converted by the photodiode 121 is set.
  • the read operation of the RD row during virtual light-shielded accumulation is the same as the read operation of the RD row during normal accumulation, except for the non-selection period K11, high-efficiency normal D-phase single read K14, and low-efficiency normal D-phase single read K15.
  • the transfer signal TGL, the switching signal FDG, and the reset signal RST are set to high level in the non-selection period K11. Therefore, the transfer transistor 122, the switching transistor 128, and the reset transistor 123 are turned on, and a discharge path for the charge photoelectrically converted by the photodiode 121 is set.
  • the transfer signal TGL is set to low level in the high-efficiency normal D-phase single read K14 and the low-efficiency normal D-phase single read K15. Therefore, the transfer transistor 122 is turned off, and the charge photoelectrically converted by the photodiode 121 is not read.
  • the signal within the dashed-dotted frame is not used in the readout operation of the RD row during virtual light-shielded accumulation. Also, by subtracting the virtual light-shielded signal based on the waveform within the dotted frame of the RD row during virtual light-shielded accumulation from the pixel signal based on the waveform within the dotted frame of the RD row during normal accumulation, it is possible to reduce noise components caused by dark current.
  • a discharge path for the charge photoelectrically converted by the photodiode 121 is set so that the charge photoelectrically converted by the photodiode 121 is not accumulated in the horizontal overflow accumulation capacitance 126 during virtual light-shielded accumulation. This makes it possible to accumulate the charge caused by the dark current in the horizontal overflow accumulation capacitance 126 without using a mechanical shutter, and to remove noise components caused by the dark current from the pixel signal obtained by the normal batch readout operation.
  • the overflow control transistor 129 is provided in the pixel 120, thereby making it possible to adjust the charge overflowing from the photodiode 121 to the lateral overflow storage capacitor 126.
  • the overflow control transistor 129 is removed from the pixel 120.
  • FIG. 10 is a block diagram showing an example of the circuit configuration of a pixel provided in a solid-state imaging device according to the second embodiment.
  • this pixel 220 is the pixel 120 of the first embodiment described above, with the overflow control transistor 129 removed.
  • the rest of the configuration of the pixel 220 of the second embodiment is the same as the configuration of the pixel 120 of the first embodiment described above.
  • the photodiode 121 and the horizontal overflow storage capacitance 126 are connected without the interposition of an overflow control transistor 129. At this time, a potential barrier can be provided between the photodiode 121 and the horizontal overflow storage capacitance 126, allowing charge overflowing from the photodiode 121 to overflow into the horizontal overflow storage capacitance 126.
  • the transfer transistor 122, the switching transistor 128, and the reset transistor 123 may be turned on to set up a discharge path R2 for the charge photoelectrically converted by the photodiode 121.
  • the configuration of pixel 220 can be simplified by removing overflow control transistor 129 from pixel 220.
  • the overflow control transistor 129 is removed from the pixel 120.
  • the switching transistor 128 is removed from the pixel 120.
  • FIG. 11 is a block diagram showing an example of the circuit configuration of a pixel provided in a solid-state imaging device according to the third embodiment.
  • this pixel 320 is the pixel 120 of the first embodiment described above, with the switching transistor 128 removed.
  • the rest of the configuration of the pixel 320 of the third embodiment is the same as the configuration of the pixel 120 of the first embodiment described above.
  • the reset transistor 123 and the pass transistor 127 are connected to the floating diffusion FD without the interposition of the switching transistor 128. At this time, in pixel 320, the conversion efficiency is not switched based on the on/off of the switching transistor 128.
  • the transfer transistor 122 and the reset transistor 123 may be turned on to set up a discharge path R3 for the charge photoelectrically converted by the photodiode 121.
  • the configuration of pixel 320 can be simplified by removing switching transistor 128 from pixel 320.
  • the overflow control transistor 129 is removed from the pixel 120.
  • the overflow control transistor 129 and the switching transistor 128 are removed from the pixel 120.
  • FIG. 12 is a block diagram showing an example of the circuit configuration of a pixel provided in a solid-state imaging device according to the fourth embodiment.
  • this pixel 420 is obtained by removing the overflow control transistor 129 and the switching transistor 128 from the pixel 120 of the first embodiment described above.
  • the rest of the configuration of the pixel 420 of the fourth embodiment is the same as the configuration of the pixel 120 of the first embodiment described above.
  • the photodiode 121 and the horizontal overflow storage capacitor 126 are connected without the interposition of an overflow control transistor 129. Also, in pixel 420, the reset transistor 123 and the pass transistor 127 are connected to the floating diffusion FD without the interposition of a switching transistor 128.
  • the transfer transistor 122 and the reset transistor 123 may be turned on to set up a discharge path R4 for the charge photoelectrically converted by the photodiode 121.
  • the configuration of pixel 420 can be simplified by removing overflow control transistor 129 and switching transistor 128 from pixel 420.
  • FIG. 13 is a block diagram showing an example of the circuit configuration of a pixel provided in a solid-state imaging device according to the fifth embodiment.
  • pixel 520 is obtained by adding a photodiode 521, a transfer transistor 522, and a reset transistor 523 to pixel 120 of the first embodiment described above. Furthermore, pixel 520 is obtained by removing the overflow control transistor 129 from pixel 120 of the first embodiment described above. The rest of the configuration of pixel 520 of the fifth embodiment is the same as the configuration of pixel 120 of the first embodiment described above.
  • the size of the photodiode 521 can be smaller than the size of the photodiode 121.
  • the cathode of the photodiode 521 is connected to the horizontal overflow storage capacitor 126 via the transfer transistor 522.
  • the cathode of the photodiode 521 is connected to the power supply voltage VDD via the reset transistor 123.
  • the transfer transistor 122, the switching transistor 128, and the reset transistor 123 may be turned on to set up a discharge path R5 for the charge photoelectrically converted by the photodiode 121.
  • the reset transistor 523 may be turned on to set up a discharge path R6 for the charge photoelectrically converted by the photodiode 521.
  • a discharge path for the charge photoelectrically converted by the photodiode 121 is set so that the charge photoelectrically converted by the photodiode 121 during the virtual light-shielded accumulation period is not accumulated in the lateral overflow accumulation capacitor 126.
  • the normal accumulation period and the virtual light-shielded accumulation period are provided in different frames, and the pixel signal obtained from the normal accumulation period in one frame is corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period in one frame.
  • FIG. 14 is a timing chart showing the relationship between the normal accumulation period and virtual light-shielded accumulation period of a solid-state imaging device according to the sixth embodiment and the correction process.
  • the solid-state imaging device 102 can alternately set a virtual light-shielded accumulation period VG and a normal accumulation period MG for each frame F1.
  • the frame rate can be set to, for example, 30 fps.
  • the interval between the shutter SH and the readout RD for each of the virtual light-shielded accumulation period VG and the normal accumulation period MG can be set to t1.
  • the solid-state imaging device 102 then performs a subtraction process SUB between the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG of the current frame F1 and the pixel signal obtained from the normal accumulation period MG of the next frame F1.
  • the pixel signal obtained from the normal accumulation period MG in one frame is corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG in one frame.
  • the time interval between the normal accumulation period MG in which the signal on which the subtraction process SUB is performed is generated and the virtual light-shielded accumulation period VG can be shortened, and temperature fluctuations can be suppressed between the normal accumulation period MG and the virtual light-shielded accumulation period VG. Therefore, it is possible to reduce the noise components caused by dark current contained in the normal image while maintaining the temperature fluctuation tracking ability of the noise components caused by dark current.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in different frames F1, and the pixel signal obtained from the normal accumulation period MG in one frame is corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG in one frame.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in the same frame F1, and the pixel signal obtained from the normal accumulation period MG is corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG in the same frame F1.
  • FIG. 15 is a timing chart showing the relationship between the normal accumulation period and virtual light-shielded accumulation period of a solid-state imaging device according to the seventh embodiment and the correction process.
  • the solid-state imaging device 102 can set a virtual light-shielded accumulation period VG and a normal accumulation period MG within each frame F1.
  • the interval between the shutter SH and the readout RD for each of the virtual light-shielded accumulation period VG and the normal accumulation period MG can be set to t1.
  • the solid-state imaging device 102 then performs a subtraction process SUB between the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG of the current frame F1 and the pixel signal obtained from the normal accumulation period MG of the current frame F1.
  • the pixel signal obtained from the normal accumulation period MG is corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG within the same frame F1. This makes it possible to reduce the noise components caused by dark current contained in the normal image while maintaining the temperature fluctuation tracking ability of the noise components caused by dark current, and also suppresses pressure on the frame rate of the normal image.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in different frames F1, and the pixel signal obtained from the normal accumulation period MG in one frame is corrected based on the virtual light-shielded accumulation period VG in one frame.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in different frames F1, and the pixel signals obtained from the normal accumulation periods MG of multiple frames F1 are corrected based on the virtual light-shielded accumulation period VG in one frame.
  • FIG. 16 is a timing chart showing the relationship between the normal accumulation period and virtual light-shielded accumulation period of a solid-state imaging device according to the eighth embodiment and the correction process.
  • the solid-state imaging device 102 can set a virtual light-shielded accumulation period VG and a normal accumulation period MG for each frame F1.
  • the solid-state imaging device 102 can assign multiple frames F1 for which the normal accumulation period MG is set to one frame F1 for which the virtual light-shielded accumulation period VG is set.
  • the interval between the shutter SH and the readout RD for each of the virtual light-shielded accumulation period VG and the normal accumulation period MG can be set to t1.
  • the solid-state imaging device 102 performs a subtraction process SUB between the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG of the current frame F1 and the pixel signals obtained from the normal accumulation periods MG of the next and subsequent multiple frames F1.
  • the pixel signals obtained from the normal accumulation periods MG of multiple frames F1 are corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG in one frame. This makes it possible to reduce noise components caused by dark currents contained in the normal image while suppressing pressure on the frame rate of the normal image.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in different frames F1, and the pixel signals obtained from the normal accumulation periods MG of the multiple frames F1 are corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG in one frame.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in the same frame F1, and the pixel signals obtained from the normal accumulation periods MG of the multiple frames F1 are corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG.
  • FIG. 17 is a timing chart showing the relationship between the normal accumulation period and virtual light-shielded accumulation period of a solid-state imaging device according to the ninth embodiment and the correction process.
  • the solid-state imaging device 102 can set a virtual light-shielded accumulation period VG and a normal accumulation period MG to one frame F1, and can set the normal accumulation period MG to multiple frames F1.
  • the solid-state imaging device 102 can assign multiple frames F1 to which the normal accumulation period MG is set to one frame F1 to which the virtual light-shielded accumulation period VG is set.
  • the interval between the shutter SH and the readout RD of each of the virtual light-shielded accumulation period VG and the normal accumulation period MG can be set to t1.
  • the solid-state imaging device 102 performs subtraction processing SUB between the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG of the current frame F1 and the pixel signals obtained from the normal accumulation periods MG of the current frame F1 and the multiple frames F1 from the next frame onwards.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in the same frame F1, and the pixel signals obtained from the normal accumulation periods MG of the multiple frames F1 are corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG. This makes it possible to reduce noise components caused by dark currents contained in the normal image while suppressing pressure on the frame rate of the normal image.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in the same frame F1, and the pixel signal obtained from the normal accumulation period MG is corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG in the same frame F1.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG in which dark current generation is accelerated are provided in the same frame F2, and the pixel signal obtained from the normal accumulation period MG is corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG in the same frame F2.
  • FIG. 18 is a timing chart showing the relationship between the normal accumulation period and virtual light-shielded accumulation period of a solid-state imaging device according to the tenth embodiment and the correction process.
  • the solid-state imaging device 102 can set a virtual light-shielded accumulation period VG and a normal accumulation period MG in each frame F2.
  • the power supply voltage MVDD can be set so that dark current generation is accelerated.
  • the frame rate can be set to, for example, 40 fps.
  • the interval between the shutter SH and the readout RD in the normal accumulation period MG can be set to t1.
  • the interval between the shutter SH and the readout RD in the virtual light-shielded accumulation period VG can be set to t2.
  • the interval t2 can be shorter than the interval t1.
  • the solid-state imaging device 102 performs a subtraction process SUB between the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG of the current frame F2 and the pixel signal obtained from the normal accumulation period MG of the current frame F2.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG in which dark current generation is accelerated are provided in the same frame F2. Then, the pixel signal obtained from the normal accumulation period MG is corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG in the same frame F2. This makes it possible to reduce the noise components caused by dark current contained in the normal image while maintaining the temperature fluctuation tracking ability of the noise components caused by dark current, and also suppresses pressure on the frame rate of the normal image.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in the same frame F1, and the pixel signal obtained from the normal accumulation period MG is corrected based on the virtual light-shielded signal obtained from the virtual light-shielded accumulation period VG in the same frame F1.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in the same frame F1, and the pixel signal obtained from the normal accumulation period MG of a plurality of frames is corrected based on the average value of the virtual light-shielded signals obtained from the virtual light-shielded accumulation periods VG of a plurality of frames.
  • FIG. 19 is a timing chart showing the relationship between the normal accumulation period and virtual light-shielded accumulation period of a solid-state imaging device according to the eleventh embodiment and the correction process.
  • the solid-state imaging device 102 can set a virtual light-shielded accumulation period VG and a normal accumulation period MG within each frame F1.
  • the interval between the shutter SH and the readout RD for each of the virtual light-shielded accumulation period VG and the normal accumulation period MG can be set to t1.
  • the solid-state imaging device 102 then calculates an average value AVE of the virtual light-shielded signals obtained from the virtual light-shielded accumulation periods VG of multiple frames F1.
  • a subtraction process SUB is performed between the average value AVE of the virtual light-shielded signals and the pixel signals obtained from the normal accumulation periods MG of the subsequent multiple frames F1.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are provided in the same frame F1. Then, based on the average value AVE of the virtual light-shielded signals obtained from the virtual light-shielded accumulation periods VG of the multiple frames, the pixel signals obtained from the normal accumulation periods MG of the multiple frames are corrected. This makes it possible to reduce random noise in the normal image while reducing noise components caused by dark current contained in the normal image, and also suppress pressure on the frame rate.
  • a virtual light-shielded signal for generating a virtual light-shielded image is subtracted from a normal image.
  • a virtual light-shielded signal for generating a virtual light-shielded image is subtracted from a normal image.
  • FIG. 20 is a flowchart showing the correction process of the solid-state imaging device according to the twelfth embodiment.
  • the solid-state imaging device 102 determines whether its surroundings are hotter than a set temperature (S111). If its surroundings are hotter than the set temperature, the solid-state imaging device 102 acquires a virtual shading image and a normal image (S112, S113). Then, the solid-state imaging device 102 subtracts a virtual shading signal that generates the virtual shading image from the normal image (S114). On the other hand, if its surroundings are not hotter than the set temperature, the solid-state imaging device 102 acquires a normal image (S115).
  • the solid-state imaging device 102 when the surrounding temperature of the solid-state imaging device 102 is higher than the set temperature, the solid-state imaging device 102 subtracts a virtual shading signal that generates a virtual shading image from the normal image. This makes it possible to reduce power consumption while suppressing an increase in noise components caused by dark current contained in the normal image.
  • a virtual light-shielded signal for generating a virtual light-shielded image is subtracted from a normal image when the temperature around the solid-state imaging device 102 is higher than a set temperature.
  • a new virtual light-shielded image is acquired when there is a predetermined temperature change around the solid-state imaging device 102, and the already acquired virtual light-shielded image is reused when there is no predetermined temperature change around the solid-state imaging device 102.
  • FIG. 21 is a flowchart showing the correction process of a solid-state imaging device according to the thirteenth embodiment.
  • the solid-state imaging device 102 determines whether its surroundings are hotter than a set temperature (S211). If its surroundings are hotter than the set temperature, the solid-state imaging device 102 determines whether there has been a predetermined temperature change since the virtual light-shielded image was acquired up to the previous frame (S212). If there has been a predetermined temperature change since the virtual light-shielded image was acquired up to the previous frame, the solid-state imaging device 102 acquires a virtual light-shielded image and a normal image (S213, S214). Then, the solid-state imaging device 102 subtracts a virtual light-shielded signal that generates the virtual light-shielded image from the normal image (S215).
  • the solid-state imaging device 102 acquires a normal image (S216). Then, the solid-state imaging device 102 subtracts the virtual light-shielded signal that generates the acquired virtual light-shielded image from the normal image (S217). On the other hand, if the temperature of the surroundings is not higher than the set temperature, the solid-state imaging device 102 acquires a normal image (S218).
  • DDS readout is performed in normal batch readout and virtual light-shielded batch readout.
  • a frame memory is provided so that CDS processing is possible even in normal batch readout and virtual light-shielded batch readout.
  • FIG. 22 is a block diagram showing an example of the configuration of a solid-state imaging device according to the fourteenth embodiment.
  • this solid-state imaging device 602 is obtained by adding a frame memory 611 and a CDS processing unit 612 to the solid-state imaging device 102 of the first embodiment described above.
  • the rest of the configuration of the solid-state imaging device 602 of the 14th embodiment is the same as the configuration of the solid-state imaging device 102 of the first embodiment described above.
  • the frame memory 611 stores the DDS readout P-phase image.
  • the frame memory 611 can store a normal batch readout P-phase image and a virtual light-shielded batch readout P-phase image for each frame.
  • the CDS processing unit 612 performs CDS processing on the DDS readout image. For example, the CDS processing unit 612 acquires a normal batch readout D-phase image and a virtual light-shielded batch readout D-phase image for each frame from the column readout circuit 113. Also, the CDS processing unit 612 reads out a normal batch readout P-phase image and a virtual light-shielded batch readout P-phase image for each frame from the frame memory 611. Then, it performs subtraction processing between the normal batch readout D-phase image and the normal batch readout P-phase image, and also performs subtraction processing between the virtual light-shielded batch readout D-phase image and the virtual light-shielded batch readout P-phase image.
  • the frame memory 611 and the CDS processing unit 612 are provided in the solid-state imaging device 602. This makes it possible to perform CDS processing and reduce random noise even when signals are DDS-read from each pixel 120.
  • the transfer transistor 122, the switching transistor 128, and the reset transistor 123 are turned on to set a discharge path R1 for the charge photoelectrically converted by the photodiode 121.
  • the gate potential of the transfer transistor 122 is made three-valued, and during the virtual light-shielded accumulation period, the gate potential of the transfer transistor 122 is set to a low level, thereby setting a discharge path for the charge photoelectrically converted by the photodiode 121.
  • FIG. 23 is a block diagram showing an example of the circuit configuration of a pixel provided in a solid-state imaging device according to the fifteenth embodiment.
  • this pixel 620 is the pixel 120 of the first embodiment described above, with the overflow control transistor 129 removed.
  • the rest of the configuration of the pixel 620 of the 15th embodiment is the same as the configuration of the pixel 120 of the first embodiment described above.
  • FIG. 24 shows an example of the potential during normal accumulation and virtual light-shielded accumulation in a solid-state imaging device according to the fifteenth embodiment.
  • the transfer signal TGL is set to a medium level. At this time, the charge EL1 stored in the photodiode 121 can flow into the horizontal overflow storage capacitance 126 via the floating diffusion FD.
  • the transfer signal TGL is set to a low level. At this time, the charge EL1 stored in the photodiode 121 can be discharged via a path other than the path through which the charge flows into the horizontal overflow storage capacitance 126.
  • the transfer signal TGL is set to a high level.
  • FIG. 25 is a timing chart showing the potential of the transfer signal during the normal accumulation period and the virtual light-shielded accumulation period of the solid-state imaging device according to the fifteenth embodiment.
  • the transfer signal TGL is driven in three values.
  • the transfer signal TGL is raised from a medium level to a high level, and the shutter operation is performed.
  • the transfer signal TGL is lowered from high to medium level, and normal accumulation operation is performed.
  • the transfer signal TGL is switched between a medium level and a high level, and a normal read operation is performed.
  • the transfer signal TGL is maintained at a medium level and the shutter operation is performed.
  • the transfer signal TGL is lowered from the medium level to the low level, and the virtual light-shielded accumulation operation is performed.
  • the transfer signal TGL is raised from a low level to a medium level, and the virtual light-shielded readout operation is performed.
  • FIG. 26 is a timing chart showing the relationship between the normal accumulation period and the virtual light-shielded accumulation period of the solid-state imaging device according to the fifteenth embodiment and the transfer signal. Note that TGL1 to TGL4 indicate the first to fourth rows of the pixel array section 111.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG may be set alternately in each row of the pixel array section 111. In this case, the normal accumulation period MG and the virtual light-shielded accumulation period VG may be set in the same frame, or may be set in different frames.
  • the gate potential of the transfer transistor 122 is made three-valued, and the gate potential of the transfer transistor 122 is set to a low level during the virtual light-shielded accumulation period VG. This makes it possible to set a discharge path for the charge photoelectrically converted by the photodiode 121 so that it does not flow into the horizontal overflow accumulation capacitance 126, and the charge caused by the dark current can be accumulated in the horizontal overflow accumulation capacitance 126 during the virtual light-shielded accumulation period VG.
  • the gate potential of the transfer transistor 122 is set to a low level, and a discharge path for the charge photoelectrically converted by the photodiode 121 is set so as not to flow into the lateral overflow accumulation capacitance 126.
  • a discharge transistor is provided in the pixel in order to set a discharge path for the charge photoelectrically converted by the photodiode 121 so as not to flow into the lateral overflow accumulation capacitance 126.
  • FIG. 27 is a block diagram showing an example of the circuit configuration of a pixel provided in a solid-state imaging device according to the sixteenth embodiment.
  • pixel 720 is obtained by adding an emission transistor 721 to pixel 620 of the fifteenth embodiment described above.
  • the rest of the configuration of pixel 720 of the sixteenth embodiment is the same as the configuration of pixel 620 of the fifteenth embodiment described above.
  • the discharge transistor 721 is connected between the cathode of the photodiode 121 and the power supply voltage VDD.
  • the discharge transistor 721 may be a MOS transistor.
  • a discharge signal DFG is applied to the gate of the discharge transistor 721.
  • the transfer signal TGL is set to a low level, the charge stored in the photodiode 121 can be discharged via the discharge transistor 721 so as not to flow into the horizontal overflow storage capacitance 126.
  • the transfer signal TGL may be driven in two values to set a discharge path for the charge EL1 stored in the photodiode 121. At this time, by controlling the potential of the discharge signal DFG, the charge photoelectrically converted by the photodiode 121 can be discharged so as not to flow into the horizontal overflow storage capacitance 126.
  • the discharge transistor 721 is connected between the cathode of the photodiode 121 and the power supply voltage VDD. This makes it possible to set a discharge path for the charge photoelectrically converted by the photodiode 121 so that the charge does not flow into the lateral overflow storage capacitance 126.
  • the normal accumulation period MG and the virtual light-shielded accumulation period VG are set alternately in each row of the pixel array unit 111.
  • a plurality of normal accumulation periods MG are set between the virtual light-shielded accumulation periods VG.
  • FIG. 28 is a timing chart showing the relationship between the normal accumulation period and virtual light-shielded accumulation period of a solid-state imaging device according to the seventeenth embodiment and the transfer signal.
  • one virtual light-shielded accumulation period VG may be set for multiple normal accumulation periods MG in each row of the pixel array section 111.
  • the virtual light-shielded accumulation period VG may be arranged after every two or every three normal accumulation periods MG.
  • multiple normal accumulation periods MG are set between the virtual light-shielded accumulation periods VG. This makes it possible to reduce noise components caused by the dark current of the normal image while suppressing compression of the normal accumulation periods MG.
  • the gate potential of the transfer transistor 122 is set to a low level, and a discharge path for the charge photoelectrically converted by the photodiode 121 is set so as not to flow into the lateral overflow accumulation capacitance 126.
  • the substrate potential is changed to set a discharge path for the charge photoelectrically converted by the photodiode 121 so as not to flow into the lateral overflow accumulation capacitance 126.
  • FIG. 29 shows an example of the potential during normal accumulation and virtual light-shielded accumulation in a solid-state imaging device according to the 18th embodiment.
  • the transfer signal TGL is set to a low level, and the substrate potential of the semiconductor substrate on which the photodiode 121 is formed is raised. At this time, the charge EL1 stored in the photodiode 121 can be discharged via a path other than the path through which the charge flows into the horizontal overflow storage capacitance 126.
  • the pixels are isolated on a row-by-row basis, making it possible to control the substrate potential on a row-by-row basis.
  • FTI Full Trench Isolation
  • the substrate potential is changed to set a discharge path for the charge photoelectrically converted by the photodiode 121. This allows the charge caused by the dark current to be accumulated in the horizontal overflow accumulation capacitance 126 during the virtual light-shielded accumulation period VG, and the noise components caused by the dark current in the normal image can be reduced without using a mechanical shutter.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be realized as a device mounted on any type of moving body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility device, an airplane, a drone, a ship, or a robot.
  • FIG. 30 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile object control system to which the technology disclosed herein can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside vehicle information detection unit 12030, an inside vehicle information detection unit 12040, and an integrated control unit 12050.
  • Also shown as functional components of the integrated control unit 12050 are a microcomputer 12051, an audio/video output unit 12052, and an in-vehicle network I/F (interface) 12053.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 functions as a control device for a drive force generating device for generating the drive force of the vehicle, such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, a steering mechanism for adjusting the steering angle of the vehicle, and a braking device for generating a braking force for the vehicle.
  • the body system control unit 12020 controls the operation of various devices installed in the vehicle body according to various programs.
  • the body system control unit 12020 functions as a control device for a keyless entry system, a smart key system, a power window device, or various lamps such as headlamps, tail lamps, brake lamps, turn signals, and fog lamps.
  • radio waves or signals from various switches transmitted from a portable device that replaces a key can be input to the body system control unit 12020.
  • the body system control unit 12020 accepts the input of these radio waves or signals and controls the vehicle's door lock device, power window device, lamps, etc.
  • the outside-vehicle information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image capturing unit 12031 is connected to the outside-vehicle information detection unit 12030.
  • the outside-vehicle information detection unit 12030 causes the image capturing unit 12031 to capture images outside the vehicle and receives the captured images.
  • the outside-vehicle information detection unit 12030 may perform object detection processing or distance detection processing for people, cars, obstacles, signs, or characters on the road surface based on the received images.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output the electrical signal as an image, or as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light, or may be invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects information inside the vehicle.
  • a driver state detection unit 12041 that detects the state of the driver is connected.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 may calculate the driver's degree of fatigue or concentration based on the detection information input from the driver state detection unit 12041, or may determine whether the driver is dozing off.
  • the microcomputer 12051 can calculate control target values for the driving force generating device, steering mechanism, or braking device based on information inside and outside the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, and output control commands to the drive system control unit 12010.
  • the microcomputer 12051 can perform cooperative control aimed at realizing the functions of an Advanced Driver Assistance System (ADAS), including vehicle collision avoidance or impact mitigation, following driving based on the distance between vehicles, maintaining vehicle speed, vehicle collision warning, or vehicle lane departure warning.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 can also control the driving force generating device, steering mechanism, braking device, etc. based on information about the surroundings of the vehicle acquired by the outside vehicle information detection unit 12030 or the inside vehicle information detection unit 12040, thereby performing cooperative control aimed at automatic driving, which allows the vehicle to travel autonomously without relying on the driver's operation.
  • the microcomputer 12051 can also output control commands to the body system control unit 12020 based on information outside the vehicle acquired by the outside-vehicle information detection unit 12030. For example, the microcomputer 12051 can control the headlamps according to the position of a preceding vehicle or an oncoming vehicle detected by the outside-vehicle information detection unit 12030, and perform cooperative control aimed at preventing glare, such as switching high beams to low beams.
  • the audio/image output unit 12052 transmits at least one output signal of audio and image to an output device capable of visually or audibly notifying the occupants of the vehicle or the outside of the vehicle of information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 31 shows an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at the front nose, side mirrors, rear bumper, back door, and upper part of the windshield inside the vehicle cabin of the vehicle 12100.
  • the imaging unit 12101 provided at the front nose and the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin mainly acquire images of the front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided at the side mirrors mainly acquire images of the sides of the vehicle 12100.
  • the imaging unit 12104 provided at the rear bumper or back door mainly acquires images of the rear of the vehicle 12100.
  • the imaging unit 12105 provided at the upper part of the windshield inside the vehicle cabin is mainly used to detect leading vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, etc.
  • FIG. 31 shows an example of the imaging ranges of the imaging units 12101 to 12104.
  • Imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • imaging range 12114 indicates the imaging range of the imaging unit 12104 provided on the rear bumper or back door.
  • an overhead image of the vehicle 12100 viewed from above is obtained by superimposing the image data captured by the imaging units 12101 to 12104.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera consisting of multiple imaging elements, or an imaging element having pixels for detecting phase differences.
  • the microcomputer 12051 can obtain the distance to each solid object within the imaging ranges 12111 to 12114 and the change in this distance over time (relative speed with respect to the vehicle 12100) based on the distance information obtained from the imaging units 12101 to 12104, and can extract as a preceding vehicle, in particular, the closest solid object on the path of the vehicle 12100 that is traveling in approximately the same direction as the vehicle 12100 at a predetermined speed (e.g., 0 km/h or faster). Furthermore, the microcomputer 12051 can set the inter-vehicle distance that should be maintained in advance in front of the preceding vehicle, and perform automatic braking control (including follow-up stop control) and automatic acceleration control (including follow-up start control). In this way, cooperative control can be performed for the purpose of automatic driving, which runs autonomously without relying on the driver's operation.
  • automatic braking control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 classifies and extracts three-dimensional object data on three-dimensional objects, such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects, based on the distance information obtained from the imaging units 12101 to 12104, and can use the data to automatically avoid obstacles.
  • the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk, which indicates the risk of collision with each obstacle, and when the collision risk is equal to or exceeds a set value and there is a possibility of a collision, it can provide driving assistance for collision avoidance by outputting an alarm to the driver via the audio speaker 12061 or the display unit 12062, or by forcibly decelerating or steering the vehicle to avoid a collision via the drive system control unit 12010.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104. The recognition of such a pedestrian is performed, for example, by a procedure of extracting feature points in the captured image of the imaging units 12101 to 12104 as infrared cameras, and a procedure of performing pattern matching processing on a series of feature points that indicate the contour of an object to determine whether or not it is a pedestrian.
  • the audio/image output unit 12052 controls the display unit 12062 to superimpose a rectangular contour line for emphasis on the recognized pedestrian.
  • the audio/image output unit 12052 may also control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology disclosed herein can be applied to the imaging unit 12031 of the configuration described above.
  • the above-mentioned solid-state imaging devices 102, 602 can be applied to the imaging unit 12031 of the vehicle control system 12000.
  • the above-described embodiment shows an example for realizing the present technology, and there is a corresponding relationship between the matters in the embodiment and the matters specifying the invention in the claims. Similarly, there is a corresponding relationship between the matters specifying the invention in the claims and the matters in the embodiment of the present technology that have the same name.
  • the present technology is not limited to the embodiment, and can be realized by making various modifications to the embodiment without departing from the gist of the technology.
  • the effects described in this specification are merely examples and are not limiting, and other effects may also be present.
  • the present technology can also be configured as follows. (1) a pixel provided with a lateral overflow storage capacitor that stores electric charges overflowing from a photoelectric conversion unit; and a signal processing unit that performs correction processing of a pixel signal read out from the pixel based on a virtual light-shielded signal read out from the lateral overflow accumulation capacitance in a state in which the charge photoelectrically converted by the photoelectric conversion unit is not stored in the lateral overflow accumulation capacitance. (2) The imaging device according to (1), further comprising a flow control unit that drains the electric charges photoelectrically converted by the photoelectric conversion unit so that the electric charges are not accumulated in the lateral overflow accumulation capacitance.
  • the imaging device according to (4) further comprising a timing for reading out the charge accumulated in the photoelectric conversion unit with different conversion efficiencies during each of the normal accumulation period and the virtual light-shielded accumulation period.
  • the imaging device according to (4) or (5), wherein the normal accumulation period and the virtual light-shielded accumulation period are set in separate frames.
  • the signal processing unit performs correction processing of the pixel signal using one virtual light-shielded image generated based on charges accumulated in the virtual light-shielded accumulation period for multiple normal images generated based on charges accumulated in different normal accumulation periods.
  • AD Analog to Digital
  • the pixel is A photodiode used as the photoelectric conversion unit; a transfer transistor that transfers the charge stored in the photodiode to a floating diffusion; a pass transistor that sets a path for transferring the charge stored in the lateral overflow storage capacitor to the floating diffusion; a reset transistor that resets the floating diffusion; an amplifying transistor that outputs a signal according to the potential of the floating diffusion;
  • the imaging device according to any one of (3) to (13), further comprising a selection transistor for selecting an output of the amplification transistor.
  • the imaging device according to (14), wherein the pixel further includes a switching transistor that switches the conversion efficiency of the amplification transistor.
  • REFERENCE SIGNS LIST 100 Camera 101 Optical system 102 Solid-state imaging device 103 Imaging control unit 104 Image processing unit 105 Memory unit 106 Display unit 107 Operation unit 108 Bus 111 Pixel array unit 112 Vertical scanning circuit 113 Column readout circuit 114 Column signal processing unit 115 Horizontal scanning circuit 116 Control circuit 117 Flow control unit 121 Photodiode 122 Transfer transistor 123 Reset transistor 124 Amplification transistor 125 Selection transistor 126 Horizontal overflow storage capacitance 127 Pass transistor 128 Switching transistor 129 Overflow control transistor FD Floating diffusion 131 Horizontal drive line 132 Vertical signal line

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

機械的な遮光を不要としつつ、暗電流に起因するノイズ成分を低減する。　撮像装置は、光電変換部からオーバーフローした電荷を蓄積する横型オーバーフロー蓄積容量が設けられた画素と、光電変換部で光電変換された電荷が横型オーバーフロー蓄積容量に蓄積されない状態で横型オーバーフロー蓄積容量から読み出された仮想遮光信号に基づいて、画素から読み出された画素信号の補正処理を実施する信号処理部とを備える。光電変換部で光電変換された電荷が横型オーバーフロー蓄積容量に蓄積されないように電荷を排出させるフロー制御部をさらに備えてもよい。

Description

撮像装置
　本技術は、撮像装置に関する。詳しくは、本技術は、横型オーバーフロー蓄積容量（ＬＯＦＩＣ：Lateral Overflow. Integration Capacitor）が画素に設けられた撮像装置に関する。
　撮像時に暗電流という素子固有のノイズ成分を除去するため、通常撮影と同様の条件で遮光画像を撮像し、通常画像から減算する技術（黒引きと言う）が用いられることがある。例えば、撮像部により連続撮影を行う直前に、遮光画像信号を取得するように撮像部を制御し、連続撮影を行ったときの露出条件と温度とに基づいて、ノイズの除去方法を変更する技術が提案されている（例えば、特許文献１参照）。
特開２０１４－２２０５８０号公報
　しかしながら、上述の従来技術では、遮光画像信号を取得するには、メカシャッタや遮光幕などの機械的な遮光が必要となり、撮像装置の用途によっては適用が困難になるおそれがあった。
　本技術はこのような状況に鑑みて生み出されたものであり、機械的な遮光を不要としつつ、暗電流に起因するノイズ成分を低減することを目的とする。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、光電変換部からオーバーフローした電荷を蓄積する横型オーバーフロー蓄積容量が設けられた画素と、前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されない状態で前記横型オーバーフロー蓄積容量から読み出された仮想遮光信号に基づいて、前記画素から読み出された画素信号の補正処理を実施する信号処理部とを備える撮像装置である。これにより、暗電流に起因する仮想遮光信号に基づいてノイズ成分が除去されるという作用をもたらす。
　また、第１の側面において、前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されないように前記電荷を排出させるフロー制御部をさらに備えてもよい。これにより、光電変換部を遮光することなく、暗電流に起因する仮想遮光信号が生成されるという作用をもたらす。
　また、第１の側面において、前記光電変換部に蓄積された電荷が前記横型オーバーフロー蓄積容量にオーバーフロー可能な状態で前記光電変換部に電荷が蓄積される通常蓄積期間と、前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されない状態で暗電流に基づく電荷が前記横型オーバーフロー蓄積容量に蓄積される仮想遮光蓄積期間とを備えてもよい。これにより、光電変換部を遮光することなく、光電変換に基づいて生成された通常画像と、暗電流に起因する仮想遮光画像が生成されるという作用をもたらす。
　また、第１の側面において、前記通常蓄積期間および前記仮想遮光蓄積期間のそれぞれにおいて、前記光電変換部に蓄積された電荷を単体で読出すタイミングと、前記光電変換部に蓄積された電荷および前記横型オーバーフロー蓄積容量に蓄積された電荷を一括して読出すタイミングとを備えてもよい。これにより、各画素の光量に応じて変換効率が異なる画像が生成されるという作用をもたらす。
　また、第１の側面において、前記通常蓄積期間および前記仮想遮光蓄積期間のそれぞれにおいて、前記光電変換部に蓄積された電荷を互いに異なる変換効率で読出すタイミングを備えてもよい。これにより、各画素の変換効率が異なる画像が生成されるという作用をもたらす。
　また、第１の側面において、前記通常蓄積期間および前記仮想遮光蓄積期間を同一フレームに設定してもよい。これにより、フレームレートの圧迫を抑制しつつ、暗電流に起因するノイズ成分が低減された画像が生成されるという作用をもたらす。
　また、第１の側面において、前記通常蓄積期間および前記仮想遮光蓄積期間を別個のフレームに設定してもよい。これにより、通常画像に含まれる暗電流に起因するノイズ成分と同等のノイズ成分を含む仮想遮光画像が生成されるという作用をもたらす。
　また、第１の側面において、前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された１つの通常画像に対し、前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された１つの仮想遮光画像を用いて前記画素信号の補正処理を実施してもよい。これにより、通常画像に含まれる暗電流に起因するノイズ成分の変動に対応したノイズ成分を含む仮想遮光画像が生成されるという作用をもたらす。
　また、第１の側面において、前記信号処理部は、互いに異なる通常蓄積期間に蓄積された電荷に基づいて生成された複数の通常画像に対し、前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された１つの仮想遮光画像を用いて前記画素信号の補正処理を実施してもよい。これにより、仮想遮光画像の生成時のフレームレートの圧迫を抑制しつつ、暗電流に起因するノイズ成分が低減された通常画像が生成されるという作用をもたらす。
　また、第１の側面において、前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された１つの通常画像に対し、互いに異なる仮想遮光蓄積期間に蓄積された電荷に基づいて生成された複数の仮想遮光画像を用いて前記画素信号の補正処理を実施してもよい。これにより、仮想遮光画像の生成時のノイズ成分を平均化しつつ、暗電流に起因するノイズ成分が低減された通常画像が生成されるという作用をもたらす。
　また、第１の側面において、前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された通常画像および前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された仮想遮光画像のそれぞれについて、互いに異なるリセットレベルを基準として信号レベルのＡＤ(Analog to Digital)変換を実施してもよい。これにより、暗電流に起因するノイズ成分が低減された通常画像が生成されるという作用をもたらす。
　また、第１の側面において、前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された通常画像および前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された仮想遮光画像のそれぞれについて、同一のリセットレベルを基準として信号レベルのＡＤ変換を実施してもよい。これにより、ＣＤＳ(Correlated Double Sampling）に基づいてランダムノイズを低減しつつ、暗電流に起因するノイズ成分が低減された通常画像が生成されるという作用をもたらす。
　また、第１の側面において、前記通常蓄積期間に前記横型オーバーフロー蓄積容量に印加される電源電圧よりも前記仮想遮光蓄積期間に前記横型オーバーフロー蓄積容量に印加される電源電圧を高くしてもよい。これにより、通常画像に含まれる暗電流に起因するノイズ成分と同等のノイズ成分を含む仮想遮光画像の生成が加速されるという作用をもたらす。
　また、第１の側面において、前記画素は、前記光電変換部として用いられるフォトダイオードと、前記フォトダイオードに蓄積された電荷をフローティングディフュージョンに転送する転送トランジスタと、前記横型オーバーフロー蓄積容量に蓄積された電荷が前記フローティングディフュージョンに転送されるパスを設定するパストランジスタと、前記フローティングディフュージョンをリセットするリセットトランジスタと、前記フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタと、前記増幅トランジスタの出力を選択する選択トランジスタとを備えてもよい。これにより、フォトダイオードに蓄積された電荷の単体読出しとは別個に、フォトダイオードに蓄積された電荷および横型オーバーフロー蓄積容量に蓄積された電荷の一括読出しが可能となるという作用をもたらす。
　また、第１の側面において、前記画素は、前記増幅トランジスタにおける変換効率を切り替える切替トランジスタをさらに備えてもよい。これにより、ダイナミックレンジが向上されるという作用をもたらす。
　また、第１の側面において、前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されない状態にあるときに、前記パストランジスタはオフされ、前記転送トランジスタ、前記リセットトランジスタおよび前記切替トランジスタはオンされてもよい。これにより、光電変換部で光電変換された電荷が横型オーバーフロー蓄積容量にオーバーフローされないようにして、暗電流に起因する電荷が横型オーバーフロー蓄積容量に蓄積されるという作用をもたらす。
　また、第１の側面において、前記仮想遮光蓄積期間において、前記光電変換部に蓄積された電荷が単体で読み出されるタイミングでは前記転送トランジスタはオフされてもよい。これにより、仮想遮光蓄積期間に光電変換部に蓄積された電荷の読出しが防止されるという作用をもたらす。
　また、第１の側面において、前記光電変換部から前記横型オーバーフロー蓄積容量への電荷のオーバーフローを制御するオーバーフロー制御トランジスタをさらに備えてもよい。これにより、オーバーフロー制御トランジスタに印加される電圧に基づいて、光電変換部から横型オーバーフロー蓄積容量への電荷のオーバーフローが制御されるという作用をもたらす。
　また、第１の側面において、前記転送トランジスタは、前記光電変換部から前記フローティングディフュージョンへオーバーフロー可能なレベルと、前記光電変換部から前記フローティングディフュージョンへオーバーフローされないレベルと、前記光電変換部から前記フローティングディフュージョンへ電荷が転送されるレベルとの間で３値駆動されてもよい。これにより、転送トランジスタに印加される電圧に基づいて、光電変換部から横型オーバーフロー蓄積容量への電荷のオーバーフローが制御されるという作用をもたらす。
　また、第１の側面において、前記信号処理部は、前記画素の周辺の温度に基づいて前記画素信号の補正処理の実施の有無を判断してもよい。これにより、暗電流に起因するノイズ成分が小さいときは、そのノイズ成分の補正に関する負荷が低減されるという作用をもたらす。
第１の実施の形態に係る撮像装置が適用されるカメラの構成例を示すブロック図である。 第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。 第１の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。 第１の実施の形態に係る固体撮像装置の仮想遮光蓄積期間の電荷の排出経路の一例を示す図である。 第１の実施の形態に係る横型オーバーフロー蓄積容量の電源電圧を変化させたときの蓄積時間と暗電流との関係を示す図である。 第１の実施の形態に係る固体撮像装置の通常蓄積時の露光期間および読出し期間のポテンシャルの一例を示す図である。 第１の実施の形態に係る固体撮像装置の仮想遮光蓄積時の露光期間および読出し期間のポテンシャルの一例を示す図である。 第１の実施の形態に係る固体撮像装置の通常蓄積時の読出し動作の一例を示すタイミングチャートである。 第１の実施の形態に係る固体撮像装置の仮想遮光蓄積時の読出し動作の一例を示すタイミングチャートである。 第２の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。 第３の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。 第４の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。 第５の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。 第６の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。 第７の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。 第８の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。 第９の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。 第１０の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。 第１１の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。 第１２の実施の形態に係る固体撮像装置の補正処理を示すフローチャートである。 第１３の実施の形態に係る固体撮像装置の補正処理を示すフローチャートである。 第１４の実施の形態に係る固体撮像装置の構成例を示すブロック図である。 第１５の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。 第１５の実施の形態に係る固体撮像装置の通常蓄積時および仮想遮光蓄積時のポテンシャルの一例を示す図である。 第１５の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間における転送信号の電位を示すタイミングチャートである。 第１５の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と転送信号との関係を示すタイミングチャートである。 第１６の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。 第１７の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と転送信号との関係を示すタイミングチャートである。 第１８の実施の形態に係る固体撮像装置の通常蓄積時および仮想遮光蓄積時のポテンシャルの一例を示す図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（フォトダイオードで光電変換された電荷が横型オーバーフロー蓄積容量に蓄積されない状態で横型オーバーフロー蓄積容量から読み出された仮想遮光信号に基づいて、画素から読み出された画素信号の補正処理を実施した例）
　２．第２の実施の形態（オーバーフロー制御トランジスタを画素から除去した例）
　３．第３の実施の形態（切替トランジスタを画素から除去した例）
　４．第４の実施の形態（オーバーフロー制御トランジスタおよび切替トランジスタを画素から除去した例）
　５．第５の実施の形態（サイズが互いに異なるフォトダイオードを画素に設けた例）
　６．第６の実施の形態（互いに異なるフレームの１つの通常画像に対して１つの仮想遮光画像を用いて画素信号の補正処理を実施した例）
　７．第７の実施の形態（同一フレームの１つの通常画像に対して１つの仮想遮光画像を用いて画素信号の補正処理を実施した例）
　８．第８の実施の形態（互いに異なるフレームの１つの通常画像に対して１つの仮想遮光画像を用いて画素信号の補正処理を実施した例）
　９．第９の実施の形態（同一フレームの１つの通常画像と１つの仮想遮光画像とを取得し、互いに異なるフレームの複数の通常画像に対して１つの仮想遮光画像を用いて画素信号の補正処理を実施した例）
　１０．第１０の実施の形態（同一フレームの１つの通常画像に対して暗電流生成が加速された１つの仮想遮光画像を用いて画素信号の補正処理を実施した例）
　１１．第１１の実施の形態（同一フレームの１つの通常画像と１つの仮想遮光画像とを取得し、互いに異なるフレームの１つの通常画像に対して複数の仮想遮光画像を用いて画素信号の補正処理を実施した例）
　１２．第１２の実施の形態（画素の周辺の温度に基づいて画素信号の補正処理の実施の有無を判断した例）
　１３．第１３の実施の形態（画素の周辺の温度変化に基づいて前フレームまでに取得した仮想遮光画像を用いて補正処理を実施するかどうかを判断した例）
　１４．第１４の実施の形態（仮想遮光画像の生成にＣＤＳを実施するためのフレームメモリを設けた例）
　１５．第１５の実施の形態（仮想遮光画像を生成するために転送信号を３値化した例）
　１６．第１６の実施の形態（転送信号を３値化した画素にオーバーフロー制御トランジスタを追加した例）
　１７．第１７の実施の形態（固体撮像装置の仮想遮光蓄積時の読出し頻度を変化させた例）
　１８．第１８の実施の形態（仮想遮光画像を生成するために基板電位を変化させた例）
　＜１．第１の実施の形態＞
　図１は、第１の実施の形態に係る撮像装置が適用されるカメラの構成例を示すブロック図である。
　同図において、カメラ１００は、光学系１０１、固体撮像装置１０２、撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６および操作部１０７を備える。撮像制御部１０３、画像処理部１０４、記憶部１０５、表示部１０６および操作部１０７は、バス１０８を介して互いに接続されている。なお、カメラ１００は、単体としても用いられてもよいし、スマートフォンなどの携帯端末に組み込まれてもよいし、認証装置や監視装置に組み込まれてもよい。
　光学系１０１は、被写体からの光を固体撮像装置１０２に入射させ、被写像を固体撮像装置１０２の受光面に結像させる。光学系１０１は、例えば、フォーカスレンズ、ズームレンズおよび絞りなどを備えることができる。光学系１０１は、広角レンズ、標準レンズおよび望遠レンズなどの複数のレンズを備えてもよい。
　固体撮像装置１０２は、被写体からの光を画素ごとに電気信号に変換し、その電気信号をデジタル化して出力する。固体撮像装置１０２は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサでもよいし、ＣＣＤ(Charge Coupled Device)でもよい。
　撮像制御部１０３は、操作部１０７からの指令に基づいて固体撮像装置１０２による撮像を制御する。このとき、撮像制御部１０３は、固体撮像装置１０２の露光時間、露光量および撮像タイミングなどを制御することができる。
　画像処理部１０４は、固体撮像装置１０２からの出力に基づいて画像処理を実施する。画像処理は、例えば、ガンマ補正、ホワイトバランス処理、シャープネス処理、階調変換処理である。画像処理部１０４は、ソフトウェアに基づいて処理を実行するプロセッサを備えてもよい。
　記憶部１０５は、固体撮像装置１０２で撮像された撮像画像を記憶したり、固体撮像装置１０２の撮像パラメータなどを記憶したりする。また、記憶部１０５は、ソフトウェアに基づいてカメラ１００を動作させるプログラムを記憶することができる。記憶部１０５は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）およびメモリカードを含んでもよい。
　表示部１０６は、撮像画像を表示したり、撮像操作をサポートする各種情報を表示したりする。表示部１０６は、液晶ディスプレイでもよいし、有機ＥＬ（Electro Luminescence）ディスプレイでもよい。
　操作部１０７は、カメラ１００を操作するユーザインターフェースを提供する。操作部１０７は、例えば、カメラ１００に設けられたボタン、ダイヤルおよびスイッチを含んでもよい。操作部１０７は、表示部１０６とともにタッチパネルで構成してもよい。
　図２は、第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。
　同図において、固体撮像装置１０２は、画素アレイ部１１１、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４、水平走査回路１１５および制御回路１１６を備える。垂直走査回路１１２は、フロー制御部１１７を備える。
　画素アレイ部１１１は、複数の画素１２０を備える。画素１２０は、ロウ方向（水平方向とも言う）およびカラム方向（垂直方向とも言う）に沿ってマトリックス状に配列される。各画素１２０は、光電変換部からオーバーフローした電荷を蓄積する横型オーバーフロー蓄積容量を備える。各画素１２０は、信号の読出し時にカラム読出し回路１１３との間でソースフォロワを構成することができる。各画素１２０は、ロウごとに水平駆動線１３１に接続され、カラムごとに垂直信号線１３２に接続される。水平駆動線１３１は、各画素１２０からの信号の読出し時に各画素１２０をロウごとに駆動する。垂直信号線１３２は、画素１２０からの信号読出し時に流れる電流に応じた電位をカラムごとにカラム信号処理部１１４に伝送する。
　垂直走査回路１１２は、読出し対象となる画素１２０をカラム方向に走査する。垂直走査回路１１２は、垂直レジスタを含んで構成してもよい。
　フロー制御部１１７は、各画素１２０の光電変換部で光電変換された電荷が横型オーバーフロー蓄積容量に蓄積されないように電荷を排出させる。このとき、フロー制御部１１７は、各画素１２０に設けられた画素トランジスタのオン／オフに基づいて電荷の排出経路を設定してもよい。あるいは、フロー制御部１１７は、光電変換部からフローティングディフュージョンに電荷を転送する転送トランジスタのゲート電位の制御に基づいて電荷の排出経路を設定してもよい。あるいは、フロー制御部１１７は、光電変換部が形成された半導体基板の基板電位の制御に基づいて電荷の排出経路を設定してもよい。
　カラム読出し回路１１３は、各画素１２０からの信号の読出し時に、各画素１２０との間でソースフォロワを構成することができる。このとき、カラム読出し回路１１３は、画素１２０に保持された電荷に基づいて垂直信号線１３２の電位を変化させることができる。カラム読出し回路１１３は、定電流読出しにも対応してもよいし、容量負荷読出しに対応してもよい。
　カラム信号処理部１１４は、各画素１２０からカラム方向に伝送された信号を処理する。例えば、カラム信号処理部１１４は、各画素１２０からカラム方向に伝送された信号に基づいて、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）処理を実施することができる。また、カラム信号処理部１１４は、各画素１２０からカラム方向に伝送された信号に基づいて、ＡＤ（Analog to Digital）変換処理を実施し、撮像信号Ｇｏｕｔを出力することができる。さらに、カラム信号処理部１１４は、横型オーバーフロー蓄積容量から読み出された仮想遮光信号に基づいて、画素から読み出された画素信号の補正処理を実施することができる。仮想遮光信号は、光電変換部で光電変換された電荷が横型オーバーフロー蓄積容量に蓄積されない状態で横型オーバーフロー蓄積容量から読み出された信号である。このとき、仮想遮光信号は、暗電流に起因して生成された電荷に基づく信号を含むことができる。ここで、カラム信号処理部１１４は、画素から読み出された画素信号から仮想遮光信号を減算することにより、暗電流に起因するノイズ成分を減少させることができる。なお、カラム信号処理部１１４は、特許請求の範囲に記載の信号処理部の一例である。
　水平走査回路１１５は、読出し対象となる画素１２０をロウ方向に走査する。水平走査回路１１５は、水平レジスタを含んで構成してもよい。
　制御回路１１６は、垂直走査回路１１２、カラム読出し回路１１３、カラム信号処理部１１４および水平走査回路１１５を制御する。例えば、制御回路１１６は、カラム方向の走査タイミング、ロウ方向の走査タイミング、カラム読出し回路１１３の動作タイミングおよびカラム信号処理部１１４の処理タイミングを制御することができる。
　図３は、第１の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図、図４は、第１の実施の形態に係る固体撮像装置の仮想遮光蓄積期間の電荷の排出経路の一例を示す図である。
　図３において、画素１２０は、フォトダイオード１２１、転送トランジスタ１２２、リセットトランジスタ１２３、増幅トランジスタ１２４、選択トランジスタ１２５およびフローティングディフュージョンＦＤを備える。さらに、画素１２０は、横型オーバーフロー蓄積容量１２６、パストランジスタ１２７、切替トランジスタ１２８およびオーバーフロー制御トランジスタ１２９を備える。転送トランジスタ１２２、リセットトランジスタ１２３、増幅トランジスタ１２４、選択トランジスタ１２５、パストランジスタ１２７、切替トランジスタ１２８およびオーバーフロー制御トランジスタ１２９は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタでもよい。横型オーバーフロー蓄積容量１２６は、ＭＩＭ（Metal Insulation Metal）容量でもよいし、半導体基板に形成された接合容量でもよい。
　フォトダイオード１２１は、光電変換を実施し、光電変換した電荷を蓄積する。なお、フォトダイオード１２１は、特許請求の範囲に記載の光電変換部の一例である。横型オーバーフロー蓄積容量１２６は、フォトダイオード１２１からオーバーフローした電荷を蓄積する。横型オーバーフロー蓄積容量１２６は遮光される。
　転送トランジスタ１２２は、フォトダイオード１２１に蓄積された電荷をフローティングディフュージョンＦＤに転送する。リセットトランジスタ１２３は、フローティングディフュージョンＦＤをリセットする。増幅トランジスタ１２４は、フローティングディフュージョンＦＤの電位に応じた信号を出力する。選択トランジスタ１２５は、増幅トランジスタ１２４の出力を選択する。パストランジスタ１２７は、横型オーバーフロー蓄積容量１２６に蓄積された電荷がフローティングディフュージョンＦＤに転送されるパスを設定する。切替トランジスタ１２８は、増幅トランジスタ１２４における変換効率を切り替える。オーバーフロー制御トランジスタ１２９は、フォトダイオード１２１から横型オーバーフロー蓄積容量１２６への電荷のオーバーフローを制御する。
　増幅トランジスタ１２４と選択トランジスタ１２５は、直列に接続されている。フォトダイオード１２１のカソードは、転送トランジスタ１２２を介してフローティングディフュージョンＦＤに接続されている。また、フローティングディフュージョンＦＤは、切替トランジスタ１２８およびリセットトランジスタ１２３を順次介して電源電圧ＶＤＤに接続されている。また、電源電圧ＶＤＤは、増幅トランジスタ１２４と選択トランジスタ１２５の直列回路を介して垂直信号線１３２に接続されている。増幅トランジスタ１２４のゲートはフローティングディフュージョンＦＤに接続されている。選択トランジスタ１２５のソースは、垂直信号線１３２に接続されている。
　フォトダイオード１２１と横型オーバーフロー蓄積容量１２６との間には、オーバーフロー制御トランジスタ１２９が接続されている。横型オーバーフロー蓄積容量１２６には、電源電圧ＭＶＤＤが印加される。電源電圧ＭＶＤＤは、電源電圧ＶＤＤより高くしてもよい。横型オーバーフロー蓄積容量１２６およびオーバーフロー制御トランジスタ１２９の接続点と、切替トランジスタ１２８およびリセットトランジスタ１２３の接続点との間には、パストランジスタ１２７が接続されている。
　転送トランジスタ１２２のゲートには、転送信号ＴＧＬが印加される。リセットトランジスタ１２３のゲートには、リセット信号ＲＳＴが印加される。選択トランジスタ１２５のゲートには、選択信号ＳＥＬが印加される。パストランジスタ１２７のゲートには、パス設定信号ＦＣＧが印加される。切替トランジスタ１２８のゲートには、切替信号ＦＤＧが印加される。オーバーフロー制御トランジスタ１２９のゲートには、オーバーフロー制御信号ＯＦＧが印加される。転送信号ＴＧＬ、リセット信号ＲＳＴ、選択信号ＳＥＬ、パス設定信号ＦＣＧ、切替信号ＦＤＧおよびオーバーフロー制御信号ＯＦＧは、図２の水平駆動線１３１を介して各画素１２０に伝送することができる。
　画素１２０は、通常読出しおよび仮想遮光読出しを実施することができる。通常読出しでは、フォトダイオード１２１からの単体読出しと、フォトダイオード１２１および横型オーバーフロー蓄積容量１２６からの一括読出しとが実施される。仮想遮光読出しでは、フォトダイオード１２１および横型オーバーフロー蓄積容量１２６からの一括読出しが実施され、フォトダイオード１２１からの単体読出しは実施されない。このとき、通常読出しでは、フォトダイオード１２１から横型オーバーフロー蓄積容量１２６に電荷がオーバーフロー可能な状態で蓄積された電荷が読出される。仮想遮光読出しでは、フォトダイオード１２１から横型オーバーフロー蓄積容量１２６に電荷が流入しない状態で蓄積された電荷が読出される。ここで、横型オーバーフロー蓄積容量１２６は、暗電流に基づいて生成された電荷を蓄積することができる。このとき、図４に示すように、転送トランジスタ１２２、切替トランジスタ１２８およびリセットトランジスタ１２３をオンし、フォトダイオード１２１で光電変換された電荷の排出経路Ｒ１を設定してもよい。これにより、フォトダイオード１２１で光電変換された電荷が横型オーバーフロー蓄積容量１２６に蓄積されないようにすることができる。
　通常読出しにおいて、フォトダイオード１２１からの単体読出し（以下、通常単体読出しと言う）では、転送トランジスタ１２２がオンすると、フォトダイオード１２１に蓄積された電荷がフローティングディフュージョンＦＤに転送される。そして、選択トランジスタ１２５がオンすると、フローティングディフュージョンＦＤの電位に応じて増幅トランジスタ１２４のソース電位が変化する。そして、増幅トランジスタ１２４のソース電位は、選択トランジスタ１２５を介して垂直信号線１３２に印加され、垂直信号線１３２を介して伝送される。
　通常読出しにおいて、フォトダイオード１２１および横型オーバーフロー蓄積容量１２６からの一括読出し（以下、通常一括読出しと言う）では、転送トランジスタ１２２、パストランジスタ１２７および切替トランジスタ１２８がオンする。このとき、フォトダイオード１２１および横型オーバーフロー蓄積容量１２６に蓄積された電荷がフローティングディフュージョンＦＤに転送される。ここで、フォトダイオード１２１および横型オーバーフロー蓄積容量１２６に蓄積された電荷は、フォトダイオード１２１にて光電変換された光電変換成分と、横型オーバーフロー蓄積容量１２６に蓄積された暗電流成分を含む。そして、選択トランジスタ１２５がオンすると、フローティングディフュージョンＦＤの電位に応じて増幅トランジスタ１２４のソース電位が変化する。そして、増幅トランジスタ１２４のソース電位は、選択トランジスタ１２５を介して垂直信号線１３２に印加され、垂直信号線１３２を介して伝送される。
　仮想遮光読出しにおいて、フォトダイオード１２１および横型オーバーフロー蓄積容量１２６からの一括読出し（以下、仮想遮光一括読出しと言う）では、転送トランジスタ１２２、パストランジスタ１２７および切替トランジスタ１２８がオンする。このとき、フォトダイオード１２１および横型オーバーフロー蓄積容量１２６に蓄積された電荷がフローティングディフュージョンＦＤに転送される。ここで、フォトダイオード１２１および横型オーバーフロー蓄積容量１２６に蓄積された電荷は、横型オーバーフロー蓄積容量１２６に蓄積された暗電流成分を含むが、フォトダイオード１２１にて光電変換された光電変換成分を含まない。そして、選択トランジスタ１２５がオンすると、フローティングディフュージョンＦＤの電位に応じて増幅トランジスタ１２４のソース電位が変化する。そして、増幅トランジスタ１２４のソース電位は、選択トランジスタ１２５を介して垂直信号線１３２に印加され、垂直信号線１３２を介して伝送される。
　ここで、通常読出しでは、通常読出しされる電荷を蓄積するための通常蓄積期間を設定することができる。仮想遮光読出しでは、仮想遮光読出しされる電荷を蓄積するための仮想遮光蓄積期間を通常蓄積期間と別個に設定することができる。通常蓄積期間と仮想遮光蓄積期間とは、同一フレームに設定してもよいし、互いに異なるフレームに設定してもよい。このとき、仮想遮光蓄積期間が設定されると、通常蓄積期間が圧迫される。通常蓄積期間の圧迫を抑制するために、仮想遮光蓄積期間は短い方が好ましい。仮想遮光蓄積期間は、暗電流に起因する電荷の蓄積に用いられるため、暗電流の生成を加速することにより、仮想遮光蓄積期間を短くすることができる。暗電流の生成を加速するために、横型オーバーフロー蓄積容量１２６に印加される電源電圧ＭＶＤＤを上昇させてもよい。また、通常蓄積期間および前記仮想遮光蓄積期間のそれぞれにおいて、フォトダイオード１２１に蓄積された電荷を互いに異なる変換効率で読出すタイミングを備えてもよい。
　図５は、第１の実施の形態に係る横型オーバーフロー蓄積容量の電源電圧を変化させたときの蓄積時間と暗電流との関係を示す図である。
　同図において、暗電流に起因して蓄積される電荷量と蓄積時間は比例する。ＭＶＤＤ電圧が高い場合は、暗電流に起因して横型オーバーフロー蓄積容量１２６に蓄積される単位時間あたりの電荷量が増大する。この時、通常蓄積時に使用されるＭＶＤＤ電圧に対し、前記遮光蓄積時に使用されるMVDD電圧を高くすることで、通常蓄積時間ＴＢ内に暗電流に起因して蓄積される電荷量が、仮想遮光蓄積時間ＴＡ内に暗電流に起因して蓄積される電荷量と等しくなるように仮想遮光蓄積時間ＴＡを設定することができる。これにより、加速無と加速有とで仮想遮光蓄積時間ＴＡ内に暗電流に起因して蓄積される電荷量を互いに等しくすることができる。
　図６は、第１の実施の形態に係る固体撮像装置の通常蓄積時の露光期間および読出し期間のポテンシャルの一例を示す図である。なお、図６におけるａは、通常蓄積時の露光期間のポテンシャルの一例を示す図である。図６におけるｂは、通常蓄積時の読出し期間のフローティングディフュージョンＦＤのリセット後のポテンシャルの一例を示す図である。図６におけるｃは、通常蓄積時の読出し期間のフォトダイオード１２１からの単体読出し後のポテンシャルの一例を示す図である。図６におけるｄは、通常蓄積時の読出し期間のフォトダイオード１２１および横型オーバーフロー蓄積容量１２６からの通常一括読出し時のポテンシャルの一例を示す図である。図６におけるｅは、通常蓄積時の読出し期間のフローティングディフュージョンＦＤおよび横型オーバーフロー蓄積容量１２６のリセット後のポテンシャルの一例を示す図である。
　同図におけるａにおいて、通常蓄積時の露光期間では、転送トランジスタ１２２、パストランジスタ１２７、切替トランジスタ１２８およびリセットトランジスタ１２３がオフされる。オーバーフロー制御トランジスタ１２９は、フォトダイオード１２１に蓄積された電荷ＥＬ１が横型オーバーフロー蓄積容量１２６にオーバーフローできるようにゲート電位が設定される。このとき、フォトダイオード１２１にて光電変換された電荷ＥＬ１はフォトダイオード１２１に蓄積されるとともに、フォトダイオード１２１から溢れた電荷ＥＬ１は横型オーバーフロー蓄積容量１２６にオーバーフローし、横型オーバーフロー蓄積容量１２６に蓄積される。通常蓄積時の露光期間に暗電流に起因して発生した電荷ＥＬ２は、フローティングディフュージョンＦＤおよび横型オーバーフロー蓄積容量１２６に蓄積される。
　同図におけるｂにおいて、通常蓄積時の読出し期間のフローティングディフュージョンＦＤのリセット後では、フローティングディフュージョンＦＤの暗電流に起因して発生して蓄積された電荷ＥＬ２が排出される。
　同図におけるｃにおいて、通常蓄積時の読出し期間のフォトダイオード１２１からの単体読出し後では、フォトダイオード１２１に蓄積された電荷ＥＬ１がフローティングディフュージョンＦＤに転送される。
　同図におけるｄにおいて、通常蓄積時の読出し期間のフォトダイオード１２１および横型オーバーフロー蓄積容量１２６からの通常一括読出し時では、パストランジスタ１２７および切替トランジスタ１２８がオンされる。このとき、フォトダイオード１２１からフローティングディフュージョンＦＤに転送された電荷ＥＬ１と、フォトダイオード１２１から横型オーバーフロー蓄積容量１２６にオーバーフローした電荷ＥＬ１と、横型オーバーフロー蓄積容量１２６の暗電流に起因して発生して蓄積された電荷ＥＬ２とが混合される。
　同図におけるｅにおいて、通常蓄積時の読出し期間のフローティングディフュージョンＦＤおよび横型オーバーフロー蓄積容量１２６のリセット後では、フォトダイオード１２１からフローティングディフュージョンＦＤに転送された電荷ＥＬ１が排出される。また、フォトダイオード１２１から横型オーバーフロー蓄積容量１２６にオーバーフローした電荷ＥＬ１と、横型オーバーフロー蓄積容量１２６の暗電流に起因して発生して蓄積された電荷ＥＬ２も排出される。
　図７は、第１の実施の形態に係る固体撮像装置の仮想遮光蓄積時の露光期間および読出し期間のポテンシャルの一例を示す図である。なお、図７におけるａは、仮想遮光蓄積時の露光期間のポテンシャルの一例を示す図である。図７におけるｂは、仮想遮光蓄積時の読出し期間のフローティングディフュージョンＦＤのリセット後のポテンシャルの一例を示す図である。図７におけるｃは、仮想遮光蓄積時の読出し期間のフォトダイオード１２１からの単体読出しを実施しない時のポテンシャルの一例を示す図である。図７におけるｄは、仮想遮光蓄積時の読出し期間のフォトダイオード１２１および横型オーバーフロー蓄積容量１２６からの仮想遮光一括読出し時のポテンシャルの一例を示す図である。図７におけるｅは、仮想遮光蓄積時の読出し期間のフローティングディフュージョンＦＤおよび横型オーバーフロー蓄積容量１２６のリセット後のポテンシャルの一例を示す図である。
　同図におけるａにおいて、仮想遮光蓄積時の露光期間では、転送トランジスタ１２２、切替トランジスタ１２８およびリセットトランジスタ１２３がオンされ、フォトダイオード１２１で光電変換された電荷ＥＬ１の排出経路が設定される。このため、フォトダイオード１２１にて光電変換された電荷ＥＬ１はフォトダイオード１２１に蓄積されることはないし、フォトダイオード１２１から横型オーバーフロー蓄積容量１２６に電荷がオーバーフローすることはない。このとき、横型オーバーフロー蓄積容量１２６には、仮想遮光蓄積時の露光期間に暗電流に起因して発生した電荷ＥＬ２が蓄積される。ここで、仮想遮光蓄積時の露光期間に暗電流に起因して発生した電荷ＥＬ２の蓄積量と、通常蓄積時の露光期間に暗電流に起因して発生した電荷ＥＬ２の蓄積量とが互いに等しくなるように、仮想遮光蓄積期間または電源電圧ＭＶＤＤを設定することができる。
　同図におけるｂにおいて、仮想遮光蓄積時の読出し期間のフローティングディフュージョンＦＤのリセット後では、フローティングディフュージョンＦＤの暗電流に起因して発生して蓄積された電荷ＥＬ２が排出される。
　同図におけるｃにおいて、仮想遮光蓄積時の読出し期間では、フォトダイオード１２１からの単体読出しを実施しない。このとき、フォトダイオード１２１に蓄積された電荷ＥＬ１がフローティングディフュージョンＦＤに転送されないように転送トランジスタ１２２がオフされる。
　同図におけるｄにおいて、仮想遮光蓄積時の読出し期間のフォトダイオード１２１および横型オーバーフロー蓄積容量１２６からの仮想遮光一括読出し時では、パストランジスタ１２７および切替トランジスタ１２８がオンされる。このとき、横型オーバーフロー蓄積容量１２６の暗電流に起因して発生して蓄積された電荷ＥＬ２がフローティングディフュージョンＦＤに流入する。
　同図におけるｅにおいて、仮想遮光蓄積時の読出し期間のフローティングディフュージョンＦＤおよび横型オーバーフロー蓄積容量１２６のリセット後では、横型オーバーフロー蓄積容量１２６の暗電流に起因して発生して蓄積された電荷ＥＬ２が排出される。
　図８は、第１の実施の形態に係る固体撮像装置の通常蓄積時の読出し動作の一例を示すタイミングチャートである。なお、ＳＨ行はシャッタ行、ＲＤ行はリード行を示す。ＳＨ行が実施された後、ＲＤ行が実施される。このとき、ＳＨ行は、ＲＤ行の蓄積開始の基準を設定することができる。また、同図では、通常単体読出しではＣＤＳ読出しが実施され、通常一括読出しでは、ＤＤＳ（Double Data Sampling)読出しが実施される例を示す。
　同図において、ＳＨ行では、選択信号ＳＥＬはロウレベルに設定され、選択トランジスタ１２５はオフされる。非選択期間Ｋ１１では、転送信号ＴＧＬ、リセット信号ＲＳＴ、切替信号ＦＤＧおよびパス設定信号ＦＣＧは、ロウレベルに維持される。そして、非選択期間Ｋ１１の経過後、低効率通常Ｐ相単体読出しＫ１２が実施される。このとき、転送信号ＴＧＬ、リセット信号ＲＳＴおよび切替信号ＦＤＧが立ち上がり、フォトダイオード１２１およびフローティングディフュージョンＦＤの電荷が排出されるとともに、増幅トランジスタ１２４における変換効率が低下される。また、電源電圧ＭＶＤＤが立ち上がり、横型オーバーフロー蓄積容量１２６に印加される。
　その後、低効率通常Ｐ相単体読出しＫ１２において、転送信号ＴＧＬが立ち下がった後、切替信号ＦＤＧが立ち下がり、さらにリセット信号ＲＳＴが立ち下がる。そして、切替信号ＦＤＧが再度立ち上がった後、ＡＤ変換処理が実施される。ここで、リセット信号ＲＳＴが立ち下がる前に切替信号ＦＤＧを一旦立ち下げることにより、フローティングディフュージョンＦＤを切替トランジスタ１２８とカップリングさせることができる。このため、フローティングディフュージョンＦＤの電位を昇圧させることができ、フォトダイオード１２１から電荷を転送しやすくすることができる。
　次に、高効率通常Ｐ相単体読出しＫ１３が実施される。このとき、転送信号ＴＧＬ、リセット信号ＲＳＴ、切替信号ＦＤＧおよびパス設定信号ＦＣＧは、低効率通常Ｐ相読出しＫ１２のときと同様のレベルが維持されたままＡＤ変換処理が実施される。
　次に、高効率通常Ｄ相単体読出しＫ１４が実施される。このとき、転送信号ＴＧＬが立ち上がり、フォトダイオード１２１の電荷が排出される。そして、転送信号ＴＧＬが立ち下がった後、ＡＤ変換処理が実施される。ここで、高効率通常Ｄ相読出しＫ１４では、リセット信号ＲＳＴはロウレベルに設定される。このため、フローティングディフュージョンＦＤはフローティング状態となり、フローティングディフュージョンＦＤを転送トランジスタ１２２とカップリングさせることができる。このため、フローティングディフュージョンＦＤの電位を昇圧させることができ、フォトダイオード１２１から電荷を引く抜きやすくすることができる。
　次に、低効率通常Ｄ相単体読出しＫ１５が実施される。このとき、リセット信号ＲＳＴが立ち上がり、フローティングディフュージョンＦＤの電荷が排出される。そして、リセット信号ＲＳＴのレベルが維持されたままＡＤ変換処理が実施される。
　次に、通常Ｄ相一括読出しＫ１６が実施される。このとき、パス設定信号ＦＣＧが立ち上がり、横型オーバーフロー蓄積容量１２６の電荷が排出される。そして、パス設定信号ＦＣＧのレベルが維持されたままＡＤ変換処理が実施される。
　次に、通常Ｐ相一括読出しＫ１７が実施された後、非選択期間Ｋ１８に移行する。このとき、パス設定信号ＦＣＧが立ち下がった後、ＡＤ変換処理が実施される。その後、電源電圧ＭＶＤＤが立ち下がり、さらにリセット信号ＲＳＴおよび切替信号ＦＤＧが立ち下がる。
　ＲＤ行において、非選択期間Ｋ１１では、選択信号ＳＥＬ、転送信号ＴＧＬ、リセット信号ＲＳＴ、切替信号ＦＤＧおよびパス設定信号ＦＣＧは、ロウレベルに維持される。そして、非選択期間Ｋ１１の経過後、低効率通常Ｐ相単体読出しＫ１２が実施される。このとき、リセット信号ＲＳＴおよび切替信号ＦＤＧが立ち上がり、フローティングディフュージョンＦＤの電荷が排出されるとともに、増幅トランジスタ１２４における変換効率が低下される。
　その後、低効率通常Ｐ相単体読出しＫ１２において、切替信号ＦＤＧが立ち下がった後、リセット信号ＲＳＴが立ち下がる。そして、切替信号ＦＤＧが再度立ち上がった後、選択信号ＳＥＬが立ち上がり、ＡＤ変換処理が実施される。ここで、リセット信号ＲＳＴが立ち下がる前に切替信号ＦＤＧを一旦立ち下げることにより、フローティングディフュージョンＦＤを切替トランジスタ１２８とカップリングさせることができる。このため、フローティングディフュージョンＦＤの電位を昇圧させることができ、フォトダイオード１２１から電荷を転送しやすくすることができる。
　次に、高効率通常Ｐ相単体読出しＫ１３が実施される。このとき、切替信号ＦＤＧが立ち下がり、増幅トランジスタ１２４における変換効率が上昇されてから、ＡＤ変換処理が実施される。
　次に、高効率通常Ｄ相単体読出しＫ１４が実施される。このとき、転送信号ＴＧＬが立ち上がり、フォトダイオード１２１の電荷がフローティングディフュージョンＦＤに転送される。そして、転送信号ＴＧＬが立ち下がった後、ＡＤ変換処理が実施される。ここで、高効率通常Ｄ相読出しＫ１４では、リセット信号ＲＳＴはロウレベルに設定される。このため、フローティングディフュージョンＦＤはフローティング状態となり、フローティングディフュージョンＦＤを転送トランジスタ１２２とカップリングさせることができる。このため、フローティングディフュージョンＦＤの電位を昇圧させることができ、フォトダイオード１２１から電荷を引く抜きやすくすることができる。
　次に、低効率通常Ｄ相単体読出しＫ１５が実施される。このとき、切替信号ＦＤＧが立ち上がり、増幅トランジスタ１２４における変換効率が低下される。その後、転送信号ＴＧＬが立ち上がり、フォトダイオード１２１の電荷がフローティングディフュージョンＦＤに転送される。そして、転送信号ＴＧＬが立ち下がった後、ＡＤ変換処理が実施される。ここで、切替信号ＦＤＧが立ち上がった後、転送信号ＴＧＬを立ち上げることにより、増幅トランジスタ１２４から見た容量を増大させることができる。このため、フォトダイオード１２１から受け入れ可能な電荷を増大させることができ、フォトダイオード１２１に蓄積された電荷を引き抜きやすくすることができる。
　次に、通常Ｄ相一括読出しＫ１６が実施される。このとき、電源電圧ＭＶＤＤが立ち上がり、横型オーバーフロー蓄積容量１２６に印加される。その後、パス設定信号ＦＣＧが立ち上がり、横型オーバーフロー蓄積容量１２６の電荷がフローティングディフュージョンＦＤに転送される。そして、パス設定信号ＦＣＧのレベルが維持されたままＡＤ変換処理が実施される。
　次に、通常Ｐ相一括読出しＫ１７が実施された後、非選択期間Ｋ１８に移行する。このとき、リセット信号ＲＳＴが立ち上がり、横型オーバーフロー蓄積容量１２６の電荷が排出される。ここで、リセット信号ＲＳＴが立ち上がり時に選択信号ＳＥＬが立ち下がる。その後、パス設定信号ＦＣＧが立ち下がり、切替信号ＦＤＧが立ち下がり、リセット信号ＲＳＴが立ち下がり、切替信号ＦＤＧが立ち上がり、選択信号ＳＥＬが立ち上がり、パス設定信号ＦＣＧが立ち上がる。そして、パス設定信号ＦＣＧが立ち上がった後、ＡＤ変換処理が実施される。その後、パス設定信号ＦＣＧが立ち下がり、電源電圧ＭＶＤＤが立ち下がり、さらにリセット信号ＲＳＴおよび切替信号ＦＤＧが立ち下がる。
　ここで、通常Ｄ相一括読出しＫ１６におけるリセットレベルは、選択信号ＳＥＬの立ち上がりに基づくカップリングの影響がある。このため、通常Ｐ相一括読出しＫ１７においても、選択信号ＳＥＬの立ち上がりに基づくカップリングの影響を持たせるため、選択信号ＳＥＬを一旦の立ち下げ、リセット信号ＲＳＴが立ち下がった後、選択信号ＳＥＬを再度立ち上げる。これにより、通常Ｐ相一括読出しＫ１７においてリセット信号ＲＳＴが一旦立ち上げられる場合においても、通常Ｄ相一括読出しＫ１６におけるリセットレベルと、通常Ｐ相一括読出しＫ１７におけるリセットレベルとを揃えることができる。また、リセット信号ＲＳＴが立ち下がる前に切替信号ＦＤＧを一旦立ち下げることにより、フローティングディフュージョンＦＤを切替トランジスタ１２８とカップリングさせることができる。このため、フローティングディフュージョンＦＤの電位を昇圧させることができ、フォトダイオード１２１および横型オーバーフロー蓄積容量１２６から電荷を転送しやすくすることができる。
　図９は、第１の実施の形態に係る固体撮像装置の仮想遮光蓄積時の読出し動作の一例を示すタイミングチャートである。
　同図において、仮想遮光蓄積時のＳＨ行の読出し動作は、非選択期間Ｋ１８を除いて、通常蓄積時のＳＨ行の読出し動作と同様である。仮想遮光蓄積時のＳＨ行の読出し動作において、非選択期間Ｋ１８では、転送信号ＴＧＬ、切替信号ＦＤＧおよびリセット信号ＲＳＴはハイレベルに設定される。このため、転送トランジスタ１２２、切替トランジスタ１２８およびリセットトランジスタ１２３がオンされ、フォトダイオード１２１で光電変換された電荷の排出経路が設定される。
　仮想遮光蓄積時のＲＤ行の読出し動作は、非選択期間Ｋ１１、高効率通常Ｄ相単体読出しＫ１４および低効率通常Ｄ相単体読出しＫ１５を除いて、通常蓄積時のＲＤ行の読出し動作と同様である。仮想遮光蓄積時のＲＤ行の読出し動作において、非選択期間Ｋ１１では、転送信号ＴＧＬ、切替信号ＦＤＧおよびリセット信号ＲＳＴはハイレベルに設定される。このため、転送トランジスタ１２２、切替トランジスタ１２８およびリセットトランジスタ１２３がオンされ、フォトダイオード１２１で光電変換された電荷の排出経路が設定される。仮想遮光蓄積時のＲＤ行の読出し動作において、高効率通常Ｄ相単体読出しＫ１４および低効率通常Ｄ相単体読出しＫ１５では、転送信号ＴＧＬはロウレベルに設定される。このため、転送トランジスタ１２２はオフされ、フォトダイオード１２１で光電変換された電荷の読出しは実施されない。
　ここで、仮想遮光蓄積時のＲＤ行の読出し動作において、一点鎖線の枠内の信号は使用されない。また、通常蓄積時のＲＤ行の点線の枠内の波形に基づく画素信号から、仮想遮光蓄積時のＲＤ行の点線の枠内の波形に基づく仮想遮光信号を減算することにより、暗電流に起因するノイズ成分を低減することができる。
　このように、上述の第１の実施の形態では、仮想遮光蓄積時においてフォトダイオード１２１で光電変換された電荷が横型オーバーフロー蓄積容量１２６に蓄積されないようにフォトダイオード１２１で光電変換された電荷の排出経路を設定する。これにより、機械的なシャッタを用いることなく、暗電流に起因する電荷を横型オーバーフロー蓄積容量１２６に蓄積することができ、通常一括読出し動作で得られた画素信号から暗電流に起因するノイズ成分を除去することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、オーバーフロー制御トランジスタ１２９を画素１２０に設けることにより、フォトダイオード１２１から横型オーバーフロー蓄積容量１２６にオーバーフローする電荷を調整可能とした。この第２の実施の形態では、画素１２０からオーバーフロー制御トランジスタ１２９を除去する。
　図１０は、第２の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。
　同図において、この画素２２０は、上述の第１の実施の形態の画素１２０からオーバーフロー制御トランジスタ１２９が除去されている。第２の実施の形態の画素２２０のそれ以外の構成は、上述の第１の実施の形態の画素１２０の構成と同様である。
　画素２２０では、オーバーフロー制御トランジスタ１２９が介在されることなく、フォトダイオード１２１と横型オーバーフロー蓄積容量１２６が接続される。このとき、フォトダイオード１２１と横型オーバーフロー蓄積容量１２６との間には、フォトダイオード１２１から溢れた電荷が横型オーバーフロー蓄積容量１２６にオーバーフロー可能なポテンシャル障壁を設けることができる。
　ここで、仮想遮光蓄積期間では、転送トランジスタ１２２、切替トランジスタ１２８およびリセットトランジスタ１２３をオンし、フォトダイオード１２１で光電変換された電荷の排出経路Ｒ２を設定してもよい。
　このように、上述の第２の実施の形態では、画素２２０からオーバーフロー制御トランジスタ１２９を除去することにより、画素２２０の構成を簡素化することができる。
　＜３．第３の実施の形態＞
　上述の第２の実施の形態では、画素１２０からオーバーフロー制御トランジスタ１２９を除去した。この第３の実施の形態では、画素１２０から切替トランジスタ１２８を除去する。
　図１１は、第３の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。
　同図において、この画素３２０は、上述の第１の実施の形態の画素１２０から切替トランジスタ１２８が除去されている。第３の実施の形態の画素３２０のそれ以外の構成は、上述の第１の実施の形態の画素１２０の構成と同様である。
　画素３２０では、切替トランジスタ１２８が介在されることなく、リセットトランジスタ１２３およびパストランジスタ１２７がフローティングディフュージョンＦＤに接続される。このとき、画素３２０では、切替トランジスタ１２８のオン／オフに基づく変換効率の切り替えは実施されない。
　ここで、仮想遮光蓄積期間では、転送トランジスタ１２２およびリセットトランジスタ１２３をオンし、フォトダイオード１２１で光電変換された電荷の排出経路Ｒ３を設定してもよい。
　このように、上述の第３の実施の形態では、画素３２０から切替トランジスタ１２８を除去することにより、画素３２０の構成を簡素化することができる。
　＜４．第４の実施の形態＞
　上述の第２の実施の形態では、画素１２０からオーバーフロー制御トランジスタ１２９を除去した。この第４の実施の形態では、画素１２０からオーバーフロー制御トランジスタ１２９および切替トランジスタ１２８を除去する。
　図１２は、第４の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。
　同図において、この画素４２０は、上述の第１の実施の形態の画素１２０からオーバーフロー制御トランジスタ１２９および切替トランジスタ１２８が除去されている。第４の実施の形態の画素４２０のそれ以外の構成は、上述の第１の実施の形態の画素１２０の構成と同様である。
　画素４２０では、オーバーフロー制御トランジスタ１２９が介在されることなく、フォトダイオード１２１と横型オーバーフロー蓄積容量１２６が接続される。また、画素４２０では、切替トランジスタ１２８が介在されることなく、リセットトランジスタ１２３およびパストランジスタ１２７がフローティングディフュージョンＦＤに接続される。
　ここで、仮想遮光蓄積期間では、転送トランジスタ１２２およびリセットトランジスタ１２３をオンし、フォトダイオード１２１で光電変換された電荷の排出経路Ｒ４を設定してもよい。
　このように、上述の第４の実施の形態では、画素４２０からオーバーフロー制御トランジスタ１２９および切替トランジスタ１２８を除去することにより、画素４２０の構成を簡素化することができる。
　＜５．第５の実施の形態＞
　上述の第１の実施の形態では、１つのフォトダイオード１２１を画素１２０に設けた。この第５の実施の形態では、サイズが互いに異なる２つのフォトダイオードを画素に設ける。
　図１３は、第５の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。
　同図において、この画素５２０は、上述の第１の実施の形態の画素１２０にフォトダイオード５２１、転送トランジスタ５２２およびリセットトランジスタ５２３が追加されている。また、画素５２０は、上述の第１の実施の形態の画素１２０からオーバーフロー制御トランジスタ１２９が除去されている。第５の実施の形態の画素５２０のそれ以外の構成は、上述の第１の実施の形態の画素１２０の構成と同様である。
　フォトダイオード５２１のサイズは、フォトダイオード１２１のサイズよりも小さくすることができる。フォトダイオード５２１のカソードは、転送トランジスタ５２２を介して横型オーバーフロー蓄積容量１２６に接続されている。また、フォトダイオード５２１のカソードは、リセットトランジスタ１２３を介して電源電圧ＶＤＤに接続されている。
　ここで、仮想遮光蓄積期間では、転送トランジスタ１２２、切替トランジスタ１２８およびリセットトランジスタ１２３をオンし、フォトダイオード１２１で光電変換された電荷の排出経路Ｒ５を設定してもよい。また、仮想遮光蓄積期間では、リセットトランジスタ５２３をオンし、フォトダイオード５２１で光電変換された電荷の排出経路Ｒ６を設定してもよい。
　このように、上述の第５の実施の形態では、サイズが互いに異なる２つのフォトダイオード１２１、５２１を画素５２０に設けることにより、ダイナミックレンジを向上させることが可能となる。
　＜６．第６の実施の形態＞
　上述の第１の実施の形態では、仮想遮光蓄積期間においてフォトダイオード１２１で光電変換された電荷が横型オーバーフロー蓄積容量１２６に蓄積されないようにフォトダイオード１２１で光電変換された電荷の排出経路を設定した。この第６の実施の形態では、通常蓄積期間と仮想遮光蓄積期間とを互いに異なるフレームに設け、１フレーム内の仮想遮光蓄積期間から得られた仮想遮光信号に基づいて、１フレーム内の通常蓄積期間から得られた画素信号を補正する。
　図１４は、第６の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。
　同図において、固体撮像装置１０２は、各フレームＦ１ごとに交互に仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧを設定することができる。フレームレートは、例えば、３０ｆｐｓに設定することができる。このとき、仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧのそれぞれのシャッタＳＨと読出しＲＤとの間隔はｔ１に設定することができる。そして、固体撮像装置１０２は、今回のフレームＦ１の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号と、次回のフレームＦ１の通常蓄積期間ＭＧから得られた画素信号との減算処理ＳＵＢを実施する。
　このように、上述の第６の実施の形態では、１フレーム内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、１フレーム内の通常蓄積期間ＭＧから得られた画素信号を補正する。このとき、減算処理ＳＵＢが実施される信号が生成される通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとの時間間隔を短くすることができ、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとで温度変動を抑制することができる。このため、暗電流に起因するノイズ成分の温度変動追従性を維持しつつ、通常画像に含まれる暗電流に起因するノイズ成分を減少させることができる。
　＜７．第７の実施の形態＞
　上述の第６の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを互いに異なるフレームＦ１に設け、１フレーム内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、１フレーム内の通常蓄積期間ＭＧから得られた画素信号を補正した。この第７の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを同一フレームＦ１に設け、同一フレームＦ１内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、通常蓄積期間ＭＧから得られた画素信号を補正する。
　図１５は、第７の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。
　同図において、固体撮像装置１０２は、各フレームＦ１内に仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧを設定することができる。このとき、仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧのそれぞれのシャッタＳＨと読出しＲＤとの間隔はｔ１に設定することができる。そして、固体撮像装置１０２は、今回のフレームＦ１の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号と、今回のフレームＦ１の通常蓄積期間ＭＧから得られた画素信号との減算処理ＳＵＢを実施する。
　このように、上述の第７の実施の形態では、同一フレームＦ１内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、通常蓄積期間ＭＧから得られた画素信号を補正する。これにより、暗電流に起因するノイズ成分の温度変動追従性を維持しつつ、通常画像に含まれる暗電流に起因するノイズ成分を減少させることが可能となるとともに、通常画像のフレームレートの圧迫を抑制することができる。
　＜８．第８の実施の形態＞
　上述の第６の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを互いに異なるフレームＦ１に設け、１フレーム内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、１フレーム内の通常蓄積期間ＭＧから得られた画素信号を補正した。この第８の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを互いに異なるフレームＦ１に設け、１フレーム内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、複数のフレームＦ１の通常蓄積期間ＭＧからそれぞれ得られた画素信号を補正する。
　図１６は、第８の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。
　同図において、固体撮像装置１０２は、各フレームＦ１ごとに仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧを設定することができる。ここで、固体撮像装置１０２は、仮想遮光蓄積期間ＶＧが設定される１つのフレームＦ１に対して、通常蓄積期間ＭＧが設定される複数のフレームＦ１を割り当てることができる。このとき、仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧのそれぞれのシャッタＳＨと読出しＲＤとの間隔はｔ１に設定することができる。そして、固体撮像装置１０２は、今回のフレームＦ１の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に対し、次回以降の複数のフレームＦ１の通常蓄積期間ＭＧからそれぞれ得られた画素信号との間の減算処理ＳＵＢを実施する。
　このように、上述の第８の実施の形態では、１フレーム内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、複数のフレームＦ１の通常蓄積期間ＭＧからそれぞれ得られた画素信号を補正する。これにより、通常画像のフレームレートの圧迫を抑制しつつ、通常画像に含まれる暗電流に起因するノイズ成分を減少させることができる。
　＜９．第９の実施の形態＞
　上述の第８の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを互いに異なるフレームＦ１に設け、１フレーム内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、複数のフレームＦ１の通常蓄積期間ＭＧからそれぞれ得られた画素信号を補正した。この第９の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを同一フレームＦ１に設け、その仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、複数のフレームＦ１の通常蓄積期間ＭＧからそれぞれ得られた画素信号を補正する。
　図１７は、第９の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。
　同図において、固体撮像装置１０２は、１つのフレームＦ１に仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧを設定し、複数のフレームＦ１に通常蓄積期間ＭＧを設定することができる。ここで、固体撮像装置１０２は、仮想遮光蓄積期間ＶＧが設定される１つのフレームＦ１に対して、通常蓄積期間ＭＧが設定される複数のフレームＦ１を割り当てることができる。このとき、仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧのそれぞれのシャッタＳＨと読出しＲＤとの間隔はｔ１に設定することができる。そして、固体撮像装置１０２は、今回のフレームＦ１の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に対し、今回のフレームＦ１および次回以降の複数のフレームＦ１の通常蓄積期間ＭＧからそれぞれ得られた画素信号との間の減算処理ＳＵＢを実施する。
　このように、上述の第９の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを同一フレームＦ１に設け、その仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、複数のフレームＦ１の通常蓄積期間ＭＧからそれぞれ得られた画素信号を補正する。これにより、通常画像のフレームレートの圧迫を抑制しつつ、通常画像に含まれる暗電流に起因するノイズ成分を減少させることができる。
　＜１０．第１０の実施の形態＞
　上述の第７の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを同一フレームＦ１に設け、同一フレームＦ１内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、通常蓄積期間ＭＧから得られた画素信号を補正した。この第１０の実施の形態では、通常蓄積期間ＭＧと暗電流生成が加速された仮想遮光蓄積期間ＶＧとを同一フレームＦ２に設け、同一フレームＦ２内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、通常蓄積期間ＭＧから得られた画素信号を補正する。
　図１８は、第１０の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。
　同図において、固体撮像装置１０２は、各フレームＦ２内に仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧを設定することができる。このとき、仮想遮光蓄積期間ＶＧでは、図５に示すように、暗電流生成が加速されるように電源電圧ＭＶＤＤを設定することができる。フレームレートは、例えば、４０ｆｐｓに設定することができる。このとき、通常蓄積期間ＭＧのシャッタＳＨと読出しＲＤとの間隔はｔ１に設定することができる。仮想遮光蓄積期間ＶＧのシャッタＳＨと読出しＲＤとの間隔はｔ２に設定することができる。間隔ｔ２は、間隔ｔ１よりも短くすることができる。そして、固体撮像装置１０２は、今回のフレームＦ２の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号と、今回のフレームＦ２の通常蓄積期間ＭＧから得られた画素信号との減算処理ＳＵＢを実施する。
　このように、上述の第１０の実施の形態では、通常蓄積期間ＭＧと暗電流生成が加速された仮想遮光蓄積期間ＶＧとを同一フレームＦ２に設ける。そして、同一フレームＦ２内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、通常蓄積期間ＭＧから得られた画素信号を補正する。これにより、暗電流に起因するノイズ成分の温度変動追従性を維持しつつ、通常画像に含まれる暗電流に起因するノイズ成分を減少させることが可能となるとともに、通常画像のフレームレートの圧迫を抑制することができる。
　＜１１．第１１の実施の形態＞
　上述の第７の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを同一フレームＦ１に設け、同一フレームＦ１内の仮想遮光蓄積期間ＶＧから得られた仮想遮光信号に基づいて、通常蓄積期間ＭＧから得られた画素信号を補正した。この第１１の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを同一フレームＦ１に設け、複数のフレームの仮想遮光蓄積期間ＶＧからそれぞれ得られた仮想遮光信号の平均値に基づいて、複数のフレームの通常蓄積期間ＭＧからそれぞれ得られた画素信号を補正する。
　図１９は、第１１の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と補正処理との関係を示すタイミングチャートである。
　同図において、固体撮像装置１０２は、各フレームＦ１内に仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧを設定することができる。このとき、仮想遮光蓄積期間ＶＧおよび通常蓄積期間ＭＧのそれぞれのシャッタＳＨと読出しＲＤとの間隔はｔ１に設定することができる。そして、固体撮像装置１０２は、複数のフレームＦ１の仮想遮光蓄積期間ＶＧからそれぞれ得られた仮想遮光信号の平均値ＡＶＥを算出する。そして、仮想遮光信号の平均値ＡＶＥに対し、それ以降の複数のフレームＦ１の通常蓄積期間ＭＧからそれぞれ得られた画素信号との間で減算処理ＳＵＢを実施する。
　このように、上述の第１１の実施の形態では、通常蓄積期間ＭＧと仮想遮光蓄積期間ＶＧとを同一フレームＦ１に設ける。そして、複数のフレームの仮想遮光蓄積期間ＶＧからそれぞれ得られた仮想遮光信号の平均値ＡＶＥに基づいて、複数のフレームの通常蓄積期間ＭＧからそれぞれ得られた画素信号を補正する。これにより、通常画像のランダムノイズを低減させつつ、通常画像に含まれる暗電流に起因するノイズ成分を減少させることが可能となるとともに、フレームレートの圧迫を抑制することができる。
　＜１２．第１２の実施の形態＞
　上述の第１の実施の形態では、仮想遮光画像を生成する仮想遮光信号を通常画像から減算した。この第１２の実施の形態では、固体撮像装置１０２の周辺が設定温度より高温であるときに、仮想遮光画像を生成する仮想遮光信号を通常画像から減算する。
　図２０は、第１２の実施の形態に係る固体撮像装置の補正処理を示すフローチャートである。
　同図において、固体撮像装置１０２は、その周辺が設定温度より高温であるかどうかを判断する（Ｓ１１１）。固体撮像装置１０２は、その周辺が設定温度より高温である場合、仮想遮光画像および通常画像を取得する（Ｓ１１２、Ｓ１１３）。そして、固体撮像装置１０２は、仮想遮光画像を生成する仮想遮光信号を通常画像から減算する（Ｓ１１４）。一方、固体撮像装置１０２は、その周辺が設定温度より高温でない場合、通常画像を取得する（Ｓ１１５）。
　このように、上述の第１２の実施の形態では、固体撮像装置１０２は、その周辺が設定温度より高温であるときに、仮想遮光画像を生成する仮想遮光信号を通常画像から減算する。これにより、通常画像に含まれる暗電流に起因するノイズ成分の増大を抑制しつつ、消費電力を低減することが可能となる。
　＜１３．第１３の実施の形態＞
　上述の第１２の実施の形態では、固体撮像装置１０２の周辺が設定温度より高温であるときに、仮想遮光画像を生成する仮想遮光信号を通常画像から減算した。この第１３の実施の形態では、固体撮像装置１０２の周辺に所定の温度変化があるときに、新規の仮想遮光画像を取得し、固体撮像装置１０２の周辺に所定の温度変化がない場合、取得済の仮想遮光画像を流用する。
　図２１は、第１３の実施の形態に係る固体撮像装置の補正処理を示すフローチャートである。
　同図において、固体撮像装置１０２は、その周辺が設定温度より高温であるかどうかを判断する（Ｓ２１１）。固体撮像装置１０２は、その周辺が設定温度より高温である場合、前フレームまでの仮想遮光画像取得時からの所定の温度変化があるかどうかを判断する（Ｓ２１２）。固体撮像装置１０２は、前フレームまでの仮想遮光画像取得時からの所定の温度変化がある場合、仮想遮光画像および通常画像を取得する（Ｓ２１３、Ｓ２１４）。そして、固体撮像装置１０２は、仮想遮光画像を生成する仮想遮光信号を通常画像から減算する（Ｓ２１５）。
　一方、固体撮像装置１０２は、前フレームまでの仮想遮光画像取得時からの所定の温度変化がない場合、通常画像を取得する（Ｓ２１６）。そして、固体撮像装置１０２は、取得済の仮想遮光画像を生成する仮想遮光信号を通常画像から減算する（Ｓ２１７）。一方、固体撮像装置１０２は、その周辺が設定温度より高温でない場合、通常画像を取得する（Ｓ２１８）。
　このように、上述の第１３の実施の形態では、固体撮像装置１０２の周辺に所定の温度変化があるときに、新規の仮想遮光画像を取得し、固体撮像装置１０２の周辺に所定の温度変化がない場合、取得済の仮想遮光画像を流用する。ここで、固体撮像装置１０２の周辺に所定の温度変化がない場合、暗電流の変動は抑制され、仮想遮光画像取得時と通常画像取得時との時間差が増大しても、それらの画像に含まれる暗電流に起因するノイズ成分の差分は小さい。このため、仮想遮光信号を通常画像から減算する時に、取得済の仮想遮光画像を流用した場合においても、通常画像に含まれる暗電流に起因するノイズ成分の増大を抑制しつつ、消費電力を低減することが可能となる。
　＜１４．第１４の実施の形態＞
　上述の第１の実施の形態では、通常一括読出しおよび仮想遮光一括読出しでは、ＤＤＳ読出しを実施した。この第１４の実施の形態では、通常一括読出しおよび仮想遮光一括読出しにおいても、ＣＤＳ処理が可能になるようにフレームメモリを設ける。
　図２２は、第１４の実施の形態に係る固体撮像装置の構成例を示すブロック図である。
　同図において、この固体撮像装置６０２は、上述の第１の実施の形態の固体撮像装置１０２にフレームメモリ６１１およびＣＤＳ処理部６１２が追加されている。第１４の実施の形態の固体撮像装置６０２のそれ以外の構成は、上述の第１の実施の形態の固体撮像装置１０２の構成と同様である。
　フレームメモリ６１１は、ＤＤＳ読出しＰ相画像を記憶する。例えば、フレームメモリ６１１は、通常一括読出しＰ相画像および仮想遮光一括読出しＰ相画像をフレームごとに記憶することができる。
　ＣＤＳ処理部６１２は、ＤＤＳ読出し画像についてのＣＤＳ処理を実施する。例えば、ＣＤＳ処理部６１２は、通常一括読出しＤ相画像および仮想遮光一括読出しＤ相画像をフレームごとにカラム読出し回路１１３から取得する。また、通常一括読出しＰ相画像および仮想遮光一括読出しＰ相画像をフレームごとにフレームメモリ６１１から読出す。そして、通常一括読出しＤ相画像と通常一括読出しＰ相画像との減算処理を実施するとともに、仮想遮光一括読出しＤ相画像と仮想遮光一括読出しＰ相画像との減算処理を実施する。
　このように、上述の第１４の実施の形態では、フレームメモリ６１１およびＣＤＳ処理部６１２を固体撮像装置６０２に設ける。これにより、各画素１２０から信号がＤＤＳ読出しされる場合においても、ＣＤＳ処理を実施し、ランダムノイズを低減することができる。
　＜１５．第１５の実施の形態＞
　上述の第１の実施の形態では、仮想遮光蓄積期間において、転送トランジスタ１２２、切替トランジスタ１２８およびリセットトランジスタ１２３をオンし、フォトダイオード１２１で光電変換された電荷の排出経路Ｒ１を設定した。この第１５の実施の形態では、転送トランジスタ１２２のゲート電位を３値化し、仮想遮光蓄積期間において、転送トランジスタ１２２のゲート電位を低レベルに設定することにより、フォトダイオード１２１で光電変換された電荷の排出経路を設定する。
　図２３は、第１５の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。
　同図において、この画素６２０は、上述の第１の実施の形態の画素１２０からオーバーフロー制御トランジスタ１２９が除去されている。第１５の実施の形態の画素６２０のそれ以外の構成は、上述の第１の実施の形態の画素１２０の構成と同様である。
　図２４は、第１５の実施の形態に係る固体撮像装置の通常蓄積時および仮想遮光蓄積時のポテンシャルの一例を示す図である。
　同図におけるａにおいて、フォトダイオード１２１に蓄積された電荷ＥＬ１がフローティングディフュージョンＦＤへオーバーフローできるようにする場合、転送信号ＴＧＬが中レベルに設定される。このとき、フォトダイオード１２１に蓄積された電荷ＥＬ１は、フローティングディフュージョンＦＤを介して横型オーバーフロー蓄積容量１２６に流入することができる。
　同図におけるｂにおいて、フォトダイオード１２１に蓄積された電荷ＥＬ１が横型オーバーフロー蓄積容量１２６に流入しないようにする場合、転送信号ＴＧＬが低レベルに設定される。このとき、フォトダイオード１２１に蓄積された電荷ＥＬ１は、横型オーバーフロー蓄積容量１２６への流入経路以外の経路を介して排出することができる。
　なお、フォトダイオード１２１に蓄積された電荷ＥＬ１をフローティングディフュージョンＦＤに読出す場合、転送信号ＴＧＬは高レベルに設定される。
　図２５は、第１５の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間における転送信号の電位を示すタイミングチャートである。
　同図において、転送信号ＴＧＬは３値駆動される。ここで、通常シャッタ期間Ｋ１では、転送信号ＴＧＬが中レベルから高レベルに立ち上げられ、シャッタ動作が実施される。
　次に、通常蓄積期間ＭＧでは、転送信号ＴＧＬが高レベルから中レベルに立ち下げられ、通常蓄積動作が実施される。
　次に、通常読出し期間Ｋ２では、転送信号ＴＧＬが中レベルと高レベルとの間で切り替えられ、通常読出し動作が実施される。
　次に、仮想遮光シャッタ期間Ｋ３では、転送信号ＴＧＬが中レベルに維持され、シャッタ動作が実施される。
　次に、仮想遮光蓄積期間ＶＧでは、転送信号ＴＧＬが中レベルから低レベルに立ち下げられ、仮想遮光蓄積動作が実施される。
　次に、仮想遮光読出し期間Ｋ４では、転送信号ＴＧＬが低レベルから中レベルに立ち上げられ、仮想遮光読出し動作が実施される。
　図２６は、第１５の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と転送信号との関係を示すタイミングチャートである。なお、ＴＧＬ１からＴＧＬ４は、画素アレイ部１１１の１行目から４行目を示す。
　同図において、画素アレイ部１１１の各行において、通常蓄積期間ＭＧおよび仮想遮光蓄積期間ＶＧは交互に設定してもよい。このとき、通常蓄積期間ＭＧおよび仮想遮光蓄積期間ＶＧは、同一フレームに設定してもよいし、互いに異なるフレームに設定してもよい。
　このように、上述の第１５の実施の形態では、転送トランジスタ１２２のゲート電位を３値化し、仮想遮光蓄積期間ＶＧにおいて、転送トランジスタ１２２のゲート電位を低レベルに設定する。これにより、横型オーバーフロー蓄積容量１２６に流入しないようにフォトダイオード１２１で光電変換された電荷の排出経路を設定することができ、仮想遮光蓄積期間ＶＧにおいて、暗電流に起因する電荷を横型オーバーフロー蓄積容量１２６に蓄積することができる。
　＜１６．第１６の実施の形態＞
　上述の第１５の実施の形態では、仮想遮光蓄積期間ＶＧにおいて、転送トランジスタ１２２のゲート電位を低レベルに設定し、横型オーバーフロー蓄積容量１２６に流入しないようにフォトダイオード１２１で光電変換された電荷の排出経路を設定した。この第１６の実施の形態では、横型オーバーフロー蓄積容量１２６に流入しないようにフォトダイオード１２１で光電変換された電荷の排出経路を設定するために、排出トランジスタを画素に設ける。
　図２７は、第１６の実施の形態に係る固体撮像装置に設けられた画素の回路構成例を示すブロック図である。
　同図において、この画素７２０は、上述の第１５の実施の形態の画素６２０に排出トランジスタ７２１が追加されている。第１６の実施の形態の画素７２０のそれ以外の構成は、上述の第１５の実施の形態の画素６２０の構成と同様である。
　排出トランジスタ７２１は、フォトダイオード１２１のカソードと電源電圧ＶＤＤとの間に接続されている。排出トランジスタ７２１は、ＭＯＳトランジスタでもよい。排出トランジスタ７２１のゲートには、排出信号ＤＦＧが印加される。そして、転送信号ＴＧＬが低レベルに設定されているときに、横型オーバーフロー蓄積容量１２６に流入しないようにフォトダイオード１２１に蓄積された電荷を排出トランジスタ７２１を介して排出させることができる。
　排出トランジスタ７２１を設けた場合、フォトダイオード１２１に蓄積された電荷ＥＬ１の排出経路を設定するために、転送信号ＴＧＬを２値駆動してもよい。このとき、排出信号ＤＦＧの電位を制御することにより、横型オーバーフロー蓄積容量１２６に流入しないようにフォトダイオード１２１で光電変換された電荷を排出させることができる。
　このように、上述の第１６の実施の形態では、フォトダイオード１２１のカソードと電源電圧ＶＤＤとの間に排出トランジスタ７２１を接続する。これにより、横型オーバーフロー蓄積容量１２６に流入しないようにフォトダイオード１２１で光電変換された電荷の排出経路を設定することができる。
　＜１７．第１７の実施の形態＞
　上述の第１の実施の形態では、画素アレイ部１１１の各行において、通常蓄積期間ＭＧおよび仮想遮光蓄積期間ＶＧを交互に設定した。この第１７の実施の形態では、画素アレイ部１１１の各行において、複数の通常蓄積期間ＭＧを仮想遮光蓄積期間ＶＧの間に設定する。
　図２８は、第１７の実施の形態に係る固体撮像装置の通常蓄積期間および仮想遮光蓄積期間と転送信号との関係を示すタイミングチャートである。
　同図において、画素アレイ部１１１の各行において、複数の通常蓄積期間ＭＧに対して１つの仮想遮光蓄積期間ＶＧを設定してもよい。例えば、仮想遮光蓄積期間ＶＧは、通常蓄積期間ＭＧを２つおきに配置してもよいし、３つおきに配置してもよい。
　このように、上述の第１７の実施の形態では、複数の通常蓄積期間ＭＧを仮想遮光蓄積期間ＶＧの間に設定する。これにより、通常蓄積期間ＭＧの圧迫を抑制しつつ、通常画像の暗電流に起因するノイズ成分を低減することができる。
　＜１８．第１８の実施の形態＞
　上述の第１５の実施の形態では、仮想遮光蓄積期間ＶＧにおいて、転送トランジスタ１２２のゲート電位を低レベルに設定し、横型オーバーフロー蓄積容量１２６に流入しないようにフォトダイオード１２１で光電変換された電荷の排出経路を設定した。この第１８の実施の形態では、仮想遮光蓄積期間ＶＧにおいて、横型オーバーフロー蓄積容量１２６に流入しないようにフォトダイオード１２１で光電変換された電荷の排出経路を設定するために、基板電位を変化させる。
　図２９は、第１８の実施の形態に係る固体撮像装置の通常蓄積時および仮想遮光蓄積時のポテンシャルの一例を示す図である。
　同図において、フォトダイオード１２１に蓄積された電荷ＥＬ１が横型オーバーフロー蓄積容量１２６に流入しないようにする場合、転送信号ＴＧＬが低レベルに設定され、フォトダイオード１２１が形成された半導体基板の基板電位が上昇される。このとき、フォトダイオード１２１に蓄積された電荷ＥＬ１は、横型オーバーフロー蓄積容量１２６への流入経路以外の経路を介して排出することができる。
　ここで、フォトダイオード１２１が形成された半導体基板の基板電位に基づいて、フォトダイオード１２１に蓄積された電荷ＥＬ１を排出する場合、画素を行ごとに素子分離すし、基板電位を行ごとに制御可能とする。このとき、素子分離構造として、ＦＴＩ（Full Trench Isolation）を用いてもよい。
　このように、上述の第１８の実施の形態では、基板電位を変化させることにより、フォトダイオード１２１で光電変換された電荷の排出経路を設定する。これにより、仮想遮光蓄積期間ＶＧにおいて、暗電流に起因する電荷を横型オーバーフロー蓄積容量１２６に蓄積することができ、機械的なシャッタを用いることなく、通常画像の暗電流に起因するノイズ成分を低減することができる。
　＜１５．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３１は、撮像部１２０３１の設置位置の例を示す図である。
　図３１では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、例えば、上述の固体撮像装置１０２、６０２は、車両制御システム１２０００の撮像部１２０３１に適用することができる。車両制御システム１２０００に本開示に係る技術を適用することにより、ノイズの影響を抑制しつつ、撮影画像を得ることが可能となる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。また、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）光電変換部からオーバーフローした電荷を蓄積する横型オーバーフロー蓄積容量が設けられた画素と、
　前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されない状態で前記横型オーバーフロー蓄積容量から読み出された仮想遮光信号に基づいて、前記画素から読み出された画素信号の補正処理を実施する信号処理部と
を備える撮像装置。
（２）前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されないように前記電荷を排出させるフロー制御部
をさらに備える前記（１）に記載の撮像装置。
（３）前記光電変換部に蓄積された電荷が前記横型オーバーフロー蓄積容量にオーバーフロー可能な状態で前記光電変換部に電荷が蓄積される通常蓄積期間と、
　前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されない状態で暗電流に基づく電荷が前記横型オーバーフロー蓄積容量に蓄積される仮想遮光蓄積期間と
を備える前記（１）または（２）に記載の撮像装置。
（４）前記通常蓄積期間および前記仮想遮光蓄積期間のそれぞれにおいて、
　前記光電変換部に蓄積された電荷を単体で読出すタイミングと、
　前記光電変換部に蓄積された電荷および前記横型オーバーフロー蓄積容量に蓄積された電荷を一括して読出すタイミングと
を備える前記（３）に記載の撮像装置。
（５）前記通常蓄積期間および前記仮想遮光蓄積期間のそれぞれにおいて、前記光電変換部に蓄積された電荷を互いに異なる変換効率で読出すタイミング
を備える前記（４）に記載の撮像装置。
（６）前記通常蓄積期間および前記仮想遮光蓄積期間を同一フレームに設定する
前記（４）または（５）に記載の撮像装置。
（７）前記通常蓄積期間および前記仮想遮光蓄積期間を別個のフレームに設定する
前記（４）または（５）に記載の撮像装置。
（８）前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された１つの通常画像に対し、前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された１つの仮想遮光画像を用いて前記画素信号の補正処理を実施する
前記（３）から（７）のいずれかに記載の撮像装置。
（９）前記信号処理部は、互いに異なる通常蓄積期間に蓄積された電荷に基づいて生成された複数の通常画像に対し、前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された１つの仮想遮光画像を用いて前記画素信号の補正処理を実施する
前記（３）から（７）のいずれかに記載の撮像装置。
（１０）前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された１つの通常画像に対し、互いに異なる仮想遮光蓄積期間に蓄積された電荷に基づいて生成された複数の仮想遮光画像を用いて前記画素信号の補正処理を実施する
前記（３）から（７）のいずれかに記載の撮像装置。
（１１）前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された通常画像および前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された仮想遮光画像のそれぞれについて、互いに異なるリセットレベルを基準として信号レベルのＡＤ(Analog to Digital)変換を実施する
前記（３）から（１０）のいずれかに記載の撮像装置。
（１２）前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された通常画像および前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された仮想遮光画像のそれぞれについて、同一のリセットレベルを基準として信号レベルのＡＤ変換を実施する
前記（３）から（１０）のいずれかに記載の撮像装置。
（１３）前記通常蓄積期間に前記横型オーバーフロー蓄積容量に印加される電源電圧よりも前記仮想遮光蓄積期間に前記横型オーバーフロー蓄積容量に印加される電源電圧を高くする
前記（３）から（１２）のいずれかに記載の撮像装置。
（１４）前記画素は、
　前記光電変換部として用いられるフォトダイオードと、
　前記フォトダイオードに蓄積された電荷をフローティングディフュージョンに転送する転送トランジスタと、
　前記横型オーバーフロー蓄積容量に蓄積された電荷が前記フローティングディフュージョンに転送されるパスを設定するパストランジスタと、
　前記フローティングディフュージョンをリセットするリセットトランジスタと、
　前記フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタと、
　前記増幅トランジスタの出力を選択する選択トランジスタと
を備える前記（３）から（１３）のいずれかに記載の撮像装置。
（１５）前記画素は、前記増幅トランジスタにおける変換効率を切り替える切替トランジスタ
をさらに備える前記（１４）に記載の撮像装置。
（１６）前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されない状態にあるときに、前記パストランジスタはオフされ、前記転送トランジスタ、前記リセットトランジスタおよび前記切替トランジスタはオンされる
前記（１４）または（１５）に記載の撮像装置。
（１７）前記仮想遮光蓄積期間において、前記光電変換部に蓄積された電荷が単体で読み出されるタイミングでは前記転送トランジスタはオフされる
前記（１４）から（１６）のいずれかに記載の撮像装置。
（１８）前記光電変換部から前記横型オーバーフロー蓄積容量への電荷のオーバーフローを制御するオーバーフロー制御トランジスタ
をさらに備える前記（１４）から（１７）のいずれかに記載の撮像装置。
（１９）前記転送トランジスタは、前記光電変換部から前記フローティングディフュージョンへオーバーフロー可能なレベルと、前記光電変換部から前記フローティングディフュージョンへオーバーフローされないレベルと、前記光電変換部から前記フローティングディフュージョンへ電荷が転送されるレベルとの間で３値駆動される
前記（１４）から（１８）のいずれかに記載の撮像装置。
（２０）前記信号処理部は、前記画素の周辺の温度に基づいて前記画素信号の補正処理の実施の有無を判断する
前記（３）から（１９）のいずれかに記載の撮像装置。
　１００　カメラ
　１０１　光学系
　１０２　固体撮像装置
　１０３　撮像制御部
　１０４　画像処理部
　１０５　記憶部
　１０６　表示部
　１０７　操作部
　１０８　バス
　１１１　画素アレイ部
　１１２　垂直走査回路
　１１３　カラム読出し回路
　１１４　カラム信号処理部
　１１５　水平走査回路
　１１６　制御回路
　１１７　フロー制御部
　１２１　フォトダイオード
　１２２　転送トランジスタ
　１２３　リセットトランジスタ
　１２４　増幅トランジスタ
　１２５　選択トランジスタ
　１２６　横型オーバーフロー蓄積容量
　１２７　パストランジスタ
　１２８　切替トランジスタ
　１２９　オーバーフロー制御トランジスタ
　ＦＤ　フローティングディフュージョン
　１３１　水平駆動線
　１３２　垂直信号線

Claims (20)

  1. 　光電変換部からオーバーフローした電荷を蓄積する横型オーバーフロー蓄積容量が設けられた画素と、
    　前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されない状態で前記横型オーバーフロー蓄積容量から読み出された仮想遮光信号に基づいて、前記画素から読み出された画素信号の補正処理を実施する信号処理部と
    を備える撮像装置。
  2. 　前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されないように前記電荷を排出させるフロー制御部
    をさらに備える請求項１に記載の撮像装置。
  3. 　前記光電変換部に蓄積された電荷が前記横型オーバーフロー蓄積容量にオーバーフロー可能な状態で前記光電変換部に電荷が蓄積される通常蓄積期間と、
    　前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されない状態で暗電流に基づく電荷が前記横型オーバーフロー蓄積容量に蓄積される仮想遮光蓄積期間と
    を備える請求項１に記載の撮像装置。
  4. 　前記通常蓄積期間および前記仮想遮光蓄積期間のそれぞれにおいて、
    　前記光電変換部に蓄積された電荷を単体で読出すタイミングと、
    　前記光電変換部に蓄積された電荷および前記横型オーバーフロー蓄積容量に蓄積された電荷を一括して読出すタイミングと
    を備える請求項３に記載の撮像装置。
  5. 　前記通常蓄積期間および前記仮想遮光蓄積期間のそれぞれにおいて、前記光電変換部に蓄積された電荷を互いに異なる変換効率で読出すタイミング
    を備える請求項４に記載の撮像装置。
  6. 　前記通常蓄積期間および前記仮想遮光蓄積期間を同一フレームに設定する
    請求項４に記載の撮像装置。
  7. 　前記通常蓄積期間および前記仮想遮光蓄積期間を別個のフレームに設定する
    請求項４に記載の撮像装置。
  8. 　前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された１つの通常画像に対し、前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された１つの仮想遮光画像を用いて前記画素信号の補正処理を実施する
    請求項３に記載の撮像装置。
  9. 　前記信号処理部は、互いに異なる通常蓄積期間に蓄積された電荷に基づいて生成された複数の通常画像に対し、前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された１つの仮想遮光画像を用いて前記画素信号の補正処理を実施する
    請求項３に記載の撮像装置。
  10. 　前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された１つの通常画像に対し、互いに異なる仮想遮光蓄積期間に蓄積された電荷に基づいて生成された複数の仮想遮光画像を用いて前記画素信号の補正処理を実施する
    請求項３に記載の撮像装置。
  11. 　前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された通常画像および前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された仮想遮光画像のそれぞれについて、互いに異なるリセットレベルを基準として信号レベルのＡＤ(Analog to Digital)変換を実施する
    請求項３に記載の撮像装置。
  12. 　前記信号処理部は、前記通常蓄積期間に蓄積された電荷に基づいて生成された通常画像および前記仮想遮光蓄積期間に蓄積された電荷に基づいて生成された仮想遮光画像のそれぞれについて、同一のリセットレベルを基準として信号レベルのＡＤ変換を実施する
    請求項３に記載の撮像装置。
  13. 　前記通常蓄積期間に前記横型オーバーフロー蓄積容量に印加される電源電圧よりも前記仮想遮光蓄積期間に前記横型オーバーフロー蓄積容量に印加される電源電圧を高くする
    請求項３に記載の撮像装置。
  14. 　前記画素は、
    　前記光電変換部として用いられるフォトダイオードと、
    　前記フォトダイオードに蓄積された電荷をフローティングディフュージョンに転送する転送トランジスタと、
    　前記横型オーバーフロー蓄積容量に蓄積された電荷が前記フローティングディフュージョンに転送されるパスを設定するパストランジスタと、
    　前記フローティングディフュージョンをリセットするリセットトランジスタと、
    　前記フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタと、
    　前記増幅トランジスタの出力を選択する選択トランジスタと
    を備える請求項１に記載の撮像装置。
  15. 　前記画素は、前記増幅トランジスタにおける変換効率を切り替える切替トランジスタ
    をさらに備える請求項１４に記載の撮像装置。
  16. 　前記光電変換部で光電変換された電荷が前記横型オーバーフロー蓄積容量に蓄積されない状態にあるときに、前記パストランジスタはオフされ、前記転送トランジスタ、前記リセットトランジスタおよび前記切替トランジスタはオンされる
    請求項１５に記載の撮像装置。
  17. 　前記仮想遮光蓄積期間において、前記光電変換部に蓄積された電荷が単体で読み出されるタイミングでは前記転送トランジスタはオフされる
    請求項１５に記載の撮像装置。
  18. 　前記光電変換部から前記横型オーバーフロー蓄積容量への電荷のオーバーフローを制御するオーバーフロー制御トランジスタ
    をさらに備える請求項１５に記載の撮像装置。
  19. 　前記転送トランジスタは、前記光電変換部から前記フローティングディフュージョンへオーバーフロー可能なレベルと、前記光電変換部から前記フローティングディフュージョンへオーバーフローされないレベルと、前記光電変換部から前記フローティングディフュージョンへ電荷が転送されるレベルとの間で３値駆動される
    請求項１４に記載の撮像装置。
  20. 　前記信号処理部は、前記画素の周辺の温度に基づいて前記画素信号の補正処理の実施の有無を判断する
    請求項３に記載の撮像装置。
PCT/JP2023/029334 2022-10-07 2023-08-10 撮像装置 WO2024075399A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-162302 2022-10-07
JP2022162302 2022-10-07

Publications (1)

Publication Number Publication Date
WO2024075399A1 true WO2024075399A1 (ja) 2024-04-11

Family

ID=90607998

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/029334 WO2024075399A1 (ja) 2022-10-07 2023-08-10 撮像装置

Country Status (1)

Country Link
WO (1) WO2024075399A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221261A1 (ja) * 2017-06-02 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2021166913A1 (ja) * 2020-02-20 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置
WO2021235101A1 (ja) * 2020-05-20 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221261A1 (ja) * 2017-06-02 2018-12-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2021166913A1 (ja) * 2020-02-20 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置
WO2021235101A1 (ja) * 2020-05-20 2021-11-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Similar Documents

Publication Publication Date Title
US11888004B2 (en) Imaging apparatus having phase difference detection pixels receiving light transmitted through a same color filter
KR102538712B1 (ko) 고체 촬상 장치, 및 전자 기기
KR20200112854A (ko) 고체 촬상 소자, 촬상 장치, 및 고체 촬상 소자의 제어 방법
WO2020066803A1 (ja) 固体撮像素子、および、撮像装置
KR20210006273A (ko) 고체 촬상 소자 및 촬상 장치
WO2020059553A1 (ja) 固体撮像装置および電子機器
US20230402475A1 (en) Imaging apparatus and electronic device
KR20210098978A (ko) 고체 촬상 장치 및 전자 기기
WO2020129657A1 (ja) センサ及び制御方法
US11516418B2 (en) Solid-state imaging apparatus
WO2024075399A1 (ja) 撮像装置
US11477402B2 (en) Solid-state image sensor with improved dark current removal
US11523070B2 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
US11265497B2 (en) Signal processing apparatus and method, imaging element, and electronic apparatus
US11678079B2 (en) Solid-state imaging element, imaging apparatus, and method of controlling solid-state imaging element
WO2022209649A1 (ja) 撮像システム及び撮像装置
US11438534B2 (en) Solid-state imaging device and electronic apparatus
WO2021171717A1 (ja) 固体撮像素子、撮像装置および固体撮像素子の制御方法
WO2023100547A1 (ja) 撮像装置および電子機器
WO2024042862A1 (ja) 撮像装置
WO2024042864A1 (ja) 撮像装置
WO2024100767A1 (ja) 光検出装置、光検出装置の制御方法及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23874532

Country of ref document: EP

Kind code of ref document: A1