CN114731380A - 成像装置和电子设备 - Google Patents

成像装置和电子设备 Download PDF

Info

Publication number
CN114731380A
CN114731380A CN202080081365.5A CN202080081365A CN114731380A CN 114731380 A CN114731380 A CN 114731380A CN 202080081365 A CN202080081365 A CN 202080081365A CN 114731380 A CN114731380 A CN 114731380A
Authority
CN
China
Prior art keywords
pixel
imaging device
unit
sensor
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080081365.5A
Other languages
English (en)
Inventor
町田贵志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN114731380A publication Critical patent/CN114731380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/131—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing infrared wavelengths

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供了一种成像装置，所述成像装置可以在不使操作性能劣化的情况下在面内方向上小型化。该成像装置包括第一像素和第二像素。所述第一像素具有：m(m表示不小于2的整数)条第一布线；和分别连接到所述m条第一布线的m个第一栅电极。所述第二像素具有：n(n表示小于m的自然数)条第二布线；和分别连接到所述n条第二布线的n个第二栅电极。

Description

成像装置和电子设备
技术领域
本公开涉及一种通过进行光电转换来进行成像的成像装置以及包括该成像装置的电子设备。
背景技术
本申请的申请人提出了一种包括硅基板的成像装置，该硅基板具有其中光电二极管和存储器在光入射方向上层叠的层叠结构(例如，参照PTL 1)。
引用列表
专利文献
PTL 1：国际公开第WO 2016/136486号
发明内容
顺便提及，这种成像装置要求在与光入射方向正交的面内方向上具有较小的尺寸。
因此，期望提供一种在不损害操作性能的情况下允许在面内方向上实现小型化的成像装置以及包括这种成像装置的电子设备。
根据本公开的实施方案的成像装置包括第一像素和第二像素。所述第一像素包括m(m表示大于或等于2的整数)条第一布线和分别连接到所述m条第一布线的m个第一栅电极。所述第二像素包括n(n表示小于m的自然数)条第二布线和分别连接到所述n条第二布线的n个第二栅电极。
此外，根据本公开的实施方案的电子设备包括上面描述的成像装置。
附图说明
图1是示出了根据本公开的第一实施方案的固态成像装置的配置示例的框图。
图2是示出了图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图3A是沿图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第一示意性断面图。
图3B是沿图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第二示意性断面图。
图4A是与图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的第一示意性断面图。
图4B是与图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的第二示意性断面图。
图4C是与图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的第三示意性断面图。
图4D是与图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的第四示意性断面图。
图4E是与图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的第五示意性断面图。
图4F是与图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的第六示意性断面图。
图4G是与图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的第七示意性断面图。
图4H是与图1中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的第八示意性断面图。
图4I是示出了像素阵列单元中的传感器像素的布局的示例的示意图。
图5是示出了根据本公开的第一变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图6A是沿图5中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第一示意性断面图。
图6B是沿图5中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第二示意性断面图。
图7是与图5中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的示意性断面图。
图8是示出了根据本公开的第二变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图9A是沿图8中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第一示意性断面图。
图9B是沿图8中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第二示意性断面图。
图10是与图8中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的示意性断面图。
图11是示出了根据本公开的第三变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图12A是沿图11中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第一示意性断面图。
图12B是沿图11中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第二示意性断面图。
图13是与图11中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的示意性断面图。
图14是示出了根据本公开的第四变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图15A是沿图14中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第一示意性断面图。
图15B是沿图14中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第二示意性断面图。
图16是与图14中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的示意性断面图。
图17是示出了根据本公开的第五变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图18A是沿图17中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第一示意性断面图。
图18B是沿图17中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第二示意性断面图。
图19是与图17中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的示意性断面图。
图20是示出了根据本公开的第六变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图21A是沿图20中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第一示意性断面图。
图21B是沿图20中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的第二示意性断面图。
图22是与图20中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向正交的断面的示意性断面图。
图23是示出了根据本公开的第二实施方案的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图24是沿图23中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的示意性断面图。
图25是图23中示出的固态成像装置中的半导体基板的前表面的平面配置的示意性平面图。
图26是示出了根据本公开的第七变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图27是沿图26中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的示意性断面图。
图28是图26中示出的固态成像装置中的半导体基板的前表面的平面配置的示意性平面图。
图29是根据本公开的第八变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图30是沿图29中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的示意性断面图。
图31是图29中示出的固态成像装置中的半导体基板的前表面的平面配置的示意性平面图。
图32是根据本公开的第九变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图33是沿图32中示出的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的示意性断面图。
图34是图32中示出的固态成像装置中的半导体基板的前表面的平面配置的示意性平面图。
图35是示出了电子设备的整体配置示例的示意图。
图36是示出了车辆控制系统的示意性配置的示例的框图。
图37是辅助说明车外信息检测部和成像部的安装位置的示例的图。
图38是示出了根据本公开的第八变形例的固态成像装置中的一个普通像素和一个相位差检测像素的电路配置的电路图。
图39是图38中示出的固态成像装置中的半导体基板的前表面的平面配置的示意性平面图。
图40A是示出了根据本公开的第九变形例的固态成像装置的配置示例的框图。
图40B是示出了根据本公开的第十变形例的固态成像装置的配置示例的框图。
图41是示出了根据本公开的第十一变形例的像素阵列单元中的传感器像素的布局的示例的示意图。
图42是示出了根据本公开的第十二变形例的像素阵列单元中的传感器像素的布局的示例的示意图。
图43是沿根据本公开的第十三变形例的固态成像装置中的一个普通像素和一个相位差检测像素的层叠方向的断面的示意性断面图。
图44是描述根据本公开的Si基板的前表面上的偏角(off angle)的示意图。
具体实施方式
如上面描述的PTL 1中描述的全局快门方式的成像像素(以下，简单地称为全局快门像素)需要传输电荷的晶体管。与除了全局快门方式以外的方式的成像像素(以下，简单地称为非全局快门像素)相比，这需要更多的晶体管。因此，与独立地驱动多个非全局快门像素中的每一个所需要的信号线相比，独立地驱动多个全局快门像素中的每一个需要更多的信号线。因此，与在布置相同数量的非全局快门像素的情况下所需要的信号线的数量相比，在一定数量的全局快门像素布置在具有一定尺寸的区域中的情况下，需要更多数量的信号线。别无选择，只能减小每条信号线的宽度或多条信号线之间的间距。因此，除了增加制造步骤的数量和增加制造时间以外，还可能出现包括诸如降低生产率和增加时间常数等的对驱动电路的设计的影响、增加稳定时间等问题。
鉴于这些问题，设计了本公开，并且本公开的目的是提供一种允许在不损害操作性能的情况下在面内方向上实现小型化的成像装置以及包括这种成像装置的电子设备。
以下参照附图详细地描述本公开的实施方案。需要注意的是，描述按以下顺序进行。
1.第一实施方案
包括作为MEM保持型全局快门像素的普通像素和像面相位差像素并且其中层叠有光电转换单元和MEM的固态成像装置的示例。
2.第一实施方案的变形例
2-1.固态成像装置的第一变形例，其中像面相位差像素包括比用于普通像素的布线少一条的布线。
2-2.固态成像装置的第二变形例，其中像面相位差像素包括比用于普通像素的布线少一条的布线。
2-3.固态成像装置的第三变形例，其中像面相位差像素包括比用于普通像素的布线少一条的布线。
2-4.固态成像装置的第四变形例，其中像面相位差像素包括比用于普通像素的布线少两条的布线。
2-5.固态成像装置的第五变形例，其中像面相位差像素包括比用于普通像素的布线少三条的布线。
2-6.固态成像装置的第六变形例，其中像面相位差像素包括比用于普通像素的布线少四条的布线。
3.第二实施方案
包括普通像素和像面相位差像素并且具有布置在同一层中的光电转换单元和存储器的固态成像装置的示例。
4.第二实施方案的变形例
4-1.固态成像装置的第七变形例，其中像面相位差像素包括比用于普通像素的布线少三条的布线。
4-2.固态成像装置的第九变形例，其中像面相位差像素包括比用于普通像素的布线少两条的布线。
4-3.固态成像装置的第八变形例，其中像面相位差像素包括比用于普通像素的布线少一条的布线。
4-4.固态成像装置的第九变形例，其中像面相位差像素包括比用于普通像素的布线少两条的布线。
5.电子设备的应用示例
6.移动体的应用示例
7.其他变形例
包括作为FD保持型全局快门像素的普通像素和像面相位差像素的固态成像装置的示例等。
<1.第一实施方案>
[固态成像装置101的配置]
图1是示出了根据本技术的第一实施方案的固态成像装置101的功能配置示例的框图。
例如，固态成像装置101是诸如CMOS(互补金属氧化物半导体ComplementaryMetal Oxide Semiconductor)图像传感器等所谓的全局快门方式的背面照射型图像传感器。固态成像装置101接收来自被摄体的光并且进行光电转换。固态成像装置101生成图像信号以捕获图像。
全局快门方式是用于进行全局曝光的方式，其中对于所有像素基本上同时开始曝光并且对于所有像素同时结束曝光。这里，所有像素指的是出现在图像中的部分中的所有像素并且不包括伪像素等。此外，在时间差或图像失真足够小而不会引起问题的情况下，全局快门方式还包括在不是同时对所有像素而是对多个行(例如，几十行)进行全局曝光的同时改变全局曝光的区域的方式。此外，全局快门方式还包括不是对出现在图像中的部分中的所有像素而是对预定区域中的像素进行全局曝光的方式。
背面照射型图像传感器指的是具有其中诸如光电二极管等光电转换单元设置在光接收表面和布线层之间的配置的图像传感器。光电转换单元接收来自被摄体的光并且将光转换成电信号。来自被摄体的光进入光接收表面。布线层设置有驱动每个像素的晶体管等的布线。
例如，固态成像装置101包括像素阵列单元111、垂直驱动单元112、列信号处理单元113、数据存储单元119、水平驱动单元114、系统控制单元115和信号处理单元118。
在固态成像装置101中，像素阵列单元111形成在半导体基板11(在下面描述)上。例如，诸如垂直驱动单元112、列信号处理单元113、数据存储单元119、水平驱动单元114、系统控制单元115和信号处理单元118等外围电路与像素阵列单元111一样设置在半导体基板11上。
像素阵列单元111包括多个传感器像素PX，每个传感器像素PX包括生成与来自被摄体的光量相对应的电荷并且累积电荷的光电转换单元PD(在下面描述)。如图1中示出的，传感器像素PX沿水平方向(行方向)和垂直方向(列方向)这两个方向布置。在像素阵列单元111中，针对像素行中的每一个像素行在行方向上设置有像素驱动线116并且针对像素列中的每一个像素列在列方向上设置有垂直信号线VSL。像素行中的每一个像素行包括在行方向上布置成一行的传感器像素PX。像素列中的每一个像素列包括在列方向上布置成一行的传感器像素PX。
垂直驱动单元112包括移位寄存器、地址解码器等。垂直驱动单元112同时驱动像素阵列单元111中的多个传感器像素PX中的所有传感器像素PX或通过经由多条像素驱动线116向多个传感器像素PX提供信号等针对像素行中的每一个像素行驱动像素阵列单元111中的多个传感器像素PX。
从由垂直驱动单元112选择性扫描的像素行中的每个单位像素输出的信号通过每条垂直信号线VSL提供给列信号处理单元113。列信号处理单元113针对像素阵列单元111的每个像素列，对通过垂直信号线VSL从所选择的行中的每个单位像素输出的信号执行预定的信号处理，并且暂时保存经过信号处理的像素信号。
具体地，例如，列信号处理单元113包括移位寄存器、地址解码器等并且执行噪声去除处理、相关双采样处理、对模拟像素信号的A/D(模拟/数字)转换A/D转换处理等以生成数字像素信号。列信号处理单元113将生成的像素信号提供给信号处理单元118。
水平驱动单元114包括移位寄存器、地址解码器等并且按顺序选择与列信号处理单元113的像素列相对应的单位电路。通过该水平驱动单元114的选择性扫描使得针对列信号处理单元113中的每个单位电路进行过信号处理的像素信号按顺序输出到信号处理单元118。
系统控制单元115包括生成各种时序信号的时序生成器等。系统控制单元115基于由时序生成器生成的时序信号对垂直驱动单元112、列信号处理单元113和水平驱动单元114执行驱动控制。
在必要时暂时将数据存储在数据存储单元119中的同时，信号处理单元118对从列信号处理单元113提供的像素信号执行诸如算术处理等信号处理并且输出包括每个像素信号的图像信号。
数据存储单元119暂时保存信号处理单元118执行信号处理所需的数据。
[传感器像素PX的配置]
(电路配置示例)
接下来，参照图2，描述设置在图1中的像素阵列单元111中的传感器像素PX的电路配置示例。图2示出了包括在像素阵列单元111中的多个传感器像素PX中的两个传感器像素PX1和PX2的电路配置示例。
在图2中示出的示例中，像素阵列单元111中的传感器像素PX(PX1和PX2)实现了存储器保持型全局快门。
传感器像素PX1是用于获取可见光信息的图像检测的普通像素。传感器像素PX1包括光电转换单元PD1、第一至第三传输晶体管TG1A至TG1C、电荷保持单元MEM1、放电晶体管OFG1、放电单元OFD1和缓冲器BUF1。第一传输晶体管TG1A包括传输栅极TRZ1，第二传输晶体管TG1B包括传输栅极TRY1和传输栅极TRX1，并且第三传输晶体管TG1C包括传输栅极TRG1。这里，放电晶体管OFG1的栅电极连接到信号线SL1。传输栅极TRZ1连接到信号线SL2。传输栅极TRY1连接到信号线SL3。传输栅极TRX1连接到信号线SL4。传输栅极TRG1连接到信号线SL5。
传感器像素PX1进一步地包括电源VDD、电荷电压转换单元FD1、复位晶体管RST1、放大晶体管AMP1、选择晶体管SEL1等。复位晶体管RST1的栅电极连接到信号线SL6。选择晶体管SEL1的栅电极连接到信号线SL7。需要注意的是，传感器像素PX1可以与和传感器像素PX1相邻的传感器像素PX4(在下面描述)共享电荷电压转换单元FD1、复位晶体管RST1、放大晶体管AMP1、选择晶体管SEL1等。与传感器像素PX1一样，传感器像素PX4是用于获取可见光信息的图像检测的普通像素。
传感器像素PX2是获取除了可见光信息以外的信息的像素。具体地，例如，传感器像素PX2是用于获取用于自动对焦的相位差信号的像面相位差检测像素(下面称为ZAF像素)。传感器像素PX2包括光电转换单元PD2、第一至第三传输晶体管TG2A至TG2C、电荷保持单元MEM2和缓冲器BUF2。然而，根据本实施方案的传感器像素PX2不包括任何放电晶体管和任何放电单元。第一传输晶体管TG2A包括传输栅极TRZ2，第二传输晶体管TG2B包括传输栅极TRY2和传输栅极TRX2，并且第三传输晶体管TG2C包括传输栅极TRG2。这里，传输栅极TRZ2连接到信号线SL9。传输栅极TRY2连接到信号线SL10。传输栅极TRX2连接到信号线SL11。传输栅极TRG2连接到信号线SL12。
传感器像素PX2进一步地包括电源VDD、电荷电压转换单元FD2、复位晶体管RST2、放大晶体管AMP2、选择晶体管SEL2等。与复位晶体管RST1的栅电极一样，复位晶体管RST2的栅电极连接到信号线SL6。与选择晶体管SEL2的栅电极一样，选择晶体管SEL2的栅电极连接到信号线SL7。需要注意的是，传感器像素PX2可以与和传感器像素PX2相邻的传感器像素PX3(在下面描述)共享电荷电压转换单元FD2、复位晶体管RST2、放大晶体管AMP2、选择晶体管SEL2等。与传感器像素PX1一样，传感器像素PX3是用于获取可见光信息的图像检测的普通像素。
在该示例中，第一至第三传输晶体管TG1A至TG1C和TG2A至TG2C、复位晶体管RST1和RST2、放大晶体管AMP1和AMP2以及选择晶体管SEL1和SEL2全部都是N型MOS晶体管。基于系统控制单元115的驱动控制通过信号线SL1至SL7和SL9至SL12从垂直驱动单元112和水平驱动单元114向第一至第三传输晶体管TG1A至TG1C和TG2A至TG2C、复位晶体管RST1和RST2、放大晶体管AMP1和AMP2以及选择晶体管SEL1和SEL2的各自的栅电极提供驱动信号。那些驱动信号中的每一个驱动信号都是脉冲信号，其高电平状态对应于激活状态(接通状态)并且其低电平状态对应于非激活状态(断开状态)。需要注意的是，以下也将使驱动信号进入激活状态称为接通驱动信号并且将使驱动信号进入非激活状态称为断开驱动信号。
例如，光电转换单元PD1和PD2中的每一个都是包括PN结光电二极管的光电转换元件。光电转换单元PD1和PD2中的每一个都配置成接收来自被摄体的光，通过光电转换生成与接收到的光量相对应的电荷，并且累积电荷。
电荷保持单元MEM1和MEM2分别设置在光电转换单元PD1和PD2与电荷电压转换单元FD1和FD2之间。电荷保持单元MEM1和MEM2是暂时保存生成并且累积在光电转换单元PD1和PD2中的电荷直到将电荷分别传输到电荷电压转换单元FD1和FD2以实现全局快门功能的区域。
在传感器像素PX1中，第一传输晶体管TG1A和第二传输晶体管TG1B按顺序设置在光电转换单元PD1和电荷保持单元MEM1之间。第三传输晶体管TG1C设置在电荷保持单元MEM1和电荷电压转换单元FD1之间。第一传输晶体管TG1A和第二传输晶体管TG1B配置成分别根据施加到其传输栅极TRZ2和传输栅极TRY2与传输栅极TRX2的驱动信号将累积在光电转换单元PD1中的电荷传输到电荷保持单元MEM1。
类似地，在传感器像素PX2中，第一传输晶体管TG2A和第二传输晶体管TG2B按顺序设置在光电转换单元PD2和电荷保持单元MEM2之间。第三传输晶体管TG2C设置在电荷保持单元MEM2和电荷电压转换单元FD2之间。第一传输晶体管TG2A和第二传输晶体管TG2B配置成分别根据施加到其传输栅极TRZ2和传输栅极TRY2与传输栅极TRX2的驱动信号将累积在光电转换单元PD2中的电荷传输到电荷保持单元MEM2。
第三传输晶体管TG1C和第三传输晶体管TG2C分别配置成根据施加到其传输栅极TRG1和TRG2的驱动信号将暂时保存在电荷保持单元MEM1和电荷保持单元MEM2中的电荷传输到电荷电压转换单元FD1和FD2。
例如，在传感器像素PX1和PX2中，在第二传输晶体管TG1B和TG2B断开并且第三传输晶体管TG1C和TG2C接通的情况下，保存在电荷保持单元MEM1和MEM2中的电荷分别通过第三传输晶体管TG1C和TG2C传输到电荷电压转换单元FD1和FD2。
传感器像素PX1中的缓冲器BUF1是在第一传输晶体管TG1A和第二传输晶体管TG1B之间形成的电荷累积区域。传感器像素PX2中的缓冲器BUF2是在第一传输晶体管TG2A和第二传输晶体管TG2B之间形成的电荷累积区域。
传感器像素PX1中的复位晶体管RST1具有连接到电源VDD的漏极和连接到电荷电压转换单元FD1的源极。复位晶体管RST1根据施加到其栅电极的驱动信号初始化或复位电荷电压转换单元FD1。例如，在复位晶体管RST1通过驱动信号接通的情况下，电荷电压转换单元FD1的电位复位到电源VDD的电压电平。换句话说，电荷电压转换单元FD1被初始化。类似地，传感器像素PX2中的复位晶体管RST2具有连接到电源VDD的漏极和连接到电荷电压转换单元FD2的源极。复位晶体管RST2根据施加到其栅电极的驱动信号初始化或复位电荷电压转换单元FD2。例如，在复位晶体管RST2通过驱动信号接通的情况下，电荷电压转换单元FD2的电位复位到电源VDD的电压电平。
传感器像素PX1中的电荷电压转换单元FD1是将通过第一至第三传输晶体管TG1A至TG1C和电荷保持单元MEM1从光电转换单元PD1传输的电荷转换成电信号(例如，电压信号)并且输出转换的电信号的浮动扩散区域。复位晶体管RST1连接到电荷电压转换单元FD1并且通过放大晶体管AMP1和选择晶体管SEL1连接垂直信号线VSL。
传感器像素PX2中的电荷电压转换单元FD2是将通过第一至第三传输晶体管TG2A至TG2C和电荷保持单元MEM2从光电转换单元PD2传输的电荷转换成电信号(例如，电压信号)并且输出转换的电信号的浮动扩散区域。复位晶体管RST2连接到电荷电压转换单元FD2并且通过放大晶体管AMP2和选择晶体管SEL2连接垂直信号线VSL。
放大晶体管AMP1输出与电荷电压转换单元FD1的电位相对应的电信号。此外，放大晶体管AMP2输出与电荷电压转换单元FD2的电位相对应的电信号。例如，放大晶体管AMP1和AMP2中的每一个都包括在设置在列信号处理单元113中的源极跟随器电路以及恒流源中。
在选择传感器像素PX1和PX2的情况下，选择晶体管SEL1和SEL2分别接通。选择晶体管SEL1和SEL2通过垂直信号线VSL分别将通过放大晶体管AMP1和AMP2从电荷电压转换单元FD1和FD2提供的电信号输出到列信号处理单元113。
除了电荷电压转换单元FD1以外，传感器像素PX1进一步地包括放电单元OFD1作为光电转换单元PD1的电荷的传输目的地。放电晶体管OFG1设置在缓冲器BUF1和放电单元OFD1之间。
放电晶体管OFG1具有连接到放电单元OFD1的漏极和连接到缓冲器BUF1的源极。放电晶体管OFG1根据施加到栅电极的驱动信号初始化或复位光电转换单元PD1。复位光电转换单元PD1是指耗尽光电转换单元PD1。
此外，放电晶体管OFG1形成溢出路径。放电晶体管OFG1将从光电转换单元PD1溢出的电荷排出到放电单元OFD1。这样，在根据本实施方案的传感器像素PX1中，放电晶体管OFG1可以直接复位光电转换单元PD51。然而，在复位光电转换单元PD1的情况下，需要接通放电晶体管OFG1并且接通传输栅极TRZ1。
(断面配置示例和平面配置示例)
接下来，参照图3A至图4I，描述设置在图1的像素阵列单元111中的传感器像素PX的断面配置示例和平面配置示例。
图3A和图3B分别示出了包括在像素阵列单元111中的多个传感器像素PX中的四个传感器像素PX1至PX4的断面配置示例。图3A示出了沿穿过在图4A至图4H的每一个中示出的传感器像素PX1和传感器像素PX2并且在X轴方向上延伸的IIIA-IIIA切割线取得的箭头方向的断面。此外，图3B示出了沿在Y轴方向上延伸的IIIB-IIIB切割线取得的箭头方向的断面。
图4A至图4H分别示出了布置成两行两列的网格状的四个传感器像素PX1至PX4的平面配置示例。具体地，图4A至图4H分别示出了在图3A和图3B的每一个中示出的高度位置Lv1至Lv8处的平面配置。此外，图4I是示出了像素阵列单元111中的传感器像素PX1至PX4的布局图案的示例的示意图。在图4I中，Lv9指的是在图3A和图3B的每一个中示出的高度位置Lv9。Lv9是与包括在下面描述的ZAF遮光膜16的遮光膜形成层相对应的高度位置。在根据本实施方案的像素阵列单元111中，如图4I中示出的，在图4A至图4H中示出的传感器像素PX1至PX4用作最小单位并且沿X轴方向和Y轴方向重复排列。如图4I中示出的，然而，并非像素阵列单元111中的所有传感器像素PX2都必须是ZAF像素。如果在像素阵列单元111中任意选择的一些传感器像素PX2是ZAF像素，这就足够了。在图4I中，形成有ZAF遮光膜16的传感器像素PX2是ZAF像素。
传感器像素PX3和传感器像素PX4是分别具有与传感器像素PX1的配置基本上相同的配置的普通像素。因此，传感器像素PX3和传感器像素PX4包括光电转换单元PD3和PD4、第一至第三传输晶体管TG3A至TG3C和TG4A至TG4C、电荷保持单元MEM3和MEM4、放电晶体管OFG3和OFG4、放电单元OFD3和OFD4、缓冲器BUF3和BUF4、电源VDD等。此外，传感器像素PX3与传感器像素PX2共享垂直信号线VSL2、电荷电压转换单元FD2、复位晶体管RST2、放大晶体管AMP2和选择晶体管SEL2。传感器像素PX4与传感器像素PX1共享垂直信号线VSL1、电荷电压转换单元FD1、复位晶体管RST1、放大晶体管AMP1和选择晶体管SEL1。
如图3A和图3B中示出的，像素阵列单元111具有其中包括第一层LY1和第二层LY2的第一基板S1与包括第三层LY3的第二基板S2在接合界面K处接合在一起的结构。布线层在接合界面K处彼此接合。优选所谓的Cu-Cu接合使布线层彼此接合。在Cu-Cu接合中，例如，诸如Cu(铜)等的金属层的表面通过等离子体照射来活化并且彼此接合。
光电转换单元PD(PD1至PD4)等形成在像素阵列单元111的第一层LY1中。传感器像素PX1至PX4中的每一个在第一层LY1中包括半导体基板11和光电转换单元PD(PD1至PD4)。半导体基板11通过使用诸如Si(硅)等的半导体材料形成。光电转换单元PD(PD1至PD4)嵌入在半导体基板11中。此外，半导体基板11包括前表面11S1和与前表面11S1相对的后表面11S2。后表面11S2是接收来自外面的光的表面。后表面11S2设置有包括滤色器CF(CF1至CF4)的滤色器形成层(参照图3A、图3B和图4B)。滤色器CF(CF1至CF4)进一步地在相对于后表面11S2的相反侧上设置有片上透镜LS(LS1至LS4)(参照图3A、图3B和图4A)。此外，两个垂直沟槽栅极51和52的前端部与光电转换单元PD(PD1至PD4)接触(参照图3A、3B和4E)。两个垂直沟槽栅极51和52从传输栅极TRZ(TRZ1至TRZ4)的下部沿深度方向(+Z方向)延伸。传输栅极TRZ(TRZ1至TRZ4)设置在前表面11S1上。进一步地，传感器像素PX2是ZAF像素并且因此传感器像素PX2进一步地在后表面11S2和包括滤色器CF2的滤色器形成层之间包括遮光膜形成层。遮光膜形成层包括ZAF遮光膜16。
元件分离单元12进一步地设置在半导体基板11的第一层LY1中以包围光电转换单元PD(PD1至PD4)中的每一个(图3A、图3B和图4C)。元件分离单元12是在彼此相邻的传感器像素PX之间的边界位置处沿Z轴方向延伸以穿透半导体基板11并且包围每个光电转换单元PD的壁状构件。元件分离单元12电分离彼此相邻的传感器像素PX。此外，元件分离单元12防止由从相邻的传感器像素PX泄露的光进入每一个光电转换单元PD(PD1至PD4)引起的诸如颜色混合等噪声的产生。例如，元件分离单元12包括诸如氧化硅的绝缘材料。
例如，第一至第三传输晶体管TG1A至TG1C、TG2A至TG2C、TG3A至TG3C和TG4A至TG4C、电荷保持单元MEM1至MEM4、放电晶体管OFG1、OFG3和OFG4、放电单元OFD1、OFD3和OFD4、缓冲器BUF1至BUF4、电源VDD、电荷电压转换单元FD1至FD4等在传感器像素PX1至PX4的第二层LY2中形成(参照图3A、图3B和图4G)。需要注意的是，例如，电荷保持单元MEM1至MEM4位于传输栅极TRY1至TRY4、TRX1至TRX4和TRG1至TRG4的下方。
传感器像素PX1至PX4的第二层LY2设置有沿X轴方向并排布置的两个垂直沟槽栅极51和52(参照图3A、图3B、图4E和图4F)。垂直沟槽栅极51和52包括在电荷传输单元的一部分中。垂直沟槽栅极51和52分别连接光电转换单元PD1至PD4和传输栅极TRZ1至TRZ4。垂直沟槽栅极51和52充当用于将电荷通过缓冲器BUF1至BUF4从光电转换单元PD1至PD4传输到电荷保持单元MEM1至MEM4的路径。电荷保持单元MEM1至MEM4是传输目的地。需要注意的是，可以仅仅设置一个垂直沟槽栅极或可以设置三个以上的垂直沟槽栅极。
在垂直沟槽栅极51和52与后表面11S2之间设置有水平遮光膜13(参照图3A、图3B和图4D)。水平遮光膜13沿XY平面延伸以与Z轴方向上的垂直沟槽栅极51和52重叠。例如，水平遮光膜13连接到元件分离单元12的与后表面11S2相反的端部。如图4D中示出的，在水平遮光膜13的部分中设置有开口13K1至13K4以在Z轴方向上部分地分隔光电转换单元PD1至PD4。在光电转换单元PD1至PD4中生成的电荷分别通过开口13K1至13K4移动到垂直沟槽栅极51和52。需要注意的是，开口13K1至13K4在XY平面中的位置与在下面描述的水平遮光膜14中的开口14K1至14K4在XY平面中的位置不同。
进一步地在光电转换单元PD1至PD4和电荷保持单元MEM1至MEM4之间设置有水平遮光膜14(图3A、图3B和图4F)。水平遮光膜14沿XY平面延伸。与水平遮光膜13一样，水平遮光膜14是防止光进入电荷保持单元MEM1至MEM4的构件。水平遮光膜14抑制穿过光电转换单元PD1至PD4的光进入电荷保持单元MEM1至MEM4和噪声的产生。需要注意的是，来自后表面11B并且穿过光电转换单元PD1至PD4而没有被光电转换单元PD1至PD4吸收的光在水平遮光膜14上反射并且再次进入光电转换单元PD1至PD4。换句话说，水平遮光膜14也是反射器。水平遮光膜14通过使穿过光电转换单元PD1至PD4的光再次进入光电转换单元PD1至PD4来提高光电转换效率。然而，水平遮光膜14设置有允许由光电转换单元PD1至PD4生成的电荷穿过其中的开口14K(14K1至14K4)。垂直沟槽栅极51和52设置成分别延伸通过开口14K1至14K4。水平遮光膜14可以设置在像素阵列单元111的除了开口14K1至14K4之外的整个XY平面上。例如，水平遮光膜13和14中的每一个具有包括内层部分和包围其外周的外层部分的双层结构。例如，内层部分包括以下材料，该材料包括具有遮光特性的单质金属、金属合金、金属氮化物或金属硅化物中的至少一种。内层部分中包括的材料的更具体的示例包括Al(铝)、Cu(铜)、Co(钴)、W(钨)、Ti(钛)、Ta(钽)、Ni(镍)、Mo(钼)、Cr(铬)、Ir(铱)、铂铱、TiN(氮化钛)、钨硅化合物等。其中，Al(铝)是光学上最优选的材料。需要注意的是，内层部分可以包括石墨、有机材料等。例如，外层部分包括诸如SiOx(氧化硅)等绝缘材料。外层部分确保内层部分和半导体基板11之间的电气绝缘特性。
需要注意的是，例如，在XY平面上延伸的水平遮光膜13和14中的每一个可以通过以下方法形成：通过湿法蚀刻处理去除半导体基板11的一部分以在半导体基板11内部形成空间然后用上面描述的材料填充该空间。在湿法蚀刻处理中，例如，在半导体基板11包括Si{111}的情况下，通过使用预定的碱性水溶液进行利用蚀刻速率根据Si{111}的平面取向而不同的特性的晶体各向异性蚀刻。更具体地，在Si{111}基板中，利用<110>方向上的蚀刻速率相对于<111>方向上的蚀刻速率足够高的特性。这里，<111>方向是具有三个Si背键的方向。此外，<110>方向是具有一个或两个Si背键的方向。在本实施方案中，X轴方向与<110>方向相对应。作为预定的碱性水溶液，可应用诸如KOH、NaOH或CsOH等的无机溶液。可应用诸如EDP(乙二胺邻苯二酚水溶液(ethylenediamine pyrocatechol aqueous solution))、N2H4(肼(hydrazine))、NH4OH(氢氧化铵)或TMAH(氢氧化四甲基铵)等有机溶液。
此外，在本实施方案中，例如，半导体基板11属于P型(第一导电类型)并且光电转换单元PD和电荷保持单元MEM1至MEM4属于N型(第二导电类型)。
垂直信号线VSL1和VSL2、电荷电压转换单元FD1和FD2、复位晶体管RST1和RST2、放大晶体管AMP1和AMP2、选择晶体管SEL1和SEL2等形成在第三层LY3中(参照图3A、图3B和图4H)。
(传感器像素PX的操作)
接下来，参照图2至图4H等，描述传感器像素PX的操作。在除了作为ZAF像素的传感器像素PX2之外的作为普通像素的每一个传感器像素PX中，首先，基于系统控制单元115的驱动控制，在进行曝光之前，将高电平驱动信号提供给放电晶体管OFG和传输栅极TRZ中的每一个。这接通了放电晶体管OFG和传输栅极TRZ。这使得累积在光电转换单元PD中的电荷排出到放电单元OFD并且复位光电转换单元PD。
在复位光电转换单元PD之后，基于系统控制单元115的驱动控制，将低电平驱动信号提供给放电晶体管OFG和传输栅极TRZ中的每一个。这断开了放电晶体管OFG和传输栅极TRZ。这对像素阵列单元111中的所有传感器像素PX开始曝光并且在接收了来自被摄体的光的每一个光电转换单元PD中生成并且累积电荷。
在预定的曝光时间过去之后，在像素阵列单元111中的所有的传感器像素PX中，基于系统控制单元115的驱动控制，接通传输栅极TRZ和传输栅极TRY的驱动信号。在每一个传感器像素PX中，这将累积在光电转换单元PD中的电荷通过传输栅极TRZ和传输栅极TRY从光电转换单元PD传输到电荷保持单元MEM。电荷暂时保存在电荷保持单元MEM中。
随后，基于系统控制单元115的驱动控制，断开传输栅极TRZ和传输栅极TRY的驱动信号。然后，通过依次读出保存在各个传感器像素PX的电荷保持单元MEM中的电荷来执行读出操作。例如，针对像素阵列单元111的每一行，执行电荷的读出操作。具体地，对于要读出的每一行，传输栅极TRX和传输栅极TRG由驱动信号接通。这将保存在各个传感器像素PX的电荷保持单元MEM中的电荷逐行传输到各个电荷电压转换单元FD。
然后，在由驱动信号接通选择晶体管SEL的情况下，指示与保存在电荷电压转换单元FD中的电荷相对应的电平的电信号依次通过放大晶体管AMP和选择晶体管SEL并且经由垂直信号线VSL输出到列信号处理单元113。
[固态成像装置101的效果]
这样，根据本实施方案的固态成像装置101包括作为第一像素的传感器像素PX1和作为第二像素的传感器像素PX2。传感器像素PX1是普通像素。传感器像素PX2是ZAF像素。传感器像素PX1包括七条信号线SL1至SL7和分别连接到信号线SL1至SL7的七个栅电极。换句话说，传感器像素PX1包括放电晶体管OFG1的栅电极、第一至第三传输晶体管TG1A至TG1C的传输栅极TRZ1、TRY1、TRX1和TRG1、复位晶体管RST1的栅电极、放大晶体管AMP1的栅电极和选择晶体管SEL1的栅电极。作为第二像素，作为ZAF像素的传感器像素PX2包括六条信号线SL6至SL7和SL9至SL12以及分别连接到信号线SL6至SL7和SL9至SL12的六个栅电极。换句话说，传感器像素PX2包括第一至第三传输晶体管TG2A至TG2C的传输栅极TRZ2、TRY2、TRX2和TRG2、复位晶体管RST2的栅电极、放大晶体管AMP2的栅电极以及选择晶体管SEL2的栅电极。因此，在固态成像装置101中，连接到传感器像素PX2的信号线SL的数量少于连接到传感器像素PX1的信号线SL的数量。因此，对使整体配置小型化是有利的。
例如，在具有预定面积的区域在同一层中设置有更多的信号线SL的情况下，因为相邻的信号线SL具有更短的间隔，所以担心信号线SL之间短路。因此，为了保持相邻的信号线SL之间的间隔，必须进一步地减小每条信号线SL的线宽度。这种情况提出了每单位长度的每条信号线SL的电阻值增加的问题。此外，通过在不同层中设置多条信号线SL，可以避免信号线SL之间发生短路的问题和电阻值增加的问题。然而，这导致制造工艺的增加和固态成像装置的厚度的增加。
因此，根据本实施方案的固态成像装置101具有较少的连接到传感器像素PX2的信号线SL以避免上面描述的问题并且实现小型化。
需要注意的是，在作为ZAF像素的传感器像素PX2与另一普通像素共享电荷电压转换单元(FD)的情况下，担心在读出普通像素时从传感器像素PX2溢出的信号电荷流入共享的电荷电压转换单元并且该信号电荷作为噪声叠加在普通像素的信号上。为了避免这种现象，原本甚至期望为传感器像素PX2设置放电晶体管(OFG)，接通放电晶体管，并且防止从传感器像素PX2溢出的信号电荷从传感器像素PX2流到共享的电荷电压转换单元。然而，与根据本实施方案的固态成像装置101中的传感器像素PX2一样，尽管缺少放电晶体管，但是在读出共享电荷电压转换单元的其他普通像素的情况下，也可以通过调整电位的设计裕度来防止信号电荷流入共享的电荷电压转换单元。此外，除了传感器像素PX2不包括任意放电晶体管(OFG)之外，传感器像素PX2具有与其他普通像素的配置相同的配置。在传感器像素PX2中，这允许电荷保持单元MEM2具有与其他普通像素的其他特性基本上相同的特性(诸如饱和电容)。
<2.第一实施方案的变形例>
(2-1.第一变形例)
[像素阵列单元111A中的传感器像素PX的电路配置]
图5是示出了根据第一变形例的像素阵列单元111A中的传感器像素PX的电路配置的电路图并且与上面描述的第一实施方案中的图2相对应。此外，图6A和图6B分别示出了包括在像素阵列单元111A中的多个传感器像素PX中的四个传感器像素PX1至PX4的断面配置示例。图6A和图6B分别与上面描述的第一实施方案中的图3A和图3B相对应。进一步地，图7示出了图6A和图6B的每一个中示出的高度位置Lv7处的四个传感器像素PX1至PX4的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图7与上面描述的第一实施方案中的图4G相对应。需要注意的是，图6A示出了沿图7中示出的VIA-VIA切割线取得并且沿X轴方向延伸的箭头方向的断面，并且图6B示出了沿图7中示出的VIB-VIB切割线取得并且沿Y轴方向延伸的箭头方向的断面。
在像素阵列单元111A中，与在根据上面描述的第一实施方案的像素阵列单元111中一样，ZAF像素包括比用于普通像素的布线少一条的布线。在根据上面描述的第一实施方案的像素阵列单元111中，省略了作为ZAF像素的传感器像素PX2中的放电晶体管(OFG2)和连接到放电晶体管(OFG2)的栅电极的信号线(SL8)。相反，在根据第一变形例的像素阵列单元111A中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2和连接到放电晶体管OFG2的栅电极的信号线SL8。同时，传感器像素PX2不包括传输栅极TRX2和连接到传输栅极TRX2的信号线SL11。除了这一点之外，像素阵列单元111A具有与上面描述的像素阵列单元111的配置基本上相同的配置。
[像素阵列单元111A的作用和效果]
与在像素阵列单元111中一样，在像素阵列单元111A中，连接到传感器像素PX2的信号线的数量小于连接到传感器像素PX1的信号线的数量。因此，这对使整体配置小型化是有利的。
此外，在像素阵列单元111A中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2。这使得，即使在传感器像素PX2与另一普通像素共享电荷电压转换单元(FD)的情况下，也可以在读出普通像素时通过接通放电晶体管OFG2来防止从传感器像素PX2溢出的信号电荷流入共享的电荷电压转换单元。然而，在像素阵列单元111A中，传感器像素PX2不包括传输栅极TRX2。因此，电荷保持单元MEM2的饱和电容的上限低于像素阵列单元111中的传感器像素PX2的电荷保持单元MEM2的饱和电容的上限。
(2-2.第二变形例)
[像素阵列单元111B中的传感器像素PX的电路配置]
图8是示出了根据第二变形例的像素阵列单元111B中的传感器像素PX的电路配置的电路图并且与上面描述的第一实施方案中的图2相对应。此外，图9A和图9B分别示出了包括在像素阵列单元111B中的多个传感器像素PX中的四个传感器像素PX1至PX4的断面配置示例。图9A和图9B分别与上面描述的第一实施方案中的图3A和图3B相对应。进一步地，图10示出了在图9A和图9B的每一个中示出的高度位置Lv7处的四个传感器像素PX1至PX4的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图10与上面描述的第一实施方案中的图4G相对应。需要注意的是，图9A示出了沿图10中示出的IXA-IXA切割线取得并且沿X轴方向延伸的箭头方向的断面并且图9B示出了沿图10中示出的IXB-IXB切割线取得并且沿Y轴方向延伸的箭头方向的断面。
与在根据上面描述的第一实施方案的像素阵列单元中一样，在像素阵列单元111B中，ZAF像素包括比用于普通像素的布线少一条的布线。然而，在根据第二变形例的像素阵列单元111B中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2和连接到放电晶体管OFG2的栅电极的信号线SL8。同时，传感器像素PX2不包括包含传输栅极TRY2的第二传输晶体管TG2B和连接到传输栅极TRY2的信号线SL10。除了这一点之外，像素阵列单元111B具有与上面描述的像素阵列单元111的配置基本上相同的配置。
[像素阵列单元111B的作用和效果]
与在像素阵列单元111中一样，在像素阵列单元111B中，连接到传感器像素PX2的信号线的数量小于连接到传感器像素PX1的信号线的数量。因此，这对使整体配置小型化是有利的。
此外，在像素阵列单元111B中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2。这使得，即使在传感器像素PX2与另一普通像素共享电荷电压转换单元(FD)的情况下，也可以在读出普通像素时通过接通放电晶体管OFG2来防止从传感器像素PX2溢出的信号电荷流入共享的电荷电压转换单元。然而，在像素阵列单元111B中，传感器像素PX2不包括传输栅极TRY2。因此，电荷保持单元MEM2的饱和电容的上限低于像素阵列单元111中的传感器像素PX2的电荷保持单元MEM2的饱和电容的上限。由于类似的原因，像素阵列单元111B中的光电转换单元PD2的饱和电容的上限低于像素阵列单元111中的传感器像素PX2的光电转换单元PD2的饱和电容的上限。
(2-3.第三变形例)
[像素阵列单元111C中的传感器像素PX的电路配置]
图11是示出了根据第三变形例的像素阵列单元111C中的传感器像素PX的电路配置的电路图并且与上面描述的第一实施方案中的图2相对应。此外，图12A和图12B分别示出了包括在像素阵列单元111C中的多个传感器像素PX中的四个传感器像素PX1至PX4的断面配置示例。图12A和图12B分别与上面描述的第一实施方案中的图3A和图3B相对应。进一步地，图13示出了图12A和图12B的每一个中示出的高度位置Lv7处的四个传感器像素PX1至PX4的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图13与上面描述的第一实施方案中的图4G相对应。需要注意的是，图12A示出了沿图13中示出的XIIA-XIIA切割线取得并且沿X轴方向延伸的箭头方向的断面并且图12B示出了沿图13示出的XIIB-XIIB切割线取得并且沿Y轴方向延伸的箭头方向的断面。
与在根据上面描述的第一实施方案的像素阵列单元中一样，在像素阵列单元111C中，ZAF像素包括比用于普通像素的布线少一条的布线。然而，在根据第三变形例的像素阵列单元111C中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2和连接到放电晶体管OFG2的栅电极的信号线SL8。同时，传感器像素PX2不包括包含传输栅极TRZ2的第一传输晶体管TG2A和连接到传输栅极TRZ2的信号线SL9。除了这一点之外，像素阵列单元111C具有与上面描述的像素阵列单元111的配置基本上相同的配置。
[像素阵列单元111C的作用和效果]
与在像素阵列单元111中一样，在像素阵列单元111C中，连接到传感器像素PX2的信号线的数量小于连接到传感器像素PX1的信号线的数量。因此，这对使整体配置小型化是有利的。
此外，在像素阵列单元111C中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2。这使得，即使在传感器像素PX2与另一普通像素共享电荷电压转换单元(FD)的情况下，也可以在读出普通像素时通过接通放电晶体管OFG2来防止从传感器像素PX2溢出的信号电荷流入共享的电荷电压转换单元。然而，在像素阵列单元111C中，传感器像素PX2不包括传输栅极TRZ2。因此，电荷保持单元MEM2的饱和电容的上限低于像素阵列单元111中的传感器像素PX2的电荷保持单元MEM2的饱和电容的上限。由于类似的原因，像素阵列单元111C中的光电转换单元PD2的饱和电容的上限低于像素阵列单元111中的传感器像素PX2的光电转换单元PD2的饱和电容的上限。
(2-4.第四变形例)
[像素阵列单元111D中的传感器像素PX的电路配置]
图14是示出了根据第四变形例的像素阵列单元111D中的传感器像素PX的电路配置的电路图并且与上面描述的第一实施方案中的图2相对应。此外，图15A和图15B分别示出了包括在像素阵列单元111D中的多个传感器像素PX中的四个传感器像素PX1至PX4的断面配置示例。图15A和图15B分别与上面描述的第一实施方案中的图3A和图3B相对应。进一步地，图16示出了图15A和图15B的每一个中示出的高度位置Lv7处的四个传感器像素PX1至PX4的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图16与上面描述的第一实施方案中的图4G相对应。需要注意的是，图15A示出了沿图16中示出的XVA-XVA切割线取得并且沿X轴方向延伸的箭头方向的断面并且图15B示出了沿图16中示出的XVB-XVB切割线取得并且沿Y轴方向延伸的箭头方向的断面。
在像素阵列单元111D中，ZAF像素包括比用于普通像素的布线少两条的布线。在根据第四变形例的像素阵列单元111D中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2和连接到放电晶体管OFG2的栅电极的信号线SL8。同时，传感器像素PX2不包括包含传输栅极TRY2和传输栅极TRX2的第二传输晶体管TG2B、连接到传输栅极TRY2的信号线SL10以及连接到传输栅极TRX2的信号线SL11。除了这些点之外，像素阵列单元111D具有与上面描述的像素阵列单元111的配置基本上相同的配置。
[像素阵列单元111D的作用和效果]
在像素阵列单元111D中，与连接到传感器像素PX1的信号线相比，连接到传感器像素PX2的信号线少两条。因此，这对使整体配置小型化是更有利的。
此外，在像素阵列单元111D中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2。这使得，即使在传感器像素PX2与另一普通像素共享电荷电压转换单元(FD)的情况下，也可以在读出普通像素时通过接通放电晶体管OFG2来防止从传感器像素PX2溢出的信号电荷流入共享的电荷电压转换单元。然而，在像素阵列单元111D中，传感器像素PX2不包括传输栅极TRY2和传输栅极TRX2。因此，电荷保持单元MEM2的饱和电容的上限低于像素阵列单元111中的传感器像素PX2的电荷保持单元MEM2的饱和电容的上限。由于类似的原因，像素阵列单元111B中的光电转换单元PD2的饱和电容的上限低于像素阵列单元111中的传感器像素PX2的光电转换单元PD2的饱和电容的上限。
(2-5.第五变形例)
[像素阵列单元111E的传感器像素PX的电路配置]
图17是示出了根据第五变形例的像素阵列单元111E中的传感器像素PX的电路配置的电路图并且与上面描述的第一实施方案中的图2相对应。此外，图18A和图18B分别示出了包括在像素阵列单元111E中的多个传感器像素PX中的四个传感器像素PX1至PX4的断面配置示例。图18A和图18B分别与上面描述的第一实施方案中的图3A和图3B相对应。进一步地，图19示出了图18A和图18B的每一个中示出的高度位置Lv7处的四个传感器像素PX1至PX4的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图19与上面描述的第一实施方案中的图4G相对应。需要注意的是，图18A示出了沿图19中示出的XVIIIA-XVIIIA切割线取得并且沿X轴方向延伸的箭头方向的断面并且图18B示出了沿图19中示出的XVIIIB-XVIIIB切割线取得并且沿Y轴方向延伸的箭头方向的断面。
在像素阵列单元111E中，ZAF像素包括比用于普通像素的布线少三条的布线。在根据第五变形例的像素阵列单元111E中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2和连接到放电晶体管OFG2的栅电极的信号线SL8。同时，传感器像素PX2不包括包含传输栅极TRZ2的第一传输晶体管TG2A、包含传输栅极TRY2和传输栅极TRX2的第二传输晶体管TG2B、连接到传输栅极TRZ2的信号线SL9、连接到传输栅极TRY2的信号线SL10以及连接到传输栅极TRX2的信号线SL11。因此，作为ZAF像素的传感器像素PX2充当非全局快门像素并且不包括MEM2。在传感器像素PX2中，通过滚动来执行曝光和电荷的传输。为了实现这一点，像素阵列单元111E被设计成将通过光电转换单元PD2中的光电转换生成的信号电荷通过扩散传输到半导体基板11的前表面11S1。换句话说，光电转换单元PD2延伸至靠近传输栅极TRG2的区域。除了这些点之外，像素阵列单元111E具有与上面描述的像素阵列单元111的配置基本上相同的配置。
[像素阵列单元111E的作用和效果]
在像素阵列单元111E中，与连接到传感器像素PX1的信号线SL相比，连接到传感器像素PX2的信号线SL少三条。因此，这对使整体配置小型化是更有利的。
此外，在像素阵列单元111E中，作为ZAF像素的传感器像素PX2包括放电晶体管OFG2。这使得，即使在传感器像素PX2与另一普通像素共享电荷电压转换单元(FD)的情况下，也可以在读出普通像素时通过接通放电晶体管OFG2来防止从传感器像素PX2溢出的信号电荷流入共享的电荷电压转换单元。
(2-6.第六变形例)
[像素阵列单元111F中的传感器像素PX的电路配置]
图20是示出了根据第六变形例的像素阵列单元111F中的传感器像素PX的电路配置的电路图并且与上面描述的第一实施方案中的图2相对应。此外，图21A和图21B分别示出了包括在像素阵列单元111F中的多个传感器像素PX中的四个传感器像素PX1至PX4的断面配置示例。图21A和图21B分别与上面描述的第一实施方案中的图3A和图3B相对应。进一步地，图22示出了图21A和图21B的每一个中示出的高度位置Lv7处的四个传感器像素PX1至PX4的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图22与上面描述的第一实施方案中的图4G相对应。需要注意的是，图21A示出了沿图22中示出的XXIA-XXIA切割线取得并且沿X轴方向延伸的箭头方向的断面并且图21B示出了沿图22中示出的XXIB-XXIB切割线取得并且沿Y轴方向延伸的箭头方向的断面。
在像素阵列单元111F中，ZAF像素包括比用于普通像素的布线少四条的布线。在根据第六变形例的像素阵列单元111F中，作为ZAF像素的传感器像素PX2不包括放电晶体管OFG2、连接到放电晶体管OFG2的栅电极的信号线SL8、包含传输栅极TRZ2的第一传输晶体管TG2A、包含传输栅极TRY2和传输栅极TRX2的第二传输晶体管TG2B、连接到传输栅极TRZ2的信号线SL9、连接到传输栅极TRY2的信号线SL10以及连接到传输栅极TRX2的信号线SL11。因此，作为ZAF像素的传感器像素PX2充当非全局快门像素并且不包括MEM2。在传感器像素PX2中，通过滚动来执行曝光和电荷的传输。为了实现这一点，像素阵列单元111F被设计成将通过光电转换单元PD2中的光电转换生成的信号电荷通过扩散传输到半导体基板11的前表面11S1。换句话说，光电转换单元PD2延伸至靠近传输栅极TRG2的区域。
[像素阵列单元111F的作用和效果]
在像素阵列单元111F中，与连接到传感器像素PX1的信号线SL相比，连接到传感器像素PX2的信号线SL少四条。因此，这对使整体配置小型化仍然是更有利的。
<3.第二实施方案>
[固态成像装置201的配置]
图23示出了设置在根据本技术的第二实施方案的固态成像装置201的像素阵列单元中的多个传感器像素中的两个传感器像素PX1和PX2的电路配置示例并且与上面描述的第一实施方案中的图2相对应。
在上面描述的第一实施方案中，描述了其中层叠有光电转换单元和存储器的层叠型固态成像装置101。相反，在本实施方案中，描述了光电转换单元和存储器设置在同一层中的平面型固态成像装置201。从电路配置的角度来看，固态成像装置201与固态成像装置101显著不同之处在于固态成像装置201不包括层叠型固态成像装置101中包括的传输栅极TRZ。
图24示出了包括在固态成像装置201的像素阵列单元中的多个传感器像素PX中的两个传感器像素PX1和PX2的断面配置示例并且与在上面描述的第一实施方案中的图3A相对应。进一步地，图25示出了四个传感器像素PX1至PX4沿着前表面11S1的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图25与上面描述的第一实施方案中的图4G相对应。需要注意的是，图24示出了沿图25中示出的XXIV-XXIV切割线取得并且沿X轴方向延伸的箭头方向的断面。
如图24中示出的，遮光膜17靠近后表面11S2布置以沿着XY平面延伸，用于遮挡进入电荷保持单元MEM1和MEM2的光。沿厚度方向(Z轴方向)延伸的元件分离单元12设置在光电转换单元PD1和PD2周围。然而，元件分离单元12在从光电转换单元PD1和PD2到电荷保持单元MEM1和MEM2延伸的电荷传输路径中被部分去除。
与在根据上面描述的第一实施方案的固态成像装置101中一样，在根据本实施方案的固态成像装置201中，传感器像素PX2也是ZAF像素。这里，如图23至图25中的每一个示出的，传感器像素PX2没有设置放电晶体管OFG2、传输栅极TRY2和传输栅极TRX2以及与其连接的信号线SL8至SL10。
因此，在固态成像装置201中，连接到传感器像素PX2的信号线SL的数量小于连接到传感器像素PX1的信号线SL的数量。因此，这对使整体配置小型化是有利的。
<4.第二实施方案的变形例>
(4-1.第七变形例)
[固态成像装置201A]
图26是示出了根据第七变形例的固态成像装置201A的像素阵列单元中的传感器像素PX的电路配置的电路图并且与上面描述的第一实施方案中的图2相对应。此外，图27示出了包括在固态成像装置201A的像素阵列单元中的多个传感器像素PX中的两个传感器像素PX1和PX2的断面配置示例。进一步地，图28示出了四个传感器像素PX1至PX4沿着前表面11S1的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图28与上面描述的第一实施方案中的图4G相对应。需要注意的是，图27示出了沿图28中示出的XXVII-XXVII切割线取得并且沿X轴方向延伸的箭头方向的断面。
除了固态成像装置201A进一步地包括放电晶体管OFG2和与其连接的信号线SL8之外，固态成像装置201A具有与根据上面描述的第二实施方案的固态成像装置201的配置类似的配置。
(4-2.第八变形例)
[固态成像装置201B]
图29是示出了根据第八变形例的固态成像装置201B的像素阵列单元中的传感器像素PX的电路配置的电路图并且与上面描述的第一实施方案中的图2相对应。此外，图30示出了包括在固态成像装置201B的像素阵列单元中的多个传感器像素PX中的两个传感器像素PX1和PX2的断面配置示例。进一步地，图31示出了四个传感器像素PX1至PX4沿着前表面11S1的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图31与上面描述的第一实施方案中的图4G相对应。需要注意的是，图30示出了沿图31中示出的XXX-XXX切割线取得并且沿X轴方向延伸的箭头方向的断面。
除了固态成像装置201B进一步地包括放电晶体管OFG2、与其连接的信号线SL8、传输栅极TRY2以及与其连接的信号线SL9之外，固态成像装置201B具有与根据上面描述的第二实施方案的固态成像装置201的配置类似的配置。
(4-3.第九变形例)
[固态成像装置201C]
图32是示出了根据第九变形例的固态成像装置201C的像素阵列单元中的传感器像素PX的电路配置的电路图并且与上面描述的第一实施方案中的图2相对应。此外，图33示出了包括在固态成像装置201C的像素阵列单元中的多个传感器像素PX中的两个传感器像素PX1和PX2的断面配置示例。进一步地，图34示出了四个传感器像素PX1至PX4沿着前表面11S1的平面配置。四个传感器像素PX1至PX4以两行两列的网格形式布置。图34与上面描述的第一实施方案中的图4G相对应。需要注意的是，图33示出了沿图34中示出的XXXIII-XXXIII切割线取得并且沿X轴方向延伸的箭头方向的断面。
除了固态成像装置201C进一步地包括传输晶体管TRY2和与其连接的信号线SL9之外，固态成像装置201C具有与根据上面描述的第二实施方案的固态成像装置201的配置类似的配置。
<5.电子设备的应用示例>
图35是示出了作为应用本技术的电子设备的相机2000的配置示例的框图。
相机2000包括包含透镜组等的光学单元2001、应用上面描述的固态成像装置101等(以下称为固态成像装置101等)的成像装置(成像装置)2002和作为相机信号处理电路的DSP(数字信号处理器：Digital Signal Processor)电路2003。此外，相机2000还包括帧存储器2004、显示单元2005、记录单元2006、操作单元2007和电源单元2008。DSP电路2003、帧存储器2004、显示单元2005、记录单元2006、操作单元2007和电源单元2008通过总线2009彼此连接。
光学单元2001吸收来自被摄体的入射光(图像光)以在成像装置2002的成像表面上形成图像。成像装置2002将通过光学单元2001在成像表面上形成为图像的入射光的量转换成以像素为单位的电信号并且将转换的电信号作为像素信号输出。
例如，显示单元2005包括诸如液晶面板或有机EL面板的面板显示器并且显示由成像装置2002捕获的运动图像或静止图像。记录单元2006将由成像装置2002捕获的运动图像或静止图像记录在诸如硬盘或半导体存储器等记录介质中。
操作单元2007在用户的操作下发出关于相机2000的各种功能的操作指令。电源单元2008适当地向DSP电路2003、帧存储器2004、显示单元2005、记录单元2006和操作单元2007供给各种电源以用于这些供应目标的操作。
如上面描述的，使用上面描述的固态成像装置101等作为成像装置2002使得可以期望获得良好的图像。
<6.移动体的实际应用示例>
根据本公开的技术(本技术)适用于各种产品。例如，根据本公开的技术可以实现为安装在如汽车、电动车辆、混合动力电动车辆、摩托车、自行车、个人移动装置、飞机、无人机、船、机器人等任何类型的移动体上的装置。
图36是示出了作为可以应用根据本公开的实施方案的技术的移动体控制系统的示例的车辆控制系统的示意性配置示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图36所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，微型计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053被示出为综合控制单元12050的功能构成。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作以下装置的控制装置：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生装置；用于将驱动力传递至车轮的驱动力传递机构；用于调整车辆的转向角的转向机构；以及用于产生车辆的制动力的制动装置等。
车身系统控制单元12020根据各种程序控制设置到车身上的各种装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如车头灯、车尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，从作为钥匙的替代的便携式装置传输过来的无线电波或各种开关的信号能够输入至车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、电动窗装置和灯等。
车外信息检测单元12030检测关于具有车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031对车辆外部的图像进行成像，并且接收所拍摄的图像。在接收的图像的基础上，车外信息检测单元12030可以对诸如人、车辆、障碍物、标记或路面上的符号等物体执行检测处理或距这些物体的距离的检测处理。
成像部12031是光学传感器，其用于接收光并且输出与接收的光的光量对应的电信号。成像部12031可以输出电信号作为图像，或可以输出电信号作为关于测量距离的信息。此外，成像部12031接收的光可以是可见光，或可以是诸如红外线等不可见光。
车内信息检测单元12040检测关于车辆内部的信息。例如，车内信息检测单元12040与检测驾驶员状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括对驾驶员进行成像的相机。在从驾驶员状态检测部12041输入的检测信息的基础上，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的集中程度，或可以判断驾驶员是否正在打瞌睡。
微型计算机12051可以在关于车辆内部或外部的信息(该信息是由车外信息检测单元12030或车内信息检测单元12040获得的)的基础上计算驱动力产生装置、转向机构或制动装置的控制目标值，并向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现先进驾驶员辅助系统(ADAS：advanced driver assistancesystem)的功能的协同控制，该功能包括：车辆的碰撞避免或撞击减轻、基于车间距离的跟车行驶、车辆速度维持行驶、车辆碰撞警告或车辆偏离车道警告等。
此外，微型计算机12051可以执行旨在用于自动驾驶的协同控制，其在关于车辆内部或外部的信息(该信息是由车外信息检测单元12030或车内信息检测单元12040获得的)的基础上通过控制驱动力产生装置、转向机构或制动装置等使车辆自主行驶，而不依赖于驾驶员的操作等。
此外，微型计算机12051可以在关于车辆外部的信息(该信息是由车外信息检测单元12030获得的)的基础上向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以根据车外信息检测单元12030检测到的前方车辆或对向车辆的位置通过控制车头灯以从远光灯变为近光灯来执行旨在防止眩光的协同控制。
声音/图像输出部12052将声音和图像中的至少一种的输出信号传输到输出装置，该输出装置能够在视觉上或听觉上将信息通知车辆的乘客或车辆的外部。在图36的示例中，音频扬声器12061、显示部12062和仪表面板12063被示出为输出装置。例如，显示部12062可以包括车载显示器和平视显示器中的至少一者。
图37是示出了成像部12031的安装位置的示例的图。
在图37中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车辆内部挡风玻璃的上部上的位置。设置到前鼻上的成像部12101和设置到车辆内部挡风玻璃的上部上的成像部12105主要获得车辆12100的前方的图像。设置到侧视镜上的成像部12102和12103主要获得车辆12100的侧面的图像。设置到后保险杠或后门上的成像部12104主要获得车辆12100的后方的图像。设置到车辆内部挡风玻璃的上部上的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志或车道等。
顺便提及，图37示出了成像部12101至12104的拍摄范围的示例。成像范围12111表示设置到前鼻上的成像部12101的成像范围。成像范围12112和12113分别表示设置到侧视镜上的成像部12102和12103的成像范围。成像范围12114表示设置到后保险杠或后门上的成像部12104的成像范围。例如，通过叠加由成像部12101至12104拍摄的图像数据，获得从上方观看到的车辆12100的俯瞰图像。
成像部12101至12104中的至少一者可以具有获得距离信息的功能。例如，成像部12101至12104中的至少一者可以是由多个成像元件构成的立体相机，或可以是具有用于相位差检测的像素的成像元件。
例如，微型计算机12051可以在从成像部12101至12104获得的距离信息的基础上确定到成像范围12111到12114内的每个三维物体的距离和距离的时间变化(相对于车辆12100的相对速度)，从而提取最近的三维物体作为前方车辆，特别地，该三维物体存在于车辆12100的行驶路径上并且以预定速度(例如，等于或大于0千米/小时)在与车辆12100基本相同的方向上行驶。此外，微型计算机12051可以预先设定在前方车辆前方要保持的车间距离，并且执行自动制动控制(包括跟车停止控制)或自动加速控制(包括跟车启动控制)等。因此，可以执行旨在用于自动驾驶的协同控制，其使得车辆自主行驶而不依赖于驾驶员的操作等。
例如，微型计算机12051可以在从成像部12101至12104获得的距离信息的基础上将关于三维物体的三维物体数据分类为两轮车辆、标准尺寸车辆、大型车辆、行人、电线杆和其他三维物体的三维物体数据，提取分类后的三维物体数据，并使用所提取的三维物体数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以在视觉上识别的障碍物以及车辆12100的驾驶员难以在视觉上识别的障碍物。然后，微型计算机12051确定表示与每个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并通过驱动系统控制单元12010执行强制减速或避让转向。微型计算机12051由此可以辅助驱动以避免碰撞。
成像部12101至12104中的至少一者可以是检测红外线的红外摄像机。例如，微型计算机12051可以通过确定成像部12101至12104的拍摄图像中是否存在行人来识别行人。例如，通过在作为红外摄像机的成像部12101至12104的拍摄图像中提取特征点的程序以及通过对表示物体轮廓的一系列特征点执行图案匹配处理来确定是否是行人的程序来执行对行人的这种识别。当微型计算机12051确定成像部12101至12104的拍摄图像中存在行人并且因此识别出行人时，声音/图像输出部12052控制显示部12062，使得用于强调的方形轮廓线以叠加在识别出的行人上的方式显示。声音/图像输出部12052还可以控制显示部12062，使得表示行人的图标等显示在期望的位置处。
上面描述了可以应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术可以应用于上面描述的组件中的成像部12031。具体地，例如，图1A中示出的固态成像装置101等适用于成像部12031。通过将根据本公开的技术应用于成像部12031，可以期待车辆控制系统的优异操作。
<7.其他变形例>
虽然上面参照几个实施方案和变形例描述了本公开，但是本公开不限于上面描述的实施方案等。可以进行各种变形。例如，本公开不限于背面照射型图像传感器，也适用于前面照射型图像传感器。
此外，根据本公开的成像装置不限于检测可见光的光量分布并且将其获取为图像的成像装置，而且可以是将红外线、X射线、微粒等的入射量分布获取为图像的成像装置。
此外，根据本公开的成像装置也可以具有其中成像单元和信号处理单元或光学系统封装在一起的模块的形式。
此外，在上面描述的实施方案中，描述了存储器保持型全局快门方式的背面照射型图像传感器，但是本公开不限于此。例如，如图38和图39中的每一个中示出的固态成像装置301，也可以采用FD保持型全局快门方式的背面照射型图像传感器。在固态成像装置301中，电荷保存在电荷电压转换单元FD中而不是电荷保持单元MEM中。固态成像装置301还包括充当普通像素的传感器像素PX1和充当像面相位差像素的传感器像素PX2。需要注意的是，图38是示出了根据本公开的第八变形例的固态成像装置301的电路配置的电路图。图39是固态成像装置301中的半导体基板的前表面的平面配置的示意性平面图。在传感器像素PX2中，固态成像装置301没有设置放电晶体管OFG2。这减少了与其连接的信号线SL。
进一步地，例如，根据本公开的技术的固态成像装置可以具有与图40A中示出的固态成像装置101A和图40B中示出的固态成像装置101B的那些配置一样的配置。图40A是示出了根据本公开的第九变形例的固态成像装置101A的配置示例的框图。图40B是示出了根据本公开的第十变形例的固态成像装置101B的配置示例的框图。
在图40A中示出的固态成像装置101A中，数据存储单元119设置在列信号处理单元113和水平驱动单元114之间并且通过数据存储单元119将从列信号处理单元113输出的像素信号提供给信号处理单元118。
此外，图40B中的固态成像装置101B在列信号处理单元113和水平驱动单元114之间并列设置有数据存储单元119和信号处理单元118。在固态成像装置101B中，列信号处理单元113针对像素阵列单元111的每一列或针对像素阵列单元111的多个列执行A/D转换。A/D转换将模拟像素信号转换成数字像素信号。
此外，在上面描述的实施方案等中，示出了像面相位差检测像素被用作第二像素的情况，但是本公开不限于此。例如，第二像素可以是包括红外光信息获取像素和偏光器的偏光像素。图41和图42是分别示出了根据本公开的第十一变形例和第十二变形例的像素阵列单元111中的传感器像素PX1至PX4的布局图案的示意图。在图41中，在高度位置Lv2处，分别包括近红外滤色器NIR而不是滤色器CF2的NIR像素布置在作为第二像素的传感器像素PX2的位置处。近红外滤色器NIR选择性地透射近红外光。此外，在图42中，在高度位置Lv9处，布置有偏光器PL的偏光像素布置在作为第二像素的传感器像素PX2的位置处。然而，像素阵列单元111中的所有传感器像素PX2不一定都是NIR像素或偏光像素。如果在像素阵列单元111中任意选择的一些传感器像素PX2是NIR像素或偏光像素，那么这就足够了。
此外，在上面描述的实施方案等中，示出了第二像素不包括与包括在第一像素中的多个栅电极相对应的栅电极中的一部分的情况，但是本公开不限于此。例如，与充当第一像素的传感器像素PX1中的所有栅电极相对应的栅电极可以都包括在充当第二像素的传感器像素PX2中。在这种情况下，例如，如图43中示出的根据本公开第十三变形例的固态成像装置中的像素阵列单元111G中一样，有利的是避免提供连接到第二像素中的多个栅电极中的一部分的信号线。在像素阵列单元111G中，布置传输栅极TRZ2、TRY2和TRX2中的每一个并且未设置与其连接的布线(的一部分)。
在根据本公开的各个实施方案的成像装置和电子设备中，第二像素中的第二布线的数量小于第一像素中第一布线的数量。这使得可以使整体配置小型化，同时尽可能地确保第二像素所需要的操作性能。
此外，根据本公开的Si{111}基板指的是包括硅单晶并且具有由米勒指数符号中的{111}表示的晶面的基板或晶片。根据本公开的Si{111}基板还包括晶体取向偏移几度的基板或晶片。例如，晶体取向在最近的[110]方向上从{111}平面偏移几度。进一步地，Si{111}基板还包括以外延方法等在该基板或该晶片的一部分或整个表面上生长的硅单晶。
此外，在本公开的符号中，{111}平面是(111)平面、(-111)平面、(1-11)平面、(11-1)平面、(-1-11)平面、(-11-1)平面、(1-1-1)平面和(-1-1-1)平面的总称，它们是在对称性方面彼此等效的晶面。因此，例如，在本公开的说明书等中的Si{111}基板的描述也可以读出为Si(1-11)基板。这里，用负号代替用于表示负方向上的指数的米勒指数的条形符。
此外，本发明的描述中的<110>方向是[110]方向、[101]方向、[011]方向、[-110]方向、[1-10]方向、[-101]方向、[10-1]方向、[0-11]方向、[01-1]方向、[-1-10]方向、[-10-1]方向和[0-1-1]方向的总称，它们是在对称性方面彼此等效的晶面方向。<110>方向也可以读出为上面的任何一个。然而，在本公开中，在与元件形成表面正交的方向上和进一步地与该与元件形成表面正交的方向正交的方向(即，与元件形成表面平行的方向)上进行蚀刻。
表1展示了在作为本发明的Si{111}基板的晶面的{111}平面中建立<110>方向上的蚀刻的平面和取向的具体组合。
[表1]
Figure BDA0003658631750000391
如表1中示出的，存在96(＝8×12)种{111}平面和<110>方向的组合。然而，根据本公开的<110>方向限于与作为元件形成表面的{111}平面正交的方向和与元件形成表面平行的方向。换句话说，根据本公开的Si{111}基板的元件形成表面和在Si{111}基板上进行蚀刻的取向的组合选自表1中用○表示的组合中的任一个。
此外，在上面描述的第一实施方案中，示出了Si{111}基板用来使蚀刻在X轴方向上进行，但是蚀刻不在Y轴方向或Z轴方向上进行的情况。然而，本公开不限于此。如果蚀刻进行取向包括X轴方向和Y轴方向两者或X轴方向和Y轴方向中的任一个，这就足够了。此外，例如，如图44中示出的，Si{111}基板还包括前表面被处理成在<112>方向上具有偏角的基板。在偏角为19.47°以下的情况下，即使具有偏角的基板也保持了其中<110>方向(或具有一个Si背键的方向)上的蚀刻速率足够高于<111>方向(或具有三个Si背键的方向)上的蚀刻速率的关系。较大的偏角使得步骤数增加。这增大了微阶差的密度。因此，优选地，偏角为5°以下。需要注意的是，在图44的示例中描述了基板前表面在<112>方向上具有偏角的情况，但是基板前表面还可以在<110>方向上具有偏角。偏角在哪个方向上并不重要。此外，可以通过使用X射线衍射法、电子束衍射法、电子束反向散射衍射法等分析Si平面取向。Si背键的数量是由Si晶体结构确定的并且因此也可以通过分析Si平面取向分析背键的数量。
需要注意的是，在本说明书中描述的效果仅仅是示例性的，但是不限于该描述。可以存在其他效果。此外，本技术可以具有如下配置。
(1)一种成像装置，包括：
第一像素，其包括m(m表示大于或等于2的整数)条第一布线和分别连接到所述m条第一布线的m个第一栅电极；和
第二像素，其包括n(n表示小于m的自然数)条第二布线和分别连接到所述n条第二布线的n个第二栅电极。
(2)根据(1)所述的成像装置，其中
所述第一像素包括第一晶体管，所述第一晶体管包括所述第一栅电极，并且
所述第二像素包括第二晶体管，所述第二晶体管包括所述第二栅电极。
(3)根据(1)或(2)所述的成像装置，其中与所述m条第一布线中的一部分相对应的第一布线和与所述n条第二布线中的一部分相对应的第二布线是共享的公共布线。
(4)根据(3)所述的成像装置，其中
所述公共布线包括第一公共布线和第二公共布线，
所述第一像素包括第一复位晶体管和第一选择晶体管，所述第一复位晶体管包括连接到所述第一公共布线的所述第一栅电极，所述第一选择晶体管包括连接到所述第二公共布线的所述第一栅电极，并且
所述第二像素包括第二复位晶体管和第二选择晶体管，所述第二复位晶体管包括连接到所述第一公共布线的所述第二栅电极，所述第二选择晶体管包括连接到所述第二公共布线的所述第二栅电极。
(5)根据(1)至(4)中任一项所述的成像装置，其中
所述第一像素包括获取可见光信息的成像像素，并且
所述第二像素获取所述可见光信息以外的信息。
(6)根据(5)所述的成像装置，其中所述第二像素包括像面相位差检测像素、红外光信息获取像素或偏光器。
(7)根据(1)至(6)中任一项所述的成像装置，其中所述第一像素的形成区域的形状和所述第二像素的形成区域的形状基本上相同。
(8)根据(1)至(7)中任一项所述的成像装置，其中
所述第一像素进一步地包括第一光电转换单元和第一电荷电压转换单元，所述第一光电转换单元配置成通过光电转换生成第一电荷，所述第一电荷与接收到的光量相对应，所述第一电荷电压转换单元将所述第一电荷转换成电压信号，
所述第二像素进一步地包括第二光电转换单元和第二电荷电压转换单元，所述第二光电转换单元配置成通过光电转换生成第二电荷，所述第二电荷与接收到的光量相对应，所述第二电荷电压转换单元将所述第二电荷转换成电压信号，
所述第一像素在所述第一光电转换单元和所述第一电荷电压转换单元之间设置有p(p表示小于m的自然数)个第一晶体管，并且
所述第二像素在所述第二光电转换单元和所述第二电荷电压转换单元之间设置有q(q表示小于p且大于或等于0的整数)个第二晶体管。
(9)根据(8)所述的成像装置，其中所述第一像素包括全局快门像素，所述全局快门像素在所述第一光电转换单元和所述第一电荷电压转换单元之间进一步地包括电荷保持单元，所述电荷保持单元配置成保存所述第一电荷。
(10)一种电子设备，包括
成像装置，其中
所述成像装置包括
第一像素，其包括m(m表示大于或等于2的整数)条第一布线和分别连接到所述m条第一布线的m个第一栅电极，和
第二像素，其包括n(n表示小于m的自然数)条第二布线和分别连接到所述n条第二布线的n个第二栅电极。
本申请要求于2019年12月10日在日本专利局提交的日本专利申请第2019-222999号的优先权，其全部内容通过引用的方式并入本申请。
本领域技术人员应该理解的是，在所附权利要求或其等同物的范围内，依据设计要求和其他因素，可以进行各种修改、组合、子组合和变更。

Claims (10)

1.一种成像装置，包括：
第一像素，其包括m(m表示大于或等于2的整数)条第一布线和分别连接到所述m条第一布线的m个第一栅电极；和
第二像素，其包括n(n表示小于m的自然数)条第二布线和分别连接到所述n条第二布线的n个第二栅电极。
2.根据权利要求1所述的成像装置，其中
所述第一像素包括第一晶体管，所述第一晶体管包括所述第一栅电极，并且
所述第二像素包括第二晶体管，所述第二晶体管包括所述第二栅电极。
3.根据权利要求1所述的成像装置，其中与所述m条第一布线中的一部分相对应的第一布线和与所述n条第二布线中的一部分相对应的第二布线是共享的公共布线。
4.根据权利要求2所述的成像装置，其中
所述公共布线包括第一公共布线和第二公共布线，
所述第一像素包括第一复位晶体管和第一选择晶体管，所述第一复位晶体管包括连接到所述第一公共布线的所述第一栅电极，所述第一选择晶体管包括连接到所述第二公共布线的所述第一栅电极，并且
所述第二像素包括第二复位晶体管和第二选择晶体管，所述第二复位晶体管包括连接到所述第一公共布线的所述第二栅电极，所述第二选择晶体管包括连接到所述第二公共布线的所述第二栅电极。
5.根据权利要求1所述的成像装置，其中
所述第一像素包括获取可见光信息的成像像素，并且
所述第二像素获取所述可见光信息以外的信息。
6.根据权利要求5所述的成像装置，其中所述第二像素包括像面相位差检测像素、红外光信息获取像素或偏光器。
7.根据权利要求1所述的成像装置，其中所述第一像素的形成区域的形状和所述第二像素的形成区域的形状基本上相同。
8.根据权利要求1所述的成像装置，其中
所述第一像素进一步地包括第一光电转换单元和第一电荷电压转换单元，所述第一光电转换单元配置成通过光电转换生成第一电荷，所述第一电荷与接收到的光量相对应，所述第一电荷电压转换单元将所述第一电荷转换成电压信号，
所述第二像素进一步地包括第二光电转换单元和第二电荷电压转换单元，所述第二光电转换单元配置成通过光电转换生成第二电荷，所述第二电荷与接收到的光量相对应，所述第二电荷电压转换单元将所述第二电荷转换成电压信号，
所述第一像素在所述第一光电转换单元和所述第一电荷电压转换单元之间设置有p(p表示小于m的自然数)个第一晶体管，并且
所述第二像素在所述第二光电转换单元和所述第二电荷电压转换单元之间设置有q(q表示小于p且大于或等于0的整数)个第二晶体管。
9.根据权利要求8所述的成像装置，其中所述第一像素包括全局快门像素，所述全局快门像素在所述第一光电转换单元和所述第一电荷电压转换单元之间进一步地包括电荷保持单元，所述电荷保持单元配置成保存所述第一电荷。
10.一种电子设备，包括
成像装置，其中
所述成像装置包括
第一像素，其包括m(m表示大于或等于2的整数)条第一布线和分别连接到所述m条第一布线的m个第一栅电极，和
第二像素，其包括n(n表示小于m的自然数)条第二布线和分别连接到所述n条第二布线的n个第二栅电极。
CN202080081365.5A 2019-12-10 2020-11-27 成像装置和电子设备 Pending CN114731380A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-222999 2019-12-10
JP2019222999 2019-12-10
PCT/JP2020/044298 WO2021117511A1 (ja) 2019-12-10 2020-11-27 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
CN114731380A true CN114731380A (zh) 2022-07-08

Family

ID=76328963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080081365.5A Pending CN114731380A (zh) 2019-12-10 2020-11-27 成像装置和电子设备

Country Status (6)

Country Link
US (1) US20220408051A1 (zh)
EP (1) EP4075793A4 (zh)
JP (1) JPWO2021117511A1 (zh)
CN (1) CN114731380A (zh)
TW (1) TW202133411A (zh)
WO (1) WO2021117511A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202127649A (zh) * 2019-12-13 2021-07-16 日商索尼半導體解決方案公司 攝像裝置及電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5556823B2 (ja) * 2012-01-13 2014-07-23 株式会社ニコン 固体撮像装置および電子カメラ
JP2013157883A (ja) * 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
JP2015037102A (ja) * 2013-08-12 2015-02-23 株式会社東芝 固体撮像装置
JP6341675B2 (ja) * 2014-01-29 2018-06-13 キヤノン株式会社 固体撮像装置及びその駆動方法並びにそれを用いた撮像システム
US9699393B2 (en) * 2014-06-26 2017-07-04 Semiconductor Components Industries, Llc Imaging systems for infrared and visible imaging with patterned infrared cutoff filters
JP2016058559A (ja) * 2014-09-10 2016-04-21 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
CN113437102A (zh) 2015-02-27 2021-09-24 索尼公司 固态成像装置及电子装置
JP2019036770A (ja) * 2017-08-10 2019-03-07 キヤノン株式会社 撮像装置及び撮像システム
JP6728268B2 (ja) * 2018-04-26 2020-07-22 キヤノン株式会社 撮像装置、撮像システム、および、移動体

Also Published As

Publication number Publication date
JPWO2021117511A1 (zh) 2021-06-17
EP4075793A4 (en) 2023-01-04
WO2021117511A1 (ja) 2021-06-17
EP4075793A1 (en) 2022-10-19
TW202133411A (zh) 2021-09-01
US20220408051A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
CN112119503B (zh) 摄像装置、摄像装置的制造方法和电子设备
US11863892B2 (en) Imaging unit and electronic apparatus with first and second light blocking films
EP4064332A1 (en) Solid-state imaging device and electronic device
US20220415948A1 (en) Imaging device and electronic apparatus
WO2022181155A1 (ja) 撮像装置および電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
KR20210093859A (ko) 고체 촬상 장치 및 전자 기기
US20220159208A1 (en) Imaging device and electronic apparatus
US20230013149A1 (en) Solid-state image pickup device and electronic apparatus
EP4075793A1 (en) Imaging device and electronic apparatus
US20220239849A1 (en) Imaging device and electronic apparatus
US11997400B2 (en) Imaging element and electronic apparatus
CN114008783A (zh) 摄像装置
US12003878B2 (en) Imaging device
WO2023090053A1 (ja) 光検出装置及び電子機器
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
US20240234459A9 (en) Imaging device and electronic apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination