JP2016103513A - 撮像素子および撮像装置 - Google Patents

Abstract

【課題】画素毎に電荷保持部を設けた構成において、ＰＤの開口率を改善し、電荷保持部への漏れ込み光を低減させた撮像装置を提供すること。【解決手段】半導体層の裏面側に深さ方向に形成された光電変換部と、前記半導体層の表面側に第１の転送ゲートで接続された電荷保持部とフローティングディフュージョン領域とを備える複数の画素が２次元に配置された撮像装置であって、前記光電変換部と前記電荷保持部とを接続する第２の転送ゲートを備え、前記第２の転送ゲートが、前記半導体層の表面側から前記光電変換部に達する深さにまで形成された縦型ゲート電極であることを特徴とする。【選択図】図３

Description

本発明は、撮像素子および撮像装置に関し、特に電荷保持部を画素に設けた撮像素子および撮像装置に関する。

デジタルカメラやビデオカメラ等の撮像装置において、ＣＭＯＳ撮像素子などの固体撮像素子が広く使用されている。一般的なＣＭＯＳ型の固体撮像素子は、画素部にフォトダイオード（以下、ＰＤ）とフローティングディフュージョン（以下、ＦＤ）領域と、前記ＰＤから前記ＦＤ領域に電荷を転送するための転送トランジスタと、前記ＦＤ領域に転送された電荷を増幅する増幅部とを有している。

近年では、上記構成に加え、画素部に電荷保持部（画素メモリ）を形成し、すべての画素が同一の蓄積時刻となるグローバルシャッタ機能をＣＭＯＳ撮像素子で実現する構成が提案されている（特許文献１）。

また、近年ではゲート電極が半導体層の表面から前記半導体層の内部に埋め込まれて形成された「縦型トランジスタ」あるいは「ＶＴＧ」が提案されている（特許文献２）。

特開２００４−１１１５９０号公報 特開２０１０−１１４２７３号公報

しかしながら、ＣＭＯＳ撮像素子でグローバルシャッタを実現する場合、半導体層の入射光側に電荷保持部や遮光部材等の構成要素を配置していたため、ＰＤの開口率が損なわれていた。また、外部光の入射を遮ることは困難であるため、電荷保持部への漏れ込み光によって電荷が発生し、シェーディングや残像として画質を劣化させる要因となっていた。

本発明は、このような課題に鑑み、画素毎に電荷保持部を設けた構成において、ＰＤの開口率を改善し、電荷保持部への漏れ込み光を低減させた撮像装置を提供することを目的とする。

上記の目的を達成するために、本発明の撮像装置は、半導体層の裏面側に深さ方向に形成された光電変換部と、前記半導体層の表面側に第１の転送ゲートで接続された電荷保持部とフローティングディフュージョン領域とを備える複数の画素が２次元に配置された撮像装置であって、前記光電変換部と前記電荷保持部とを接続する第２の転送ゲートを備え、前記第２の転送ゲートが、前記半導体層の表面側から前記光電変換部に達する深さにまで形成された縦型ゲート電極であることを特徴とする。

本発明によれば、画素毎に電荷保持部を設けた固体撮像素子において、ＰＤの開口率を改善し、電荷保持部への漏れ込み光を低減させる効果を奏し、グローバルシャッタ機能を搭載した撮像装置の画質向上に資することができる。

本発明における撮像素子の全体構成を概略的に示す図 本発明における単位画素の回路構成を示す図 第１の実施形態における単位画素の断面構造を示す模式図 第２の実施形態における単位画素の断面構造を示す模式図 第３の実施形態における画素の構成を示す模式図 第４の実施形態における撮像装置の全体ブロック図

以下、図面を用いて本発明の好ましい実施の形態を説明する。

（実施例１）
図１は本発明の撮像素子の概略を示す図である。図１において撮像素子１００は、画素アレイ１０１と、画素アレイ１０１における行を選択する垂直選択回路１０２、画素アレイ１０１における列を選択する水平選択回路１０４を含む。また、画素アレイ１０１はＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタを備える一般的なベイヤー配列となっている。この画素アレイ１０１を構成する単位画素２００のうち垂直選択回路１０２によって選択される画素の信号を読み出す読み出し回路１０３、各回路の動作モードなどを外部から決定するためのシリアルインターフェース１０５を含んで構成される。

読み出し回路１０３は、信号を蓄積するメモリ、ゲインアンプ、ＡＤ変換器などを列毎に有する。なお、撮像素子１００は、図示された構成要素以外にも、例えば、垂直選択回路１０２、水平選択回路１０４、読み出し回路１０３等にタイミングを提供するタイミングジェネレータあるいは制御回路等を備える。

典型的には、垂直選択回路１０２は、画素アレイ１０１の複数の行を順に選択し読み出し回路１０３に読み出す。水平選択回路１０４は、読み出し回路１０３に読みだされた複数の画素信号を列毎に順に選択する。

図２は、図１に示す画素アレイ１０１を構成する単位画素２００を示す回路図である。図２に示すように、単位画素２００は、ＰＤ２０１、電荷保持部（ＭＥＭ）２０２、ＦＤ２０３、増幅部２０４、第１の転送スイッチ２０５、第２の転送スイッチ２０６、リセットスイッチ２０７、選択スイッチ２０８を含んで構成される。

ＰＤ２０１は、単位画素２００へ入射した光を受光し、その受光量に応じた信号電荷を生成する光電変換部として機能する。電荷保持部２０２は、ＰＤ２０１で生成された電荷を蓄積する。ＦＤ２０３は、電荷保持部２０２から転送された電荷を一時的に保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。増幅部２０４は、ソースフォロワＭＯＳトランジスタであり、ＦＤ２０３に保持した電荷に基づく電圧信号を増幅して、画素信号として出力する。

転送スイッチ２０５は、転送パルス信号φＴＸ１によって駆動され、ＰＤ２０１で生成された信号電荷を電荷保持部２０２に転送する。転送スイッチ２０６は、転送パルス信号φＴＸ２によって駆動され、電荷保持部２０２に保持された信号電荷をＦＤ２０３に転送する。リセットスイッチ２０７は、リセットパルス信号φＲＥＳによって駆動され、ＦＤ２０３の電位を基準電位ＶＤＤにリセットする。選択スイッチ２０８は、垂直選択パルス信号φＳＥＬによって駆動され、増幅部２０４で増幅された画素信号を垂直信号線２０９に出力する。

以上のような回路構成を有する撮像素子１００の回路上の動作については後述する。図３は本発明の第１の実施形態における単位画素２００の断面構造を模式的に示した図である。図３は図２における回路構成を半導体の断面構造として示している。

３０１はカラーフィルタであり、光が入射する受光面に形成されている。受光面には入射光を集光するマイクロレンズやＰＤへの漏れ光、迷光を遮蔽する遮光部材が形成されていてもよい。３０２は画素内のスイッチを駆動する配線や電源などの配線で、この例では３層の構成としている。半導体基板３０３にｐ型領域が形成され、その中にｎ型領域を形成する。この領域が受光部であるＰＤ２０１を形成する。本発明における撮像素子１００は、受光部が半導体基板の裏面側に形成され、回路部が半導体基板の表面側に形成されたいわゆる裏面照射構造となっている。

図３に示すように、本実施例では、１つの画素において半導体基板３０３の裏面側のＰＤ２０１に対し深さ方向に電荷保持部２０２、ＦＤ２０３が形成されている。さらに半導体基板３０３の表面側に第１の転送スイッチ２０５および第２の転送スイッチ２０６が形成され、それぞれＰＤ２０１と電荷保持部２０２とを、電荷保持部２０２とＦＤ２０３とを接続している。特に、第１の転送スイッチ２０５は半導体基板３０３の表面側から前記ＰＤ２０１へ埋め込まれて形成された縦型トランジスタとして構成されている。これにより、ＰＤ２０１が縦型トランジスタによって形成されるチャネルに接続されている。また、第２の転送スイッチ２０６は半導体基板３０３の表面側に形成された平面ゲート電極として構成されている。

次に電荷を読み出す動作について説明する。まず、リセットスイッチ２０７がオンの状態で第１の転送スイッチ２０５、第２の転送スイッチ２０６をオンにすることでＰＤ２０１、電荷保持部２０２、ＦＤ２０３をＶＤＤにリセットする。次に、第１の転送スイッチ２０５、第２の転送スイッチ２０６をオフにすることでＰＤ２０１の蓄積を開始する。

次に、第２の転送スイッチ２０６がオフのまま第１の転送スイッチ２０５をオンにすることでＰＤ２０１に蓄積された電荷を電荷保持部２０２へ転送し、所定時間経過後、第１の転送スイッチ２０５をオフにすることで蓄積および転送を終了する。これは撮像面の全画素で同時刻に行われる。その後、第２の転送スイッチ２０６をオンにして電荷保持部２０２の電荷をＦＤ２０３へ転送し、選択スイッチ２０８、垂直信号線２０９の電位変動を経て読み出し回路１０３へ読み出される。これは垂直選択回路１０２が画素アレイ１０１の特定行を選択する順に順次行われることで、画素アレイ１０１の全画素の電荷の読み出しを終了する。

なお、従来では電荷保持部２０２の電荷をＦＤ２０３へ読み出す間の漏れ光が画質に影響を与えていたが、本発明では漏れ光が抑制されるのでシェーディングや残像等の画質劣化を低減できる。その理由を以下に説明する。

ここで、半導体基板を構成するシリコンにおいて入射光がどの程度の深さまで侵入するかを見積もる。例えばＲ（赤フィルタ）の代表的な波長６００ｎｍでの吸収係数はおよそ２×１０の３乗ｃｍ−１であり、ここから１／ｅとなる侵入長は２．５μｍ程度と見積もられ、遮光特性が−１００ｄＢを遮光のひとつの目安とすると、約２９μｍとなる。同様に、Ｇ（緑フィルタ）の代表的な波長５３０ｎｍでの吸収係数はおよそ１０の４乗ｃｍ−１であり、侵入長は０．５μｍ、−１００ｄＢで約６μｍとなる。同様に、Ｂ（青フィルタ）の代表的な波長４５０ｎｍでの吸収係数はおよそ２×１０の４乗ｃｍ−１であり、侵入長は０．２５μｍ、−１００ｄＢで約３μｍとなる。

ここから、ＰＤ２０１と電荷保持部２０２との深さ方向の距離Ｄ、および第１の転送スイッチ２０５の長さを、侵入長の最も長いＲ（赤フィルタ）の約２９μｍより大きくすることで、電荷保持部２０２への漏れ光を抑制したグローバルシャッタ機能を実現できる。

従来の半導体基板３０３の平面方向に電荷保持部を設けた画素構造では、画素の微細化や多画素化が進むにつれて、画素サイズが微小になり、斜め入射光が増える。斜め入射光が増えることにより、電荷保持部への漏れ込み光によって電荷が発生し、シェーディングや残像として画質を劣化させる要因となる。これに対して、本実施例の構造では、半導体基板３０３の深さ方向に電荷保持部を形成するため、斜め入射光の影響を改善することが可能となる。また、電荷保持部等の部材を半導体基板の表面側に形成することで、ＰＤの開口率を向上させることが可能となる。

なお、前述の通り半導体基板を構成するシリコンやゲルマニウムの侵入長（吸収係数）に波長依存性があるため、ＰＤ２０１（ｎ型領域）の半導体基板３０３における深さをカラーフィルタ（入射光波長）に応じて変えることでより好適な構成となりうる。あるいは、光電変換を行うＰＤ２０１が有機光電変換部に置き換えられてもよい。

（実施例２）
図４は本発明の第２の実施形態における単位画素２００の断面構造を模式的に示した図である。本実施形態では、カラーフィルタ（入射光波長）に応じて第１の転送スイッチ２０５の半導体基板３０３における深さ方向の長さを第１の実施形態に対して異ならせている。なお、その他のＰＤ２０１や電荷保持部２０２等の構成、および電荷を読み出す動作については第１の実施形態と同様である。

具体的には図４（ａ）、図４（ｂ）に示すように、例えばＲの波長を検出する画素において半導体基板３０３の裏面側に形成するＰＤ２０１と半導体基板３０３の表面側に形成する電荷保持部２０２およびＦＤ２０３との距離Ｄ１を、例えばＧやＢの波長を検出する画素の距離Ｄ２よりも大きくすることが特徴である。その結果、第１の転送スイッチ２０５の深さ方向の長さについても画素に応じて異なる。この場合、画素ごとの高さの差は平坦膜等で埋めることが望ましい。

これは前述の通り半導体基板を構成するシリコンやゲルマニウムの侵入長（吸収係数）に波長依存性があるためであり、より半導体基板を透過する長波長側の画素における電荷保持部への漏れ込みを抑制することが目的である。

また、本発明における撮像装置はカラーフィルタの他に赤外吸収フィルタやダイクロイックミラー、偏光板、ローパスフィルタなど、撮像装置として要求される光学特性を実現する各種フィルタが備えられる。これらの各種フィルタの分光特性（透過率）に応じてＰＤ２０１の深さあるいは第１の転送スイッチ２０５の長さを変えることでより好適な構成となりうる。

（実施例３）
図５は本発明の第３の実施形態を説明するために画素アレイ１０１の構成を模式的に示した図である。本実施形態では、カラーフィルタ（入射光波長）に応じて半導体基板３０３の表面側に形成する電荷保持部２０２およびＦＤ２０３の位置を異ならせている。なお、半導体基板３０３の裏面側にＰＤ２０１が形成され、半導体基板３０３の表面側に電荷保持部２０２およびＦＤ２０３が形成される点は第１の実施形態と同様である。また電荷を読み出す動作についても第１の実施形態と同様である。

具体的には図５に示すように、本実施形態では、例えばＲやＧの波長を検出する画素において半導体基板３０３の表面側に形成する電荷保持部２０２およびＦＤ２０３を、例えばＢの波長を検出する画素の半導体基板３０３の表面側に形成することが特徴である。図５における矢印は第１の転送スイッチ２０５による電荷の転送方向を示している。

例えば、図５における（０、０）がＲの波長を検出する画素に相当し、以下（０、１）、（１、０）がＧの波長を検出する画素、（１、１）がＢの波長を検出する画素である。このように、各色の電荷保持部２０２およびＦＤ２０３を、カラーフィルタによらず、より短波長側のカラーフィルタを備える画素の表面側に形成するものである。

これは前述の通り半導体基板を構成するシリコンやゲルマニウムの侵入長（吸収係数）に波長依存性があるためである。このように半導体基板を透過しにくい短波長側の画素に電荷保持部を集約することで、シェーディングや残像として画質を劣化させる要因となる電荷保持部への漏れ込みを抑制する。

前述したように、例えばＲ（赤フィルタ）の代表的な波長６００ｎｍでの吸収係数はおよそ２×１０の３乗ｃｍ−１であり、ここから１／ｅとなる侵入長は２．５μｍ程度と見積もられ、遮光特性が−１００ｄＢを遮光のひとつの目安とすると、約２９μｍとなる。同様に、Ｂ（青フィルタ）の代表的な波長４５０ｎｍでの吸収係数はおよそ２×１０の４乗ｃｍ−１であり、侵入長は０．２５μｍ、−１００ｄＢで約３μｍとなる。したがって、本実施形態では、ＰＤ２０１と電荷保持部２０２およびＦＤ２０３との距離ＤはＢ（青フィルタ）で決まる約３μｍ程度であればよく、半導体基板３０３の厚みや製造上の制約を緩和することが可能となる。

（応用例）
前記第１〜第３の実施形態で説明した撮像素子１００をデジタルカメラに適用した実施形態について述べる。図６は、本発明の第４の実施形態における撮像装置６００の全体ブロック図である。

撮影レンズ６０１は、レンズ駆動回路６０２によってズーム制御、フォーカス制御、絞り制御などが行われ、被写体の光学像を撮像素子１００に結像させる。撮像素子１００は、第１〜第３のいずれかの実施形態で説明した構成を有し、撮影レンズ６０１により結像された被写体を画像信号に変換して出力する。

信号処理回路６０３は、撮像素子１００から出力される画像信号に対し、各種補正処理やデータ圧縮処理を施す。タイミング発生回路６０４は、撮像素子１００に各種駆動タイミング信号を供給する。全体制御・演算回路６０５は、各種演算処理を行うとともにデジタルカメラ全体を制御する。

メモリ６０６は、画像データ等を一時的に記憶する。表示回路６０７は、各種情報や撮影画像を表示する。半導体メモリ等の着脱可能な記録回路６０８は、画像データを記録する。操作回路６０９は、操作者による操作部材の操作を電気的に受け付ける。

以上、本発明の好ましい形態を説明したが、これらの形態に限定されるものではなくその要旨の範囲内で変形が可能である。

例えば、本発明における撮像装置は色が既知の光源環境下において、特にはＢや紫外領域の光源環境下で使用されることが電荷保持部への漏れ込みを抑制する上で望ましい。

１００ 撮像素子、１０１ 画素アレイ、１０２ 垂直選択回路、
１０３ 読み出し回路、１０４ 水平選択回路、１０５ シリアルインターフェース、
２００ 単位画素、２０１ フォトダイオード（ＰＤ）、
２０２ 電荷保持部（ＭＥＭ）、２０３ フローティングディフュージョン（ＦＤ）、
２０４ 増幅部、２０５ 第１の転送スイッチ、２０６ 第２の転送スイッチ、
２０７ リセットスイッチ、２０８ 選択スイッチ、２０９ 垂直信号線、
３０１ カラーフィルタ、３０２ 配線、３０３ 半導体基板、６００ 撮像装置、
６０１ 撮影レンズ、６０２ レンズ駆動回路、６０３ 信号処理回路、
６０４ タイミング発生回路、６０５ 全体制御・演算回路、６０６ メモリ、
６０７ 表示回路、６０８ 記録回路、６０９ 操作回路

Claims (6)

1. 半導体層の裏面側に深さ方向に形成された光電変換部と、
   前記半導体層の表面側に第１の転送ゲートで接続された電荷保持部とフローティングディフュージョン領域とを備える複数の画素が２次元に配置された撮像装置であって、
   前記光電変換部と前記電荷保持部とを接続する第２の転送ゲートを備え、
   前記第２の転送ゲートが、前記半導体層の表面側から前記光電変換部に達する深さにまで形成された縦型ゲート電極であることを特徴とする撮像装置。
2. 前記画素は、色フィルタを備え、前記色フィルタの分光透過率に応じて、前記光電変換部と前記電荷保持部および前記フローティングディフュージョン領域との深さ方向の距離を異ならせることを特徴とする請求項１に記載の撮像装置。
3. 前記画素は、色フィルタを備え、前記色フィルタの分光透過率に応じて、前記第２の転送ゲートの深さ方向の長さを異ならせることを特徴とする請求項１又は請求項２に記載の撮像装置。
4. 前記画素は、色フィルタを備え、前記電荷保持部が前記色フィルタによらず短波長側の前記色フィルタを備える画素の表面側に形成されることを特徴とする請求項１乃至請求項３の何れか一項に記載の撮像装置。
5. 前記色フィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）がベイヤー配列され、前記電荷保持部が前記Ｂ（青）の色フィルタを備える画素の表面側に形成されることを特徴とする請求項４に記載の撮像装置。
6. 前記画素は、色フィルタを備え、前記色フィルタの分光透過率に応じて、前記光電変換部の深さを異ならせることを特徴とする請求項１乃至請求項４の何れか一項に記載の撮像装置。