JP2008245217A - 固体撮像装置及び撮像装置 - Google Patents
固体撮像装置及び撮像装置 Download PDFInfo
- Publication number
- JP2008245217A JP2008245217A JP2007086889A JP2007086889A JP2008245217A JP 2008245217 A JP2008245217 A JP 2008245217A JP 2007086889 A JP2007086889 A JP 2007086889A JP 2007086889 A JP2007086889 A JP 2007086889A JP 2008245217 A JP2008245217 A JP 2008245217A
- Authority
- JP
- Japan
- Prior art keywords
- type region
- photoelectric conversion
- imaging device
- solid
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】半導体基板の深さ方向に複数の光電変換領域を積層した構造において、解像度を落とすことなく、多様な波長光の検出を可能とし、良好な色再現性を得る。
【解決手段】シリコン基板100内に電子を生成し蓄積するN型領域112と正孔を生成し蓄積するP型領域114とを積層し、N型領域112の表面側に正孔蓄積用のP+型層116を形成し、P型領域114の裏面側に電子蓄積用のN+型層118を形成している。そして、N型領域112に蓄積された電子はシリコン基板100の表面側に形成した読み出し手段によって読み出し、P型領域114に蓄積された正孔はシリコン基板100の裏面側に形成した読み出し手段によって読み出すことにより、分光感度の異なる光成分より光電変換によって生成した電子と正孔を適正に分離して読み出す。
【選択図】図1
【解決手段】シリコン基板100内に電子を生成し蓄積するN型領域112と正孔を生成し蓄積するP型領域114とを積層し、N型領域112の表面側に正孔蓄積用のP+型層116を形成し、P型領域114の裏面側に電子蓄積用のN+型層118を形成している。そして、N型領域112に蓄積された電子はシリコン基板100の表面側に形成した読み出し手段によって読み出し、P型領域114に蓄積された正孔はシリコン基板100の裏面側に形成した読み出し手段によって読み出すことにより、分光感度の異なる光成分より光電変換によって生成した電子と正孔を適正に分離して読み出す。
【選択図】図1
Description
本発明は、半導体基板に光電変換部を形成して被写体の撮像を行う固体撮像装置及び撮像装置に関する。
近年、CCDイメージセンサやCMOSイメージセンサに代表される固体撮像装置の開発が活発化しており、各種のカメラ装置や携帯電話機等に用いられている。
例えば、CMOSイメージセンサは、同一半導体基板上に、フォトダイオードを含む複数の画素を2次元方向に配置した撮像領域と、この撮像領域の外部に形成された周辺回路領域とを設けたものである。
そして、撮像領域には、各画素毎に、フォトダイオードの信号電荷をFD(フローティングデフュージョン)に読み出す読み出しトランジスタ(転送ゲート)、FDの電位に応じた画素信号を生成する増幅トランジスタ、画素信号を出力する画素を選択する選択トランジスタ、FDをリセットするリセットトランジスタ等の各種画素トランジスタを設け、各画素のフォトダイオードで検出した信号電荷を各画素トランジスタの駆動によって画素信号に変換し、画素列毎に設けた信号線より出力する。
例えば、CMOSイメージセンサは、同一半導体基板上に、フォトダイオードを含む複数の画素を2次元方向に配置した撮像領域と、この撮像領域の外部に形成された周辺回路領域とを設けたものである。
そして、撮像領域には、各画素毎に、フォトダイオードの信号電荷をFD(フローティングデフュージョン)に読み出す読み出しトランジスタ(転送ゲート)、FDの電位に応じた画素信号を生成する増幅トランジスタ、画素信号を出力する画素を選択する選択トランジスタ、FDをリセットするリセットトランジスタ等の各種画素トランジスタを設け、各画素のフォトダイオードで検出した信号電荷を各画素トランジスタの駆動によって画素信号に変換し、画素列毎に設けた信号線より出力する。
また、周辺回路領域には、画素アレイ部に各種の制御パルスを供給して画素信号の読み出しを制御する駆動制御回路、読み出された画素信号に対して各種の信号処理を行う信号処理回路、駆動電源を生成する電源制御回路等が設けられている。
また、半導体基板上には、絶縁膜、トランジスタの駆動電極膜、配線膜、遮光膜といった積層膜が順次形成され、さらに平坦化膜等を介してカラーフィルタ、マイクロレンズ等が形成されている。
このようなCMOSイメージセンサでは、各画素トランジスタの駆動によって各画素のフォトダイオードに蓄積した信号電荷を各画素毎に画素信号に変換し、これを画素列毎に出力して後段の信号処理回路に送り、ノイズ除去や信号処理等を施して出力する。
また、半導体基板上には、絶縁膜、トランジスタの駆動電極膜、配線膜、遮光膜といった積層膜が順次形成され、さらに平坦化膜等を介してカラーフィルタ、マイクロレンズ等が形成されている。
このようなCMOSイメージセンサでは、各画素トランジスタの駆動によって各画素のフォトダイオードに蓄積した信号電荷を各画素毎に画素信号に変換し、これを画素列毎に出力して後段の信号処理回路に送り、ノイズ除去や信号処理等を施して出力する。
また、このような固体撮像装置では、集光手段によって各画素のフォトダイオードに外光を効率的に入射させる構成となっており、集光手段として、オンチップレンズ、層内凹レンズ、層内凸レンズなどにより、集光効率を改善する技術が提案されてきている。
しかし近年では、レンズを組み合わせた集光技術をもってしても、単位画素サイズの縮小に伴う入射光の絶対量減少により、固体撮像装置の出力信号の元になる画素毎の電子数の減少を補うことはできなくなってきており、固体撮像装置の感度は低下してしまう傾向にある。そして、この感度低下は、信号出力と画素内で発生する固有のノイズである光ショットノイズや暗電流ノイズ、転送時に混入するノイズなどとの比(S/N比)を悪化させるため、画質の低下を招いている。
そこで、この感度低下を補うために、電子を電圧に変換する割合、いわゆる変換効率を高めているが、光ショットノイズや暗電流ノイズ、転送時などに混入するノイズも増幅してしまうため、S/N比は改善しないという問題がある。
しかし近年では、レンズを組み合わせた集光技術をもってしても、単位画素サイズの縮小に伴う入射光の絶対量減少により、固体撮像装置の出力信号の元になる画素毎の電子数の減少を補うことはできなくなってきており、固体撮像装置の感度は低下してしまう傾向にある。そして、この感度低下は、信号出力と画素内で発生する固有のノイズである光ショットノイズや暗電流ノイズ、転送時に混入するノイズなどとの比(S/N比)を悪化させるため、画質の低下を招いている。
そこで、この感度低下を補うために、電子を電圧に変換する割合、いわゆる変換効率を高めているが、光ショットノイズや暗電流ノイズ、転送時などに混入するノイズも増幅してしまうため、S/N比は改善しないという問題がある。
一方、感度を向上させる手法として、カラーフィルタで分光しない画素の信号を輝度信号として用いたり、S/N比が低い画素の信号をその画素の近くに存在する可視光だけでなく近赤外領域の波長の光も透過する画素、例えばホワイトフィルタやグレイフィルタを配置した画素、あるいはフィルタ無し画素等から得られるS/N比の高い信号に置き換える(いわゆるIRフィッティングという)などの手法が提案されている。
しかし、このような固体撮像装置において、画素毎に可視光を取得する画素と近赤外光を取得する画素を作り分けた場合には、その分、カラー画像を取得するための画素の数や密度が低下し、解像度(特に色解像度)が低下するという問題が生じる。
そこで、解像度を低下させること無しに入射光を有効活用して感度を向上させる技術として、シリコン基板中に分光特性の違う光電変換領域を積層する技術が提案されている(例えば特許文献1参照)。
特表2002−513145号公報
そこで、解像度を低下させること無しに入射光を有効活用して感度を向上させる技術として、シリコン基板中に分光特性の違う光電変換領域を積層する技術が提案されている(例えば特許文献1参照)。
しかしながら、上記従来技術では、シリコン基板の深さ方向に積層された複数の光電変換領域から並列に信号電荷を取り出す構造であるため、各光電変換領域間の色分離が不完全であり、色再現性が悪いという問題があった。
そこで本発明は、半導体基板の深さ方向に複数の光電変換領域を積層した構造において、良好な色再現性を得ることが可能であり、解像度を落とすことなく、多様な波長光の検出を可能にした固体撮像装置及び撮像装置を提供することを目的とする。
上述の目的を達成するため、本発明の固体撮像装置は、半導体基板に形成した受光面より光を入射して光電変換を行い、その光量に応じた信号電荷を生成し蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を読み出す読出し手段とを具備し、前記光電変換部は、正孔を生成し蓄積するP型領域と、電子を生成し蓄積するN型領域とが半導体基板内に積層して形成され、前記読出し手段は、前記P型領域に蓄積された正孔を読み出す第1の読み出し手段と、前記N型領域に蓄積された電子を読み出す第2の読み出し手段を有し、さらに前記第1の読み出し手段と前記第2の読み出し手段が、前記P型領域とN型領域の積層方向に対応して半導体基板の表面と裏面に分かれて配置されていることを特徴とする。
また本発明の撮像装置は、固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、前記固体撮像装置は、半導体基板に形成した受光面より光を入射して光電変換を行い、その光量に応じた信号電荷を生成し蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を読み出す読出し手段とを具備し、前記光電変換部は、正孔を生成し蓄積するP型領域と、電子を生成し蓄積するN型領域とが半導体基板内に積層して形成され、前記読出し手段は、前記P型領域に蓄積された正孔を読み出す第1の読み出し手段と、前記N型領域に蓄積された電子を読み出す第2の読み出し手段を有し、さらに前記第1の読み出し手段と前記第2の読み出し手段が、前記P型領域とN型領域の積層方向に対応して半導体基板の表面と裏面に分かれて配置されていることを特徴とする。
本発明の固体撮像装置及び撮像装置によれば、光電変換部をP型領域とN型領域との積層構造で形成し、さらにP型領域に蓄積された正孔を読み出す第1の読み出し手段と、N型領域に蓄積された電子を読み出す第2の読み出し手段を半導体基板の表面と裏面に振り分けて配置したことから、電子と正孔を適正に分離して読み出すことが可能となり、良好な色再現性を得ることができ、解像度を落とすことなく、多様な波長光の検出が可能となる効果がある。
図1は本発明の実施の形態による固体撮像装置で用いる光電変換部の構成を示す断面図である。
図示のように、この光電変換部110は、シリコン基板100内に、N型領域112とP型領域114とを積層したものである。
N型領域112は、シリコン基板100の表面側(受光面側)に形成されており、受光面からの入射光量に対応して、電子を生成し蓄積する。
P型領域114は、N型領域112の深層側(すなわち、シリコン基板100の裏面側)に形成されており、シリコン基板100の深層部に入射する光の光量に対応して、正孔を生成し蓄積する。
図示のように、この光電変換部110は、シリコン基板100内に、N型領域112とP型領域114とを積層したものである。
N型領域112は、シリコン基板100の表面側(受光面側)に形成されており、受光面からの入射光量に対応して、電子を生成し蓄積する。
P型領域114は、N型領域112の深層側(すなわち、シリコン基板100の裏面側)に形成されており、シリコン基板100の深層部に入射する光の光量に対応して、正孔を生成し蓄積する。
また、N型領域112の表面側に正孔蓄積用のP+型層116が形成され、P型領域114の裏面側に電子蓄積用のN+型層118が形成されている。
P+型層116はN型領域112用の正孔蓄積層として機能し、基板表面の暗電流を防止して、N型領域112に蓄積された電子を読み出す際に完全な読み出し(完全空乏化)を実現するHAD構造となっている。
また、N+型層118も同様に、P型領域114用の電子蓄積層として機能し、基板裏面の暗電流を防止して、P型領域114に蓄積された正孔を読み出す際に完全な読み出しを実現するHAD構造となっている。
なお、P+型層116はグランド電源GNDに接続され、N+型層118は電源電圧VDDに接続されている。
P+型層116はN型領域112用の正孔蓄積層として機能し、基板表面の暗電流を防止して、N型領域112に蓄積された電子を読み出す際に完全な読み出し(完全空乏化)を実現するHAD構造となっている。
また、N+型層118も同様に、P型領域114用の電子蓄積層として機能し、基板裏面の暗電流を防止して、P型領域114に蓄積された正孔を読み出す際に完全な読み出しを実現するHAD構造となっている。
なお、P+型層116はグランド電源GNDに接続され、N+型層118は電源電圧VDDに接続されている。
また、図2は図1に示す光電変換部のポテンシャル構造を示す説明図であり、縦軸(Y)方向にポテンシャル、横軸(X)方向に基板の深さを示している。
図示のように、ポテンシャルが低いN型領域112では電子が生成、蓄積され、ポテンシャルが高いP型領域114では正孔が生成、蓄積される。
また、このような光電変換部に入射する光は、その波長に応じて異なる入射深度を有するため、N型領域112とP型領域114とで異なる波長光の受光量に対応した信号電荷を生成、蓄積することができる。
図示のように、ポテンシャルが低いN型領域112では電子が生成、蓄積され、ポテンシャルが高いP型領域114では正孔が生成、蓄積される。
また、このような光電変換部に入射する光は、その波長に応じて異なる入射深度を有するため、N型領域112とP型領域114とで異なる波長光の受光量に対応した信号電荷を生成、蓄積することができる。
そこで、N型領域112で生成、蓄積された電子と、P型領域114で生成、蓄積された正孔を別々に読み出すことにより、2種類の信号を取り出すことができる。
例えば、図6に示すような一般的なベイヤー配列のRGB3原色カラーフィルタの場合、可視光に加えて近赤外光も透過する。そして、RGBの色成分光に比較して、近赤外光がシリコン基板100の深部に入射するため、RGBの色成分光は浅いN型領域112で光電変換を行い、近赤外光は深いP型領域114で光電変換を行うことができる。
例えば、図6に示すような一般的なベイヤー配列のRGB3原色カラーフィルタの場合、可視光に加えて近赤外光も透過する。そして、RGBの色成分光に比較して、近赤外光がシリコン基板100の深部に入射するため、RGBの色成分光は浅いN型領域112で光電変換を行い、近赤外光は深いP型領域114で光電変換を行うことができる。
そして、このような光電変換部に対し、N型領域112に蓄積された電子はシリコン基板100の表面側に形成した読み出し手段によって読み出し、P型領域114に蓄積された正孔はシリコン基板100の裏面側に形成した読み出し手段によって読み出すことにより、分光感度の異なる光成分より光電変換によって生成した電子と正孔を適正に分離して読み出すことが可能となり、良好な色再現性を得ることができる。
したがって、N型領域112で得られる電子を用いて通常のカラーイメージセンサと同様の信号処理を行うことにより、通常のカラー画像の撮影を行い、P型領域114で得られる正孔を用いて分光しないS/N比の高い輝度信号を取得し、IRフィッティング等の信号処理を行うことにより、感度の向上に利用することが可能である。
したがって、N型領域112で得られる電子を用いて通常のカラーイメージセンサと同様の信号処理を行うことにより、通常のカラー画像の撮影を行い、P型領域114で得られる正孔を用いて分光しないS/N比の高い輝度信号を取得し、IRフィッティング等の信号処理を行うことにより、感度の向上に利用することが可能である。
また、図2に示すように、N型領域112で生成される過剰電子、及びP型領域114で生成される過剰正孔は、互いにシリコン基板の表裏に分かれてオーバーフローする構造となっている。
具体的には、例えば後述するCMOSイメージセンサにおいて、N型領域112の過剰電子はシリコン基板100の表面側に形成された転送ゲートを通して表面側に形成されたフローティングデフュージョン部に漏洩し、さらに表面側のリセットゲートによって排出されるような構造となっている。
一方、P型領域114の過剰正孔はシリコン基板100の裏面側に形成された転送ゲートを通して裏面側に形成されたフローティングデフュージョン部に漏洩し、さらに裏面側のリセットゲートによって排出される。
具体的には、例えば後述するCMOSイメージセンサにおいて、N型領域112の過剰電子はシリコン基板100の表面側に形成された転送ゲートを通して表面側に形成されたフローティングデフュージョン部に漏洩し、さらに表面側のリセットゲートによって排出されるような構造となっている。
一方、P型領域114の過剰正孔はシリコン基板100の裏面側に形成された転送ゲートを通して裏面側に形成されたフローティングデフュージョン部に漏洩し、さらに裏面側のリセットゲートによって排出される。
以下、本発明をCMOSイメージセンサに適用した実施例について説明する。
図3は本発明の実施例を説明する列並列読出し方式CMOSイメージセンサの構成例を示すブロック図であり、図4は図3に示すCMOSイメージセンサの画素の構成例を示す回路図である。
なお、上述のように本例のイメージセンサにおいて、各画素は図1に示した2層構造の光電変換部が設けられており、1画素から2つの画素信号を取り出す構造となっているが、この構成については図3では省略し、図4で示している。
図3は本発明の実施例を説明する列並列読出し方式CMOSイメージセンサの構成例を示すブロック図であり、図4は図3に示すCMOSイメージセンサの画素の構成例を示す回路図である。
なお、上述のように本例のイメージセンサにおいて、各画素は図1に示した2層構造の光電変換部が設けられており、1画素から2つの画素信号を取り出す構造となっているが、この構成については図3では省略し、図4で示している。
図3において、撮像画素部1は、フォトダイオードや画素トランジスタを含む複数の画素11を2次元アレイ状に配置したものである。
タイミングジェネレータ2は、イメージセンサの各部に各種タイミング信号を供給するものである。
行走査回路3は、撮像画素部1の各画素列を列方向に走査し、各画素に各種の駆動パルスを供給することにより、各画素11の出力信号を各画素列毎に設けた垂直信号線12に出力する。
カラム回路5は、垂直信号線12より出力される画素信号に対し、CDS(Correlated Double Sampling;相関二重サンプリング)等の信号処理を行うものである。
列走査回路4は、カラム回路5を行方向に走査し、カラム回路5によって処理された1行分の画素信号を出力回路6に出力する。
出力回路6は、列走査回路4より出力される画素信号に対し、さらにDSP等による信号処理を行い、撮像信号として出力する。
タイミングジェネレータ2は、イメージセンサの各部に各種タイミング信号を供給するものである。
行走査回路3は、撮像画素部1の各画素列を列方向に走査し、各画素に各種の駆動パルスを供給することにより、各画素11の出力信号を各画素列毎に設けた垂直信号線12に出力する。
カラム回路5は、垂直信号線12より出力される画素信号に対し、CDS(Correlated Double Sampling;相関二重サンプリング)等の信号処理を行うものである。
列走査回路4は、カラム回路5を行方向に走査し、カラム回路5によって処理された1行分の画素信号を出力回路6に出力する。
出力回路6は、列走査回路4より出力される画素信号に対し、さらにDSP等による信号処理を行い、撮像信号として出力する。
また、図4に示すように、図1に示した2層構造の光電変換部を有する画素11は、受光量に応じた信号電荷を生成する2層構造のフォトダイオードPD1、PD2と、これらのフォトダイオードPD1、PD2に蓄積された信号電荷をフローティングデフュージョン部FD1、FD2に読み出す転送トランジスタTR1、TR2と、これらフローティングデフュージョン部FD1、FD2の電位変動を画素信号に変換する増幅トランジスタTR3、TR4と、フローティングデフュージョン部FD1、FD2の電位を電源電位にリセットするリセットトランジスタTR5、TR6とを有する。
行走査回路3から各画素11へは、転送トランジスタTR1、TR2を駆動するTG1、TG2、リセットトランジスタTR5、TR6を駆動するRST1、RST2、リセットトランジスタTR5、TR6及び増幅トランジスタTR3、TR4に基準電源を供給するSEL1、SEL2が供給される。
また、増幅トランジスタTR3からの画素信号は垂直信号線12Aに出力され、増幅トランジスタTR4からの画素信号は垂直信号線12Bに出力される。
行走査回路3から各画素11へは、転送トランジスタTR1、TR2を駆動するTG1、TG2、リセットトランジスタTR5、TR6を駆動するRST1、RST2、リセットトランジスタTR5、TR6及び増幅トランジスタTR3、TR4に基準電源を供給するSEL1、SEL2が供給される。
また、増幅トランジスタTR3からの画素信号は垂直信号線12Aに出力され、増幅トランジスタTR4からの画素信号は垂直信号線12Bに出力される。
また、図5は本例におけるイメージセンサの光電変換部周辺の素子構造の例を示す断面図である。
薄膜化されたシリコン基板30は、支持基板32上に配置されており、その上面(表面)に受光面30Aが形成されている。なお、図では省略しているが、受光面30Aの上層には多層配線等の積層膜を介して光学フィルタ、マイクロレンズが設けられている。
そして、このシリコン基板30には、図1に示した積層構造の光電変換部34が形成されている。すなわち、光電変換部34は、上からP+型層34A、N型領域34B、P型領域34C、N+型層34Dの4層構造となっている。
薄膜化されたシリコン基板30は、支持基板32上に配置されており、その上面(表面)に受光面30Aが形成されている。なお、図では省略しているが、受光面30Aの上層には多層配線等の積層膜を介して光学フィルタ、マイクロレンズが設けられている。
そして、このシリコン基板30には、図1に示した積層構造の光電変換部34が形成されている。すなわち、光電変換部34は、上からP+型層34A、N型領域34B、P型領域34C、N+型層34Dの4層構造となっている。
また、光電変換部34に隣接するシリコン基板30の表面には、ゲート絶縁膜(図示略)を介して転送トランジスタTR1のゲート電極36が形成されており、その外側にフローティングデフュージョン部FD1が形成されている。なお、フローティングデフュージョンFD1に隣接してリセットトランジスタTR5が形成され、また、フローティングデフュージョン部FD1には増幅トランジスタTR3のゲートが接続されているが、図5では省略している。
したがって、光電変換部34のN型領域34Bに蓄積された電子は、転送トランジスタTR1の作動により、フローティングデフュージョン部FD1に読み出され、増幅トランジスタTR3によって検出され、リセットトランジスタTR5によってリセットされる(なお、信号電荷の読出し時には、予めフローティングデフュージ部はリセットされる)。
したがって、光電変換部34のN型領域34Bに蓄積された電子は、転送トランジスタTR1の作動により、フローティングデフュージョン部FD1に読み出され、増幅トランジスタTR3によって検出され、リセットトランジスタTR5によってリセットされる(なお、信号電荷の読出し時には、予めフローティングデフュージ部はリセットされる)。
また、光電変換部34に隣接するシリコン基板30の裏面には、ゲート絶縁膜(図示略)を介して転送トランジスタTR2のゲート電極38が形成されており、その外側にフローティングデフュージョン部FD2が形成されている。なお、フローティングデフュージョンFD2に隣接してリセットトランジスタTR6が形成され、また、フローティングデフュージョン部FD2には増幅トランジスタTR4のゲートが接続されているが、図5では省略している。
したがって、光電変換部34のP型領域34Cに蓄積された正孔は、転送トランジスタTR2の作動により、フローティングデフュージョン部FD2に読み出され、増幅トランジスタTR4によって検出され、リセットトランジスタTR6によってリセットされる(なお、信号電荷の読出し時には、予めフローティングデフュージ部はリセットされる)。
したがって、光電変換部34のP型領域34Cに蓄積された正孔は、転送トランジスタTR2の作動により、フローティングデフュージョン部FD2に読み出され、増幅トランジスタTR4によって検出され、リセットトランジスタTR6によってリセットされる(なお、信号電荷の読出し時には、予めフローティングデフュージ部はリセットされる)。
また、このようなCMOSイメージセンサにおいて、カラーフィルタの配列は、例えば図6に示すように、ベイヤー配列とすることができる。図示のように、このカラーフィルタ400は、2×2=4画素内に、対角線方向に2つのGreenフィルタ400G、400Gが配置され、残りの画素にRedフィルタとBlueフィルタが1つずつ配置されている。
また、このようなフィルタを透過した光のうち、可視光はシリコン基板の比較的浅い部分で光電変換され、近赤外光はシリコン基板の比較的深い部分で光電変換されるため、可視光と近赤外光を分離して光電変換することができる。また、光電変換した信号電荷は、それぞれシリコン基板の表裏に設けた転送ゲート部より分かれて読み出される。
また、このようなフィルタを透過した光のうち、可視光はシリコン基板の比較的浅い部分で光電変換され、近赤外光はシリコン基板の比較的深い部分で光電変換されるため、可視光と近赤外光を分離して光電変換することができる。また、光電変換した信号電荷は、それぞれシリコン基板の表裏に設けた転送ゲート部より分かれて読み出される。
このようなCMOSイメージセンサでは、ベイヤー配列のカラーフィルタを全画素に配置してカラー画像の撮影を行うことができ、RGB3原色フィルタの一部を特別のIRフィルタ等に置き換える必要がないので、高解像度のイメージセンサを構成できる。また、IRカットフィルタが必要ないので小型化を達成できる。
また、オンチップIRカットフィルタのような複雑なプロセスを必要とせず、IRフィッティングのような信号処理技術と組み合わせることで高感度化が達成できる。
また、オンチップIRカットフィルタのような複雑なプロセスを必要とせず、IRフィッティングのような信号処理技術と組み合わせることで高感度化が達成できる。
なお、本例のように薄膜状のシリコン基板に光電変換部を形成し、表裏両面にトランジスタや配線を形成する方法としては、例えば最近のイメージセンサ製造技術において、いわゆる裏面照射型のイメージセンサを作成する場合等に採用される基板貼り付け工程や切削工程を組み合わせた方法を用いることが可能である。
例えば、シリコン基板の裏面にトランジスタや配線を形成した後、この面を支持基板と張り合わせ、その後、表面側を切削してシリコン基板を薄膜化して受光面を形成し、この表面側にトランジスタや配線層を形成するといった方法が利用できる。
例えば、シリコン基板の裏面にトランジスタや配線を形成した後、この面を支持基板と張り合わせ、その後、表面側を切削してシリコン基板を薄膜化して受光面を形成し、この表面側にトランジスタや配線層を形成するといった方法が利用できる。
以上、本発明による固体撮像装置の具体的な実施例について説明したが、本発明はさらに種々の変形が可能である。
例えば、上記実施例では、本発明をCMOSイメージセンサに適用した例について説明したが、本発明は例えばCCDイメージセンサ等の他の固体撮像装置に広く適用できるものである。例えばCCDイメージセンサの場合、シリコン基板の両面に読出し手段としてのCCD転送レジスタを設けて対応する。
また、固体撮像装置は1チップ上にイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。なお、本発明では、イメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素(制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等)と一体化された構成を撮像装置というものとする。
例えば、上記実施例では、本発明をCMOSイメージセンサに適用した例について説明したが、本発明は例えばCCDイメージセンサ等の他の固体撮像装置に広く適用できるものである。例えばCCDイメージセンサの場合、シリコン基板の両面に読出し手段としてのCCD転送レジスタを設けて対応する。
また、固体撮像装置は1チップ上にイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。なお、本発明では、イメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素(制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等)と一体化された構成を撮像装置というものとする。
以下、本発明を適用した撮像装置の具体例を説明する。
図7は上記実施例のイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図7において、撮像部310は、例えば図3に示したイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部320に出力する。
すなわち、撮像部310では、上述したイメージセンサの出力信号に対し、AGC(自動利得制御)、OB(オプティカルブラック)クランプ、CDS(相関二重サンプリング)、A/D変換といった処理を行い、デジタル撮像信号を生成して出力する。
図7は上記実施例のイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図7において、撮像部310は、例えば図3に示したイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部320に出力する。
すなわち、撮像部310では、上述したイメージセンサの出力信号に対し、AGC(自動利得制御)、OB(オプティカルブラック)クランプ、CDS(相関二重サンプリング)、A/D変換といった処理を行い、デジタル撮像信号を生成して出力する。
なお、本例では、撮像部310内で撮像信号をデジタル信号に変換してシステムコントロール部320に出力する例について示しているが、撮像部310からアナログ撮像信号をシステムコントロール部320に送り、システムコントロール部320側でデジタル信号に変換する構成であってもよい。
また、撮像部310内での具体的な制御動作や信号処理等も従来から種々の方法が提供されており、本発明の撮像装置において特に限定しないことは勿論である。
また、撮像部310内での具体的な制御動作や信号処理等も従来から種々の方法が提供されており、本発明の撮像装置において特に限定しないことは勿論である。
また、撮像光学系300は、鏡筒内に配置されたズームレンズ301や絞り機構302等を含み、イメージセンサの受光部に被写体像を結像させるものであり、システムコントロール部320の指示に基づく駆動制御部330の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
また、システムコントロール部320には、CPU321、ROM322、RAM323、DSP324、外部インターフェース325等が設けられている。
CPU321は、ROM322及びRAM323を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
DSP324は、撮像部310からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号(例えばYUV信号等)を生成する。
外部インターフェース325には、各種エンコーダやD/A変換器が設けられ、システムコントロール部320に接続される外部要素(本例では、ディスプレイ360、メモリ媒体340、操作パネル部350)との間で、各種制御信号やデータをやり取りする。
CPU321は、ROM322及びRAM323を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
DSP324は、撮像部310からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号(例えばYUV信号等)を生成する。
外部インターフェース325には、各種エンコーダやD/A変換器が設けられ、システムコントロール部320に接続される外部要素(本例では、ディスプレイ360、メモリ媒体340、操作パネル部350)との間で、各種制御信号やデータをやり取りする。
ディスプレイ360は、本カメラ装置に組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に画像データを伝送し、表示できる構成とすることも勿論可能である。
メモリ媒体340は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ341に対してメモリ媒体を交換可能なものとなっている。メモリ媒体340としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部350は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、CPU321は、この操作パネル部350からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
メモリ媒体340は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ341に対してメモリ媒体を交換可能なものとなっている。メモリ媒体340としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部350は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、CPU321は、この操作パネル部350からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
このようなカメラ装置に、本発明の固体撮像装置を適用することにより、高感度で高解像度の撮像装置を提供できる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。
また、本発明の固体撮像装置及び撮像装置において、撮像対象(被写体)としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。
この場合の装置構成としては、図7に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
この場合の装置構成としては、図7に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
100……シリコン基板、110……光電変換部、112……N型領域、114……P型領域、116……P+型層、118……N+型層。
Claims (18)
- 半導体基板に形成した受光面より光を入射して光電変換を行い、その光量に応じた信号電荷を生成し蓄積する光電変換部と、
前記光電変換部に蓄積された信号電荷を読み出す読出し手段とを具備し、
前記光電変換部は、正孔を生成し蓄積するP型領域と、電子を生成し蓄積するN型領域とが半導体基板内に積層して形成され、
前記読出し手段は、前記P型領域に蓄積された正孔を読み出す第1の読み出し手段と、前記N型領域に蓄積された電子を読み出す第2の読み出し手段を有し、
さらに前記第1の読み出し手段と前記第2の読み出し手段が、前記P型領域とN型領域の積層方向に対応して半導体基板の表面と裏面に分かれて配置されている、
ことを特徴とする固体撮像装置。 - 前記光電変換部は前記半導体基板の表面側にN型領域が形成され、前記半導体基板の裏面側にP型領域が形成されていることを特徴とする請求項1記載の固体撮像装置。
- 前記光電変換部は前記N型領域の表面側に正孔蓄積用のP+型層を有することを特徴とする請求項2記載の固体撮像装置。
- 前記光電変換部は前記P型領域の裏面側に電子蓄積用のN+型層を有することを特徴とする請求項2記載の固体撮像装置。
- 前記光電変換部は半導体基板上に1次元方向または2次元方向に配列された複数の画素内に形成されることを特徴とする請求項4記載の固体撮像装置。
- 前記半導体基板の受光面側に積層膜を介して光学フィルタが配置され、前記光電変化部のN型領域とP型領域に分光特性が異なる波長光が入射することを特徴とする請求項1記載の固体撮像装置。
- 前記光学フィルタにカラー画像を構成するための色成分光を透過するカラーフィルタを含むことを特徴とする請求項6記載の固体撮像装置。
- 前記光電変化部のN型領域で可視光を光電変換し、前記P型領域で近赤外光を光電変換することを特徴とする請求項6記載の固体撮像装置。
- 前記P型領域で得られる画素信号を他の画素信号に置き換えることにより、感度を向上させた画像信号を生成する処理を行うことを特徴とする請求項8記載の固体撮像装置。
- 固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、
前記固体撮像装置は、
半導体基板に形成した受光面より光を入射して光電変換を行い、その光量に応じた信号電荷を生成し蓄積する光電変換部と、
前記光電変換部に蓄積された信号電荷を読み出す読出し手段とを具備し、
前記光電変換部は、正孔を生成し蓄積するP型領域と、電子を生成し蓄積するN型領域とが半導体基板内に積層して形成され、
前記読出し手段は、前記P型領域に蓄積された正孔を読み出す第1の読み出し手段と、前記N型領域に蓄積された電子を読み出す第2の読み出し手段を有し、
さらに前記第1の読み出し手段と前記第2の読み出し手段が、前記P型領域とN型領域の積層方向に対応して半導体基板の表面と裏面に分かれて配置されている、
ことを特徴とする撮像装置。 - 前記光電変換部は前記半導体基板の表面側にN型領域が形成され、前記半導体基板の裏面側にP型領域が形成されていることを特徴とする請求項10記載の撮像装置。
- 前記光電変換部は前記N型領域の表面側に正孔蓄積用のP+型層を有することを特徴とする請求項11記載の撮像装置。
- 前記光電変換部は前記P型領域の裏面側に電子蓄積用のN+型層を有することを特徴とする請求項11記載の撮像装置。
- 前記光電変換部は半導体基板上に1次元方向または2次元方向に配列された複数の画素内に形成されることを特徴とする請求項13記載の撮像装置。
- 前記半導体基板の受光面側に積層膜を介して光学フィルタが配置され、前記光電変化部のN型領域とP型領域に分光特性が異なる波長光が入射することを特徴とする請求項10記載の撮像装置。
- 前記光学フィルタにカラー画像を構成するための色成分光を透過するカラーフィルタを含むことを特徴とする請求項15記載の撮像装置。
- 前記光電変化部のN型領域で可視光を光電変換し、前記P型領域で近赤外光を光電変換することを特徴とする請求項15記載の撮像装置。
- 前記P型領域で得られる画素信号を他の画素信号に置き換えることにより、感度を向上させた画像信号を生成する処理を行うことを特徴とする請求項17記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086889A JP2008245217A (ja) | 2007-03-29 | 2007-03-29 | 固体撮像装置及び撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086889A JP2008245217A (ja) | 2007-03-29 | 2007-03-29 | 固体撮像装置及び撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008245217A true JP2008245217A (ja) | 2008-10-09 |
Family
ID=39915944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007086889A Pending JP2008245217A (ja) | 2007-03-29 | 2007-03-29 | 固体撮像装置及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008245217A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5190537B2 (ja) * | 2009-02-23 | 2013-04-24 | パナソニック株式会社 | 撮像素子及びそれを備えた撮像装置 |
JP2013515405A (ja) * | 2010-06-01 | 2013-05-02 | 博立▲碼▼杰通▲訊▼(深▲せん▼)有限公司 | マルチスペクトル感光部材およびその製作方法 |
US9876047B2 (en) | 2015-12-15 | 2018-01-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and information processing apparatus |
US10276609B2 (en) | 2016-01-25 | 2019-04-30 | Canon Kabushiki Kaisha | Semiconductor device and information processing system |
KR20220103202A (ko) * | 2019-12-09 | 2022-07-21 | 배시스템즈 이미징 솔루션스 아이엔씨. | 소형 픽셀 높은 동적범위 픽셀 센서 |
-
2007
- 2007-03-29 JP JP2007086889A patent/JP2008245217A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5190537B2 (ja) * | 2009-02-23 | 2013-04-24 | パナソニック株式会社 | 撮像素子及びそれを備えた撮像装置 |
JP2013515405A (ja) * | 2010-06-01 | 2013-05-02 | 博立▲碼▼杰通▲訊▼(深▲せん▼)有限公司 | マルチスペクトル感光部材およびその製作方法 |
KR101461405B1 (ko) * | 2010-06-01 | 2014-11-13 | 볼리 미디어 커뮤니케이션스 (센젠) 캄파니 리미티드 | 다중 스펙트럼 감광소자 및 그 제작 방법 |
KR101517798B1 (ko) * | 2010-06-01 | 2015-05-06 | 볼리 미디어 커뮤니케이션스 (센젠) 캄파니 리미티드 | 다중 스펙트럼 감광소자 및 그 제작 방법 |
EP2509108A4 (en) * | 2010-06-01 | 2017-12-27 | Boly Media Communications (Shenzhen) Co., Ltd | Multi-spectral optical sensor and manufacturing method thereof |
US10008522B2 (en) | 2010-06-01 | 2018-06-26 | Boly Media Communications (Shenzen) Co., Ltd. | Multi-spectrum photosensitive device and manufacturing method thereof |
US9876047B2 (en) | 2015-12-15 | 2018-01-23 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and information processing apparatus |
US10276609B2 (en) | 2016-01-25 | 2019-04-30 | Canon Kabushiki Kaisha | Semiconductor device and information processing system |
KR20220103202A (ko) * | 2019-12-09 | 2022-07-21 | 배시스템즈 이미징 솔루션스 아이엔씨. | 소형 픽셀 높은 동적범위 픽셀 센서 |
KR102507138B1 (ko) * | 2019-12-09 | 2023-03-06 | 배시스템즈 이미징 솔루션스 아이엔씨. | 소형 픽셀 높은 동적범위 픽셀 센서 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6987950B2 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
JP5082528B2 (ja) | 固体撮像装置及び撮像装置 | |
KR102369398B1 (ko) | 고체 촬상 장치 및 그 구동 방법, 및 전자 기기 | |
KR102398120B1 (ko) | 고체 촬상 소자 및 그 제조 방법, 및 전자 기기 | |
JP6440844B2 (ja) | 固体撮像装置 | |
WO2017126326A1 (ja) | 固体撮像装置およびその駆動方法、並びに電子機器 | |
US8947572B2 (en) | Dual-sided image sensor | |
TWI401795B (zh) | 固體攝像裝置、固體攝像裝置之製造方法、固體攝像裝置之驅動方法、及電子機器 | |
JP4154165B2 (ja) | 光電変換素子及びそれを用いた固体撮像装置、カメラ及び画像読み取り装置 | |
KR20080091023A (ko) | 고체 촬상 장치 및 촬상 장치 | |
US20080174689A1 (en) | Solid state imaging device and imaging apparatus | |
JP2008060476A (ja) | 固体撮像装置および電子情報機器 | |
US20220336508A1 (en) | Image sensor, camera assembly and mobile terminal | |
JP2009049525A (ja) | 撮像装置及び信号処理方法 | |
JP2008245217A (ja) | 固体撮像装置及び撮像装置 | |
JP5358747B2 (ja) | 裏面照射型固体撮像素子及びその製造方法並びに撮像装置 | |
JP2016103513A (ja) | 撮像素子および撮像装置 | |
JP2009049524A (ja) | 撮像装置及び信号処理方法 | |
JP4479734B2 (ja) | 固体撮像装置及び撮像装置 | |
JP2023067988A (ja) | 撮像素子 | |
JP2008228021A (ja) | 固体撮像装置及び撮像装置 | |
JP2008211006A (ja) | 固体撮像装置及びその製造方法 | |
JP2016076886A (ja) | 撮像装置及びその形成方法 | |
JP2007201713A (ja) | カラー画像撮像装置及び固体撮像素子 |