JP6440844B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置に関する。

従来から、被写体の動きを検出する動き検出の技術がある。従来の動き検出では、予め定めたフレームの間隔で撮影したそれぞれの画像の差分をとることによって、動いている被写体を捕らえている。このため、従来の動き検出では、被写体の動きをフレームの間隔でしか検出することができない。つまり、被写体の動きを逐次検出することができない。

そこで、近年では、例えば、非特許文献１に開示されたように、被写体の動きに応じた信号の変化を検出することによって、被写体の動きを逐次検出する動き検出と、通常の撮影とを両立する固体撮像装置の技術が提案されている。非特許文献１に提案された固体撮像装置では、それぞれの画素に、入射した光を光電変換する１個の光電変換素子（フォトダイオード）を備え、通常の撮影による電荷信号を読み出すＡＰＳ（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ）読み出しと、動き検出のための電荷信号を読み出すＡＥＲ（Ａｄｄｒｅｓｓ Ｅｖｅｎｔ Ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）読み出しとを非同期に行うことができる。

非特許文献１に提案された固体撮像装置では、動き検出の際に、フォトダイオードが光電変換している電荷信号の時間的な変化を検出し、電荷信号の大きさが予め定めた閾値を超えた画素からのみ、電荷信号が変化した方向、つまり、電荷信号の大きさの増減を表すパルス信号をＡＥＲ読み出しで出力している。このとき、ＡＥＲ読み出しによって出力されるパルス信号には、パルス信号を出力する画素、つまり、被写体の動きを検出した画素の位置を表すアドレス情報も付加されている。

これにより、非特許文献１に提案された固体撮像装置では、被写体の動きを検出した画素の位置を、通常の撮影において電荷信号を読み出すフレームのタイミングとは関係しない非同期のタイミングで抽出することができる。このことにより、非特許文献１に提案された固体撮像装置では、通常の撮影におけるフレームレートよりも高速に、動いている被写体を捕らえることができる。

"Ａ ２４０×１８０ １０ｍＷ １２ｕｓ ｌａｔｅｎｃｙ ｓｐａｒｓｅ−ｏｕｔｐｕｔ ｖｉｓｉｏｎ ｓｅｎｓｏｒ ｆｏｒ ｍｏｂｉｌｅ ａｐｐｌｉｃａｔｉｏｎｓ"， ＶＬＳＩ Ｃｉｒｃｕｉｔｓ （ＶＬＳＩＣ）， ２０１３ Ｓｙｍｐｏｓｉｕｍ ｏｎ， Ｐｕｂｌｉｃａｔｉｏｎ Ｙｅａｒ： ２０１３， Ｐａｇｅ（ｓ）： Ｃ１８６ − Ｃ１８７

しかしながら、非特許文献１に提案された固体撮像装置では、電荷信号が変化した方向を検出する論理回路や、パルス信号にアドレス情報を付加するための論理回路を、それぞれの画素に備える必要がある。このため、非特許文献１に提案された固体撮像装置では、画素への論理回路の追加に伴って、フォトダイオードの面積を小さくすることが必要になってしまう。これにより、非特許文献１に提案された固体撮像装置では、フォトダイオードが入射した光を光電変換する電荷信号のレベルが低下してしまう。このため、非特許文献１に提案された固体撮像装置では、ＡＰＳ読み出しによって読み出す通常の撮影で得る電荷信号のレベルの低下によって、撮影した通常の画像の画質が低下してしまう。

また、電荷信号が変化した方向を検出する論理回路や、パルス信号にアドレス情報を付加するための論理回路をそれぞれの画素に備えるということは、フォトダイオードの面積を小さくして画素数を増加することも困難になるため、固体撮像装置の高画素化を阻害する要因にもなる。

また、フォトダイオードが光電変換する電荷信号のレベルが低下するということは、動き検出において時間的な変化を検出するための電荷信号のレベルも低下するということであり、動き検出の精度が低下してしまうことにもつながる。そこで、動き検出の精度の低下を抑えるために、パルス信号を増幅して出力する増幅回路（アンプ）をさらに設けることも考えられるが、この場合、さらに設けたアンプも論理回路に含まれるため、フォトダイオードの面積をさらに小さくすることが必要となり、上述したような、通常の撮影おける画質の低下や、固体撮像装置の高画素化の問題がより顕著になってしまう。

本発明は、上記の課題に基づいてなされたものであり、被写体の動きを逐次検出する動き検出と通常の撮影とを両立する固体撮像装置において、動き検出の精度を低下させることなく、通常の撮影おける画質を向上させることができる固体撮像装置を提供することを目的としている。

本発明の第１の態様によれば、固体撮像装置は、光が入射する第１の半導体基板と、前記第１の半導体基板に光が入射する側の面と反対側の面に積層される第２の半導体基板と、前記第１の半導体基板に周期的に配置され、入射した光を光電変換した第１の電荷信号を発生するｎ個の第１の光電変換素子と、前記第１の半導体基板に、前記ｎ個の第１の光電変換素子のそれぞれに対応して配置され、対応する１個の前記第１の光電変換素子が発生した前記第１の電荷信号を蓄積し、蓄積した前記第１の電荷信号に応じた信号電圧を第１の画素信号として出力するｎ個の第１の読み出し回路と、前記ｎ個の第１の読み出し回路のそれぞれを順次駆動して前記第１の画素信号のそれぞれを出力させる駆動回路と、前記第１の半導体基板および前記第２の半導体基板のいずれか一方に周期的に配置され、入射した光を光電変換した第２の電荷信号を発生するｍ個の第２の光電変換素子と、前記ｍ個の第２の光電変換素子の内、対応する１個の前記第２の光電変換素子が発生した前記第２の電荷信号の変化を表す第２の画素信号を逐次出力するｍ個の第２の読み出し回路と、を有し、前記ｍ個の第２の読み出し回路のそれぞれは、対応する１個の前記第２の光電変換素子が発生した前記第２の電荷信号の時間的な変化を検出し、予め定めた閾値を超える変化を検出したときに、変化した方向を表すイベント信号を出力する検出回路と、前記第２の半導体基板に配置され、前記イベント信号に、対応する１個の前記第２の光電変換素子が配置された位置を表すアドレス情報を付加した前記第２の画素信号を出力する画素信号生成回路と、を有し、前記ｎは２以上の自然数であり、前記ｍは２以上の自然数である。

本発明の第２の態様によれば、上記第１の態様の固体撮像装置において、前記ｍ個の第２の読み出し回路のそれぞれは、前記第２の半導体基板に配置され、対応する１個の前記第２の光電変換素子が発生した前記第２の電荷信号を増幅するアンプ回路、をさらに有し、前記検出回路は、前記アンプ回路によって増幅された後の前記第２の電荷信号の変化を検出してもよい。

本発明の第３の態様によれば、上記第１の態様の固体撮像装置において、前記ｍは前記ｎよりも小さく、前記ｍ個の第２の光電変換素子のそれぞれが光を受光する面積は、前記ｎ個の第１の光電変換素子のそれぞれが光を受光する面積よりも大きくてもよい。

本発明の第４の態様によれば、上記第１の態様の固体撮像装置において、前記ｍ個の第２の光電変換素子のそれぞれは、前記第２の半導体基板に配置され、前記ｎ個の第１の光電変換素子の内、対応するｐ個の前記第１の光電変換素子を透過した光を光電変換した第２の電荷信号を発生し、前記ｐは１以上の自然数であってもよい。

本発明の第５の態様によれば、上記第１の態様の固体撮像装置において、前記第１の半導体基板と前記第２の半導体基板との間に形成され、前記第１の半導体基板の回路要素と前記第２の半導体基板の回路要素とを電気的に接続する接続部、をさらに有し、前記ｍは前記ｎよりも小さく、前記ｍ個の第２の光電変換素子のそれぞれは、前記第１の半導体基板に配置され、前記接続部は、前記ｍ個の第２の読み出し回路のそれぞれが有する前記検出回路と、対応する１個の前記第２の光電変換素子とを電気的に接続してもよい。

本発明の第６の態様によれば、上記第１の態様の固体撮像装置において、前記第１の半導体基板と前記第２の半導体基板との間に形成され、前記第１の半導体基板の回路要素と前記第２の半導体基板の回路要素とを電気的に接続する接続部、をさらに有し、前記第２の光電変換素子は、前記第１の光電変換素子であり、前記ｍ個の第２の読み出し回路のそれぞれは、前記ｎ個の第１の光電変換素子の内、対応するｓ個の前記第１の光電変換素子が発生した前記第１の電荷信号の変化を表す前記第２の画素信号を逐次出力し、前記ｍ個の第２の読み出し回路のそれぞれが有する前記検出回路は、対応するｓ個の前記第１の光電変換素子が発生した前記第１の電荷信号の時間的な変化を検出し、予め定めた閾値を超える変化を検出したときに、前記イベント信号を出力し、前記接続部は、前記ｍ個の第２の読み出し回路のそれぞれが有する前記検出回路と、対応するｓ個の前記第１の光電変換素子とを電気的に接続し、前記ｓは１以上の自然数であってもよい。

本発明の第７の態様によれば、上記第６の態様の固体撮像装置において、前記ｍは前記ｎよりも小さく、前記ｓは２以上の自然数であり、前記ｍ個の第２の読み出し回路のそれぞれは、対応するｓ個の前記第１の光電変換素子が発生したそれぞれの前記第１の電荷信号を加算する加算回路、をさらに有し、前記検出回路は、前記加算回路によって加算された後の前記第１の電荷信号の変化を検出してもよい。

本発明の第８の態様によれば、上記第７の態様の固体撮像装置において、前記ｍ個の第２の読み出し回路のそれぞれは、前記第２の半導体基板に配置され、前記加算回路によって加算された後の前記第１の電荷信号を増幅するアンプ回路、をさらに有し、前記検出回路は、前記アンプ回路によって増幅された後の前記第１の電荷信号の変化を検出してもよい。

本発明の第９の態様によれば、上記第７の態様の固体撮像装置において、前記加算回路は、前記第１の半導体基板に配置され、前記接続部は、前記ｍ個の第２の読み出し回路のそれぞれが有する前記検出回路と、対応する前記加算回路とを電気的に接続してもよい。

上記各態様によれば、被写体の動きを逐次検出する動き検出と通常の撮影とを両立する固体撮像装置において、動き検出の精度を低下させることなく、通常の撮影おける画質を向上させることができる固体撮像装置を提供することができる。

本発明の第１の実施形態における固体撮像装置の概略構成を示した概観図である。 本発明の第１の実施形態における固体撮像装置の概略構成を示したブロック図である。 本発明の第１の実施形態の固体撮像装置における画素の構成の一例を示した回路図である。 本発明の第１の実施形態の固体撮像装置における画素の構成の一例を示した回路図である。 本発明の第１の実施形態の固体撮像装置における画素の配置の一例を模式的に示した図である。 本発明の第１の実施形態の固体撮像装置の構造の一例を示した断面図である。 本発明の第１の実施形態の固体撮像装置における画素の配置の別の一例を模式的に示した図である。 本発明の第１の実施形態の固体撮像装置の別の構造の一例を示した断面図である。 本発明の第２の実施形態の固体撮像装置における画素の構成の一例を示した回路図である。 本発明の第２の実施形態の固体撮像装置における画素の構成の一例を示した回路図である。 本発明の第２の実施形態の固体撮像装置における画素の配置の一例を模式的に示した図である。 本発明の第２の実施形態の固体撮像装置における画素の配置の別の一例を模式的に示した図である。 本発明の第２の実施形態の固体撮像装置の構造の一例を示した断面図である。 本発明の第３の実施形態の固体撮像装置における画素の構成の一例を示した回路図である。 本発明の第３の実施形態の固体撮像装置において画素を駆動するタイミングの一例を示したタイミングチャートである。 本発明の第３の実施形態の固体撮像装置における画素の構成の別の一例を示した回路図である。 本発明の第３の実施形態の固体撮像装置の別の構造の一例を示した断面図である。 本発明の第３の実施形態の固体撮像装置における画素の構成のさらに別の一例を示した回路図である。 本発明の第３の実施形態の固体撮像装置における画素の構成のさらに別の一例を示した回路図である。

（第１の実施形態）
以下、本発明の実施形態について、図面を参照して説明する。図１は、本発明の第１の実施形態における固体撮像装置の概略構成を示した概観図である。第１の実施形態の固体撮像装置１は、複数の半導体基板を積層（接合）して構成する。図１において、固体撮像装置１は、第１の半導体基板１１と、第２の半導体基板１２とを、チップ接続部１３によって接合している。

固体撮像装置１は、固体撮像装置１の機能を実現するための回路を、第１の半導体基板１１または第２の半導体基板１２のいずれか一方の半導体基板上に形成する。固体撮像装置１の機能を実現するための回路は、入射してきた光（光線）を光電変換するフォトダイオードなどの光電変換素子、および光電変換素子が発生した電荷信号を読み出す読み出し回路を含む画素が二次元の行列状に複数配置された画素アレイ部、画素アレイ部内の画素を駆動するための駆動回路などがある。

なお、固体撮像装置１の機能を実現するためのそれぞれの回路は、第１の半導体基板１１または第２の半導体基板１２のいずれか一方の半導体基板上に形成する構成のみではなく、第１の半導体基板１１および第２の半導体基板１２の両方の半導体基板上に形成する構成であってもよい。

それぞれの半導体基板上に形成された固体撮像装置１の機能を実現するためのそれぞれの回路は、チップ接続部１３によって電気的に接続する。そして、第１の半導体基板１１に形成した回路と第２の半導体基板１２に形成した回路とは、チップ接続部１３を介して信号の送受信を行う。

チップ接続部１３は、例えば、蒸着法、めっき法で作製されるマイクロバンプなどを用いる。なお、それぞれの半導体基板上に形成された固体撮像装置１の機能を実現するためのそれぞれの回路を接続する方法は、マイクロバンプを用いた方法に限定されるものではなく、例えば、シリコン貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ−Ｖｉａ）を用いた方法であってもよい。

次に、第１の実施形態の固体撮像装置１の構成の一例について説明する。図２は、本発明の第１の実施形態における固体撮像装置１の概略構成を示したブロック図である。図２において、固体撮像装置１は、制御回路１０と、垂直走査回路２０と、水平走査回路３０と、複数の画素５０が配置された画素アレイ部４０とを備えている。なお、図１に示した固体撮像装置１では、複数の画素５０が、７行８列に２次元的に配置された画素アレイ部４０の例を示している。

制御回路１０は、垂直走査回路２０、水平走査回路３０を制御する。
垂直走査回路２０は、制御回路１０からの制御に応じて、画素アレイ部４０内のそれぞれの画素５０を制御し、それぞれの画素５０の画素信号を垂直信号線６０に出力させる駆動回路である。垂直走査回路２０は、画素５０を駆動するための制御信号を、画素アレイ部４０に備えた画素５０の行ごとに出力する。

水平走査回路３０は、画素アレイ部４０に備えたそれぞれの画素５０から行ごとに出力された画素信号を順次、固体撮像装置１の外部に出力させる駆動回路である。

画素アレイ部４０内に配置されたそれぞれの画素５０は、入射してきた光（光線）を光電変換した電荷信号を発生させる。画素アレイ部４０内に配置された画素５０には、通常の撮影による電荷信号を発生させる構成の画素５０と、動き検出のための電荷信号を発生させる構成の画素５０とがある。

通常の撮影による電荷信号を発生させる構成の画素５０は、垂直走査回路２０から入力された制御信号に応じたＡＰＳ（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ）読み出し（以下、「通常読み出し」という）によって、発生させた電荷信号に応じた画素信号を行ごとに、垂直信号線６０に出力する。そして、垂直信号線６０に出力されたそれぞれの行の画素信号は、水平走査回路３０による制御に応じて、固体撮像装置１の外部に出力される。すなわち、通常の撮影による電荷信号を発生させる構成の画素５０の画素信号は、通常の撮影におけるフレームごとに、固体撮像装置１の外部に出力される。なお、以下の説明においては、通常の撮影による電荷信号を発生させる構成の画素５０、つまり、通常の撮影の画素信号を出力する画素５０を「通常画素５１」という。

また、動き検出のための電荷信号を発生させる構成の画素５０は、ＡＥＲ（Ａｄｄｒｅｓｓ Ｅｖｅｎｔ Ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）読み出し（以下、「動き検出読み出し」という）によって、電荷信号の時間的な変化および変化した方向を表すパルス信号を、垂直走査回路２０による通常画素５１の駆動とは同期せずに、つまり、非同期で出力する。このとき、動き検出のための電荷信号を発生させる構成の画素５０は、画素５０自身の位置を表すアドレス情報をパルス信号に付加し、画素信号として出力する。なお、以下の説明においては、動き検出のための電荷信号を発生させる構成の画素５０、つまり、動き検出の画素信号を出力する画素５０を「動き検出画素５２」という。

通常画素５１および動き検出画素５２のそれぞれを構成する回路要素は、第１の半導体基板１１または第２の半導体基板１２のいずれか一方または両方の半導体基板に形成し、チップ接続部１３によって画素アレイ部４０内で接続する。

次に、第１の実施形態の固体撮像装置１において画素アレイ部４０内に配置する通常画素５１および動き検出画素５２の構成について説明する。図３Ａおよび図３Ｂは、本発明の第１の実施形態の固体撮像装置１における画素５０（通常画素５１および動き検出画素５２）の構成の一例を示した回路図である。図３Ａには、固体撮像装置１の画素アレイ部４０内に配置する通常画素５１の構成の一例を示し、図３Ｂには、固体撮像装置１の画素アレイ部４０内に配置する動き検出画素５２の構成の一例を示している。

まず、図３Ａを用いて、通常画素５１の構成を説明する。図３Ａにおいて、通常画素５１は、光電変換素子ＰＤ１と、電荷転送トランジスタ５１１、画素リセットトランジスタ５１２、増幅トランジスタ５１３、および選択トランジスタ５１４とを備えている。なお、図３Ａにおいては、通常画素５１に備えた増幅トランジスタ５１３のゲート端子に接続されたノードに付随する容量であるノード容量ＦＤ１を、通常画素５１の回路要素としてキャパシタの記号で示している。

通常画素５１においては、電荷転送トランジスタ５１１、画素リセットトランジスタ５１２、増幅トランジスタ５１３、および選択トランジスタ５１４と、ノード容量ＦＤ１とで、光電変換素子ＰＤ１が発生させた電荷信号に応じた画素信号を読み出す読み出し回路を構成している。固体撮像装置１では、光電変換素子ＰＤ１と読み出し回路とを、第１の半導体基板１１に形成する。

光電変換素子ＰＤ１は、入射してきた光（光線）を光電変換して電荷信号を発生させ、発生させた電荷信号を蓄積するフォトダイオードである。

電荷転送トランジスタ５１１は、垂直走査回路２０から入力された制御信号ＴＸに応じて、光電変換素子ＰＤ１が発生して蓄積した電荷信号を、増幅トランジスタ５１３のゲート端子に転送する。これにより、電荷転送トランジスタ５１１によって転送された電荷信号が、ノード容量ＦＤ１に蓄積される。

増幅トランジスタ５１３は、ゲート端子に転送された電荷信号、すなわち、ノード容量ＦＤ１に蓄積された電荷信号に応じた信号電圧を、選択トランジスタ５１４に出力する。

画素リセットトランジスタ５１２は、垂直走査回路２０から入力された制御信号ＲＳＴに応じて、通常画素５１内の電荷信号を、電源電圧ＶＤＤにリセットする。

選択トランジスタ５１４は、垂直走査回路２０から入力された制御信号ＳＥＬに応じて、増幅トランジスタ５１３から出力される信号電圧を、通常画素５１の画素信号として垂直信号線６０に出力する。これにより、通常画素５１に備えた光電変換素子ＰＤ１が発生した電荷信号に応じた画素信号が、垂直信号線６０に読み出される。

このような構成によって、通常画素５１では、光電変換素子ＰＤ１が入射した光を光電変換した電荷信号に応じたそれぞれの信号電圧を、画素信号として垂直信号線６０に読み出す。

続いて、図３Ｂを用いて、動き検出画素５２の構成を説明する。図３Ｂにおいて、動き検出画素５２は、光電変換素子ＰＤ２と、アンプ５２１と、バイアストランジスタ５２２と、スイッチトキャパシタアンプ回路５２３と、スレッショルドアンプ５２４およびスレッショルドアンプ５２５と、ＡＥＲ回路５２６とを備えている。また、スイッチトキャパシタアンプ回路５２３は、キャパシタ５２３１と、アンプ５２３２と、キャパシタ５２３３と、スイッチ５２３４とを備えている。

動き検出画素５２においては、アンプ５２１およびバイアストランジスタ５２２で、光電変換素子ＰＤ２が発生させた電荷信号を出力する出力回路を構成している。また、動き検出画素５２においては、スイッチトキャパシタアンプ回路５２３、スレッショルドアンプ５２４、スレッショルドアンプ５２５、およびＡＥＲ回路５２６で、光電変換素子ＰＤ２が発生させた電荷信号を読み出す読み出し回路を構成している。固体撮像装置１では、光電変換素子ＰＤ２および出力回路を第１の半導体基板１１に形成し、読み出し回路を第２の半導体基板１２に形成する。

光電変換素子ＰＤ２は、通常画素５１に備えた光電変換素子ＰＤ１と同様に、入射してきた光（光線）を光電変換して電荷信号を発生させ、発生させた電荷信号を蓄積するフォトダイオードである。光電変換素子ＰＤ２は、発生させた電荷信号を逐次、アンプ５２１に出力する。

アンプ５２１は、光電変換素子ＰＤ２が発生して出力した電荷信号を、増幅する。アンプ５２１は、増幅した電荷信号を、チップ接続部１３を介してスイッチトキャパシタアンプ回路５２３に出力する。これにより、光電変換素子ＰＤ２が発生する電荷信号の変化が、スイッチトキャパシタアンプ回路５２３に入力される。また、アンプ５２１は、増幅した電荷信号を、バイアストランジスタ５２２のゲート端子に転送する。

バイアストランジスタ５２２は、ゲート端子に転送された電荷信号に応じて光電変換素子ＰＤ２に流れる電流が一定の電流になるように制御する。これにより、光電変換素子ＰＤ２が発生する電荷信号が変化した場合、電荷信号の大きさが逐次、変化した後の大きさで安定する。つまり、光電変換素子ＰＤ２の出力がクリップされる。

スイッチトキャパシタアンプ回路５２３は、アンプ５２１からチップ接続部１３を介して入力された電荷信号の変化、つまり、光電変換素子ＰＤ２が発生する電荷信号の増減を、予め定めた電圧の範囲の電圧信号に変換し、スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれに出力する。また、スイッチトキャパシタアンプ回路５２３の動作は、ＡＥＲ回路５２６によってリセットされる。

より具体的には、アンプ５２１からチップ接続部１３を介して入力された電荷信号は、キャパシタ５２３１の第１の端子に入力されて蓄積される。これにより、キャパシタ５２３１の第２の端子から、蓄積した電荷信号に応じた電圧の電圧信号が出力されてアンプ５２３２に出力される。

アンプ５２３２は、入力された電圧信号の電圧を増幅し、増幅した電圧信号を、スイッチトキャパシタアンプ回路５２３の出力としてスレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれにて出力する。また、アンプ５２３２が出力した電圧信号は、キャパシタ５２３３の第１の端子に入力されて蓄積される。これにより、キャパシタ５２３３の第２の端子から、蓄積した電圧信号に応じた電圧の信号が、フィードバック信号としてアンプ５２３２に出力される。そして、アンプ５２３２は、フィードバック信号の電圧に応じた一定の電圧の電圧信号を出力し続ける。つまり、アンプ５２３２は、アンプ５２１からチップ接続部１３を介してスイッチトキャパシタアンプ回路５２３に入力された電荷信号に応じた電圧の電圧信号を、スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれに出力し続ける。ここで、アンプ５２３２がスレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれに出力する電圧信号は、光電変換素子ＰＤ２が発生する電荷信号が増減した大きさを表す電圧の信号である。

また、アンプ５２３２の出力端子（キャパシタ５２３３の第１の端子でもある）は、スイッチ５２３４の第１の端子に接続し、アンプ５２３２の入力端子（キャパシタ５２３３の第２の端子でもある）は、スイッチ５２３４の第２の端子に接続している。そして、スイッチ５２３４は、ＡＥＲ回路５２６から出力され、制御端子に入力されるリセット信号によって短絡と開放とが制御される。スイッチ５２３４は、ＡＥＲ回路５２６から出力されたリセット信号によって短絡するように制御されると、第１の端子と第２の端子とを短絡する。これにより、キャパシタ５２３３の両方の端子が短絡されて、キャパシタ５２３３の両方の端子の電圧が同じ電圧なってリセットされると共に、アンプ５２３２による電圧信号の増幅動作もリセットされる。

なお、図３Ｂには、キャパシタ５２３１、アンプ５２３２、キャパシタ５２３３、およびスイッチ５２３４によって構成したスイッチトキャパシタアンプ回路５２３を示したが、スイッチトキャパシタアンプ回路５２３の構成は、図３Ｂに示した構成に限定されるものではない。

スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれは、スイッチトキャパシタアンプ回路５２３内のアンプ５２３２から入力された電圧信号の電圧の変化と、変化した方向とを検出する。

より具体的には、スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれは、スイッチトキャパシタアンプ回路５２３内のアンプ５２３２から入力された電圧信号の電圧と、予め定めた閾値電圧（スレッショルド電圧）とを比較する。そして、スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれは、入力された電圧信号の電圧がスレッショルド電圧を超えた場合に、スレッショルド電圧を超えた変化があることを表すイベント信号を、ＡＥＲ回路５２６に出力する。

なお、スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれには、予め定めた正方向の電圧または負方向の電圧のいずれか一方の電圧が、スレッショルド電圧として設定されている。図３Ｂに示した構成では、スレッショルドアンプ５２４に、予め定めた電圧値の正方向の電圧がスレッショルド電圧として設定され、スレッショルドアンプ５２５に、予め定めた電圧値の負方向の電圧がスレッショルド電圧として設定されている。このため、スレッショルドアンプ５２４は、アンプ５２３２から入力された電圧信号の電圧が、正方向のスレッショルド電圧よりも多く正方向（増加する方向）に変化したか否かを検出する。また、スレッショルドアンプ５２５は、アンプ５２３２から入力された電圧信号の電圧が、負方向のスレッショルド電圧よりも多く負方向（減少する方向）に変化したか否かを検出する。

このように、スレッショルドアンプ５２４とスレッショルドアンプ５２５との構成によって、スイッチトキャパシタアンプ回路５２３によって予め定めた電圧の範囲に変換された電圧信号のスレッショルド電圧を超える変化および変化した方向とを検出する。これは、光電変換素子ＰＤ２が発生した電荷信号の予め定めた閾値を超えた変化および変化した方向を検出することに相当する。そして、スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれがＡＥＲ回路５２６に出力するイベント信号が、光電変換素子ＰＤ２が発生した電荷信号の変化と変化した方向（正方向または負方向）とを表している。つまり、スレッショルドアンプ５２４がイベント信号を出力した場合には、光電変換素子ＰＤ２が発生した電荷信号に、正方向の予め定めた閾値を超える変化があったことを表し、スレッショルドアンプ５２５がイベント信号を出力した場合には、光電変換素子ＰＤ２が発生した電荷信号に、負方向の予め定めた閾値を超える変化があったことを表している。

なお、図３Ｂに示した構成では、スイッチトキャパシタアンプ回路５２３と、スレッショルドアンプ５２４およびスレッショルドアンプ５２５との構成によって、光電変換素子ＰＤ２が発生した電荷信号の時間的な変化を検出している。しかし、光電変換素子ＰＤ２が発生した電荷信号の時間的な変化を検出する構成は、図３Ｂに示した構成に限定されるものではない。例えば、スレッショルドアンプ５２４とスレッショルドアンプ５２５とによって、光電変換素子ＰＤ２が発生した電荷信号の時間的な変化を検出する構成にしてもよい。

ＡＥＲ回路５２６は、スレッショルドアンプ５２４とスレッショルドアンプ５２５とのそれぞれから入力されたイベント信号に基づいて、光電変換素子ＰＤ２が発生させた電荷信号が正方向または負方向のいずれの方向に変化したか、つまり、電荷信号の大きさの増減を判定する。そして、ＡＥＲ回路５２６は、判定した結果を表すパルス信号を生成する。例えば、光電変換素子ＰＤ２が発生させた電荷信号が正方向（増加する方向）に変化した場合に正方向のパルス信号を生成し、光電変換素子ＰＤ２が発生させた電荷信号が負方向（減少する方向）に変化した場合に負方向のパルス信号を生成する。そして、ＡＥＲ回路５２６は、生成したパルス信号に、動き検出画素５２自身の位置を表すアドレス情報を付加し、画素信号として出力する。なお、以下の説明においては、通常画素５１が出力する画素信号と区別するため、ＡＥＲ回路５２６、すなわち、動き検出画素５２が出力する画素信号を、「イベント画素信号」という。

このような構成によって、動き検出画素５２では、光電変換素子ＰＤ２が入射した光を光電変換した電荷信号の変化とその変化した方向とを検出し、検出した情報と、動き検出画素５２の位置を表すアドレス情報とを、動き検出画素５２ごとに出力する。

なお、動き検出画素５２が出力するイベント画素信号は、上述したように、それぞれの動き検出画素５２ごとに出力する構成であってもよいが、それぞれの動き検出画素５２がイベント画素信号を出力する構成は限定しない。例えば、それぞれの動き検出画素５２が、水平走査回路３０を介してイベント画素信号を出力する構成であってもよい。また、画素アレイ部４０内の予め定めた範囲ごとにまとめた形式でイベント画素信号を出力する構成であってもよい。

また、動き検出画素５２では、ＡＥＲ回路５２６が、生成したパルス信号にアドレス情報を付加することによって、イベント画素信号として出力する構成を示したが、パルス信号にアドレス情報を付加する構成は、ＡＥＲ回路５２６に限定されるものではない。例えば、固体撮像装置１に備えた不図示の構成要素が、それぞれの動き検出画素５２に備えたＡＥＲ回路５２６が出力したパルス信号に、パルス信号を出力した動き検出画素５２の位置を表すアドレス情報を付加し、イベント画素信号として出力する構成であってもよい。

また、動き検出画素５２では、スイッチトキャパシタアンプ回路５２３によって、光電変換素子ＰＤ２が発生した電荷信号を増幅してから予め定めた電圧の範囲の電圧信号に変換する構成を示した。しかし、動き検出画素５２において、光電変換素子ＰＤ２が発生した電荷信号を予め定めた電圧の範囲の電圧信号に変換する構成は、スイッチトキャパシタアンプ回路５２３による構成に限定しない。例えば、動き検出画素５２を、スイッチトキャパシタアンプ回路５２３に備えたアンプ５２３２を備えない構成、いわゆる、スイッチトキャパシタ回路によって、光電変換素子ＰＤ２が発生した電荷信号を予め定めた電圧の範囲の電圧信号に変換する構成にしてもよい。この場合、動き検出画素５２は、スイッチトキャパシタ回路と、スレッショルドアンプ５２４およびスレッショルドアンプ５２５との構成によって、光電変換素子ＰＤ２が発生した電荷信号の時間的な変化を検出してもよい。

（第１の配置例）
次に、第１の実施形態の固体撮像装置１における画素アレイ部４０内の通常画素５１および動き検出画素５２の配置の一例について説明する。図４は、本発明の第１の実施形態の固体撮像装置１における画素５０（通常画素５１および動き検出画素５２）の配置の一例（第１の配置例）を模式的に示した図である。図４には、固体撮像装置１を構成するそれぞれの半導体基板に形成する画素アレイ部４０内の通常画素５１および動き検出画素５２の配置の一例を示している。

固体撮像装置１における画素の第１の配置例では、画素５０、つまり、通常画素５１と動き検出画素５２とを平面状に配置する。このとき、固体撮像装置１では、上述したように、通常画素５１を第１の半導体基板１１に形成し、動き検出画素５２を第１の半導体基板１１と第２の半導体基板１２とに分けて形成する。図４の（ａ）には、固体撮像装置１を構成する第１の半導体基板１１の画素アレイ部４０の領域内に画素５０（通常画素５１および動き検出画素５２）を配置した一例を示している。また、図４の（ｂ）には、固体撮像装置１を構成する第２の半導体基板１２の画素アレイ部４０の領域内に動き検出画素５２を配置した一例を示している。

より具体的には、図４の（ａ）に示したように、第１の半導体基板１１の画素アレイ部４０の平面の領域には、通常画素５１と動き検出画素５２の光電変換素子ＰＤ２および出力回路とを、行方向および列方向に周期的に配置する。このとき、通常画素５１は、図４の（ａ）に示したように、動き検出画素５２よりも多く配置する。なお、図４の（ａ）では、通常画素５１と動き検出画素５２の光電変換素子ＰＤ２および出力回路とを、交互に配置している。

また、図４の（ｂ）に示したように、第２の半導体基板１２の画素アレイ部４０の平面の領域には、第１の半導体基板１１に配置した動き検出画素５２の光電変換素子ＰＤ２および出力回路に対応する動き検出画素５２の読み出し回路を配置する。このとき、動き検出画素５２の読み出し回路は、図４の（ｂ）に示したように、第１の半導体基板１１に配置した通常画素５１に対応する第２の半導体基板１２の画素アレイ部４０の平面の領域を含めて形成する。つまり、固体撮像装置１では、通常画素５１よりも多くの回路要素から構成されるため形成する際に多くの領域を必要とする動き検出画素５２を、通常画素５１を形成するために使用していない第２の半導体基板１２の領域を利用して形成する。より具体的には、通常画素５１に光が入射する側の面と反対側の面に積層された第２の半導体基板１２において、第１の半導体基板１１に形成された通常画素５１の領域と重複している領域を含めて動き検出画素５２の読み出し回路を形成する。そして、図４の（ａ）および図４の（ｂ）に示したように、第１の半導体基板１１に形成した出力回路と、第２の半導体基板１２に形成した読み出し回路とを、チップ接続部１３によって電気的に接続する。

ここで、第１の実施形態の固体撮像装置１の構造について説明する。図５は、本発明の第１の実施形態の固体撮像装置１の構造の一例を示した断面図である。図５には、固体撮像装置１において通常画素５１と動き検出画素５２とが第１の配置例のように配置されている場合における画素アレイ部４０の一部の縦構造を示している。より具体的には、第１の半導体基板１１に形成された３個の通常画素５１と、第１の半導体基板１１および第２の半導体基板１２に形成された１個の動き検出画素５２との縦構造を示している。

上述したように、固体撮像装置１では、動き検出画素５２の読み出し回路を、第１の半導体基板１１に形成された通常画素５１の領域と重複している領域を含めた第２の半導体基板１２の領域に形成する。図５には、第２の半導体基板１２内に形成する動き検出画素５２の読み出し回路に備えたスイッチトキャパシタアンプ回路５２３と、ＡＥＲ回路５２６とを形成している状態を示している。

そして、上述したように、固体撮像装置１では、動き検出画素５２の出力回路と、対応する動き検出画素５２の読み出し回路とを、第１の半導体基板１１と第２の半導体基板１２との間に形成するチップ接続部１３によって電気的に接続する。

なお、図５に示した固体撮像装置１の縦構造には、通常画素５１と動き検出画素５２とのそれぞれに光が入射する側に、カラーフィルタ（色フィルタ）ＣＦを貼付している固体撮像装置１の構成を示している。すなわち、通常の撮影においてカラーの画像を生成するための画素信号を出力する固体撮像装置１の構成を示している。なお、通常画素５１が配置された位置に貼付するカラーフィルタＣＦは、例えば、ベイヤー配列のカラーフィルタと同様なそれぞれの色、つまり、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の波長帯域の光に対応するカラーフィルタである。このとき、動き検出画素５２が配置された位置に貼付するカラーフィルタＣＦは、例えば、白色（Ｗ）の波長帯域の光に対応するカラーフィルタであることが望ましい。これにより、動き検出画素５２は、特定の波長帯域の光によってではなく、被写体の動きを検出することができる。しかし、本発明においては、固体撮像装置１に貼付するカラーフィルタＣＦの色や配列に関しては、特に規定しない。

また、例えば、動き検出画素５２が配置された位置に貼付するカラーフィルタＣＦを近赤外の波長帯域の光を透過するカラーフィルタＣＦにすることによって、動き検出画素５２は、近赤外の波長帯域の光によっても、被写体の動きを検出することができるようにしてもよい。なお、動き検出画素５２に近赤外の波長帯域の光が入射するようにする方法は、カラーフィルタＣＦの特性を用いた方法に限定されるものではなく、例えば、動き検出画素５２の位置にのみ、近赤外の波長帯域の光を除去する赤外カットフィルタを配置しない構成にする方法であってもよい。

このように、固体撮像装置１では、通常の撮影による画素信号の出力に特化した通常画素５１と、動き検出によるイベント画素信号の出力に特化した動き検出画素５２とのそれぞれを画素アレイ部４０内に配置することによって、被写体の動きを逐次検出する動き検出と通常の撮影とを両立することができる。このとき、固体撮像装置１では、通常画素５１による通常の撮影における画素信号を、通常読み出しによってフレーム単位で順次読み出す。また、固体撮像装置１では、動き検出において被写体の動きを検出した際に、動き検出読み出しによって、通常の撮影においてフレーム単位で画素信号を読み出す通常読み出しとは関係しない非同期のタイミングで、逐次イベント画素信号を出力する。従って、固体撮像装置１では、通常読み出しと動き検出読み出しとを同時に行うことができる。

また、固体撮像装置１では、上述した第１の配置例のように、画素アレイ部４０内に配置する通常画素５１の数を、動き検出画素５２よりも多くしている。言い換えれば、固体撮像装置１では、画素アレイ部４０内に配置する動き検出画素５２を、第１の半導体基板１１と第２の半導体基板１２とに分けて形成することによって、画素アレイ部４０内に配置する通常画素５１の数を多くすることができる。これにより、固体撮像装置１では、通常の撮影において生成する画像の画質の低下を抑えることができる。なお、固体撮像装置１から出力された通常の撮影における画素信号に基づいて画像を生成する画像処理部は、それぞれの画素信号に基づいた画像を生成する際に、固体撮像装置１において動き検出画素５２が配置されている位置の画素信号、つまり、欠けている画素の画素信号を補間することによって、全ての画素の画素信号が含まれた画像を生成する。

より具体的には、通常画素５１から通常読み出しによって読み出した画素信号から画像を生成する場合、動き検出画素５２が配置されている位置に対応する通常画素５１の画素信号を、周辺の通常画素５１の画素信号に基づいて補間する。なお、本発明においては、画像処理部が、動き検出画素５２が配置されている位置に対応するそれぞれの通常画素５１の画素信号を補間する方法（画素の補間演算の方法）に関しては、特に規定しない。

また、固体撮像装置１では、上述したように、画素アレイ部４０内に配置する動き検出画素５２を、第１の半導体基板１１と第２の半導体基板１２とに分けて形成する。これにより、固体撮像装置１では、動き検出画素５２に備える光電変換素子ＰＤ２の面積を小さくすることなく形成することができる。このことにより、固体撮像装置１では、動き検出画素５２に備えた光電変換素子ＰＤ２が、被写体の動きに応じたより大きな電荷信号を発生させることができる。これにより、固体撮像装置１では、動き検出の精度の低下を抑えることができる。

なお、上述した通常画素５１と動き検出画素５２との第１の配置例では、画素アレイ部４０内に配置する動き検出画素５２の数が、通常画素５１の数よりも少ない。しかし、被写体の動きの検出では、通常の撮影において生成する画像ほど高い解像度、つまり、高画質は要求されない。むしろ、被写体の動きを逐次検出する動き検出では、動き検出画素５２の光電変換素子ＰＤ２が、短い時間であってもより多くの電荷信号を発生し、動き検出の精度の低下を抑えることが望ましい。つまり、光電変換素子ＰＤ２の面積を大きくすることによって、動き検出の速度を向上することができる方が望ましい。

一方、通常の撮影においては、画素アレイ部４０に備える通常画素５１の数を増加させることによって、高画素化を実現することが望ましい。第１の実施形態の固体撮像装置１では、画素アレイ部４０内に配置する通常画素５１の数をさらに多くすることによって、通常の撮影において生成する画像の画質を向上させる、つまり、高精細な出力を得る構成にすることもできる。

（第２の配置例）
ここで、第１の実施形態の固体撮像装置１における画素アレイ部４０内の通常画素５１および動き検出画素５２の配置の別の一例について説明する。図６は、本発明の第１の実施形態の固体撮像装置１における画素５０（通常画素５１および動き検出画素５２）の配置の別の一例（第２の配置例）を模式的に示した図である。図６には、図４に示した通常画素５１および動き検出画素５２の第１の配置例と同様に、固体撮像装置１を構成するそれぞれの半導体基板に形成する画素アレイ部４０内の通常画素５１および動き検出画素５２の配置の一例を示している。

図６に示した固体撮像装置１における通常画素５１および動き検出画素５２の第２の配置例でも、図４に示した通常画素５１および動き検出画素５２の第１の配置例と同様に、通常画素５１と動き検出画素５２とを平面状に（行方向および列方向に周期的に）配置する。そして、図６に示した通常画素５１および動き検出画素５２の第２の配置例でも、図４に示した通常画素５１および動き検出画素５２の第１の配置例と同様に、通常画素５１を第１の半導体基板１１に形成し、動き検出画素５２を第１の半導体基板１１と第２の半導体基板１２とに分けて形成する。図６の（ａ）には、固体撮像装置１を構成する第１の半導体基板１１の画素アレイ部４０の領域内に、高精細化した通常画素５１と動き検出画素５２とを配置した一例を示している。また、図６の（ｂ）には、固体撮像装置１を構成する第２の半導体基板１２の画素アレイ部４０の領域内に動き検出画素５２を配置した一例を示している。

通常画素５１を高精細化することにより、図６の（ａ）に示したように、１個の通常画素５１を配置するために要する領域が小さくなり、第１の半導体基板１１の画素アレイ部４０の平面の領域に、より多くの通常画素５１を配置することができる。

なお、動き検出画素５２を配置するために要する領域は、図４に示した通常画素５１および動き検出画素５２の配置における動き検出画素５２と同じ大きさである。従って、図６の（ａ）および図６の（ｂ）に示したように、動き検出画素５２は、より多くの通常画素５１が配置されている領域を利用して形成することになる。

より具体的には、図４に示した通常画素５１および動き検出画素５２の第１の配置例では、第１の半導体基板１１において、動き検出画素５２の光電変換素子ＰＤ２および出力回路を、通常画素５１と同じ大きさの平面の領域を利用して形成（図４の（ａ）参照）し、第２の半導体基板１２において、動き検出画素５２の読み出し回路を、通常画素５１の４個分の大きさの平面の領域を利用して形成（図４の（ｂ）参照）していた。

これに対して、図６に示した通常画素５１および動き検出画素５２の第２の配置例では、図６の（ａ）に示したように、第１の半導体基板１１の画素アレイ部４０に、動き検出画素５２の光電変換素子ＰＤ２および出力回路を、通常画素５１の４個分の大きさの平面の領域を利用して形成する。また、図６に示した通常画素５１および動き検出画素５２の第２の配置例では、図６の（ｂ）に示したように、第２の半導体基板１２の画素アレイ部４０に、動き検出画素５２の読み出し回路を、通常画素５１の１６個分の大きさの平面の領域を利用して形成する。そして、図４に示した通常画素５１および動き検出画素５２の第１の配置例と同様に、第１の半導体基板１１に形成した出力回路と、第２の半導体基板１２に形成した読み出し回路とを、チップ接続部１３によって電気的に接続する（図６の（ａ）および図６の（ｂ）参照）。

ここで、図６に示した第２の配置例における第１の実施形態の固体撮像装置１の構造について説明する。図７は、本発明の第１の実施形態の固体撮像装置１の別の構造の一例を示した断面図である。図７には、図５に示した固体撮像装置１の縦構造の一例と同様に、固体撮像装置１において通常画素５１と動き検出画素５２とが第２の配置例のように配置されている場合における画素アレイ部４０の一部の縦構造を示している。より具体的には、第１の半導体基板１１に形成された６個の通常画素５１と、第１の半導体基板１１および第２の半導体基板１２に形成された１個の動き検出画素５２との縦構造を示している。

上述したように、図６に示した固体撮像装置１における第２の配置例では、第１の半導体基板１１に高精細化した通常画素５１を配置する。このため、図７に示したように、第１の半導体基板１１に形成された通常画素５１の光電変換素子ＰＤ１の面積は、動き検出画素５２の光電変換素子ＰＤ２の面積よりも小さくなっている。また、図６に示した固体撮像装置１における第２の配置例でも、動き検出画素５２の読み出し回路は、第１の半導体基板１１に形成された通常画素５１の領域と重複している領域を含めた第２の半導体基板１２の領域に形成する。図７には、図５に示した固体撮像装置１の縦構造の一例と同様に、第２の半導体基板１２内に形成する動き検出画素５２の読み出し回路に備えたスイッチトキャパシタアンプ回路５２３と、ＡＥＲ回路５２６とを形成している状態を示している。また、図７には、図５に示した固体撮像装置１の縦構造の一例と同様に、動き検出画素５２の出力回路と、対応する動き検出画素５２の読み出し回路とを、第１の半導体基板１１と第２の半導体基板１２との間に形成したチップ接続部１３によって電気的に接続している状態を示している。

なお、図７に示した固体撮像装置１の縦構造には、動き検出画素５２の光が入射する側に、通常画素５１と同じ大きさのマイクロレンズを形成している固体撮像装置１の構成を示している。すなわち、動き検出画素５２の光電変換素子ＰＤ２には、２つのマイクロレンズのそれぞれから光が入射する固体撮像装置１の構成を示している。しかし、本発明においては、固体撮像装置１に配置された動き検出画素５２の光が入射する側に形成するマイクロレンズの形状に関しては、特に規定しない。従って、例えば、動き検出画素５２の光が入射する側に、通常画素５１のそれぞれに対応するマイクロレンズと異なる大きさのマイクロレンズ、すなわち、動き検出画素５２に対応した大きさのマイクロレンズを形成する構成であってもよい。

また、図７に示した固体撮像装置１の縦構造においても、通常画素５１と動き検出画素５２とのそれぞれに光が入射する側に、カラーフィルタＣＦを貼付している固体撮像装置１の構成を示しているが、上述したように、本発明においては、固体撮像装置１に貼付するカラーフィルタＣＦの色や配列に関しては、特に規定しない。例えば、図４の（ｂ）に示したように、動き検出画素５２の読み出し回路を通常画素５１の４個分の大きさの平面の領域を利用して形成した場合、動き検出画素５２が配置された位置に貼付するカラーフィルタＣＦを、上述した白色（Ｗ）の波長帯域の光に対応するカラーフィルタにするのみではなく、赤色（Ｒ）、２つの緑色（Ｇ）、青色（Ｂ）の波長帯域の光に対応するそれぞれのカラーフィルタにしてもよい。また、動き検出画素５２が配置された位置に貼付するカラーフィルタＣＦを、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）の波長帯域の光に対応するカラーフィルタにしてもよい。また、動き検出画素５２が配置された位置に貼付するカラーフィルタＣＦを、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および近赤外（Ｉｒ）の波長帯域の光に対応するカラーフィルタにしてもよい。

このように、固体撮像装置１における第２の配置例では、高精細化した通常画素５１および動き検出画素５２のそれぞれを画素アレイ部４０内に配置することによって、被写体の動きを逐次検出する動き検出と通常の撮影とを両立すると共に、通常の撮影において生成する画像を高画素化して画質を向上させる。

第１の実施形態によれば、光が入射する第１の半導体基板（第１の半導体基板１１）と、第１の半導体基板１１に光が入射する側の面と反対側の面に積層される第２の半導体基板（第２の半導体基板１２）と、第１の半導体基板１１に周期的に配置され、入射した光を光電変換した第１の電荷信号を発生するｎ個の第１の光電変換素子（光電変換素子ＰＤ１）と、第１の半導体基板１１に、ｎ個の光電変換素子ＰＤ１のそれぞれに対応して配置され、対応する１個の光電変換素子ＰＤ１が発生した第１の電荷信号を蓄積し、蓄積した第１の電荷信号に応じた信号電圧を第１の画素信号（通常画素５１が出力する画素信号）として出力するｎ個の第１の読み出し回路（通常画素５１の読み出し回路：電荷転送トランジスタ５１１、画素リセットトランジスタ５１２、増幅トランジスタ５１３、選択トランジスタ５１４、およびノード容量ＦＤ１）と、ｎ個の通常画素５１の読み出し回路のそれぞれを順次駆動して第１の画素信号のそれぞれを出力させる駆動回路（垂直走査回路２０および水平走査回路３０）と、第１の半導体基板１１および第２の半導体基板１２のいずれか一方に周期的に配置され、入射した光を光電変換した第２の電荷信号を発生するｍ個の第２の光電変換素子（光電変換素子ＰＤ２）と、ｍ個の光電変換素子ＰＤ２の内、対応する１個の光電変換素子ＰＤ２が発生した第２の電荷信号の変化を表す第２の画素信号（イベント画素信号）を逐次出力するｍ個の第２の読み出し回路（動き検出画素５２の読み出し回路）と、を有し、ｍ個の動き検出画素５２の読み出し回路のそれぞれは、対応する１個の光電変換素子ＰＤ２が発生した第２の電荷信号の時間的な変化を検出し、予め定めた閾値を超える変化を検出したときに、変化した方向を表すイベント信号を出力する検出回路（スレッショルドアンプ５２４およびスレッショルドアンプ５２５）と、第２の半導体基板１２に配置され、イベント信号に、対応する１個の光電変換素子ＰＤ２が配置された位置を表すアドレス情報を付加したイベント画素信号を出力する画素信号生成回路（ＡＥＲ回路５２６）と、を有し、ｎは２以上の自然数であり、ｍは２以上の自然数である、固体撮像装置（固体撮像装置１）が構成される。

また、第１の実施形態によれば、ｍ個の動き検出画素５２の読み出し回路のそれぞれは、第２の半導体基板１２に配置され、対応する１個の光電変換素子ＰＤ２が発生した第２の電荷信号を増幅するアンプ回路（スイッチトキャパシタアンプ回路５２３）、をさらに有し、スレッショルドアンプ５２４およびスレッショルドアンプ５２５は、スイッチトキャパシタアンプ回路５２３によって増幅された後の第２の電荷信号の変化を検出する、固体撮像装置１が構成される。

また、第１の実施形態によれば、ｍはｎよりも小さく、ｍ個の光電変換素子ＰＤ２のそれぞれが光を受光する面積は、ｎ個の光電変換素子ＰＤ１のそれぞれが光を受光する面積よりも大きい、固体撮像装置１が構成される。

また、第１の実施形態によれば、第１の半導体基板１１と第２の半導体基板１２との間に形成され、第１の半導体基板１１の回路要素と第２の半導体基板１２の回路要素とを電気的に接続する接続部（チップ接続部１３）、をさらに有し、ｍはｎよりも小さく、ｍ個の光電変換素子ＰＤ２のそれぞれは、第１の半導体基板１１に配置され、チップ接続部１３は、ｍ個の動き検出画素５２の読み出し回路のそれぞれが有するスレッショルドアンプ５２４およびスレッショルドアンプ５２５と、対応する１個の光電変換素子ＰＤ２とを電気的に接続する、固体撮像装置１が構成される。

上記に述べたように、第１の実施形態の固体撮像装置１では、通常の撮影による画素信号の出力に特化した通常画素５１と、動き検出によるイベント画素信号の出力に特化した動き検出画素５２とのそれぞれを、画素アレイ部４０における行方向および列方向に周期的に（平面状に）配置する。このとき、第１の実施形態の固体撮像装置１では、通常画素５１を第１の半導体基板１１に形成し、動き検出画素５２を第１の半導体基板１１と第２の半導体基板１２とに分けて形成する。より具体的には、動き検出画素５２の光電変換素子ＰＤ２および出力回路を第１の半導体基板１１に形成し、読み出し回路を第２の半導体基板１２において第１の半導体基板１１に形成された通常画素５１の領域と重複している領域を含めて形成する。これにより、第１の実施形態の固体撮像装置１では、画素アレイ部４０内に配置する通常画素５１の数を、動き検出画素５２よりも多くすることができ、通常の撮影において生成する画像の画質を向上させることができる。また、第１の実施形態の固体撮像装置１では、画素アレイ部４０内に配置する動き検出画素５２の光電変換素子ＰＤ２を大きくすることができ、被写体の動きに応じたより大きな電荷信号を発生させて、動き検出の精度の低下を抑えることができる。

また、第１の実施形態の固体撮像装置１では、通常の撮影による画素信号の出力に特化した通常画素５１と、動き検出によるイベント画素信号の出力に特化した動き検出画素５２とのそれぞれを形成することによって、通常の撮影と被写体の動きを逐次検出する動き検出とを両立することができる。そして、第１の実施形態の固体撮像装置１では、通常読み出しによるフレーム単位での通常画素５１からの通常の撮影の画素信号の読み出しと、動き検出読み出しによる非同期のタイミングでの動き検出画素５２からの動き検出の画素信号の読み出しとを同時に行うことができる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。なお、本発明の第２の実施形態における固体撮像装置（以下、「固体撮像装置２」という）の概観や概略構成は、図１および図２に示した第１の実施形態における固体撮像装置１の概観および概略構成を同様である。従って、以下の説明においては、固体撮像装置２の構成要素において、第１の実施形態の固体撮像装置１の構成要素と同様の構成要素には、同一の符号を用い、それぞれの構成要素や動作に関する詳細な説明は省略する。

ここで、第２の実施形態の固体撮像装置２において画素アレイ部４０内に配置する通常画素５１および動き検出画素５２の構成について説明する。固体撮像装置２では、通常画素５１を第１の半導体基板１１に形成し、動き検出画素５２を第２の半導体基板１２に形成する。図８Ａおよび図８Ｂは、本発明の第２の実施形態の固体撮像装置２における画素５０（通常画素５１および動き検出画素５２）の構成の一例を示した回路図である。図８Ａには、固体撮像装置２の画素アレイ部４０内に配置する通常画素５１の構成の一例を示し、図８Ｂには、固体撮像装置２の画素アレイ部４０内に配置する動き検出画素５２の構成の一例を示している。

通常画素５１の構成は、図８Ａに示したように、図３Ａに示した第１の実施形態の固体撮像装置１における通常画素５１と同様の構成である。従って、通常画素５１の構成や動作に関する詳細な説明は省略する。

また、動き検出画素５２の構成は、図８Ｂに示したように、図３Ｂに示した第１の実施形態の固体撮像装置１における動き検出画素５２と同様の構成である。ただし、固体撮像装置２では、上述したように、動き検出画素５２を第２の半導体基板１２に形成する。つまり、固体撮像装置２では、第１の実施形態の固体撮像装置１のように動き検出画素５２を第１の半導体基板１１と第２の半導体基板１２とに分けて形成するのではなく、第２の半導体基板１２のみに形成する。このため、固体撮像装置２における動き検出画素５２には、チップ接続部１３が含まれていない。なお、動き検出画素５２に備えるその他の回路要素は、図３Ｂに示した第１の実施形態の固体撮像装置１における動き検出画素５２と同様である。従って、動き検出画素５２の構成や動作に関する詳細な説明は省略する。

（第３の配置例）
次に、第２の実施形態の固体撮像装置２における画素アレイ部４０内の通常画素５１および動き検出画素５２の配置の一例について説明する。図９は、本発明の第２の実施形態の固体撮像装置２における画素５０（通常画素５１および動き検出画素５２）の配置の一例（第３の配置例）を模式的に示した図である。図９には、図４に示した第１の実施形態の固体撮像装置１における画素５０の第１の配置例と同様に、固体撮像装置２を構成するそれぞれの半導体基板に形成する画素アレイ部４０内の通常画素５１および動き検出画素５２の配置の一例を示している。

固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、通常画素５１と動き検出画素５２とを平面状に配置する。しかし、上述したように、固体撮像装置２では、通常画素５１を第１の半導体基板１１に形成し、動き検出画素５２を第２の半導体基板１２に形成する。つまり、固体撮像装置２では、動き検出画素５２を、通常画素５１に光が入射する側の面と反対側の面に積層するように配置する。言い換えれば、固体撮像装置２では、動き検出画素５２を、通常画素５１の裏側に配置する。そして、固体撮像装置２では、通常画素５１を透過した光（光線）が動き検出画素５２に入射される。図９の（ａ）には、固体撮像装置２を構成する第１の半導体基板１１の画素アレイ部４０の領域内に通常画素５１を配置した一例を示している。また、図９の（ｂ）には、固体撮像装置２を構成する第２の半導体基板１２の画素アレイ部４０の領域内に動き検出画素５２を配置した一例を示している。

より具体的には、図９の（ａ）に示したように、第１の半導体基板１１の画素アレイ部４０の平面の領域に、通常画素５１を行方向および列方向に配置する。また、図９の（ｂ）に示したように、第２の半導体基板１２の画素アレイ部４０の平面の領域には、第２の半導体基板１２の画素アレイ部４０の平面の領域に、動き検出画素５２を行方向および列方向に配置する。このとき、第２の半導体基板１２の画素アレイ部４０の平面の領域には、図９の（ｂ）に示したように、動き検出画素５２の光電変換素子ＰＤ２を、第１の半導体基板１１の画素アレイ部４０の平面の領域に配置した通常画素５１と、行方向および列方向に周期的に重複するように配置する。そして、動き検出画素５２の出力回路および読み出し回路を、動き検出画素５２の光電変換素子ＰＤ２を重複して配置していない複数の通常画素５１の領域を含めて形成する。つまり、固体撮像装置２では、通常画素５１よりも多くの回路要素から構成されるため形成する際に多くの領域を必要とする動き検出画素５２を、第１の半導体基板１１に形成された複数の通常画素５１の領域と重複した第２の半導体基板１２の領域を利用して形成する。

図９の（ｂ）では、第１の実施形態の固体撮像装置１において第１の半導体基板１１に動き検出画素５２の光電変換素子ＰＤ２および出力回路を配置した位置に対応する第２の半導体基板１２の画素アレイ部４０の平面の領域に、動き検出画素５２の光電変換素子ＰＤ２を周期的に配置している。なお、第２の半導体基板１２に光電変換素子ＰＤ２を配置する領域には、第１の実施形態の固体撮像装置１と同様に、動き検出画素５２の出力回路を含めて形成してもよい。

そして、第２の半導体基板１２に配置されたそれぞれの動き検出画素５２の光電変換素子ＰＤ２は、第１の半導体基板１１に配置された通常画素５１の光電変換素子ＰＤ１の領域を透過してきた光（光線）を光電変換した電荷信号を発生させる。これにより、固体撮像装置２では、第２の半導体基板１２に配置されたそれぞれの動き検出画素５２が、第１の実施形態の固体撮像装置１において第１の半導体基板１１に配置された動き検出画素５２と同様の位置で被写体の動きを検出したイベント画素信号を出力する。

このように、固体撮像装置２では、通常の撮影による画素信号の出力に特化した通常画素５１を第１の半導体基板１１の画素アレイ部４０内に配置し、動き検出によるイベント画素信号の出力に特化した動き検出画素５２を第２の半導体基板１２の画素アレイ部４０内に配置することによって、第１の実施形態の固体撮像装置１と同様に、被写体の動きを逐次検出する動き検出と通常の撮影とを両立することができる。そして、固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、通常読み出しと動き検出読み出しとを同時に行うことができる。このことにより、固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様の効果を得ることができる。つまり、固体撮像装置２でも、通常の撮影において生成する画像の画質の低下を抑えると共に、動き検出の精度の低下を抑えることができる。

しかも、固体撮像装置２では、上述した第３の配置例のように、通常画素５１を第１の半導体基板１１に配置し、動き検出画素５２を第２の半導体基板１２に配置しているため、通常の撮影における画素信号を出力することができない通常画素５１、つまり、欠けている画素の画素信号がない。このため、固体撮像装置２から出力された通常の撮影における画素信号に基づいて画像を生成する画像処理部は、それぞれの画素信号に基づいた画像を生成する際に、欠けている画素の画素信号を補間する演算を行う必要がない。

なお、固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、画素アレイ部４０内に配置する通常画素５１の数をさらに多くすることによって、通常の撮影において生成する画像の画質を向上させる、つまり、高画素化を実現する構成にすることもできる。

（第４の配置例）
ここで、第２の実施形態の固体撮像装置２において通常の撮影において生成する画像の画質を向上させた構成の一例について説明する。図１０は、本発明の第２の実施形態の固体撮像装置２における画素５０（通常画素５１および動き検出画素５２）の配置の別の一例（第４の配置例）を模式的に示した図である。図１０には、図９に示した通常画素５１および動き検出画素５２の第３の配置例と同様に、固体撮像装置２を構成するそれぞれの半導体基板に形成する画素アレイ部４０内の通常画素５１および動き検出画素５２の配置の一例を示している。

図１０に示した固体撮像装置２における通常画素５１および動き検出画素５２の第４の配置例でも、図９に示した通常画素５１および動き検出画素５２の第３の配置例と同様に、通常画素５１を第１の半導体基板１１に形成し、動き検出画素５２を第２の半導体基板１２に形成する。そして、通常画素５１を形成した第１の半導体基板１１と、動き検出画素５２を形成した第２の半導体基板１２を積層する。図１０の（ａ）には、固体撮像装置２を構成する第１の半導体基板１１の画素アレイ部４０の領域内に、高精細化した通常画素５１を行方向および列方向に配置した一例を示している。また、図１０の（ｂ）には、固体撮像装置２を構成する第２の半導体基板１２の画素アレイ部４０の領域内に動き検出画素５２を行方向および列方向に配置した一例を示している。

通常画素５１を高精細化することにより、固体撮像装置２でも、図１０の（ａ）に示したように、１個の通常画素５１を配置するために要する領域が小さくなり、第１の半導体基板１１の画素アレイ部４０の平面の領域に、より多くの通常画素５１を配置することができる。

なお、第２の半導体基板１２において動き検出画素５２を配置するために要する領域は、図９の（ｂ）に示した動き検出画素５２を配置するために要する領域と同じ大きさである。従って、図１０の（ａ）および図１０の（ｂ）に示したように、動き検出画素５２は、より多くの通常画素５１が配置されている領域を利用して形成することになる。

より具体的には、図９に示した通常画素５１および動き検出画素５２の第３の配置例では、第１の半導体基板１１に形成した４個分の通常画素５１の領域と同じ大きさの第２の半導体基板１２の領域に１個の動き検出画素５２を形成していた。これに対して、図１０に示した通常画素５１および動き検出画素５２の第４の配置例では、第１の半導体基板１１に形成した１６個分の通常画素５１の領域と同じ大きさの第２の半導体基板１２の領域に１個の動き検出画素５２を形成している。

そして、図１０に示した通常画素５１および動き検出画素５２の第４の配置例では、第２の半導体基板１２に配置されたそれぞれの動き検出画素５２の光電変換素子ＰＤ２は、第１の半導体基板１１に配置された４個分の通常画素５１の光電変換素子ＰＤ１の領域を透過してきた光（光線）を光電変換した電荷信号を発生させる。これにより、図１０に示した第４の配置例のように通常画素５１および動き検出画素５２が配置された固体撮像装置２では、第２の半導体基板１２に配置されたそれぞれの動き検出画素５２が、第１の実施形態の固体撮像装置１における通常画素５１および動き検出画素５２の第２の配置例と同様に、第１の半導体基板１１に配置された動き検出画素５２と同様の位置で被写体の動きを検出したイベント画素信号を出力する。

このように、固体撮像装置２における第４の配置例でも、第１の実施形態の固体撮像装置１における第２の配置例と同様に、第１の半導体基板１１の画素アレイ部４０内に配置する通常画素５１を高精細化することによって、通常の撮影において生成する画像を高画素化して画質を向上させることができる。

ここで、第２の実施形態の固体撮像装置２の構造について説明する。図１１は、本発明の第２の実施形態の固体撮像装置２の構造の一例を示した断面図である。図１１には、固体撮像装置２において通常画素５１と動き検出画素５２とが第３の配置例のように配置されている場合における画素アレイ部４０の一部の縦構造を示している。より具体的には、第１の半導体基板１１に４個の通常画素５１が形成され、第２の半導体基板１２に１個の動き検出画素５２が形成された図９に示した通常画素５１と動き検出画素５２との第３の配置例における縦構造を示している。なお、図１０に示した第４の配置例の固体撮像装置２の構造は、図１１に示した第３の配置例におけるそれぞれの画素の数が異なるのみで、同様に考えることができる。

上述したように、図９に示した固体撮像装置２における第３の配置例では、第１の半導体基板１１に通常画素５１を配置し、通常画素５１の領域と重複している第２の半導体基板１２の領域に形成する。より具体的には、通常画素５１に光が入射する側（通常画素５１の表側）の面と反対側（通常画素５１の裏側）の面に積層された第２の半導体基板１２に、第１の半導体基板１１に形成された通常画素５１の領域と重複している領域を含めて動き検出画素５２を形成する。なお、図１１には、第２の半導体基板１２内に形成する動き検出画素５２の光電変換素子ＰＤ２と、動き検出画素５２の読み出し回路に備えたスイッチトキャパシタアンプ回路５２３およびＡＥＲ回路５２６を形成している状態を示している。なお、固体撮像装置２では、第１の半導体基板１１と第２の半導体基板１２とを電気的に接続しないため、チップ接続部１３は形成しない。

また、上述したように、固体撮像装置２では、第２の半導体基板１２に配置されたそれぞれの動き検出画素５２の光電変換素子ＰＤ２が、第１の半導体基板１１に配置された通常画素５１の光電変換素子ＰＤ１の領域を透過してきた光（光線）を光電変換した電荷信号を発生させる。このため、光電変換素子ＰＤ２は、第１の半導体基板１１をより多く透過する波長が長い光ほど、より大きな電荷信号を発生させる。

なお、図１１に示した固体撮像装置２の縦構造には、通常画素５１のそれぞれに光が入射する側に、カラーフィルタＣＦを貼付している固体撮像装置２の構成を示している。すなわち、通常の撮影においてカラーの画像を生成するための画素信号を出力する固体撮像装置２の構成を示している。このため、動き検出画素５２の光電変換素子ＰＤ２には、光が入射する側に積層された第１の半導体基板１１に配置された通常画素５１に貼付されたカラーフィルタＣＦおよび通常画素５１を透過した光が入射する。

本発明においては、固体撮像装置２に貼付するカラーフィルタＣＦの色や配列に関しては、特に規定しない。しかし、上述したように、固体撮像装置２では、第２の半導体基板１２に形成した光電変換素子ＰＤ２が、波長が長い光ほどより大きな電荷信号を発生させる。このため、固体撮像装置２では、第２の半導体基板１２に形成する光電変換素子ＰＤ２を、例えば、波長が長いため通常画素５１をより多く透過する赤色（Ｒ）の波長帯域の光に対応するカラーフィルタＣＦが貼付された通常画素５１に対応する位置に形成することが望ましい。この場合、例えば、固体撮像装置２を搭載した撮像システムに赤外光を発光する光源を備え、被写体の動きを検出する際に赤外光を照射することによって、動き検出の精度を向上させる構成にすることもできる。

なお、固体撮像装置２においても、第１の実施形態の固体撮像装置１と同様に、特定の波長帯域の光によってではなく、被写体の動きを検出することができることが望ましい。このため、図１１において第２の半導体基板１２に形成された光電変換素子ＰＤ２に第１の半導体基板１１を透過して入射する光は、特定の波長帯域の光でないことが望ましい。例えば、固体撮像装置２において第１の半導体基板１１に配置された通常画素５１のそれぞれに赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）の波長帯域の光に対応するいずれかのカラーフィルタＣＦが貼付されている場合には、第２の半導体基板１２に形成する光電変換素子ＰＤ２を、白色（Ｗ）の波長帯域の光に対応するカラーフィルタＣＦが貼付された通常画素５１に対応する位置に形成してもよい。また、第２の半導体基板１２に形成する光電変換素子ＰＤ２を、例えば、緑色（Ｇ）の波長帯域の光に対応するカラーフィルタＣＦが貼付された通常画素５１に対応する位置に形成してもよい。これにより、動き検出画素５２は、通常の撮影で生成する画像において輝度を表すと考えることができる緑色（Ｇ）の波長帯域の光によって被写体の動きを検出することができる。

しかし、例えば、近赤外の波長帯域の光によって被写体の動きを検出するために赤外カットフィルタを配置しない構成である場合には、通常画素５１に貼付されたカラーフィルタＣＦの色は関係しなくなる。また、例えば、図１０の（ｂ）に示したように、動き検出画素５２の光電変換素子ＰＤ２を、複数（図１０の（ｂ）では４個）の通常画素５１の大きさの平面の領域を利用して形成した場合には、通常画素５１に貼付された全ての色を含む位置に形成することによって、通常画素５１に貼付されたカラーフィルタＣＦの色は関係しなくなる。

また、図１１に示した固体撮像装置２の縦構造には、通常画素５１のそれぞれに光が入射する側にマイクロレンズを形成している固体撮像装置２の構成を示している。このため、図１０の（ｂ）に示したように、動き検出画素５２の光電変換素子ＰＤ２を通常画素５１の４個分の大きさの平面の領域を利用して形成した場合には、４つのマイクロレンズのそれぞれから入射した光が、それぞれのマイクロレンズに対応する通常画素５１を透過して、動き検出画素５２の光電変換素子ＰＤ２に入射する。例えば、動き検出画素５２の光電変換素子ＰＤ２には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）の波長帯域の光に対応する通常画素５１を透過した光が入射する。

第２の実施形態によれば、ｍ個の第２の光電変換素子（光電変換素子ＰＤ２）のそれぞれは、第２の半導体基板（第２の半導体基板１２）に配置され、ｎ個の第１の光電変換素子（光電変換素子ＰＤ１）の内、対応するｐ個の光電変換素子ＰＤ１を透過した光を光電変換した第２の電荷信号を発生し、ｐは１以上の自然数である、固体撮像装置（固体撮像装置２）が構成される。

上記に述べたように、第２の実施形態の固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、通常の撮影による画素信号の出力に特化した通常画素５１と、動き検出によるイベント画素信号の出力に特化した動き検出画素５２とのそれぞれを、画素アレイ部４０における行方向および列方向に周期的に（平面状に）配置する。このとき、第２の実施形態の固体撮像装置２では、通常画素５１を第１の半導体基板１１に形成し、動き検出画素５２を第２の半導体基板１２に形成する。つまり、第２の実施形態の固体撮像装置２では、動き検出画素５２を、通常画素５１に光が入射する側（通常画素５１の表側）の面と反対側（通常画素５１の裏側）の面に配置する。これにより、第２の実施形態の固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、画素アレイ部４０内に配置する通常画素５１の数を、動き検出画素５２よりも多くすることができ、通常の撮影において生成する画像の画質を向上させることができる。また、第２の実施形態の固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、画素アレイ部４０内に配置する動き検出画素５２の光電変換素子ＰＤ２を大きくすることができ、被写体の動きに応じたより大きな電荷信号を発生させて、動き検出の精度の低下を抑えることができる。

また、第２の実施形態の固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、通常の撮影による画素信号の出力に特化した通常画素５１と、動き検出によるイベント画素信号の出力に特化した動き検出画素５２とのそれぞれを形成することによって、通常の撮影と被写体の動きを逐次検出する動き検出とを両立することができる。そして、第２の実施形態の固体撮像装置２でも、第１の実施形態の固体撮像装置１と同様に、通常読み出しによるフレーム単位での通常画素５１からの通常の撮影の画素信号の読み出しと、動き検出読み出しによる非同期のタイミングでの動き検出画素５２からの動き検出の画素信号の読み出しとを同時に行うことができる。

（第３の実施形態）
次に、本発明の第３の実施形態について説明する。なお、本発明の第３の実施形態における固体撮像装置（以下、「固体撮像装置３」という）の概観や概略構成は、図１および図２に示した第１の実施形態における固体撮像装置１の概観および概略構成を同様である。従って、以下の説明においては、固体撮像装置３の構成要素において、第１の実施形態の固体撮像装置１の構成要素と同様の構成要素には、同一の符号を用い、それぞれの構成要素や動作に関する詳細な説明は省略する。

（第１の構成例）
ここで、第３の実施形態の固体撮像装置３において画素アレイ部４０内に配置する画素５０の構成について説明する。固体撮像装置３において画素アレイ部４０内に配置する画素５０も、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２と同様に、通常読み出しによる通常の撮影の画素信号と、動き検出読み出しによる動き検出のイベント画素信号とを出力する。ただし、固体撮像装置３において画素アレイ部４０内に配置する画素５０は、通常の撮影の画素信号とイベント画素信号とを、同じ光電変換素子が発生した電荷信号から得る。つまり、固体撮像装置３の画素アレイ部４０内に配置する画素５０に備える光電変換素子は、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２において画素アレイ部４０内に配置する通常画素５１に備えた光電変換素子ＰＤ１と動き検出画素５２に備えた光電変換素子ＰＤ２とを兼用している。なお、以下の説明においては、固体撮像装置３の画素アレイ部４０内に配置する、通常読み出しによる通常の撮影の画素信号の出力と、動き検出読み出しによる動き検出のイベント画素信号の出力とを行う画素５０を「兼用画素５３」という。

図１２は、本発明の第３の実施形態の固体撮像装置３における兼用画素５３の構成の一例（第１の構成例）を示した回路図である。なお、兼用画素５３を構成する回路要素には、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２において配置する通常画素５１または動き検出画素５２を構成する回路要素と同様の回路要素を含んでいる。従って、以下の説明においては、兼用画素５３を構成する回路要素において、通常画素５１または動き検出画素５２を構成する回路要素と同様の回路要素には同一の符号を付与し、詳細な説明は省略する。

図１２において、兼用画素５３は、光電変換素子ＰＤ１２と、電荷転送トランジスタ５１１と、画素リセットトランジスタ５１２と、増幅トランジスタ５１３と、選択トランジスタ５１４と、アンプ５２１と、バイアストランジスタ５２２と、スイッチトキャパシタアンプ回路５２３と、スレッショルドアンプ５２４およびスレッショルドアンプ５２５と、ＡＥＲ回路５２６とを備えている。また、スイッチトキャパシタアンプ回路５２３は、キャパシタ５２３１と、アンプ５２３２と、キャパシタ５２３３と、スイッチ５２３４とを備えている。なお、図１２においては、兼用画素５３に備えた増幅トランジスタ５１３のゲート端子に接続されたノードに付随する容量であるノード容量ＦＤ１を、兼用画素５３の回路要素としてキャパシタの記号で示している。

兼用画素５３では、光電変換素子ＰＤ１２と、電荷転送トランジスタ５１１と、画素リセットトランジスタ５１２と、増幅トランジスタ５１３と、選択トランジスタ５１４と、ノード容量ＦＤ１との構成によって、通常の撮影による電荷信号を発生させる画素、つまり、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２における通常画素５１と同様の画素を構成する。なお、以下の説明においては、通常の撮影による電荷信号を発生させる兼用画素５３を「通常兼用画素５３１」という。通常兼用画素５３１においては、電荷転送トランジスタ５１１、画素リセットトランジスタ５１２、増幅トランジスタ５１３、および選択トランジスタ５１４と、ノード容量ＦＤ１とで、通常の撮影において光電変換素子ＰＤ１２が発生させた電荷信号に応じた画素信号を読み出す読み出し回路を構成している。

また、兼用画素５３では、光電変換素子ＰＤ１２と、アンプ５２１と、バイアストランジスタ５２２と、スイッチトキャパシタアンプ回路５２３と、スレッショルドアンプ５２４およびスレッショルドアンプ５２５と、ＡＥＲ回路５２６との構成によって、動き検出のための電荷信号を発生させる画素、つまり、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２における動き検出画素５２と同様の画素を構成する。なお、以下の説明においては、動き検出のための電荷信号を発生させる兼用画素５３を「動き検出兼用画素５３２」という。動き検出兼用画素５３２においては、アンプ５２１およびバイアストランジスタ５２２で、動き検出のために光電変換素子ＰＤ１２が発生させた電荷信号を出力する出力回路を構成し、スイッチトキャパシタアンプ回路５２３、スレッショルドアンプ５２４、スレッショルドアンプ５２５、およびＡＥＲ回路５２６で、動き検出のために光電変換素子ＰＤ１２が発生させた電荷信号を読み出す読み出し回路を構成している。

固体撮像装置３では、兼用画素５３を、画素アレイ部４０の平面の領域全体に均一に配置する。このとき、固体撮像装置３では、光電変換素子ＰＤ１２と、通常兼用画素５３１の読み出し回路と、動き検出兼用画素５３２の出力回路とを、第１の半導体基板１１に形成する。また、固体撮像装置３では、動き検出兼用画素５３２の読み出し回路を第２の半導体基板１２に形成する。

光電変換素子ＰＤ１２は、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２において、通常画素５１に備えた光電変換素子ＰＤ１および動き検出画素５２に備えた光電変換素子ＰＤ２と同様に、入射してきた光（光線）を光電変換して電荷信号を発生させ、発生させた電荷信号を蓄積するフォトダイオードである。光電変換素子ＰＤ１２は、発生させた電荷信号を逐次、アンプ５２１に出力する。

兼用画素５３は、通常の撮影による画素信号を出力する画素として動作する場合、つまり、通常読み出しによって通常兼用画素５３１から画素信号を垂直信号線６０に出力する場合、アンプ５２１は、バイアスの制御に応じて、バイアストランジスタ５２２が常にＯＮ状態になるようにする電圧の電圧信号Ｖｐを、バイアストランジスタ５２２のゲート端子に出力する。すなわち、兼用画素５３において通常の撮影による画素信号を出力する場合には、バイアストランジスタ５２２によって、光電変換素子ＰＤ１２が発生した電荷信号を、電荷転送トランジスタ５１１にそのまま伝送させる。これにより、電荷転送トランジスタ５１１は、垂直走査回路２０から入力された制御信号ＴＸに応じて、光電変換素子ＰＤ１２が発生して蓄積し、バイアストランジスタ５２２を介して入力された電荷信号を、増幅トランジスタ５１３のゲート端子に転送する。これにより、電荷転送トランジスタ５１１によって転送された電荷信号が、ノード容量ＦＤ１に蓄積される。

このような動作によって、兼用画素５３（通常兼用画素５３１）では、光電変換素子ＰＤ１２が入射した光を光電変換した電荷信号に応じたそれぞれの信号電圧を、画素信号として垂直信号線６０に読み出す。

一方、兼用画素５３は、動き検出のための電荷信号を発生させる画素として動作する場合、つまり、動き検出読み出しによって動き検出兼用画素５３２から動き検出のイベント画素信号とを出力する場合、垂直走査回路２０は、画素リセットトランジスタ５１２が常にＯＮ状態になるように制御信号ＲＳＴを制御する。また、垂直走査回路２０は、制御信号ＴＸを固定のバイアス電圧に制御する。これにより、画素リセットトランジスタ５１２と電荷転送トランジスタ５１１とによって、バイアストランジスタ５２２に、固定のバイアス電圧に応じた固定の電圧が供給される。

このような動作によって、兼用画素５３（動き検出兼用画素５３２）では、光電変換素子ＰＤ１２が、被写体の動きに応じた大きさの電荷信号を発生させて、電荷信号の変化とその変化した方向に応じたイベント画素信号を出力する。

上述したように、兼用画素５３では、通常兼用画素５３１と動き検出兼用画素５３２とで光電変換素子ＰＤ１２を兼用している。このため、固体撮像装置３では、通常読み出しによるフレーム単位での通常兼用画素５３１からの通常の撮影の画素信号の読み出しと、動き検出読み出しによる非同期のタイミングでの動き検出兼用画素５３２からの動き検出の画素信号の読み出しとを排他的に行う。

ここで、第３の実施形態の固体撮像装置３における兼用画素５３の駆動タイミングについて説明する。図１３は、本発明の第３の実施形態の固体撮像装置３において兼用画素５３を駆動するタイミングの一例を示したタイミングチャートである。図１３に示したタイミングチャートは、通常の撮影によって得た画素信号を垂直信号線６０に出力した後、動き検出のための露光を行うように第１の構成例の兼用画素５３を制御する、垂直走査回路２０の制御タイミングを示している。

通常の撮影を行う場合、まず、時刻ｔ１において、画素アレイ部４０内の全ての兼用画素５３をリセットする。より具体的には、時刻ｔ１において、垂直走査回路２０は、制御信号ＲＳＴと制御信号ＴＸとを、同時に“Ｈｉｇｈ”レベルにして、画素リセットトランジスタ５１２と電荷転送トランジスタ５１１とをＯＮ状態にする。これにより、画素アレイ部４０内の全ての兼用画素５３に備えた光電変換素子ＰＤ１２とノード容量ＦＤ１とがリセットされる。

その後、垂直走査回路２０は、制御信号ＲＳＴと制御信号ＴＸとを、同時に“Ｌｏｗ”レベルにして、画素リセットトランジスタ５１２と電荷転送トランジスタ５１１とをＯＦＦ状態にし、画素アレイ部４０内の全ての兼用画素５３のリセットを解除する。これにより、画素アレイ部４０内の全ての兼用画素５３が同時に露光を開始する。すなわち、画素アレイ部４０内の全ての兼用画素５３に備えた光電変換素子ＰＤ１２が、入射した光を光電変換した電荷信号の発生と蓄積とを開始する。

続いて、一定の期間が経過した後、すなわち、通常の撮影における任意の露光時間が経過した後、時刻ｔ２から、画素アレイ部４０内のそれぞれの兼用画素５３からの画素信号の通常読み出しを行う。

より具体的には、通常読み出しでは、時刻ｔ２において、垂直走査回路２０は、制御信号ＳＥＬを“Ｈｉｇｈ”レベルにして、選択トランジスタ５１４をＯＮ状態にし、増幅トランジスタ５１３を垂直信号線６０に接続した状態にする。これにより、増幅トランジスタ５１３から出力されて信号電圧が、選択トランジスタ５１４を介して垂直信号線６０に出力される状態になる。

続いて、時刻ｔ３において、垂直走査回路２０は、制御信号ＲＳＴを“Ｈｉｇｈ”レベルにして、画素リセットトランジスタ５１２をＯＮ状態にし、ノード容量ＦＤ１をリセットする。これにより、増幅トランジスタ５１３から光電変換素子ＰＤ１２のリセットレベルの信号電圧が、選択トランジスタ５１４によって垂直信号線６０に出力される。その後、垂直走査回路２０は、制御信号ＲＳＴを“Ｌｏｗ”レベルにして、画素リセットトランジスタ５１２をＯＦＦ状態にし、ノード容量ＦＤ１のリセットを解除する。

続いて、時刻ｔ４において、垂直走査回路２０は、制御信号ＴＸを“Ｈｉｇｈ”レベルにして、電荷転送トランジスタ５１１をＯＮ状態にし、光電変換素子ＰＤ１２に蓄積された電荷信号を、増幅トランジスタ５１３のゲート端子に転送する。このとき、電荷転送トランジスタ５１１によって転送された電荷信号は、ノード容量ＦＤ１に蓄積される。これにより、増幅トランジスタ５１３から光電変換素子ＰＤ１２が発生した電荷信号、すなわち、ノード容量ＦＤ１に蓄積された電荷信号に応じた信号電圧が、選択トランジスタ５１４を介して垂直信号線６０に出力される。

なお、固体撮像装置３を搭載した撮像システムでは、時刻ｔ３において出力されたリセットレベルの信号電圧と、時刻ｔ４において出力された光電変換素子ＰＤ１２が発生した電荷信号に応じた信号電圧との差分を取って、画素信号に対するノイズ除去の処理を行ってもよい。

その後、垂直走査回路２０は、制御信号ＴＸを“Ｌｏｗ”レベルにして、電荷転送トランジスタ５１１をＯＦＦ状態にし、光電変換素子ＰＤ１２に蓄積された電荷信号の増幅トランジスタ５１３のゲート端子への転送を停止し、時刻ｔ５において、制御信号ＳＥＬを“Ｌｏｗ”レベルにして、選択トランジスタ５１４をＯＦＦ状態にし、増幅トランジスタ５１３を垂直信号線６０から切り離した状態にする。

このような制御によって、画素アレイ部４０内の全ての兼用画素５３に備えた光電変換素子ＰＤ１２が発生した電荷信号に応じた画素信号が、通常読み出しによって読み出される。

なお、図１３には、１個の兼用画素５３に対する垂直走査回路２０の制御タイミングを示しているが、通常読み出しでは、垂直走査回路２０が固体撮像装置３の画素アレイ部４０内に配置する全ての兼用画素５３に対して同様の制御を行うことによって、フレーム単位での兼用画素５３からの通常の撮影の画素信号の読み出しを行う。より具体的には、垂直走査回路２０が、時刻ｔ２〜時刻ｔ５までの通常読み出しの制御を画素アレイ部４０内に配置された兼用画素５３の行ごとに順次行うことによって、それぞれの行の画素信号を垂直信号線６０に順次出力させる。その後、水平走査回路３０が、それぞれの列の垂直信号線６０に出力されたそれぞれの行の画素信号を列ごとに順次出力することによって、１つのフレームの全ての画素信号を、固体撮像装置３の外部に出力する。

そして、通常の撮影における１つのフレームの画素信号の通常読み出しが終了すると、時刻ｔ６から、画素アレイ部４０内のそれぞれの兼用画素５３による動き検出、つまり、動き検出読み出しを行うことができるようになる。

より具体的には、動き検出読み出しでは、時刻ｔ６において、垂直走査回路２０は、制御信号ＲＳＴを“Ｈｉｇｈ”レベルにして、画素リセットトランジスタ５１２をＯＮ状態にする。また、垂直走査回路２０は、制御信号ＴＸを固定のバイアス電圧にする。これにより、バイアストランジスタ５２２に電荷転送トランジスタ５１１から固定のバイアス電圧に応じた固定の電圧が供給される。そして、兼用画素５３は、光電変換素子ＰＤ１２が発生させた電荷信号に応じたパルス信号に基づいたイベント画素信号を逐次出力する。

なお、動き検出読み出しを行っている状態のときに通常の撮影を行う場合、垂直走査回路２０は、最初に時刻ｔ１以前の状態にしてから、上述した時刻ｔ１〜時刻ｔ５までの通常読み出しの制御を行う。より具体的には、垂直走査回路２０は、制御信号ＲＳＴと制御信号ＴＸとのそれぞれを“Ｌｏｗ”レベルにして、画素リセットトランジスタ５１２と電荷転送トランジスタ５１１とのそれぞれ一旦ＯＦＦ状態にしてから、時刻ｔ１〜時刻ｔ５において説明したそれぞれの制御を行う。

このような駆動タイミングによって、固体撮像装置３の画素アレイ部４０内に配置されたそれぞれの兼用画素５３は、通常読み出しによるフレーム単位での通常の撮影の画素信号の読み出しと、動き検出読み出しによる非同期のタイミングでの動き検出の画素信号の読み出しとを排他的に行う。

このように、固体撮像装置３では、通常の撮影による画素信号の出力と、動き検出によるイベント画素信号の出力とを行う兼用画素５３を画素アレイ部４０内に均一に配置することによって、第１の実施形態の固体撮像装置１や第２の実施形態の固体撮像装置２と同様に、被写体の動きを逐次検出する動き検出と通常の撮影とを両立することができる。

なお、固体撮像装置３では、上述したように、兼用画素５３を、画素アレイ部４０の平面の領域全体に均一に配置している。このため、固体撮像装置３では、兼用画素５３内に構成される動き検出兼用画素５３２の出力回路と読み出し回路とを第１の半導体基板１１と第２の半導体基板１２とに分けて形成しているが、兼用画素５３内に構成される通常兼用画素５３１を高精細化することができる、つまり、画素アレイ部４０内に配置する通常兼用画素５３１の数を多くすることができるのは、動き検出兼用画素５３２の読み出し回路を形成するために必要な領域を確保することができる範囲までとなってしまう。しかしながら、上述したように、固体撮像装置３においても、より多くの通常兼用画素５３１を配置することによって通常の撮影において生成する画像の画質を向上させると共に、動き検出兼用画素５３２がより大きな電荷信号に基づいて被写体の動きを検出することによって動き検出の精度の低下を抑えることが望ましい。

このため、固体撮像装置３でも、第１の実施形態の固体撮像装置１における画素５０の第１の配置例や第２の配置例と同様の考え方（図４〜図７参照）に基づいて、兼用画素５３を配置することも考えられる。より具体的には、第１の実施形態の固体撮像装置１において画素アレイ部４０に配置した動き検出画素５２の代わりに兼用画素５３を配置することも考えられる。しかし、固体撮像装置３では、兼用画素５３の構成を変更することによっても、通常の撮影において生成する画像の画質を向上させる、つまり、高画素化を実現する構成にすると共に、動き検出の精度の低下を抑えることができる。

（第２の構成例）
次に、第３の実施形態の固体撮像装置３において画素アレイ部４０内に配置する画素５０の別の構成の一例（第２の構成例）について説明する。第２の構成例の画素５０（以下、「兼用画素５４」という）は、通常の撮影による電荷信号を発生させる通常兼用画素５３１を高精細化して通常の撮影において生成する画像の画質を向上させると共に、動き検出のための電荷信号を発生させる動き検出兼用画素５３２が兼用する光電変換素子ＰＤ１２の数を多くすることによって動き検出の精度の低下を抑える構成の画素である。

図１４は、本発明の第３の実施形態の固体撮像装置３における画素５０の構成の別の一例（第２の構成例）を示した回路図である。図１４には、２個の高精細化した通常兼用画素５３１と１個の動き検出兼用画素５４２とを備えた構成の兼用画素５４を示している。なお、兼用画素５４を構成する回路要素には、第１の構成例の兼用画素５３を構成する回路要素と同様の回路要素を含んでいる。従って、以下の説明においては、兼用画素５４を構成する回路要素において、第１の構成例の兼用画素５３を構成する回路要素と同様の回路要素には同一の符号を付与し、詳細な説明は省略する。

兼用画素５４に備えた２個の通常兼用画素５３１のそれぞれは、第１の構成例の兼用画素５３内に構成される通常兼用画素５３１と同様の構成である。図１４においては、２個の通常兼用画素５３１のそれぞれを、通常兼用画素５３１ａおよび通常兼用画素５３１ｂとして区別している。そして、図１４では、それぞれの通常兼用画素５３１内の回路要素を区別するため、それぞれの回路要素の符号に続いて、通常兼用画素５３１のそれぞれを区別するために付与した符号、すなわち、「ａ」または「ｂ」を付与している。

より具体的には、通常兼用画素５３１ａは、光電変換素子ＰＤ１２ａと、電荷転送トランジスタ５１１ａと、画素リセットトランジスタ５１２ａと、増幅トランジスタ５１３ａと、選択トランジスタ５１４ａと、ノード容量ＦＤ１ａとによって構成されている。また、通常兼用画素５３１ｂは、光電変換素子ＰＤ１２ｂと、電荷転送トランジスタ５１１ｂと、画素リセットトランジスタ５１２ｂと、増幅トランジスタ５１３ｂと、選択トランジスタ５１４ｂと、ノード容量ＦＤ１ｂとによって構成されている。

なお、通常兼用画素５３１ａおよび通常兼用画素５３１ｂの動作や、垂直走査回路２０による制御タイミングは、第１の構成例の兼用画素５３内に構成される通常兼用画素５３１と同様であるため、詳細な説明は省略する。

また、兼用画素５４に備えた１個の動き検出兼用画素５４２は、第１の構成例の兼用画素５３内に構成される動き検出兼用画素５３２と同様の構成である。ただし、動き検出兼用画素５４２では、１個の動き検出兼用画素５４２が、複数の通常兼用画素５３１と光電変換素子ＰＤ１２を兼用する。図１４には、１個の動き検出兼用画素５４２が、高精細化した通常兼用画素５３１ａおよび通常兼用画素５３１ｂのそれぞれと光電変換素子ＰＤ１２を兼用する。つまり、動き検出兼用画素５４２は、複数の光電変換素子ＰＤ１２が発生した電荷信号に基づいて被写体の動きを検出する。このため、動き検出兼用画素５４２では、それぞれの光電変換素子ＰＤ１２に対応する回路要素の構成が変更されている。

より具体的には、動き検出兼用画素５４２は、第１の構成例における動き検出兼用画素５３２に備えたアンプ５２１、バイアストランジスタ５２２、およびスイッチトキャパシタアンプ回路５２３に備えたキャパシタ５２３１のそれぞれが、兼用するそれぞれの光電変換素子ＰＤ１２に対応した構成になっている。

なお、図１４においては、動き検出兼用画素５４２内の回路要素においていずれかの１つの光電変換素子ＰＤ１２に対応する回路要素には、光電変換素子ＰＤ１２に付与された符号（「ａ」または「ｂ」）をそれぞれの回路要素の符号に続いて付与することによって、それぞれの回路要素が対応する光電変換素子ＰＤ１２を区別している。

より具体的には、動き検出兼用画素５４２は、アンプ５２１ａおよびアンプ５２１ｂと、バイアストランジスタ５２２ａおよびバイアストランジスタ５２２ｂと、スイッチトキャパシタアンプ回路５４３と、スレッショルドアンプ５２４およびスレッショルドアンプ５２５と、ＡＥＲ回路５２６とによって構成されている。また、スイッチトキャパシタアンプ回路５４３は、キャパシタ５２３１ａおよびキャパシタ５２３１ｂと、アンプ５２３２と、キャパシタ５２３３と、スイッチ５２３４とによって構成されている。

アンプ５２１ａは、対応する光電変換素子ＰＤ１２ａが発生して出力した電荷信号を増幅し、増幅した電荷信号を、チップ接続部１３ａを介してスイッチトキャパシタアンプ回路５４３内のキャパシタ５２３１ａに出力する。また、アンプ５２１ａは、増幅した電荷信号を、バイアストランジスタ５２２ａのゲート端子に、電圧信号Ｖｐａとして転送する。

アンプ５２１ｂは、対応する光電変換素子ＰＤ１２ｂが発生して出力した電荷信号を増幅し、増幅した電荷信号を、チップ接続部１３ｂを介してスイッチトキャパシタアンプ回路５４３内のキャパシタ５２３１ｂに出力する。また、アンプ５２１ｂは、増幅した電荷信号を、バイアストランジスタ５２２ｂのゲート端子に、電圧信号Ｖｐｂとして転送する。

バイアストランジスタ５２２ａは、ゲート端子に転送された電圧信号Ｖｐａに応じて光電変換素子ＰＤ１２ａに流れる電流が一定の電流になるように、つまり、光電変換素子ＰＤ１２ａが発生する電荷信号が変化した場合でも、電荷信号の大きさが変化した後の大きさで逐次安定するように制御する。つまり、光電変換素子ＰＤ１２ａの出力をクリップする。

バイアストランジスタ５２２ｂは、ゲート端子に転送された電圧信号Ｖｐｂに応じて光電変換素子ＰＤ１２ｂに流れる電流が一定の電流になるように、つまり、光電変換素子ＰＤ１２ｂが発生する電荷信号が変化した場合でも、電荷信号の大きさが変化した後の大きさで逐次安定するように制御する。つまり、光電変換素子ＰＤ１２ｂの出力をクリップする。

スイッチトキャパシタアンプ回路５４３は、アンプ５２１ａおよびアンプ５２１ｂのそれぞれから対応するチップ接続部１３ａまたはチップ接続部１３ｂを介して入力された電荷信号を加算する。より具体的には、キャパシタ５２３１ａは、対応するアンプ５２１ａから第１の端子に入力された電荷信号を蓄積し、蓄積した電荷信号に応じた電圧の電圧信号を第２の端子から出力する。また、キャパシタ５２３１ｂは、対応するアンプ５２１ｂから第１の端子に入力された電荷信号を蓄積し、蓄積した電荷信号に応じた電圧の電圧信号を第２の端子から出力する。このとき、図１４に示したようにキャパシタ５２３１ａの第２の端子とキャパシタ５２３１ｂの第２の端子とが接続されているため、キャパシタ５２３１ａの第２の端子から出力する電圧信号と、キャパシタ５２３１ｂの第２の端子から出力する電圧信号とは加算されて、アンプ５２３２に出力される。そして、スイッチトキャパシタアンプ回路５４３は、第１の構成例の兼用画素５３に備えたスイッチトキャパシタアンプ回路５２３と同様に、加算した電荷信号の変化、つまり、光電変換素子ＰＤ１２ａおよび光電変換素子ＰＤ１２ｂのそれぞれが発生する電荷信号を加算した電荷信号の増減を、予め定めた電圧の範囲の電圧信号に変換し、スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれに出力する。

このような構成によって、動き検出兼用画素５４２では、通常兼用画素５３１の高精細化に伴ってそれぞれの通常兼用画素５３１に備えた光電変換素子ＰＤ１２の面積が小さくなった場合でも、複数の光電変換素子ＰＤ１２が発生した電荷信号を加算することによって、より大きな電荷信号に基づいて被写体の動きを検出することができる。このため、動き検出兼用画素５４２では、動き検出の精度の低下を抑えることができる。

なお、動き検出兼用画素５４２の動作や、垂直走査回路２０による制御タイミングは、動き検出兼用画素５４２が、加算した電荷信号に基づいて動作すること以外は、第１の構成例の兼用画素５３内に構成される動き検出兼用画素５３２と同様であるため、詳細な説明は省略する。

このような構成によって、兼用画素５４では、高精細化した通常兼用画素５３１によって通常の撮影において生成する画像の画質を向上させると共に、動き検出兼用画素５４２が兼用する光電変換素子ＰＤ１２の数を多くすることによって動き検出の精度の低下を抑えることができる。

そして、固体撮像装置３では、兼用画素５４を、画素アレイ部４０の平面の領域全体に均一に配置する。このとき、固体撮像装置３では、第１の構成例の兼用画素５３を画素アレイ部４０内に配置するときと同様に、それぞれの光電変換素子ＰＤ１２と、それぞれの通常兼用画素５３１の読み出し回路と、動き検出兼用画素５４２の出力回路とを第１の半導体基板１１に形成し、動き検出兼用画素５４２の読み出し回路を第２の半導体基板１２に形成する。

ここで、第３の実施形態の固体撮像装置３の構造について説明する。図１５は、本発明の第３の実施形態の固体撮像装置３の別の構造の一例を示した断面図である。図１５には、固体撮像装置３において第２の構成例の兼用画素５４が配置されている場合における画素アレイ部４０の一部の縦構造を示している。より具体的には、２個の兼用画素５４が配置された画素アレイ部４０の一部の縦構造を示している。さらに具体的には、第１の半導体基板１１に形成された４個の通常兼用画素５３１と、第１の半導体基板１１および第２の半導体基板１２に形成された２個の動き検出兼用画素５４２との縦構造を示している。

上述したように、固体撮像装置３では、それぞれの光電変換素子ＰＤ１２と、通常兼用画素５３１の読み出し回路と、動き検出兼用画素５４２の出力回路とを、第１の半導体基板１１に形成し、動き検出兼用画素５４２の読み出し回路を第２の半導体基板１２に形成する。図１５には、第２の半導体基板１２内に形成する動き検出兼用画素５４２の読み出し回路に備えたスイッチトキャパシタアンプ回路５４３と、ＡＥＲ回路５２６とを形成している状態を示している。

そして、上述したように、固体撮像装置３では、動き検出兼用画素５４２が兼用するそれぞれの光電変換素子ＰＤ１２に対応する出力回路と、動き検出兼用画素５４２の読み出し回路に備えたスイッチトキャパシタアンプ回路５４３とを、第１の半導体基板１１と第２の半導体基板１２との間に形成するそれぞれのチップ接続部１３によって電気的に接続する。図１５には、第１の半導体基板１１に形成した通常兼用画素５３１ａに備えた光電変換素子ＰＤ１２ａに対応する出力回路と、第２の半導体基板１２に形成したスイッチトキャパシタアンプ回路５４３内のキャパシタ５２３１ａとを、チップ接続部１３ａによって接続している状態を示している。また、図１５には、第１の半導体基板１１に形成した通常兼用画素５３１ｂに備えた光電変換素子ＰＤ１２ｂに対応する出力回路と、第２の半導体基板１２に形成したスイッチトキャパシタアンプ回路５４３内のキャパシタ５２３１ｂとを、チップ接続部１３ｂによって接続している状態を示している。

なお、図１５に示した固体撮像装置３の縦構造においても、それぞれの兼用画素５４に光が入射する側に、カラーフィルタＣＦを貼付している固体撮像装置３の構成を示しているが、上述したように、本発明においては、固体撮像装置１に貼付するカラーフィルタＣＦの色や配列に関しては、特に規定しない。つまり、固体撮像装置３においても、カラーフィルタＣＦに関しては、第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２と同様である。

このように、第２の構成例の兼用画素５４を配置した固体撮像装置３でも、第１の構成例の兼用画素５３を配置した固体撮像装置３と同様に、被写体の動きを逐次検出する動き検出と通常の撮影とを両立することができる。さらに、第２の構成例の兼用画素５４を配置した固体撮像装置３では、高精細化した通常兼用画素５３１によって通常の撮影において生成する画像の画質を向上させると共に、動き検出兼用画素５４２が複数の光電変換素子ＰＤ１２を兼用することによって動き検出の精度の低下を抑えることができる。

なお、図１４に示した第２の構成例の兼用画素５４の構成では、１個の動き検出兼用画素５４２が、２個の通常兼用画素５３１（通常兼用画素５３１ａおよび通常兼用画素５３１ｂ）と光電変換素子ＰＤ１２（光電変換素子ＰＤ１２ａおよび光電変換素子ＰＤ１２ｂ）を兼用する構成を示した。しかし、第２の構成例の兼用画素５４の構成は、図１４に示した構成に限定されるものではない。つまり、第２の構成例の兼用画素５４において１個の動き検出兼用画素５４２が兼用する光電変換素子ＰＤ１２の数は、図１４に示した２個に限定されるものではない。例えば、第２の構成例の兼用画素５４において、１個の動き検出兼用画素５４２が、４個の通常兼用画素５３１と光電変換素子ＰＤ１２を兼用する構成、すなわち、動き検出兼用画素５４２が４個の光電変換素子ＰＤ１２が発生した電荷信号を加算した電荷信号に基づいて被写体の動きを検出する構成にしてもよい。

なお、固体撮像装置３では、上述したように、動き検出兼用画素５４２が兼用するそれぞれの光電変換素子ＰＤ１２に対応する出力回路と、動き検出兼用画素５３２の読み出し回路とを、チップ接続部１３よって接続する。そして、固体撮像装置３では、上述したように、それぞれの光電変換素子ＰＤ１２は、高精細化した通常兼用画素５３１を構成する回路要素である。そして、それぞれの光電変換素子ＰＤ１２の面積は、通常兼用画素５３１の高精細化に伴ってさらに小さくなることが考えられる。このため、動き検出兼用画素５４２の読み出し回路を形成するために必要な領域においてチップ接続部１３よって接続する出力回路の数、つまり、兼用する光電変換素子ＰＤ１２の数が増大することが考えられる。そして、チップ接続部１３を形成する際の制限によって、固体撮像装置３の高画素化を実現に対して制限が発生してしまうことが考えられる。

そこで、固体撮像装置３では、それぞれの半導体基板に形成する兼用画素５４の回路要素の形成方法を変更することによって、チップ接続部１３の数を削減する構成にすることもできる。

（第３の構成例）
次に、第３の実施形態の固体撮像装置３において画素アレイ部４０内に配置する画素５０のさらに別の構成の一例（第３の構成例）について説明する。第３の構成例の画素５０（以下、「兼用画素５５」という）は、通常の撮影による電荷信号を発生させる通常兼用画素５３１を高精細化した第２の構成例の兼用画素５４において必要なチップ接続部１３の数を削減した構成の画素である。なお、兼用画素５５も、第２の構成例の兼用画素５４と同様に、通常の撮影において生成する画像の画質を向上させると共に、動き検出の精度の低下を抑える構成の画素である。

図１６は、本発明の第３の実施形態の固体撮像装置３における画素５０の構成のさらに別の一例（第３の構成例）を示した回路図である。図１６には、第２の構成例の兼用画素５４と同様に、２個の高精細化した通常兼用画素５３１と１個の動き検出兼用画素５４２（第３の構成例では、「動き検出兼用画素５５２」という）とを備えた構成の兼用画素５５を示している。なお、兼用画素５５を構成する回路要素には、第２の構成例の兼用画素５４を構成する回路要素と同様の回路要素を含んでいる。従って、以下の説明においては、兼用画素５５を構成する回路要素において、第２の構成例の兼用画素５４を構成する回路要素と同様の回路要素には同一の符号を付与し、詳細な説明は省略する。

兼用画素５５に備えた２個の通常兼用画素５３１のそれぞれは、第２の構成例の兼用画素５４内に構成される通常兼用画素５３１と同様である。従って、通常兼用画素５３１に関する詳細な説明は省略する。

また、兼用画素５５に備えた１個の動き検出兼用画素５５２は、第２の構成例の兼用画素５４内に構成される動き検出兼用画素５４２と同様の構成である。従って、図１６において動き検出兼用画素５５２に付与した符号も第２の構成例の兼用画素５４と同様である。ただし、動き検出兼用画素５５２では、チップ接続部１３の数を削減するため、第２の構成例の兼用画素５４内に構成される動き検出兼用画素５４２に備えた回路要素の構成が変更されている。

より具体的には、動き検出兼用画素５５２は、アンプ５２１ａおよびアンプ５２１ｂと、バイアストランジスタ５２２ａおよびバイアストランジスタ５２２ｂと、スイッチトキャパシタアンプ回路５５３と、スレッショルドアンプ５２４およびスレッショルドアンプ５２５と、ＡＥＲ回路５２６とによって構成されている。また、スイッチトキャパシタアンプ回路５５３は、キャパシタ５２３１ａおよびキャパシタ５２３１ｂと、アンプ５２３２と、キャパシタ５２３３と、スイッチ５２３４とによって構成されている。動き検出兼用画素５５２では、第２の構成例の兼用画素５４内に構成される動き検出兼用画素５４２に備えたスイッチトキャパシタアンプ回路５４３が、スイッチトキャパシタアンプ回路５５３に変更されている。

スイッチトキャパシタアンプ回路５５３は、第２の構成例の兼用画素５４内に構成される動き検出兼用画素５４２に備えたスイッチトキャパシタアンプ回路５４３と同様に、アンプ５２１ａおよびアンプ５２１ｂのそれぞれから入力された電荷信号を加算し、加算した電荷信号の変化を、予め定めた電圧の範囲の電圧信号に変換し、スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれに出力する。つまり、スイッチトキャパシタアンプ回路５５３も、光電変換素子ＰＤ１２ａおよび光電変換素子ＰＤ１２ｂのそれぞれが発生する電荷信号を加算した電荷信号の増減に応じた電圧信号を、スレッショルドアンプ５２４およびスレッショルドアンプ５２５のそれぞれに出力する。ただし、スイッチトキャパシタアンプ回路５５３は、第１の半導体基板１１と第２の半導体基板１２とに分けて形成する。

より具体的には、スイッチトキャパシタアンプ回路５５３に備えるキャパシタ５２３１ａとキャパシタ５２３１ｂとのそれぞれを第１の半導体基板１１に形成し、スイッチトキャパシタアンプ回路５５３に備えるアンプ５２３２と、キャパシタ５２３３と、スイッチ５２３４とのそれぞれを第２の半導体基板１２に形成する。これにより、第１の半導体基板１１と第２の半導体基板１２との間に形成するチップ接続部１３によって伝送される信号は、アンプ５２１ａおよびアンプ５２１ｂのそれぞれから入力された電荷信号を加算した、１つの電荷信号に応じた電圧の電圧信号となる。すなわち、第２の構成例の兼用画素５４内に構成される動き検出兼用画素５４２では、アンプ５２１ａおよびアンプ５２１ｂから出力されたそれぞれの電荷信号を対応するチップ接続部１３で伝送していたため、チップ接続部１３は２つであった。これに対して、スイッチトキャパシタアンプ回路５５３では、１つの電圧信号を伝送するための１つのチップ接続部１３のみに削減される。

このような構成によって、動き検出兼用画素５５２では、通常兼用画素５３１の高精細化に伴ってそれぞれの通常兼用画素５３１に備えた光電変換素子ＰＤ１２の面積がさらに小さくなった場合でも、複数の光電変換素子ＰＤ１２が発生した電荷信号を加算することによって、より大きな電荷信号に基づいて被写体の動きを検出し、動き検出の精度の低下を抑えることができる。

なお、動き検出兼用画素５５２の動作や、垂直走査回路２０による制御タイミングは、第２の構成例の兼用画素５４、つまり、第１の構成例の兼用画素５３内に構成される動き検出兼用画素５３２と同様であるため、詳細な説明は省略する。

このような構成によって、兼用画素５５では、第２の構成例の兼用画素５４と同様に、通常の撮影において生成する画像の画質を向上させると共に、動き検出の精度の低下を抑えた上で、第１の半導体基板１１と第２の半導体基板１２との間に形成するチップ接続部１３の数を削減することができる。

そして、固体撮像装置３では、兼用画素５５を、画素アレイ部４０の平面の領域全体に均一に配置する。このとき、固体撮像装置３では、第２の構成例の兼用画素５４を画素アレイ部４０内に配置するときと同様に、それぞれの光電変換素子ＰＤ１２と、それぞれの通常兼用画素５３１の読み出し回路と、動き検出兼用画素５５２の出力回路と、動き検出兼用画素５５２の読み出し回路の一部の回路要素（スイッチトキャパシタアンプ回路５５３に備えるキャパシタ５２３１ａおよびキャパシタ５２３１ｂ）を第１の半導体基板１１に形成する。また、固体撮像装置３では、第２の構成例の兼用画素５４を画素アレイ部４０内に配置するときと同様に、動き検出兼用画素５５２の読み出し回路の残りの回路要素を第２の半導体基板１２に形成する。

このように、第３の構成例の兼用画素５５を画素アレイ部４０内に配置することにより、固体撮像装置３では、第２の構成例の兼用画素５４を画素アレイ部４０内に配置した場合よりも、第１の半導体基板１１と第２の半導体基板１２との間に形成するチップ接続部１３の数を削減することができる。このことにより、固体撮像装置３では、通常兼用画素５３１をさらに高精細化して高画素化を実現する場合でも、チップ接続部１３を形成する際の制限による固体撮像装置３の高画素化の実現に対する制限の発生を抑えることができる。つまり、第３の構成例の兼用画素５５を画素アレイ部４０内に配置した固体撮像装置３の製造が容易になる。

なお、第３の構成例の兼用画素５５が配置されている場合の固体撮像装置３の構造は、図１５に示した第２の構成例の兼用画素５４が配置されている場合の固体撮像装置３の構造と同様に考えることができるため、詳細な説明は省略する。

なお、図１６に示した第３の構成例の兼用画素５５の構成でも、１個の動き検出兼用画素５５２が、２個の通常兼用画素５３１（通常兼用画素５３１ａおよび通常兼用画素５３１ｂ）と光電変換素子ＰＤ１２（光電変換素子ＰＤ１２ａおよび光電変換素子ＰＤ１２ｂ）を兼用する構成を示した。しかし、第３の構成例の兼用画素５５の構成も、第２の構成例の兼用画素５４と同様に、１個の動き検出兼用画素５５２が兼用する数は限定されるものではない。

なお、第３の構成例の兼用画素５５では、第２の構成例の兼用画素５４において必要なチップ接続部１３の数を削減しているが、兼用画素５５内に構成される通常兼用画素５３１を高精細化することができる、つまり、画素アレイ部４０内に配置する通常兼用画素５３１の数を多くすることができるのは、動き検出兼用画素５５２の読み出し回路を形成するために必要な領域を確保することができる範囲までである。これは、第３の構成例の兼用画素５５でも、第２の構成例の兼用画素５４と同様に、第１の構成例の兼用画素５３よりも通常兼用画素５３１を高精細化することを実現しているものの、通常兼用画素５３１のさらなる高精細化を行う場合には、動き検出兼用画素５４２や動き検出兼用画素５５２の読み出し回路を形成するための領域の大きさが、再び、高精細化を実現する際の問題になってしまうことを表している。なお、このことは、第３の構成例の兼用画素５５に限らず、第２の構成例の兼用画素５４であっても同様である。

そこで、固体撮像装置３では、それぞれの半導体基板に形成する兼用画素の回路要素の形成方法を変更することによって、動き検出兼用画素の読み出し回路を形成するために必要な領域を小さくする構成にすることもできる。言い換えれば、兼用画素に光が入射する側から見た場合における動き検出兼用画素の読み出し回路を形成する領域の投影面積を小さくする構成にすることもできる。

（第４の構成例）
次に、第３の実施形態の固体撮像装置３において画素アレイ部４０内に配置する画素５０のさらに別の構成の一例（第４の構成例）について説明する。以下の説明においては、第４の構成例の考え方を、第２の構成例の兼用画素５４に対して適用する場合について説明する。なお、第３の構成例の兼用画素５５に対して第４の構成例の考え方を適用する場合も同様に考えることができる。

図１７は、本発明の第３の実施形態の固体撮像装置３における画素５０の構成のさらに別の一例（第４の構成例）を示した回路図である。第４の構成例の画素５０（以下、「兼用画素５６」という）は、通常の撮影による電荷信号を発生させる通常兼用画素５３１を高精細化した第２の構成例の兼用画素５４において、動き検出兼用画素５４２の読み出し回路を形成するために必要な領域の投影面積を小さくした構成の画素である。なお、兼用画素５６も、第２の構成例の兼用画素５４と同様に、通常の撮影において生成する画像の画質を向上させると共に、動き検出の精度の低下を抑える構成の画素である。

図１７には、第２の構成例の兼用画素５４と同様に、２個の高精細化した通常兼用画素５３１と１個の動き検出兼用画素５６２とを備えた構成の兼用画素５６を示している。なお、兼用画素５６を構成する回路要素には、第２の構成例の兼用画素５４を構成する回路要素と同様の回路要素を含んでいる。従って、以下の説明においては、兼用画素５６を構成する回路要素において、第２の構成例の兼用画素５４を構成する回路要素と同様の回路要素には同一の符号を付与し、詳細な説明は省略する。

兼用画素５６に備えた２個の通常兼用画素５３１のそれぞれは、第２の構成例の兼用画素５４内に構成される通常兼用画素５３１と同様である。従って、通常兼用画素５３１に関する詳細な説明は省略する。

また、兼用画素５６に備えた１個の動き検出兼用画素５６２は、第２の構成例の兼用画素５４内に構成される動き検出兼用画素５４２と同様の構成である。従って、図１７において動き検出兼用画素５６２に付与した符号も第２の構成例の兼用画素５４と同様である。ただし、第４の構成例の兼用画素５６では、兼用画素５６に光が入射する側から見た場合における動き検出兼用画素５６２の投影面積を小さくするため、動き検出兼用画素５６２の読み出し回路の回路要素をさらに別の半導体基板にも分けて形成する。

より具体的には、兼用画素５６内に構成される動き検出兼用画素５６２の出力回路を、第２の構成例の兼用画素５４内に構成される動き検出兼用画素５４２の出力回路と同様に、第１の半導体基板１１に形成する。また、兼用画素５６では、兼用画素５６内に構成される動き検出兼用画素５６２の読み出し回路に備えたスイッチトキャパシタアンプ回路５４３を第２の半導体基板１２に形成し、動き検出兼用画素５６２の読み出し回路に備えたスレッショルドアンプ５２４、スレッショルドアンプ５２５、およびＡＥＲ回路５２６を第３の半導体基板１４に形成する。

そして、兼用画素５６では、第２の半導体基板１２に形成したスイッチトキャパシタアンプ回路５４３と、第３の半導体基板１４に形成したスレッショルドアンプ５２４、スレッショルドアンプ５２５、およびＡＥＲ回路５２６のそれぞれとを、第２の半導体基板１２と第３の半導体基板１４との間に形成するチップ接続部１５によって電気的に接続する。

これにより、多くの回路要素から構成される動き検出兼用画素５６２における兼用画素５６に光が入射する側から見た場合の投影面積を小さくすることができる。つまり、兼用画素５６の全体の投影面積を小さくすることができる。

なお、第４の構成例の兼用画素５６においても、それぞれの光電変換素子ＰＤ１２と、兼用画素５６内に構成されるそれぞれの通常兼用画素５３１の読み出し回路とは、第２の構成例の兼用画素５４を画素アレイ部４０内に配置するときと同様に、第１の半導体基板１１に形成する。

従って、第４の構成例の兼用画素５６を画素アレイ部４０内に配置した固体撮像装置３は、第１の半導体基板１１と、第２の半導体基板１２と、第３の半導体基板１４とを、この順番で積層（接合）した構成になる。より具体的には、第４の構成例の兼用画素５６を画素アレイ部４０内に配置した固体撮像装置３は、光電変換素子ＰＤ１２と、兼用画素５６内に構成される通常兼用画素５３１の読み出し回路と、兼用画素５６内に構成される動き検出兼用画素５６２の出力回路を形成した第１の半導体基板１１に光が入射する側の面と反対側の面に第２の半導体基板１２を積層する。さらに、第４の構成例の兼用画素５６を画素アレイ部４０内に配置した固体撮像装置３は、第２の半導体基板１２において第１の半導体基板１１を積層した側の面と反対側の面に第３の半導体基板１４を積層する。

このような構成によって、動き検出兼用画素５６２では、通常兼用画素５３１のさらなる高精細化に伴ってそれぞれの通常兼用画素５３１に備えた光電変換素子ＰＤ１２の面積がさらに小さくなった場合でも、第２の構成例の兼用画素５４内に構成される動き検出兼用画素５４２と同様に、より大きな電荷信号に基づいて被写体の動きを検出し、動き検出の精度の低下を抑えることができる。

なお、動き検出兼用画素５６２の動作や、垂直走査回路２０による制御タイミングは、第２の構成例の兼用画素５４、つまり、第１の構成例の兼用画素５３内に構成される動き検出兼用画素５３２と同様であるため、詳細な説明は省略する。

このような構成によって、兼用画素５６では、第２の構成例の兼用画素５４と同様に、通常の撮影において生成する画像の画質を向上させると共に、兼用画素５６に光が入射する側から見た場合における兼用画素５６の全体の投影面積を小さくすることができる。

そして、固体撮像装置３では、兼用画素５６を、画素アレイ部４０の平面の領域全体に均一に配置する。このとき、固体撮像装置３では、画素アレイ部４０内に配置する動き検出兼用画素５６２を、第１の半導体基板１１と、第２の半導体基板１２と、第３の半導体基板１４とに分けて形成する。

このように、第４の構成例の兼用画素５６を画素アレイ部４０内に配置することにより、固体撮像装置３では、第２の構成例の兼用画素５４を画素アレイ部４０内に配置した場合と同様に、被写体の動きを逐次検出する動き検出と通常の撮影とを両立することができる。そして、固体撮像装置３では、第２の構成例の兼用画素５４を画素アレイ部４０内に配置した場合と同様に、高精細化した通常兼用画素５３１によって通常の撮影において生成する画像の画質を向上させると共に、動き検出兼用画素５６２が複数の光電変換素子ＰＤ１２を兼用することによって動き検出の精度の低下を抑えることができる。さらに、第４の構成例の兼用画素５６を配置した固体撮像装置３では、通常兼用画素５３１のさらなる高精細化と、固体撮像装置３の小型化を容易に実現することができる。

なお、第４の構成例の兼用画素５６が配置されている場合の固体撮像装置３の構造は、図１５に示した第２の構成例の兼用画素５４が配置されている場合の固体撮像装置３の構造にさらに第３の半導体基板１４を積層（接合）した構造である。しかし、第４の構成例の兼用画素５６が配置されている場合の固体撮像装置３の構造は、図１５に示した第２の構成例の兼用画素５４が配置されている場合の固体撮像装置３の構造と同様に考えることができるため、詳細な説明は省略する。

なお、図１７に示した第４の構成例の兼用画素５６の構成でも、１個の動き検出兼用画素５６２が、２個の通常兼用画素５３１（通常兼用画素５３１ａおよび通常兼用画素５３１ｂ）と光電変換素子ＰＤ１２（光電変換素子ＰＤ１２ａおよび光電変換素子ＰＤ１２ｂ）を兼用する構成を示した。しかし、第４の構成例の兼用画素５６の構成も、第２の構成例の兼用画素５４や第３の構成例の兼用画素５５と同様に、１個の動き検出兼用画素５６２が兼用する数は限定されるものではない。

また、図１７に示した第４の構成例の兼用画素５６の構成では、動き検出兼用画素５６２を、第１の半導体基板１１、と第２の半導体基板１２と、第３の半導体基板１４とのそれぞれに分けて形成する構成を示した。しかし、動き検出兼用画素５６２のそれぞれの半導体基板への分け方は、図１７に示した方法に限定されるものではない。つまり、第４の構成例の兼用画素５６内に構成される動き検出兼用画素５６２を３つの半導体基板に分ける構成に限定されるものではなく、さらに多くの半導体基板に分け構成にしてもよい。例えば、動き検出兼用画素５６２を４つの半導体基板に分けて形成してもよい。この場合、例えば、動き検出兼用画素５６２の出力回路を第１の半導体基板１１に、動き検出兼用画素５６２の読み出し回路に備えたスイッチトキャパシタアンプ回路５４３を第２の半導体基板１２に、スレッショルドアンプ５２４およびスレッショルドアンプ５２５を第３の半導体基板１４に、ＡＥＲ回路５２６を第４の半導体基板に、それぞれ形成してもよい。

第３の実施形態によれば、第１の半導体基板（第１の半導体基板１１）と第２の半導体基板（第２の半導体基板１２）との間に形成され、第１の半導体基板１１の回路要素と第２の半導体基板１２の回路要素とを電気的に接続する接続部（チップ接続部１３）、をさらに有し、第２の光電変換素子（第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２において動き検出画素５２に備えた光電変換素子ＰＤ２）は、第１の光電変換素子（第１の実施形態の固体撮像装置１および第２の実施形態の固体撮像装置２において通常画素５１に備えた光電変換素子ＰＤ１：光電変換素子ＰＤ１２）であり、ｍ個の第２の読み出し回路（動き検出兼用画素の読み出し回路）のそれぞれは、ｎ個の光電変換素子ＰＤ１２の内、対応するｓ個の光電変換素子ＰＤ１２が発生した第１の電荷信号の変化を表す第２の画素信号（イベント画素信号）を逐次出力し、ｍ個の動き検出兼用画素の読み出し回路のそれぞれが有する検出回路（スレッショルドアンプ５２４およびスレッショルドアンプ５２５）は、対応するｓ個の光電変換素子ＰＤ１２が発生した第１の電荷信号の時間的な変化を検出し、予め定めた閾値を超える変化を検出したときに、イベント信号を出力し、チップ接続部１３は、ｍ個の動き検出兼用画素の読み出し回路のそれぞれが有するスレッショルドアンプ５２４およびスレッショルドアンプ５２５と、対応するｓ個の光電変換素子ＰＤ１２とを電気的に接続し、ｓは１以上の自然数である、固体撮像装置（固体撮像装置３）が構成される。

また、第３の実施形態によれば、ｍはｎよりも小さく、ｓは２以上の自然数であり、ｍ個の動き検出兼用画素の読み出し回路のそれぞれは、対応するｓ個の光電変換素子ＰＤ１２が発生したそれぞれの第１の電荷信号を加算する加算回路（キャパシタ５２３１ａおよびキャパシタ５２３１ｂ）、をさらに有し、スレッショルドアンプ５２４およびスレッショルドアンプ５２５は、キャパシタ５２３１ａおよびキャパシタ５２３１ｂによって加算された後の第１の電荷信号の変化を検出する、固体撮像装置３が構成される。

また、第３の実施形態によれば、ｍ個の動き検出兼用画素の読み出し回路のそれぞれは、第２の半導体基板１２に配置され、キャパシタ５２３１ａおよびキャパシタ５２３１ｂによって加算された後の第１の電荷信号を増幅するアンプ回路（スイッチトキャパシタアンプ回路）、をさらに有し、スレッショルドアンプ５２４およびスレッショルドアンプ５２５は、スイッチトキャパシタアンプ回路によって増幅された後の第１の電荷信号の変化を検出する、固体撮像装置３が構成される。

また、第３の実施形態によれば、キャパシタ５２３１ａおよびキャパシタ５２３１ｂは、第１の半導体基板１１に配置され、チップ接続部１３は、ｍ個の動き検出兼用画素の読み出し回路のそれぞれが有するスレッショルドアンプ５２４およびスレッショルドアンプ５２５と、対応するキャパシタ５２３１ａおよびキャパシタ５２３１ｂとを電気的に接続する、固体撮像装置３が構成される。

上記に述べたように、第３の実施形態の固体撮像装置３では、通常の撮影による画素信号の出力と、動き検出によるイベント画素信号の出力とを、同じ光電変換素子ＰＤ１２が発生した電荷信号に基づいて行う兼用画素を、画素アレイ部４０の平面の領域全体に均一に配置する。このとき、第３の実施形態の固体撮像装置３では、第１の実施形態の固体撮像装置１や第２の実施形態の固体撮像装置２と同様に、通常の撮影による画素信号を出力するために兼用画素内に構成される通常兼用画素を第１の半導体基板１１に形成し、動き検出によるイベント画素信号を出力するために兼用画素内に構成される動き検出兼用画素を第２の半導体基板１２に形成する。これにより、第３の実施形態の固体撮像装置３でも、第１の実施形態の固体撮像装置１や第２の実施形態の固体撮像装置２と同様に、通常の撮影と被写体の動きを逐次検出する動き検出とを両立することができる。

また、第３の実施形態の固体撮像装置３では、動き検出兼用画素を、複数の通常兼用画素と光電変換素子ＰＤ１２を兼用し、複数の光電変換素子ＰＤ１２が発生した電荷信号を加算することによって、より大きな電荷信号に基づいて被写体の動きを検出することができる。これにより、第３の実施形態の固体撮像装置３でも、第１の実施形態の固体撮像装置１や第２の実施形態の固体撮像装置２と同様に、画素アレイ部４０内に配置する動き検出兼用画素は、動き検出の精度の低下を抑えることができる。また、この場合、第３の実施形態の固体撮像装置３でも、第１の実施形態の固体撮像装置１や第２の実施形態の固体撮像装置２と同様に、画素アレイ部４０内に配置する通常兼用画素の数を、動き検出兼用画素よりも多くすることができ、通常の撮影において生成する画像の画質を向上させることができる。

上記に述べたように、本発明の各実施形態によれば、固体撮像装置に備える画素として、通常の撮影の画素信号を出力する画素と、動き検出のイベント画素信号を出力する画素とを、画素アレイ部に配置する。これにより、本発明の各実施形態では、通常の撮影と被写体の動きを逐次検出する動き検出とを両立することができる。

また、本発明の各実施形態では、画素アレイ部に配置する通常の撮影の画素信号を出力する画素の数を、動き検出のイベント画素信号を出力する画素よりも多くする。これにより、本発明の各実施形態では、通常の撮影において生成する画像の画質を向上させることができる。

また、本発明の各実施形態では、動き検出のイベント画素信号を出力する画素に備えた光電変換素子が発生する電荷信号が、より大きくなるようにする。これにより、本発明の各実施形態では、被写体の動きを検出する動き検出の精度の低下を抑えることができる。

以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。
また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。

また、本発明の各実施形態に係る固体撮像装置は、２枚の半導体基板がチップ接続部により接続されていてもよいし、３枚以上の半導体基板がチップ接続部で接続されていてもよい。３枚以上の半導体基板がチップ接続部で接続される固体撮像装置の場合、そのうちの２枚の半導体基板が請求項に係る第１の半導体基板と第２の半導体基板に相当する。

上記各実施形態によれば、被写体の動きを逐次検出する動き検出と通常の撮影とを両立する固体撮像装置において、動き検出の精度を低下させることなく、通常の撮影おける画質を向上させることができる。

１，２，３ 固体撮像装置
１１ 第１の半導体基板
１２ 第２の半導体基板
１３，１３ａ，１３ｂ チップ接続部（接続部）
１０ 制御回路（駆動回路）
２０ 垂直走査回路（駆動回路）
３０ 水平走査回路（駆動回路）
４０ 画素アレイ部
５０ 画素
５１ 通常画素
ＰＤ１ 光電変換素子（第１の光電変換素子）
５１１，５１１ａ，５１１ｂ 電荷転送トランジスタ（第１の読み出し回路）
５１２，５１２ａ，５１２ｂ 画素リセットトランジスタ（第１の読み出し回路）
５１３，５１３ａ，５１３ｂ 増幅トランジスタ（第１の読み出し回路）
５１４，５１４ａ，５１４ｂ 選択トランジスタ（第１の読み出し回路）
ＦＤ１，ＦＤ１ａ，ＦＤ１ｂ ノード容量（第１の読み出し回路）
５２ 動き検出画素
ＰＤ２ 光電変換素子（第２の光電変換素子）
５２１，５２１ａ，５２１ｂ アンプ
５２２，５２２ａ，５２２ｂ バイアストランジスタ
５２３，５４３，５５３ スイッチトキャパシタアンプ回路（第２の読み出し回路，アンプ回路）
５２３１ キャパシタ（第２の読み出し回路，アンプ回路）
５２３２ アンプ（第２の読み出し回路，アンプ回路）
５２３３ キャパシタ（第２の読み出し回路，アンプ回路）
５２３１ａ，５２３１ｂ キャパシタ（第２の読み出し回路，加算回路，アンプ回路）
５２３４ スイッチ（第２の読み出し回路，アンプ回路）
５２４ スレッショルドアンプ（第２の読み出し回路，検出回路）
５２５ スレッショルドアンプ（第２の読み出し回路，検出回路）
５２６ ＡＥＲ回路（第２の読み出し回路，画素信号生成回路）
５３，５４，５５，５６ 兼用画素
５３１，５３１ａ，５３１ｂ 通常兼用画素
５３２，５４２，５５２，５６２ 動き検出兼用画素
ＰＤ１２，ＰＤ１２ａ，ＰＤ１２ｂ 光電変換素子（第１の光電変換素子）
６０ 垂直信号線
１４ 第３の半導体基板
１５ チップ接続部
ＣＦ カラーフィルタ

Claims (9)

1. 光が入射する第１の半導体基板と、
   前記第１の半導体基板に光が入射する側の面と反対側の面に積層される第２の半導体基板と、
   前記第１の半導体基板に周期的に配置され、入射した光を光電変換した第１の電荷信号を発生するｎ個の第１の光電変換素子と、
   前記第１の半導体基板に、前記ｎ個の第１の光電変換素子のそれぞれに対応して配置され、対応する１個の前記第１の光電変換素子が発生した前記第１の電荷信号を蓄積し、蓄積した前記第１の電荷信号に応じた信号電圧を第１の画素信号として出力するｎ個の第１の読み出し回路と、
   前記ｎ個の第１の読み出し回路のそれぞれを順次駆動して前記第１の画素信号のそれぞれを出力させる駆動回路と、
   前記第１の半導体基板および前記第２の半導体基板のいずれか一方に周期的に配置され、入射した光を光電変換した第２の電荷信号を発生するｍ個の第２の光電変換素子と、
   前記ｍ個の第２の光電変換素子の内、対応する１個の前記第２の光電変換素子が発生した前記第２の電荷信号の変化を表す第２の画素信号を逐次出力するｍ個の第２の読み出し回路と、
   を有し、
   前記ｍ個の第２の読み出し回路のそれぞれは、
   対応する１個の前記第２の光電変換素子が発生した前記第２の電荷信号の時間的な変化を検出し、予め定めた閾値を超える変化を検出したときに、変化した方向を表すイベント信号を出力する検出回路と、
   前記第２の半導体基板に配置され、前記イベント信号に、対応する１個の前記第２の光電変換素子が配置された位置を表すアドレス情報を付加した前記第２の画素信号を出力する画素信号生成回路と、
   を有し、
   前記ｎは２以上の自然数であり、
   前記ｍは２以上の自然数である、
   固体撮像装置。
2. 前記ｍ個の第２の読み出し回路のそれぞれは、
   前記第２の半導体基板に配置され、対応する１個の前記第２の光電変換素子が発生した前記第２の電荷信号を増幅するアンプ回路、
   をさらに有し、
   前記検出回路は、
   前記アンプ回路によって増幅された後の前記第２の電荷信号の変化を検出する、
   請求項１に記載の固体撮像装置。
3. 前記ｍは前記ｎよりも小さく、
   前記ｍ個の第２の光電変換素子のそれぞれが光を受光する面積は、
   前記ｎ個の第１の光電変換素子のそれぞれが光を受光する面積よりも大きい、
   請求項１に記載の固体撮像装置。
4. 前記ｍ個の第２の光電変換素子のそれぞれは、
   前記第２の半導体基板に配置され、
   前記ｎ個の第１の光電変換素子の内、対応するｐ個の前記第１の光電変換素子を透過した光を光電変換した第２の電荷信号を発生し、
   前記ｐは１以上の自然数である、
   請求項１に記載の固体撮像装置。
5. 前記第１の半導体基板と前記第２の半導体基板との間に形成され、前記第１の半導体基板の回路要素と前記第２の半導体基板の回路要素とを電気的に接続する接続部、
   をさらに有し、
   前記ｍは前記ｎよりも小さく、
   前記ｍ個の第２の光電変換素子のそれぞれは、
   前記第１の半導体基板に配置され、
   前記接続部は、
   前記ｍ個の第２の読み出し回路のそれぞれが有する前記検出回路と、対応する１個の前記第２の光電変換素子とを電気的に接続する、
   請求項１に記載の固体撮像装置。
6. 前記第１の半導体基板と前記第２の半導体基板との間に形成され、前記第１の半導体基板の回路要素と前記第２の半導体基板の回路要素とを電気的に接続する接続部、
   をさらに有し、
   前記第２の光電変換素子は、
   前記第１の光電変換素子であり、
   前記ｍ個の第２の読み出し回路のそれぞれは、
   前記ｎ個の第１の光電変換素子の内、対応するｓ個の前記第１の光電変換素子が発生した前記第１の電荷信号の変化を表す前記第２の画素信号を逐次出力し、
   前記ｍ個の第２の読み出し回路のそれぞれが有する前記検出回路は、
   対応するｓ個の前記第１の光電変換素子が発生した前記第１の電荷信号の時間的な変化を検出し、予め定めた閾値を超える変化を検出したときに、前記イベント信号を出力し、
   前記接続部は、
   前記ｍ個の第２の読み出し回路のそれぞれが有する前記検出回路と、対応するｓ個の前記第１の光電変換素子とを電気的に接続し、
   前記ｓは１以上の自然数である、
   請求項１に記載の固体撮像装置。
7. 前記ｍは前記ｎよりも小さく、
   前記ｓは２以上の自然数であり、
   前記ｍ個の第２の読み出し回路のそれぞれは、
   対応するｓ個の前記第１の光電変換素子が発生したそれぞれの前記第１の電荷信号を加算する加算回路、
   をさらに有し、
   前記検出回路は、
   前記加算回路によって加算された後の前記第１の電荷信号の変化を検出する、
   請求項６に記載の固体撮像装置。
8. 前記ｍ個の第２の読み出し回路のそれぞれは、
   前記第２の半導体基板に配置され、前記加算回路によって加算された後の前記第１の電荷信号を増幅するアンプ回路、
   をさらに有し、
   前記検出回路は、
   前記アンプ回路によって増幅された後の前記第１の電荷信号の変化を検出する、
   請求項７に記載の固体撮像装置。
9. 前記加算回路は、
   前記第１の半導体基板に配置され、
   前記接続部は、
   前記ｍ個の第２の読み出し回路のそれぞれが有する前記検出回路と、対応する前記加算回路とを電気的に接続する、
   請求項７に記載の固体撮像装置。

Images