KR102554664B1 - 촬상 장치 및 전자 기기 - Google Patents

촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR102554664B1
KR102554664B1 KR1020197038190A KR20197038190A KR102554664B1 KR 102554664 B1 KR102554664 B1 KR 102554664B1 KR 1020197038190 A KR1020197038190 A KR 1020197038190A KR 20197038190 A KR20197038190 A KR 20197038190A KR 102554664 B1 KR102554664 B1 KR 102554664B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
pixel
electrically connected
wiring
Prior art date
Application number
KR1020197038190A
Other languages
English (en)
Other versions
KR20200012917A (ko
Inventor
다카유키 이케다
요시유키 구로카와
신타로 하라다
히데토모 고바야시
로 야마모토
기요타카 기무라
다카시 나카가와
유스케 네고로
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200012917A publication Critical patent/KR20200012917A/ko
Application granted granted Critical
Publication of KR102554664B1 publication Critical patent/KR102554664B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

화상 처리를 수행할 수 있는 촬상 장치를 제공한다. 촬상 동작으로 취득한 아날로그 데이터(화상 데이터)를 화소에 유지하고, 상기 화소에서 상기 아날로그 데이터와 임의의 가중 계수의 적화 연산을 수행하고, 2레벨 데이터로 변환한다. 상기 2레벨 데이터를 신경망 등으로 입력함으로써, 화상 인식 등의 처리를 수행할 수 있다. 막대한 화상 데이터를 아날로그 데이터의 상태로 화소에 유지할 수 있기 때문에, 효율적으로 처리를 수행할 수 있다.

Description

촬상 장치 및 전자 기기
본 발명의 일 형태는 촬상 장치에 관한 것이다.
또한, 본 발명의 일 형태는, 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는, 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서, 더 구체적으로 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 촬상 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
또한, 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로는 반도체 장치의 일 형태이다. 또한, 기억 장치, 표시 장치, 촬상 장치, 전자 기기는 반도체 장치를 가지는 경우가 있다.
기판 위에 형성된 산화물 반도체 박막을 사용하여 트랜지스터를 구성하는 기술이 주목되고 있다. 예를 들어, 산화물 반도체를 가지는 오프 전류가 매우 낮은 트랜지스터를 화소 회로에 사용하는 구성의 촬상 장치가 특허문헌 1에 개시되어 있다.
또한, 촬상 장치에 연산 기능을 부가하는 기술이 특허문헌 2에 개시되어 있다.
일본 공개특허공보 특개2011-119711호 일본 공개특허공보 특개2016-123087호
CMOS 이미지 센서 등의 고체 촬상 소자를 구비하는 촬상 장치에서는, 기술 발전에 의하여 고화질 화상이 용이하게 촬영할 수 있게 되어 있다. 차세대에서는, 촬상 장치에 더 지적인 기능을 탑재하는 것이 요구되고 있다.
화상 데이터의 압축이나 화상 인식 등은, 현상에서는 화상 데이터(아날로그 데이터)를 디지털 데이터 변환하고, 외부로 추출한 후에 처리가 수행된다. 상기 처리를 촬상 장치 내에서 수행할 수 있으면, 외부의 기기와의 연계가 더 빨라지고, 사용자의 편의성이 향상된다. 또한, 주변 장치 등의 부하나 소비전력도 저감할 수 있다. 또한, 아날로그 데이터의 상태에서 복잡한 데이터 처리를 수행할 수 있으면, 데이터 변환에 필요한 시간도 단축할 수 있다.
따라서, 본 발명의 일 형태에서는, 화상 처리를 수행할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 취득한 화상 데이터의 인식을 수행할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 취득한 화상 데이터의 압축을 수행할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다.
또는, 소비전력이 낮은 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 고감도의 촬상을 수행할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 신뢰성이 높은 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 신규 촬상 장치 등을 제공하는 것을 목적의 하나로 한다. 또는, 상기 촬상 장치의 구동 방법을 제공하는 것을 목적의 하나로 한다. 또는, 신규 반도체 장치 등을 제공하는 것을 목적의 하나로 한다.
또한, 이들의 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는, 이들 과제의 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 이외의 과제는, 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는, 화소 내에 데이터를 유지하면서, 상기 데이터를 연산 처리할 수 있는 촬상 장치에 관한 것이다.
본 발명의 일 형태는, 화소 블록과, 제 1 회로와, 제 2 회로를 가지는 촬상 장치이고, 화상 블록은 복수의 화소와 제 3 회로를 가지고, 화소와 제 3 회로는 제 1 배선을 통하여 전기적으로 접속되고, 화소는 광전 변환에 의하여 제 1 신호를 취득하는 기능을 가지고, 화소는 제 1 신호를 임의의 배율로 승산하여 제 2 신호를 생성하고 제 2 신호를 제 1 배선에 출력하는 기능을 가지고, 제 3 회로는 제 1 배선에 출력되는 제 2 신호의 합을 연산하여 제 3 신호를 생성하고 제 3 신호를 제 1 회로에 출력하는 기능을 가지고, 제 1 회로는 제 3 신호를 2레벨화하여 제 4 신호를 생성하고 제 4 신호를 제 2 회로에 출력하는 촬상 장치이다.
제 2 회로는 제 4 신호를 병렬 직렬 변환하는 기능을 가질 수 있다. 또는, 제 2 회로는 제 4 신호를 입력 데이터로 하는 신경망을 가져도 좋다.
복수의 화소는 매트릭스상으로 배치되고, 어느 1열은 차광되어 있는 것이 바람직하다.
화소는 광전 변환 소자와, 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자를 가지고, 광전 변환 소자의 한쪽의 전극은 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 3 트랜지스터의 게이트와 전기적으로 접속되고, 제 3 트랜지스터의 게이트는 제 1 용량 소자의 한쪽의 전극과 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 배선과 전기적으로 접속되고, 제 1 용량 소자의 다른 쪽의 전극은 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 1 트랜지스터 및 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 가지는 구성으로 할 수 있다.
화소는 제 5 트랜지스터와 제 6 트랜지스터를 더 가지고, 제 5 트랜지스터의 게이트는 제 3 트랜지스터의 게이트와 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 제 6 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있는 구성으로 하여도 좋다.
제 3 트랜지스터 및 제 4 트랜지스터는 채널 형성 영역에 실리콘을 가지는 것이 바람직하다.
제 3 회로는 전류원 회로와, 제 7 트랜지스터와, 제 8 트랜지스터와, 제 9 트랜지스터와, 제 2 용량 소자와, 저항 소자를 가지고, 전류원 회로는 제 1 배선과 전기적으로 접속되고, 제 1 배선은 제 2 용량 소자의 한쪽의 전극과 전기적으로 접속되고, 제 2 용량 소자의 한쪽의 전극은 저항 소자의 한쪽의 전극과 전기적으로 접속되고, 제 2 용량 소자의 다른 쪽의 전극은 제 7 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 7 트랜지스터의 소스 및 드레인 중 한쪽은 제 8 트랜지스터의 게이트와 전기적으로 접속되고, 제 8 트랜지스터의 소스 및 드레인 중 한쪽은 제 9 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 구성으로 할 수 있다.
제 7 트랜지스터 내지 제 9 트랜지스터는 채널 형성 영역에 실리콘을 가지는 것이 바람직하다.
금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가지는 것이 바람직하다.
광전 변환 소자는 셀레늄 또는 셀레늄을 포함하는 화합물을 가지는 것이 바람직하다.
본 발명의 일 형태를 사용함으로써, 화상 처리를 수행할 수 있는 촬상 장치를 제공할 수 있다. 또는, 취득한 화상 데이터의 인식을 수행할 수 있는 촬상 장치를 제공할 수 있다. 또는, 취득한 화상 데이터의 압축을 수행할 수 있는 촬상 장치를 제공할 수 있다.
또는, 소비전력이 낮은 촬상 장치를 제공할 수 있다. 또는, 고감도의 촬상을 수행할 수 있는 촬상 장치를 제공할 수 있다. 또는, 신뢰성이 높은 촬상 장치를 제공할 수 있다. 또는, 신규 촬상 장치 등을 제공할 수 있다. 또는, 상기 촬상 장치의 구동 방법을 제공할 수 있다. 또는, 신규 반도체 장치 등을 제공할 수 있다.
도 1은 촬상 장치를 설명하는 블록도.
도 2는 화소 블록(200)을 설명하는 도면.
도 3은 화소(100) 및 참조 화소(150)를 설명하는 도면.
도 4는 참조 화소(150)를 설명하는 도면.
도 5는 전류원 회로(210)를 설명하는 도면.
도 6은 화소 블록(200)의 동작을 설명하는 타이밍 차트.
도 7은 화소(100) 및 화소 블록(200)을 설명하는 도면.
도 8은 화소 블록(200)이 출력하는 신호 및 회로(302)가 출력하는 신호를 설명하는 도면.
도 9는 회로(302)(신경망)를 설명하는 도면.
도 10은 회로(302)가 가지는 화소를 설명하는 도면.
도 11은 신경망의 구성예를 나타낸 도면.
도 12는 회로(301) 및 화소(100)를 설명하는 도면.
도 13은 촬상 장치의 화소의 구성을 설명하는 도면.
도 14는 촬상 장치의 화소의 구성을 설명하는 도면.
도 15는 촬상 장치의 화소의 구성을 설명하는 도면.
도 16은 촬상 장치의 화소의 구성을 설명하는 도면.
도 17은 촬상 장치의 화소의 구성을 설명하는 도면.
도 18은 촬상 장치를 제공한 패키지, 모듈의 사시도.
도 19는 전자 기기를 설명하는 도면.
도 20은 화소 회로를 설명하는 도면.
도 21은 화소 어레이의 블록도.
도 22는 연산 결과를 설명하는 도면.
도 23은 화소에 입력하는 가중 계수를 설명하는 도면.
도 24는 화소의 출력을 설명하는 도면.
도 25는 패턴 추출에 사용한 화상 및 화소에 입력하는 가중 계수를 설명하는 도면.
도 26은 패턴 추출 결과를 설명하는 도면.
실시형태에 대하여, 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에서 설명하는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 간에서 공통적으로 사용하고, 그 반복적인 설명은 생략하는 경우가 있다. 또한, 도면을 구성하는 같은 요소의 해칭을, 상이한 도면 간에서 적절히 생략 또는 변경하는 경우도 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태인 촬상 장치에 대하여 도면을 참조하여 설명한다.
본 발명의 일 형태는, 화상 인식 등의 부가 기능을 구비한 촬상 장치이다. 상기 촬상 장치는 촬상 동작으로 취득한 아날로그 데이터(화상 데이터)를 화소에 유지하고, 상기 아날로그 데이터와 임의의 가중 계수를 곱한 데이터로부터 2레벨 데이터를 추출할 수 있다.
상기 2레벨 데이터를 신경망 등으로 입력함으로써, 화상 인식 등의 처리를 수행할 수 있다. 막대한 화상 데이터를 아날로그 데이터의 상태로 화소에 유지할 수 있기 때문에, 효율적으로 처리를 수행할 수 있다.
도 1은 본 발명의 일 형태의 촬상 장치를 설명하는 블록도이다. 촬상 장치는 화소 어레이(300)와, 회로(301)와, 회로(302)와, 회로(303)와, 회로(304)와, 회로(305)를 가진다. 또한, 회로(301) 내지 회로(305)는 단일 회로 구성에 한정되지 않고, 복수의 회로로 구성되는 경우가 있다.
화소 어레이(300)는 복수의 화소 블록(200)을 가진다. 화소 블록(200)은 도 2에 도시된 바와 같이, 매트릭스상으로 배치된 복수의 화소와 회로(201)를 가진다.
상기 복수의 화소 중 어느 1열을 참조 화소(150)로 하고, 그 이외는 화소(100)로 한다. 화소(100)는 화상 데이터를 취득할 수 있고, 참조 화소(150)는 리셋 시의 신호를 출력할 수 있다. 또한, 도 2에서는, 일례로서 화소 수를 2×3으로 하였지만 이에 한정되지 않는다. 다만, 참조 화소는 행의 수만큼 제공하는 것이 바람직하다.
화소 블록(200)은 적화 연산 회로로서 동작하고, 회로(201)는 화소(100) 및 참조 화소(150)로부터 출력된 신호로부터 화상 데이터와 가중 계수의 곱을 추출하는 기능을 가진다.
화소(100)는 도 3에 도시된 바와 같이, 광전 변환 소자(101)와, 트랜지스터(102)와, 트랜지스터(103)와, 용량 소자(104)와, 트랜지스터(105)와, 트랜지스터(106)를 가질 수 있다. 또한, 참조 화소(150)도 거의 같은 구성으로 할 수 있다. 이하에서는 주로 화소(100)에 대하여 설명하고, 참조 화소(150)에 대해서는 화소(100)와 상이한 부분만 설명한다.
광전 변환 소자(101)의 한쪽의 전극은 트랜지스터(102)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 트랜지스터(103)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(103)의 소스 및 드레인 중 한쪽은 용량 소자(104)의 한쪽의 전극과 전기적으로 접속된다. 용량 소자(104)의 한쪽의 전극은 트랜지스터(105)의 게이트와 전기적으로 접속된다. 용량 소자(104)의 다른 쪽의 전극은 트랜지스터(106)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다.
광전 변환 소자(101)의 다른 쪽의 전극은 배선(114)과 전기적으로 접속된다. 트랜지스터(102)의 게이트는 배선(116)과 전기적으로 접속된다. 트랜지스터(103)의 소스 및 드레인 중 다른 쪽은 배선(115)에 전기적으로 접속된다. 트랜지스터(103)의 게이트는 배선(117)과 전기적으로 접속된다. 트랜지스터(105)의 소스 및 드레인 중 한쪽은 배선(113)과 전기적으로 접속된다. 트랜지스터(105)의 소스 및 드레인 중 다른 쪽은 GND 배선 등과 전기적으로 접속된다. 트랜지스터(106)의 소스 및 드레인 중 다른 쪽은 배선(111a)과 전기적으로 접속된다. 트랜지스터(106)의 게이트는 배선(112)과 전기적으로 접속된다.
또한, 참조 화소(150)에서는, 트랜지스터(106)의 소스 및 드레인 중 다른 쪽이 배선(111b)과 전기적으로 접속된다는 점, 및 트랜지스터(105)의 소스 및 드레인 중 한쪽이 배선(153)과 전기적으로 접속된다는 점이 화소(100)와 상이하다.
여기서, 트랜지스터(102)의 소스 및 드레인 중 다른 쪽과, 트랜지스터(103)의 소스 및 드레인 중 한쪽과, 용량 소자(104)의 한쪽의 전극과, 트랜지스터(105)의 게이트의 전기적인 접속점을 노드(N)로 한다.
배선(114, 115)은 전원선으로서의 기능을 가질 수 있다. 예를 들어, 배선(114)은 고전위 전원선으로서, 배선(115)은 저전위 전원선으로서 기능시킬 수 있다. 배선(112, 116, 117)은 각 트랜지스터의 도통을 제어하는 신호선으로서 기능시킬 수 있다. 배선(111a, 111b)은 화소(100)에, 가중 계수에 상당하는 전위를 공급하기 위한 신호선으로서 기능시킬 수 있다. 배선(113)은 화소(100)와 회로(201)를 전기적으로 접속하는 배선으로서 기능시킬 수 있다. 배선(153)은 참조 화소(150)와 회로(201)를 전기적으로 접속하는 배선으로서 기능시킬 수 있다.
또한, 배선(113)에는 증폭 회로나 게인 조정 회로가 전기적으로 접속되어 있어도 좋다.
광전 변환 소자(101)로서는 포토다이오드를 사용할 수 있다. 저조도 시의 광 검출 감도를 높이려고 하는 경우는, 애벌란시 포토다이오드를 사용하는 것이 바람직하다.
또한, 참조 화소(150)에서는 광전 변환 소자(101)를 기여시키지 않으면서 신호를 생성하기 때문에, 도 4의 (A)에 도시된 바와 같이 참조 화소(150) 위에 차광층(151)을 제공하는 것이 바람직하다. 또는, 도 4의 (B)에 도시된 바와 같이, 광전 변환 소자(101)를 제공하지 않는 구성이어도 좋다. 또는, 도 3에 도시된 구성이고, 항상 트랜지스터(103)를 도통시키는 상태(리셋 상태)로 하여도 좋다.
트랜지스터(102)는 노드(N)의 전위를 제어하는 기능을 가질 수 있다. 트랜지스터(103)는 노드(N)의 전위를 초기화하는 기능을 가질 수 있다. 트랜지스터(105)는 노드(N)의 전위에 따라 회로(201)가 흘리는 전류를 제어하는 기능을 가질 수 있다. 트랜지스터(106)는 노드(N)에, 가중 계수에 상당하는 전위를 공급하는 기능을 가질 수 있다.
광전 변환 소자(101)에 애벌란시 포토다이오드를 사용하는 경우에는, 고전압을 인가하는 경우가 있어, 광전 변환 소자(101)와 접속되는 트랜지스터에는 고내압의 트랜지스터를 사용하는 것이 바람직하다. 고내압의 트랜지스터에는, 예를 들어 채널 형성 영역에 금속 산화물을 사용한 트랜지스터(이하, OS 트랜지스터) 등을 사용할 수 있다. 구체적으로는, 트랜지스터(102) 및 트랜지스터(103)에 OS 트랜지스터를 적용하는 것이 바람직하다.
또한, OS 트랜지스터는 오프 전류가 매우 낮다는 특성도 가진다. 트랜지스터(102, 103)에 OS 트랜지스터를 사용함으로써, 노드(N)에 전하를 유지할 수 있는 기간을 매우 길게 할 수 있다. 그러므로, 회로 구성이나 동작 방법을 복잡하게 하지 않고, 모든 화소에서 동시에 전하의 축적 동작을 수행하는 글로벌 셔터 방식을 적용할 수 있다. 또한, 노드(N)에 화상 데이터를 유지시키면서, 상기 화상 데이터를 사용한 복수 회의 연산을 수행할 수도 있다.
한편, 트랜지스터(105)는, 증폭 특성이 우수한 것이 바람직하다. 또한, 트랜지스터(106)는 빈번하게 온, 오프가 반복되는 경우가 있기 때문에, 고속 동작이 가능한, 이동도가 높은 트랜지스터인 것이 바람직하다. 따라서, 트랜지스터(105, 106)에는, 실리콘을 채널 형성 영역에 사용한 트랜지스터(이하, Si 트랜지스터)를 적용하는 것이 바람직하다.
또한, 상기에 한정되지 않고, OS 트랜지스터 및 Si 트랜지스터를 임의로 조합하여 적용하여도 좋다. 또한, 모든 트랜지스터를 OS 트랜지스터 또는 Si 트랜지스터로 하여도 좋다.
화소(100)에서의 노드(N)의 전위는 리셋 전위와 광전 변환 소자(101)에 의한 광전 변환으로 생성되는 전위(화상 데이터)가 가산된 전위와, 배선(111a)으로부터 공급되는 가중 계수에 상당하는 전위의 용량 결합에 의하여 확정된다. 즉, 트랜지스터(105)가 출력하는 신호에는, 화상 데이터와 임의의 가중 계수의 곱이 포함된다.
참조 화소(150)에서의 노드(N)의 전위는 배선(115)으로부터 공급되는 리셋 전위와, 배선(111b)으로부터 공급되는 가중 계수에 상당하는 전위의 용량 결합에 의하여 확정된다.
도 2에 도시된 바와 같이, 각 화소(100)는 배선(113)으로 서로 전기적으로 접속되고, 각 참조 화소(150)는 배선(153)으로 서로 전기적으로 접속되어 있다. 따라서, 회로(201)는 각 화소(100)의 트랜지스터(105)가 출력하는 신호의 합 및 각 참조 화소(150)의 트랜지스터(105)가 출력하는 신호의 합을 사용하여 연산을 수행한다.
회로(201)는 전류원 회로(210)와, 용량 소자(202)와, 트랜지스터(203)와, 트랜지스터(204)와, 트랜지스터(205)와, 트랜지스터(206)와, 저항 소자(207)를 가진다.
전류원 회로(210)는 용량 소자(202)의 한쪽의 전극과 전기적으로 접속된다. 용량 소자(202)의 다른 쪽의 전극은 트랜지스터(203)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(203)의 소스 및 드레인 중 다른 쪽은 트랜지스터(204)의 게이트와 전기적으로 접속된다. 트랜지스터(204)의 소스 및 드레인 중 한쪽은 트랜지스터(205)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(205)의 소스 및 드레인 중 한쪽은 트랜지스터(206)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 저항 소자(207)의 한쪽의 전극은 용량 소자(202)의 한쪽의 전극과 전기적으로 접속된다.
전류원 회로(210)는 배선(113) 및 배선(153)과 전기적으로 접속된다. 트랜지스터(203)의 소스 및 드레인 중 다른 쪽은 배선(218)과 전기적으로 접속된다. 트랜지스터(204)의 소스 및 드레인 중 다른 쪽은 배선(219)과 전기적으로 접속된다. 트랜지스터(205)의 소스 및 드레인 중 다른 쪽은 GND 배선 등의 기준 전원선과 전기적으로 접속된다. 트랜지스터(206)의 소스 및 드레인 중 다른 쪽은 배선(212)과 전기적으로 접속된다. 저항 소자(207)의 다른 쪽의 전극은 GND 배선 등의 기준 전원선과 전기적으로 접속된다.
배선(219)은 전원선으로서의 기능을 가질 수 있다. 예를 들어, 배선(219)은 고전위 전원선으로서 기능시킬 수 있다. 배선(218)은 판독용 전용 전위를 공급하는 배선으로서의 기능을 가질 수 있다. 배선(213, 214, 215, 216)은 각 트랜지스터의 도통을 제어하는 신호선으로서 기능시킬 수 있다.
트랜지스터(203)는 배선(211)의 전위를 배선(218)의 전위로 리셋하는 기능을 가질 수 있다. 트랜지스터(204, 205)는 소스 폴로어 회로로서의 기능을 가질 수 있다. 트랜지스터(206)는 화소 블록(200)을 선택하는 기능을 가질 수 있다.
전류원 회로(210)는 예를 들어 도 5의 (A)에 도시된 구성으로 할 수 있다. 도 5의 (A)는 n-ch형 트랜지스터를 사용한 구성이고, 트랜지스터(253)의 출력 측이 트랜지스터(254)의 게이트, 트랜지스터(254)의 드레인, 및 트랜지스터(224)의 게이트와 전기적으로 접속된 구성이 되어 있다. 상기 구성에 의하여 트랜지스터(254) 및 트랜지스터(224)는 커런트 미러 회로로서 작용한다. 신호선(FG, FGREF)에는 임의의 신호 전위가 공급되고, 배선(214)을 "H"로 함으로써 배선(113) 및 배선(153)에는 정전류를 공급할 수 있다. 상기 구성에서는, 각 트랜지스터에 OS 트랜지스터 및 Si 트랜지스터 중 한쪽 또는 양쪽을 사용할 수 있다.
또한, 전류원 회로(210)가 가지는 회로(220)는, 도 5의 (B)에 도시된 바와 같이 p-ch형 트랜지스터를 사용한 구성이어도 좋다. 트랜지스터(262)의 출력 측이 트랜지스터(262)의 게이트 및 트랜지스터(261)의 게이트와 전기적으로 접속된 구성이 되어 있다. 상기 구성에서는, 트랜지스터(261, 262)에 Si 트랜지스터를 사용하는 것이 바람직하다.
회로(201)에서는 화상 데이터(전위 X)와 가중 계수(전위 W)의 곱 이외의 오프셋 성분을 제거하여, 목적의 WX를 추출할 수 있다. 전류원 회로(210)로서 도 5의 (A)에 도시된 회로를 사용한 경우의 WX 추출의 흐름은 다음과 같다.
우선, 회로(201)에서 트랜지스터(203)를 도통 상태로 하고, 배선(218)으로부터 배선(211)에 전위 Vr를 기록한다. 여기서 전위 Vr는 판독 동작에 사용하는 기준 전위이다.
이때, 화소(100)의 노드(N)에는 광전 변환에 의하여 전위 X가 기록되어 있는 것으로 한다. 또한, 배선(111a, 111b)으로부터 기록되는 가중 계수는 0으로 한다.
따라서, 참조 화소(150)를 흐르는 전류(IREF)의 합계는 kΣ(0-Vth)2이 된다. 여기서, k는 정수(定數), Vth는 트랜지스터(105)의 문턱 전압이다.
전류원 회로(210)를 흐르는 전류 ICM0(가중치가 0일 때의 ICM)은 ICM0=ICREF0(가중치가 0일 때의 ICREF)-kΣ(0-Vth)2이 된다.
화소(100)를 흐르는 전류(Ip)의 합계는 kΣ(X-Vth)2이 된다.
저항 소자(207)를 흐르는 전류 IR0(가중치가 0일 때의 IR)은 IR0=IC-ICM0-kΣ(X-Vth)2이 된다. 즉, IR0=IC-ICREF0+kΣ(0-Vth)2-kΣ(X-Vth)2이 된다.
그리고, 트랜지스터(203)를 비도통 상태로 하고, 배선(211)에 전위 Vr를 유지한 후에 화소(100)에 배선(111a, 111b)으로부터 화소(100) 및 참조 화소(150)에 가중 계수 W를 기록한다.
이때, 참조 화소(150)를 흐르는 전류(IREF)의 합계는 kΣ(W-Vth)2이 된다.
화소(100)를 흐르는 전류(Ip)의 합계는 kΣ(W+X-Vth)2이 된다.
저항 소자(207)를 흐르는 전류 IR는 IR=IC-ICM-kΣ(W+X-Vth)2이 된다. 즉, IR=IC-ICREF+kΣ(W-Vth)2-kΣ(W+X-Vth)2이 된다.
여기서, IR0과 IR의 차분을 구하면, IR0-IR=kΣ(Vth2-(X-Vth)2-(W-Vth)2+(W+X-Vth)2)=kΣ(2WX)가 된다. 즉, 오프셋 성분이 제거되어, WX로 이루어지는 항을 추출할 수 있다.
저항 소자(207)를 흐르는 전류가 IR0일 때 배선(211)에 전위 Vr를 유지하고, 그 후 저항 소자(207)를 흐르는 전류를 IR로 변화시키면, 용량 소자(202)의 용량 결합에 의하여 그 차분이 배선(211)에 부가된다. 즉, 이미 알려진 기준 전위인 Vr와 WX의 요소를 가지는 전위의 합이 트랜지스터(204)의 게이트 전위가 되고 트랜지스터(206)를 도통시킴으로써, 배선(212)에 오프셋 성분을 제외한 신호를 출력할 수 있다.
도 6은 화소 블록(200)의 동작을 설명하는 타이밍 차트이다. 또한, 편의상 각 신호가 변환되는 타이밍을 맞추어 도시하였지만, 실제로는 회로 내부의 지연을 고려하여 타이밍을 다르게 하는 것이 바람직하다.
우선, 기간 T1에 배선(117)의 전위를 "H"로, 배선(116)의 전위를 "H"로 하여, 화소(100) 및 참조 화소(150)의 노드(N)를 리셋 전위로 한다. 또한, 배선(111)의 전위를 "L"로, 배선(112_1 내지 112_4)(첫 번째 내지 4번째 행의 배선(112)에 상당함)을 "H"로 하여, 가중 계수 0을 기록한다.
기간 T2까지 배선(116)의 전위를 "H"로 유지하고, 광전 변환 소자(101)의 광전 변환에 의하여 노드(N)에 전위 X(화상 데이터)를 기록한다.
기간 T3에 배선(214_1)(첫 번째 행의 배선(214)), 배선(215_1)(첫 번째 행의 배선(215)), 배선(214_2)(2번째 행의 배선(214)), 배선(215_2)(2번째 행의 배선(215)), 배선(216)을 "H"로 하여, 배선(211)에 전위 Vr를 기록한다.
기간 T4에서, 배선(111)의 전위를 가중 계수 W111에 상당하는 전위로 하고, 배선(112_1)의 전위를 "H"로 함으로써, 첫 번째 행의 화소(100)의 노드(N)에 가중 계수 W111을 기록한다.
기간 T5에서, 배선(111)의 전위를 가중 계수 W112에 상당하는 전위로 하고, 배선(112_2)의 전위를 "H"로 함으로써, 2번째 행의 화소(100)의 노드(N)에 가중 계수 W112를 기록한다.
기간 T6에서, 배선(213_1)(첫 번째 행의 배선(213)), 배선(214_1), 배선(215_1)을 "H"로 함으로써, 첫 번째 행의 화소 블록(200)의 회로(201)로부터 오프셋 성분을 제외한 신호를 출력한다.
이후, 상술한 바와 같은 동작을 반복하고, 기간 T7, T8, T9에서는 2번째 행의 화소 블록(200)의 화소(100)에 임의의 가중 계수를 곱한 신호를 출력한다. 또한, 기간 T10, T11, T12에서는, 첫 번째 행의 화소 블록(200)의 화소(100)에 T4, T5와 상이한 가중 계수를 곱한 신호를 출력한다.
또한, 화소 블록(200)에서는, 인접되는 화소 블록(200)끼리 화소(100)를 공유하여도 좋다. 예를 들어, 화소(100)에서는 도 7의 (A)에 도시된 바와 같이, 트랜지스터(105)와 같은 출력이 가능한 트랜지스터(107)를 제공한다. 트랜지스터(107)의 게이트는 트랜지스터(105)와 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 배선(118)과 전기적으로 접속된다.
배선(118)은 인접되는 화소 블록의 회로(201)와의 전기적인 접속에 이용된다. 도 7의 (B)는 인접되는 화소 블록(200)(화소 블록(200a, 200b))에서의 화소(100)(화소(100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h))와 회로(201)(회로(201a, 201b))의 접속의 형태를 도시한 도면이다. 또한, 도 7의 (B)에서는 참조 화소(150)를 생략하여 도시하였다.
화소 블록(200a)에서, 화소(100a, 100b, 100c, 100d)는 배선(113)을 통하여 회로(201a)와 전기적으로 접속된다. 또한, 화소(100e 및 100g)는 배선(118)을 통하여 회로(201a)와 전기적으로 접속된다.
화소 블록(200b)에서, 화소(100e, 100f, 100g, 100h)는 배선(113)을 통하여 회로(201b)와 전기적으로 접속된다. 또한, 화소(100b 및 100d)는 배선(118)을 통하여 회로(201b)와 전기적으로 접속된다.
즉, 화소 블록(200a) 및 화소 블록(200b)에서는 화소(100b, 100d, 100e, 100g)를 공유하고 있다고 할 수 있다. 이와 같은 형태로 함으로써, 화소 블록(200) 사이의 네트워크를 긴밀하게 할 수 있어, 화상 해석 등의 정밀도를 향상시킬 수 있다.
가중 계수는, 도 1에 도시된 회로(305)로부터 배선(111)에 출력할 수 있고, 프레임 기간 내에 한 번 이상 가중 계수를 재기록하는 것이 바람직하다. 회로(305)로서는 디코더를 사용할 수 있다. 또한, 회로(305)는 D/A 컨버터나 SRAM을 가져도 좋다. 또한, 가중 계수를 입력하는 화소의 선택은 회로(304)로부터 배선(112)으로 신호를 출력함으로써 수행한다. 회로(304)는 디코더 외에 시프트 레지스터이어도 좋다.
또한, 회로(201)의 각 트랜지스터에 접속되는 배선(213, 215, 216) 등에는 회로(303)로부터 신호를 출력할 수 있다. 회로(303)에는 디코더 또는 시프트 레지스터를 사용할 수 있다.
도 8의 (A)는 화소 블록(200)으로부터 출력되는 신호를 설명하는 도면이다. 또한, 도 8의 (A)에서는 설명을 간결하게 하기 위하여, 화소 어레이(300)가 4개의 화소 블록(200)(화소 블록(200c), 화소 블록(200d), 화소 블록(200e), 화소 블록(200f))으로 이루어지고, 각각의 화소 블록(200)이 4개의 화소(100)를 가지는 예로 한다.
신호의 생성에 대해서는 화소 블록(200c)을 일례로서 설명하지만, 화소 블록(200d, 200e, 200f)도 같은 동작에 의하여 신호를 출력할 수 있다.
화소 블록(200c)에서 각 화소(100)에는, 각각 p11, p12, p21, p22의 화상 데이터가 노드(N)에 유지되어 있다. 각 화소(100)에는 각각 가중 계수(W111, W112, W121, W122)가 입력되고, 배선(212_1)(첫 번째 열의 배선(212))에 적화 연산의 결과인 h111이 출력된다. 여기서, h111=p11×W111+p12×W112+p21×W121+p22×W122이다. 또한, 가중 계수는 모두 상이한 것으로는 한정되지 않고, 복수의 화소(100)에 같은 값이 입력되는 경우도 있다.
이와 병행하여 상술한 바와 같은 과정을 거쳐, 화소 블록(200d)으로부터 배선(212_2)(2번째 열의 배선(212))에 적화 연산의 결과인 h121이 출력되어, 화소 블록(200)의 첫 번째 행의 출력이 완료된다.
이어서, 화소 블록(200)의 2번째 행에서 상술한 바와 같은 과정을 거쳐, 화소 블록(200e)으로부터 배선(212_1)에 적화 연산의 결과인 h112가 출력된다. 또한, 이와 병행하여 화소 블록(200f)으로부터 배선(212_2)에 적화 연산의 결과인 h122가 출력되어, 화소 블록(200)의 2번째 행의 출력이 완료된다.
또한, 화소 블록(200)의 첫 번째 행에서 가중 계수를 변화시키고, 상술한 바와 같은 과정을 거침으로써, h211, h221을 출력할 수 있다. 또한, 화소 블록(200)의 2번째 행에서 가중 계수를 변화시키고, 상술한 바와 같은 과정을 거침으로써, h212, h222를 출력할 수 있다. 이상의 동작을 필요에 따라 반복한다.
배선(212_1, 212_2)에 출력되는 적화 연산 결과의 데이터는, 도 8의 (B)에 도시된 바와 같이 회로(301)에 순차적으로 입력된다. 회로(301)는 활성화 함수의 연산을 수행하는 회로이고, 예를 들어 콤퍼레이터 회로를 사용할 수 있다. 콤퍼레이터 회로에서는, 입력된 데이터와, 설정된 문턱값을 비교한 결과를 2레벨 데이터로서 출력한다. 즉, 화소 블록(200) 및 회로(301)는 신경망의 일부의 요소로서 작용할 수 있다.
또한, 화소 블록(200)이 출력하는 데이터는 복수 비트의 화상 데이터에 상당하지만, 회로(301)에서 2레벨화되기 때문에 화상 데이터를 압축하고 있다고도 할 수 있다.
회로(301)에서 2레벨화된 데이터(h111', h121', h112', h122', h211', h221', h212', h222')는 회로(302)에 순차적으로 입력된다.
회로(302)는, 예를 들어 래치 회로 및 시프트 레지스터 등을 가지는 구성으로 할 수 있다. 상기 구성에 의하여, 병렬 직렬 변환을 수행할 수 있어, 도 8의 (B)에 도시된 바와 같이 병행하여 입력된 데이터를 배선(311)에 직렬 데이터로서 출력할 수 있다. 배선(311)이 접속되는 곳은 한정되지 않는다. 예를 들어, 신경망, 기억 장치, 통신 장치 등과 접속할 수 있다.
또한, 도 9에 도시된 바와 같이, 회로(302)는 신경망을 가져도 좋다. 상기 신경망은, 매트릭스상으로 배치된 메모리 셀을 가지고, 각 메모리 셀에는 가중 계수가 유지되어 있다. 회로(301)로부터 출력된 데이터는 행 방향의 셀에 각각 입력되고, 열 방향으로 적화 연산을 수행할 수 있다. 또한, 도 9에 도시된 메모리 셀의 개수는 일례이며, 한정되지 않는다.
도 9에 도시된 신경망은 매트릭스상으로 설치된 메모리 셀(320) 및 참조 메모리 셀(325)과, 회로(340)와, 회로(350)와, 회로(360)와, 회로(360)와, 회로(370)를 가진다.
도 10에 메모리 셀(320) 및 참조 메모리 셀(325)의 일례를 도시하였다. 참조 메모리 셀(325)은 임의의 1열에 제공된다. 메모리 셀(320) 및 참조 메모리 셀(325)은 같은 구성을 가지고, 트랜지스터(161)와, 트랜지스터(162)와, 용량 소자(163)를 가진다.
트랜지스터(161)의 소스 및 드레인 중 한쪽은 트랜지스터(162)의 게이트와 전기적으로 접속된다. 트랜지스터(162)의 게이트는 용량 소자(163)의 한쪽의 전극과 전기적으로 접속된다. 여기서, 트랜지스터(161)의 소스 및 드레인 중 한쪽, 트랜지스터(162)의 게이트, 용량 소자(163)의 한쪽의 전극이 접속되는 점을 노드(NM)로 한다.
트랜지스터(161)의 게이트는 배선(WL)과 전기적으로 접속된다. 용량 소자(163)의 다른 쪽의 전극은 배선(RW)과 전기적으로 접속된다. 트랜지스터(162)의 소스 및 드레인 중 한쪽은 GND 배선 등의 기준 전위 배선과 전기적으로 접속된다.
메모리 셀(320)에서, 트랜지스터(161)의 소스 및 드레인 중 다른 쪽은 배선(WD)과 전기적으로 접속된다. 트랜지스터(162)의 소스 및 드레인 중 다른 쪽은 배선(BL)과 전기적으로 접속된다.
참조 메모리 셀(325)에서, 트랜지스터(161)의 소스 및 드레인 중 다른 쪽은 배선(WDref)과 전기적으로 접속된다. 트랜지스터(162)의 소스 및 드레인 중 다른 쪽은 배선(BLref)과 전기적으로 접속된다.
배선(WL)은 회로(330)와 전기적으로 접속된다. 회로(330)에는 디코더 또는 시프트 레지스터 등을 사용할 수 있다.
배선(RW)은 회로(301)와 전기적으로 접속된다. 각 메모리 셀에는 회로(301)로부터 배선(311_1) 및 배선(311_2)에 출력된 2레벨의 데이터가 기록된다.
배선(WD) 및 배선(WDref)은 회로(340)와 전기적으로 접속된다. 회로(340)에는 디코더 또는 시프트 레지스터 등을 사용할 수 있다. 또한, 회로(340)는 D/A 컨버터나 SRAM을 가져도 좋다. 회로(340)는 노드(NM)에 기록되는 가중 계수를 출력할 수 있다.
배선(BL) 및 배선(BLref)은 회로(350) 및 회로(360)와 전기적으로 접속된다. 회로(350)는 전류원 회로이고, 전류원 회로(210)와 비슷한 구성으로 할 수 있다. 회로(360)는 전류원 회로(210)를 제외한 회로(201)와 비슷한 구성으로 할 수 있다. 회로(350) 및 회로(360)에 의하여, 적화 연산 결과로부터 오프셋 성분을 제외한 신호를 얻을 수 있다.
회로(360)는 회로(370)와 전기적으로 접속된다. 회로(370)는 회로(301)와 비슷한 구성으로 할 수 있어, 활성화 함수 회로라고도 환언할 수 있다. 활성화 함수 회로는 회로(360)로부터 입력된 신호를 미리 정의된 활성화 함수에 따라서 변환하기 위한 연산을 수행하는 기능을 가진다. 활성화 함수로서는, 예를 들어 시그모이드 함수, tanh 함수, softmax 함수, ReLU 함수, 문턱값 함수 등을 사용할 수 있다. 활성화 함수 회로에 의하여 변환된 신호는 출력 데이터로서 외부로 출력된다.
도 11의 (A)에 도시된 바와 같이, 신경망(NN)은 입력층(IL), 출력층(OL), 중간층(은닉층)(HL)에 의하여 구성할 수 있다. 입력층(IL), 출력층(OL), 중간층(HL)은 각각 하나 또는 복수의 뉴런(유닛)을 가진다. 또한, 중간층(HL)은 1층이어도 좋고 2층 이상이어도 좋다. 2층 이상의 중간층(HL)을 가지는 신경망은 DNN(심층 신경망)이라고 부를 수도 있다. 또한, 심층 신경망을 사용한 학습은, 심층 학습이라고 부를 수도 있다.
입력층(IL)의 각 뉴런에는 입력 데이터가 입력된다. 중간층(HL)의 각 뉴런에는 전층 또는 후층의 뉴런의 출력 신호가 입력된다. 출력층(OL)의 각 뉴런에는 전층의 뉴런의 출력 신호가 입력된다. 또한, 각 뉴런은 전후의 층의 모든 뉴런과 결합되어 있어도 좋고(전(全)결합), 일부의 뉴런과 결합되어 있어도 좋다.
도 11의 (B)에 뉴런에 의한 연산의 예를 도시하였다. 여기서는, 뉴런(N)과, 뉴런(N)에 신호를 출력하는 전층의 2개의 뉴런을 도시하였다. 뉴런(N)에는 전층의 뉴런의 출력 x1과, 전층의 뉴런의 출력 x2가 입력된다. 그리고, 뉴런(N)에서, 출력 x1과 가중치 w1의 승산 결과(x1w1)와 출력 x2와 가중치 w2의 승산 결과(x2w2)의 총합 x1w1+x2w2가 계산된 후, 필요에 따라 바이어스 b가 가산되어, 값 a=x1w1+x2w2+b가 얻어진다. 그리고, 값 a는 활성화 함수 h에 의하여 변환되고, 뉴런(N)으로부터 출력 신호 y=h(a+b)가 출력된다.
이와 같이, 뉴런에 의한 연산에는, 전층의 뉴런의 출력과 가중치의 곱을 더하는 연산, 즉 적화 연산이 포함된다(상기 x1w1+x2w2). 이 적화 연산은 프로그램을 사용하여 소프트웨어 상에서 수행하여도 좋고, 하드웨어에 의하여 수행되어도 좋다.
본 발명의 일 형태에서는, 하드웨어로서 아날로그 회로를 사용하여 적화 연산을 수행한다. 적화 연산 회로에 아날로그 회로를 사용하는 경우, 적화 연산 회로의 회로 규모의 축소, 또는 메모리에 대한 액세스 횟수의 감소로 인한 처리 속도의 향상 및 소비전력의 저감을 도모할 수 있다.
적화 연산 회로는 OS 트랜지스터를 가지는 구성으로 하는 것이 바람직하다. OS 트랜지스터는 오프 전류가 매우 작기 때문에, 적화 연산 회로의 아날로그 메모리를 구성하는 트랜지스터로서 적합하다. 또한, Si 트랜지스터와 OS 트랜지스터의 양쪽을 사용하여 적화 연산 회로를 구성하여도 좋다.
상기에서는 본 발명의 일 형태의 촬상 장치에서, 촬상한 화상 데이터의 가공 처리에 대하여 설명하였지만, 화상 데이터를 가공하지 않고 추출할 수도 있다.
예를 들어, 도 8의 (A)의 화소 블록(200c)에서, 상술한 설명에서는 데이터 p11, p12, p21, p22의 합이 출력되지만, 어느 하나의 화소(100)에 곱하는 가중 계수를 1로 하고, 그 외의 화소(100)에 곱하는 가중 계수를 0으로 함으로써, 1개의 화소(100)의 화상 데이터를 추출할 수 있다. 또한, 가중 계수를 1로 하는 화소(100)를 순차적으로 선택함으로써, 모든 화소(100)로부터 화상 데이터를 추출할 수 있다.
회로(201)로부터 WX를 추출하는 흐름의 설명에서 나타내어진 바와 같이, IR0과 IR의 차분을 구함으로써 WX로 이루어지는 항을 추출할 수 있다. 여기서, 가중 계수를 0으로 한 경우에는, 그 화소(100)로부터 출력되는 신호가 상쇄되기 때문에, 가중 계수를 1로 한 화소(100)만의 신호를 취득할 수 있다. 또한, 해상도가 허용되면, 모든 화소(100)의 가중 계수를 1로 하여 화상 데이터를 추출하여도 좋다.
이때, 회로(301)는 도 12의 (A)에 도시된 바와 같이 콤퍼레이터와 스위치를 병렬로 하고, 그 출력을 선택할 수 있는 구성으로 하는 것이 바람직하다. 화상 처리를 수행하는 경우에는, 화소 블록(200)으로부터 출력된 신호는 콤퍼레이터에 입력하고, 2레벨화한 신호를 회로(302)에 출력한다. 화상 데이터를 취득하는 경우에는, 화소 블록(200)으로부터 출력된 신호는 스위치를 통한 경로로 회로(302)에 출력된다. 이때, 회로(302)에는 A/D 컨버터가 제공되어 있어도 좋다.
또는, 도 12의 (B)에 도시된 바와 같이, 회로(301)의 구성을 콤퍼레이터와 선택 회로로 하고, 그 출력을 회로(302) 또는 회로(306)로 하는 구성으로 하여도 좋다. 회로(306)에는 카운터 회로를 사용할 수 있다. 콤퍼레이터와 카운터 회로로 A/D 컨버터를 구성할 수 있다. 또한, 회로(306)는 회로(302)에 제공되어 있어도 좋다.
또는, 도 12의 (C)에 도시된 바와 같이, 화소(100)에 트랜지스터(108) 및 트랜지스터(109)를 제공하는 구성으로 하여도 좋다. 트랜지스터(108)는 노드(N)의 전위에 대응하는 신호(화상 데이터)를 출력하는 기능을 가질 수 있다. 트랜지스터(109)는 화소(100)를 선택하는 기능을 가질 수 있다.
트랜지스터(108)의 게이트는 용량 소자(104)의 한쪽의 전극과 전기적으로 접속된다. 트랜지스터(108)의 소스 및 드레인 중 한쪽은 트랜지스터(109)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(108)의 소스 및 드레인 중 다른 쪽은 배선(121)과 전기적으로 접속된다. 트랜지스터(109)의 게이트는 배선(119)과 전기적으로 접속된다. 트랜지스터(109)의 소스 및 드레인 중 다른 쪽은 배선(120)과 전기적으로 접속된다.
배선(119)은 트랜지스터(109)의 도통을 제어하는 신호선으로서의 기능을 가질 수 있다. 배선(120)은 출력선으로서의 기능을 가질 수 있다. 배선(121)은 전원선으로서의 기능을 가질 수 있고, 예를 들어 고전위 전원선으로 할 수 있다.
배선(120)은 상관 이중 샘플링 회로(CDS 회로) 및 A/D 컨버터와 전기적으로 접속할 수 있다. 또는, 더 스위치를 통하여 배선(113)과 전기적으로 접속하는 구성으로 하여도 좋다. 이 경우, 트랜지스터(105)의 출력과 트랜지스터(108)의 출력을 선택적으로 회로(201)에 입력할 수 있다. 트랜지스터(108)의 출력을 선택한 경우에는, 회로(301)를 도 12의 (A), (B)에 도시된 구성으로 함으로써, 화상 데이터를 취득할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 촬상 장치의 구성예 등에 대하여 설명한다.
도 13의 (A)에 촬상 장치가 가지는 화소의 구성을 예시한다. 도 13의 (A)에 도시된 화소는 층(561) 및 층(562)의 적층 구성인 예이다.
층(561)은 광전 변환 소자(101)를 가진다. 광전 변환 소자(101)는 도 13의 (C)에 도시된 바와 같이 층(565a)과 층(565b)과 층(565c)의 적층으로 할 수 있다.
도 13의 (C)에 도시된 광전 변환 소자(101)는 pn 접합형 포토다이오드이고, 예를 들어 층(565a)에 p+형 반도체를, 층(565b)에 n형 반도체를, 층(565c)에 n+형 반도체를 사용할 수 있다. 또는, 층(565a)에 n+형 반도체를, 층(565b)에 p형 반도체를, 층(565c)에 p+형 반도체를 사용하여도 좋다. 또는, 층(565b)을 i형 반도체로 한 pin 접합형 포토다이오드이어도 좋다.
상기 pn 접합형 포토다이오드 또는 pin 접합형 포토다이오드는 단결정 실리콘을 사용하여 형성할 수 있다. 또한, pin 접합형 포토다이오드로서는 비정질 실리콘, 미결정 실리콘, 다결정 실리콘 등의 박막을 사용하여 형성할 수도 있다.
또한, 층(561)이 가지는 광전 변환 소자(101)는 도 13의 (D)에 도시된 바와 같이, 층(566a)과 층(566b)과 층(566c)과 층(566d)의 적층으로 하여도 좋다. 도 13의 (D)에 도시된 광전 변환 소자(101)는 애벌란시 포토다이오드의 일례이고, 층(566a), 층(566d)은 전극에 상당하고, 층(566b, 566c)은 광전 변환부에 상당한다.
층(566a)은 저저항의 금속층 등으로 하는 것이 바람직하다. 예를 들어, 알루미늄, 타이타늄, 텅스텐, 탄탈럼, 은, 또는 이들의 적층을 사용할 수 있다.
층(566d)에는 가시광에 대하여 높은 투광성을 가지는 도전층을 사용하는 것이 바람직하다. 예를 들어, 인듐 산화물, 주석 산화물, 아연 산화물, 인듐-주석 산화물, 갈륨-아연 산화물, 인듐-갈륨-아연 산화물, 또는 그래핀 등을 사용할 수 있다. 또한, 층(566d)을 생략하는 구성으로 할 수도 있다.
광전 변환부의 층(566b, 566c)은, 예를 들어 셀레늄계 재료를 광전 변환층으로 한 pn 접합형 포토다이오드의 구성으로 할 수 있다. 층(566b)으로서는 p형 반도체인 셀레늄계 재료를 사용하고, 층(566c)으로서는 n형 반도체인 갈륨 산화물 등을 사용하는 것이 바람직하다.
셀레늄계 재료를 사용한 광전 변환 소자는 가시광에 대한 외부 양자 효율이 높다는 특성을 가진다. 상기 광전 변환 소자에서는, 애벌란시 증배를 이용함으로써, 입사되는 광량에 대한 전자의 증폭을 크게 할 수 있다. 또한, 셀레늄계 재료는 광 흡수 계수가 높기 때문에, 광전 변환층을 박막으로 제작할 수 있다는 등의 생산상의 이점을 가진다. 셀레늄계 재료의 박막은, 진공 증착법 또는 스퍼터링법 등을 사용하여 형성할 수 있다.
셀레늄계 재료로서는, 단결정 셀레늄이나 다결정 셀레늄 등의 결정성 셀레늄, 비정질 셀레늄, 구리, 인듐, 셀레늄의 화합물(CIS), 또는 구리, 인듐, 갈륨, 셀레늄의 화합물(CIGS) 등을 사용할 수 있다.
n형 반도체는 밴드 갭이 넓고 가시광에 대하여 투광성을 가지는 재료로 형성하는 것이 바람직하다. 예를 들어, 아연 산화물, 갈륨 산화물, 인듐 산화물, 주석 산화물, 또는 이들이 혼재된 산화물 등을 사용할 수 있다. 또한, 이들의 재료는 정공 주입 저지층으로서의 기능도 가지고, 암전류를 작게 할 수도 있다.
도 13의 (A)에 도시된 층(562)으로서는, 예를 들어 실리콘 기판을 사용할 수 있다. 상기 실리콘 기판은 Si 트랜지스터 등을 가진다. 상기 Si 트랜지스터를 사용하여, 화소 회로 외에, 상기 화소 회로를 구동하는 회로, 화상 신호의 판독 회로, 화상 처리 회로 등을 제공할 수 있다. 구체적으로는, 실시형태 1에서 설명한 주변 회로(화소(100) 및 참조 화소(150), 회로(201), 및 회로(301 내지 305) 등)가 가지는 일부 또는 전부의 트랜지스터를 층(562)에 제공할 수 있다.
또한, 화소는 도 13의 (B)에 도시된 바와 같이 층(561), 층(563), 및 층(562)의 적층 구성을 가져도 좋다.
층(563)은 OS 트랜지스터(예를 들어, 화소(100)의 트랜지스터(102, 103) 등)를 가질 수 있다. 이때, 층(562)은 Si 트랜지스터(예를 들어, 화소(100)의 트랜지스터(105, 106) 등)를 가지는 것이 바람직하다. 또한, 실시형태 1에서 설명한 주변 회로가 가지는 일부의 트랜지스터를 층(563)에 제공하여도 좋다.
상기 구성으로 함으로써, 화소 회로를 구성하는 요소 및 주변 회로를 복수의 층에 분산시켜, 상기 요소끼리 또는 상기 요소와 상기 주변 회로를 중첩시켜 제공할 수 있기 때문에, 촬상 장치의 면적을 작게 할 수 있다. 또한, 도 13의 (B)의 구성에서, 층(562)을 지지 기판으로 하고, 층(561) 및 층(563)에 화소(100) 및 주변 회로를 제공하여도 좋다.
OS 트랜지스터에 사용하는 반도체 재료로서는, 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적으로는, 인듐을 포함하는 산화물 반도체 등이고, 예를 들어 후술하는 CAC-OS 등을 사용할 수 있다.
반도체층은, 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다.
반도체층을 구성하는 산화물 반도체가 In-M-Zn계 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비로서, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한, 성막되는 반도체층의 원자수비는 각각, 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
반도체층으로서는 캐리어 밀도가 낮은 산화물 반도체를 사용한다. 예를 들어, 반도체층에는 캐리어 밀도가 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더 바람직하게는 1×1011/cm3 이하, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상의 캐리어 밀도의 산화물 반도체를 사용할 수 있다. 이러한 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부른다. 이로써 불순물 농도가 낮고, 결함 준위 밀도가 낮기 때문에, 안정적인 특성을 가지는 산화물 반도체라고 할 수 있다.
또한, 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성의 것을 사용하면 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
반도체층을 구성하는 산화물 반도체에서, 14족 원소의 하나인 실리콘이나 탄소가 포함되면, 산소 결손이 증가되어 n형화된다. 그러므로, 반도체층에서의 실리콘이나 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한, 알칼리 금속 및 알칼리 토금속은, 산화물 반도체와 결합되면 캐리어를 생성하는 경우가 있고, 트랜지스터의 오프 전류가 증대되는 경우가 있다. 그러므로, 반도체층에서의 알칼리 금속 또는 알칼리 토금속의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한, 반도체층을 구성하는 산화물 반도체에 질소가 포함되어 있으면, 캐리어인 전자가 생김으로써 캐리어 밀도가 증가하여, n형화되기 쉽다. 이 결과, 질소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로 반도체층에서의 질소 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)는 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
또한, 반도체층은, 예를 들어 비단결정 구조이어도 좋다. 비단결정 구조는, 예를 들어 c축으로 배향된 결정을 가지는 CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor, 또는 C-Axis Aligned and A-B-plane Anchored Crystalline Oxide Semiconductor), 다결정 구조, 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조에서, 비정질 구조는 결함 준위 밀도가 가장 높고, CAAC-OS는 결함 준위 밀도가 가장 낮다.
비정질 구조의 산화물 반도체막은, 예를 들어 원자 배열이 무질서하며 결정 성분을 가지지 않는다. 또는, 비정질 구조의 산화물막은, 예를 들어 완전한 비정질 구조이며, 결정부를 가지지 않는다.
또한, 반도체층이 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중, 2종류 이상을 가지는 혼합막이어도 좋다. 혼합막은, 예를 들어 상술한 영역 중 어느 2종류 이상의 영역을 포함하는 단층 구조 또는 적층 구조를 가지는 경우가 있다.
이하에서는, 비단결정의 반도체층의 일 형태인 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS란, 예를 들어 산화물 반도체를 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한, 이하에서는 산화물 반도체에서, 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이, 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합한 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리됨으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상이라고도 함)이다.
즉, CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합되는 구성을 가지는 복합 산화물 반도체이다. 또한, 본 명세서에서, 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을 '제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다'라고 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 뜻하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수임) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수임)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조는, 복수의 IGZO의 나노 결정이 c축 배향을 가지고 또한 a-b면에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. CAC-OS란 In, Ga, Zn, 및 O를 포함한 재료 구성에서, 일부에 Ga를 주성분으로 하는 나노 입자상으로 관찰되는 영역, 및 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막과, Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조는 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는, 명확한 경계를 관찰할 수 없는 경우가 있다.
또한, 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어 있는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되는 구성을 말한다.
CAC-OS는 예를 들어 기판을 의도적으로 가열하지 않는 조건하에서 스퍼터링법에 의하여 형성할 수 있다. 또한, CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때 명확한 피크가 확인되지 않는다는 특징을 가진다. 즉, X선 회절로부터 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는다는 것을 알 수 있다.
또한, CAC-OS는, 프로브 직경이 1nm의 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역과, 상기 링 영역에 복수의 휘점이 관측된다. 따라서, 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한, 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과 상이한 성질을 가진다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 발현된다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써 누설 전류가 억제되어 양호한 스위칭 동작을 실현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는, 다양한 반도체 장치의 구성 재료로서 적합하다.
도 14의 (A)는 도 13의 (A)에 도시된 화소의 단면의 일례를 설명하는 도면이다. 층(561)은 광전 변환 소자(101)로서, 실리콘을 광전 변환층으로 하는 pn 접합형 포토다이오드를 가진다. 층(562)은 Si 트랜지스터를 가지고, 도 14의 (A)에서는 화소 회로를 구성하는 트랜지스터(102, 105)를 예시한다.
광전 변환 소자(101)에서, 층(565a)은 p+형 영역으로, 층(565b)은 n형 영역으로, 층(565c)은 n+형 영역으로 할 수 있다. 또한, 층(565b)에는 전원선과 층(565c)을 접속하기 위한 영역(536)이 제공된다. 예를 들어, 영역(536)은 p+형 영역으로 할 수 있다.
도 14의 (A)에서, Si 트랜지스터는 실리콘 기판(540)에 채널 형성 영역을 가지는 플레이너형 구성을 도시하였지만, 도 16의 (A), (B)에 도시된 바와 같이, 실리콘 기판(540)에 FIN형 반도체층을 가지는 구성이어도 좋다. 도 16의 (A)는 채널 길이 방향의 단면, 도 16의 (B)는 채널 폭 방향의 단면에 상당한다.
또는, 도 16의 (C)에 도시된 바와 같이, 실리콘 박막의 반도체층(545)을 가지는 트랜지스터이어도 좋다. 반도체층(545)은, 예를 들어 실리콘 기판(540) 위의 절연층(546) 위에 형성된 단결정 실리콘(SOI(Silicon on Insulator))으로 할 수 있다.
여기서, 도 14의 (A)에서는, 층(561)이 가지는 요소와 층(562)이 가지는 요소의 전기적인 접속을 접합 기술로 얻는 구성예를 도시하였다.
층(561)에는 절연층(542), 도전층(533), 및 도전층(534)이 제공된다. 도전층(533) 및 도전층(534)은 절연층(542)에 매설된 영역을 가진다. 도전층(533)은 층(565a)과 전기적으로 접속된다. 도전층(534)은 영역(536)과 전기적으로 접속된다. 또한, 절연층(542), 도전층(533), 및 도전층(534)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
층(562)에는 절연층(541), 도전층(531), 및 도전층(532)이 제공된다. 도전층(531) 및 도전층(532)은 절연층(541)에 매설된 영역을 가진다. 도전층(531)은 전원선과 전기적으로 접속된다. 도전층(532)은 트랜지스터(102)의 소스 또는 드레인과 전기적으로 접속된다. 또한, 절연층(541), 도전층(531), 및 도전층(532)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
여기서, 도전층(531) 및 도전층(533)은 주성분이 동일한 금속 원소인 것이 바람직하다. 도전층(532) 및 도전층(534)은 주성분이 동일한 금속 원소인 것이 바람직하다. 또한, 절연층(541) 및 절연층(542)은 동일한 성분으로 구성되어 있는 것이 바람직하다.
예를 들어, 도전층(531, 532, 533, 534)에는 Cu, Al, Sn, Zn, W, Ag, Pt, 또는 Au 등을 사용할 수 있다. 접합의 용이성을 고려하여, 바람직하게는 Cu, Al, W, 또는 Au를 사용한다. 또한, 절연층(541, 542)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 질화 타이타늄 등을 사용할 수 있다.
즉, 도전층(531) 및 도전층(533)의 조합과 도전층(532) 및 도전층(534)의 조합 각각에, 상기에 나타내어진 동일한 금속 재료를 사용하는 것이 바람직하다. 또한, 절연층(541) 및 절연층(542) 각각에, 상기에 나타내어진 동일한 절연 재료를 사용하는 것이 바람직하다. 상기 구성으로 함으로써, 층(561)과 층(562)의 경계를 접합 위치로 하는 접합을 수행할 수 있다.
상기 접합에 의하여, 도전층(531) 및 도전층(533)의 조합과 도전층(532) 및 도전층(534)의 조합 각각의 전기적인 접속을 얻을 수 있다. 또한, 절연층(541) 및 절연층(542)의 기계적인 강도를 가지는 접속을 얻을 수 있다.
금속층끼리의 접합에는, 표면의 산화막 및 불순물의 흡착층 등을 스퍼터링 처리 등으로 제거하고, 청정화 및 활성화된 표면끼리를 접촉시켜 접합하는 표면 활성화 접합법을 사용할 수 있다. 또는, 온도와 압력을 병용하여 표면끼리를 접합하는 확산 접합법 등을 사용할 수 있다. 둘 다 원자 레벨의 결합이 일어나기 때문에, 전기적뿐만 아니라 기계적으로도 우수한 접합을 얻을 수 있다.
또한, 절연층끼리의 접합에는 연마 등에 의하여 높은 평탄성을 얻은 후, 산소 플라스마 등으로 친수성 처리를 수행한 표면끼리를 접촉시켜 임시적으로 접합하고, 가열 처리에 의한 탈수로 제대로 접합하는 친수성 접합법 등을 사용할 수 있다. 친수성 접합법도 원자 레벨의 결합이 일어나기 때문에, 기계적으로 우수한 접합을 얻을 수 있다.
층(561)과 층(562)을 접합하는 경우, 각각의 접합면에는 절연층과 금속층이 혼재하기 때문에, 예를 들어 표면 활성화 접합법 및 친수성 접합법을 조합하여 수행하면 좋다.
예를 들어, 연마 후에 표면을 청정화하고, 금속층의 표면에 산화 방지 처리를 수행한 후에, 친수성 처리를 수행하여 접합하는 방법 등을 사용할 수 있다. 또한, 금속층의 표면을 Au 등의 난(難)산화성 금속으로 하고 친수성 처리를 수행하여도 좋다. 또한, 상술한 방법 이외의 접합 방법을 사용하여도 좋다.
도 14의 (B)는, 도 13의 (A)에 도시된 화소의 층(561)에 셀레늄계 재료를 광전 변환층으로 하는 pn 접합형 포토다이오드를 사용한 경우의 단면도이다. 한쪽의 전극으로서 층(566a)을, 광전 변환층으로서 층(566b, 566c)을, 다른 쪽의 전극으로서 층(566d)을 가진다.
이 경우, 층(561)은 층(562) 위에 직접 형성할 수 있다. 층(566a)은 트랜지스터(102)의 소스 또는 드레인과 전기적으로 접속된다. 층(566d)은 영역(536)을 통하여 전원선과 전기적으로 접속된다.
도 15의 (A)는, 도 13의 (B)에 도시된 화소의 단면의 일례를 설명하는 도면이다. 층(561)은 광전 변환 소자(101)로서, 실리콘을 광전 변환층으로 하는 pn 접합형 포토다이오드를 가진다. 층(562)은 Si 트랜지스터를 가지고, 도 15의 (A)에서는 화소 회로를 구성하는 트랜지스터(105)를 예시한다. 층(562)은 OS 트랜지스터를 가지고, 도 15의 (A)에서는 화소 회로를 구성하는 트랜지스터(102, 103)를 예시한다. 층(561)과 층(563)은 접합으로 전기적인 접속을 얻는 구성예를 나타내었다.
도 15의 (A)에서, OS 트랜지스터는 셀프 얼라인형의 구성을 도시하였지만, 도 16의 (D)에 도시된 바와 같이, 비셀프 얼라인형의 톱 게이트형 트랜지스터이어도 좋다.
트랜지스터(102, 103)는 백 게이트(535)를 가지는 구성을 나타내었지만, 백 게이트를 가지지 않는 형태이어도 좋다. 백 게이트(535)는 도 16의 (E)에 도시된 바와 같이, 대향되어 제공되는 트랜지스터의 프런트 게이트와 전기적으로 접속되는 경우가 있다. 또는, 백 게이트(535)에 프런트 게이트와 상이한 고정 전위를 공급할 수 있는 구성이어도 좋다.
OS 트랜지스터가 형성되는 영역과 Si 트랜지스터가 형성되는 영역 사이에는, 수소의 확산을 방지하는 기능을 가지는 절연층(543)이 제공된다. 트랜지스터(105)의 채널 형성 영역 근방에 제공되는 절연층 내의 수소는 실리콘의 댕글링 본드를 종단한다. 한편, 트랜지스터(102, 103)의 채널 형성 영역의 근방에 제공되는 절연층 내의 수소는 산화물 반도체층 내에 캐리어를 생성하는 요인 중 하나가 된다.
절연층(543)에 의하여 한쪽의 층에 수소를 가둠으로써 트랜지스터(105)의 신뢰성을 향상시킬 수 있다. 또한, 한쪽의 층으로부터 다른 쪽의 층에 대한 수소의 확산이 억제됨으로써 트랜지스터(102, 103)의 신뢰성도 향상시킬 수 있다.
절연층(543)으로서는, 예를 들어 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄, 이트리아 안정화 지르코니아(YSZ) 등을 사용할 수 있다.
도 15의 (B)는, 도 13의 (B)에 도시된 화소의 층(561)에 셀레늄계 재료를 광전 변환층으로 하는 pn 접합형 포토다이오드를 사용한 경우의 단면도이다. 층(561)은 층(563) 위에 직접 형성할 수 있다. 층(561, 562, 563)의 자세한 내용은 상술한 설명을 참조할 수 있다.
도 17의 (A)는 본 발명의 일 형태의 촬상 장치의 화소에 컬러 필터 등을 부가한 예를 도시한 사시도이다. 상기 사시도에서는 복수의 화소의 단면을 함께 도시하였다. 광전 변환 소자(101)가 형성되는 층(561) 위에는 절연층(580)이 형성된다. 절연층(580)에는 가시광에 대하여 투광성이 높은 산화 실리콘막 등을 사용할 수 있다. 또한, 패시베이션막으로서 질화 실리콘막을 적층하여도 좋다. 또한, 반사 방지막으로서, 산화 하프늄 등의 유전체막을 적층하여도 좋다.
절연층(580) 위에는 차광층(581)이 형성되어도 좋다. 차광층(581)은 상부의 컬러 필터를 통과하는 광의 혼색을 방지하는 기능을 가진다. 차광층(581)에는 알루미늄, 텅스텐 등의 금속층을 사용할 수 있다. 또한, 상기 금속층과 반사 방지막으로서의 기능을 가지는 유전체막을 적층하여도 좋다.
절연층(580) 및 차광층(581) 위에는 평탄화막으로서 유기 수지층(582)을 제공할 수 있다. 또한, 화소 별로 컬러 필터(583)(컬러 필터(583a, 583b, 583c))가 형성된다. 예를 들어, 컬러 필터(583a, 583b, 583c)에 R(적색), G(녹색), B(청색), Y(황색), C(시안), M(마젠타) 등의 색을 할당함으로써, 컬러 화상을 얻을 수 있다.
컬러 필터(583) 위에는 가시광에 대하여 투광성을 가지는 절연층(586) 등을 제공할 수 있다.
또한, 도 17의 (B)에 도시된 바와 같이, 컬러 필터(583) 대신에 광학 변환층(585)을 사용하여도 좋다. 이와 같은 구성으로 함으로써, 다양한 파장 영역에서의 화상이 얻어지는 촬상 장치로 할 수 있다.
예를 들어, 광학 변환층(585)에 가시광선의 파장 이하의 광을 차단하는 필터를 사용하면, 적외선 촬상 장치로 할 수 있다. 또한, 광학 변환층(585)에 근적외선의 파장 이하의 광을 차단하는 필터를 사용하면, 원적외선 촬상 장치로 할 수 있다. 또한, 광학 변환층(585)에 가시광선의 파장 이상의 광을 차단하는 필터를 사용하면, 자외선 촬상 장치로 할 수 있다.
또한, 광학 변환층(585)에 신틸레이터를 사용하면 X선 촬상 장치 등에 사용하는 방사선의 강약을 가시화한 화상을 얻는 촬상 장치로 할 수 있다. 피사체를 투과한 X선 등의 방사선이 신틸레이터에 입사되면 포토루미네선스 현상에 의하여 가시광선이나 자외광선 등의 광(형광)으로 변환된다. 그리고, 상기 광을 광전 변환 소자(101)로 검지함으로써 화상 데이터를 취득한다. 또한, 방사선 검출기 등에 이 구성의 촬상 장치를 사용하여도 좋다.
신틸레이터는 X선이나 감마선 등의 방사선이 조사되면, 그 에너지를 흡수하여 가시광이나 자외광을 발하는 물질을 포함한다. 예를 들어, Gd2O2S:Tb, Gd2O2S:Pr, Gd2O2S:Eu, BaFCl:Eu, NaI, CsI, CaF2, BaF2, CeF3, LiF, LiI, ZnO 등을 수지나 세라믹에 분산시킨 것을 사용할 수 있다.
또한, 셀레늄계 재료를 사용한 광전 변환 소자(101)에서는 X선 등의 방사선을 전하로 직접 변환할 수 있기 때문에, 신틸레이터가 불필요한 구성으로 할 수도 있다.
또한, 도 17의 (C)에 도시된 바와 같이, 컬러 필터(583) 위에 마이크로 렌즈 어레이(584)를 제공하여도 좋다. 마이크로 렌즈 어레이(584)가 가지는 각각의 렌즈를 통과하는 광이 직하의 컬러 필터(583)를 통과하고, 광전 변환 소자(101)에 조사되게 된다. 또한, 도 17의 (B)에 도시된 광학 변환층(585) 위에 마이크로 렌즈 어레이(584)를 제공하여도 좋다.
이하에서는, 이미지 센서 칩을 제공한 패키지 및 카메라 모듈의 일례에 대하여 설명한다. 상기 이미지 센서 칩에는 상기 촬상 장치의 구성을 사용할 수 있다.
도 18의 (A1)은 이미지 센서 칩을 제공한 패키지의 상면 측의 외관 사시도이다. 상기 패키지는 이미지 센서 칩(450)을 고정하는 패키지 기판(410), 커버 유리(420), 및 이들을 접착하는 접착제(430) 등을 가진다.
도 18의 (A2)는 상기 패키지의 하면 측의 외관 사시도이다. 패키지의 하면에는, 땜납 볼을 범프(440)로 한 BGA(Ball grid array)를 가진다. 또한, BGA에 한정되지 않고, LGA(Land grid array)나 PGA(Pin Grid Array) 등을 가져도 좋다.
도 18의 (A3)은 커버 유리(420) 및 접착제(430)의 일부를 생략하여 도시한 패키지의 사시도이다. 패키지 기판(410) 위에는 전극 패드(460)가 형성되고, 전극 패드(460) 및 범프(440)는 스루 홀을 통하여 전기적으로 접속되어 있다. 전극 패드(460)는 이미지 센서 칩(450)과 와이어(470)에 의하여 전기적으로 접속되어 있다.
또한, 도 18의 (B1)은 이미지 센서 칩을 렌즈 일체형의 패키지에 제공한 카메라 모듈의 상면 측의 외관 사시도이다. 상기 카메라 모듈은 이미지 센서 칩(451)을 고정하는 패키지 기판(411), 렌즈 커버(421), 및 렌즈(435) 등을 가진다. 또한, 패키지 기판(411) 및 이미지 센서 칩(451) 사이에는 촬상 장치의 구동 회로 및 신호 변환 회로 등의 기능을 가지는 IC칩(490)도 제공되어 있고, SiP(System in package)로서의 구성을 가진다.
도 18의 (B2)는 상기 카메라 모듈의 하면 측의 외관 사시도이다. 패키지 기판(411)의 하면 및 측면에는, 실장용 랜드(441)가 제공된 QFN(Quad flat no-lead package)의 구성을 가진다. 또한, 상기 구성은 일례이고, QFP(Quad flat package)나 상술한 BGA가 제공되어 있어도 좋다.
도 18의 (B3)은 렌즈 커버(421) 및 렌즈(435)의 일부를 생략하여 도시한 모듈의 사시도이다. 랜드(441)는 전극 패드(461)와 전기적으로 접속되고, 전극 패드(461)는 이미지 센서 칩(451) 또는 IC칩(490)과 와이어(471)에 의하여 전기적으로 접속되어 있다.
이미지 센서 칩을 상술한 바와 같은 형태의 패키지에 제공함으로써, 인쇄 기판 등으로의 실장이 용이하게 되어, 다양한 반도체 장치, 전자 기기에 이미지 센서 칩을 실장할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 발명의 일 형태에 따른 촬상 장치를 사용할 수 있는 전자 기기로서, 표시 기기, 퍼스널 컴퓨터, 기록 매체를 구비한 화상 기억 장치 또는 화상 재생 장치, 휴대 전화, 휴대형을 포함하는 게임기, 휴대 데이터 단말, 전자 서적 단말, 비디오 카메라, 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 19에 도시하였다.
도 19의 (A)는 감시 카메라이며, 지지대(951), 카메라 유닛(952), 보호 커버(953) 등을 가진다. 카메라 유닛(952)에는 회전 기구 등이 제공되고, 천장에 설치함으로써 모든 방향의 촬상이 가능하게 된다. 상기 카메라 유닛에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다. 또한 감시 카메라란 관용적인 명칭이고, 용도를 한정하는 것은 아니다. 예를 들어, 감시 카메라로서의 기능을 가지는 기기는 카메라 또는 비디오 카메라라고도 불린다.
도 19의 (B)는 비디오 카메라이며, 제 1 하우징(971), 제 2 하우징(972), 표시부(973), 조작 키(974), 렌즈(975), 접속부(976) 등을 가진다. 조작 키(974) 및 렌즈(975)는 제 1 하우징(971)에 제공되고, 표시부(973)는 제 2 하우징(972)에 제공된다. 상기 비디오 카메라의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
도 19의 (C)는 디지털 카메라이며, 하우징(961), 셔터 버튼(962), 마이크로폰(963), 발광부(967), 렌즈(965) 등을 가진다. 상기 디지털 카메라의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
도 19의 (D)는 손목시계형의 정보 단말이며, 표시부(932), 하우징 겸 리스트 밴드(933), 카메라(939) 등을 가진다. 표시부(932)는 정보 단말의 조작을 수행하기 위한 터치 패널을 구비한다. 표시부(932) 및 하우징 겸 리스트 밴드(933)는 가요성을 가지고, 신체에 대한 장착성이 우수하다. 상기 정보 단말의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
도 19의 (E)는 휴대 전화기의 일례이며, 하우징(981), 표시부(982), 조작 버튼(983), 외부 접속 포트(984), 스피커(985), 마이크로폰(986), 카메라(987) 등을 가진다. 상기 휴대 전화기는 표시부(982)에 터치 센서를 구비한다. 전화를 걸거나 또는 문자를 입력하는 등의 다양한 조작은 손가락이나 스타일러스 등으로 표시부(982)를 터치함으로써 수행할 수 있다. 상기 휴대 전화기에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
도 19의 (F)는 휴대 데이터 단말이며, 하우징(911), 표시부(912), 카메라(919) 등을 가진다. 표시부(912)가 가지는 터치 패널 기능에 의하여 정보의 입출력을 수행할 수 있다. 상기 휴대 정보 단말의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시예)
본 실시예에서는, 실시형태 1에서 설명한 본 발명의 일 형태의 구성을 가지는 촬상 장치를 시제작하고, 촬상 장치 내에서 화상 처리를 수행한 결과에 대하여 설명한다.
도 20은 시제작한 촬상 장치의 화소 회로(화소(100)에 상당함)이다. 실시형태 1에서 설명한 촬상 장치에서는, 화소(100)와 참조 화소(150)의 출력의 차분으로부터 화상 데이터(전위 X)와 가중 계수(전위 W)의 곱(WX)을 추출하는 구성이다. 한편, 시제작한 촬상 장치에서는 참조 화소(150)를 생략하고, 가중 계수(전위 W)의 입력 유무의 더블 샘플링을 수행하고, 외부에서 그 차분을 산출함으로써 WX를 추출하는 구성으로 하였다.
시제작한 촬상 장치의 화소 회로는 포토다이오드(PD), 트랜지스터(Tr1, Tr2, Tr3, Tr4, Tr5)를 가지는 구성으로 하였다. 접속 구성은 도 20과 같다. 여기서, 트랜지스터(Tr3)는 소스 및 드레인을 단락시킨 구성을 가지고, 용량 소자(MOS Capasitor)로서 작용한다. 포토다이오드(PD)의 광전 변환층에는 셀레늄을 사용하였다. 또한, 트랜지스터(Tr1, Tr2, Tr3, Tr4, Tr5)는 OS 트랜지스터로 제작하였다. 그 외의 사양은 표 1에 나타내어진 바와 같다.
Figure 112019133550269-pct00001
TX, RS, SE는 각 트랜지스터를 구동하기 위한 신호 전위이다. VPD, VRS, VPI는 전원 전위이며, VPD, VPI는 고전위, VRS는 저전위이다. VBG는 트랜지스터(Tr1, Tr2)의 문턱 전압을 조정하기 위한 백 게이트 전위이다. BW는 가중 계수(전위 W)에 상당하고, 용량 결합에 의하여 노드(N)에 부가된다.
더블 샘플링의 동작은 다음과 같다. 우선, 트랜지스터(Tr1, Tr2)를 도통시켜, 노드(N)를 리셋한다. 트랜지스터(Tr2)를 비도통으로 한 후, 포토다이오드(PD)의 동작에 의하여 노드(N)의 전위를 변화시킨다. 다음으로, 트랜지스터(Tr1)를 비도통으로 하고, 원하는 가중 계수로서 BW를 공급하여 노드(N)의 전위를 확정시킨다. 다음으로, 트랜지스터(Tr5)를 도통시켜, 제 1 화상 신호를 외부로 추출한다.
다음으로, BW를 초깃값으로 되돌리고, 제 2 화상 신호를 외부로 추출한다. 그리고, 제 1 화상 신호와 제 2 화상 신호의 차분을 산출하여 WX를 추출한다. 또한, 제 1 화상 신호와 제 2 화상 신호의 취득의 순서는 반대이어도 좋다.
도 21은 상기 화소 회로를 가지는 화소 PIX 및 각종 신호의 경로를 나타낸 화소 어레이의 블록도이다. 또한, WMux는 가중 계수에 상당하는 BW를 출력하는 선택 회로이며, 도 3에 도시된 트랜지스터(106)에 상당하는 트랜지스터를 가진다.
도 22에 화상 데이터(전위 X: -0.2 내지 1.4V)에 대하여 가중 계수(전위 W)를 0.4 내지 1.0V로 변화시켰을 때의 연산 결과를 나타내었다. 이때, VRES는 1.2V로 하였다. 도 22로부터, 원하는 연산이 가능하다는 것을 확인할 수 있었다.
또한, 세로 줄무늬 모양의 피사체의 촬상에서, 각 화소에 공급하는 가중 계수가, 도 23에 도시된 바와 같이 방향성을 가지도록 주어진 경우의 결과를 도 24에 나타내었다. 도 24에서, 가로축은 세로 줄무늬 모양의 회전 각도(무회전이 0°임), 세로축은 출력된 WX를 A/D 변환한 후의 디지털값이다. 도 24로부터, 세로 줄무늬의 방향과 가중 계수에 주어진 방향성이 일치하는 경우에 출력값이 커지는 것을 확인할 수 있었다.
상기 결과에 의하여, 화상으로부터 패턴의 추출을 수행할 수 있다는 것이 상정되어, 그 검증을 수행하였다. 도 25의 (A)는 얼룩말을 일정한 가중치로 촬상한 화상이다. 상기 화상에 대하여, 도 25의 (A)에 도시된 바와 같이, 가중 계수가 세로 방향으로 방향성을 가지도록 주어진 경우와, 도 25의 (B)에 도시된 바와 같이 가중 계수가 가로 방향으로 방향성을 가지도록 주어진 경우에서 패턴 검출의 검증을 수행하였다. 또한, 도 25의 (A), (B)에서, 플러스의 가중 계수는 +0.8V, 마이너스의 가중 계수는 -0.4V로 하였다.
도 26의 (A), (B)에 추출된 패턴을 가시화한 결과를 나타내었다. 도 26의 (A)는 도 24의 (A)에 대응하는 결과이고, 얼룩말의 세로 줄무늬 모양을 추출할 수 있었다는 것을 알 수 있다. 또한, 도 26의 (A)는 도 25의 (B)에 대응하는 결과이고, 얼룩말의 가로 줄무늬 모양을 추출할 수 있었다는 것을 알 수 있다.
이상에 의하여, 본 발명의 일 형태를 사용하여 화상 처리(화상 패턴의 인식)를 할 수 있다는 것을 확인할 수 있었다.
100: 화소, 100a: 화소, 100b: 화소, 100c: 화소, 100d: 화소, 100e: 화소, 100f: 화소, 100g: 화소, 100h: 화소, 101: 광전 변환 소자, 102: 트랜지스터, 103: 트랜지스터, 104: 용량 소자, 105: 트랜지스터, 106: 트랜지스터, 107: 트랜지스터, 108: 트랜지스터, 109: 트랜지스터, 111: 배선, 111a: 배선, 111b: 배선, 112: 배선, 112_1: 배선, 112_2: 배선, 112_4: 배선, 113: 배선, 114: 배선, 115: 배선, 116: 배선, 117: 배선, 118: 배선, 119: 배선, 120: 배선, 121: 배선, 150: 참조 화소, 151: 차광층, 153: 배선, 161: 트랜지스터, 162: 트랜지스터, 163: 용량 소자, 200: 화소 블록, 200a: 화소 블록, 200b: 화소 블록, 200c: 화소 블록, 200d: 화소 블록, 200e: 화소 블록, 200f: 화소 블록, 201: 회로, 201a: 회로, 201b: 회로, 202: 용량 소자, 203: 트랜지스터, 204: 트랜지스터, 205: 트랜지스터, 206: 트랜지스터, 207: 저항 소자, 210: 전류원 회로, 211: 배선, 212: 배선, 212_1: 배선, 212_2: 배선, 213: 배선, 213_1: 배선, 214: 배선, 214_1: 배선, 214_2: 배선, 215: 배선, 215_1: 배선, 215_2: 배선, 216: 배선, 218: 배선, 219: 배선, 220: 회로, 224: 트랜지스터, 253: 트랜지스터, 254: 트랜지스터, 261: 트랜지스터, 262: 트랜지스터, 300: 화소 어레이, 301: 회로, 302: 회로, 303: 회로, 304: 회로, 305: 회로, 306: 회로, 311: 배선, 311_1: 배선, 311_2: 배선, 320: 메모리 셀, 325: 참조 메모리 셀, 330: 회로, 340: 회로, 350: 회로, 360: 회로, 370: 회로, 410: 패키지 기판, 411: 패키지 기판, 420: 커버 유리, 421: 렌즈 커버, 430: 접착제, 435: 렌즈, 440: 범프, 441: 랜드, 450: 이미지 센서 칩, 451: 이미지 센서 칩, 460: 전극 패드, 461: 전극 패드, 470: 와이어, 471: 와이어, 490: IC칩, 531: 도전층, 532: 도전층, 533: 도전층, 534: 도전층, 535: 백 게이트, 536: 영역, 540: 실리콘 기판, 541: 절연층, 542: 절연층, 543: 절연층, 545: 반도체층, 546: 절연층, 561: 층, 562: 층, 563: 층, 565a: 층, 565b: 층, 565c: 층, 566a: 층, 566b: 층, 566c: 층, 566d: 층, 580: 절연층, 581: 차광층, 582: 유기 수지층, 583: 컬러 필터, 583a: 컬러 필터, 583b: 컬러 필터, 583c: 컬러 필터, 584: 마이크로 렌즈 어레이, 585: 광학 변환층, 586: 절연층, 911: 하우징, 912: 표시부, 919: 카메라, 932: 표시부, 933: 하우징 겸 리스트 밴드, 939: 카메라, 951: 지지대, 952: 카메라 유닛, 953: 보호 커버, 961: 하우징, 962: 셔터 버튼, 963: 마이크로폰, 965: 렌즈, 967: 발광부, 971: 하우징, 972: 하우징, 973: 표시부, 974: 조작 키, 975: 렌즈, 976: 접속부, 981: 하우징, 982: 표시부, 983: 조작 버튼, 984: 외부 접속 포트, 985: 스피커, 986: 마이크로폰, 987: 카메라

Claims (12)

  1. 촬상 장치로서,
    제 1 회로와, 제 2 회로와, 제 3 회로와, 제 1 화소와, 제 2 화소를 포함하고,
    상기 제 1 화소는 제 1 배선을 통하여 상기 제 3 회로와 전기적으로 접속되고,
    상기 제 2 화소는 제 2 배선을 통하여 상기 제 3 회로와 전기적으로 접속되고,
    상기 제 1 화소와 상기 제 2 화소는 각각 광전 변환에 의하여 취득된 제 1 신호로부터 제 2 신호를 생성하고, 상기 제 2 신호를 출력하는 기능을 가지고,
    상기 제 3 회로는 상기 제 1 화소로부터 출력된 상기 제 1 신호에 의하여 생성된 상기 제 2 신호와, 상기 제 2 화소로부터 출력된 상기 제 1 신호에 의하여 생성된 상기 제 2 신호의 합을 연산하여 제 3 신호를 생성하고, 상기 제 3 신호를 상기 제 1 회로에 출력하는 기능을 가지고,
    상기 제 1 회로는 상기 제 3 신호를 2레벨화하여 제 4 신호를 생성하고, 상기 제 4 신호를 상기 제 2 회로에 출력하고,
    상기 제 1 화소와 상기 제 2 화소는 각각 광전 변환 소자와, 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자를 포함하고,
    상기 광전 변환 소자의 한쪽의 전극은 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제 3 트랜지스터의 게이트, 및 상기 제 1 용량 소자의 한쪽의 전극에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 1 용량 소자의 다른 쪽의 전극은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 각각 채널 형성 영역에 금속 산화물을 포함하는, 촬상 장치.
  2. 제 1 항에 있어서,
    상기 금속 산화물은 In과, Zn과, 원소 M을 포함하고,
    상기 원소 M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf인, 촬상 장치.
  3. 촬상 장치로서,
    제 1 회로와, 제 2 회로와, 제 3 회로와, 화소를 포함하고,
    상기 화소는 제 1 배선을 통하여 상기 제 3 회로와 전기적으로 접속되고,
    상기 화소는 광전 변환에 의하여 취득된 제 1 신호로부터 제 2 신호를 생성하고, 상기 제 2 신호를 상기 제 1 배선에 출력하는 기능을 가지고,
    상기 제 3 회로는 상기 제 1 배선에 출력되어 있는 상기 제 2 신호의 합을 연산하여 제 3 신호를 생성하고, 상기 제 3 신호를 상기 제 1 회로에 출력하는 기능을 가지고,
    상기 제 1 회로는 상기 제 3 신호를 2레벨화하여 제 4 신호를 생성하고, 상기 제 4 신호를 상기 제 2 회로에 출력하고,
    상기 화소는 광전 변환 소자와, 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 1 용량 소자와, 제 5 트랜지스터와, 제 6 트랜지스터를 포함하고,
    상기 광전 변환 소자의 한쪽의 전극은, 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제 3 트랜지스터의 게이트, 및 상기 제 1 용량 소자의 한쪽의 전극에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 1 용량 소자의 다른 쪽의 전극은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 5 트랜지스터의 게이트는 상기 제 3 트랜지스터의 게이트와 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 각각 채널 형성 영역에 금속 산화물을 포함하는, 촬상 장치.
  4. 제 3 항에 있어서,
    상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 각각 채널 형성 영역에 실리콘을 포함하는, 촬상 장치.
  5. 제 1 항에 있어서,
    상기 제 3 회로는 전류원 회로와, 제 7 트랜지스터와, 제 8 트랜지스터와, 제 9 트랜지스터와, 제 2 용량 소자와, 저항 소자를 포함하고,
    상기 전류원 회로는 상기 제 1 배선, 상기 제 2 용량 소자의 한쪽의 전극, 및 상기 저항 소자의 한쪽의 전극에 전기적으로 접속되고,
    상기 제 2 용량 소자의 다른 쪽의 전극은 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽과 상기 제 8 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 9 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는, 촬상 장치.
  6. 제 5 항에 있어서,
    상기 제 7 트랜지스터, 상기 제 8 트랜지스터, 및 상기 제 9 트랜지스터는 각각 채널 형성 영역에 실리콘을 포함하는, 촬상 장치.
  7. 제 3 항에 있어서,
    상기 금속 산화물은 In과, Zn과, 원소 M을 포함하고,
    상기 원소 M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf인, 촬상 장치.
  8. 삭제
  9. 제 1 항 또는 제 3 항에 있어서,
    상기 제 2 회로는 상기 제 4 신호를 병렬 직렬 변환하는 기능을 가지는, 촬상 장치.
  10. 제 1 항 또는 제 3 항에 있어서,
    상기 제 2 회로는 상기 제 4 신호를 입력 데이터로 하는 신경망을 포함하는, 촬상 장치.
  11. 삭제
  12. 삭제
KR1020197038190A 2017-05-26 2018-05-16 촬상 장치 및 전자 기기 KR102554664B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2017-104338 2017-05-26
JP2017104338 2017-05-26
JPJP-P-2018-040915 2018-03-07
JP2018040915 2018-03-07
PCT/IB2018/053400 WO2018215882A1 (ja) 2017-05-26 2018-05-16 撮像装置および電子機器

Publications (2)

Publication Number Publication Date
KR20200012917A KR20200012917A (ko) 2020-02-05
KR102554664B1 true KR102554664B1 (ko) 2023-07-11

Family

ID=64395319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197038190A KR102554664B1 (ko) 2017-05-26 2018-05-16 촬상 장치 및 전자 기기

Country Status (6)

Country Link
US (3) US11101302B2 (ko)
JP (4) JPWO2018215882A1 (ko)
KR (1) KR102554664B1 (ko)
CN (2) CN110651468B (ko)
DE (1) DE112018002719T5 (ko)
WO (1) WO2018215882A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018215882A1 (ja) * 2017-05-26 2018-11-29 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP7163308B2 (ja) 2017-11-17 2022-10-31 株式会社半導体エネルギー研究所 加算方法、半導体装置、および電子機器
DE112019005195T5 (de) * 2018-10-19 2021-07-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
WO2020222059A1 (ja) * 2019-04-29 2020-11-05 株式会社半導体エネルギー研究所 撮像装置、その動作方法、および電子機器
US20220238582A1 (en) * 2019-06-14 2022-07-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2021014258A1 (ja) * 2019-07-19 2021-01-28 株式会社半導体エネルギー研究所 撮像装置および電子機器
TW202105987A (zh) * 2019-07-26 2021-02-01 日商半導體能源研究所股份有限公司 攝像裝置及其工作方法及電子裝置
WO2021028754A1 (ja) * 2019-08-09 2021-02-18 株式会社半導体エネルギー研究所 撮像装置、または撮像システム
WO2021033065A1 (ja) * 2019-08-22 2021-02-25 株式会社半導体エネルギー研究所 撮像装置および電子機器
WO2021053449A1 (ja) * 2019-09-20 2021-03-25 株式会社半導体エネルギー研究所 撮像システムおよび電子機器
WO2021130590A1 (ja) * 2019-12-27 2021-07-01 株式会社半導体エネルギー研究所 撮像装置、および電子機器
US20230054986A1 (en) * 2020-03-06 2023-02-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20230109524A1 (en) * 2020-03-27 2023-04-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
DE102021114313A1 (de) 2021-06-02 2022-12-08 Universität Siegen, Körperschaft des öffentlichen Rechts Zählen von Pulsen eines elektrischen Signals

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152137A1 (en) * 2002-08-29 2007-07-05 Barna Sandor L Differential column readout scheme for CMOS APS pixels
JP2011134784A (ja) * 2009-12-22 2011-07-07 Brookman Technology Inc 絶縁ゲート型半導体素子及び絶縁ゲート型半導体集積回路
WO2017009944A1 (ja) * 2015-07-14 2017-01-19 オリンパス株式会社 固体撮像装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242488A (ja) * 1989-03-16 1990-09-26 Masayoshi Umeno 画像処理装置
EP0519105B1 (en) * 1991-06-20 1995-08-02 Hewlett-Packard GmbH Photodiode array
KR100752283B1 (ko) * 2002-11-07 2007-08-29 롬 가부시키가이샤 에리어 이미지 센서
US7853097B2 (en) * 2002-12-27 2010-12-14 Nikon Corporation Image processing apparatus and image processing program
JP4743007B2 (ja) * 2006-06-16 2011-08-10 ソニー株式会社 画像処理装置および画像処理方法、記録媒体、並びに、プログラム
KR100976886B1 (ko) * 2006-12-22 2010-08-18 크로스텍 캐피탈, 엘엘씨 부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서
JP2009064162A (ja) 2007-09-05 2009-03-26 Fuji Heavy Ind Ltd 画像認識システム
JP2009193429A (ja) * 2008-02-15 2009-08-27 Mitsubishi Electric Corp 画像読取装置
JP5642344B2 (ja) * 2008-11-21 2014-12-17 オリンパスイメージング株式会社 画像処理装置、画像処理方法、および、画像処理プログラム
EP2347692A4 (en) * 2009-05-14 2012-08-01 Olympus Medical Systems Corp IMAGING DEVICE
KR101488521B1 (ko) 2009-11-06 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5526840B2 (ja) * 2010-02-09 2014-06-18 ソニー株式会社 画像信号処理装置、撮像装置、画像信号処理方法、およびプログラム
KR101303868B1 (ko) 2011-10-13 2013-09-04 한국과학기술연구원 컬러 이미지 센서
JP2013258675A (ja) * 2012-05-16 2013-12-26 Canon Inc 画像処理装置、画像処理方法およびプログラム、並びに撮像装置
US9940533B2 (en) 2014-09-30 2018-04-10 Qualcomm Incorporated Scanning window for isolating pixel values in hardware for computer vision operations
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2018215882A1 (ja) * 2017-05-26 2018-11-29 株式会社半導体エネルギー研究所 撮像装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152137A1 (en) * 2002-08-29 2007-07-05 Barna Sandor L Differential column readout scheme for CMOS APS pixels
JP2011134784A (ja) * 2009-12-22 2011-07-07 Brookman Technology Inc 絶縁ゲート型半導体素子及び絶縁ゲート型半導体集積回路
WO2017009944A1 (ja) * 2015-07-14 2017-01-19 オリンパス株式会社 固体撮像装置

Also Published As

Publication number Publication date
US20230387147A1 (en) 2023-11-30
CN114628425A (zh) 2022-06-14
JP2022105562A (ja) 2022-07-14
WO2018215882A1 (ja) 2018-11-29
JPWO2018215882A1 (ja) 2020-05-21
CN110651468A (zh) 2020-01-03
US20210134860A9 (en) 2021-05-06
JP2023129625A (ja) 2023-09-14
JP2020156096A (ja) 2020-09-24
JP7322239B2 (ja) 2023-08-07
US11101302B2 (en) 2021-08-24
CN110651468B (zh) 2022-03-22
US11728355B2 (en) 2023-08-15
US20200176493A1 (en) 2020-06-04
US20210384239A1 (en) 2021-12-09
DE112018002719T5 (de) 2020-02-13
KR20200012917A (ko) 2020-02-05

Similar Documents

Publication Publication Date Title
KR102554664B1 (ko) 촬상 장치 및 전자 기기
JP7467587B2 (ja) 撮像装置及び電子機器
JP7335990B2 (ja) 撮像装置
WO2020222059A1 (ja) 撮像装置、その動作方法、および電子機器
JP7314135B2 (ja) 撮像装置
WO2019243949A1 (ja) 撮像装置の動作方法
WO2020250095A1 (ja) 撮像装置および電子機器
WO2021053449A1 (ja) 撮像システムおよび電子機器
WO2021048676A1 (ja) 撮像装置および電子機器
JP2023144118A (ja) 撮像装置
JPWO2020026080A1 (ja) 撮像装置の動作方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant