JP2016076886A - 撮像装置及びその形成方法 - Google Patents

Abstract

【課題】複数の撮像面を具備する撮像装置の小型化と消費電力の低減を実現可能な仕組みを提供する。【解決手段】撮像装置１００の表撮像面に設けられた表面画素１１０−ｆと、撮像装置１００の表撮像面とは異なる方向を向いている裏撮像面に設けられた裏面画素１１０−ｂと、垂直出力線１２１を介して、表面画素１１０−ｆと裏面画素１１０−ｂとの両方に電気的に接続された読出し回路１２６や水平走査回路１２９等の出力回路とを備える。【選択図】図１

Description

本発明は、複数の撮像面を具備する撮像装置及びその形成方法に関するものである。

近年、撮像装置は、カメラのみならず携帯電話やスマートフォン、ゲーム機等のあらゆる身近な電子機器に内蔵され、身近に存在する様々な情報を写真や動画として撮影することが日常的に行われている。

一般的に、カメラでの撮影は、撮影者の視界の一部を風景として切り取るため、撮像部の受光面（撮像面）が被写体側（外側）に向くように構成され、また、液晶画面は撮影者が撮影画角を確認できるように撮影者側に配置される。しかしながら、撮影する形態も多様化しており、撮影者自身を風景の中に置き、風景とともに撮影する「自分撮り」の場合には、撮像部の受光面と撮影画角の確認のための液晶画面とはともに撮影者側にあった方が望ましい。また、スマートフォンでは、カメラとして撮影する以外にもテレビ電話として用いるため、使用者（撮影者）側に撮像部の受光面を必要とする。

上記のような様々な用途に対応するため、図８に示すように、撮影者側にも被写体側にも撮像部が設けられている（撮像部の受光面が撮影者側にも被写体側にも向いている）撮像装置が商品化されている。

特開平５−２４３５４８号公報 特開２００７−３０６３８７号公報

図８に示すように、撮像部が撮影者側にも被写体側にも設けられている撮像装置では、多様な撮影形態に対応できる一方で、装置全体が厚く（大きく）なってしまうことが問題点となる。特に、コンパクトデジタルカメラやスマートフォンでは、常に持ち歩きやすさとコンパクトさが求められるため、多様な撮影形態に対応させても、製品サイズが大きくなってしまうと商品性を損なってしまう可能性がある。また、撮像部を２つ内蔵していることで消費電力も余分にかかるという問題点もある。

この対策として、例えば、特許文献１には、半導体基板の表面と裏面の両面に、フォトダイオードとＣＣＤを設ける撮像装置が開示されている。しかしながら、ＣＣＤでは駆動電圧が高いため、特許文献１の構成の場合、熱やクロストークの観点で表裏面の撮像部がそれぞれ双方に悪影響を与え合い、その結果、コンパクトデジタルカメラやスマートフォン等に搭載することは困難である。また、特許文献１の構成の場合、消費電力に関しては１つのセンサを搭載した時の２倍必要であり、省電力化には寄与しない。そもそも、ＣＣＤ自体がＣＭＯＳセンサに比べて消費電力が大きいため、特許文献１の構成のようにＣＣＤを２つ搭載することで電力的に他の機能を圧迫する懸念がある。

また、特許文献２には、２つのセンサウエハを貼り合わせて両面のイメージセンサを構成するカメラモジュールが開示されている。しかしながら、特許文献２の構成の場合、２つのセンサを単に表裏に貼り付けているだけであるため、その厚みは１つのセンサの厚みの２倍以下にはならず、小型化（薄型化）にはあまり効果がない。また、当然、低消費電力化にも寄与しない。

本発明は、このような問題点に鑑みてなされたものであり、複数の撮像面を具備する撮像装置の小型化と消費電力の低減を実現可能な仕組みを提供することを目的とする。

本発明の撮像装置は、第１の撮像面に設けられた第１の撮像部と、前記第１の撮像面とは異なる方向を向いている第２の撮像面に設けられた第２の撮像部と、出力線を介して、前記第１の撮像部と前記第２の撮像部との両方に電気的に接続された出力回路とを有する。
また、本発明は、上述した撮像装置の形成方法を含む。

本発明によれば、複数の撮像面を具備する撮像装置の小型化と消費電力の低減を実現することができる。

本発明の第１の実施形態に係る撮像装置の回路ブロック構成の一例を示す図である。 図１に示す撮像装置で使用する色フィルタアレイの一例を示す図である。 図１に示す撮像装置の外形構成の一例を示す図である。 図３（ａ）に示す撮像装置の断面構造の一例を示す図である。 本発明の実施形態に係る撮像装置を含む撮像システムの概略構成の一例を示すブロック図である。 本発明の第２の実施形態に係る撮像装置の回路ブロック構成の一例を示す図である。 本発明の実施形態に係る撮像装置の動作を示す図である。 多用途対応型の撮像装置の構成の一例を示す図である。

以下に、図面を参照しながら、本発明を実施するための形態（実施形態）について説明する。

（第１の実施形態）
まず、本発明の第１の実施形態について、図１〜図５及び図７を用いて説明する。

図１は、本発明の第１の実施形態に係る撮像装置の回路ブロック構成の一例を示す図である。ここで、１００は、第１の実施形態に係る撮像装置である。また、この図１は、撮像装置１００の回路ブロック構成を模式的に示したものであり、撮像装置１００として実際に形成されたものの上面図ではない。

図１において、１１０は単位画素である。１１１はフォトダイオード（ＰＤ）、１１２は転送スイッチ、１１３はフローティングデフュージョン（ＦＤ）、１１４はソースフォロアとして機能する増幅ＭＯＳアンプ、１１５は選択スイッチ、１１６はリセットスイッチである。

また、１２１は垂直出力線、１２２及び１２３は増幅ＭＯＳアンプ１１４の負荷となる定電流源、１２４は垂直走査回路、１２５は読出し面選択スイッチ、１２６は読出し回路、１２７は通信線、１２８は出力アンプ、１２９は水平走査回路である。

単位画素１１０のうち、図１において白く示されている１１０−ｆは撮像装置１００の表面に設けられた表面画素（第１の撮像部）であり、図１において斜めハッチで示されている１１０−ｂは撮像装置１００の裏面に設けられた裏面画素（第２の撮像部）である。図１では、図の簡略化のために、表面画素１１０―ｆ及び裏面画素１１０−ｂをそれぞれ２行×４列のみ示しているが、実際には非常に多数の画素がそれぞれ２次元に配置されている。そして、この表面画素（第１の撮像部）１１０−ｆが形成された撮像装置１００の表面を表撮像面（第１の撮像面）とし、裏面画素（第２の撮像部）１１０−ｂが形成された撮像装置１００の裏面を裏撮像面（第２の撮像面）とする。

単位画素１１０は、図１に示すように、ＰＤ１１１、転送スイッチ１１２、ＦＤ１１３、増幅ＭＯＳアンプ１１４、選択スイッチ１１５、及び、リセットスイッチ１１６を有して構成されている。また、増幅ＭＯＳアンプ１１４、及び、定電流源１２２または１２３から、ソースフォロアが構成される。出力アンプ１２８は、Ｒ、Ｇｒ、Ｇｂ、Ｂのそれぞれに対し１つずつ、計４ｃｈ出力となっている。

次に、図１に示す撮像装置１００の動作の概略について説明する。
ＰＤ１１１は、入射した光を電荷に変換する。そして、ＰＤ１１１で発生した電荷は、転送スイッチ１１２により転送パルスφＴＸに基づき転送され、ＦＤ１１３に一時的に蓄積される。上述したように、増幅ＭＯＳアンプ１１４、及び定電流源１２２または１２３でソースフォロアが構成され、選択パルスφＳＥＬにより選択スイッチ１１５で選択された画素の信号電荷は電圧に変換され、垂直出力線１２１を介して読出し回路１２６に出力される。

さらに、通信線１２７を介して水平走査回路１２９から読出し回路１２６に選択信号を送信することで読み出す信号が選択され、読出し回路１２６で読み出された信号は、出力アンプ１２８を経て撮像装置１００の外部に出力される。また、ＦＤ１１３に蓄積された電荷の除去は、リセットパルスφＲＥＳによりリセットスイッチ１１６において行われる。

垂直走査回路１２４は、水平入力線を介して、表撮像面に形成された表面画素１１０−ｆや裏撮像面に形成された裏面画素１１０−ｂに、転送パルスφＴＸ、選択パルスφＳＥＬ、リセットパルスφＲＥＳ等の駆動パルスを入力し、転送スイッチ１１２、選択スイッチ１１５、リセットスイッチ１１６の選択を行う。この垂直走査回路１２４は、水平入力線を介して、表面画素１１０−ｆと裏面画素１１０−ｂとの両方に電気的に接続された入力回路を構成する。また、読出し回路１２６や水平走査回路１２９等は、垂直出力線１２１を介して、表面画素１１０−ｆと裏面画素１１０−ｂとの両方に電気的に接続された出力回路を構成する。

読出し面選択スイッチ１２５は、表撮像面に形成された表面画素１１０−ｆまたは裏撮像面に形成された裏面画素１１０−ｂのどちらに、水平入力線を介して垂直走査回路１２４から、転送パルスφＴＸ、選択パルスφＳＥＬ、リセットパルスφＲＥＳ等の駆動パルスを送信するのかを、読出し面選択パルスφＡＳＰ＿ＳＥＬにより切換える。具体的には、表撮像面に形成された表面画素１１０−ｆに駆動パルスを送信する場合には、読出し面選択パルスφＡＳＰ＿ＳＥＬにより、「ｆ」側の水平入力線に読出し面選択スイッチ１２５を切換える。また、裏撮像面に形成された裏面画素１１０−ｂに駆動パルスを送信する場合には、読出し面選択パルスφＡＳＰ＿ＳＥＬにより、「ｂ」側の水平入力線に読出し面選択スイッチ１２５を切換える。

図２は、図１に示す撮像装置１００で使用する色フィルタアレイの一例を示す図である。図２では、第１の色フィルタを赤（Ｒ）、第２の色フィルタを緑（Ｇｒ）、第３の色フィルタを緑（Ｇｂ）、第４の色フィルタを青（Ｂ）とした場合を示している。この色フィルタアレイの配列は、原色の色フィルタ配列の中でも、特にベイヤ配列と呼ばれるものであり、高い解像度と優れた色再現性を備えた色フィルタ配列である。

図３は、図１に示す撮像装置１００の外形構成の一例を示す図である。具体的に、図３（ａ）は図１に示す撮像装置１００の断面図であり、図３（ｂ）は図１に示す撮像装置１００を上面（表面）から見た上面図である。

図３において、３０１は第１半導体層、３０２は第２半導体層、３０３はパッド、３０４はマイクロパッド、３０５はマイクロバンプである。

撮像装置１００は、撮像装置１００の表撮像面側に形成されている第１半導体層３０１と、撮像装置１００の裏撮像面側に形成されている第２半導体層３０２とを含み構成されている。この第１半導体層３０１と第２半導体層３０２とは、各マイクロパッド３０４及びマイクロバンプ３０５を介して電気的に接続されて一体化されている。パッド３０３は、撮像装置１００の駆動電源、タイミング発生部及び撮像装置１００からの出力後段の処理回路部に電気的に接続されている。

第１半導体層３０１には裏面照射型イメージセンサの機能が備わっており、基板表面側には配線層が形成され、配線層と反対側の基板裏面側から光を入射するように構成されている。第２半導体層３０２にも、第１半導体層３０１と同様に、裏面照射型イメージセンサの機能が備わっており、基板表面側には配線層が形成され、配線層と反対側の基板裏面側から光を入射するように構成されている。この第２半導体層３０２には、イメージセンサの機能を有する層に加えて、同一平面上にイメージセンサを制御する機能、イメージセンサからの信号の読出し・加算機能、信号処理機能等を有する層が形成されている。

図４は、図３（ａ）に示す撮像装置１００の断面構造の一例を示す図である。図４において、図３（ａ）に示す第１半導体層３０１と第２半導体層３０２が示されている。また、図４は、図３（ａ）に示す断面のうちの右端部分の断面を示しており、第１半導体層３０１に対して第２半導体層３０２の方が右に長くなっている。

図４において、４０３及び４０５はＳｉ（シリコン）基板、４０４及び４０６は配線層、４０７及び４２２は図１のＰＤ１１１に相当するフォトダイオード（ＰＤ）である。また、４０８及び４２３はｐ＋型拡散領域、４０９〜４１２及び４２４〜４３０はｎ＋型拡散領域である。また、４１３〜４１５及び４３１〜４３５は各トランジスタのゲート配線、４１６及び４３６は転送パルス配線、４１７及び４３７は選択パルス配線、４１８及び４３８はリセットパルス配線、４１９及び４３９は電源配線である。

また、４２０はビアである。また、４２１及び４４５は図３のマイクロパッド３０４に相当するマイクロパッド、４４０〜４４３は信号伝搬用配線、４４４は図１の垂直出力線１２１に相当する垂直出力線、４４６は図３のマイクロバンプ３０５に相当するマイクロバンプである。また、４４７は表撮像面に形成されたイメージセンサ部、４４８は裏撮像面に形成されたイメージセンサ部、４４９はイメージセンサ読出し部、４５０はイメージセンサ制御部である。

第１半導体層３０１は、Ｓｉ基板（ｐ型ウェル）４０３上に配線層４０４が形成されている。Ｓｉ基板４０３には、ｎ型拡散領域で形成されたＰＤ４０７、ＰＤ４０７の表面部（配線層４０４との境界部）にはｐ＋拡散領域４０８が形成されている。Ｓｉ基板４０３には、その表面部にＰＤ４０７のｎ＋拡散領域４０９、リセットスイッチ用トランジスタのｎ＋拡散領域４１０、選択スイッチ用トランジスタのｎ＋拡散領域４１１、もう一方の基板に電気的に接続するためのｎ＋拡散領域４１２が形成されている。

配線層４０４には、ＳｉＯ₂等の絶縁層内に、各トランジスタのゲート配線４１３〜４１５、転送パルス配線４１６、選択パルス配線４１７、リセットパルス配線４１８、電源配線４１９が形成されている。加えて、その表面部にはＣｕ等により形成されるマイクロパッド４２１が形成されている。そして、配線層４０４には、ｎ＋拡散領域４１２をマイクロパッド４２１と接続するためのビア４２０が形成されている。転送パルス配線４１６はトランジスタのゲート配線４１３に電気的に接続され、選択パルス配線４１７はトランジスタのゲート配線４１５に電気的に接続されている。リセットパルス配線４１８は別途トランジスタのゲート配線を通じてｎ＋拡散領域４１０に電気的に接続され、電源配線４１９はＶＤＤ電源に電気的に接続されている。

第２半導体層３０２は、Ｓｉ基板（ｐ型ウェル）４０５上に配線層４０６が形成されている。Ｓｉ基板４０５には、ｎ型拡散領域で形成されたＰＤ４２２、ＰＤ４２２の表面部（配線層４０６との境界部）にはｐ＋拡散領域４２３が形成されている。Ｓｉ基板４０５には、その表面部にＰＤ４２２のｎ＋拡散領域４２４、リセットスイッチ用トランジスタのｎ＋拡散領域４２５、選択スイッチ用トランジスタのｎ＋拡散領域４２６、ｎ＋拡散領域４２７〜４３０、その他、複数の拡散領域が形成されている。

配線層４０６には、ＳｉＯ₂等の絶縁層内に、各トランジスタのゲート配線４３１〜４３５、転送パルス配線４３６、選択パルス配線４３７、リセットパルス配線４３８、電源配線４３９が形成されている。加えて、信号伝搬用配線４４０〜４４３、垂直出力線４４４、その他、複数の信号伝搬用配線も形成される。さらにその表面部には、Ｃｕ等により形成されるマイクロパッド４４５が形成されている。そして、配線層４０６には、垂直出力線４４４をマイクロパッド４４５と電気的に接続するためのビアが形成されている。また、垂直出力線４４４とｎ＋拡散領域４２７及びｎ＋拡散領域４２８とも、ビアで電気的に接続されている。転送パルス配線４３６はトランジスタのゲート配線４３１に電気的に接続され、選択パルス配線４３７はトランジスタのゲート配線４３３に電気的に接続されている。リセットパルス配線４３８は別途トランジスタのゲート配線を通じてｎ＋拡散領域４２５に電気的に接続され、電源配線４３９はＶＤＤ電源に電気的に接続されている。

図３（ａ）に示す撮像装置１００は、図４に示すように、第１半導体層３０１の配線層４０４の表面部と第２半導体層３０２の配線層４０６の表面部とを対向させてマイクロパッド４２１及び４４５とをマイクロバンプ４４６を介して電気的に接続させている。

第１半導体層３０１及び第２半導体層３０２のイメージセンサ部４４７及び４４８は、マイクロバンプ４４６を介して接続されることで垂直出力線４４４を共有しており、各単位画素１１０のＰＤで光電変換された画素信号を垂直出力線４４４に読み出すまでの回路を構成する。そして、第１半導体層３０１のイメージセンサ部４４７は上述した表撮像面に形成され、第２半導体層３０２のイメージセンサ部４４８は上述した裏撮像面に形成されている。図４に示す例では、イメージセンサ部４４７に係る表撮像面とイメージセンサ部４４８に係る裏撮像面とは、互いに正反対の方向を向いており、また、その光軸が同じとなっている。また、図４に示すように、垂直出力線４４４（図１の垂直出力線１２１）は、イメージセンサ部４４７に係る表撮像面とイメージセンサ部４４８に係る裏撮像面との間に形成されている。

第２半導体層３０２のイメージセンサ読出し部４４９では、信号伝搬用配線４４０〜４４３、各トランジスタのゲート配線４３４及び４３５、ｎ＋拡散領域４２９及び４３０により、列アンプ回路、読み出された電荷のノイズ・オフセット除去、電荷加算回路、伝搬回路（更には必要に応じて、画素選択回路及び信号処理回路）を含む読出し回路が構成されている。

第２半導体層３０２のイメージセンサ制御部４５０では、各種の拡散領域、信号伝搬用配線、各トランジスタのゲート配線により、図１に示す垂直走査回路１２４及び水平走査回路１２９が構成されている。

このように、垂直出力線４４４に電気的に接続された出力回路の一種である読出し回路（図１の読出し回路１２６）や水平走査回路（図１の水平走査回路１２９）、水平入力線に電気的に接続された入力回路の一種である垂直走査回路（図１の垂直走査回路１２４）は、イメージセンサ部４４７に係る表撮像面とイメージセンサ部４４８に係る裏撮像面との間に形成されていない。

図５は、本発明の実施形態に係る撮像装置を含む撮像システムの概略構成の一例を示すブロック図である。

図５に示す撮像システム５００において、５０１ａ及び５０１ｂはレンズであり、５０２はレンズ駆動部である。また、５０３ａ及び５０３ｂはメカニカルシャッタ（図５では「メカシャッタ」と表記）、５０４ａ及び５０４ｂは絞り、５０５はメカニカルシャッタ・絞り駆動部（図５では「シャッタ・絞り駆動部」と表記）である。５０６は図１〜図４等で上述した撮像装置１００である。５０７はＡ／Ｄ変換を行うＡ／Ｄ変換回路（図５では「Ａ／Ｄ」と表記）、５０８は撮像信号処理回路部、５０９はタイミング発生部、５１０は全体制御演算部である。５１１は第１メモリ部、５１２は第２メモリ部である。５１３は操作部である。５１４は記憶媒体制御インターフェース部（図５では「記憶媒体制御Ｉ／Ｆ部」と表記）、５１５は記憶媒体である。５１６は表示部である。５１７は外部装置であるコンピュータとの通信を司る外部インターフェース部（図５では「外部Ｉ／Ｆ部」と表記）である。

図５において、レンズ部５０１ａ及び５０１ｂをそれぞれ通った被写体の光学像は、それぞれ、絞り５０４ａ及び５０４ｂにて適切な光量に調整され、撮像装置５０６の表撮像面５０６ａ及び裏撮像面５０６ｂに結像させる。撮像装置５０６の表撮像面５０６ａ及び裏撮像面５０６ｂにそれぞれ結合した被写体の光学像は、それぞれ、表撮像面５０６ａに設けられた表面画素１１０−ｆ及び裏撮像面５０６ｂに設けられた裏面画素１１０−ｂで電気信号として検出される。そして、表面画素１１０−ｆ及び裏面画素１１０−ｂで検出された電気信号は、回路部５０６ｃの駆動により、撮像装置５０６の外部のＡ／Ｄ５０７に画像信号として出力される。

Ａ／Ｄ５０７では、入力された画像信号に対して、ゲイン調整、アナログ信号からデジタル信号への変換を行うＡ／Ｄ変換を行って、Ｒ、Ｇｒ、Ｇｂ、Ｂの画像信号（撮像信号）として撮像信号処理回路部５０８に送られる。撮像信号処理回路部５０８では、入力された画像信号（撮像信号）に対して、ノイズを軽減するローパスフィルタ処理やシェーディング処理、ＷＢ処理等の各種の画像信号処理、更に各種の補正、画像データの圧縮等を行い、画像データとして出力を行う。

ここで、レンズ部５０１ａ及び５０１ｂは、レンズ駆動部５０２によって、ズーム、フォーカス等が駆動制御される。メカシャッタ５０３ａ及び５０３ｂ、絞り５０４ａ及び５０４ｂは、シャッタ・絞り駆動部５０５によって駆動制御される。タイミング発生部５０９は、撮像装置５０６、Ａ／Ｄ５０７、撮像信号処理回路部５０８に各種のタイミング信号を出力する。

全体制御演算部５１０は、撮像システム５００の全体の制御と各種演算処理を行う。第１メモリ部５１１は、撮像信号処理回路部５０８等から出力された画像データを一時的に記憶する。第２メモリ部５１２は、全体制御演算部５１０での演算結果等を記憶する。操作部５１３は、ユーザーが撮像システム５００に対して入力指示を行う際に操作されるものであり、ユーザーが設定した撮像装置５０６の駆動条件に関する情報等は、全体制御演算部５１０に送られ、これらの情報に基づいて撮像システム５００の制御が行われる。記憶媒体制御Ｉ／Ｆ部５１４は、記憶媒体５１５との間で画像データの記録または読出しを行う。記憶媒体５１５は、半導体メモリ等の着脱可能記憶媒体である。表示部５１６は、撮像信号処理回路部５０８等から出力された画像データに基づく画像の表示を行う。外部Ｉ／Ｆ部５１７は、外部装置であるコンピュータ等と通信を行うためにためのインターフェースである。

次に、図５及び図７を用いて、本発明の第１の実施形態に係る撮像装置の動作について説明する。

図７は、本発明の実施形態に係る撮像装置の動作を示す図である。具体的に、図７は、本実施形態に係る撮像装置の場合には、表撮像面に設けられた表面画素１１０―ｆから読み出される画像信号と裏撮像面に設けられた裏面画素１１０―ｂから読み出される画像信号を時系列的に並べたものである。この図７に示す読出し処理は、本実施形態に係る撮像装置の場合には、例えば、図１の読出し回路１２６等で行われる。また、図７（ａ）、図７（ｂ）及び図７（ｃ）はともに、横軸は時系列を表わし、ＶＤは垂直同期信号を示す。

図７（ａ）は、表撮像面に設けられた表面画素１１０―ｆから読み出す画像信号と裏撮像面に設けられた裏面画素１１０―ｂから読み出す画像信号を、同じ間引き率（全画素読出し）で読み出す駆動の場合を示す。

図７（ｂ）は、表撮像面に設けられた表面画素１１０―ｆから読み出す画像信号と裏撮像面に設けられた裏面画素１１０―ｂから読み出す画像信号を、異なる間引き率で読み出す駆動の場合を示す。具体的に、図７（ｂ）は、表撮像面に設けられた表面画素１１０―ｆから読み出す画像信号については全画素読出し、裏撮像面に設けられた裏面画素１１０―ｂから読み出す画像信号については水平１／３間引き及び垂直１／３間引き読出し駆動を行った場合を示す。

図７（ｃ）は、表撮像面に設けられた表面画素１１０―ｆから読み出す画像信号と裏撮像面に設けられた裏面画素１１０―ｂから読み出す画像信号を、異なる間引き率で読み出す駆動の場合を示す。具体的に、図７（ｃ）は、表撮像面に設けられた表面画素１１０―ｆから読み出す画像信号については全画素読出し、裏撮像面に設けられた裏面画素１１０―ｂから読み出す画像信号については水平１／３間引き読出し駆動を行った場合を示す。

図５の操作部５１３を介してユーザーから図７（ａ）に示すような駆動条件が設定された場合、全体制御演算部５１０は、タイミング発生部５０９に、撮像装置５０６に対して図７（ａ）の駆動モードに該当するタイミングパルスを発生させるように指令を出す。具体的に、タイミング発生部５０９は、撮像装置５０６の垂直走査回路（図１の垂直走査回路１２４）、水平走査回路（図１の水平走査回路１２９）にタイミングパルスを出力する。

タイミング発生部５０９から図１の垂直走査回路１２４には、全行読出し、またＶＤ毎に異なった撮像面が選択されるようなタイミングパルスを出力する。そして、図１の垂直走査回路１２４は、駆動パルスとしてＶＤ毎に異なった読出し面選択パルスφＡＳＰ＿ＳＥＬを出力し、読出し面選択スイッチ１２５を「ｆ」側の水平入力線、「ｂ」側の水平入力線に交互に切換える。その際、垂直走査回路１２４から出力される他の駆動パルスは、ＶＤ毎に切換えない。

タイミング発生部５０９から図１の水平走査回路１２９には、全列読出しを行うようなタイミングパルスを出力する。そして、図１の水平走査回路１２９は、全列読出しのような選択信号を駆動パルスとして読出し回路１２６に出力する。

そして、上述した垂直走査回路１２４と水平走査回路１２９からの駆動パルスにより、出力アンプ１２８から、図７（ａ）に示すような画像信号が出力される。

図５の操作部５１３を介してユーザーから図７（ｂ）に示すような駆動条件が設定された場合、全体制御演算部５１０は、タイミング発生部５０９に、撮像装置５０６に対して図７（ｂ）の駆動モードに該当するタイミングパルスを発生させるように指令を出す。具体的に、タイミング発生部５０９は、撮像装置５０６の垂直走査回路（図１の垂直走査回路１２４）、水平走査回路（図１の水平走査回路１２９）にタイミングパルスを出力する。

タイミング発生部５０９から図１の垂直走査回路１２４には、あるＶＤでは全画素読出しであって表撮像面が選択されるように、また、その次のＶＤでは３行に１行だけ読出し且つ裏撮像面が選択されるように、タイミングパルスが出力される。なお、このタイミングパルスは、これらの動作の繰り返すように出力される。そして、図１の垂直走査回路１２４では、駆動パルスとしてＶＤ毎に異なった読出し面選択パルスφＡＳＰ＿ＳＥＬを出力し、読出し面選択スイッチ１２５を「ｆ」側の水平入力線、「ｂ」側の水平入力線に交互に切換える。その際、表撮像面が選択された場合には全行読出し、裏撮像面が選択された場合には３行に１行だけ読み出すような選択パルスφＳＥＬを駆動パルスとして出力する。また、垂直走査回路１２４から出力される他の駆動パルスは、ＶＤ毎に切換えない。

タイミング発生部５０９から図１の水平走査回路１２９には、表撮像面が選択されたＶＤでは全画素読出し、裏撮像面が選択されたＶＤでは３列に１行だけ読み出すように、タイミングパルスが出力される。なお、このタイミングパルスは、これらの動作の繰り返すように出力される。そして、図１の水平走査回路１２９では、表撮像面が選択されたＶＤでは全画素読出し、裏撮像面が選択されたＶＤでは３列に１行だけ読み出すような選択信号を駆動パルスとして読出し回路１２６に出力する。

そして、上述した垂直走査回路１２４と水平走査回路１２９からの駆動パルスにより、出力アンプ１２８から、図７（ｂ）に示すような画像信号が出力される。なお、図７（ｂ）では、裏撮像面からは、垂直１／３間引き、水平１／３間引きで読み出す駆動を示した。しかしながら、他の加算・間引き駆動であっても同様に、ＶＤ毎に駆動と選択する撮像面を切換えることで、表撮像面に設けられた表面画素１１０―ｆ及び裏撮像面に設けられた裏面画素１１０―ｂから、それぞれ如何様な加算、間引き読出しを行うことも可能である。

図５の操作部５１３を介してユーザーから図７（ｃ）に示すような駆動条件が設定された場合の駆動については、図７（ｂ）で説明した内容と同様の趣旨の処理を行うとこで実現可能なため、ここではその説明を省略する。

以上のように、本実施形態では、垂直出力線１２１以降の回路を表撮像面及び裏撮像面の２つの撮像面で共有している。即ち、本実施形態では、垂直出力線１２１を介して、表撮像面に設けられた表面画素１１０―ｆと裏撮像面に設けられた裏面画素１１０―ｂとの両方に電気的に接続された出力回路（図１の読出し回路１２６や水平走査回路１２９等）を形成するようにしている。
かかる構成によれば、表撮像面及び裏撮像面のそれぞれに垂直出力線以降の回路を構成する場合と比べて、撮像装置の小型化（薄型化）と消費電力の低減を実現することができる。

また、撮像装置において、ＰＤ１１１から読み出された電荷は、垂直出力線１２１以降でも様々なノイズが重畳するため、ノイズを除去または軽減するための補正処理が必要となる。そのため、表撮像面に設けられた表面画素１１０―ｆの画像信号と裏撮像面に設けられた裏面画素１１０―ｂの画像信号が垂直出力線１２１以降別々の経路を通って出力される場合には、それぞれ別々の補正回路が必要となる。しかしながら、本実施形態では、垂直出力線１２１以降の出力回路を共有しているため、表撮像面と裏撮像面は同様の補正回路で処理することが可能である。

さらに、本実施形態では、水平入力線を介して、表撮像面に設けられた表面画素１１０―ｆと裏撮像面に設けられた裏面画素１１０―ｂとの両方に電気的に接続された入力回路（図１の垂直走査回路１２４等）を形成するようにしている。
かかる構成によれば、更に、撮像装置の小型化（薄型化）と消費電力の低減を実現することができる。

なお、本実施形態では、第１の撮像面として撮像装置１００の表撮像面を適用し、第２の撮像面として撮像装置１００の裏撮像面を適用した例を示した。しかしながら、本発明においては、この形態に限定されるものではなく、第１の撮像面と第２の撮像面とは異なる方向を向いていれば本発明に適用可能である。この形態を採用する場合、当該第１の撮像面に設けられた、図１に示す画素１１０―ｆに対応する画素と、当該第２の撮像面に設けられた、図１に示す画素１１０―ｂに対応する画素とを形成する構成を採る。

（第２の実施形態）
次に、本発明の第２の実施形態について、図６及び図７を用いて説明する。

第２の実施形態では、図２〜図５については、上述した第１の実施形態で説明したものと同様であるため、ここではその説明を省略する。

図６は、本発明の第２の実施形態に係る撮像装置の回路ブロック構成の一例を示す図である。ここで、６００は、第２の実施形態に係る撮像装置である。また、この図６は、撮像装置６００の回路ブロック構成を模式的に示したものであり、撮像装置６００として実際に形成されたものの上面図ではない。

図６の撮像装置６００において、６１０は単位画素である。６１１はフォトダイオード（ＰＤ）、６１２は転送スイッチ、６１３はフローティングデフュージョン（ＦＤ）、６１４はソースフォロアとして機能する増幅ＭＯＳアンプ、６１５は選択スイッチ、６１６はリセットスイッチである。具体的に、図６の６１０〜６１６は、それぞれ、図１に示す第１の実施形態に係る撮像装置１００の１１０〜１１６と同様である。

単位画素６１０のうち、図６において白く示されている６１０−ｆは撮像装置６００の表面に設けられた表面画素（第１の撮像部）であり、図６において斜めハッチで示されている６１０−ｂは撮像装置６００の裏面に設けられた裏面画素（第２の撮像部）である。そして、表面画素（第１の撮像部）６１０−ｆが形成された撮像装置６００の表面を表撮像面（第１の撮像面）とし、裏面画素（第２の撮像部）６１０−ｂが形成された撮像装置６００の裏面を裏撮像面（第２の撮像面）とする。

また、６２１は垂直出力線、６２２及び６２３は増幅ＭＯＳアンプ６１４の負荷となる定電流源、６２４は垂直走査回路、６２５は読出し面選択スイッチ、６２６は読出し回路、６２７は通信線、６２８は出力アンプ、６２９は水平走査回路である。具体的に、図６の６２１〜６２４、６２６〜６２９は、それぞれ、図１に示す第１の実施形態に係る撮像装置１００の１２１〜１２４、１２６〜１２９と同様であり、読出し面選択スイッチ６２５が異なる。

読出し面選択スイッチ６２５は、垂直出力線６２１からの出力信号を読出し回路６２６に読み出す接続部分に設けられている。

次に、図６に示す撮像装置６００の動作の概略について説明する。
ＰＤ６１１は、入射した光を電荷に変換する。そして、ＰＤ６１１で発生した電荷は、転送スイッチ６１２により転送パルスφＴＸに基づき転送され、ＦＤ６１３に一時的に蓄積される。本実施形態では、ＦＤ６１３、増幅ＭＯＳアンプ６１４、及び、定電流源６２２または６２３でフローティングディフュージョンアンプが構成され、選択パルスφＳＥＬによって選択スイッチ６１５で選択された画素の信号電荷は電圧に変換され、垂直出力線６２１を介して読出し回路６２６に出力される。

さらに、通信線６２７を介して水平走査回路６２９から読出し回路６２６に選択信号を送信することで読み出す信号が選択され、読出し回路６２６で読み出された信号は、出力アンプ６２８を経て撮像装置６００の外部に出力される。また、ＦＤ６１３に蓄積された電荷の除去は、リセットパルスφＲＥＳによりリセットスイッチ６１６において行われる。

垂直走査回路６２４は、水平入力線を介して、表撮像面に形成された表面画素６１０−ｆや裏撮像面に形成された裏面画素６１０−ｂに、転送パルスφＴＸ、選択パルスφＳＥＬ、リセットパルスφＲＥＳ等の駆動パルスを入力し、転送スイッチ６１２、選択スイッチ６１５、リセットスイッチ６１６の選択を行う。この垂直走査回路６２４は、水平入力線を介して、表面画素６１０−ｆと裏面画素６１０−ｂとの両方に電気的に接続された入力回路を構成する。

読出し面選択スイッチ６２５は、表撮像面に形成された表面画素６１０−ｆまたは裏撮像面に形成された裏面画素６１０−ｂのどちらに、転送パルスφＴＸ、選択パルスφＳＥＬ、リセットパルスφＲＥＳ等の駆動パルスを送信するのかを、読出し面選択パルスφＡＳＰ＿ＳＥＬにより切換える。具体的には、表撮像面に形成された表面画素６１０−ｆに駆動パルスを送信する場合には、読出し面選択パルスφＡＳＰ＿ＳＥＬにより、「ｆ」側の垂直出力線６２１に読出し面選択スイッチ６２５を切換える。また、裏撮像面に形成された裏面画素６１０−ｂに駆動パルスを送信する場合には、読出し面選択パルスφＡＳＰ＿ＳＥＬにより、「ｂ」側の垂直出力線６２１に読出し面選択スイッチ６２５を切換える。

水平走査回路６２９は、読出し面選択パルスφＡＳＰ＿ＳＥＬにより、読出し面選択スイッチ６２５の選択を行い、また、選択信号により加算・間引きする列の選択を行う。読出し回路６２６や水平走査回路６２９等は、垂直出力線６２１を介して、表面画素６１０−ｆと裏面画素６１０−ｂとの両方に電気的に接続された出力回路を構成する。

次に、図５及び図７を用いて、本発明の第２の実施形態に係る撮像装置の動作について説明する。

図５の操作部５１３を介してユーザーから図７（ａ）に示すような駆動条件が設定された場合については、上述した第１の実施形態における読出し面選択スイッチ１２５を読出し面選択スイッチ６２５に置き替えて処理を行えばよいため、ここではその説明を省略する。

図５の操作部５１３を介してユーザーから図７（ｂ）に示すような駆動条件が設定された場合、第２の実施形態に係る撮像装置６００の構成では実現できない。

図５の操作部５１３を介してユーザーから図７（ｃ）に示すような駆動条件が設定された場合の動作について、以下に説明する。

まず、全体制御演算部５１０は、タイミング発生部５０９に、撮像装置５０６に対して図７（ｃ）の駆動モードに該当するタイミングパルスを発生させるように指令を出す。具体的に、タイミング発生部５０９は、撮像装置５０６の垂直走査回路（図６の垂直走査回路６２４）、水平走査回路（図６の水平走査回路６２９）にタイミングパルスを出力する。

タイミング発生部５０９から図６の垂直走査回路６２４には、常に全行読出しを行うためのタイミングパルスが出力される。そして、図６の垂直走査回路６２４では、全行選択するような駆動パルスを出力する。

タイミング発生部５０９から図６の水平走査回路６２９には、表撮像面が選択されたＶＤでは全画素読出し、裏撮像面が選択されたＶＤでは３列に１行だけ読み出すように、タイミングパルスが出力される。なお、このタイミングパルスは、これらの動作の繰り返すように出力される。図６の水平走査回路６２９では、ＶＤ毎に表撮像面と裏撮像面とを交互に選択する読出し面選択パルスφＡＳＰ＿ＳＥＬと、表撮像面が選択されたＶＤでは全列読出し、裏撮像面が選択されたＶＤでは３列に１行だけ読み出すような選択信号とを、駆動パルスとして読出し回路６２６に出力する。

そして、上述した垂直走査回路６２４と水平走査回路６２９からの駆動パルスにより、出力アンプ６２８から、図７（ｃ）に示すような画像信号が出力される。なお、図７（ｃ）では、裏撮像面からは、水平１／３間引きで読み出す駆動を示した。しかしながら、他の水平加算・間引き駆動であっても同様に、ＶＤ毎に駆動と選択する撮像面を切換えることで、表撮像面に設けられた表面画素６１０―ｆ及び裏撮像面に設けられた裏面画素６１０―ｂから、それぞれ如何様な水平加算、間引き読出しを行うことも可能である。

第２の実施形態においても、第１の実施形態と同様に、垂直出力線６２１以降の回路を表撮像面及び裏撮像面の２つの撮像面で共有している。即ち、本実施形態でも、垂直出力線６２１を介して、表撮像面に設けられた表面画素６１０―ｆと裏撮像面に設けられた裏面画素６１０―ｂとの両方に電気的に接続された出力回路（図６の読出し回路６２６や水平走査回路６２９等）を形成するようにしている。
かかる構成によれば、表撮像面及び裏撮像面のそれぞれに垂直出力線以降の回路を構成する場合と比べて、撮像装置の小型化（薄型化）と消費電力の低減を実現することができる。

さらに、本実施形態においても、水平入力線を介して、表撮像面に設けられた表面画素６１０―ｆと裏撮像面に設けられた裏面画素６１０―ｂとの両方に電気的に接続された入力回路（図６の垂直走査回路６２４等）を形成するようにしている。
かかる構成によれば、更に、撮像装置の小型化（薄型化）と消費電力の低減を実現することができる。

なお、本実施形態では、第１の撮像面として撮像装置６００の表撮像面を適用し、第２の撮像面として撮像装置６００の裏撮像面を適用した例を示した。しかしながら、本発明においては、この形態に限定されるものではなく、第１の撮像面と第２の撮像面とは異なる方向を向いていれば本発明に適用可能である。この形態を採用する場合、当該第１の撮像面に設けられた、図６に示す画素６１０―ｆに対応する画素と、当該第２の撮像面に設けられた、図６に示す画素６１０―ｂに対応する画素とを形成する構成を採る。

なお、上述した本発明の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。即ち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

１００ 撮像装置、１１０ 単位画素、１１０−ｆ 表面画素（第１の撮像部）、１１０−ｂ 裏面画素（第２の撮像部）、１１１ フォトダイオード（ＰＤ）、１１２ 転送スイッチ、１１３ フローティングデフュージョン（ＦＤ）、１１４ 増幅ＭＯＳアンプ、１１５ 選択スイッチ、１１６ リセットスイッチ、１２１ 垂直出力線、１２２，１２３ 定電流源、１２４ 垂直走査回路、１２５ 読出し面選択スイッチ、１２６ 読出し回路、１２７ 通信線、１２８ 出力アンプ、１２９ 水平走査回路

Claims (8)

1. 第１の撮像面に設けられた第１の撮像部と、
   前記第１の撮像面とは異なる方向を向いている第２の撮像面に設けられた第２の撮像部と、
   出力線を介して、前記第１の撮像部と前記第２の撮像部との両方に電気的に接続された出力回路と
   を有することを特徴とする撮像装置。
2. 入力線を介して、前記第１の撮像部と前記第２の撮像部との両方に電気的に接続された入力回路を更に有することを特徴とする請求項１に記載の撮像装置。
3. 前記第１の撮像面と前記第２の撮像面とは、互いに正反対の方向を向いていることを特徴とする請求項１または２に記載の撮像装置。
4. 前記第１の撮像面と前記第２の撮像面は、光軸が同じであることを特徴とする請求項３に記載の撮像装置。
5. 前記出力線は、前記第１の撮像面と前記第２の撮像面との間に形成されており、
   前記出力回路は、前記第１の撮像面と前記第２の撮像面との間に形成されていないことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記出力回路は、アンプ回路、電荷加算回路、画素選択回路および信号処理回路のうちの少なくとも１つを含むことを特徴とする請求項５に記載の撮像装置。
7. 前記出力回路は、前記第１の撮像部から出力された出力信号と前記第２の撮像部から出力された出力信号とで間引き率を変える処理を行うことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 第１の撮像面に設けられた第１の撮像部と、前記第１の撮像面とは異なる方向を向いている第２の撮像面に設けられた第２の撮像部とを有する撮像装置の形成方法であって、
   出力線を介して、前記第１の撮像部と前記第２の撮像部との両方に電気的に接続する出力回路を形成することを特徴とする撮像装置の形成方法。

Images