KR100723487B1 - 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법 - Google Patents

이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법 Download PDF

Info

Publication number
KR100723487B1
KR100723487B1 KR1020050048824A KR20050048824A KR100723487B1 KR 100723487 B1 KR100723487 B1 KR 100723487B1 KR 1020050048824 A KR1020050048824 A KR 1020050048824A KR 20050048824 A KR20050048824 A KR 20050048824A KR 100723487 B1 KR100723487 B1 KR 100723487B1
Authority
KR
South Korea
Prior art keywords
signal
node
control signal
reset
pixel
Prior art date
Application number
KR1020050048824A
Other languages
English (en)
Other versions
KR20060127619A (ko
Inventor
김영찬
테츠오 아사바
김이태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050048824A priority Critical patent/KR100723487B1/ko
Priority to US11/449,326 priority patent/US7652707B2/en
Priority to CN2006101214107A priority patent/CN1893542B/zh
Publication of KR20060127619A publication Critical patent/KR20060127619A/ko
Application granted granted Critical
Publication of KR100723487B1 publication Critical patent/KR100723487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동 방법이 개시된다. 상기 이미지 센서에서는 행 선택신호가 액티브된 상태에서, 리셋 트랜지스터를 통하여 이웃 픽셀의 리셋 제어 신호가 FD 노드로 전달된 신호를 기반으로 한 리셋신호 및 광소자로부터 상기 FD 노드로 전달된 신호를 기반으로 한 영상신호가 단위 픽셀 회로의 출력 노드를 통하여 출력된다.

Description

이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동 방법{Pixel circuit having efficient metal interconnection in image sensor and driving method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 이미지 센서를 나타내는 블록도이다.
도 2는 도 1의 APS 어레이의 컬러 필터 패턴을 나타내는 일례이다.
도 3은 도 1의 APS 어레이의 단위 픽셀 구동 회로도이다.
도 4는 본 발명의 일실시예에 따른 이미지 센서의 픽셀 구동 회로들을 나타낸다.
도 5는 도 4의 픽셀 구동 회로들을 동작시키는 신호들의 타이밍도이다.
본 발명은 이미지 센서에 관한 것으로, 특히 CIS(CMOS Image Sensor) 타입의 이미지 센서의 픽셀 회로에 관한 것이다.
CMOS 이미지 센서는 휴대폰 카메라, 디지털 스틸 카메라(digital still camera) 등에 장착되어, 시야에 전개되는 영상을 촬상하여 전기적 신호로 변환하고 변환된 영상 신호를 디지털 신호로 바꾸어 전송한다. CMOS 이미지 센서에서 출력되는 디지털 영상 신호는 삼색(Red, Green, Blue) 컬러 이미지 데이터이고, 상기 디지털 영상 신호는 신호 처리되어 LCD(liquid crystal display)와 같은 디스플레이 장치를 구동한다.
도 1은 일반적인 CMOS 이미지 센서(100)를 나타내는 블록도이다. 도 1을 참조하면, 상기 이미지 센서(100)는 APS(Active Pixel Sensor) 어레이(110), 로우(row) 드라이버(120), 및 아날로그-디지털 변환부(ADC: analog-digital converter)(130)를 구비한다.
상기 로우 드라이버(120)는 로우 디코더(미도시)에서 제어 신호를 받고, 아날로그-디지털 변환부(130)는 열(column) 디코더(미도시)에서 제어 신호를 받는다. 이외에 상기 이미지 센서(100)는 전반적인 타이밍 제어 신호들과 각 픽셀의 선택 및 감지된 영상신호의 출력을 위한 어드레싱(addressing) 신호들을 생성하는 콘트롤부(미도시)를 구비한다.
도 2는 도 1의 APS 어레이(110)의 컬러 필터 패턴을 나타내는 일례이다. 통상적으로 칼라 이미지 센서(100)인 경우에, 도 2와 같이, APS 어레이(110)를 이루는 각 픽셀 상부에 특정 컬러의 빛만 받아들이도록 컬러 필터(color filter)를 설치하는데, 색 신호를 구성하기 위하여 적어도 3 가지 종류의 컬러 필터를 배치한다. 가장 일반적인 컬러 필터 어레이는 한 행에 R(red), G(green) 2 가지 컬러의 패턴, 및 다른 행에 G(green), B(blue) 2 가지 컬러의 패턴이 반복적으로 배치되는 베이어(Bayer) 패턴을 가진다. 이때, 휘도 신호와 밀접한 관련이 있는 G(green) 컬러는 모든 행에 배치되고, R(red) 컬러, B(blue) 컬러는 각 행마다 엇갈리게 배치되어 휘도 해상도를 높인다. 디지털 스틸 카메라 등에는 해상도를 높이기 위하여 100만 픽셀 이상의 많은 픽셀을 배열한 CIS가 적용되어 있다.
이와 같은 픽셀 구조를 가지는 상기 이미지 센서(100)에서, 상기 APS 어레이(110)는 광소자(photodiode)를 이용하여 빛을 감지하여 전기적 신호로 변환하여 영상신호를 생성한다. 상기 APS 어레이(110)에서 출력되는 영상신호는 R(red), G(green), B(blue) 3색의 아날로그 신호이다. 상기 아날로그-디지털 변환부(130)는 상기 픽셀 어레이(110)에서 출력되는 아날로그 영상신호를 받아 디지털 신호로 변환한다. 광소자에서 감지된 영상신호를 아날로그-디지털 변환부(130)에서 디지털 신호로 변환할 때, CDS(Correlated Double Sampling) 방식을 이용한다. 이와 같은 CDS 구동 방식에 대하여는 주지된 바와 같다.
도 3은 도 1의 APS 어레이(110)의 단위 픽셀 구동 회로도이다. 도 3을 참조하면, APS 어레이(110)의 단위 픽셀 구동 회로(300)는 일반적으로 광소자(PD) 및 4개의 트랜지스터들을 포함한다. CDS 방식의 아날로그-디지털 변환에서는, 행 선택신호(SEL)에 의하여 선택된 행의 각 픽셀에서 리셋 제어 신호(RX)가 액티브될 때 전원 VDD로부터 전달된 FD(Floating Diffusion) 노드의 신호가 리셋신호(VRES)로서 출력되고, 전달 제어 신호(TX)가 액티브 될 때 광소자(PD)에서 감지되어 FD 노드로 전달된 신호가 영상신호(VSIG)로서 출력됨으로써, 리셋신호(VRES)와 영상신호(VSIG)의 차이에 따른 디지털 신호로의 변환이 이루어진다. 행 선택신호(SEL), 리 셋 제어 신호(RX), 및 전달 제어 신호(TX)는 상기 로우 드라이버(120)에서 생성될 수 있다.
도 3과 같이, 이미지 센서의 픽셀 회로(300)는 광소자(PD)와 리셋신호(VRES)와 영상신호(VSIG)를 적절한 타이밍에 출력하기 위한 트랜지스터들로 구성된다. 최근들어, 이미지 센서가 고화소로 진화함에 따라 작은(Small Size) 픽셀에 대한 요구가 증가되고 있고, 이에 따라 고화소 APS 어레이(110)를 이용하여 디스플레이 품질을 향상시키기 위하여, 상기 픽셀 회로(300)의 광소자 및 트랜지스터들이 적절한 크기로 설계되어야 할 뿐만아니라, 이들 소자들을 서로 연결시키는 금속 배선이 최적화되어야 할 것이다.
특히, 단위 픽셀 내에서 광소자(PD)의 면적이 충분히 확보되어야 하는데, 이를 위하여 단위 픽셀 내에 요구되는 트랜지스터 수를 줄일 수 있다. 또한, 고급 공정 기술(high fabrication tech.)을 이용하여 단위 픽셀 내의 트랜지스터 크기를 상대적으로 작게 함으로써 광소자(PD)의 개구율(fill factor)을 확보하는 방법이 시도되고 있다. 그러나, 단위 픽셀 내에 요구되는 트랜지스터 수를 줄이는데는 한계가 있으며, 고급 공정 기술의 이용시 비용이 많이 드는 문제점이 있다.
또한, 외부 입사광이 온전하게 광소자(PD)로 전달될 수 있어야 하는데, 이를 위하여 광소자(PD)의 상층(upper layer)에서 빛의 경로를 방해하는 주요 요소인 금속 배선을 최소화 할 수 있다. 그러나, 설계 규칙(design rule)을 따르면서 금속 선폭을 줄이는 데는 한계가 있다는 문제점이 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는, 광소자의 광학 효율을 증가시키기 위하여, 단위 픽셀에서 요구되는 한 신호의 금속 배선을 제거한 이미지 센서의 픽셀 회로를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, APS 어레이의 한 픽셀에서 요구되는 어느 하나의 신호를 이웃 픽셀로부터 공급받아 동작시키는 이미지 센서의 구동 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 이미지 센서의 픽셀 회로는, 리셋 제어 신호에 따라 동작하는 리셋 트랜지스터; 및 FD 노드에 전달된 신호에 따라 동작하는 소스-폴로워 트랜지스터를 구비하고, 상기 리셋 트랜지스터를 통하여 상기 FD 노드로 전달된 신호를 기반으로 한 리셋신호 및 광소자로부터 상기 FD 노드로 전달된 신호를 기반으로 한 영상신호가 상기 소스-폴로워 트랜지스터를 통하여 출력되고, 상기 리셋 트랜지스터는 이웃 픽셀의 리셋 제어 신호 노드와 상기 FD 노드 사이에 연결된 것을 특징으로 한다.
상기 이미지 센서의 픽셀 회로는, 행 선택 신호에 따라 선택적으로 상기 소스-폴로워 트랜지스터 출력을 출력 노드로 전달하거나 전달하지 않는 행 선택 트랜지스터를 더 구비할 수 있다. 상기 이미지 센서의 픽셀 회로는, 전달 제어 신호에 따라 선택적으로 상기 광소자 출력을 상기 FD 노드로 전달하거나 전달하지 않는 전달 트랜지스터를 더 구비할 수 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 이미지 센 서의 픽셀 회로는, 게이트 전극은 행 선택신호를 받고, 소스/드레인 전극들 중 일측은 제1 노드에 접속되고, 나머지 일측은 출력 노드에 접속된 제1 MOSFET; 게이트 전극은 리셋 제어 신호를 받고, 소스/드레인 전극들 중 일측은 이웃 픽셀의 리셋 제어 신호 노드에 접속되고, 나머지 일측은 제2 노드에 접속된 제2 MOSFET; 게이트 전극은 상기 제2 노드에 접속되고, 소스/드레인 전극들 중 일측은 상기 이웃 픽셀의 리셋 제어 신호 노드에 접속되고, 나머지 일측은 상기 제1 노드에 접속된 제3 MOSFET; 게이트 전극은 전달 제어 신호를 받고, 소스/드레인 전극들 중 일측은 상기 제2 노드에 접속되고, 나머지 일측은 제3 노드에 접속된 제4 MOSFET; 및 소정 전원과 상기 제3 노드 사이에서 광전 변환하는 광소자를 구비하는 것을 특징으로 한다.
상기 행 선택신호가 액티브된 상태에서 상기 리셋 제어 신호에 응답하여 바이어스 회로와 연결된 상기 출력 노드를 통하여 상기 제2 노드로 전달된 신호를 기반으로 한 리셋신호를 출력하고, 상기 전달 제어 신호에 응답하여 상기 출력 노드를 통하여 상기 광소자로부터 광전 변환된 신호를 기반으로 한 영상신호를 출력
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 이미지 센서의 픽셀 구동 방법은, 리셋 제어 신호에 따라 이웃 픽셀의 리셋 제어 신호를 FD 노드로 전달하는 단계; 전달 제어 신호에 따라 광소자에서 광전 변환된 신호를 FD 노드로 전달하는 단계; 소스-폴로워 트랜지스터를 이용하여 상기 FD 노드로 전달된 이웃 픽셀의 리셋 제어 신호를 기반으로 리셋신호를 생성하는 단계; 상기 소스-폴로워 트랜지스터를 이용하여 상기 FD 노드로 전달된 광전 변환된 신호를 기반으로 영상신호를 생성하는 단계; 및 행 선택신호에 따라 상기 리셋 신호 및 상기 영상 신호를 출력하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일실시예에 따른 CMOS 이미지 센서의 픽셀 구동 회로들(400)을 나타낸다. 도 4를 참조하면, 본 발명의 일실시예에 따른 상기 픽셀 구동 회로들(400)은 단위 픽셀 회로들(410, 420, 430,...) 및 상기 픽셀 회로들(410, 420, 430,...)의 출력(VRES/VSIG) 노드를 바이어싱(biasing)하기 위한 바이어스 회로(490)를 포함한다. 상기 단위 픽셀 회로들(410, 420, 430,...)은 2차원적으로 배열되어 APS 어레이를 이루지만, 도 4에서는 APS 어레이를 이루는 픽셀 회로들 중 어느 한 컬럼(column)의 회로들만 도시되었다. 상기 바이어스 회로(490)는 APS 어레이 영역으로부터 수직으로 위쪽 또는 아래쪽 주변에 배치될 수 있다. 본 발명의 일실시예에 따른 상기 이미지 센서는 도 1과 같은 로우(row) 드라이버, 및 아날로그-디지털 변환부(ADC: analog-digital converter)를 구비할 수 있다. 로우 드라이버(미도시)는 도 4의 행 선택신호들(SEL1, SEL2, SEL3,...), 리셋 제어 신호들(RX1, RX2, RX3,...) 및 전달 제어 신호들(TX1, TX2, TX3,...)을 생성할 수 있다. 아날로그-디지털 변환부(미도시)는 상기 이미지 센서의 출력(VRES/VSIG) 노드에서 출력되는 아날로그 리셋신호(VRES) 및 영상신호(VSIG)를 받아 디지털 변환할 수 있다.
예를 들어, 본 발명의 일실시예에 따른 상기 이미지 센서의 APS 어레이를 이루는 단위 픽셀 회로는, 420과 같이 행(row) 선택 트랜지스터(M1), 리셋(reset) 트랜지스터(M2), 소스-폴로워(source follower) 트랜지스터(M3), 전달(transfer) 트랜지스터(M4) 및 광소자(PD)를 포함한다. 이 트랜지스터들은 모두 N형 MOSFET인 것으로 도시되었으나, MOSFET의 형태는 다를 수 있다.
상기 행 선택 트랜지스터(M1)에서, 게이트 전극은 행 선택신호(SEL2)를 받고, 소스/드레인 전극들 중 일측은 제1 노드(ND1)에 접속되고, 나머지 일측은 출력(VRES/VSIG) 노드에 접속된다. 상기 리셋 트랜지스터(M2)에서, 게이트 전극은 리셋 제어 신호(RX2)를 받고, 소스/드레인 전극들 중 일측은 이웃 픽셀의 리셋 제어 신호(RX3) 노드에 접속되고, 나머지 일측은 FD 노드에 접속된다. 상기 소스-폴로워 트랜지스터(M3)에서, 게이트 전극은 상기 FD 노드에 접속되고, 소스/드레인 전극들 중 일측은 상기 이웃 픽셀의 리셋 제어 신호(RX3) 노드에 접속되고, 나머지 일측은 상기 제1 노드(ND1)에 접속된다. 상기 전달 트랜지스터(M4)에서, 게이트 전극은 전달 제어 신호(TX2)를 받고, 소스/드레인 전극들 중 일측은 상기 FD 노드에 접속되고, 나머지 일측은 제3 노드(ND3)에 접속된다. 상기 광소자(PD)는 전원(VSS)(예를 들어, 접지)과 상기 제3 노드(ND3) 사이에서 광전 변환한다.
도 5는 도 4의 픽셀 구동 회로들을 동작시키는 신호들의 타이밍도이다. 도 5 를 참조하면, 도 4의 픽셀 회로 410은 행 선택신호(SEL1), 리셋 제어 신호(RX1) 및 전달 제어 신호(TX1)에 따라 동작한다. 도 4의 픽셀 회로 420은 행 선택신호(SEL2), 리셋 제어 신호(RX2) 및 전달 제어 신호(TX2)에 따라 동작한다. 도 4의 픽셀 회로 430은 행 선택신호(SEL3), 리셋 제어 신호(RX3) 및 전달 제어 신호(TX3)에 따라 동작한다. 상기 행 선택신호들(SEL1, SEL2, SEL3)은 해당 행을 선택하기 위하여 수직 스캔(scan) 주기에 한번씩 로직 하이(high) 상태로 액티브된다. 상기 리셋 제어 신호들(RX1, RX2, RX3)은 상기 행 선택신호들(SEL1, SEL2, SEL3)의 액티브 기간 중 일정 기간 동안 로직 로우(low) 상태로 액티브된다. 상기 전달 제어 신호들(TX1, TX2, TX3)은 상기 리셋 제어 신호들(RX1, RX2, RX3)의 로직 로우 상태 기간 중 일정 기간 동안 로직 하이 상태로 액티브되고, 상기 전달 제어 신호들(TX1, TX2, TX3)의 로직 하이 상태 기간은 상기 행 선택신호들(SEL1, SEL2, SEL3)의 액티브 시점(A) 및 비활성화 시점(B)으로부터 일정 기간 확보된 마진(margin)(MA, MB)을 가진다.
예를 들어, 도 4의 픽셀 회로 420의 동작을 도 5를 참조하여 설명한다. 먼저, 행 선택신호(SEL2)가 액티브되기 전에, 리셋 제어 신호(RX2)는 논리 하이 상태이고, 이때, 리셋 트랜지스터(M2)를 통하여 수직으로 아래쪽 이웃 픽셀의 리셋 제어 신호(RX3)가 FD 노드로 전달된다. 행 선택신호(SEL2)가 액티브되기 전 최소한 일정 기간 동안에 이웃 픽셀의 리셋 제어 신호(RX3)는 하이 상태를 유지하므로, 상기 FD 노드에는 FD 노드 리셋을 위한 논리 하이 신호가 안정적으로 전달된다.
여기서, 행 선택신호(SEL2)가 액티브되기 전에 FD 노드 리셋을 위하여, 리셋 트랜지스터(M2)를 통하여 위쪽 이웃 픽셀의 리셋 제어 신호(RX1)가 FD 노드로 전달되도록 연결을 만들 수도 있다. 이것은 리셋 트랜지스터(M2)의 소스/드레인을 상기 FD 노드와 위쪽 이웃 픽셀의 리셋 제어 신호(RX1) 노드 사이에 연결시킴으로써 가능하다.
뿐만아니라, 리셋 트랜지스터(M2)는 액티브된 픽셀 회로(420)로부터 수직으로 2이상 위 또는 아래 픽셀 회로들 중 어느 하나의 리셋 제어 신호 노드와 상기 FD 노드 사이에 연결될 수 있다. 왜냐하면, 상기 FD 노드 리셋을 위하여, 액티브된 픽셀 이외의 다른 픽셀의 리셋 제어 신호를 이용하여도, 행 선택신호(SEL2)가 액티브되기 전 최소한 일정 기간 동안에, 리셋 트랜지스터(M2)를 통하여 논리 하이 신호가 FD 노드로 전달될 수 있기 때문이다. 하지만, 먼 배선으로 인한 픽셀 회로의 복잡성과 광학 효율을 고려하면, 수직으로 이웃 위 또는 아래 픽셀의 리셋 제어 신호(RX1/RX3)를 이용하는 것이 바람직하다.
한편, 도 4에서, 행 선택 트랜지스터(M1)는 행 선택신호(SEL2)에 따라 선택적으로 상기 소스-폴로워 트랜지스터(M3) 출력을 출력(VRES/VSIG) 노드로 전달하거나 전달하지 않는다. 행 선택신호(SEL2)가 액티브되면, 상기 리셋 제어 신호(RX2)가 논리 로우로 되고, 이때 소스-폴로워 트랜지스터(M3)가 상기 FD 노드로 전달된 이웃 픽셀의 리셋 제어 신호(RX3)에 따라 동작하여, 그에 비례하는 해당 전류를 출력한다. 이에 따라, 행 선택 트랜지스터(M1)가 소스-폴로워 트랜지스터(M3)의 출력을 받아, 바이어스 회로(490)에 연결된 행 선택 트랜지스터(M1)의 소스 단자를 통하여 리셋신호(VRES)로서 아날로그-디지털 변환부(미도시)로 독출(readout)한다. 여기서, 소스-폴로워 트랜지스터(M3)는 별도의 전원과 상기 행 선택 트랜지스터(M1) 사이에 연결될 수도 있으나(도 3참조), 도 4와 같이, 금속 배선의 최적화를 위하여, 상기 소스-폴로워 트랜지스터(M3)도 상기 이웃 픽셀의 리셋 제어 신호(RX3) 노드와 상기 행 선택 트랜지스터(M1) 사이에 연결되는 것이 바람직하다.
전달 트랜지스터(M4)는 전달 제어 신호(TX2)에 따라 선택적으로 상기 광소자(PD) 출력을 상기 FD 노드로 전달하거나 전달하지 않는다. 리셋신호(VRES)가 독출된 후에, 전달 제어 신호(TX2)가 일정 기간동안 논리 하이 상태로 액티브되고, 이에 따라 광소자(PD)에서 광전 변환된 신호가 FD 노드로 전달된다. 전달 제어 신호(TX2)가 논리 로우로 바뀌어 광전 변환된 신호가 FD 노드로 전달 완료되면, 상기 소스-폴로워 트랜지스터(M3)가 동작하여 상기 FD 노드로 전달된 광전 변환된 신호에 따라 그에 비례하는 해당 전류를 출력한다. 이에 따라, 행 선택 트랜지스터(M1)가 소스-폴로워 트랜지스터(M3)의 출력을 받아, 바이어스 회로(490)에 연결된 행 선택 트랜지스터(M1)의 소스 단자를 통하여 영상신호(VSIG)로서 아날로그-디지털 변환부(미도시)로 독출(readout)한다.
이와 같은 픽셀 회로(420) 동작에 의하여, 도 4의 행 선택신호들(SEL1, SEL2, SEL3,...)이 차례로 액티브될 때마다, 각 행의 픽셀들에서는 해당 리셋신호들(VRES) 및 영상신호들(VSIG)을 출력한다.
상기 아날로그-디지털 변환부(미도시)는 CDS 방식으로 동작할 수 있다. 즉, 상기 출력 리셋신호(VRES)에 대한 상기 영상신호(VSIG)의 차이에 대응하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다. 이와 같이 변환된 디지털 신호 는 디지털 신호 처리부(미도시)로 출력되어 소정 보간(interpolation) 처리된다. 또한, 상기 디지털 신호 처리부는 LCD와 같은 디스플레이 장치의 해당 해상도에 적합한 구동 신호들을 생성하여, 디스플레이 장치를 구동한다.
위에서 기술된 바와 같이, 본 발명의 일실시예에 따른 이미지 센서에서는, 리셋 트랜지스터(M2)가 해당 리셋 제어 신호(RX2)에 따라 이웃 픽셀의 리셋 제어 신호(RX3)를 FD 노드로 전달하고, 이에 따라 행 선택신호(SEL2)가 액티브된 상태에서 상기 리셋 트랜지스터(M2)를 통하여 상기 FD 노드로 전달된 신호를 기반으로 한 리셋신호(VRES) 및 광소자(PD)로부터 상기 FD 노드로 전달된 신호를 기반으로 한 영상신호(VSIG)가 단위 픽셀 회로(420)의 출력(VRES/VSIG) 노드를 통하여 출력된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 이미지 센서에서는, 단위 픽셀에서 요구되는 어느 하나의 신호를 이웃 픽셀로부터 공급받아 동작시키므로, 단위 픽셀 마다 해당 금속 배선이 제거되고, APS 어레이의 전체 배선 수를 줄이는 효과를 가진다. 또한, 광소자를 상대적으로 크게 할 수 있어서 광소자의 광학 효율이 증가되고, 리셋 신호에 대한 영상 신호의 SNR(Signal-to-Noise Ratio)을 증가시키며, 이에 따라 LCD에 디스플레이되는 화질을 개선시킬 수 있다.

Claims (22)

  1. 리셋 제어 신호에 따라 동작하는 리셋 트랜지스터; 및
    FD 노드에 전달된 신호에 따라 동작하는 소스-폴로워 트랜지스터를 구비하고,
    상기 리셋 트랜지스터를 통하여 상기 FD 노드로 전달된 신호를 기초로 하는 리셋신호 및 광소자로부터 상기 FD 노드로 전달된 신호를 기초로 하는 영상신호가 상기 소스-폴로워 트랜지스터를 통하여 출력되고,
    상기 리셋 트랜지스터는 이웃 픽셀의 리셋 제어 신호 노드와 상기 FD 노드 사이에 연결된 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  2. 제 1항에 있어서,
    행 선택신호에 따라 선택적으로 상기 소스-폴로워 트랜지스터 출력을 출력 노드로 전달하거나 전달하지 않는 행 선택 트랜지스터를 더 구비하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  3. 제 2항에 있어서, 상기 행 선택신호가 액티브된 상태에서 상기 소스-폴로워 트랜지스터로부터 상기 출력 노드로 상기 리셋 신호 및 상기 영상신호가 출력되는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  4. 제 2항에 있어서, 상기 소스-폴로워 트랜지스터는,
    상기 이웃 픽셀의 리셋 제어 신호 노드와 상기 행 선택 트랜지스터 사이에 연결된 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  5. 제 4항에 있어서, 상기 소스-폴로워 트랜지스터는,
    상기 이웃 픽셀의 리셋 제어 신호를 공급받아 상기 FD 노드에 전달된 신호에 비례하는 신호를 상기 행 선택 트랜지스터로 출력하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  6. 제 2항에 있어서, 상기 리셋 트랜지스터는,
    상기 행 선택신호의 비활성화 시에 논리 하이 상태인 상기 이웃 픽셀의 리셋 제어 신호를 상기 FD 노드로 전달하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  7. 제 1항에 있어서, 상기 리셋 제어 신호는,
    상기 행 선택신호의 액티브 시에 제1 논리 상태이고, 비활성화 시에 제2 논리 상태인 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  8. 제 1항에 있어서,
    전달 제어 신호에 따라 선택적으로 상기 광소자 출력을 상기 FD 노드로 전달 하거나 전달하지 않는 전달 트랜지스터를 더 구비하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  9. 제 1항에 있어서, 상기 이웃 픽셀은,
    액티브된 픽셀로부터 수직으로 위 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  10. 제 1항에 있어서, 상기 이웃 픽셀은,
    액티브된 픽셀로부터 수직으로 아래 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  11. 게이트 전극은 행 선택신호를 받고, 소스/드레인 전극들 중 일측은 제1 노드에 접속되고, 나머지 일측은 출력 노드에 접속된 제1 MOSFET;
    게이트 전극은 리셋 제어 신호를 받고, 소스/드레인 전극들 중 일측은 이웃 픽셀의 리셋 제어 신호 노드에 접속되고, 나머지 일측은 제2 노드에 접속된 제2 MOSFET;
    게이트 전극은 상기 제2 노드에 접속되고, 소스/드레인 전극들 중 일측은 상기 이웃 픽셀의 리셋 제어 신호 노드에 접속되고, 나머지 일측은 상기 제1 노드에 접속된 제3 MOSFET;
    게이트 전극은 전달 제어 신호를 받고, 소스/드레인 전극들 중 일측은 상기 제2 노드에 접속되고, 나머지 일측은 제3 노드에 접속된 제4 MOSFET; 및
    소정 전원과 상기 제3 노드 사이에서 광전 변환하는 광소자를 구비하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  12. 제 11항에 있어서, 상기 행 선택신호가 액티브된 상태에서 바이어스 회로와 연결된 상기 출력 노드를 통하여, 상기 리셋 제어 신호에 응답하여 상기 이웃 픽셀의 리셋 제어 신호가 상기 제2 노드로 전달된 신호를 기반으로 한 리셋신호를 출력하고, 상기 전달 제어 신호에 응답하여 상기 출력 노드를 통하여 상기 광소자로부터 광전 변환된 신호를 기반으로 한 영상신호를 출력하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  13. 제 11항에 있어서, 상기 제2 MOSFET는,
    상기 행 선택신호의 비활성화 시에 논리 하이 상태인 상기 이웃 픽셀의 리셋 제어 신호를 상기 제2 노드로 전달하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  14. 제 11항에 있어서, 상기 리셋 제어 신호는,
    상기 행 선택신호의 액티브 시에 제1 논리 상태이고, 비활성화 시에 제2 논리 상태인 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  15. 제 12항에 있어서, 상기 바이어스 회로는,
    상기 픽셀 회로의 2차원 배열로 이루어진 어레이 영역으로부터 수직으로 위 쪽 주변에 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  16. 제 12항에 있어서, 상기 바이어스 회로는,
    상기 픽셀 회로의 2차원 배열로 이루어진 어레이 영역으로부터 수직으로 아래쪽 주변에 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
  17. 리셋 제어 신호에 따라 이웃 픽셀의 리셋 제어 신호를 FD 노드로 전달하는 단계;
    소스-폴로워 트랜지스터를 이용하여 상기 FD 노드로 전달된 이웃 픽셀의 리셋 제어 신호를 기반으로 리셋신호를 생성하는 단계;
    전달 제어 신호에 따라 광소자에서 광전 변환된 신호를 FD 노드로 전달하는 단계;
    상기 소스-폴로워 트랜지스터를 이용하여 상기 FD 노드로 전달된 광전 변환된 신호를 기반으로 영상신호를 생성하는 단계; 및
    행 선택신호에 따라 상기 리셋 신호 및 상기 영상 신호를 출력하는 단계를 구비하는 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
  18. 제 17항에 있어서, 상기 소스-폴로워 트랜지스터는,
    상기 이웃 픽셀의 리셋 제어 신호를 공급받아 상기 FD 노드에 전달된 신호에 비례하는 신호를 생성하는 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
  19. 제 17항에 있어서, 상기 이웃 픽셀의 리셋 제어 신호는,
    상기 행 선택신호의 비활성화 시에 논리 하이 상태인 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
  20. 제 17항에 있어서, 상기 리셋 제어 신호는,
    상기 행 선택신호의 액티브 시에 제1 논리 상태이고, 비활성화 시에 제2 논리 상태인 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
  21. 제 17항에 있어서, 상기 이웃 픽셀은 액티브된 픽셀로부터 수직으로 위 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
  22. 제 17항에 있어서, 상기 이웃 픽셀은 액티브된 픽셀로부터 수직으로 아래 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
KR1020050048824A 2005-06-08 2005-06-08 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법 KR100723487B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050048824A KR100723487B1 (ko) 2005-06-08 2005-06-08 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법
US11/449,326 US7652707B2 (en) 2005-06-08 2006-06-08 Pixel circuit with reduced wiring
CN2006101214107A CN1893542B (zh) 2005-06-08 2006-06-08 具有减少引线的像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050048824A KR100723487B1 (ko) 2005-06-08 2005-06-08 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법

Publications (2)

Publication Number Publication Date
KR20060127619A KR20060127619A (ko) 2006-12-13
KR100723487B1 true KR100723487B1 (ko) 2007-06-04

Family

ID=37523322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050048824A KR100723487B1 (ko) 2005-06-08 2005-06-08 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법

Country Status (3)

Country Link
US (1) US7652707B2 (ko)
KR (1) KR100723487B1 (ko)
CN (1) CN1893542B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272881A1 (en) * 2008-05-05 2009-11-05 Xiangli Li Apparatus, method, and system providing pixel having increased fill factor
US8031247B2 (en) * 2008-08-20 2011-10-04 Aptina Imaging Corporation Method and apparatus providing an imager with a shared power supply and readout line for pixels
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
EP2648404B1 (en) * 2012-04-02 2016-12-07 Harvest Imaging bvba Floating diffusion pre-charge
KR102414030B1 (ko) * 2015-11-18 2022-06-29 에스케이하이닉스 주식회사 이미지 센서
KR102573304B1 (ko) * 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법
CN110850462B (zh) * 2018-08-21 2022-03-29 睿生光电股份有限公司 光检测装置以及其操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466266B1 (en) * 1998-07-28 2002-10-15 Eastman Kodak Company Active pixel sensor with shared row timing signals
KR100284304B1 (ko) * 1998-12-22 2001-03-02 김영환 씨모스 이미지 센서 및 그 구동 방법
US7324144B1 (en) * 1999-10-05 2008-01-29 Canon Kabushiki Kaisha Solid image pickup device, image pickup system and method of driving solid image pickup device
JP4187502B2 (ja) * 2002-07-25 2008-11-26 富士通マイクロエレクトロニクス株式会社 画質を向上させたイメージセンサ
JP3792628B2 (ja) * 2002-09-02 2006-07-05 富士通株式会社 固体撮像装置及び画像読み出し方法
JP4230406B2 (ja) * 2004-04-27 2009-02-25 富士通マイクロエレクトロニクス株式会社 固体撮像装置
US7830437B2 (en) * 2005-05-11 2010-11-09 Aptina Imaging Corp. High fill factor multi-way shared pixel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
기재불비 해소후 등사

Also Published As

Publication number Publication date
KR20060127619A (ko) 2006-12-13
CN1893542B (zh) 2011-01-12
US20060278811A1 (en) 2006-12-14
US7652707B2 (en) 2010-01-26
CN1893542A (zh) 2007-01-10

Similar Documents

Publication Publication Date Title
KR100660865B1 (ko) 이미지 센서에서 공유된 배선/트랜지스터를 가지는 픽셀회로 및 구동 방법
KR100660866B1 (ko) 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법
KR101624748B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치
US8310573B2 (en) Solid-state imaging device, signal processing method thereof and image capturing apparatus
JP5103679B2 (ja) 固体撮像装置及びその駆動方法
CN106030804B (zh) 成像装置和电子设备
KR100723487B1 (ko) 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법
US20090219266A1 (en) Pixel circuit arrays
US8350935B2 (en) Color filter array, image sensor including the color filter array and system including the image sensor
KR100660869B1 (ko) 향상된 프레임 레이트 및 화질의 서브 샘플링을 위한이미지 센서 및 방법
US9883150B2 (en) Solid state imaging device, imaging device, and electronic device for control of color and luminance resolutions
JP2007019521A (ja) アクティブピクセルセンサーアレイを含むイメージセンサー
KR20060098954A (ko) 컬럼간 아날로그 신호 합을 이용하여 서브 샘플링을 지원하는 고체 촬상 소자 및 방법
KR20210066048A (ko) 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법
JP2009089087A (ja) 固体撮像装置及び撮像装置
KR101248436B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
JP5526342B2 (ja) 固体撮像装置
KR20160074323A (ko) 채널 편차를 감소시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
KR20050080814A (ko) 서브 샘플링 모드에서 디스플레이 품질을 개선한 고체촬상 소자 및 그 구동 방법
KR100832846B1 (ko) 영상 촬상 소자
JPWO2018062561A1 (ja) 撮像素子およびカメラ
KR20060044088A (ko) 트랜치 구조의 전달 게이트를 가지는 고체 촬상 소자의픽셀 회로
JPWO2008133145A1 (ja) 固体撮像装置
KR100699847B1 (ko) 이미지 센서에서 협폭 밴드갭 광소자를 가지는 픽셀 회로
KR20050121441A (ko) 수직 채널 구조의 소스 폴로워 ｊｆｅｔ를 가지는 고체촬상 소자 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13