KR100660865B1

KR100660865B1 - 이미지 센서에서 공유된 배선/트랜지스터를 가지는 픽셀회로 및 구동 방법

Info

Publication number: KR100660865B1
Application number: KR1020050048823A
Authority: KR
Inventors: 최성호; 김이태; 김영찬; 공해경
Original assignee: 삼성전자주식회사
Priority date: 2005-06-08
Filing date: 2005-06-08
Publication date: 2006-12-26
Also published as: KR20060127618A; US7573013B2; US20070029465A1; CN1877667A; CN1877667B

Abstract

이미지 센서에서 공유된 배선/트랜지스터를 가지는 픽셀 회로 및 구동 방법이 개시된다. 상기 이미지 센서에서는, 롤링 셔터 동작을 위하여, 이웃 픽셀의 리셋 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제1 신호가 리셋 트랜지스터를 통하여 FD 노드로 전달되고, 다른 이웃 픽셀의 소스-폴로워 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제2 신호가 소스-폴로워 트랜지스터에 공급되어 상기 FD 노드에 전달된 신호에 기반한 리셋신호 및 영상신호가 출력된다. 글로벌 셔터 동작을 위해서는, 이웃 픽셀과 공유되고 오버-플로우 제어 신호에 따라 동작하는 오버-플로우 게이트 트랜지스터에 의하여 두 픽셀들에서 동시에 해당 광소자들의 출력과 상기 공유된 제1 신호가 연결된다.

Description

이미지 센서에서 공유된 배선/트랜지스터를 가지는 픽셀 회로 및 구동 방법{Pixel circuit having shared interconnections/transistors in image sensor and driving method thereof}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 일반적인 이미지 센서를 나타내는 블록도이다.

도 2는 도 1의 APS 어레이의 컬러 필터 패턴을 나타내는 일례이다.

도 3은 도 1의 APS 어레이의 픽셀 구동 회로들이다.

도 4는 본 발명의 일실시예에 따른 이미지 센서의 픽셀 구동 회로들이다.

도 5는 도 4의 회로의 레이아웃 평면도이다.

도 6은 도 4의 픽셀 구동 회로들을 동작시키는 신호들의 타이밍도이다.

도 7은 본 발명의 다른 실시예에 따른 이미지 센서의 픽셀 구동 회로들이다.

도 8은 도 7의 픽셀 구동 회로들이 롤 셔터 동작을 수행할 때의 신호들의 타이밍도이다.

도 9는 도 7의 픽셀 구동 회로들이 글로벌 셔터 동작을 수행할 때의 신호들의 타이밍도이다.

본 발명은 이미지 센서에 관한 것으로, 특히 CIS(CMOS Image Sensor) 타입의 이미지 센서의 픽셀 회로에 관한 것이다.

CMOS 이미지 센서는 휴대폰 카메라, 디지털 스틸 카메라(digital still camera) 등에 장착되어, 시야에 전개되는 영상을 촬상하여 전기적 신호로 변환하고 변환된 영상 신호를 디지털 신호로 바꾸어 전송한다. CMOS 이미지 센서에서 출력되는 디지털 영상 신호는 삼색(Red, Green, Blue) 컬러 이미지 데이터이고, 상기 디지털 영상 신호는 신호 처리되어 LCD(liquid crystal display)와 같은 디스플레이 장치를 구동한다.

도 1은 일반적인 CMOS 이미지 센서(100)를 나타내는 블록도이다. 도 1을 참조하면, 상기 이미지 센서(100)는 APS(Active Pixel Sensor) 어레이(110), 로우(row) 드라이버(120), 및 아날로그-디지털 변환부(ADC: analog-digital converter)(130)를 구비한다.

상기 로우 드라이버(120)는 로우 디코더(미도시)에서 제어 신호를 받고, 아날로그-디지털 변환부(130)는 열(column) 디코더(미도시)에서 제어 신호를 받는다. 이외에 상기 이미지 센서(100)는 전반적인 타이밍 제어 신호들과 각 픽셀의 선택 및 감지된 영상신호의 출력을 위한 어드레싱(addressing) 신호들을 생성하는 콘트롤부(미도시)를 구비한다.

도 2는 도 1의 APS 어레이(110)의 컬러 필터 패턴을 나타내는 일례이다. 통 상적으로 칼라 이미지 센서(100)인 경우에, 도 2와 같이, APS 어레이(110)를 이루는 각 픽셀 상부에 특정 컬러의 빛만 받아들이도록 컬러 필터(color filter)를 설치하는데, 색 신호를 구성하기 위하여 적어도 3 가지 종류의 컬러 필터를 배치한다. 가장 일반적인 컬러 필터 어레이는 한 행에 R(red), G(green) 2 가지 컬러의 패턴, 및 다른 행에 G(green), B(blue) 2 가지 컬러의 패턴이 반복적으로 배치되는 베이어(Bayer) 패턴을 가진다. 이때, 휘도 신호와 밀접한 관련이 있는 G(green) 컬러는 모든 행에 배치되고, R(red) 컬러, B(blue) 컬러는 각 행마다 엇갈리게 배치되어 휘도 해상도를 높인다. 디지털 스틸 카메라 등에는 해상도를 높이기 위하여 100만 픽셀 이상의 많은 픽셀을 배열한 CIS가 적용되어 있다.

이와 같은 픽셀 구조를 가지는 상기 이미지 센서(100)에서, 상기 APS 어레이(110)는 광소자(photodiode)를 이용하여 빛을 감지하여 전기적 신호로 변환하여 영상신호를 생성한다. 상기 APS 어레이(110)에서 출력되는 영상신호는 R(red), G(green), B(blue) 3색의 아날로그 신호이다. 상기 아날로그-디지털 변환부(130)는 상기 픽셀 어레이(110)에서 출력되는 아날로그 영상신호를 받아 디지털 신호로 변환한다. 광소자에서 감지된 영상신호를 아날로그-디지털 변환부(130)에서 디지털 신호로 변환할 때, CDS(Correlated Double Sampling) 방식을 이용한다. 이와 같은 CDS 구동 방식에 대하여는 주지된 바와 같다.

도 3은 도 1의 APS 어레이(110)의 픽셀 구동 회로들(300)이다. 도 3을 참조하면, APS 어레이(110)에는 단위 픽셀 회로(310/320)가 2차원으로 배열되어 있고, 단위 픽셀 회로는 광소자(PD) 및 3개의 트랜지스터들을 포함한다. 여기서는 도시하 지 않았지만, 4개의 트랜지스터를 포함하는 단위 픽셀 회로가 이용될 수도 있다. 상기 단위 픽셀 회로(310/320)는 CDS 방식으로 롤링 셔터(rolling shutter), 즉, 연속 프레임 캡쳐 모드(continuous frame capture mode) 동작을 수행한다. 선택된 행의 각 픽셀에서 리셋 제어 신호(RX)에 따라 제1 신호(DRN)로부터 전달된 FD(Floating Diffusion) 노드의 신호가 제2 신호(VDD)를 이용하는 소스-폴로워(source-follower) 트랜지스터에 의하여 리셋신호(VRES)로서 출력되고, 전달 제어 신호(TX)가 액티브 될 때 광소자(PD)에서 감지되어 FD 노드로 전달된 신호가 상기 소스-폴로워 트랜지스터에 의하여 영상신호(VSIG)로서 출력됨으로써, 아날로그-디지털 변환부(130)에 의하여 리셋신호(VRES)와 영상신호(VSIG)의 차이에 따른 디지털 신호로의 변환이 이루어진다. 상기 제1 신호(DRN), 상기 제2 신호(VDD), 상기 리셋 제어 신호(RX), 및 상기 전달 제어 신호(TX)는 상기 로우 드라이버(120)에서 생성될 수 있다.

도 3과 같이, 이미지 센서의 단위 픽셀 회로(310/320)는 광소자(PD)를 포함하고, 이외에도 리셋신호(VRES)와 영상신호(VSIG)를 적절한 타이밍에 출력하기 위한 트랜지스터들로 구성된다. 최근들어, 이미지 센서가 고화소로 진화함에 따라 작은(Small Size) 픽셀에 대한 요구가 증가되고 있고, 이에 따라 고화소 APS 어레이(110)를 이용하여 디스플레이 품질을 향상시키기 위하여, 상기 픽셀 회로(300)의 광소자 및 트랜지스터들이 적절한 크기로 설계되어야 할 뿐만아니라, 이들 소자들을 서로 연결시키는 금속 배선이 최적화되어야 할 것이다.

특히, 단위 픽셀 내에서 광소자(PD)의 면적이 충분히 확보되어야 하는데, 이 를 위하여 단위 픽셀 내에 요구되는 트랜지스터 수를 줄일 수 있다. 또한, 고급 공정 기술(high fabrication tech.)을 이용하여 단위 픽셀 내의 트랜지스터 크기를 상대적으로 작게 함으로써 광소자(PD)의 개구율(fill factor)을 확보하는 방법이 시도되고 있다. 그러나, 단위 픽셀 내에 요구되는 트랜지스터 수를 줄이는데는 한계가 있으며, 고급 공정 기술의 이용시 비용이 많이 드는 문제점이 있다. 이와 같은 문제는 글로벌 셔터(global shutter), 즉, 한 프레임 캡쳐 모드(single frame capture mode) 동작을 실현하기 위하여, 광소자(PD)의 오버-플로우(over-flow) 전류를 제거하는 트랜지스터를 하나 더 추가할 때 더 심각해진다.

또한, 외부 입사광이 온전하게 광소자(PD)로 전달될 수 있어야 하는데, 이를 위하여 광소자(PD)의 상층(upper layer)에서 빛의 경로를 방해하는 주요 요소인 금속 배선을 최소화 할 수 있다. 그러나, 설계 규칙(design rule)을 따르면서 금속 선폭을 줄이는 데는 한계가 있다는 문제점이 있다.

따라서, 본 발명이 이루고자하는 기술적 과제는, 광소자의 광학 효율을 증가시키기 위하여, 3-트랜지스터 단위 픽셀 구조에서 요구되는 신호들/트랜지스터를 이웃 픽셀과 공유한 이미지 센서의 픽셀 회로를 제공하는 데 있다.

본 발명이 이루고자하는 다른 기술적 과제는, APS 어레이의 한 픽셀에서 요구되는 신호들/트랜지스터를 이웃 픽셀과 공유시켜 동작시키는 이미지 센서의 구동 방법을 제공하는 데 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 이미지 센서의 픽셀 회로는, 리셋 제어 신호에 따라 동작하는 리셋 트랜지스터; 및 FD 노드에 전달된 신호에 따라 동작하는 소스-폴로워 트랜지스터를 구비하고, 상기 리셋 트랜지스터를 통하여 상기 FD 노드로 전달된 신호를 기반으로 한 리셋신호 및 광소자로부터 상기 FD 노드로 전달된 신호를 기반으로 한 영상신호를 상기 소스-폴로워 트랜지스터를 통하여 출력하며, 상기 리셋 트랜지스터는 이웃 픽셀의 리셋 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제1 신호의 노드와 상기 FD 노드 사이에 연결된 것을 특징으로 한다. 상기 소스-폴로워 트랜지스터는, 다른 이웃 픽셀의 소스-폴로워 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제2 신호를 공급받아 상기 FD 노드에 전달된 신호에 비례하는 신호를 출력하는 것을 특징으로 한다.

상기 이미지 센서는 글로벌 셔터 동작을 수행하기 위하여, 상기 이웃 픽셀과 공유된 오버-플로우 게이트 트랜지스터를 더 구비할 수 있고, 상기 오버-플로우 게이트 트랜지스터는 상기 리셋 신호 및 상기 영상신호의 출력 전에, 오버-플로우 제어 신호에 따라 상기 광소자의 출력과 상기 공유된 제1 신호를 연결시키는 것을 특징으로 한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 다른 일면에 따른 이미지 센서의 픽셀 회로는, 게이트 전극은 리셋 제어 신호를 받고, 소스/드레인 전극들 중 일측은 이웃 픽셀의 해당 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제1 신호에 접속되고, 나머지 일측은 제1 노드에 접속된 제1 MOSFET; 게이트 전극은 상기 제1 노드에 접속되고, 소스/드레인 전극들 중 일측은 다른 이웃 픽셀의 해당 트 랜지스터와 같은 콘택을 통하여 공급되는 공유된 제2 신호에 접속되고, 나머지 일측은 출력 노드에 접속된 제2 MOSFET; 게이트 전극은 전달 제어 신호를 받고, 소스/드레인 전극들 중 일측은 상기 제1 노드에 접속되고, 나머지 일측은 제2 노드에 접속된 제3 MOSFET; 및 소정 전원과 상기 제2 노드 사이에서 광전 변환하는 광소자를 구비하는 것을 특징으로 한다. 상기 이미지 센서의 픽셀 회로는, 글로벌 셔터 동작을 위하여, 게이트 전극은 오버-플로우 제어 신호를 받고, 소스/드레인 전극들 중 일측은 상기 제2 노드에 접속되고, 나머지 일측은 상기 공유된 제1 신호에 접속된 제4 트랜지스터를 더 구비할 수 있다.

상기의 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 일면에 따른 이미지 센서의 픽셀 구동 방법은, 리셋 제어 신호에 따라 이웃 픽셀의 리셋 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제1 신호를 FD 노드로 전달하는 단계; 전달 제어 신호에 따라 광소자에서 광전 변환된 신호를 FD 노드로 전달하는 단계; 소스-폴로워 트랜지스터를 이용하여 상기 FD 노드로 전달된 상기 공유된 제1 신호를 기반으로 리셋신호를 출력하는 단계; 및 상기 소스-폴로워 트랜지스터를 이용하여 상기 FD 노드로 전달된 광전 변환된 신호를 기반으로 영상신호를 출력하는 단계를 구비하는 것을 특징으로 한다. 상기 소스-폴로워 트랜지스터는 다른 이웃 픽셀의 소스-폴로워 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제2 신호를 공급받아 상기 FD 노드에 전달된 신호에 비례하는 신호를 출력하는 것을 특징으로 한다.

상기 이미지 센서의 픽셀 구동 방법은 글로벌 셔터 동작을 위하여, 오버-플 로우 게이트 트랜지스터를 이용하여 오버-플로우 제어 신호에 따라 상기 광소자의 출력과 상기 공유된 제1 신호를 연결시키는 단계를 더 구비할 수 있고, 상기 오버-플로우 게이트 트랜지스터는 상기 이웃 픽셀과 공유되어, 상기 이웃 픽셀에서 동시에 해당 광소자의 출력과 상기 공유된 제1 신호를 연결시키는 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 4는 본 발명의 일실시예에 따른 CMOS 이미지 센서의 픽셀 구동 회로들(400)이다. 도 5는 도 4의 회로(400)의 레이아웃(layout) 평면도를 예시한다. 도 4 및 도 5를 참조하면, 본 발명의 일실시예에 따른 상기 픽셀 구동 회로들(400)은 2개의 단위 픽셀 회로들(411, 412)로 이루어진 2-픽셀 회로(410)의 반복들 및 픽셀 회로들의 출력(VRES/VSIG) 노드를 바이어싱(biasing)하기 위한 바이어스 회로(420)를 포함한다. 상기 2-픽셀 회로(410)는 상/하/좌/우로 반복 배치되어 2차원 APS 어레이를 이루고, 상기 2-픽셀 회로(410) 내의 단위 픽셀 회로들(411, 412)은 서로 대칭적인 구조를 가진다. 본 발명에서는, 효율적인 금속 배선이 이루어질 수 있도록 하기 위하여, 서로 대칭적인 단위 픽셀 회로들(411, 412)이 이웃 픽셀과 공유된 콘택들(contacts)(SH1, SH2)로부터 동작에 필요한 신호들(ROV, SFV)을 공급받는다.

상기 바이어스 회로(490)는 APS 어레이 영역으로부터 수직으로 위쪽 또는 아래쪽 주변에서 각 컬럼의 출력(VRES/VSIG) 노드에 연결될 수 있다. 본 발명의 일실시예에 따른 상기 이미지 센서는 도 1과 같은 로우(row) 드라이버, 및 아날로그-디지털 변환부(ADC: analog-digital converter)를 구비할 수 있다. 로우 드라이버(미도시)는 도 4의 제1 신호(ROV), 제2 신호(SFV), 리셋 제어 신호(RX) 및 전달 제어 신호(TX)를 생성할 수 있다. 상기 아날로그-디지털 변환부(미도시)는 상기 이미지 센서의 출력(VRES/VSIG) 노드에서 출력되는 아날로그 리셋신호(VRES) 및 영상신호(VSIG)를 받아 디지털 변환할 수 있다.

예를 들어, 본 발명의 일실시예에 따른 상기 이미지 센서의 APS 어레이를 이루는 단위 픽셀 회로는, 411과 같이 리셋(reset) 트랜지스터(RG), 소스-폴로워(source follower) 트랜지스터(SF), 전달(transfer) 트랜지스터(TG) 및 광소자(PD)를 포함한다. 단위 픽셀 회로 411과 대칭적인 단위 픽셀 회로 412도 같은 트랜지스터들을 포함하고, 각 단위 픽셀 회로의 리셋 트랜지스터(RG)는 하나의 콘택(SH1)으로부터 이웃 픽셀의 리셋 트랜지스터(RG)와 제1 신호(ROV)를 공유하고, 각 단위 픽셀 회로의 소스-폴로워 트랜지스터(SF)는 하나의 콘택(SH2)으로부터 다른 이웃 픽셀의 리셋 트랜지스터(RG)와 제2 신호(SFV)를 공유한다. 상기 콘택들(SH1, SH2)은 해당 두 트랜지스터의 연결된 실리콘 액티브 영역에 형성된 하나의 공통 소스/드레인(source/drain) 전극에 상기 제1 신호(ROV) 또는 상기 제2 신호(SFV)를 공급하기 위한 상층(upper layer) 금속이 두 픽셀당 한번씩 지나가면서 배선되도록 해준다. 여기서, 상기 트랜지스터들은 모두 N형 MOSFET인 것으로 도시되었으나, MOSFET의 형태는 다를 수 있다.

상기 리셋 트랜지스터(RG)에서, 게이트 전극은 리셋 제어신호(RX)를 받고, 소스/드레인 전극들 중 일측은 이웃 픽셀의 해당 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제1 신호(ROV)에 접속되고, 나머지 일측은 FD 노드에 접속된다. 상기 소스-폴로워 트랜지스터(SF)에서, 게이트 전극은 상기 FD 노드에 접속되고, 소스/드레인 전극들 중 일측은 다른 이웃 픽셀의 해당 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제2 신호(SFV)에 접속되고, 나머지 일측은 출력(VRES/VSIG) 노드에 접속된다. 상기 전달 트랜지스터(TG)에서, 게이트 전극은 전달 제어신호(TX)를 받고, 소스/드레인 전극들 중 일측은 상기 FD 노드에 접속되고, 나머지 일측은 제2 노드(ND2)에 접속된다. 상기 광소자(PD)는 전원(VSS)(예를 들어, 접지)과 상기 제2 노드(ND2) 사이에서 광전 변환한다.

이와 같이, 본 발명에서는 단위 픽셀 회로들(411, 412)이 서로 대칭적으로 배치되기 때문에, 상기 제1 신호(ROV) 및 제2 신호(SFV)를 각 픽셀에 공급하기 위하여 각 픽셀에 대하여 한번씩 따로따로 연결되는 해당 금속 배선이 요구되지 않으며, 두 픽셀 당 한번의 해당 배선만 있으면 두 픽셀에 각 신호가 공급될 수 있다. 예를 들어, 종래에는 상기 제1 신호(ROV) 및 제2 신호(SFV)가 두 픽셀들의 해당 콘택에 이르기 위하여 4 개의 금속 배선이 요구되었으나, 본 발명에서는 두 픽셀당 2개의 금속 배선만 있으면 해당 콘택들(SH1, SH2)에 배선되어 해당 신호들이 공급될 수 있다.

도 6은 도 4의 픽셀 구동 회로들(400)을 동작시키는 신호들의 한 수평 스캔 (scan) 주기 동안의 타이밍도이다. 도 6을 참조하면, 본 발명의 일실시예에 따른 이미지 센서에서는, 리셋 제어신호(RX) 및 전달 제어신호(TX)에 따라 롤 셔터(roll shutter) 동작을 수행한다. 롤 셔터 동작에서는, 한 프레임 내의 각 행의 광소자들로부터 광전 변화된 신호가 차례로 한 행씩 FD 노드로 전달되어 해당 영상신호가 출력된다. 제1 신호(ROV) 및 제2 신호(SFV)는 모든 픽셀에 공통적으로 공급되고, 이 두 신호는 같은 신호 일 수 있다. 상기 제1 신호(ROV)는, 도 6과 같이, 제1 구간(610)에서 로직 로우(low) 상태이고, 제2 구간(620)에서는 로직 하이(high)로 액티브된다. 액티브되지 않은 다른 행들을 위한 리셋 제어신호(NONSEL_RX)는 액티브된 픽셀을 위한 리셋 제어신호(RX)와 유사하나, 제2 구간(620)에서 상기 리셋 제어신호(RX) 보다 더 긴 로직 로우 기간을 가진다.

상기 리셋 제어신호(RX)는 상기 제1 신호(ROV)의 하이 액티브 기간 중 일정 기간 동안 로직 로우 상태로 액티브된다. 상기 전달 제어신호(TX)는 상기 리셋 제어신호(RX)의 로직 로우 상태 기간 중 일정 기간 동안 로직 하이 상태로 액티브되고, 상기 전달 제어신호(TX)의 로직 하이 상태 기간은 상기 리셋 제어신호(RX)의 로우 액티브 시점(A) 및 종점(B)으로부터 일정 기간 확보된 마진(margin)(MA, MB)을 가진다.

예를 들어, 도 4의 픽셀 회로 411이 액티브되는(또는 선택되는) 경우에, 먼저, 제1 구간(610)에서, 리셋 제어신호(RX)는 논리 하이 상태이고, 이때, 리셋 트랜지스터(RG)를 통하여 이웃 좌측 픽셀과 공유된 상기 제1 신호(ROV)가 FD 노드로 전달된다. 이때, 상기 제1 신호(ROV)는 논리 로우 상태이므로, 상기 소스-폴로워 트랜지스터(SF)는 턴오프(turn-off)된다.

다음에, 제2 구간(620)에서, 리셋 제어신호(RX)가 로우 액티브되기 전에 상기 제1 신호(ROV)는 논리 하이 상태로 바뀐다. 이에 따라 FD 노드가 상기 공유된 제1 신호(ROV) 레벨로 리셋된다.

도 4 또는 도 5에서, 리셋 트랜지스터(RG)가 이웃 좌측 픽셀과 상기 제1 신호(ROV)를 공유하는 것으로 도시되었으나, 이에 한정되지 않고 리셋 트랜지스터(RG)는 이웃 우측 픽셀과 상기 제1 신호(ROV)를 공유하도록 설계될 수도 있다. 이때에는, 상기 소스-폴로워 트랜지스터(SF)는 이웃 좌측 픽셀과 상기 제2 신호(SFV)를 공유할는지 모른다.

한편, 상기 소스-폴로워 트랜지스터(SF)는, 이웃 우측 픽셀의 소스-폴로워 트랜지스터(SF)와 같은 콘택을 통하여 공급되는 공유된 제2 신호(SFV)를 공급받아 상기 FD 노드에 전달된 신호에 비례하는 신호를 출력한다. 즉, 도 6의 제2 구간(620)에서, 리셋 제어신호(RX)가 로우 액티브되면, 이때 소스-폴로워 트랜지스터(SF)가 상기 FD 노드로 전달된 이웃 좌측 픽셀과 공유된 제1 신호(ROV)에 따라 동작하여, 그에 비례하는 해당 전류를 출력한다. 이에 따라, 바이어스 회로(420)에 연결된 상기 소스-폴로워 트랜지스터(SF)의 소스 단자를 통하여 리셋신호(VRES)로서 아날로그-디지털 변환부(미도시)로 독출(readout)된다.

전달 트랜지스터(TG)는 전달 제어신호(TX)에 따라 선택적으로 상기 광소자(PD) 출력을 상기 FD 노드로 전달하거나 전달하지 않는다. 위와 같이, 리셋신호(VRES)가 독출된 후에는, 제2 구간(620)에서 전달 제어신호(TX)가 일정 기간동안 논리 하이 상태로 액티브되고, 이에 따라 광소자(PD)에서 광전 변환된 신호가 FD 노드로 전달된다. 광전 변환된 신호가 FD 노드로 전달 완료되고 전달 제어신호(TX)가 논리 로우로 바뀌면, 상기 소스-폴로워 트랜지스터(SF)가 동작하여 상기 FD 노드로 전달된 광전 변환된 신호에 따라 그에 비례하는 해당 전류를 출력한다. 이에 따라, 바이어스 회로(420)에 연결된 상기 소스-폴로워 트랜지스터(SF)의 소스 단자를 통하여 영상신호(VSIG)로서 아날로그-디지털 변환부(미도시)로 독출(readout)된다.

이와 같은 픽셀 회로(411) 동작에 의하여, 도 4의 각 행을 이루는 픽셀 회로들이 차례로 액티브될 때마다, 각 행의 픽셀들에서는 해당 리셋신호들(VRES) 및 영상신호들(VSIG)을 출력한다.

상기 아날로그-디지털 변환부(미도시)는 CDS 방식으로 동작할 수 있다. 즉, 상기 출력 리셋신호(VRES)에 대한 상기 영상신호(VSIG)의 차이에 대응하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다. 이와 같이 변환된 디지털 신호는 디지털 신호 처리부(미도시)로 출력되어 소정 보간(interpolation) 처리된다. 또한, 상기 디지털 신호 처리부는 LCD와 같은 디스플레이 장치의 해당 해상도에 적합한 구동 신호들을 생성하여, 디스플레이 장치를 구동한다.

도 7은 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 픽셀 구동 회로들(700)이다. 도 7을 참조하면, 본 발명의 다른 실시예에 따른 상기 픽셀 구동 회로들(700)은 2개의 단위 픽셀 회로들(711, 712)로 이루어진 2-픽셀 회로(710)의 반복들 및 픽셀 회로들의 출력(VRES/VSIG) 노드를 바이어싱(biasing)하기 위한 바이어 스 회로(720)를 포함한다. 단위 픽셀 회로들(711, 712)이 서로 대칭적인 구조를 가지는 상기 2-픽셀 회로(710)는 도 4에서와 마찬가지로 상/하/좌/우로 반복 배치되어 2차원 APS 어레이를 이루고, 도 4의 2-픽셀 회로(410)와 유사한 동작을 수행한다. 도 7에는, 두 픽셀이 공유하는 오버-플로우 게이트 트랜지스터(OG)를 더 포함한다. 도 7에서는, 효율적인 금속 배선이 이루어질 수 있도록 하기 위하여, 서로 대칭적인 단위 픽셀 회로들(711, 712)이 이웃 픽셀과 공유된 콘택들(SH1, SH2)로부터 동작에 필요한 신호들(ROV, SFV)을 공급받을 뿐만아니라, 글로벌(global) 셔터 동작을 위한 오버-플로우 게이트 트랜지스터(OG)가 두 픽셀 당 1개씩 포함된다. 글로벌 셔터 동작에서는, 한 프레임 내의 모든 광소자들로부터 광전 변화된 전체 신호가 한번에 FD 노드로 전달되어 해당 영상 신호가 출력된다.

도 7의 상기 오버-플로우 게이트 트랜지스터(OG)에서, 게이트 전극은 오버-플로우 제어신호(OGX)를 받고, 소스/드레인 전극들 중 일측은 광소자(PD) 출력노드(ND2)에 접속되고, 나머지 일측은 상기 공유된 콘택(SH1)에서 제1 신호(ROV)에 접속된다.

도 8은 도 7의 픽셀 구동 회로들(700)이 롤 셔터 동작을 수행할 때의 신호들의 타이밍도이다. 도 8을 참조하면, 도 6의 신호들과 유사한 타이밍을 가지며, 다만, 모든 픽셀의 소스-폴로워 트랜지스터(SF)에 공통적으로 공급되는 이웃 픽셀과 공유된 제2 신호(SFV)는 항상 논리 하이 신호일 수 있다. 이에 한정되지 않으며, 상기 제2 신호(SFV)는 모든 픽셀의 리셋 트랜지스터(RG)에 공통적으로 공급되는 공유된 제1 신호(ROV)와 같은 신호 일 수도 있다.

롤 셔터 동작 시에는 도 8과 같이, 오버-플로우 제어신호(OGX)가 항상 논리 로우 신호일수 있고, 이에 따라 상기 오버-플로우 게이트 트랜지스터(OG)는 동작하지 않을 수 있다. 이외에 도 7의 회로(700)의 롤 셔터 동작은 도 6에서 설명된 도 4의 회로(400)의 동작과 유사하다.

도 9는 도 7의 픽셀 구동 회로들(700)이 글로벌 셔터 동작을 수행할 때의 신호들의 타이밍도이다. 도 9를 참조하면, 글로벌 셔터 동작에서는, 제1 구간(910)과 같이, 수직 스캔 주기에 한번씩, 제2 신호(SFV)가 로직 하이 상태에서, 모든 픽셀의 리셋 제어신호(ALL_RX)가 하이 액티브되어 모든 픽셀의 리셋 트랜지스터들(RG)이 턴온(turn-on)된 후, 모든 픽셀의 전달 제어신호(ALL_TX)가 하이 액티브되어 모든 픽셀의 전달 트랜지스터들(TG)이 턴온된다. 모든 리셋 트랜지스터들(RG)의 턴온에 의하여 모든 픽셀의 FD 노드가 제1 신호(ROV) 레벨로 리셋되고, 모든 전달 트랜지스터들(TG)의 턴온에 의하여 한 프레임 내의 전체 픽셀의 광소자들(PD)이 FD 노드로 광전 변화된 신호를 전달한다.

다음에, 각 행에서 순차적으로 출력(VRES/VSIG) 노드를 통하여 리셋 신호(VRES) 및 영상신호(VSIG)를 출력하기 위하여, 예를 들어, 먼저, 제2 구간(620)에서, 오버-플로우 제어신호(OGX)가 로직 하이로 액티브되어 상기 오버-플로우 게이트 트랜지스터(OG)는 상기 리셋 신호(VRES) 및 상기 영상신호(VSIG)의 출력 전에, 광소자(PD)의 출력과 상기 공유된 제1 신호(ROV)를 연결시킨다. 이것은 빛에 의하여 광소자(PD)에서 생성되는 전자들이 오버-플로우(over-flow)되어 FD 노드로 흐르는 것을 방지하기 위함이다. 상기 광소자(PD)의 출력이 상기 오버-플로우 게이트 트랜지스터(OG)에 의하여 리셋되는 동안, 상기 공유된 제2 신호(SFV)는 로직 로우 상태에 있다.

도 9에 도시된 바와 같이, 상기 공유된 제1 신호(ROV)는 항상 로직 하이인 신호이고, 액티브되지 않은 다른 행들을 위한 상기 공유된 제2 신호(NONSEL_SFV)는 로직 로우 상태에 있다.

이와 같이, 상기 오버-플로우 게이트 트랜지스터(OG)에 의하여 광소자(PD) 출력이 리셋된 후에, 상기 공유된 제2 신호(SFV)는 하이 액티브 상태로 바뀐다. 이에 따라, 소스-폴로워 트랜지스터(SF)가 상기 제1 구간(910)에서 상기 FD 노드로 전달된 광소자들(PD)로부터의 광전 변화된 신호에 따라 동작하여, 그에 비례하는 해당 전류를 출력한다. 이에 따라, 바이어스 회로(720)에 연결된 상기 소스-폴로워 트랜지스터(SF)의 소스 단자를 통하여 영상신호(VSIG)로서 아날로그-디지털 변환부(미도시)로 독출(readout)된다.

위와 같이, 영상신호(VSIG)가 독출된 후에는, 리셋 제어신호(RX)가 일정 기간동안 논리 하이 펄스 상태로 액티브되고, 이에 따라 상기 공유된 제1 신호(ROV)가 FD 노드로 전달된다. FD 노드가 완전히 리셋되고 리셋 제어신호(RX)가 논리 로우로 바뀌면, 상기 소스-폴로워 트랜지스터(SF)가 동작하여 상기 FD 노드로 상기 공유된 제1 신호(ROV)의 레벨에 따라 그에 비례하는 해당 전류를 출력한다. 이에 따라, 바이어스 회로(720)에 연결된 상기 소스-폴로워 트랜지스터(SF)의 소스 단자를 통하여 리셋신호(VRES)로서 아날로그-디지털 변환부(미도시)로 독출(readout)된다.

이와 같은 픽셀 회로(711) 동작에 의하여, 도 7의 각 행을 이루는 픽셀 회로들이 차례로 액티브될 때마다, 각 행의 픽셀들에서는 해당 리셋신호들(VRES) 및 영상신호들(VSIG)을 출력한다.

글로벌 셔터 동작에서는, 위와 같이, 상기 오버-플로우 제어신호 및 상기 공유된 제2 신호(SFV)가 하이 액티브된 상태에서 상기 소스-폴로워 트랜지스터(SF)로부터 상기 출력(VRES/VSIG) 노드로 상기 리셋 신호(VRES) 및 상기 영상신호(VSIG)가 출력되고, 이때, 상기 영상 신호(VSIG)가 먼저 출력되고, 상기 리셋 제어신호(RX)의 한 펄스가 액티브된 후에, 상기 리셋 신호(VRES)가 나중에 출력됨을 알 수 있다.

위에서 기술된 바와 같이, 본 발명의 일실시예에 따른 이미지 센서에서는, 롤링 셔터 동작을 위하여, 이웃 픽셀의 리셋 트랜지스터(RG)와 같은 콘택(SH1)을 통하여 공급되는 공유된 제1 신호(ROV)가 리셋 트랜지스터(RG)를 통하여 FD 노드로 전달되고, 다른 이웃 픽셀의 소스-폴로워 트랜지스터(SF)와 같은 콘택(SH2)을 통하여 공급되는 공유된 제2 신호(SFV)가 소스-폴로워 트랜지스터(SF)에 공급되어 상기 FD 노드에 전달된 신호에 기반한 리셋신호(VRES) 및 영상신호(VSIG)가 출력된다. 글로벌 셔터 동작을 위해서는, 이웃 픽셀과 공유되고 오버-플로우 제어신호(OGX)에 따라 동작하는 오버-플로우 게이트 트랜지스터(OG)에 의하여 두 픽셀들에서 동시에 해당 광소자들의 출력과 상기 공유된 제1 신호(ROV)가 연결된다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 이미지 센서에서는, 단위 픽셀에서 요구되는 신호들/트랜지스터를 이웃 픽셀과 공통 컨택을 통하여 배선하거나 공유하여 동작시키므로, 단위 픽셀마다 해당 금속 배선이 짧아지고, APS 어레이의 전체 배선이 최적화되는 효과를 가진다. 또한, 트랜지스터 수가 줄어들어 광소자를 상대적으로 크게 할 수 있어서 광소자의 광학 효율이 증가되고, 리셋 신호에 대한 영상 신호의 SNR(Signal-to-Noise)을 증가시키며, 이에 따라 LCD에 디스플레이되는 화질을 개선시킬 수 있다.

Claims

리셋 제어신호에 따라 동작하는 리셋 트랜지스터; 및

FD 노드에 전달된 신호에 따라 동작하는 소스-폴로워 트랜지스터를 구비하고,

상기 리셋 트랜지스터를 통하여 상기 FD 노드로 전달된 신호를 기반으로 한 리셋신호 및 광소자로부터 상기 FD 노드로 전달된 신호를 기반으로 한 영상신호를 상기 소스-폴로워 트랜지스터를 통하여 출력하며,

상기 리셋 트랜지스터는 이웃 픽셀의 리셋 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제1 신호의 노드와 상기 FD 노드 사이에 연결된 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 1항에 있어서, 상기 소스-폴로워 트랜지스터는,

다른 이웃 픽셀의 소스-폴로워 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제2 신호를 공급받아 상기 FD 노드에 전달된 신호에 비례하는 신호를 출력하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 1항에 있어서, 상기 리셋 제어신호가 로우 액티브된 상태에서 상기 소스-폴로워 트랜지스터로부터 상기 출력 노드로 상기 리셋 신호 및 상기 영상신호가 출력되는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 1항에 있어서,

전달 제어신호에 따라 선택적으로 상기 광소자 출력을 상기 FD 노드로 전달하거나 전달하지 않는 전달 트랜지스터를 더 구비하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 1항에 있어서, 상기 이웃 픽셀은 액티브된 픽셀로부터 수평으로 좌측 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 2항에 있어서, 상기 다른 이웃 픽셀은 액티브된 픽셀로부터 수평으로 우측 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 2항에 있어서, 상기 공유된 제1 신호와 상기 공유된 제2 신호는 같은 신호인 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 2항에 있어서,

상기 이웃 픽셀과 공유된 오버-플로우 게이트 트랜지스터를 더 구비하고,

상기 오버-플로우 게이트 트랜지스터는,

상기 리셋 신호 및 상기 영상신호의 출력 전에, 오버-플로우 제어신호에 따라 상기 광소자의 출력과 상기 공유된 제1 신호를 연결시키는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 8항에 있어서, 상기 이미지 센서는 글로벌 셔터 동작을 수행하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 8항에 있어서, 상기 오버-플로우 제어신호 및 상기 공유된 제2 신호가 하이 액티브된 상태에서 상기 소스-폴로워 트랜지스터로부터 상기 출력 노드로 상기 리셋 신호 및 상기 영상신호가 출력되는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 10항에 있어서, 상기 영상 신호가 먼저 출력되고, 상기 리셋 제어신호의 한 펄스가 액티브된 후에, 상기 리셋 신호가 출력되는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
게이트 전극은 리셋 제어신호를 받고, 소스/드레인 전극들 중 일측은 이웃 픽셀의 해당 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제1 신호에 접속되고, 나머지 일측은 제1 노드에 접속된 제1 MOSFET;

게이트 전극은 상기 제1 노드에 접속되고, 소스/드레인 전극들 중 일측은 다른 이웃 픽셀의 해당 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제2 신호에 접속되고, 나머지 일측은 출력 노드에 접속된 제2 MOSFET;

게이트 전극은 전달 제어신호를 받고, 소스/드레인 전극들 중 일측은 상기 제1 노드에 접속되고, 나머지 일측은 제2 노드에 접속된 제3 MOSFET; 및

소정 전원과 상기 제2 노드 사이에서 광전 변환하는 광소자를 구비하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 12항에 있어서, 바이어스 회로와 연결된 상기 출력 노드를 통하여, 상기 리셋 제어신호에 응답하여 상기 공유된 제1 신호가 상기 제1 노드로 전달된 신호를 기반으로 한 리셋신호를 출력하고, 상기 전달 제어신호에 응답하여 상기 제1 노드로 전달된 상기 광소자로부터 광전 변환된 신호를 기반으로 한 영상신호를 출력하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 12항에 있어서, 상기 이웃 픽셀은 액티브된 픽셀로부터 수평으로 좌측 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 12항에 있어서, 상기 다른 이웃 픽셀은 액티브된 픽셀로부터 수평으로 우측 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 12항에 있어서,

게이트 전극은 오버-플로우 제어신호를 받고, 소스/드레인 전극들 중 일측은 상기 제2 노드에 접속되고, 나머지 일측은 상기 공유된 제1 신호에 접속된 제4 트 랜지스터를 더 구비하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 16항에 있어서, 상기 오버-플로우 제어신호가 하이 액티브된 상태에서 바이어스 회로와 연결된 상기 출력 노드를 통하여, 상기 공유된 제2 신호에 응답하여 상기 제1 노드로 전달된 상기 광소자로부터 광전 변환된 신호를 기반으로 한 영상신호를 출력하고, 상기 리셋 제어신호에 응답하여 상기 공유된 제1 신호가 상기 제1 노드로 전달된 신호를 기반으로 한 영상신호를 출력하는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 17항에 있어서, 상기 바이어스 회로는,

상기 픽셀 회로의 2차원 배열로 이루어진 어레이 영역으로부터 수직으로 위쪽 주변에 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
제 17항에 있어서, 상기 바이어스 회로는,

상기 픽셀 회로의 2차원 배열로 이루어진 어레이 영역으로부터 수직으로 아래쪽 주변에 배치되는 것을 특징으로 하는 이미지 센서의 픽셀 회로.
리셋 제어신호에 따라 이웃 픽셀의 리셋 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제1 신호를 FD 노드로 전달하는 단계;

전달 제어신호에 따라 광소자에서 광전 변환된 신호를 FD 노드로 전달하는 단계;

소스-폴로워 트랜지스터를 이용하여 상기 FD 노드로 전달된 상기 공유된 제1 신호를 기반으로 리셋신호를 출력하는 단계; 및

상기 소스-폴로워 트랜지스터를 이용하여 상기 FD 노드로 전달된 광전 변환된 신호를 기반으로 영상신호를 출력하는 단계를 구비하는 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
제 20항에 있어서, 상기 소스-폴로워 트랜지스터는,

다른 이웃 픽셀의 소스-폴로워 트랜지스터와 같은 콘택을 통하여 공급되는 공유된 제2 신호를 공급받아 상기 FD 노드에 전달된 신호에 비례하는 신호를 출력하는 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
제 20항에 있어서, 상기 리셋 제어신호가 로우 액티브된 상태에서 상기 소스-폴로워 트랜지스터로부터 상기 출력 노드로 상기 리셋 신호 및 상기 영상신호가 출력되는 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
제 20항에 있어서, 상기 이웃 픽셀은 액티브된 픽셀로부터 수평으로 좌측 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
제 20항에 있어서, 상기 다른 이웃 픽셀은 액티브된 픽셀로부터 수평으로 우 측 픽셀들 중 어느 하나인 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
제 21항에 있어서, 상기 공유된 제1 신호와 상기 공유된 제2 신호는 같은 신호인 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
제 21항에 있어서,

글로벌 셔터 동작을 위하여, 오버-플로우 게이트 트랜지스터를 이용하여 오버-플로우 제어신호에 따라 상기 광소자의 출력과 상기 공유된 제1 신호를 연결시키는 단계를 더 구비하고,

상기 오버-플로우 게이트 트랜지스터는 상기 이웃 픽셀과 공유되어, 상기 이웃 픽셀에서 동시에 해당 광소자의 출력과 상기 공유된 제1 신호를 연결시키는 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
제 26항에 있어서, 상기 오버-플로우 제어신호 및 상기 공유된 제2 신호가 하이 액티브된 상태에서 상기 소스-폴로워 트랜지스터로부터 상기 출력 노드로 상기 리셋 신호 및 상기 영상신호가 출력되는 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.
제 27항에 있어서, 상기 영상 신호가 먼저 출력되고, 상기 리셋 제어신호의 한 펄스가 액티브된 후에, 상기 리셋 신호가 출력되는 것을 특징으로 하는 이미지 센서의 픽셀 구동 방법.