CN1877667B

CN1877667B - 像素驱动电路及其驱动方法

Info

Publication number: CN1877667B
Application number: CN2006100912949A
Authority: CN
Inventors: 崔成浩; 金利泰; 金永爘; 孔海庆
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-06-08
Filing date: 2006-06-08
Publication date: 2012-04-18
Anticipated expiration: 2026-06-08
Also published as: CN1877667A; KR20060127618A; US7573013B2; KR100660865B1; US20070029465A1

Abstract

图像传感器中的相邻像素电路共享触点和/或晶体管。另外，公用互连线提供公用控制信号，使金属连线减到最少。这种共享触点占据的空间、晶体管和控制信号的最少化提高了图像传感器中的光电二极管的占空因素。

Description

像素驱动电路及其驱动方法

交叉参考相关申请

本申请要求2005年6月8日向韩国知识产权局提出的韩国专利申请第10-2005-0048823号的优先权，特此全文引用以供参考。

技术领域

本发明一般涉及图像传感器，尤其涉及含有共享部件的互补金属氧化物半导体(CMOS)图像传感器的像素电路。

背景技术

互补金属氧化物半导体(CMOS)图像传感器包括在例如移动电话和数字照相机那样的普通电子设备中。CMOS图像传感器将图像转换成电信号，将电信号转换成数字图像信号，和输出数字图像信号。这样的数字图像信号通常被按三色(红色、绿色和蓝色)图像数据信号输出。在经过处理之后，数字图像信号驱动诸如液晶显示器(LCD)之类的显示设备。

图1是传统CMOS图像传感器100的方块图。参照图1，图像传感器100包括有源像素传感器(APS)阵列110、行驱动器120和模拟-数字转换器(ADC)130。

行驱动器120接收来自行解码器(未示出)的控制信号，和ADC 130接收来自列解码器(未示出)的控制信号。图像传感器100还包括生成定时控制信号，以及寻址信号，以便输出如由每个像素检测到那样的所选图像信号的控制器(未示出)。

图2表示图1的APS阵列110的滤色器模式的例子。参照图2，如果CMOS图像传感器100是彩色图像传感器，它在每个像素的上部包括滤色器，以处理某种颜色的光。CMOS图像传感器100包括至少三种类型的滤色器，以生成彩色信号。最普通滤色器模式是其中红色和绿色的模式和绿色和蓝色的模式重复出现在交替行中的Bayer(拜耳)模式(pattern)。在这种情况下，与亮度信号密切关系的绿色处在所有行中，和红色和蓝色处在交替行中，以提高亮度分辨率。为了提高分辨率，例如在数字照相机中实现了包括多于一百万个像素的CMOS图像传感器。

包括在具有这种像素结构的CMOS图像传感器100中的APS阵列110包括光电二极管。每个光电二极管都检测光，以便将检测光转换成作为图像信号的电信号。从APS阵列110输出的模拟图像信号是三种颜色(红色、绿色和蓝色)之一。ADC 130接收从APS阵列110输出的模拟图像信号，然后，利用众所周知的相关二次取样(CDS)方法将其转换成数字信号。

图3是图1的APS阵列110的像素驱动电路300的电路图。单位像素电路310和320二维地排列在APS阵列110中，单位像素电路310和320的每一个包括光电二极管PD和三个晶体管。尽管在图3中未示出，但可以使用包括四个晶体管的单位像素电路。单位像素电路310和320利用CDS方法进行旋转快门(rolling shutter)模式操作，即，连续帧拍摄模式操作。

对于所选像素，根据导通重置晶体管和源极跟随器晶体管的信号RX、DRN和VDD中生成浮动散布(FD：floating diffusion)节点信号，和将其输出作为重置信号VRES。另外，对于所选像素，当传输控制信号TX有效时，将由光电二极管PD检测的信号传输到FD节点，和由源极跟随器晶体管输出内含这样检测信号的图像信号VSIG。

重置信号VRES和图像信号VSIG之间的差值是模拟信号，它被ADC 130转换成数字信号。信号DRN、VDD、RX和TX可以由行驱动器120生成。以这种方式，在图3中，包括在CMOS图像传感器100中的单位像素电路310和320的每一个都包括用于利用适当定时输出重置信号VRES和图像信号VSIG的光电二极管PD和晶体管。

最近，随着包括在图像传感器中的像素的数量增加，人们希望获得更小尺寸的像素，以便用更高的像素密度提高显示质量。因此，人们希望相应地设计单位像素电路310和320的光电二极管PD和晶体管的尺寸和连接光电二极管PD和晶体管的金属连线。

尤其，希望为单位像素电路310和320的每一个中的光电二极管PD留出足够的空间。为此，可减少单位像素电路310和320的每一个中的晶体管的数量。此外，为了提高光电二极管PD的占空因素，人们正在尝试利用先进制造技术缩小单位像素电路310和320的每一个中的晶体管的尺寸。但是，缩小单位像素电路310和320的每一个中的晶体管的尺寸是有限的，并且，先进的制造技术费用昂贵。当对于球型(global)快门模式操作，即，信号帧拍摄模式操作，需要额外晶体管从光电二极管PD中消除溢流电流时，这些问题变得更加严重。

为了加强到达光电二极管PD的外部光，可以缩小光电二极管PD的上层中的金属连线的宽度。这样的金属连线是光路的主要障碍。但是，在遵守设计规则的同时缩小金属连线的宽度是有限的。

发明内容

因此，本发明通过减少像素电路中这样的金属连线和晶体管的数量提高图像传感器中的光电二极管的占空(fill factor)因素。

根据本发明的一般方面，图像传感器的像素电路包括重置晶体管和源极跟随器晶体管。重置晶体管含有与第一相邻像素电路共享的重置漏极/源极触点(condact)。源极跟随器晶体管含有与第二相邻像素电路共享的源极跟随器漏极/源极触点。此外，像素电路包括与重置漏极/源极触点和源极跟随器漏极/源极触点耦合的互连线。公用互连线适用于在这样的共享触点上提供公用切换(toggle)控制信号。

在本发明的一个实施例中，公用切换控制信号最初被去激励成逻辑低，然后，在从像素电路读出重置信号和读出图像信号期间被激励成逻辑高。

在本发明的另一个实施例中，第一相邻像素电路和第二相邻像素电路处在该像素电路的两对侧。

在本发明的进一步方面中，像素电路还包括光电二极管和传输(transfer)晶体管。光电二极管将入射光转换成电信号。传输晶体管与光电二极管耦合，在从像素电路读出图像信号期间传输来自光电二极管的电信号。

在本发明的示范性实施例中，第一相邻像素电路含有与重置漏极/源极触点耦合的相应重置晶体管，和第二相邻像素电路含有与源极跟随器漏极/源极触点耦合的相应源极跟随器晶体管。

在本发明的进一步实施例中，像素电路和第一相邻像素电路对称地排列着，和像素电路和第二相邻像素电路对称地排列着。

在本发明的另一个一般方面中，图像传感器中的像素驱动器包括第一像素电路、第二像素电路和公用溢流(overflow)器件。第一像素电路驱动第一光电二极管，和第二像素电路驱动第二光电二极管。公用溢流器件将第一和第二像素电路与电源节点耦合。

在本发明的示范性实施例中，公用溢流器件适用于最初在球型快门操作期间关断，然后在从第一和第二像素电路读出图像信号和读出重置信号期间导通。

在本发明的进一步实施例中，公用溢流器件是场效应晶体管。

在本发明的另外实施例中，电源节点是在第一和第二像素电路之间共享的重置漏极/源极触点。

在本发明的另一个方面中，将对于旋转快门操作被切换和对于球型快门操作设置在逻辑高状态的控制信号施加在重置漏极/源极触点上。公用溢流器件在旋转快门操作期间是关断的。

以这种方式，由于公用互连线用于重置晶体管和源极跟随器晶体管两者的共享触点，使金属连线减到最少，从而提高了图像传感器中的光电二极管的占空因素。另外，由于在相邻像素之间共享公用溢流晶体管，进一步提高了光电二极管的占空因素。

附图说明

通过参考附图对本发明的示范性实施例进行详细描述，本发明的上述和其它特征和优点将更加明显，在附图中：

图1是传统互补金属氧化物半导体(CMOS)图像传感器的方块图；

图2表示根据现有技术的图1的有源像素传感器(APS)阵列的示范性滤色器模式；

图3是根据现有技术的图1的APS阵列中的像素驱动电路的电路图；

图4是根据本发明一个实施例的CMOS图像传感器中的像素驱动电路的电路图；

图5是根据本发明一个实施例的图4的像素驱动电路的布局的平面图；

图6是根据本发明一个实施例的在水平扫描周期期间驱动图4的像素驱动电路的信号的时序图；

图7是根据本发明另一个实施例的包括在CMOS图像传感器中的像素驱动电路的电路图；

图8是根据本发明一个实施例的图7的像素驱动器进行旋转快门操作时的信号的时序图；

图9是根据本发明一个实施例的图7的像素驱动器进行球型快门操作时的信号的时序图；和

图10表示了根据本发明一个实施例的将公用控制信号提供给图4的像素驱动电路的公用互连线。

这里涉及的部件是为了清楚表示的目的而画出的，未必按比例画出。在图1、2、3、4、5、6、7、8、9和10中具有相同标号的部件指的是具有相似结构和/或功能的部件。

具体实施方式

图4是根据本发明一个实施例的包括在互补金属氧化物半导体(CMOS)图像传感器中的像素驱动器400的电路图。图5是表示根据本发明一个实施例的图4的像素驱动器400的布局的平面图。

参照图4和5，像素驱动器400包括多个2-像素电路410，每一个包括两个单位像素电路411和412。每个像素电路411包括偏置像素电路411的输出节点的相应偏置电路420。多个2-像素电路410从上到下和从左到右排列在二维有源像素传感器(APS)阵列中。

参照图4和5，2-像素电路410的每一个中的单位像素电路411和412被排列成相互对称。根据本发明的一个方面，每个单位像素电路411或412从与相邻像素共享的触点SH1和SH2接收第一和第二公用控制信号ROV和SFV。

偏置电路420处在APS阵列的正上方或下方，和可以与相应单位像素电路的输出节点耦合。图4的CMOS图像传感器可以像图1的传统CMOS图像传感器那样包括行驱动器和模拟-数字转换器(ADC)。在那种情况下，行驱动器(未示出)生成如图4所示的公用控制信号ROV和SFV、重置控制信号RX和传输控制信号TX。此外，在那种情况下，ADC(未示出)从CMOS图像传感器的输出节点接收模拟重置信号VRES和图像信号VSIG，和将模拟重置信号VRES和图像信号VSIG转换成数字信号。

APS阵列中的每个单位像素电路411包括重置晶体管RG、源极跟随器晶体管SF、传输晶体管TG和光电二极管PD。图4的所有晶体管都是n-型MOS场效应晶体管(NMOSFET)，但也可以由其它类型的晶体管构成。与单位像素电路411对称的单位像素电路412包括与单位像素电路411的那些对称地排列着的这样相似晶体管。

参照图4和5，每个单位像素电路的重置晶体管RG含有与相邻单位像素电路共享的重置漏极/源极触点SH1。在本发明的一个实施例中，共享重置漏极/源极触点SH1形成在这样相邻单位像素电路的重置晶体管RG的每个漏极/源极结上。将第一控制信号ROV施加在这样的共享重置漏极/源极触点SH1上。

另外，每个单位像素电路的源极跟随器晶体管SF含有与相邻单位像素电路共享的源极跟随器漏极/源极触点SH2。在本发明的一个实施例中，共享源极跟随器漏极/源极触点SH2形成在这样相邻单位像素电路的源极跟随器晶体管SF的每个漏极/源极结上。将第二控制信号SFV施加在这样的共享源极跟随器漏极/源极触点SHS上。

将重置控制信号RX施加给重置晶体管RG的栅极。其上没有施加控制信号ROV的重置晶体管RG的另一个漏极/源极与浮动散布(FD)节点耦合。

FD节点与源极跟随器晶体管SF的栅极耦合。其上没有施加控制信号SFV的源极跟随器晶体管SF的另一个漏极/源极与单位像素电路的输出节点耦合。

将传输控制信号TX施加给传输晶体管TG的栅极。传输晶体管TG含有与FD节点耦合的第一源极/漏极和与光电二极管PD耦合的第二源极/漏极。光电二极管PD耦合在电源VSS(例如，接地电压源)和传输晶体管TG之间。

参照图4、5和10，借助于这样的共享触点SH1和SH2，使金属连线减到最少，尤其当控制信号ROV和SFV是如图6所示的公用控制信号时。

图10示出了APS阵列950内的像素驱动器400和生成公用ROV和SFV信号的行解码器960。中间单位像素电路411与左邻单位像素电路970共享重置漏极/源极触点SH1，和与右邻单位像素电路412共享源极跟随器漏极/源极触点SH2。在本发明的一个实施例中，在像素驱动器400的布局中左右邻单位像素电路970和412处在中间单位像素电路411的两对侧。当中间单位像素电路411与中间单位像素电路411的任何一侧的相邻像素电路共享触点时，本发明就可以得以实施。

在本发明的一个方面中，控制信号ROV和SFV是公用控制信号(即，基本上相同)，使得一条互连线980就可以将这样的公用控制信号从行解码器960耦合到触点SH1和SH2。在触点SH1和SH2附近，互连线980分支到这样的触点SH1和SH2。但是，APS阵列950的相当大一部分仅有一条互连线980穿过，使APS阵列950的光电二极管上方的连线减到最少。这样的最少连线提高了这样光电二极管的占空因素。

对照现有技术，四条金属线用于偏置每两个单位像素电路的重置晶体管和源极跟随器晶体管的源极/漏极。

图6是根据本发明一个实施例的在水平扫描周期期间驱动图4的像素驱动器400的信号的时序图。参照图6，CMOS图像传感器响应重置控制信号RX和传输控制信号TX，进行旋转遮挡操作。在旋转遮挡操作中，一帧中由光电二极管光电转换的信号逐行地从光电二极管传输到FD节点，结果输出图像信号。

参照图4和6，将控制信号ROV和SFV提供给所有像素，在本发明的一个实施例中，它们基本相同。另外，控制信号ROV和SFV在逻辑高和逻辑低之间切换。因此，控制信号ROV和SFV包含公用切换控制信号。参照图10，将公用切换控制信号ROV/SFV施加在一个互连线980上。

参照图6，公用控制信号ROV/SFV在第一部分610中处在逻辑低上，和在第二部分620中被激励成逻辑高。用于非选行中的未激励像素的另一个重置控制信号NONSEL_RX，在比使图像数据读出的用于所选行中的激励像素的重置控制信号RX长的时间周期内被设置成逻辑低。

重置控制信号RX被激励在逻辑低上，而公用控制信号ROV/SFV在逻辑高上被激励。传输控制信号TX在时间周期边际(margin)为MA和MB的重置控制信号RX处在逻辑低期间的时间周期内在逻辑高上被激励。边际MA从重置控制信号RX被激励在逻辑低上的时刻A到传输控制信号TX被激励成逻辑高的时刻。边际MB从传输控制信号TX被去激励成逻辑低的时刻B到重置控制信号RX在逻辑高上被去激励的时刻。

例如，假设为了读出图像数据，激励(或选择)图4的单位像素电路411。在那种情况下，在图6中的第一部分610期间，重置控制信号RX处在逻辑高上。公用控制信号ROV/SFV通过重置晶体管RG传输到FD节点，和源极跟随器晶体管SF被关断。

在图6中的第二部分620中，公用控制信号ROV/SFV在重置控制信号RX被激励在逻辑低上之前切换成逻辑高。于是，FD节点的电压被重置成ROV/SFV信号的逻辑高的电平。

另外，源极跟随器晶体管SF导通，以传输FD节点的电压。FD节点上的这种电压与控制信号ROV/SFV成比例，形成由单位像素电路411输出的重置信号VRES。

此后，当传输控制信号TX被激励成逻辑高时，传输晶体管TG导通，将充电信号从光电二极管PD传输到FD节点。当传输控制信号TX切换回到逻辑低时，单位像素电路411中的源极跟随器晶体管SF输出图像信号VSIG。

依次激励所选行中的每个像素电路，以输出相应重置和图像信号VRES和VSIG。模拟-数字转换器(ADC，未示出)可以使用相关二次取样(CDS)方法处理这样的信号VRES和VSIG。例如，ADC可以将与这样信号VRES和VSIG之间的差值相对应的模拟信号转换成数字信号，然后，将数字信号输出到进一步内插数字信号的数字信号处理单元。然后，数字信号处理单元根据这样的内插数字信号生成与诸如LCD(液晶显示器)之类的显示设备的分辨率相适应的驱动信号。

以这种方式，由于公用互连线980用于重置晶体管和源极跟随器晶体管两者的共享触点SH1和SH2，使金属连线减到最少，从而提高了图像传感器中的光电二极管的占空因素。另外，在相邻像素之间共享公用触点SH1和SH2，从而进一步提高了图像传感器中的光电二极管的占空因素。此外，将切换控制信号ROV和SFV施加在重置晶体管RG和源极跟随器晶体管SF上，从而在像素电路工作期间有可能节电。

图7是根据本发明另一个实施例的包括在CMOS图像传感器中的像素驱动电路700的电路图。参照图7，像素驱动器700包括多个2-像素电路710，每一个由两个单位像素电路711和712组成。每个像素电路711含有偏置像素电路711的输出节点的偏置电路720。多个2-像素电路710从上到下和从左到右排列在二维有源像素传感器(APS)阵列中。每个单位像素电路都包括进行与图4的那些相似的操作的重置晶体管、源极跟随器晶体管和传输晶体管。

在图7的实施例中，像素驱动器700进一步包括两个像素共享的溢流选通晶体管OG。除了如图7所示的MOSEFT(金属氧化物半导体场效应晶体管)OG之外，本发明可以将任何晶体管型器件用作溢流选通晶体管OG来实现。

对于与图7相似的有效金属连线，对称排列的单位像素电路711和712通过与相邻像素共享的触点SH1和SH2接收控制信号ROV和SFV。另外，每两个像素共享一个用于球型快门操作的选通晶体管OG。在球型快门操作中，一帧中由光电二极管光电转换的所有信号同时从光电二极管提供到FD节点，和结果输出图像信号。

参照图7，将溢流控制信号OGX施加给溢流选通晶体管OG的栅极。溢流选通晶体管OG的第一源极/漏极与共享溢流选通晶体管OG的2-像素电路的光电二极管PD耦合。溢流选通晶体管OG的第二源极/漏极与这样2-像素电路共享的触点SH1耦合，以便接收控制信号ROV。

图8是本发明的一个示范性实施例中，图7的像素驱动器700进行旋转快门操作时的信号的时序图。除了在图8的示范性实施例中，施加给源极跟随器晶体管SF的SFV信号总是被设置成逻辑高之外，图8的时序图与图6的时序图相似。

另外，在图8的旋转快门操作中，溢流控制信号OGX总是被设置成逻辑低，以便关断溢流选通晶体管OG。除了这样的特征之外，图7的像素驱动器700的旋转快门操作与参照图6所述的图4的像素驱动器400的旋转快门操作相似。

图9是图7的像素驱动器700进行球型快门操作时的信号的时序图。参照图9，在第一部分910代表的球型快门操作中，所有像素的重置控制信号ALL_RX每个垂直扫描周期一次地在逻辑高上被激励，而控制信号SFV处在逻辑高上。在那种情况下，所有像素的重置晶体管RG都导通。于是，所有像素的每个FD节点上的电压被重置成控制信号ROV的电平。

此后，在图9中的第一部分910期间，重置控制信号ALL_RX转变成逻辑低，和传输控制信号ALL_TX转变成逻辑高。在那种情况下，一帧中来自所有像素的每个光电二极管PD的光电转换信号被传输到各自FD节点。

在图9的时序图中的第二部分920期间，每行中的像素依次输出重置信号VRES和图像信号VSIG。在那个时间内，溢流控制信号OGX在逻辑高上被激励，和溢流选通晶体管OG导通，在输出重置信号VRES和图像信号VSIG之前，将光电二极管与设置在逻辑高(即，例如，VDD电源电平)上的控制信号ROV耦合。在那种情况下，当溢流选通晶体管OG导通时，光电二极管PD变成与电源节点耦合。

这种通过溢流选通晶体管OG的耦合防止光电二极管PD在接收到光之后生成的电子溢流到FD节点。在光电二极管PD如此被溢流选通晶体管OG重置的同时，控制信号SFV被设置成逻辑低。如图9所示，控制信号ROV总是处在逻辑高上，和控制信号NONSEL_SFV(即，用于未激励行的SFV信号)总是被设置在逻辑低上。

进一步参照图9，在溢流选通晶体管OG重置光电二极管PD的输出之后，控制信号SFV切换到逻辑高。于是，源极跟随器晶体管SF响应从光电二极管PD传输到FD节点的光电转换信号操作，输出与光电转换信号相对应的电流。以这种方式，图像信号VSIG通过源极跟随器晶体管SF的源极端输出。

在读出图像信号VSIG之后，重置控制信号RX在将控制信号ROV传输到FD节点的时间周期内转变成逻辑高。当重置控制信号RX切换回到逻辑低时，源极跟随器晶体管SF输出与FD节点上的控制信号ROV的电平相对应的电流，作为重置信号VRES。

依次激励图7的APS阵列的每行中的像素电路，以便每个像素电路输出各自的一组重置信号和图像信号VRES和VSIG。在球型快门操作中，首先输出图像信号VSIG，在激励重置控制信号RX的一个脉冲之后，输出重置信号VRES。

以这种方式，由于在相邻像素之间共享公用溢流器件OG，在图像传感器的球型快门操作期间进一步提高了光电二极管的占空因素。

上文只是表示性的，而不是限制性的。例如，在像素电路中可以使用任何类型的晶体管器件。另外，显示在时序图中的信号只是作为例子用于描述示范性操作。

本发明只像所附权利要求书及其等效物所限定的那样受到限制。

Claims

1.一种图像传感器的像素电路，该像素电路包含：

重置晶体管，含有与第一相邻像素电路共享的重置漏极/源极触点，其中重置漏极/源极触点形成在一个第一共享漏极/源极结上，该第一共享漏极/源极结针对所述像素电路和所述第一相邻像素电路二者而形成，以及其中重置漏极/源极触点与第一共享漏极/源极结相接触，以及其中所述像素电路和所述第一相邻像素电路每一个具有一个相应的重置晶体管；

源极跟随器晶体管，含有与第二相邻像素电路共享的源极跟随器漏极/源极触点，其中源极跟随器漏极/源极触点形成在一个第二共享漏极/源极结上，该第二共享漏极/源极结针对所述像素电路和所述第二相邻像素电路二者而形成，以及其中源极跟随器漏极/源极触点与第二共享漏极/源极结相接触，以及其中所述重置漏极/源极触点与源极跟随器漏极/源极触点分开，以及其中重置晶体管的第一共享漏极/源极结与所述像素电路中的源极跟随器晶体管的第二共享漏极/源极结分开；和

互连线，与重置漏极/源极触点和源极跟随器漏极/源极触点耦合，和适用于在其上提供公用切换控制信号。

2.根据权利要求1所述的像素电路，其中，公用切换控制信号最初被去激励成逻辑低，然后，在从像素电路读出重置信号和读出图像信号期间被激励成逻辑高。

3.根据权利要求1所述的像素电路，其中，第一相邻像素电路和第二相邻像素电路处在该像素电路的两对侧。

4.根据权利要求1所述的像素电路，进一步包含：

光电二极管，用于将入射光转换成电信号；和

与光电二极管耦合的传输晶体管，用于在从像素电路读出图像信号期间传输来自光电二极管的电信号。

5.根据权利要求1所述的像素电路，其中，第一相邻像素电路含有与重置漏极/源极触点耦合的相应重置晶体管，和其中，第二相邻像素电路含有与源极跟随器漏极/源极触点耦合的相应源极跟随器晶体管。

6.根据权利要求1所述的像素电路，其中，像素电路和第一相邻像素电路对称地排列着。

7.根据权利要求6所述的像素电路，其中，像素电路和第二相邻像素电路对称地排列着。

8.一种驱动图像传感器中的像素电路的方法，包含：

将公用切换控制信号提供给在像素电路和第一相邻像素电路之间共享的重置漏极/源极触点，其中重置漏极/源极触点形成在一个第一共享漏极/源极结上，该第一共享漏极/源极结针对在所述像素电路和所述第一相邻像素电路二者而形成，以及其中重置漏极/源极触点与第一共享漏极/源极结相接触，以及其中所述像素电路和所述第一相邻像素电路每一个具有一个相应的重置晶体管；

将公用切换控制信号提供给在像素电路和第二相邻像素电路之间共享的源极跟随器漏极/源极触点，其中源极跟随器漏极/源极触点形成在一个第二共享漏极/源极结上，该第二共享漏极/源极结针对所述像素电路和所述第二相邻像素电路二者而形成，以及其中源极跟随器漏极/源极触点与第二共享漏极/源极结相接触，以及其中所述重置漏极/源极触点与源极跟随器漏极/源极触点分开，以及其中第一共享漏极/源极结与第二共享漏极/源极结分开；和

生成提供给与重置漏极/源极触点和源极跟随器漏极/源极触点耦合的互连线的公用切换控制信号。

9.根据权利要求8所述的方法，进一步包含：

最初将公用切换控制信号去激励成逻辑低；和

在从像素电路读出重置信号和读出图像信号期间将公用切换控制信号激励成逻辑高。

10.根据权利要求8所述的方法，进一步包含：

形成与像素电路和第一相邻像素电路的重置晶体管耦合的重置漏极/源极触点；和

形成与像素电路和第二相邻像素电路的源极跟随器晶体管耦合的源极跟随器漏极/源极触点。

11.根据权利要求8所述的方法，进一步包含：

形成处在像素电路两对侧的第一相邻像素电路和第二相邻像素电路。

12.根据权利要求8所述的方法，进一步包含：

在像素电路的光电二极管上将入射光转换成电信号；和

在从像素电路读出图像信号期间传输来自光电二极管的电信号。

13.根据权利要求8所述的方法，进一步包含：

将像素电路和第一相邻像素电路排列成对称的。

14.根据权利要求13所述的方法，进一步包含：

将像素电路和第二相邻像素电路排列成对称的。

15.一种图像传感器中的像素驱动器，该像素驱动器包含：

第一像素电路，用于驱动第一光电二极管；

第二像素电路，用于驱动第二光电二极管；和

与第一和第二像素电路耦合的公用溢流器件，用于将第一和第二光电二极管与电源节点耦合，

其中，第一像素电路和第二像素电路对称地排列着，

其中每个像素电路包含：

源极跟随器晶体管，含有与第二相邻像素电路共享的源极跟随器漏极/源极触点，其中源极跟随器漏极/源极触点形成在一个第二共享漏极/源极结上，该第二共享漏极/源极结针对所述像素电路和所述第二相邻像素电路二者而形成，以及其中源极跟随器漏极/源极触点与第二共享漏极/源极结相接触，以及其中所述重置漏极/源极触点与源极跟随器漏极/源极触点分开，以及其中重置晶体管的第一共享漏极/源极结与所述像素电路的源极跟随器晶体管的第二共享漏极/源极结分开；和

16.根据权利要求15所述的像素驱动器，其中，公用溢流器件适用于最初在球型快门操作期间关断，然后在从第一和第二像素电路读出图像信号和读出重置信号期间导通。

17.根据权利要求15所述的像素驱动器，其中，公用溢流器件是场效应晶体管。

18.根据权利要求15所述的像素驱动器，其中，电源节点是在第一和第二像素电路之间共享的重置漏极/源极触点。

19.根据权利要求18所述的像素驱动器，其中，将对于旋转快门操作被切换和对于球型快门操作设置在逻辑高状态的控制信号施加在重置漏极/源极触点上。

20.根据权利要求19所述的像素驱动器，其中，公用溢流器件在旋转快门操作期间是关断的。