CN109040624B - 像素电路及读取方法 - Google Patents

像素电路及读取方法 Download PDF

Info

Publication number
CN109040624B
CN109040624B CN201811035574.7A CN201811035574A CN109040624B CN 109040624 B CN109040624 B CN 109040624B CN 201811035574 A CN201811035574 A CN 201811035574A CN 109040624 B CN109040624 B CN 109040624B
Authority
CN
China
Prior art keywords
pixel
row
photosensitive pixels
photosensitive
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811035574.7A
Other languages
English (en)
Other versions
CN109040624A (zh
Inventor
徐辰
邵泽旭
陈碧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SmartSens Technology Shanghai Co Ltd
Original Assignee
Siteway Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siteway Shanghai Electronic Technology Co ltd filed Critical Siteway Shanghai Electronic Technology Co ltd
Priority to CN201811035574.7A priority Critical patent/CN109040624B/zh
Publication of CN109040624A publication Critical patent/CN109040624A/zh
Application granted granted Critical
Publication of CN109040624B publication Critical patent/CN109040624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

本发明提供一种像素电路，所述像素电路包括多个按行和列排列的像素单元构成的像素阵列，每个像素单元包括具有共享结构的两路感光像素；每个所述像素单元的两路感光像素设置于同一列的相邻两行；相邻两列的两个所述像素单元分别只有一路感光像素设置于同一行；所述相邻两列的两个所述像素单元中相同颜色的感光像素分别设置在所述相邻两列且设置在相邻两行，相邻两行感光像素沿着行方向中心线对称设置；所述每个像素单元包括复位晶体管和源极跟随晶体管。本发明还提供一种像素电路的读取方法。

Description

像素电路及读取方法
技术领域
本发明涉及图像传感器技术领域，尤其涉及一种感光像素交错式布置的图像传感器像素电路及读取方法。
背景技术
随着高端智能手机的普及，CMOS图像传感器正在向高分辨率发展。为了满足一定的镜头尺寸，例如1/3.2inch、1/4inch，达到高分辨率，像素就要采用更小面积的设计。目前市面上常用的5M和8M传感器的像素大小为1.75μm或1.4μm。在像素电路小型化的过程中，会遇到各种各样的技术问题，除了如何提高低光照感度的问题，另一个关键问题是如何提高整个像素阵列的色彩和亮度的均匀性。分辨率越大、像素越小，这个问题就越严重。为了提高光照感度，像素电路可采用共享结构的方式，这样会导致相同颜色Gr、Gb两个像素的版图设计的不对称性，由此会在像素阵列产生象棋板固定噪声(check board noise pattern)。
图1为现有技术中采用共享结构的像素电路版图结构，图1中所示的版图结构会导致相同颜色Gr、Gb两个感光像素的版图布置结构呈现不对称性，这样会在像素阵列将会产生象棋板固定噪声。通常解决这个问题的方法是在后端采用数字算法对Gr、Gb两个像素进行补偿，但是这种做法不但会增加后端数字部分算法的复杂度和芯片设计面积，而且在补偿的准确性和可适应性上(比如说镜头角度的偏差)不能得到很好的处理。
因此，如何从本质上解决同一颜色感光像素在电路版图中的不对称性设计给高分辨率CMOS传感器性能所带来的问题，提高像素电路设计中的匹配性，是本发明提出具有新颖性和创新性解决方案的初衷。
发明内容
本发明的目的在于提供一种像素电路及读取方法，解决现有技术中采用共享结构的像素电路中存在的同一颜色感光像素版图不对称设置所产生的象棋板固定噪声问题。
本发明提供一种像素电路，所述像素电路包括多个按行和列排列的像素单元构成的像素阵列，每个像素单元包括具有共享结构的两路感光像素，其特征在于：
所述每个像素单元的两路感光像素设置于同一列的相邻两行；
相邻两列的两个所述像素单元分别只有一路感光像素设置于同一行；
其中，所述相邻两列的两个所述像素单元中相同颜色的感光像素分别设置在所述相邻两列且设置在相邻两行，相邻两行感光像素沿着行方向中心线对称设置；
所述每个像素单元包括复位晶体管和源极跟随晶体管，所述具有共享结构的两路感光像素共享所述复位晶体管和所述源极跟随晶体管；所述每个像素单元的两路感光像素沿所述源极跟随晶体管对称设置；
所述感光像素为光电二极管及连接到所述光电二极管的传输晶体管，用于将所述光电二极管光电效应产生的电荷转移到所述像素单元的浮动扩散点；
可选的，相邻两列的两个所述像素单元为拜耳格式(Bayer Pattern)设置，一个像素单元包括具有共享结构的R(红)感光像素和Gb(绿)感光像素；另一个像素单元包括具有共享结构的Gr(绿)感光像素和B(蓝)感光像素；所述Gb感光像素和B感光像素设置于同一行或者所述Gr感光像素和R感光像素设置于同一行；
可选的，所述R感光像素和Gb感光像素沿其所共享的源极跟随晶体管对称设置；所述Gr感光像素和B感光像素沿其所共享的源极跟随晶体管对称设置；
可选的，所述像素电路可用于半行读取的模式，在每一行像素读取过程中，可对行控制电路进行设置，采用不同行的控制信号实现半行读取；
可选的，所述像素电路还包括二选一开关电路，连接到输出列线，用于选择相同颜色像素信号到同一列读出通道输出；
可选的，所述像素电路可用于一行(整行)读取的模式，所述像素电路包括列切换开关电路，连接到所述像素单元的相应列线，用于保证相同颜色的像素从同一列读出通道输出；
可选的，所述每个像素单元中的复位晶体管漏极连接行选择控制信号，用于控制所述像素电路的行选择输出；
本发明还提供一种像素电路的读取方法，所述像素电路包括多个按行和列排列的像素单元构成的像素阵列，每个像素单元包括具有共享结构的两路感光像素，所述每个像素单元的两路感光像素设置于同一列的相邻两行，相邻两列的两个所述像素单元分别只有一路感光像素设置于同一行；所述相邻两列的两个所述像素单元中相同颜色的感光像素分别设置在所述相邻两列且在相邻两行，相邻两行感光像素沿着行方向中心线对称设置，所述读取方法包括：
半行读取所述像素电路的阵列中一行感光像素，输出至相应列线；
半行读取下一相邻行的感光像素并输出至相应列线；
循环上述步骤，直至读取结束；
其中，根据读取方式对每一行中的感光像素的复位控制信号和行选择控制信号进行设置，实现对每一行中的感光像素的读取控制，所述每一行中的感光像素的复位控制信号设置为相同或不同，所述每一行中的感光像素的行选择控制信号设置为相同或不同；
进一步地，所述半行读取为先读取偶数列再读取奇数列，或先读取奇数列再读取偶数列；
进一步地，所述半行读取在读取下一相邻行时，先读取奇数列再读取偶数列，或先读取偶数列再读取奇数列；
进一步地，所述像素单元包括复位晶体管和源极跟随晶体管，所述复位晶体管的漏极连接所述行选择控制信号，控制所述像素电路的行选择输出；
进一步地，所述像素电路包括二选一开关电路，用于选择相同颜色像素信号到同一列读出通道输出。
在本发明提供的像素电路及像素电路的读取方法，采用具有共享结构的感光像素的像素单元，对像素电路中相邻两列的两个像素单元版图结构进行创新的交错式布局设置，使得像素电路在不影响读取速度和低光照感度的基础上，同一颜色感光像素，例如Gr，Gb两个感光像素的版图设计完全一致。能有效解决现有像素电路设计中相同颜色感光像素因版图结构不对称和读取电路不同导致的信号差异，从而避免像素阵列产生的象棋板固定噪声的问题，进一步提高像素电路的性能。
附图说明
图1为现有技术中采用拜尔格式的像素单元版图结构示意图；
图2为现有技术中采用两路感光像素共享结构的像素电路图；
图3为本发明给出的采用拜尔格式的像素电路版图结构示意图；
图4为本发明给出的像素阵列电路图；
图5为图4中给出的像素阵列电路时序图；及
图6为本发明提出的像素电路读取输出的开关电路示意图。
具体实施方式
以下结合各个附图对本发明提出的内容进行详细的说明。图2为现有技术中采用两路感光像素共享结构的像素电路图，如图2中所示，光电二极管PD1和传输晶体管TX1构成第一感光像素，光电二极管PD2和传输晶体管TX2构成第二感光像素。第一感光像素和第二感光像素为共享结构，其连接到并共享复位晶体管RST和源极跟随晶体管SF，像素电路的输出从源极跟随晶体SF的源极输出至列线(pixel out)。多路感光像素采用共享结构，可在较小像素单元中提高低光照感度。采用共享结构的像素电路的版图在设计中通常采用如图1中所示的布置方式，尤其是在采用拜尔格式的图像传感器设计上。
图3为本发明给出的像素电路版图结构示意图，以拜尔格式为例，如图3中所示，Gr感光像素和B感光像素构成共享结构，其共享复位晶体管RST和源极跟随晶体管SF，构成第一像素单元。Gb感光像素和R感光像素(非图3中所列出的R)构成共享结构，此处所描述的R感光像素是指图3中与Gb感光像素连接并共享其所连接的源极跟随晶体管SF，位于Gb感光像素及连接的源极跟随晶体管SF的下方，R感光像素下方还布置有复位晶体管RST。Gb感光像素和R感光像素及其共享连接的复位晶体管RST和源极跟随晶体管SF构成第二像素单元。第一像素单元和第二像素单元的设置于相邻的两列，第一像素单元中的B感光像素和第二感光像素单元的Gb设置于同一行。第一像素单元的Gr感光像素设置于B感光像素相邻的上一行；第二像素单元的R感光像素设置于Gb感光像素相邻的下一行。相同颜色的Gr和Gb设置在相邻两列，且不在同一行。如图中所示，在像素电路的版图设计上，相邻行的感光像素沿着行方向中心线对称设置。在具体的版图设计中，相同颜色的Gr和Gb感光像素设计完全一致。这样的版图设计方式，能有效保证相同颜色的绿光像素一致性，避免了像素电路的阵列产生象棋板固定噪声的问题。图3仅为本发明所提供的像素电路阵列中的一部分，可根据图3中所示的版图结构设置方式向四周扩展为像素电路阵列的布局设计。
图4为本发明提出的图3所示的像素电路版图结构相应的像素电路阵列，
图5为图4所示的像素电路阵列半行读取的时序图。以下结合图4和图5对本发明给出的像素电路的读取方法作进一步的说明：
以第n行为例，本实施例中n实际代表2行，分别为偶数行和奇数行，Gb感光像素对应于TX1，B感光像素对应于TX2，Gr感光像素对应于TX3，R感光像素对应于TX4。感光像素Gb和B分别属于两列中的两个像素单元，且Gb和B设置在同一偶数行(EVEN)。RS<n>置为高电平，RST<n-1>置为高电平，电路复位，RST<n-1>置为低电平，输出初始电压信号Vrst1，TX1高电平导通，Gb感光像素将电荷转移输出，TX1低电平关闭后，输出像素信号Vsig1至列线(Bitline0<n>；RS<n>置为高电平，RST<n>高电平导通，电路复位，RST<n>置为低电平，输出初始电压信号Vrst2，TX2高电平导通，B感光像素将电荷转移输出，TX2低电平关闭，输出像素信号Vsig2至列线(Bitline1<n>)。RS<n>置为高电平，RST<n>为高电平，电路复位，RST<n>置为低电平，输出初始电压信号Vrst3，TX3高电平导通，Gr感光像素将电荷转移输出，TX3低电平关闭，输出像素信号Vsig3至列线(Bitline1<n>)；RS<n+1>置为高电平，RST<n>为高电平，电路复位，RST<n>置为低电平，输出初始电压信号Vrst4，TX4高电平导通，R感光像素将电荷转移输出，TX4低电平关闭，输出像素信号Vsig4至列线(Bitline0<n>)。通过对上述读取的电压信号进行相关运算，Vout＝Vsig-Vrst，得到像素电路输出的像素信号。本实施例中，感光像素B和Gr为一个像素单元的共享结构，感光像素Gb和R并非属于共享结构的同一像素单元，感光像素Gb和其同一列相邻上一行的R感光像素为共享结构的同一像素单元；R感光像素与其同一列相邻下一行的Gb感光像素为共享结构的同一像素单元。
图4和图5给出的实施例中，采用相同的复位控制信号RST<n>和不同的行选择控制信号RS<n>和RS<n+1>对设置于同一行的Gr和R感光像素进行读取控制；采用不同的复位控制信号RST<n-1>和RST<n>和相同的行选择控制信号RS<n>对设置于同一行的Gb和B感光像素进行读取控制。在具体的电路设计中，需要根据应用对行控制电路进行设置，以准确实现半行读取。
为保证相同颜色像素信号从同一列读出通道输出，图6给出了像素电路读取输出的开关电路示意图。如图中G2(绿色像素2)所示，位线0和位线1连接到一个二选一开关电路，根据设置选择相同颜色的像素输出至同一列读出通道输出。图中记载了拜尔格式的四路像素输出分别连接到二选一开关电路以选择不同列线输出，以保证相同颜色，如绿色像素信号输出至同一列读出通道。由于在本发明给出的像素电路中，不同颜色的感光像素位于不同的列，在采用一行读出模式时，可根据应用设置列切换开关电路，对相同颜色的像素列输出进行切换，以保证相同颜色的像素信号从同一列读出通道输出。
本发明各附图及实施例所描述的像素电路，可应用于各种类型图像传感器中，例如FSI(Frontside Illumination，前照式)图像传感器，或BSI(Backside Illumination，背照式)图像传感器。同时，还可以用于包括全局曝光读取模式的图像传感器等。
本发明给出的实施例及附图，是为了说明的目的，在不背离本发明更广泛的主旨和范围下，不同形式的等效修改是可行的。根据上述详细的说明可对本发明实施例进行修改。用于权利要求中的术语不应解释为限定于本发明具体实施内容和权利要求部分中所揭露的具体实施例。相反地，权利要求中完整确定的范围应解释为根据权利要求解释确立的声明。本发明的说明书和附图应被看作是解释性的，而不是约束性的。

Claims (12)

1.一种像素电路，所述像素电路包括多个按行和列排列的像素单元构成的像素阵列，每个像素单元包括具有共享结构的两路感光像素，其特征在于：
所述每个像素单元的两路感光像素设置于同一列的相邻两行；
相邻两列的两个所述像素单元分别只有一路感光像素设置于同一行；
其中，所述相邻两列的两个所述像素单元中相同颜色的感光像素分别设置在所述相邻两列且在相邻两行，相邻两行感光像素沿着行方向中心线对称设置；
其中，所述每个像素单元包括复位晶体管和源极跟随晶体管，所述具有共享结构的两路感光像素共享所述复位晶体管和所述源极跟随晶体管；
其中，所述复位晶体管的漏极连接到行选择控制信号，用于控制所述像素电路的行选择输出。
2.根据权利要求1所述的像素电路，其特征在于，所述感光像素包括光电二极管及连接到所述光电二极管的传输晶体管。
3.根据权利要求1所述的像素电路，其特征在于，所述相邻两列的两个所述像素单元为拜耳格式设置，一个像素单元包括具有共享结构的R感光像素和Gb感光像素；另一个像素单元包括具有共享结构的Gr感光像素和B感光像素；所述Gb感光像素和B感光像素设置于同一行或者所述Gr感光像素和R感光像素设置于同一行。
4.根据权利要求1或2所述的像素电路，其特征在于，所述每个像素单元还包括第三感光像素和第四感光像素，与所述两路感光像素构成四路共享结构的像素单元。
5.根据权利要求1所述的像素电路，其特征在于，所述像素电路为半行读取模式。
6.根据权利要求5所述的像素电路，其特征在于，所述像素电路包括二选一开关电路，连接到输出列线，用于选择相应的列线输出至同一列读出通道。
7.根据权利要求1所述的像素电路，其特征在于，所述像素电路为一行读取模式，所述像素电路包括列切换开关电路，连接到相应输出列线，用于相同颜色的像素信号从同一列读出通道输出。
8.一种根据权利要求1所述的像素电路的读取方法，所述读取方法包括：
半行读取所述像素电路的阵列中一行感光像素，输出至相应列线；
半行读取下一相邻行的感光像素并输出至相应列线；
循环上述步骤，直至读取结束；
其中，根据读取方式对每一行中的感光像素的复位控制信号和行选择控制信号进行设置，实现对每一行中的感光像素的读取控制，所述每一行中的感光像素的复位控制信号设置为相同或不同，所述每一行中的感光像素的行选择控制信号设置为相同或不同。
9.根据权利要求8所述的像素电路的读取方法，其特征在于，所述半行读取为先读取偶数列再读取奇数列，或先读取奇数列再读取偶数列。
10.根据权利要求9所述的像素电路的读取方法，其特征在于，所述半行读取在读取下一相邻行时，先读取奇数列再读取偶数列，或先读取偶数列再读取奇数列。
11.根据权利要求8所述的像素电路读取方法，其特征在于，所述像素单元包括复位晶体管和源极跟随晶体管，所述复位晶体管的漏极连接所述行选择控制信号，控制所述像素电路的行选择输出。
12.根据权利要求8所述的像素电路读取方法，其特征在于，所述像素电路包括二选一开关电路，用于选择相应的列线输出至同一列读出通道。
CN201811035574.7A 2018-09-06 2018-09-06 像素电路及读取方法 Active CN109040624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811035574.7A CN109040624B (zh) 2018-09-06 2018-09-06 像素电路及读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811035574.7A CN109040624B (zh) 2018-09-06 2018-09-06 像素电路及读取方法

Publications (2)

Publication Number Publication Date
CN109040624A CN109040624A (zh) 2018-12-18
CN109040624B true CN109040624B (zh) 2021-01-05

Family

ID=64624264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811035574.7A Active CN109040624B (zh) 2018-09-06 2018-09-06 像素电路及读取方法

Country Status (1)

Country Link
CN (1) CN109040624B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113242367B (zh) * 2021-04-28 2022-09-16 京东方科技集团股份有限公司 感光电路、电子设备、感光电路的驱动方法及装置
CN115002371A (zh) 2022-05-31 2022-09-02 成都微光集电科技有限公司 像素处理电路及其读取方法、图像传感器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101426066A (zh) * 2007-11-01 2009-05-06 佳能株式会社 固态成像装置及其驱动方法、照相机和复印机
CN102595057A (zh) * 2012-02-27 2012-07-18 北京思比科微电子技术股份有限公司 Cmos图像传感器像素及其控制时序
CN103139498A (zh) * 2013-03-21 2013-06-05 北京思比科微电子技术股份有限公司 Cmos图像传感器的像素单元及cmos图像传感器
CN103458197A (zh) * 2013-08-08 2013-12-18 长春长光辰芯光电技术有限公司 图像传感器及像素拼接阵列的串亚像元读取方法
CN103607547A (zh) * 2013-12-09 2014-02-26 江苏思特威电子科技有限公司 镜像像素成像装置及其成像方法
CN104052954A (zh) * 2013-03-15 2014-09-17 索尼公司 图像处理设备及图像处理方法
CN108462841A (zh) * 2018-03-21 2018-08-28 上海晔芯电子科技有限公司 像素阵列及图像传感器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060131508A (ko) * 2005-06-16 2006-12-20 삼성전자주식회사 미러 대칭 구조의 픽셀배열
KR100635507B1 (ko) * 2005-08-12 2006-10-17 삼성에스디아이 주식회사 유기전계발광표시장치
KR20080104589A (ko) * 2007-05-28 2008-12-03 삼성전자주식회사 Ｇｒ/Ｇｂ 감도 차이를 제거할 수 있는 씨모스 이미지센서의 배치구조 및 배치방법
US20130070134A1 (en) * 2011-09-16 2013-03-21 Boyd Fowler Low Noise CMOS Pixel Array
KR102171022B1 (ko) * 2014-05-14 2020-10-28 삼성전자주식회사 픽셀 간 간섭 영향을 개선한 이미지 센서
US9774801B2 (en) * 2014-12-05 2017-09-26 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
CN104617129A (zh) * 2015-02-05 2015-05-13 京东方科技集团股份有限公司 一种显示面板、掩模板和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101426066A (zh) * 2007-11-01 2009-05-06 佳能株式会社 固态成像装置及其驱动方法、照相机和复印机
CN102595057A (zh) * 2012-02-27 2012-07-18 北京思比科微电子技术股份有限公司 Cmos图像传感器像素及其控制时序
CN104052954A (zh) * 2013-03-15 2014-09-17 索尼公司 图像处理设备及图像处理方法
CN103139498A (zh) * 2013-03-21 2013-06-05 北京思比科微电子技术股份有限公司 Cmos图像传感器的像素单元及cmos图像传感器
CN103458197A (zh) * 2013-08-08 2013-12-18 长春长光辰芯光电技术有限公司 图像传感器及像素拼接阵列的串亚像元读取方法
CN103607547A (zh) * 2013-12-09 2014-02-26 江苏思特威电子科技有限公司 镜像像素成像装置及其成像方法
CN108462841A (zh) * 2018-03-21 2018-08-28 上海晔芯电子科技有限公司 像素阵列及图像传感器

Also Published As

Publication number Publication date
CN109040624A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
US7688373B2 (en) Solid-state imaging device with specific contact arrangement
US9241117B2 (en) Image pickup apparatus
US11134210B2 (en) Image sensors with optimized control of transfer transistors and electronic apparatuses including the same
CN111312736B (zh) 成像装置和电子设备
CN1877667B (zh) 像素驱动电路及其驱动方法
CN102347340B (zh) 固态成像装置及其制造方法以及成像设备
CN110444550B (zh) 包括额外传输门和额外浮置扩散区域的图像传感器
US20110080493A1 (en) Solid-state image sensor and image sensing apparatus
US20060231739A1 (en) Pattern layout of CMOS image sensor
KR20150077996A (ko) Tfa 기반의 시모스 이미지 센서 및 그 동작방법
CN102157531A (zh) 固体摄像装置、相机、成像器件、电子装置、驱动方法及制造方法
US9294693B1 (en) Image sensor with pixel units having interleaved photodiodes
CN109040624B (zh) 像素电路及读取方法
KR20210066048A (ko) 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법
CN101819981B (zh) 固态摄像装置及其制造方法以及电子设备
KR102490299B1 (ko) 이미지 센싱 장치 및 그의 구동 방법
JP2006050403A (ja) 固体撮像装置
US20240114262A1 (en) Image sensor
US20230032117A1 (en) Image sensing device
KR20230019775A (ko) 이미지 센싱 장치
CN118156278A (zh) 图像传感器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 612, 6th floor, No. 111 Building, Xiangke Road, Shanghai Pudong New Area Free Trade Pilot Area, 201203

Applicant after: STEVE (SHANGHAI) ELECTRONIC TECHNOLOGY CO., LTD

Address before: Room 612, 6th floor, No. 111 Building, Xiangke Road, Shanghai Pudong New Area Free Trade Pilot Area, 201203

Applicant before: Shanghai Ye Core Electronic Technology Co. Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 612, 6th floor, No. 111 Building, Xiangke Road, Shanghai Pudong New Area Free Trade Pilot Area, 201203

Patentee after: Starway (Shanghai) Electronic Technology Co.,Ltd.

Address before: Room 612, 6th floor, No. 111 Building, Xiangke Road, Shanghai Pudong New Area Free Trade Pilot Area, 201203

Patentee before: Siteway (Shanghai) Electronic Technology Co.,Ltd.