CN209390199U - 图像传感器和成像系统 - Google Patents

图像传感器和成像系统 Download PDF

Info

Publication number
CN209390199U
CN209390199U CN201822034985.6U CN201822034985U CN209390199U CN 209390199 U CN209390199 U CN 209390199U CN 201822034985 U CN201822034985 U CN 201822034985U CN 209390199 U CN209390199 U CN 209390199U
Authority
CN
China
Prior art keywords
voltage level
circuit
voltage
transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822034985.6U
Other languages
English (en)
Inventor
R·马杜罗维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN209390199U publication Critical patent/CN209390199U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本公开涉及图像传感器和成像系统。本实用新型公开了一种图像传感器，所述图像传感器可包括像素阵列，以及模拟和数字电路。所述阵列中的所述像素可响应于入射光而生成图像信号。所述图像传感器可还包括电源电路和对应的电压轨结构，其提供电压电平以操作所述像素阵列、所述模拟电路和所述数字电路。所述电源电路可提供低电压、高电压和中间电压电源轨。所述模拟电路可在由中间电压电平和高电压电平之间的电压限定的电压电平域中操作。所述数字电路可在由低电压电平和所述中间电压电平之间的电压限定的电压电平域中操作。在这样的配置中，模拟和数字电路均可被提供有低电压晶体管，所述低电压晶体管在区域和功耗方面更加有效并且更加可扩展。

Description

图像传感器和成像系统
技术领域
本实用新型整体涉及成像设备，并且更具体地讲，涉及具有低电压晶体管的成像设备。
背景技术
图像传感器常在电子设备，诸如移动电话、相机和计算机中用来捕获图像。在典型布置中，电子设备设置有被布置成像素行和像素列的图像像素阵列。通常将电路耦接到各个像素列以读出来自图像像素的模拟图像信号。电源(例如，电压源)用于向图像像素提供电源电压以驱动电路。
驱动电路可包括形成模拟电路和数字电路的晶体管。因此，直接耦接到像素阵列的模拟电路中的晶体管应当耐受高电压(即，应当处理最大图像像素电压)，从而需要具有高栅极、漏极和源极电压容差的晶体管。由于需要处理从0V到最大图像像素电压的高电压，这些晶体管耗费更多的管芯区域并且具有更低的可扩展性，该最大图像像素电压是不可扩展的。在混合信号应用中，由于模拟电路限制，使用用于数字电路的最先进的工艺技术并不经济。
因此，期望能够为成像设备提供用于模拟电路的低电压晶体管。
实用新型内容
根据本实用新型的一个方面，提供有一种图像传感器，包括：图像像素，所述图像像素被配置为响应于入射光来生成模拟图像信号；读出电路，所述读出电路被配置为在由第一电压电平和第二电压电平之间的第一组电压限定的第一电压域中操作，其中所述图像像素经由像素输出线耦接到所述读出电路；和处理电路，所述处理电路被配置为在由所述第二电压电平和第三电压电平之间的第二组电压限定的第二电压域中操作，其中所述读出电路经由图像输出路径耦接到所述处理电路。
优选地，所述第一电压电平处于高于所述第二电压电平的电压，并且所述第二电压电平处于高于所述第三电压电平的电压。
优选地，所述读出电路包括晶体管，所述晶体管仅接收具有所述第一电压电平和所述第二电压电平之间的电压的信号。
优选地，所述读出电路中的所述晶体管具有相应的衬底体端子，所述衬底体端子被偏置到所述第一电压电平和所述第二电压电平中的一个。
优选地，所述处理电路包括晶体管，所述晶体管仅接收具有所述第二电压电平和所述第三电压电平之间的电压的信号，并且其中所述处理电路中的所述晶体管具有相应的衬底体端子，所述衬底体端子被偏置到所述第一电压电平和所述第二电压电平中的一个。
优选地，所述读出电路包括模拟电路并且被配置为接收所述模拟图像信号并将所述模拟图像信号转换为数字图像数据，其中所述处理电路包括数字电路并且被配置为从所述读出电路接收所述数字图像数据，并且其中所述读出电路包括采样和保持电路，并且所述采样和保持电路被配置为接收与所述第二电压电平处于相同电压的参考电压。
优选地，图像传感器还包括：电源电路，所述电源电路被配置为经由第一电源轨将所述第一电压电平提供给所述读出电路，经由第二电源轨将所述第二电压电平提供给所述读出电路，经由第三电源轨将所述第三电压电平提供给所述处理电路，其中所述电源电路被配置为经由所述第二电源轨将所述第二电压电平提供给所述处理电路。
根据本实用新型的一个方面，提供有一种成像系统，包括：中央处理单元；存储器；至少一个透镜；图像传感器像素阵列，其中所述至少一个透镜使图像光聚焦到所述图像传感器像素阵列上，并且其中图像传感器像素被配置为响应于所述图像光而生成模拟图像信号；读出电路，所述读出电路耦接到所述图像传感器像素阵列并且被配置为在第一电压电平域中操作，其中所述第一电压电平域包括中间电压电平，所述中间电压电平限定所述第一电压电平域中的最小电压电平；和处理电路，所述处理电路耦接到所述读出电路并且被配置为在第二电压电平域中操作，其中所述第二电压电平域包括中间电压电平，所述中间电压电平限定所述第二电压电平域中的最大电压电平。
优选地，成像系统还包括：第一电源轨，所述第一电源轨被配置为向所述读出电路提供第一电压电平；和第二电源轨，所述第二电源轨被配置为向所述读出电路提供第二电压电平，其中所述第一电压电平域由所述第一电压电平和所述第二电压电平之间的电压限定，并且所述第二电压电平包括所述中间电压电平。
优选地，成像系统还包括：第三电源轨，所述第三电源轨被配置为向所述处理电路提供第三电压电平，其中所述第二电源轨被配置为向所述处理电路提供所述第二电压电平，并且所述第二电压电平域由所述第二电压电平和所述第三电压电平之间的电压限定，并且其中所述第三电压电平包括地电压电平，并且所述第二电压电平包括高于所述地电压电平的电压电平。
一个实施例已经解决了技术问题中的至少一个并且实现了本实用新型的相应的有利效果。
附图说明
图1为根据一个实施方案的示例性电子设备的示意图，该电子设备具有图像传感器和处理电路以便使用图像像素阵列捕获图像。
图2为根据一个实施方案的耦接到模拟电路和数字电路的示例性像素阵列的示意图。
图3为根据一个实施方案的示例性晶体管的示意图。
图4为根据一个实施方案的具有使用由高电压轨、低电压轨和中间电压轨提供的电压的电路的示例性图像传感器的框图。
图5A和图5B为根据一个实施方案的图4所示类型的图像传感器中的模拟电路和数字电路内的示例性低电压晶体管的示意图。
图6为根据一个实施方案的模拟电路和数字电路沿着其耦接的示例性像素信号输出路径的框图。
图7为根据一个实施方案的模拟电路和数字电路沿着其耦接的示例性像素信号输出路径的电路图。
图8为根据一个实施方案的具有不同电压域的示例性像素信号输出路径的电路图。
图9为根据一个实施方案的可采用图1至图8的实施方案中的一些的示例性处理器系统的框图。
具体实施方式
本实用新型的实施方案涉及具有低电压晶体管的电子设备和图像传感器。电子设备，诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如，将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量(如，数百或数千或更多) 的像素。典型的图像传感器可例如具有数十万或数百万像素(如，数兆像素)。图像传感器可包括控制电路(诸如，用于操作图像像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件所产生的电荷相对应。
图1为示例性成像系统(诸如，电子设备)的示意图，该成像系统使用图像传感器捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、移动电话、平板计算机、网络相机、摄像机、视频监控系统、汽车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需的成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应的图像传感器16。透镜 14可包括固定透镜和/或可调透镜，并且可包括形成于图像传感器16的成像表面上的微透镜。在图像捕获操作期间，可通过透镜14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成要提供给存储和处理电路18的对应的数字图像数据的电路。如果需要，相机模块12可设置有透镜14的阵列和对应图像传感器16的阵列。
存储和处理电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的组件(如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线和/或无线通信路径将经过处理的图像数据提供给外部设备(如，计算机、外部显示器或其他设备)。
处理电路18可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据形成、调节白平衡和曝光、实现视频图像稳定、脸部检测等。如果需要，图像传感器16和集成电路18可以在公共集成电路上实现。使用单个集成电路来实现图像传感器16和处理电路18可有助于降低成本。如果需要，图像传感器16和处理电路18可使用单独的集成电路来实现。
如图2所示，图像传感器16可包括具有布置成行和列的图像传感器像素22(有时在本文中称为图像像素或像素)的像素阵列20。阵列20可包括例如数百或数千行以及数百或数千列的图像传感器像素22。图像像素22可包括一个或多个光敏区，以响应于图像光而生成电荷。图像像素22内的光敏区可成行成列地布置在阵列20上。图像阵列20可设置有滤色器阵列，该滤色器阵列具有多个滤色器元件以允许单个图像传感器对不同颜色的光进行采样。例如，诸如阵列20中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的红色、绿色和蓝色图像传感器像素对对应的红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由重复的2×2个图像像素的单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适的实例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是示例性的，并且一般来讲，可在任何所需数量的图像像素22上方形成任何所需颜色和任何所需图案的滤色器元件。
另外，阵列20可包括不从入射光收集图像信号的光学暗像素(例如，黑色像素)。暗像素可使用屏蔽结构屏蔽入射光。可使用任何合适的屏蔽结构来防止入射光到达暗像素的光敏区。作为另外一种选择，可使用任何期望的方法来禁用暗像素上的光敏区，以使暗像素对入射光不敏感。暗像素可用于数字校正和/或用作围绕有源像素的物理保护带。作为另外一种选择，暗像素可以任何期望的图案形成。
图像传感器16可还包括控制和处理电路24。控制电路24可耦接到行控制电路26和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路26可从控制电路24接收行地址，并且通过行控制路径30将对应的行控制信号，诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素22。行控制电路26可包括定时发生电路、升压器电路、行驱动器电路、偏置电路，以及使行控制电路26能够在对应的高电压和低电压下生成合适的行控制信号的其他合适的电路。如果需要，偏置电路和定时发生电路可被包括在控制和处理电路24内，因为偏置电路和定时发生电路与行式电路(例如，升压器电路和行驱动器电路)和列式电路(例如，读出电路28中的ADC电路) 通信。定时发生电路可耦接到读出电路28以生成用于操作图像像素22的定时控制信号(例如，在图像信号读出期间的定时控制信号)。定时发生电路可还耦接到行驱动器电路，以用于根据期望操作的定时时间表来中继各种控制信号(例如，源极跟随器晶体管控制信号、转移晶体管控制信号等)。
可将一根或多根导线(诸如，列线32)耦接至阵列20中的像素22的每一列。列线32可用于从像素22读出图像信号以及用于将偏置信号(如，偏置电流或偏置电压)提供给像素22。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的像素行，并且可沿列线32读出由该像素行中的图像像素22产生的图像信号。
图像读出电路28可通过列线32接收图像信号(如，由像素22产生的模拟像素值)。图像读出电路28可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样保持电路、放大器电路、模数转换器(ADC)电路(诸如电路34)、偏置电路、列存储器、用于选择性启用或禁用列电路的锁存电路、或者耦接至阵列20中的一个或多个像素列以用于操作像素22以及用于读出来自像素22的图像信号的其他电路。读出电路28中的ADC电路34可将从阵列20接收的模拟像素值转换成对应的数字像素值(有时称为数字图像数据或数字像素数据)。ADC电路34下游的电路可进一步处理数字像素数据。图像读出电路28可针对一个或多个像素列中的像素将数字像素数据提供给控制和处理电路24和/或处理器18(图1)。例如，数字相关双采样处理可发生在ADC电路34的下游。这仅仅是示例性的，如果需要，其他处理操作可在ADC电路34的下游或上游进行。
图2的图像传感器16仅仅是示例性的。为了清楚起见，在图2中省略图像传感器16(图1)内的一些特征结构。如果需要，附加特征结构可还包括在图像传感器16内以提供附加功能。
如结合图2所述，模拟电路(例如，在列读出电路28中)可读出由阵列20生成的模拟像素信号，转换电路(例如，在列读出电路28中)可将模拟像素信号转换为数字像素数据，并且数字处理电路(例如，在控制和处理电路24中)可对数字像素数据(例如，在数字域中)执行处理。模拟电路可直接从阵列20接收模拟像素信号(例如，像素的输出线32可具有到模拟电路的直接连接)。因此，模拟电路中的电路应当被配置为处理来自像素的高电压信号(例如，处理最大像素电压(即，高电压电平)，该最大像素电压是像素的钉扎光电二极管的钉扎电压以及被存储为像素的浮动扩散区中的信号的电压的总和)。
作为一个示例，如果由线32承载的最大像素电压是2.5V，则模拟电路中的晶体管应被配置为在2.5V电压环境下操作(例如，被配置为在任何给定晶体管的栅极端子或源极-漏极端子处接收2.5V电压)。图3示出可在模拟电路中使用的一对示例性互补金属氧化物半导体(CMOS)晶体管(例如，n 沟道MOS(NMOS)晶体管40和p沟道MOS(PMOS)晶体管42)。NMOS晶体管40可具有栅极区、体区、第一源极-漏极区和第二源极-漏极区，其中每个可在相应端子处被偏置或供应有给定电压。晶体管40的栅极端子可被供应有0V和2.5V之间的电压(例如，栅极电压VG)，而第一源极-漏极端子 (例如，源极端子)和体(例如，衬底、阱)端子被偏置到0V。晶体管40 的第二源极-漏极端子可被供应有期望电压以操作晶体管40(例如，当晶体管40被激活时，当栅极电压VG大于阈值电压时等)。PMOS晶体管42可还包括栅极区、体区、第一源极-漏极区和第二源极-漏极区，其中每个可在相应端子处被偏置或供应有给定电压。晶体管42的栅极端子可被供应有0V 和2.5V之间的电压，而晶体管42的第一源极-漏极端子(例如，源极端子) 和体端子被偏置到2.5V。晶体管42的第二源极-漏极端子可被供应有期望电压以操作晶体管42。
然而，为了使模拟电路中的晶体管(诸如晶体管40和42)具有耐受施加的栅极电压(例如，适当的栅极氧化物击穿电压、栅极氧化物厚度)和施加的源极和漏极电压(例如，适当的晶体管沟道长度、结击穿电压)的击穿电压参数，晶体管40和42将具有高区域成本和高功耗成本。例如，相比之下，数字电路可具有被配置为处理1.2V电压电平的晶体管，而模拟电路可具有被配置为处理2.5V电压电平的晶体管，这需要具有较厚栅极氧化物厚度的大得多的晶体管。另外，在这样的情况下，模拟电路和数字电路需要不同尺寸的晶体管，这进一步增加了制造复杂性和制造成本。随着晶体管缩小到越来越小的尺寸，高电压晶体管(例如，2.5V晶体管)的这些问题被放大。因此，可能期望提供与图像传感器中的模拟电路和数字电路具有相同尺寸的低电压晶体管。
图4示出有助于在图像传感器中的模拟和数字电路中使用低电压晶体管的示例性电源方案或架构。如图4所示，图像传感器16可包括电源电路 48，该电源电路供应电源线50(有时在本文中称为电源轨或电压源轨)，该电源线向图像传感器16内的电路提供电压电平V1；电源线52，该电源线向图像传感器16内的电路提供电压电平V2；和电源线54，该电源线向图像传感器16内的电路提供电压电平V3。作为一个示例，电压电平V1可处于低于电压电平V2的电压，该电压电平V2处于低于电压电平V3的电压电平。在该配置中，电源线50可被称为低电源轨，该低电源轨提供低电压电平(例如，地电压)，电源线54可被称为高电源轨，该高电源轨提供高电压电平(例如，模拟供电电压、模拟像素信号的最大电压等)，电源线52可被称为中间电源轨，该中间电源轨提供低电压电平和高电压电平之间的中间电压电平。例如，中间电压电平可以是低电压电平和高电压电平的平均值。如果需要，中间电压电平可以是低电压电平和高电压电平之间的任何期望电压电平。
图像传感器16可包括模拟电路56和数字电路58。模拟电路56可包括采样和保持电路、比较器电路、放大器电路、转换电路(例如，模数(ADC) 电路)等。作为一个示例，图2中的列电路28可包括模拟电路56的部分。如果需要，模拟电路56的部分可形成在列电路28之外(例如，对于模拟处理操作在图2中的处理电路24中，在图2中的行电路26中等)。模拟电路56可包括晶体管和其他电路，其接收电源电压并且在高电压电平和低电压电平(有时在本文中称为参考电压电平)之间的电压范围内操作。如图4所示，模拟电路56可接收电压电平V2作为参考供电电压电平，并且接收电压电平 V3作为高供电电压电平。因此，模拟电路56内的电路可在电压电平V2和 V3之间的电压范围内操作。具体地讲，模拟电路56中的晶体管电路可以以从V3中减去V2的最大电压摆幅(即，差值)操作。
数字电路58可包括数字处理电路、数字控制电路、存储电路等。作为一个示例，图2中的控制和处理电路24可包括数字电路58的部分。如果需要，数字电路58的部分可形成在控制电路24之外(例如，在列电路28、行控制电路26等中)。数字电路58可包括晶体管和其他电路，其接收电源电压并且在高电压电平和低电压电平之间的电压范围内操作。数字电路58可接收电压电平V1作为参考供电电压电平，并且接收电压电平V2作为高供电电压电平。因此，数字电路58内的电路可在电压电平V1和V2之间的电压范围内操作。具体地讲，数字电路58中的晶体管电路可以以从V2中减去V1的最大电压摆幅操作。
图像传感器16还可包括像素阵列20，该像素阵列被供应有像素电压 VPIX和参考电压V1。因此，像素阵列20内的图像像素可生成具有像素电压电平VPIX和V1之间的电压电平的模拟像素信号。如果需要，VPIX可以是与 V3相同的电压电平，从而简化电源方案。由于电压电平VPIX可基本上类似于电压电平V3，所以为简单起见，两个信号在本文中有时均可称为高电压电平并且视为相同电压电平。图像传感器16可包括电流源60，该电流源为阵列20内的像素列提供阵列20中的每个相应列的输出线上的感应电流。电流源60提供感应电流(经由路径70)以驱动模拟像素信号离开列中的对应像素并且到模拟电路56上(经由路径72)。电流源60可被供应有电压电平 V3和V2，以将来自对应像素的模拟像素信号适当地引导到模拟电路56(例如，读出电路28)。
另外，图像传感器16可还包括驱动器电路62和64。作为一个示例，图 2中的行控制电路26可包括高电压驱动器电路(例如，电路62)和低电压驱动器电路(例如，电路64)。驱动电路62可包括高电压驱动器电路，并且电源电路48可向驱动电路62提供电压电平V2和V3。驱动电路64可包括低电压驱动器电路，并且电源电路48可向驱动电路64提供电压电平V1和V2。驱动电路62可经由路径76向像素阵列20提供高电压信号。驱动电路 64可类似地经由路径76向像素阵列20提供低电压信号。
通过使用图4中提供的电源方案，模拟电路56可被配置为在接收电压电平V2和V3之间的电压时进行操作。换句话讲，模拟电路56内的电路(例如，晶体管)可以从电压电平V2到电压电平V3的最大电压摆幅来操作。例如，支持V3和V2的电压差的晶体管可用于模拟电路56中，而不是必须支持 V3和0V(即，接地电压)的电压差的晶体管。数字电路58中的晶体管可被配置为在接收电压电平V2和V1之间的电压时进行操作。通过减小施加的相对栅极电压和施加的相对源极和漏极电压(例如，相对于体偏置电压)，可用较薄的栅极氧化物和较小的晶体管沟道长度来制造晶体管。
作为一个示例，可使用三阱隔离来形成(例如，深阱隔离)不同的衬底区，所述衬底区可分别被偏置到不同的电压电平(例如，电压电平V1、V2和/或V3)。如果需要，电压电平V1可处于地电压(例如，0V)，并且电压电平V3可处于2.5V。电压电平V2可处于中间电压(例如，电压电平V1和 V3之间的电压电平，0V和2.5V、1.0V、1.25V等之间的电压电平)。具体地讲，可基于像素的分辨率设置(例如，图像信号分辨率)来选择电压电平 V2。作为一个示例，当读出10位分辨率信号时，像素的输出线上的图像信号电压摆幅可以是0.9V。因此，电压电平V2可被选择为确保模拟读出电路 (例如，电路56)可记录0.9V的最大电压摆幅。在这样的情况下，电压电平V2和V3之间的电压电平差可大于0.9V(例如，电压电平V3可处于2.5V，并且电压电平V2可处于1.25V)。作为另一个示例，当读出12位分辨率信号时，像素的输出线上的图像信号摆幅可以是1.1V。因此，电压电平V2可被选择为确保模拟读出电路可记录1.1V的最大电压摆幅。在这样的情况下，电压电平V2和V3之间的电压电平差可大于1.1V(例如，电压电平V3可处于2.5V，并且电压电平V2可处于1.0V)。这些示例仅仅是示例性的。如果需要，电压电平V1、V2和V3可向图像传感器16内的电路提供任何合适的电压。
作为附加益处，当电压电平V2被选择为由电源轨50和54提供的电压的平均值时，模拟电路56和数字电路58可包括相同类型(例如，尺寸)的晶体管。这些晶体管可以同时制造，而不依赖于用于形成两种不同类型或尺寸的晶体管的制造技术，从而简化了制造工艺。像素在高电压电平下(例如，在1.4V-2.3V的电压电平下或在电压电平V2和V3之间)生成低(差分或摆幅)电压信号。模拟电路56通过在模拟电路56内实现低电压晶体管来利用这一点，该模拟电路被配置为在这些高电压电平下操作。
类似地，电流源60、驱动电路62和驱动电路64可耦接到其相应的上电源轨和下电源轨(例如，电源轨50、52和54的两个(电压)相邻电源轨)。图像传感器16可包括经由电源轨50、52和/或54从电源电路48接收电力的附加电路。图4中所示的电路仅仅是示例性的。如果需要，任何附加电路可包括在图像传感器16内并且耦接到电源轨50、52和54中的一个或多个。
如图4所示，像素阵列20(例如，像素阵列20中的每个有源像素)可耦接提供电压电平VPIX的电源端子(例如，电源轨)以及提供电压电平V1的附加端子(例如，接地端子)。作为一个示例，电源电路48可将像素电压(例如，电压VPIX)提供给浮动扩散重置晶体管的源极-漏极端子以将浮动扩散区重置到重置电压电平(例如，电压电平VPIX)，并且/或者提供给源极跟随器晶体管以放大存储在给定像素的浮动扩散处的信号并且将放大的信号提供给给定像素的输出线。因此，可能期望将电压电平VPIX保持在高电压电平(例如，当电压电平V3可处于2.5V时，为2.8V电压电平)。然而，如果需要，电压电平VPIX可与电压电平V3相同。换句话讲，可省略附加电压轨，因为像素阵列20可耦接到电压轨54，而不是供应电压电平VPIX的电压轨。
图4还示出来自像素阵列20(例如，经由路径72)的示例性信号读出路径。具体地讲，路径72可包括耦接到像素阵列20中的相应像素列的多个输出线。路径72可耦接到模拟电路56，该模拟电路包括读出电路。路径74 可将数字电路58连接到模拟电路56。模数转换电路可被插置在模拟电路和数字电路之间。数字电路可包括一条或多条输出线，该输出线向下游处理电路提供数字图像数据。作为一个示例，数字电路58可经由输出线将处理后的数字信号输出到图1中的存储和处理电路18。
如上所述，模拟电路56中的电路可接收较高电压电平(例如，电压电平V3)和较低电压电平(例如，电压电平V2)。因此，模拟电路56可包括低电压晶体管结构并且使用低电压晶体管结构来操作，该低电压晶体管结构被配置为在电压电平V2和V3之间接收信号。具体地讲，给定低电压晶体管的端子(例如，第一源极-漏极端子、第二源极-漏极端子、体偏置端子、栅极端子等)中的每个可接收仅具有电压电平V2和V3之间的电压的信号。类似地，数字电路58可接收较高电压电平(例如，电压电平V2)和较低电压电平(例如，电压电平V1)，并且包括低电压晶体管结构并且使用低电压晶体管结构来操作。数字电路58中的给定低电压晶体管的端子中的每个可接收具有电压电平V1和V2之间的电压的信号。图5A和图5B示出可用于图4 所示类型的图像传感器中的模拟和数字电路的示例性晶体管。
具体地讲，图5A示出示例性晶体管，图4中的模拟电路56可包括的 NMOS晶体管44和PMOS晶体管46。晶体管44可具有第一源极-漏极端子、第二源极-漏极端子、栅极端子和体端子。作为示例，晶体管44的第一源极- 漏极端子(例如，源极端子)可电连接(即，短接)到图4中的轨52以向源极端子提供相对低的电压(例如，电压电平V2)，该电压在操作晶体管44时用作接地或参考电压，即使轨52可向晶体管44提供高于0V的绝对电压。晶体管44的体端子可被短接到源极端子或电连接到轨52。晶体管44 的栅极端子可接收具有电压电平V2和V3之间的电压的控制信号。如果需要，晶体管44的栅极端子可接收控制信号，该控制信号具有刚好在电压电平V2和V3之间的电压范围内的电压，以避免与过驱动或欠驱动晶体管44相关联的任何边缘效应。例如，当V2和V3被配置为1.0V和2.5V时，由晶体管44 的栅极端子接收的控制信号可介于1.2V和2.3V之间。作为另一个示例，当 V2和V3被配置为1.25V和2.5V时，由晶体管44的栅极端子接收的控制信号可介于1.4V和2.3V之间。晶体管44的第二源极-漏极端子(例如，漏极端子)可接收任何合适的电压(例如，2.5V、1.25V、1.0V、小于2.5V的电压、大于1.25V的电压、大于1.0V的电压、介于V2和V3之间的电压等)以操作晶体管44。
PMOS晶体管46可类似地包括第一源极-漏极端子和第二源极-漏极端子、栅极端子和体端子。晶体管46的第一源极-漏极端子可电连接到提供电压电平V3的轨54(在图4中)。晶体管46的体端子可被短接到晶体管46 的第一源极-漏极端子并且接收电压电平V3。晶体管46的栅极端子可接收电压电平V1和V2之间的控制信号。晶体管46的第二源极-漏极端子可接收任何合适的电压(例如，2.5V、1.25V、1.0V、小于2.5V的电压、大于1.25V 的电压、大于1.0V的电压、介于V2和V3之间的电压等)以操作晶体管46。
图5B示出示例性晶体管，图4中的数字电路58可包括的NMOS晶体管45和PMOS晶体管47。NMOS晶体管45可具有接收电压电平V1(例如，经由轨50)的第一源极-漏极端子、接收电压电平V1(例如，通过短接到第一源极-漏极端子)的体端子、接收具有电压电平V1和V2之间的电压的控制信号的栅极端子、以及接收合适电压(例如，0V、1.25V、1.0V、大于0V 的电压、小于1.25V的电压、小于1.0V的电压、介于V1和V2之间的电压等) 的第二源极-漏极端子以操作(例如，驱动)晶体管45。类似地，PMOS晶体管47可具有接收电压电平V2(例如，经由轨52)的第一源极-漏极端子、接收电压电平V2(例如，通过短接到第一源极-漏极端子)的体端子、接收具有电压电平V1和V2之间的电压的控制信号的栅极端子、以及接收合适电压(例如，0V、1.25V、1.0V、大于0V的电压、小于1.25V的电压、小于 1.0V的电压、介于V1和V2之间的电压等)的第二源极-漏极端子以操作(例如，驱动)晶体管47。
如果需要，模拟电路56和数字电路58中的晶体管可具有相同类型或尺寸的晶体管。例如，模拟电路56中的晶体管44和数字电路58中的晶体管 45可以是相同类型。类似地，模拟电路56中的晶体管46和数字电路58中的晶体管47可以是相同类型。作为另外一种选择，模拟和数字电路的示例性CMOS晶体管可具有不同类型。无论如何，晶体管44至47的尺寸可以是可缩放的，因为电压电平V2是可调节的，以减小至少模拟晶体管的操作电压摆幅。图5A和图5B中描述的示例仅仅是示例性的。如果需要，任何类型的晶体管可用于模拟和数字电路中以合适地操作图像传感器16。
图6示出通过像素输出线和图像数据输出路径耦接到模拟和数字电路的示例性像素。如图6所示，图像传感器16可包括示例性图像传感器像素 22。像素22可包括光敏元件/区80(例如，钉扎到钉扎电压的光电二极管80)。作为一个示例，光电二极管80可在第一端子处接地(例如，连接到电压电平V1或连接到0V)。光电二极管80可在一段时间(例如，曝光时间)内接收入射光，并生成对应于曝光时间内的入射光的图像信号。像素22还可包括转移晶体管82、重置晶体管88和源极跟随器晶体管90。像素22还可包括行选择晶体管92或任何其他期望的晶体管(例如，增益控制晶体管、抗光晕晶体管等)以实现附加能力。
转移晶体管82可具有由转移控制信号TX控制的栅极。转移晶体管82 可将光电二极管80耦接到浮动扩散区86，该浮动扩散区具有由耦接在节点 86和电压电平V1(例如，0V)之间的电容器84(本文中有时称为浮动扩散 86或浮动扩散节点86)表示的电容。浮动扩散区54可为掺杂半导体区(例如，通过离子注入、杂质扩散或其他掺杂技术在硅衬底中形成的掺杂硅区)，该掺杂半导体区具有电荷存储能力(例如，电容器84)。
当转移控制信号TX生效时，在光电二极管80处生成的图像信号可转移到浮动扩散区86。重置晶体管88可具有由重置控制信号RES控制的栅极。重置晶体管88可将提供重置电压电平(例如，像素电压电平VPIX)的电压源耦接到浮动扩散86。在使控制信号TX生效之前，可通过使重置控制信号 RES生效来将在浮动扩散区86处的电压重置到重置电压电平VPIX。如果需要，还可以在另一时间使重置控制信号RES生效以重置浮动扩散区86处的电压。源极跟随器晶体管90可具有耦接到浮动扩散区86的栅极端子。源极跟随器晶体管90可将提供像素电压VPIX的电源电路48导电地耦接到像素输出线94。在读出操作期间，输出线94可将模拟图像信号提供给阵列20外部的模拟读出电路56。输出线94上的模拟图像信号可对应于浮动扩散区86 处的图像信号电压电平，该图像信号电压电平可对应于在光电二极管80处生成的图像信号。如果需要，输出线94可还向模拟读出电路56提供重置电平信号(例如，对应于图像电压电平VPLX的信号)。重置电平信号可对应于存储在浮动扩散区86处的重置电压电平信号。如果需要，像素22可还包括适合于像素22的操作的任何其他结构。
图像传感器16可包括电流源60，该电流源被配置为使用从电源电路48 提供的电压电平V2和V3在像素输出线94上生成(例如，提供)电流ILN。电流LLN可将来自像素22的图像信号(或重置电平信号)驱动到像素输出线 94上以及模拟读出电路56中。为了生成合适的电流ILN，电压电平V2可由电压容差被选择为比像素输出线94上的最小电压电平低(例如，0.3V或任何合适的电压差)。在电压电平V2和V3之间操作的模拟读出电路56可首先接收并处理(例如，修改)图像和重置电平信号。换句话讲，图像和重置电平信号可被提供给第一模拟电压电平域(例如，模拟电路56中的V2和V3之间的电压电平)。在将数字图像数据转移到数字处理电路58之前，转换电路可基于图像和重置电平模拟信号来生成数字图像数据，该数字处理电路在电压电平V1和V2之间操作。换句话讲，在将图像数据提供给第二电压电平域(例如，数字电路58中的V1和V2之间的电压电平)中的数字处理电路 58之前，电压降低转换电路可将电压电平V2和V3之间的图像和重置电平信号转换为电压电平V1和V2之间的图像数据。
图7示出具有分配给沿着图像输出路径耦接的电路的示例性电压的电路图。图7包括与如先前结合图6所示和所述的那些电路组件相似的电路组件。这些组件中的一些(例如，光电二极管80、转移晶体管82等)从图7 中省略以免不必要地模糊本实用新型附图。与先前结合图6所述的那些特征类似的特征的描述也从图7的描述中省略，以便不模糊本实用新型。
如图7所示，源极跟随器晶体管90可具有耦接到浮动扩散电压信号的栅极端子，该浮动扩散电压信号具有在最小电压VMIN和最大电压VMAX之间的电压。晶体管90可具有第一源极漏极端子，该第一源极漏极端子可耦接到像素电压VPIX，该像素电压VPIX用于基于晶体管90的阈值电压VTH来放大浮动扩散电压信号。晶体管90可在晶体管90的第二源极-漏极端子处耦接到行选择晶体管92。放大浮动扩散电压信号可被传递到像素输出线94。像素输出线94上的图像和重置信号可具有最小电压VMIN和VMAX之间的电压，该电压对应于浮动扩散电压信号的最小电压和最大电压(例如，与浮动扩散电压信号的最小电压和最大电压成比例，或相对于浮动扩散电压信号的最小电压和最大电压缩放)。作为一个示例，浮动扩散电压信号可在2.1V和2.8V 之间，晶体管90的阈值电压可为0.55V，并且像素输出线94上的图像或重置信号可为1.55V和2.25V(例如，从浮动扩散区信号电压减去的晶体管90 的阈值电压)。
像素输出线94可经由路径108和109耦接到读出电路。路径108可用于使用电容器100和在电容器100处存储采样信号的对应开关来采样和保持重置电平信号(例如，VPIX电平信号)。电容器100的第一端子可耦接到路径108，并且电容器100的第二端子可耦接到参考电压VREF。路径109可用于使用电容器102和在电容器102处存储采样信号的对应开关来采样和保持图像信号(例如，由光电二极管80生成并且转移到像素输出线94的信号)。类似地，电容器102的第一端子可耦接到路径109，并且电容器102的第二端子可耦接到参考电压VREF。参考电压VREF可被选择为准确地读取像素输出线94上的图像和重置电平信号。作为一个示例，电压电平VREF可处于与 V2相同的电压电平。然而，在电容器100和102的第二端子处接收的信号需要是具有低电压变化的高度准确的信号(例如，电压电平VREF的最低有效位电压变化小于50％的信号)。
比较器电路104可耦接到电容器100和102(例如，采样和保持电路)，并且在第一端子处接收重置电平信号，而且在第二端子处接收图像电平信号。比较器电路104可使用高电压电平VAA(例如，模拟电路供电电压)和低电压电平VDD(例如，数字电路供电电压)来操作。高电压电平VAA和低电压电平VDD分别对应于如前所述的电压电平V3和V2。比较器电路104可基于在比较器电路104的第一输入端子和第二输入端子处接收的输入信号的比较来生成二进制信号。比较器电路可包括一个或多个比较器电路、附加参考电压信号、运算放大器、电容器、晶体管和任何其他合适的电路。存储电路106 可接收生成的二进制信号并且生成对应的数字图像数据。存储电路106可包括锁存电路、寄存器、时钟信号、或任何其他合适的组件。在电压电平VDD (例如，数字电路供电电压)和Vss(例如，地电压，0V)之间操作的数字电路58可根据需要接收生成的数字图像数据并且执行后续处理。数字电路 58在路径110上生成经处理的数字图像数据以用于存储或进一步处理。
图8示出耦接到像素22的更详细的图像数据输出路径。与先前结合图6 和图7(以及任何其他附图)所述的那些特征类似的特征的描述从图8的描述中省略，以免不必要地模糊本实用新型。这些特征(例如，像素22内的结构、电容器100和102等)可具有与先前结合先前附图所述类似的功能和结构。
如图8所示，像素输出线94可耦接到晶体管120，该晶体管被配置为当晶体管120导通时(例如，当控制信号VLN生效时)将电流源电连接到像素输出线94。换句话讲，像素输出线94可耦接到晶体管120的第一源极-漏极端子，而电流源60(在图8中未示出)可耦接到晶体管120的第二源极-漏极端子。如前所述，像素读出电路可包括采样和保持电路。具体地讲，采样和保持电路可包括晶体管122和124。当控制信号SHR生效以选择性地对输出线94上的重置电平信号进行采样时，晶体管122可将像素输出线94电连接到电容器100。当控制信号SHS生效以选择性地对输出线94上的像素信号进行采样时，晶体管124可将像素输出线94电连接到电容器102。晶体管 122和124可选择性地失效以将相应信号分别保持在电容器100和102处。电容器100和102可分别(例如，各自经由两个插置晶体管)耦接到比较器电路126(例如，差分放大器126)的第一(正)端子和第二(负)端子。电容器128可将比较器电路126的正端子耦接到比较器电路126的输出端子。比较器电路126可基于比较器电路126的两个输入之间的差值来生成模拟图像信号。
比较器电路126的输出端子可经由电容器132耦接到比较器电路130的第一(负)输入端子，该电容器保持由比较器电路126生成的模拟图像信号。将模拟图像信号与使用具有不同电容的一组电容器生成的参考电压进行比较，该组电容器并联耦接到比较器电路130的第二(正)输入端子。每个电容器可耦接开关，该开关选择性地将给定电容器耦接到比较器电路130的第二输入端子。比较器电路130可比较模拟图像信号和一组参考电压以生成比较输出。自动归零开关可以将第一输入端子耦接到比较器电路130的输出端子。锁存电路132可接收由比较器130生成的比较输出，并且基于来自计数器134的输入和比较输出来生成对应的数字图像数据。数字电路58中的附加锁存电路136和附加数字电路可接收数字图像数据并对数字图像数据执行数字处理。
模拟电路56可包括电流源电路(例如，电流源60，晶体管120)、采样和保持电路(例如，晶体管122和124)、比较器电路104和锁存电路106。模拟电路56中的每个电路可基于电压电平V2(例如，VREF)和V3之间的电压来操作。换句话讲，模拟部分56内的电路在电压电平V2和V3之间的电压电平域内操作。在这样的配置中，模拟电路56可与像素输出(例如，输出线94上的图像和重置信号，该图像和重置信号具有在电平V2和V3间的电压电平)很好地接合。数字电路58可在模拟电路56下游。数字电路58中的每个电路可基于电压电平V1(例如，0V)和V2之间的电压来操作。换句话讲，数字部分58内的电路在电压电平V1和V2之间的电压电平域内操作。
在上述配置中，模拟部分56和数字部分58可在不同的电压电平域中操作。如果需要，提供给电容器100和102的参考电压VREF可在对图像信号进行采样之后改变，以对图像信号的电压电平域进行降频转换。具体地讲，在使用晶体管124和122以及分别提供给电容器102和100的第一参考电压(例如，VREF)对图像和重置电平信号进行采样之后，可停用晶体管124和122 (例如，关断，变为非导通)。第一参考电压可被移位到第二(较低)电压电平(例如，从电压电平V2，等于VREF，到电压电平V1)。存储在电容器 102和100处的图像和重置电平信号也将与参考电压电平中的电压移位成比例地移位。插置在电容器100和102之间的晶体管以及比较器电路126在该电压电平移位期间可以是非导通的。在电压电平移位之后，任何下游电路(无论是模拟的还是数字的)可包括被配置为在移位电压域(例如，在电压电平 V1和V2之间)中操作的电路(例如，晶体管)。
向模拟电路56和模拟电路58提供电源轨50、52和54的电源电路48 的配置(如结合图4至图8所描述而示出的)仅仅是示例性的。如果需要，电源电路48可提供任何数量的电源轨，该电源轨向图像传感器16中的电路的不同部分提供任何数值的电压电平。
作为一个示例，电源电路48可包括附加电源轨，该电源轨分别向图像传感器16内的模拟电路56、模拟电路58和其他电路的不同部分提供额外的中间电压电平(例如，在电压电平V1和V3之间的电压电平V4、V5、V6等)。换句话讲，按降序电压电平顺序的电压电平可以是V3、V4、V2和V1。具体地讲，模拟电路56的第一部分可在电压电平V3和V4之间的电压电平域中操作，模拟电路56的第二部分可在电压电平V4和V2之间的电压电平域中操作，并且数字电路58可在电压电平V2和V1之间的电压电平域中操作。在该配置中，由于每个电压电平域中的最大电压差减小，因此可以进一步减小每个电压电平域内所需的晶体管尺寸。可用不止三个中间轨来实现类似的配置，每个中间轨提供相应的中间电压电平。类似地，其他电路(例如，数字电路) 也可被配置为具有在多个电压电平域中操作的电路。
示例性三个电压电平域配置可具有0V至0.9V的第一电压电平域，0.9V 至1.8V的第二电压电平域，以及1.8V至2.7V的第三电压电平域。耐受1.0V 电压差的晶体管可用于所有三个域中。2.8V的像素电压可被认为是包括在第三电压电平域中。因此，数字处理电路可以在第一电压电平域中操作以减少功耗。
此外，图像传感器16可以是混合信号CMOS图像传感器，其包括模拟信号电路和数字模拟信号电路。如果需要，图像传感器16可包括形成在垂直耦接到彼此的不同管芯上的部分(例如，图像传感器16可以以堆叠管芯配置形成)。作为一个示例，第一集成电路管芯可包括图像传感器阵列20，第二集成电路管芯可包括模拟电路56，并且第三集成电路管芯可包括数字电路58。作为另外一种选择，模拟和数字电路可形成在相同管芯上，而阵列 20可形成在单独的管芯上。另外，结合图4至图8所述的配置可使得读出电路能够使用p沟道读出来执行读出操作。
图9为包括成像设备1008(例如，图1的相机模块)的示例性处理器系统1000(诸如数字相机)的简化图，该成像设备采用如上结合图1至图8 所述的低电压晶体管、电源轨结构、模拟电路、数字电路等。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉系统、车辆导航系统、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统，以及其他采用成像设备的系统。
处理器系统1000例如数字静态或视频摄像机系统一般包括镜头1114，该镜头用于在快门释放按钮1116被按下时，将图像聚焦到成像设备1008中的一个或多个像素阵列上；以及中央处理单元(CPU)1002，诸如微处理器，其控制相机功能和一个或多个图像流功能。处理单元1102可通过系统总线 1006与一个或多个输入-输出(I/O)设备1110通信。成像设备1008还可经总线1006来与CPU 1002进行通信。系统1000还可包括随机存取存储器(RAM)1004并且可任选地包括可移动存储器1112，诸如闪存存储器，该存储器也可通过总线1006与CPU 1002通信。成像设备1008可在单个集成电路或在不同芯片上与CPU组合，无论是否具有存储器存储。尽管总线1006被示为单总线，但该总线也可以是一个或多个总线、桥接器或其他用于互连系统 1000的系统组件的通信路径。
已经描述了各种实施方案，示出了用于模拟和数字电路中的低电压晶体管的系统和方法。
在一个实施方案中，图像传感器可包括具有至少一个有源像素的图像像素的阵列。有源图像像素可被配置为响应于入射光来生成模拟图像信号。图像像素可经由像素输出线耦接到模拟读出电路。图像传感器可包括电流源，该电流源被配置为在像素输出线上生成电流，同时接收第一电压电平和第二电压电平的电压。读出电路可被配置为在由第一(高)电压电平、第二(中间)电压电平之间的第一组电压限定的第一电压域中操作(例如，模拟读出电路可被配置为使用第一组电压来操作)。读出电路可经由图像输出路径耦接到数字处理电路。处理电路可被配置为在由第二(中间)电压电平和第三 (低)电压电平之间的第二组电压限定的第二电压域中操作(例如，数字处理电路可被配置为使用第二组电压来操作)。读出电路可包括采样和保持电路，该采样和保持电路被配置为接收与第二电压电平处于相同电压的参考电压。
读出电路可包括晶体管，该晶体管仅接收具有第一电压电平和第二电压电平之间的电压的信号，并且读出电路中的晶体管(例如，NMOS晶体管或 PMOS晶体管)可具有被偏置到第一(高)电压电平和第二(中间)电压电平中的一个的相应体端子和源极端子。处理电路可包括晶体管，该晶体管仅接收具有第二电压电平和第三电压电平之间的电压的信号，并且处理电路中的晶体管(例如，NMOS或PMOS晶体管)可具有被偏置到第一(低)电压电平或第二(中间)电压电平中的一个的相应体端子和源极端子。
图像传感器可包括电源电路，该电源电路被配置为经由第一电源轨将第一(高)电压电平提供给读出电路，经由第二电源轨将第二(中间)电压电平提供给读出电路，经由第三电源轨将第三(低)电压电平提供给处理电路，并且经由第二电源轨将第二(中间)电压电平提供给处理电路。作为一个示例，第三低电压电平可以是地电压，并且第二中间电压电平可处于第一电压电平和第三电压电平的那些电压之间的电压。
图像传感器可包括在成像系统中，该成像系统包括中央处理单元、存储器，以及一个或多个透镜。
根据一个实施方案，图像传感器可包括图像像素，该图像像素被配置为响应于入射光来生成模拟图像信号；以及读出电路，该读出电路被配置为在由第一电压电平和第二电压电平之间的第一组电压限定的第一电压域中操作。图像像素可经由像素输出线耦接到读出电路。图像传感器可包括处理电路，该处理电路被配置为在由第二电压电平和第三电压电平之间的第二组电压限定的第二电压域中操作。读出电路可经由图像输出路径耦接到处理电路。
根据另一个实施方案，第一电压电平可处于高于第二电压电平的电压，并且第二电压电平可处于高于第三电压电平的电压。
根据另一个实施方案，读出电路可包括晶体管，该晶体管仅接收具有第一电压电平和第二电压电平之间的电压的信号。
根据另一个实施方案，读出电路中的晶体管可具有相应的衬底体端子，该衬底体端子被偏置到第一电压电平和第二电压电平中的一个。
根据另一个实施方案，处理电路可包括晶体管，该晶体管仅接收具有第二电压电平和第三电压电平之间的电压的信号。
根据另一个实施方案，处理电路中的晶体管可具有相应的衬底体端子，该衬底体端子被偏置到第一电压电平和第二电压电平中的一个。
根据另一个实施方案，读出电路可包括模拟电路，并且可被配置为接收模拟图像信号并且将模拟图像信号转换为数字图像数据。
根据另一个实施方案，处理电路可包括数字电路，并且可被配置为从读出电路接收数字图像数据。
根据另一个实施方案，读出电路可包括采样和保持电路。采样和保持电路可被配置为接收与第二电压电平处于相同电压的参考电压。
根据另一个实施方案，图像传感器可包括电源电路，该电源电路被配置为经由第一电源轨将第一电压电平提供给读出电路，经由第二电源轨将第二电压电平提供给读出电路，经由第三电源轨将第三电压电平提供给处理电路。
根据另一个实施方案，电源电路可被配置为经由第二电源轨将第二电压电平提供给处理电路。
根据一个实施方案，图像传感器电路可包括图像像素，该图像像素被配置为响应于入射光来生成模拟图像信号；和模拟电路，该模拟电路具有第一晶体管，该第一晶体管被配置为使用第一电压电平和第二电压电平之间的第一组电压来操作。第一晶体管可包括被偏置到第二电压电平的体端子。图像传感器电路可包括数字电路，该数字电路具有第二晶体管，该第二晶体管被配置为使用第二电压电平和第三电压电平之间的第二组电压来操作。第二晶体管可包括被偏置到第三电压电平的体端子。
根据另一个实施方案，第三电压电平可处于地电压，并且第二电压电平可处于高于地电压的电压。
根据另一个实施方案，第三电压电平可处于高于第二电压电平的电压的电压。
根据另一个实施方案，模拟电路可被插置在图像像素和数字电路之间。
根据另一个实施方案，图像传感器电路可包括电流源，该电流源被配置为在像素输出线上生成电流，同时接收第一电压电平和第二电压电平。像素输出线可将图像像素耦接到模拟读出电路。
根据一个实施方案，成像系统可包括中央处理单元、存储器、至少一个透镜，以及图像传感器像素阵列。至少一个透镜可将图像光聚焦到图像传感器像素阵列上。图像传感器像素可被配置为响应于图像光来生成模拟图像信号。成像系统可包括耦接到图像传感器像素阵列的读出电路，并且可被配置为在第一电压电平域中操作。第一电压电平域可包括中间电压电平，该中间电压电平限定第一电压电平域中的最小电压电平。成像系统可包括处理电路，该处理电路耦接到读出电路并且被配置为在第二电压电平域中操作。第二电压电平域可包括中间电压电平，该中间电压电平限定第二电压电平域中的最大电压电平。
根据另一个实施方案，成像系统可包括第一电源轨，该第一电源轨被配置为向读出电路提供第一电压电平；以及第二电源轨，该第二电源轨被配置为向读出电路提供第二电压电平。第一电压电平域可由第一电压电平和第二电压电平之间的电压限定，并且第二电压电平可包括中间电压电平。
根据另一个实施方案，成像系统可包括第三电源轨，该第三电源轨被配置为向处理电路提供第三电压电平。第二电源轨可被配置为向处理电路提供第二电压电平，并且第二电压电平域可由第二电压电平和第三电压电平之间的电压限定。
根据另一个实施方案，第三电压电平可以是地电压电平，并且第二电压电平可以是高于地电压电平的电压电平。
前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的实质和范围的前提下进行多种修改。上述实施方案可单独实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，其特征在于，所述图像传感器包括：
图像像素，所述图像像素被配置为响应于入射光来生成模拟图像信号；
读出电路，所述读出电路被配置为在由第一电压电平和第二电压电平之间的第一组电压限定的第一电压域中操作，其中所述图像像素经由像素输出线耦接到所述读出电路；和
处理电路，所述处理电路被配置为在由所述第二电压电平和第三电压电平之间的第二组电压限定的第二电压域中操作，其中所述读出电路经由图像输出路径耦接到所述处理电路。
2.根据权利要求1所述的图像传感器，其中所述第一电压电平处于高于所述第二电压电平的电压，并且所述第二电压电平处于高于所述第三电压电平的电压。
3.根据权利要求2所述的图像传感器，其中所述读出电路包括晶体管，所述晶体管仅接收具有所述第一电压电平和所述第二电压电平之间的电压的信号。
4.根据权利要求3所述的图像传感器，其中所述读出电路中的所述晶体管具有相应的衬底体端子，所述衬底体端子被偏置到所述第一电压电平和所述第二电压电平中的一个。
5.根据权利要求4所述的图像传感器，其中所述处理电路包括晶体管，所述晶体管仅接收具有所述第二电压电平和所述第三电压电平之间的电压的信号，并且其中所述处理电路中的所述晶体管具有相应的衬底体端子，所述衬底体端子被偏置到所述第一电压电平和所述第二电压电平中的一个。
6.根据权利要求1所述的图像传感器，其中所述读出电路包括模拟电路并且被配置为接收所述模拟图像信号并将所述模拟图像信号转换为数字图像数据，其中所述处理电路包括数字电路并且被配置为从所述读出电路接收所述数字图像数据，并且其中所述读出电路包括采样和保持电路，并且所述采样和保持电路被配置为接收与所述第二电压电平处于相同电压的参考电压。
7.根据权利要求6所述的图像传感器，其特征在于，所述图像传感器还包括：
电源电路，所述电源电路被配置为经由第一电源轨将所述第一电压电平提供给所述读出电路，经由第二电源轨将所述第二电压电平提供给所述读出电路，经由第三电源轨将所述第三电压电平提供给所述处理电路，其中所述电源电路被配置为经由所述第二电源轨将所述第二电压电平提供给所述处理电路。
8.一种成像系统，其特征在于，所述成像系统包括：
中央处理单元；
存储器；
至少一个透镜；
图像传感器像素阵列，其中所述至少一个透镜使图像光聚焦到所述图像传感器像素阵列上，并且其中图像传感器像素被配置为响应于所述图像光而生成模拟图像信号；
读出电路，所述读出电路耦接到所述图像传感器像素阵列并且被配置为在第一电压电平域中操作，其中所述第一电压电平域包括中间电压电平，所述中间电压电平限定所述第一电压电平域中的最小电压电平；和
处理电路，所述处理电路耦接到所述读出电路并且被配置为在第二电压电平域中操作，其中所述第二电压电平域包括中间电压电平，所述中间电压电平限定所述第二电压电平域中的最大电压电平。
9.根据权利要求8所述的成像系统，其特征在于，所述成像系统还包括：
第一电源轨，所述第一电源轨被配置为向所述读出电路提供第一电压电平；和
第二电源轨，所述第二电源轨被配置为向所述读出电路提供第二电压电平，其中所述第一电压电平域由所述第一电压电平和所述第二电压电平之间的电压限定，并且所述第二电压电平包括所述中间电压电平。
10.根据权利要求9所述的成像系统，其特征在于，所述成像系统还包括：
第三电源轨，所述第三电源轨被配置为向所述处理电路提供第三电压电平，其中所述第二电源轨被配置为向所述处理电路提供所述第二电压电平，并且所述第二电压电平域由所述第二电压电平和所述第三电压电平之间的电压限定，并且其中所述第三电压电平包括地电压电平，并且所述第二电压电平包括高于所述地电压电平的电压电平。
CN201822034985.6U 2017-12-20 2018-12-06 图像传感器和成像系统 Active CN209390199U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/848,160 US10708529B2 (en) 2017-12-20 2017-12-20 Image sensors with low-voltage transistors
US15/848,160 2017-12-20

Publications (1)

Publication Number Publication Date
CN209390199U true CN209390199U (zh) 2019-09-13

Family

ID=66816594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822034985.6U Active CN209390199U (zh) 2017-12-20 2018-12-06 图像传感器和成像系统

Country Status (2)

Country Link
US (1) US10708529B2 (zh)
CN (1) CN209390199U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112752042A (zh) * 2020-12-30 2021-05-04 长春长光辰芯光电技术有限公司 行驱动器及其构成的图像传感器
CN113747089A (zh) * 2020-05-28 2021-12-03 爱思开海力士有限公司 图像感测设备及其操作方法
CN115268543A (zh) * 2022-06-27 2022-11-01 西安电子科技大学 一种互偏置双电压轨产生电路
CN117615266A (zh) * 2024-01-19 2024-02-27 珠海燧景科技有限公司 图像传感器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10505656B2 (en) * 2017-04-08 2019-12-10 Nokia Solutions And Networks Oy Optical wavelength selective switches with guard bands
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US12034015B2 (en) 2018-05-25 2024-07-09 Meta Platforms Technologies, Llc Programmable pixel array
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
US11888002B2 (en) 2018-12-17 2024-01-30 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US12108141B2 (en) 2019-08-05 2024-10-01 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11825228B2 (en) * 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US12075175B1 (en) 2020-09-08 2024-08-27 Meta Platforms Technologies, Llc Programmable smart sensor with adaptive readout
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US11532282B2 (en) 2020-12-09 2022-12-20 Apple Inc. Displays with reduced temperature luminance sensitivity
US11935575B1 (en) 2020-12-23 2024-03-19 Meta Platforms Technologies, Llc Heterogeneous memory system
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer
CN117478139A (zh) * 2023-12-21 2024-01-30 上海芯炽科技集团有限公司 一种高速低电压adc的乘法模数转换器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080276A1 (en) 2001-10-25 2003-05-01 Brown Dale M. Solar blind detector using SiC photodiode and rugate filter
US7233350B2 (en) 2002-01-05 2007-06-19 Candela Microsystems, Inc. Image sensor with interleaved image output
EP1322047A1 (en) 2001-12-20 2003-06-25 Agilent Technologies, Inc. (a Delaware corporation) Coupling circuit arrangement for data communication over power lines
US20030122533A1 (en) 2001-12-31 2003-07-03 Prescott Daniel C. Multiple application photodiode bias supply
US6888573B2 (en) 2002-10-31 2005-05-03 Motorola, Inc. Digital pixel sensor with anti-blooming control
US6774698B1 (en) 2003-01-30 2004-08-10 Agere Systems Inc. Voltage translator circuit for a mixed voltage circuit
EP1530363B1 (en) 2003-11-04 2010-08-11 STMicroelectronics (Research & Development) Limited Improvements in or relating to image sensors
US7196304B2 (en) 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel
US7103288B2 (en) 2004-03-17 2006-09-05 Nortel Networks Limited Dynamic control of photodiode bias voltage
US7755162B2 (en) 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US7362555B2 (en) 2006-08-26 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit for a mixed-voltage semiconductor device
JP2008167312A (ja) 2006-12-28 2008-07-17 Fujitsu Ltd 光信号受信装置
US20080297487A1 (en) 2007-01-03 2008-12-04 Apple Inc. Display integrated photodiode matrix
US8259293B2 (en) 2007-03-15 2012-09-04 Johns Hopkins University Deep submicron and nano CMOS single photon photodetector pixel with event based circuits for readout data-rate reduction communication system
US7795650B2 (en) 2008-12-09 2010-09-14 Teledyne Scientific & Imaging Llc Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits
JP2010183345A (ja) 2009-02-05 2010-08-19 Renesas Electronics Corp トランスインピーダンス増幅器及びアナログ／デジタル変換回路
US8102632B2 (en) 2009-03-18 2012-01-24 Advanced Micro Devices, Inc. Electrostatic discharge power clamp trigger circuit using low stress voltage devices
US8102633B2 (en) 2009-03-18 2012-01-24 Advanced Micro Devices, Inc. Power supply equalization circuit using distributed high-voltage and low-voltage shunt circuits
JP5685898B2 (ja) * 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
US20120244290A1 (en) 2011-03-24 2012-09-27 United Technologies Corporation Deposition Substrate Temperature and Monitoring
US8987646B2 (en) 2011-06-10 2015-03-24 Semiconductor Components Industries, Llc Pixel and method
US9018865B2 (en) 2012-04-30 2015-04-28 GM Global Technology Operations LLC Passive high-voltage DC bus discharge circuit for a vehicle
KR101984051B1 (ko) * 2013-05-24 2019-09-03 에스케이하이닉스 주식회사 전압 스케일링 장치 및 그에 따른 아날로그-디지털 변환 장치와 씨모스 이미지 센서
KR101526680B1 (ko) 2013-08-30 2015-06-05 현대자동차주식회사 절연 게이트 양극성 트랜지스터 모듈의 온도 센싱 회로
CN104811634B (zh) 2013-12-29 2018-07-31 芯视达系统公司 支持多种电压的紧凑型行解码器
FR3017019A1 (zh) 2014-01-24 2015-07-31 St Microelectronics Grenoble 2
US9912327B2 (en) 2015-03-18 2018-03-06 Peregrine Semiconductor Corporation Dead time control circuit for a level shifter
US9909922B2 (en) 2015-09-03 2018-03-06 Johnson & Johnson Vision Care, Inc. Anti-aliasing photodetector system
CN105811765B (zh) 2016-04-19 2018-08-03 南京航空航天大学 一种用于在线测量功率晶体管导通压降的电压钳位电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113747089A (zh) * 2020-05-28 2021-12-03 爱思开海力士有限公司 图像感测设备及其操作方法
CN112752042A (zh) * 2020-12-30 2021-05-04 长春长光辰芯光电技术有限公司 行驱动器及其构成的图像传感器
CN115268543A (zh) * 2022-06-27 2022-11-01 西安电子科技大学 一种互偏置双电压轨产生电路
CN115268543B (zh) * 2022-06-27 2024-04-16 西安电子科技大学 一种互偏置双电压轨产生电路
CN117615266A (zh) * 2024-01-19 2024-02-27 珠海燧景科技有限公司 图像传感器
CN117615266B (zh) * 2024-01-19 2024-04-16 珠海燧景科技有限公司 图像传感器

Also Published As

Publication number Publication date
US10708529B2 (en) 2020-07-07
US20190191116A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
CN209390199U (zh) 图像传感器和成像系统
US12021094B2 (en) Imaging device including photoelectric converters and capacitor
CN205566484U (zh) 图像传感器像素和成像系统
US10044947B2 (en) Electronic apparatus and driving method therefor
CN101926162B (zh) 图像传感器的取样与读出
US7414233B2 (en) Pixel circuit with surface doped region between multiple transfer transistors and image sensor including the same
CN106254727B (zh) 摄像装置以及信号处理电路
US8174601B2 (en) Image sensor with controllable transfer gate off state voltage levels
US8582011B2 (en) Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels
US6963371B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
US20080136933A1 (en) Apparatus for controlling operation of a multiple photosensor pixel image sensor
US20090108174A1 (en) Storage Pixel
US7427790B2 (en) Image sensor with gain control
US20110019045A1 (en) Method and apparatus for simultaneous electronic shutter action frame storage and correlated double sampling in image sensor
CN211152056U (zh) 图像传感器和成像系统
CN110248126A (zh) 具有埋入式沟道的双转换增益电路
US10630897B2 (en) Image sensors with charge overflow capabilities
CN108063905B (zh) 像素感应电路及其驱动方法、图像传感器、电子设备
KR100801758B1 (ko) 이미지 센서 및 그 제어 방법
CN114975494A (zh) 具有耦合栅极结构的图像像素
CN111147774B (zh) 用于电压稳定的系统和方法
JP2012227889A (ja) 固体撮像装置
CN212572732U (zh) 图像传感器和放大电路
CN110557587B (zh) 图像传感器和操作该图像传感器的方法
CN112040157A (zh) 具有减少的信号采样反冲的图像传感器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant