CN211152056U - 图像传感器和成像系统 - Google Patents

图像传感器和成像系统 Download PDF

Info

Publication number
CN211152056U
CN211152056U CN201922165793.3U CN201922165793U CN211152056U CN 211152056 U CN211152056 U CN 211152056U CN 201922165793 U CN201922165793 U CN 201922165793U CN 211152056 U CN211152056 U CN 211152056U
Authority
CN
China
Prior art keywords
pixel
image
capacitor
coupled
row select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922165793.3U
Other languages
English (en)
Inventor
B·克雷默斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN211152056U publication Critical patent/CN211152056U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本实用新型公开了一种图像传感器和成像系统。图像传感器像素可以包括光电二极管、浮动扩散部和转移门。列读出电路经由列线耦接到图像传感器像素。图像传感器像素可以具有经由电容器电容耦接到列线的像素输出路径。图像传感器像素处的电容器的输入端子可以耦接到预充电晶体管。预充电晶体管可以将电容器的输入端子连接到接地电压。在读出操作期间，可以在激活行选择晶体管以读出重置或图像电平信号之前激活预充电晶体管。通过将图像传感器像素电容耦接到列线，可以改善诸如信号读出速度的像素信号读出操作并同时可以减小像素功率。

Description

图像传感器和成像系统
技术领域
本实用新型整体涉及图像传感器和成像系统，并且更具体地讲，涉及成像设备中的图像像素和读出电路。
背景技术
图像传感器常常在电子设备，诸如移动电话、相机和计算机中用来捕获图像。在典型的布置中，电子设备设置有布置成像素行和像素列的图像像素阵列。图像像素各自包含用于响应于光(例如，通过光电转换)生成电荷的光电二极管。常常将电路耦接到每个像素列以使用对应列线来读出来自图像像素的信号。
一般来讲，每个像素列中的图像像素直接耦接到列线。然而，在列线较长并且每个列线耦接到大量像素的大像素阵列中，图像读出速度受到列线的寄生电阻和电容的限制。这些不期望的寄生特性随着增加的阵列尺寸而缩放，并越来越限制图像读出速度。
因此，期望提供具有改善的图像读出速度的成像系统。
实用新型内容
根据一方面，一种图像传感器包括：图像像素，所述图像像素具有行选择晶体管，所述行选择晶体管在所述图像像素的信号读出操作期间被激活；读出电路；和信号线，所述信号线将所述图像像素耦接到所述读出电路，其中，所述行选择晶体管电容耦接到所述信号线。
根据另一方面，一种成像系统包括：多个图像像素，所述多个图像像素布置在像素列中，其中，所述多个图像像素中的每个图像像素具有像素输出路径；和列线，所述列线将所述多个图像像素耦接到列电路，其中，所述多个图像像素中的每个像素输出路径电容耦接到所述列线。
附图说明
图1是根据一些实施方案的示例性电子设备的示意图，该电子设备具有用于使用像素阵列来捕获图像的图像传感器和处理电路。
图2是根据一些实施方案的示例性像素阵列以及用于从该像素阵列读出图像信号的相关联读出电路的示意图。
图3是根据一些实施方案的电容耦接到列线的示例性图像传感器像素的示意图。
图4是根据一些实施方案的具有耦接到列线的采样和保持电路的示例性列读出电路的示意图。
图5是根据一些实施方案的用于操作电容耦接到列线的示例性像素的时序图。
图6是根据一些实施方案的采用图1至图5的实施方案的示例性图像捕获和处理器系统的框图。
具体实施方式
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型的图像传感器可例如具有数百、或数千或数百万的像素(例如，百万像素)。图像传感器可包括控制电路(诸如，用于操作图像像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件所生成的电荷相对应。
图1为示例性成像系统(诸如，电子设备)的示意图，该成像系统使用图像传感器捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、蜂窝电话、平板计算机、网络相机、摄像机、视频监控系统、机动车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需的成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应图像传感器16。透镜14可包括固定透镜和/或可调透镜，并且可包括形成于图像传感器16的成像表面上的微透镜。在图像捕获操作期间，可通过透镜14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成要提供给存储和处理电路18的对应的数字图像数据的电路。如果需要，相机模块12可设置有透镜14的阵列和对应图像传感器16的阵列。
存储和处理电路18可包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(例如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(例如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线通信路径和/或无线通信路径将处理后的图像数据提供给外部设备(例如，计算机、外部显示器或其他设备)。
如图2所示，图像传感器16可包括像素阵列20以及控制和处理电路44(该控制和处理电路可包括，例如图像信号处理电路)，该像素阵列包含被布置成行和列的图像传感器像素30(有时在本文中称为图像像素或像素)。阵列20可包含例如数百或数千行以及数百或数千列的图像传感器像素30。控制电路44可耦接到行控制电路46(本文中有时称为行解码器电路或行电路)和列读出电路48(本文中有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路46可从控制电路44接收行地址，并且通过行控制线50将对应的行控制信号，诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素30。可将一根或多根导线(诸如，列线42)耦接到阵列20中的像素30的每一列。列线42可用于从像素30读出图像信号以及用于将偏压信号(例如，偏压电流或偏压电压)提供给像素30。如果需要，在像素读出操作期间，可使用行控制电路46选择阵列20中的像素行，并且可沿列线42读出由该像素行中的图像像素30生成的图像信号。
图像读出电路48可以通过列线42接收图像信号(例如，由像素30生成的模拟像素值)。图像读出电路48可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样和保持电路、放大器电路、模数转换(ADC)电路、偏压电路、列存储器、用于选择性启用或禁用列电路的锁存电路、或耦接到阵列20中的一个或多个像素列以用于操作像素30以及用于从像素30读出图像信号的其他电路。读出电路48中的ADC电路可将从阵列20接收的模拟像素值转换成对应数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路48可针对一个或多个像素列中的像素将数字像素数据提供给控制和处理电路44和/或处理器18(图1)。
如果需要，可在阵列20中的光敏区上方形成滤色器阵列，使得在相关联的像素30的光敏区的上表面上方形成滤色器阵列中的期望的滤色器元件。可在滤色器阵列的上表面上方形成微透镜，以将入射光聚焦到与该像素30相关联的光敏区上。入射光可由微透镜聚焦到光敏区上，并且可穿过滤色器元件，使得在光敏区处仅捕获对应颜色的光。如果需要，对于阵列20中的一个或多个像素30，任选的掩模层可以插置在滤色器元件与微透镜之间。在另一个合适的布置中，对于阵列20中的一个或多个像素30，任选的掩模层可以插置在滤色器元件与光敏区之间。掩模层可包括金属掩模层或其他滤光层，该金属掩模层或其他滤光层阻止图像光的一部分在光敏区处被接收到。如果需要，图像像素30可形成为不具有任何掩模层。
如果需要，图2的阵列20中的像素30可设置有各自使一种或多种颜色的光通过的滤色器元件的阵列。像素30中的全部或一些可设置有滤色器元件。像素30的滤色器元件可以是红色滤色器元件(例如，在使红光通过的同时反射和/或吸收其他颜色的光的光阻材料)、蓝色滤色器元件(例如，在使蓝光通过的同时反射和/或吸收其他颜色的光的光阻材料)和/或绿色滤色器元件(例如，在使绿光通过的同时反射和/或吸收其他颜色的光的光阻材料)。滤色器元件也可被配置为过滤人可见光谱之外的光。例如，滤色器元件可以仅允许红外光或紫外光到达光电二极管。滤色器元件可以将图像像素30配置为仅检测特定波长或波长范围的光，并且可以被配置为允许多个波长的光通过，同时阻挡某些其他波长的光(例如，其波长对应于某个可见颜色和/或红外波长或紫外波长的光)。
使两种或更多种颜色的光(例如，选自包含红光、蓝光和绿光的集合的两种或更多种颜色的光)通过的滤色器元件有时在本文称为“宽带”滤波器元件。例如，被配置为使红光和绿光通过的黄色滤色器元件以及被配置为使红光、绿光和蓝光通过的透明滤色器元件在本文可称为宽带滤波器元件或宽带滤色器元件。相似地，包括宽带滤色器元件(例如，黄色滤色器元件、洋红色滤色器元件或透明滤色器元件)并且因此对两种或更多种颜色的光敏感(例如，响应于检测到选自包括红光、蓝光和绿光的集合的两种或更多种颜色的光来捕获图像信号)的图像像素有时在本文可称为宽带像素或宽带图像像素。
例如，诸如阵列20中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用对应的被布置成拜耳马赛克图案的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。这些示例仅是示例性的，并且如所期望，可以在任何合适的数量的图像像素30上方形成任何合适的颜色和任何合适的图案的滤色器元件。
图3中示出了图像像素阵列20的示例性图像像素30中的电路。如图3所示，像素30可以包括光敏元件，诸如光电二极管22(有时在本文中称为光电探测器22)。可在正电源端子33处提供像素正电源电压(例如，电压Vaa_像素)。可以在接地电源端子32处提供接地电源电压(例如，Vss)。入射光可以在穿过滤色器结构之后由光电二极管22采集。光电二极管22可将光转换成电荷。光电二极管22可以在图像采集之前被复位到复位电压(例如，正电源电压)。
另外，在采集图像之前，复位控制信号RST可以生效(例如，生效为高以激活对应的晶体管)。这使复位晶体管28接通并且将电荷存储节点26(也被称为浮动扩散部FD或浮动扩散区FD)复位为复位电压电平(例如，等于或接近电压电平Vaa_像素的电压电平)。然后可使重置控制信号RST解除生效(例如，生效为低以去激活对应的晶体管)以使重置晶体管28关断。在重置过程完成之后，可使转移门控制信号TX生效以接通转移晶体管(转移门)24。当转移晶体管24接通时，由光电二极管22响应于入射光已生成的电荷被转移至电荷存储节点26。
电荷存储节点26可使用掺杂半导体的区域(例如，通过离子注入、杂质扩散或其他掺杂技术形成于硅衬底中的掺杂硅区域)来实施。掺杂半导体区域(即浮动扩散部，FD)可表现出可用于存储从光电二极管22转移来的电荷的电容。与节点26上的所存储电荷相关联的信号可由源极跟随器晶体管34缓冲。行选择晶体管36可将源极跟随器晶体管34连接到列输出线42。
如果需要，可以使用其他类型的图像像素电路来实现图像传感器16的图像像素。例如，每个图像传感器像素30(参见例如图1)可以是三晶体管像素、具有四个晶体管的钉扎光电二极管像素、全局快门像素、卷帘快门像素、具有闪光缓解能力和/或电荷溢出能力的像素等。图3的电路仅是示例性的。
当需要读出存储的电荷的值(即，由晶体管34的源极S处的信号表示的存储的电荷的值)时，可以使行选择控制信号RS生效。当使控制信号RS生效时，晶体管36接通，并且在输出路径38上(在与晶体管34耦接到的源极-漏极端子相对的源极-漏极端子处)生成对应的信号V输出，该信号表示电荷存储节点26上的电荷的大小。可以存在多行和多列像素，诸如在给定图像传感器的图像传感器像素阵列中的像素30。导电路径诸如列线42可以与一列图像像素30相关联。当在给定像素30中使控制信号RS生效时，列线42可以用于将信号V输出从像素30路由到读出电路(例如，图2中的读出电路48)。
在像素输出路径(诸如输出路径38)直接耦接到对应列线(诸如列线42)的情况下，读出操作(例如，读出操作的速度)可能被列线42上的寄生电容和电阻限制。另外，列线42上的寄生电容和电阻可能不期望地要求更高的列线电流和/或像素(诸如像素30)内的增加的功耗。
为了减轻与列线42的寄生特性相关联的这些问题，输出路径38可以电容耦接到列线42。具体地，具有电容CS的电容器60可以插置在输出路径38和列线42之间(例如，可具有耦接到输出路径38的第一(输入)端子和耦接到列线42的第二(输出)端子)。另外，像素30可包括预充电晶体管，诸如将电容器60的输入端子耦接到接地电源电压端子(例如，供应电压VSS的端子32)的晶体管62。换句话说，并非使用流电连接将输出路径38连接到列线42，而是像素30可以使用电容耦接将输出路径38连接到列线42。通过使用这种电容耦接方案，与像素(例如，经由像素输出路径38)直接连接到列线42的情况下相比，列线42可以具有更低的阻抗并且在其上经历减小的电压摆动。另外，在像素30用于驱动信号离开列线42的情况下，由于像素30仅需要对耦接电容器60的输入端子充电，因此可能以电容耦接方案节省像素功率。
图4示出了电容耦接到列线的像素列中的多个像素。具体地，像素列31可以包括各自具有如结合图3所描述的配置的像素30。像素列31中的每个像素30可以包括将相应像素输出路径(例如，图3中的像素输出路径38)耦接到列线42的耦接电容器(例如，图3中的电容器60)。
作为示例，像素输出信号(例如，存储在列线42上的电荷)可以被传送到读出电路48-1(在本文中有时称为列解码器电路、列电路或列读出电路)上。读出电路48-1可以包括运算放大器70(在本文中有时称为放大器或放大器电路)，其具有直接耦接到列线42的负(反相)输入端子以及耦接到参考电压(例如，电压VREF)的正(同相)输入端子。运算放大器70可以包括经由反馈路径耦接到其负输入端子的输出。反馈路径可以包括插置在运算放大器70的负输入端子和输出端子之间的具有电容CF的反馈电容器72。运算放大器70的输出可以经由使得能够存储重置电平信号的开关(例如，开关74)耦接到用于重置电平信号的采样和保持电容器(例如，电容器76)。运算放大器70的输出可以经由使得能够存储图像电平信号的开关(例如，开关78)耦接到用于图像电平信号的采样和保持电容器(例如，电容器80)。开关74和78以及电容器76和80的组合可在本文中有时称为采样和保持电路82。
运算放大器70、电容器76和/或电容器80的输出可以耦接到读出电路48-1中的其他下游电路。这些下游电路可以包括模数转换(ADC)电路84、附加放大器电路86和/或模拟和/或数字处理电路88。如果需要，读出电路48-1可以包括任何其他合适的电路，诸如比较电路、算术电路、偏压电路等。
在一个或多个像素输出路径38未电容耦接到列线42的情况下，列线42可以通过插置耦接电容器耦接到运算放大器70(在反相输入端子处)。然而，这可能是不期望的。通过在像素30内移动插置耦接电容器(例如，如图3所示在像素30中实现为电容器60)，列线42可以用作运算放大器70的反相输入端子的求和节点。这样，列线42可以排除用于驱动电流离开列线42的任何电流源，使得在求和节点(例如，在列线42上)处保存电荷。列线42可以直接连接到列31的每个像素30中的相应电容器60、读出电路48-1中的反馈电容器72以及放大器70中的晶体管，或者如果需要，可以仅直接连接到这些部件(例如，列31的每个像素30中的相应电容器60、读出电路48-1中的反馈电容器72以及放大器70中的晶体管)。通过仅将像素电容耦接到列线42，读出操作导致列线42上的更低电压摆动(例如，更快的列线电压建立)，并因此导致更快的读出速度和/或减小的像素功率。
在给定像素30执行读出操作之前，可以将每个像素30中的耦接电容器60的输入局部地预充电至诸如接地电源电压VSS的参考电压(使用晶体管62)。相同列中的未被读出的其他像素30可停用其对应晶体管62，以便使其对应耦接电容器60的输入浮置并避免影响列线42的寄生电容。
图4中的像素30的示例性配置仅是示例性的。如果需要，耦接电容器60和预充电晶体管62可以由给定像素列中的多于一个像素共享。作为示例，两个或更多个晶体管的像素输出路径可以耦接到共享耦接电容器60。共享耦接电容器60的输入端子可以耦接到共享预充电晶体管62。如果需要，在可以在第一晶圆上形成像素的光电二极管并且可以在第二晶圆上形成像素的读出/处理电路和/或列解码器电路的堆叠芯片或堆叠晶圆配置中，求和节点(例如，列线)可以由两个晶圆之间的直通硅通孔连接点形成。
图5示出了在读出操作期间，像素列(诸如图4中的像素列31)中的像素30如何可以使用预充电和电容耦接来进行操作。如图5所示，像素列中的第一像素(例如，具有与图3中的像素30和/或图4中的列31中的最顶部像素30相同的配置的像素1)可以在曝光时间段E1期间生成图像信号。读出操作可以在曝光时间段E1之后发生。为了适当地捕获重置和图像电平信号，可以激活像素1中的晶体管62(使用断言PC1)以将像素1中的电容器60的输入端子预充电到接地电压(例如，电压VSS)。在此之后，像素1中的晶体管36可以被激活(使用断言RS1)。当像素1中的晶体管36被激活时，像素1可以执行重置电平信号读出。随后，像素1可以通过分别重复针对晶体管62和36的控制信号的断言(诸如断言PC1’和RS1’)来执行图像电平信号读出(例如，在相关双采样读出期间)。像素1中的转移晶体管24可以在断言RS1和RS1’之间被激活以将图像电荷转移到浮动扩散区。在像素1的读出操作期间(例如，在断言PC1和RS1期间)，其他像素(例如，相同列中的像素2、像素3等)可以停用其相应晶体管62。
类似地，相同像素列中的像素2(例如，具有与图3中的像素30和/或图4中的列31中的从顶部起第二像素30相同的配置)可以在曝光时间段E2期间生成图像信号。在发生像素1的读出操作之后，可能发生针对像素2的读出操作。具体地，可以激活像素2中的晶体管62(使用断言PC2)以将像素2中的电容器60的输入端子预充电到接地电压。在此之后，像素2中的晶体管36可以被激活(使用断言RS2)。当像素2中的晶体管36被激活时，像素2可以执行重置电平信号读出，并且通过使用断言PC2’和RS2’来执行图像电平信号读出。像素2中的转移晶体管24可以在断言RS2和RS2’之间被激活以将图像电荷转移到浮动扩散区。类似地，在像素2的读出操作期间(例如，在断言PC2和RS2期间)，其他像素(例如，相同列中的像素1、像素3等)可以停用其相应晶体管62。对于相同列中的像素3、像素4等，可能发生相似的读出操作，直到已读出来自所有像素的所有合适信号。换句话说，预充电、行选择和读出操作都可以跨相同列的像素以滚动方式发生。
在图5的示例中，相同列中的像素的曝光时间段(例如，时间段E1、E2、E3等)可以重叠，如在全局快门操作模式中。在图5的另一个示例中，相同列中的像素的曝光时间段(例如，时间段E1、E2’、E3’等)可能以滚动方式发生，如在滚动快门操作模式中。如果需要，一个像素(例如，像素2)的曝光时间可以与相同列中的另一个像素(像素1)的读出操作重叠。这些示例仅仅是示例性的。
图6以简化形式示出了典型图像捕获和处理器系统300，诸如数字相机，该图像捕获和处理器系统包括成像设备398(例如，成像设备398，诸如图1至图5的图像传感器16，该图像传感器采用电容耦接到一个或多个对应列线42的一个或多个像素列31中的像素30)。处理器系统300是可包括成像设备398的具有数字电路的示例性系统。在不进行限制的前提下，此类系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统、以及采用成像设备的其他系统。
图像捕获和处理器系统300通常包括透镜396，该透镜用于在快门释放按钮397被按下时将图像聚焦到设备398的像素阵列20上；中央处理单元(CPU)395，诸如控制相机功能以及一个或多个图像流功能的微处理器，所述中央处理单元通过总线393与一个或多个输入/输出(I/O)设备391通信。成像设备398也通过总线393与CPU 395通信。系统300还包括随机存取存储器(RAM)392并且可以包括可移动存储器394，诸如闪存存储器，该存储器也通过总线393与CPU 395通信。成像设备398可以在单个集成电路上或在不同芯片上与CPU组合，无论是否具有存储器存储装置。尽管总线393被示出为单总线，但是该总线也可以是一个或多个总线或桥接器或用于使系统部件互连的其他通信路径。
在各种实施方案中，图像传感器可以包括具有行选择晶体管(在图像像素的信号读出操作期间被激活)的图像像素、读出电路以及将图像像素耦接到读出电路(例如，列电路、列读出电路、列解码器电路)的信号线(例如，列线)。行选择晶体管可以经由电容器电容耦接到信号线。具体地，行选择晶体管可以具有连接到电容器的源极-漏极端子(即，晶体管的源极端子或漏极端子中的一个)。预充电晶体管可以将电容器耦接到接地电压端子，并且可以被耦接到行选择晶体管的源极-漏极端子。
读出电路可以包括放大器电路(例如，运算放大器)，该放大器电路具有直接连接到信号线的第一输入端子、耦接到附加参考电压端子的第二输入端子以及耦接到采样和保持电路的输出端子。附加电容器可以耦接在放大器电路的第一输入端子和输出端子之间。
图像传感器可以包括具有附加行选择晶体管的附加图像像素。信号线可以将附加图像像素耦接到读出电路，并且附加行选择晶体管电容耦接到信号线。如果需要，可以在行选择晶体管和信号线之间插置共享电容器，并且也可以在附加行选择晶体管和信号线之间插置共享电容器。
另外，图像像素可以响应于入射光而生成图像信号。预充电晶体管可以将接地电压供应到电容器的端子。接下来，图像像素可以通过电容器将重置电平信号传送到列线。在此之后，图像像素可以通过电容器将图像信号传送到列线。列线可以将重置电平信号和图像信号传送到列读出电路。
根据一个实施方案，图像传感器可以包括具有行选择晶体管的图像像素，该行选择晶体管在图像像素的信号读出操作期间被激活。图像传感器还可以包括读出电路和将图像像素耦接到读出电路的信号线。行选择晶体管可以电容耦接到信号线。
根据另一个实施方案，图像传感器还可以包括电容器，该电容器具有耦接到行选择晶体管的输入端子并且具有耦接到信号线的输出端子。
根据另一个实施方案，行选择晶体管可以具有源极-漏极端子。电容器的输入端子可以耦接到行选择晶体管的源极-漏极端子。
根据另一个实施方案，图像传感器还可以包括将电容器的输入端子耦接到参考电压端子的附加晶体管。
根据另一个实施方案，读出电路可以包括放大器电路，该放大器电路具有耦接到信号线的第一输入端子和耦接到附加参考电压端子的第二输入端子。
根据另一个实施方案，信号线可以直接连接到放大器电路的第一输入端子。
根据另一个实施方案，放大器电路可以具有耦接到采样和保持电路的输出端子。
根据另一个实施方案，放大器电路的第一输入端子可以使用附加电容器来耦接到放大器电路的输出端子。
根据另一个实施方案，所限定的图像传感器还可以包括具有附加行选择晶体管的附加图像像素，该附加行选择晶体管在附加图像像素的信号读出操作期间被激活。信号线可以将附加图像像素耦接到读出电路。附加行选择晶体管可以电容耦接到信号线。
根据另一个实施方案，图像传感器还可以包括具有附加行选择晶体管的附加图像像素，该附加行选择晶体管在附加图像像素的信号读出操作期间被激活。图像传感器还可以包括电容器，该电容器插置在行选择晶体管和信号线之间并插置在附加行选择晶体管和信号线之间。
根据一个实施方案，图像传感器可以具有使用电容器来耦接到列线的图像像素。图像像素可操作以响应于入射光而生成图像信号。图像像素可操作以通过电容器将图像信号传送到列线。图像信号可以通过列线传送到列读出电路。
根据另一个实施方案，图像像素可以包括耦接到电容器的晶体管。晶体管可以被配置为将接地电压供应到电容器的端子。
根据另一个实施方案，晶体管可以被配置为在图像信号通过电容器传送到列线之前，将接地电压供应到电容器的端子。
根据另一个实施方案，图像像素可以被配置为在图像信号通过电容器传送到列线之前，通过电容器将重置电平信号传送到列线。
根据另一个实施方案，晶体管可以被配置为在重置电平信号通过电容器传送到列线之前，将接地电压供应到电容器的端子。
根据一个实施方案，成像系统可以包括布置在像素列中的多个图像像素。多个图像像素中的每个图像像素可以具有像素输出路径。成像系统还可以包括将多个图像像素耦接到列电路的列线。多个图像像素中的每个像素输出路径可以电容耦接到列线。
根据另一个实施方案，每个图像像素可以包括电容耦接到列线的行选择晶体管。
根据另一个实施方案，多个图像像素中的给定图像像素可以包括插置在给定图像像素中的行选择晶体管与列线之间的电容器。
根据另一个实施方案，给定图像像素可以包括耦接到电容器和行选择晶体管的预充电晶体管。
根据另一个实施方案，电容器可以插置在多个图像像素中的附加给定图像像素中的行选择晶体管与列线之间。附加给定图像像素中的行选择晶体管可以耦接到预充电晶体管。
前述内容仅是对本实用新型的原理的说明，因此本领域的技术人员可以在不脱离本实用新型的范围和实质的情况下进行多种修改。上述实施方案可单独实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，其特征在于，所述图像传感器包括：
图像像素，所述图像像素具有行选择晶体管，所述行选择晶体管在所述图像像素的信号读出操作期间被激活；
读出电路；和
信号线，所述信号线将所述图像像素耦接到所述读出电路，其中，所述行选择晶体管电容耦接到所述信号线。
2.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括：
电容器，所述电容器具有耦接到所述行选择晶体管的输入端子，并且具有耦接到所述信号线的输出端子。
3.根据权利要求2所述的图像传感器，其特征在于，所述行选择晶体管具有源极-漏极端子，并且所述电容器的所述输入端子耦接到所述行选择晶体管的所述源极-漏极端子。
4.根据权利要求3所述的图像传感器，其特征在于，所述图像传感器还包括：
附加晶体管，所述附加晶体管将所述电容器的所述输入端子耦接到参考电压端子。
5.根据权利要求4所述的图像传感器，其特征在于，所述读出电路包括放大器电路，所述放大器电路具有耦接到所述信号线的第一输入端子和耦接到附加参考电压端子的第二输入端子，其中，所述信号线直接连接到所述放大器电路的所述第一输入端子，其中，所述放大器电路还具有耦接到采样和保持电路的输出端子，并且其中，所述放大器电路的所述第一输入端子使用附加电容器来耦接到所述放大器电路的所述输出端子。
6.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括：
附加图像像素，所述附加图像像素具有附加行选择晶体管，所述附加行选择晶体管在所述附加图像像素的信号读出操作期间被激活，其中，所述信号线将所述附加图像像素耦接到所述读出电路，并且所述附加行选择晶体管电容耦接到所述信号线。
7.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括：
附加图像像素，所述附加图像像素具有附加行选择晶体管，所述附加行选择晶体管在所述附加图像像素的信号读出操作期间被激活；和
电容器，所述电容器插置在所述行选择晶体管和所述信号线之间，并且插置在所述附加行选择晶体管和所述信号线之间。
8.一种成像系统，其特征在于，所述成像系统包括：
多个图像像素，所述多个图像像素布置在像素列中，其中，所述多个图像像素中的每个图像像素具有像素输出路径；和
列线，所述列线将所述多个图像像素耦接到列电路，其中，所述多个图像像素中的每个像素输出路径电容耦接到所述列线。
9.根据权利要求8所述的成像系统，其特征在于，每个图像像素包括电容耦接到所述列线的行选择晶体管。
10.根据权利要求9所述的成像系统，其特征在于，所述多个图像像素中的给定图像像素包括电容器，所述电容器插置在所述给定图像像素中的所述行选择晶体管与所述列线之间，其中，所述给定图像像素包括耦接到所述电容器和所述行选择晶体管的预充电晶体管，其中，所述电容器插置在所述多个图像像素中的附加给定图像像素中的所述行选择晶体管与所述列线之间，并且其中，所述附加给定图像像素中的所述行选择晶体管耦接到所述预充电晶体管。
CN201922165793.3U 2018-12-20 2019-12-05 图像传感器和成像系统 Active CN211152056U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/226,791 US10791294B2 (en) 2018-12-20 2018-12-20 Image sensors having capacitively coupled pixels
US16/226,791 2018-12-20

Publications (1)

Publication Number Publication Date
CN211152056U true CN211152056U (zh) 2020-07-31

Family

ID=71098918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922165793.3U Active CN211152056U (zh) 2018-12-20 2019-12-05 图像传感器和成像系统

Country Status (2)

Country Link
US (1) US10791294B2 (zh)
CN (1) CN211152056U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115278122A (zh) * 2022-07-15 2022-11-01 杭州海康威视数字技术股份有限公司 一种像素单元电路、信号采集装置和信号采集方法
WO2022252172A1 (zh) * 2021-06-03 2022-12-08 迪克创新科技有限公司 像素阵列及相关图像传感器、指纹检测芯片及电子装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114205543A (zh) * 2020-09-18 2022-03-18 三星电子株式会社 图像传感器
KR20220082566A (ko) * 2020-12-10 2022-06-17 삼성전자주식회사 이미지 센서
US20220272298A1 (en) * 2021-02-25 2022-08-25 L3 Cincinnati Electronics Corporation Analog counter circuits and read-out integrated circuits and infrared detectors incorporating the same
CN113489927B (zh) * 2021-06-01 2022-06-28 西安理工大学 一种cmos图像传感器的高速列线读出电路及读出方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999865B2 (en) 2008-10-20 2011-08-16 Fairchild Imaging, Inc. Imaging array with modulated pixels
US20100271517A1 (en) 2009-04-24 2010-10-28 Yannick De Wit In-pixel correlated double sampling pixel
EP2840779B1 (en) * 2012-04-19 2017-09-20 Tohoku University Solid-state image capture device
US9313476B2 (en) 2014-08-07 2016-04-12 Omnivision Technologies, Inc. Precharged latched pixel cell for a time of flight 3D image sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022252172A1 (zh) * 2021-06-03 2022-12-08 迪克创新科技有限公司 像素阵列及相关图像传感器、指纹检测芯片及电子装置
CN115278122A (zh) * 2022-07-15 2022-11-01 杭州海康威视数字技术股份有限公司 一种像素单元电路、信号采集装置和信号采集方法
CN115278122B (zh) * 2022-07-15 2024-02-13 杭州海康微影传感科技有限公司 一种像素单元电路、信号采集装置和信号采集方法

Also Published As

Publication number Publication date
US10791294B2 (en) 2020-09-29
US20200204750A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
CN211152056U (zh) 图像传感器和成像系统
CN111430388B (zh) 成像像素
US10014333B2 (en) Back-side illuminated pixels with interconnect layers
US9247170B2 (en) Triple conversion gain image sensor pixels
US10165211B1 (en) Image sensors with optically black pixels
KR102239944B1 (ko) 다크 픽셀들을 갖는 이미지 센서들
CN110248126B (zh) 具有埋入式沟道的双转换增益电路
US20090237540A1 (en) Imager method and apparatus having combined gate signals
US10362255B2 (en) Multi-conversion gain pixel configurations
US9456159B1 (en) Pixels with an active reset circuit in CMOS image sensors
JP2018125842A (ja) 撮像装置およびカメラシステム
US20200154066A1 (en) Image sensors having high dynamic range imaging pixels
CN112291493B (zh) 用于生成高动态范围图像的成像系统和方法
US10630897B2 (en) Image sensors with charge overflow capabilities
JP2021057891A (ja) 調整可能な増幅器回路を有する撮像システム
CN114975494A (zh) 具有耦合栅极结构的图像像素
CN111526307A (zh) 图像传感器
CN113382183A (zh) 图像传感器及操作图像传感器的方法
CN111147774B (zh) 用于电压稳定的系统和方法
US10972695B2 (en) Image sensors with reduced signal sampling kickback
CN112040157B (zh) 具有减少的信号采样反冲的图像传感器
US11330217B2 (en) Image sensing device including dual conversion gain transistor
CN210327777U (zh) 图像传感器和成像系统
CN110557583B (zh) 图像传感器、操作图像传感器的方法及成像系统

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant