CN112040157B - 具有减少的信号采样反冲的图像传感器 - Google Patents

具有减少的信号采样反冲的图像传感器 Download PDF

Info

Publication number
CN112040157B
CN112040157B CN202010164190.6A CN202010164190A CN112040157B CN 112040157 B CN112040157 B CN 112040157B CN 202010164190 A CN202010164190 A CN 202010164190A CN 112040157 B CN112040157 B CN 112040157B
Authority
CN
China
Prior art keywords
source follower
follower stage
coupled
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010164190.6A
Other languages
English (en)
Other versions
CN112040157A (zh
Inventor
R·本嘉拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/460,746 external-priority patent/US10972695B2/en
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN112040157A publication Critical patent/CN112040157A/zh
Application granted granted Critical
Publication of CN112040157B publication Critical patent/CN112040157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise

Abstract

本发明题为“具有减少的信号采样反冲的图像传感器”。本发明公开了一种图像传感器，图像传感器可包括图像像素阵列。图像像素可被布置成列和行。图像像素的每一列可经由相应列线耦接到列读出电路。列读出电路可包括放大器电路、第一源极跟随器级和第二源极跟随器级。第一源极跟随器级和第二源极跟随器级可插置在放大器电路和采样电容器之间。开关可插置在第一源极跟随器级和第二源极跟随器级之间。第二源极跟随器晶体管可被配置为将中间采样电压提供给采样电容器。第一源极跟随器晶体管可被配置为将最终采样电压提供给采样电容器。以这种方式，可减少使用读出电路对信号进行采样而产生的反冲。

Description

具有减少的信号采样反冲的图像传感器
技术领域
本发明整体涉及成像设备，并且更具体地讲，涉及减轻信号采样反冲的成像设备。
背景技术
图像传感器常常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型的布置中，电子设备设置有布置成像素行和像素列的图像像素阵列。常常将读出电路耦接到每个像素列以读出来自图像像素的图像信号。
读出电路对来自图像像素的信号进行采样以供存储在采样节点处。然而，由放大器或其他读出电路部件进行的采样过程可能会在放大器的输入处引起反冲噪声，从而不期望地在信号路径上添加了附加相位延迟(例如，增加了稳定时间)。相似地，不期望提供附加电流来改善线路稳定，因为这会增加电流需求，这在某些应用中可能是不可接受的。
因此，期望提供具有减少的信号采样反冲的成像设备。
附图说明
图1是根据一些实施方案的具有用于使用图像像素阵列来捕获图像的图像传感器和处理电路的例示性电子设备的示意图。
图2是根据一些实施方案的例示性像素阵列以及用于从该像素阵列读出图像信号的相关联读出电路的示意图。
图3A是根据一些实施方案的具有减少的信号采样反冲的耦接到读出电路的例示性图像传感器像素的示意图。
图3B是根据一些实施方案的具有可编程增益放大器和电压跟随器的被配置为减少信号采样反冲的例示性电路的示意图。
图4是根据一些实施方案的具有减少的信号采样反冲的例示性读出电路的电路图。
图5是根据一个实施方案的用于操作图4中所示类型的具有减少的信号采样反冲的读出电路的例示性时序图。
图6是根据一个实施方案的采用图1至图5的实施方案的处理器系统的框图。
具体实施方式
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换成图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型图像传感器可例如具有数十万或数百万像素(例如，数兆像素)。图像传感器可包括控制电路(诸如，用于操作图像像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件所生成的电荷相对应。
图1为示例性成像系统(诸如，电子设备)的示意图，该成像系统使用图像传感器捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、蜂窝电话、平板计算机、网络相机、摄像机、视频监控系统、机动车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需的成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应图像传感器16。透镜14可包括固定透镜和/或可调透镜，并且可包括形成于图像传感器16的成像表面上的微透镜。在图像捕获操作期间，可通过透镜14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素信号转换成要提供给存储和处理电路18的对应数字图像数据的电路。如果需要，相机模块12可设置有透镜14的阵列和对应图像传感器16的阵列。
存储和处理电路18可包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(例如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(例如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线通信路径和/或无线通信路径将处理后的图像数据提供给外部设备(例如，计算机、外部显示器或其他设备)。
如图2所示，图像传感器16可包括控制和处理电路44(其可包括例如图像信号处理电路)和包含被布置成行和列的图像传感器像素30(本文中有时称为图像像素或像素)的像素阵列20。像素阵列20可包含例如数百或数千行以及数百或数千列的图像传感器像素30。控制电路44可耦接到行控制电路46(本文中有时称为行解码器电路或行电路)和列读出电路48(本文中有时称为列控制电路、读出电路、处理电路或列解码器电路)。
行控制电路46可从控制电路44接收行地址，并且通过行控制线50将对应行控制信号，诸如重置控制信号、行选择控制信号、电荷转移控制信号、抗光晕控制信号、双转换增益控制信号和读出控制信号供应给像素30。可将一根或多根导线(诸如，列线42)耦接到像素阵列20中的每一列像素30。列线42可用于从像素30读出图像信号以及用于将偏置信号(例如，偏置电流、偏置电压、偏置电压电平等)供应给像素30。如果需要，在像素读出操作期间，可使用行控制电路46选择阵列20中的像素行，并且可沿列线42读出由该像素行中的图像像素30生成的图像信号。
列读出电路48可通过列线42接收图像信号(例如，由像素30生成的模拟像素值)。图像读出电路48可包括放大器电路、模数转换(ADC)电路、偏置电路、列存储器、用于对从像素阵列20读出的图像信号进行采样和暂时存储的采样保持电路、用于选择性地启用或禁用列电路的锁存电路、或者耦接到像素阵列20中的一个或多个像素列以用于操作像素30以及用于从像素30读出图像信号的其他电路。读出电路48中的ADC电路可将从阵列20接收的模拟像素值转换成对应数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路48可针对一个或多个像素列中的像素30将数字像素数据供应给控制和处理电路44和/或处理器18(图1)。
图像阵列20可设置有滤色器阵列，该滤色器阵列具有多个滤色器元件以允许单个图像传感器对不同颜色的光进行采样。例如，图像传感器像素诸如阵列20中的图像像素30可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的红色、绿色和蓝色图像传感器像素对对应红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由2×2个图像像素的重复单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些示例仅仅是例示性的，并且一般来讲，可在任何期望数量的图像像素30上方形成任何期望颜色和任何期望图案的滤色器元件。
可在滤色器阵列的上表面上方形成微透镜，以将入射光聚焦到与该像素30相关联的光敏区域上。可在滤色器阵列的上表面上方形成微透镜，以将入射光聚焦到与该像素30相关联的光敏区域上。
图3A中示出了图像传感器16的例示性图像像素30和例示性读出电路48中的电路。如图3A所示，像素30可包括光敏元件，诸如光电二极管22(或光电探测器22)。可在正电源端子33处供应像素正电源电压(例如，电压VAA)。可在接地电源端子(ground supplyterminal)32(在本文有时称为接地电源端子(ground power supply terminal))处供应接地电源电压(例如，电压VSS)。入射光可在入射光穿过滤色器结构之后由光电二极管22收集。光电二极管22可将光转换成电荷。
重置控制信号RST可生效以接通重置晶体管28并且将电荷存储节点26(也称为浮动扩散部或浮动扩散区域)重置到重置电压。重置控制信号RST然后可被解除生效以关断重置晶体管28(例如，生效为低以停用对应晶体管)。在图像采集过程完成之后，可使转移栅极控制信号TX生效以接通转移晶体管24。当转移晶体管24接通时，由光电二极管22响应于入射光已生成的电荷被转移至电荷存储节点26。
电荷存储节点26可使用掺杂半导体的区域(例如，通过离子注入、杂质扩散或其他掺杂技术形成于硅衬底中的掺杂硅区域)来实施。掺杂半导体区域(即浮动扩散部，FD)可呈现出用于存储从光电二极管22转移的电荷的电容。与节点26上的所存储电荷相关联的信号可由源极跟随器晶体管34缓冲。行选择晶体管36可将源极跟随器晶体管34连接到列输出线42(在本文有时称为列线)。
如果需要，可使用其他类型的图像像素电路来实现图像传感器16的图像像素。例如，每个图像传感器像素30(例如，参见图1)可以为三晶体管像素、具有四个晶体管的钉扎光电二极管像素、全局快门像素、启用光闪烁减轻的像素、双转换增益像素、相位检测像素或具有这些配置和功能或其他配置和功能的任意组合的像素。图3A的电路仅仅是例示性的。如果需要，像素30可包括一个或多个光敏区域、一个或多个附加电荷存储区域(例如，存储栅极、电容器)以及一个或多个附加晶体管，这些晶体管提供对一个或多个附加电荷存储区域的访问以形成具有上述功能的像素。作为特定示例，像素30可包括耦接在光敏元件22和电源端子33之间的抗光晕晶体管。
仍然参考图3A，可沿着列输出线42设置晶体管64和66。晶体管64可以为使能晶体管，其用作当控制信号SF-EN生效时(例如，当执行像素读出操作时)启用列输出线42的开关。晶体管66可以为偏置晶体管，其用作当提供了合适的偏置信号SFBIAS时，列输出线42的电流源。
另外，(列)读出电路48(在图2中)可耦接到列线42。例如，列读出电路48可包括放大器电路68和源极跟随器级52。具体地，放大器68可从列线42采样出像素信号(像素电平或重置电平)，以供存储在采样电容器60处。然而，以这种方式进行采样会在放大器电路68的输入端子处呈现出不期望的反冲噪声(例如，反冲电压)。例如，当激活或接通采样开关以将放大器电路68的输出转移到存储节点VSH时，在放大器电路68的输出电容和电容器60的采样电容之间将存在电荷共享。这导致放大器电路68的输出电压发生变化，并且在放大器电路的输入处(例如，经由反馈路径)引入反冲电压。任何这样的反冲都将导致信号路径(例如，列线42)的稳定时间出现附加延迟。此外，由于反冲而产生的开关噪声将为列固定模式噪声引入附加来源。
为了减轻这些问题，列读出电路48(在图2中)还可包括附加源极跟随器级，诸如插置在源极跟随器级52和采样电容器60(在本文有时称为电荷存储结构)之间的源极跟随器级54。源极跟随器级54的至少一部分可与源极跟随器级52的一部分相同，以复制源极跟随器级52的源极跟随器级特性。例如，源极跟随器级52和54都可由四个晶体管形成、由使用相同技术的晶体管形成、由以相同相对方式耦接的晶体管形成等等。如果需要，源极跟随器级52的结构可与源极跟随器级54的结构相同。
源极跟随器级54可对采样电容进行充电，使得采样电压节点VSH(在采样电容器60的端子处)处于中间采样电压(在本文有时称为粗采样电压)。源极跟随器级52随后可对采样电容进行充电，使得采样电压节点VSH处于最终采样电压。
换句话讲，源极跟随器级52初始可(例如，经由关断开关)与源极跟随器级54断开连接。放大器电路68可将输出信号直接传送到源极跟随器级54以执行粗采样操作。相似地，放大器电路68可将输出信号直接传送到源极跟随器级52。然而，考虑到不存在从源极跟随器级52到采样电容器60的直接路径(例如，由于插置了断开开关)，源极跟随器级52的输出仅保持最终采样电压。此后，开关可将源极跟随器级52连接到源极跟随器级54，并且源极跟随器级52的输出连接到采样电压节点VSH，该采样电压节点接收最终采样电压。
读出电路48(在图2中)可根据需要基于采样的电压(在采样电压节点VSH处)执行任何随后的处理操作。如果需要，VSH采样电压节点可耦接到下游的模数转换电路(例如，读出电路48可基于采样的电压执行模数转换操作)。如果需要，读出电路48可将采样的电压传送到控制和处理电路44(在图2中)和/或存储和处理电路18(在图1中)。采样的电压可指示任何类型的信号(例如，可与任何类型的像素信号相关联)，诸如重置电平信号、图像电平信号、噪声电平信号等。
虽然图3A示出了以特定方式耦接的放大器电路68以及源极跟随器级52和54，但该配置仅仅是例示性的。又如，图3B示出了放大器电路和源极跟随器电路的不同的实施方式和/或表示。具体地，图3B示出了可编程增益放大器67，该可编程增益放大器具有耦接到列线42的输入和耦接到电压跟随器53(例如，与图3A中的源极跟随器级54类似)的输出。可编程增益放大器67可包括开关电容器放大器。可编程增益放大器67的输出初始可使用电压跟随器53来进行采样(例如，通过激活开关93和102以及停用开关100)。随后(例如，为了在使用电压跟随器53进行粗采样之后对图像信号进行准确地采样)，可直接由可编程增益放大器67对可编程增益放大器67的输出进行采样(例如，通过激活开关100和102以及停用开关93)以克服从采样电压节点VSH到放大器输出和放大器输入的反冲。
如果需要，可编程放大器可包括两个级，即第一运算放大器级(例如，类似于图3A中的放大器电路68)和第二源极跟随器级(例如，类似于图3A中的源极跟随器级52)。运算放大器级可使用套筒式运算放大器、(五晶体管)运算跨导放大器、折叠式共源共栅放大器和/或任何其他类型的放大器来实现。可编程增益放大器67在本文也可称为放大器电路或可编程增益放大器电路。
图4是示出了包括放大器电路和两个源极跟随器级的读出电路48的例示性配置的电路图。结合图4，省略了如结合图3A和图3B所描述的有关耦接到列线42的像素30和其他电路的配置的细节，以免掩盖当前修正。可以假设，图4中的对应于图3A和图3B中的先前所述特征部的类似特征部的功能类似、目的类似等。
具体地，放大器电路68(在图3A中)或可编程增益放大器(在图3B中)可包括具有第一(非反相)输入端子和第二(反相)输入端子的运算放大器70。非反相输入端子可接收参考电压VREFAMP。反相输入端子可经由输入电容器72耦接到列线42。放大器70可包括耦接到输出电容器76的输出端子。放大器70的输出端子可耦接到两个源极跟随器级。
第一源极跟随器级(例如，图3A中的源极跟随器级52、图3B中的可编程增益放大器67的一部分)可包括串联耦接在正电源端子33与接地电源端子32之间的晶体管80、82、84和86。放大器70的输出端子可耦接到晶体管80的栅极端子。晶体管86的栅极端子可接收偏置电压VSFBIAS。晶体管82和84可在晶体管82和84的相应栅极端子处接收电源电压VAA。
在晶体管82和84之间共享的共源极-漏极端子可为第一源极跟随器级52提供输出。第一源极跟随器级52的输出可经由反馈路径耦接到放大器70的反相输入端子。反馈电容器76和自动调零开关78可沿着反馈路径并联耦接。
第二源极跟随器级(例如，图3A中的源极跟随器级54、图3B中的电压跟随器53)可包括串联耦接在正电源端子33和接地电源端子32之间的晶体管90、92、94和96。放大器70的输出端子可耦接到晶体管90的栅极端子。晶体管96的栅极端子可接收偏置电压VSFBIAS(例如，在晶体管86的栅极端子处所接收的相同电压信号)。晶体管92和94可在晶体管92和94的相应栅极端子处接收控制信号SFEN。
在晶体管92和94之间共享的共源极-漏极端子可为第二源极跟随器级54提供输出。第二源极跟随器级54的输出可通过开关100(有时称为开关电路(switchingcircuitry/switching circuit))耦接到第一源极跟随器级52的输出。控制信号SAMPD可控制开关100的状态。例如，当控制信号SAMPD生效时，开关100可处于导电或导通状态，并且当控制信号SAMPD解除生效时，开关100可处于非导电或关断状态。第二源极跟随器级54的输出可通过开关102耦接到采样电容器60的端子处的采样电压节点VSH。控制信号SAMP可控制开关102(有时称为开关电路)的状态。例如，当控制信号SAMP生效时，开关102可处于导电或导通状态，并且当控制信号SAMP解除生效时，开关102可处于非导电或关断状态。
偏置电路可将第二源极跟随器级54(例如，将第二源极跟随器级54连接到电容器60的路径)的输出耦接到接地电源端子32。偏置电路可包括重置使能晶体管104，该重置使能晶体管耦接在晶体管106与将第二源极跟随器级54连接到电容器60的路径之间。晶体管106可具有耦接到电源端子32的第一源极-漏极端子和耦接到其栅极端子的第二源极-漏极端子。如此配置的情况下，当晶体管104和开关102导通时(例如，处于导电状态)，晶体管106可向采样电压节点VSH提供偏置电压。
图4中的形成放大器电路以及第一源极跟随器级和第二源极跟随器级的电路配置仅仅是例示性的。如果需要，可使用其他电路(例如，附加晶体管、附加开关等)作为对图4所示的电路的补充或替代，以实现放大器电路以及第一源极跟随器级和第二源极跟随器级的期望功能，如以上结合图3和图4所述。如果需要，可从图4的电路配置中省略一个或多个晶体管和开关(例如，晶体管104和106)。
另外，图3和图4中的读出电路被示出为耦接到一个列线。如果需要，每个列线可具有图3或图4所示类型的专用读出电路。如果需要，两个或更多个列线可共享图3或图4所示类型的读出电路。
图5示出了用于操作诸如图3和图4所示类型的读出电路的例示性时序图。如图5所示，列读出电路采样周期可在像素(阵列)积分和读出周期之后出现。例如，像素积分和读出周期可包括光敏元件处的图像信号的生成以及通过像素晶体管对所生成的图像信号的读出。如果需要，像素读出周期还可包括对重置电平信号和/或噪声信号的读出。
为了准备对来自像素的信号进行采样，在时间段T1期间，可使针对图4中的自动调零开关78的控制信号AZ生效以将开关78变为导电状态。这可能会使放大器70的反相输入端子短路到第一源极跟随器级的输出。
在时间段T2期间，可使针对图4中的开关102的控制信号SAMP生效以将开关102变为导电状态。这可将采样电压节点VSH连接到第二源极跟随器级和偏置电路(例如，晶体管104和106)。
在控制信号SAMP保持生效的同时，可使控制信号RSTEN生效以在时间段T3期间接通偏置电路。这可将晶体管106连接到采样电压节点VSH并且可将偏置电压(例如，接近晶体管106的阈值电压的偏置电压)提供给采样电压节点VSH。传送到采样电压节点VSH的偏置电压可被称为重置电压。
然后，在控制信号SAMP仍保持生效的同时，可使控制信号SFEN生效以接通图4中的晶体管92和94以及图3A中的晶体管64。这可启用或激活第二源极跟随器级并且可将中间采样电压传送到采样电压节点VSH。中间采样电压可接近与来自像素的采样的信号相关联的最终采样电压。中间采样电压可介于偏置电压和最终采样电压之间。然而，这不是必需的。如果需要，则最终取样电压可介于偏置电压和中间采样电压之间。
当控制信号SFEN在时间段T4期间生效时，可启用列线42(在图4中)并且可将第一源极跟随器级的输出(例如，晶体管82和84的共源极-漏极端子)预充电到最终采样电压。这样，在时间段T5期间，当控制信号SAMPD生效时(同时控制信号SAMP保持生效)，可将第一源极跟随器级的输出处的最终采样电压传送到采样电压节点VSH(通过第二源极跟随器级)。这样，电容器60处的采样电容可准确地反映采样的信号。由于源极跟随器晶体管和偏置晶体管的添加，第二源极跟随器级的开环充电可能会增加附加噪声。然而，可通过使用放大器执行最终采样来降低或最小化附加噪声的影响。这可通过使信号SFEN解除生效而执行最终采样来进行。由于第二源极跟随器级的噪声除以第一级放大器增益，因此相关联的采样噪声将更低(与使用第二源极跟随器级进行最终采样相比)。
如果需要，然后可能会出现附加列读出电路采样周期。例如，当第一采样周期与图像电平信号采样相关联时，附加列读出电路采样周期可包括重置电平信号采样，反之亦然。又如，附加列读出电路采样周期可包括对其他像素行的采样。
图6是包括成像设备608(例如，图1的相机模块12)的示例性处理器系统600(诸如数码相机)的简化图，该成像设备采用如上文结合图1至图5所述的图像传感器。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉系统、车辆导航系统、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统、以及其他采用成像设备的系统。
处理器系统600(例如，数字静态或视频摄像机系统)一般包括：透镜614，该透镜用于(任选地在快门释放按钮616被按下时)将图像聚焦到成像设备608中的一个或多个像素阵列上；以及中央处理单元(CPU)602诸如微处理器，该中央处理单元控制相机功能和一个或多个图像流功能。处理单元602可通过系统总线606与一个或多个输入-输出(I/O)设备610进行通信。成像设备608可还通过总线606来与CPU 602进行通信。系统600可还包括随机存取存储器(RAM)604并且可任选地包括可移动存储器612，诸如闪存存储器，该存储器可也通过总线606与CPU 602进行通信。成像设备608可以在单个集成电路上或在不同芯片上与CPU组合，无论是否具有存储器存储装置。尽管总线606被示为单总线，但该总线也可以是一个或多个总线、桥接器或其他用于互连系统600的系统部件的通信路径。
已经描述了各种实施方案，示出了具有配置有减少的信号采样反冲的图像传感器的系统和用于这些图像传感器的方法。
在一些实施方案中，一种图像传感器可包括可操作为生成信号的图像像素。读出电路可对信号进行采样并且可包括放大器电路、第一源极跟随器级、第二源极跟随器级和电荷存储结构(例如，采样电容器)，该电荷存储结构可操作为存储采样的信号。第一源极跟随器级和第二源极跟随器级可插置在放大器电路和电荷存储结构之间。放大器电路可具有输出端子，该输出端子直接耦接到第一源极跟随器级并且直接耦接到第二源极跟随器级。第一源极跟随器级和第二源极跟随器级可分别包括串联连接在对应的正电源端子和接地电源端子之间的第一组晶体管和第二组晶体管。第一组晶体管和第二组晶体管中的两个相应晶体管可各自具有耦接到放大器电路的输出端子的栅极端子。第一组晶体管中的两个晶体管可共享共源极-漏极端子。第二组晶体管中的两个晶体管可共享共源极-漏极端子。第一开关可将第一源极跟随器级耦接到第二源极跟随器级，并且第二开关可将第二源极跟随器级耦接到电荷存储结构。具体地，第一开关可将第一组晶体管中的共源极-漏极端子耦接到第二组晶体管中的共源极-漏极端子。偏置电路可操作为通过附加开关将偏置(重置)电压提供给电荷存储结构。放大器电路可包括耦接到与图像像素相连的列线的输入端子。共源极-漏极端子可耦接到放大器电路的输入端子。
在一些实施方案中，一种使用列线操作耦接到图像传感器的读出电路的方法可包括：利用放大器电路，使用列线接收来自图像传感器像素的信号；利用第一源极跟随器级，将与信号相关联的中间(粗)采样电压提供给采样电压节点(在采样电容器的端子处)；利用第二源极跟随器级，在提供中间采样电压之后，将与信号相关联的最终采样电压提供给采样电压节点。该方法还可包括：激活(即，接通、置于导电状态)插置在源极跟随器级和采样电压节点之间的开关；在激活了所述开关的同时，使偏置电路能够将重置电压提供给所述采样电压节点；在激活了所述开关的同时，通过使针对所述源极跟随器级中的至少一个晶体管的至少一个控制信号生效来激活所述源极跟随器级；在激活了所述开关的同时，激活插置在所述附加源极跟随器级和所述源极跟随器级之间的附加开关。
在一些实施方案中，一种成像系统可包括处理电路、图像传感器阵列、和经由至少一个列线耦接到图像传感器像素阵列的列读出电路。列读出电路可包括：电荷存储结构，该电荷存储结构可操作为存储从列线采样的信号；偏置电路，该偏置电路可操作为将偏置电压提供给电荷存储结构；一组晶体管，该组晶体管串联耦接并且可操作为将粗采样电压提供给电荷存储结构；和附加组晶体管，该附加组晶体管串联耦接并且可操作为将最终采样电压提供给电荷存储结构。开关电路(例如，开关)可插置在晶体管组与附加晶体管组之间。附加晶体管组可操作为通过开关电路提供最终采样电压。附加开关电路(例如，附加开关)可插置在附加晶体管组和电荷存储结构之间。偏置电压、粗采样电压和最终采样电压都可通过附加开关电路来提供。
根据一个实施方案，一种图像传感器可包括可操作为生成信号的图像像素和可操作为对信号进行采样的读出电路。读出电路可包括放大器电路、第一源极跟随器级、第二源极跟随器级、和可操作为存储采样的信号的电荷存储结构。第一源极跟随器级和第二源极跟随器级可插置在放大器电路和电荷存储结构之间。
根据另一个实施方案，放大器电路可包括输出端子，并且输出端子可直接耦接到第一源极跟随器级并且直接耦接到第二源极跟随器级。
根据另一个实施方案，第一源极跟随器级可包括串联连接在第一电源端子和第二电源端子之间的一组晶体管。
根据另一个实施方案，第二源极跟随器级可包括串联连接在第三电源端子和第四电源端子之间的附加组晶体管。
根据另一个实施方案，一组晶体管中的第一晶体管可具有耦接到放大器电路的输出端子的栅极端子，并且附加组晶体管中的第二晶体管可具有耦接到放大器电路的输出端子的栅极端子。
根据另一个实施方案，读出电路可包括将第一源极跟随器级耦接到第二源极跟随器级的开关。
根据另一个实施方案，读出电路可包括将第二源极跟随器级耦接到电荷存储结构的附加开关。
根据另一个实施方案，读出电路可包括可操作为通过附加开关将偏置电压提供给电荷存储结构的偏置电路。
根据另一个实施方案，放大器电路可包括耦接到与图像像素相连的列线的输入端子以及耦接到第一源极跟随器级中的第一晶体管的栅极端子的输出端子。
根据另一个实施方案，第一源极跟随器级可包括与第一晶体管串联耦接的第二晶体管和第三晶体管，并且第二晶体管和第三晶体管的共源极-漏极端子可耦接到放大器电路的输入端子。
根据另一个实施方案，第二源极跟随器级可包括串联耦接的第四晶体管和第五晶体管，并且第四晶体管和第五晶体管的共源极-漏极端子可经由开关耦接到第二晶体管和第三晶体管的共源极-漏极端子。
根据一个实施方案，一种使用列线操作耦接到图像传感器像素的读出电路的方法可包括：利用读出电路中的放大器电路，使用列线接收来自图像传感器像素的信号；利用耦接到放大器电路的源极跟随器级，将与信号相关联的中间采样电压提供给采样电压节点；以及利用插置在源极跟随器级和放大器电路之间的附加源极跟随器级，在提供中间采样电压之后，将与信号相关联的最终采样电压提供给采样电压节点。
根据另一个实施方案，该方法还可包括：激活插置在源极跟随器级和采样电压节点之间的开关；以及在激活了开关的同时，使偏置电路能够将重置电压提供给采样电压节点。
根据另一个实施方案，该方法还可包括：在激活了开关的同时，通过使针对源极跟随器级中的至少一个晶体管的至少一个控制信号生效来激活源极跟随器级。
根据另一个实施方案，该方法还可包括：在激活了开关的同时，激活插置在附加源极跟随器级和源极跟随器级之间的附加开关。
根据一个实施方案，一种成像系统可包括处理电路、图像传感器像素阵列、和经由至少一个列线耦接到图像传感器像素阵列的列读出电路。列读出电路可包括：电荷存储结构，该电荷存储结构可操作为存储从列线采样的信号；偏置电路，该偏置电路可操作为将偏置电压提供给电荷存储结构；一组晶体管，该组晶体管串联耦接并且可操作为将粗采样电压提供给电荷存储结构；和附加组晶体管，该附加组晶体管串联耦接并且可操作为将最终采样电压提供给电荷存储结构。
根据另一个实施方案，列读出电路可包括插置在晶体管组和附加晶体管组之间的开关电路。附加晶体管组可操作为通过开关电路提供最终采样电压。
根据另一个实施方案，列读出电路可包括插置在附加晶体管组和电荷存储结构之间的附加开关电路，偏置电路可操作为通过附加开关电路提供偏置电压，晶体管组可操作为通过附加开关电路提供粗采样电压，并且附加晶体管组可操作为通过附加开关电路提供最终采样电压。
根据另一个实施方案，列读出电路可包括放大器，该放大器具有输出端子，该输出端子耦接到该组晶体管中的第一晶体管的栅极端子并且耦接到附加组晶体管中的第二晶体管的栅极端子。
根据另一个实施方案，该组晶体管可耦接在正电源端子和接地电源端子之间，并且附加组晶体管可耦接在附加正电源端子和附加接地电源端子之间。
前述内容仅仅是对本发明原理的例示性说明，本领域技术人员可以在不脱离本发明的范围和实质的前提下进行多种修改。上述实施方案可单个实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，包括：
图像像素；和
读出电路，所述读出电路耦接到所述图像像素并且被配置为对来自所述图像像素的信号进行采样，所述读出电路包括：
放大器电路；
第一源极跟随器级；
第二源极跟随器级；
电荷存储结构，所述电荷存储结构被配置为存储与经采样的信号相关联的电压，其中所述第一源极跟随器级和所述第二源极跟随器级耦接在所述放大器电路与所述电荷存储结构之间；以及
开关，所述开关将所述第一源极跟随器级耦接到所述电荷存储结构。
2.根据权利要求1所述的图像传感器，其中所述放大器电路包括输出端子，并且其中所述输出端子耦接到所述第一源极跟随器级并且耦接到所述第二源极跟随器级。
3.根据权利要求2所述的图像传感器，其中所述第一源极跟随器级包括串联连接在第一电源端子和第二电源端子之间的一组晶体管，其中所述第二源极跟随器级包括串联连接在第三电源端子和第四电源端子之间的附加组晶体管，其中所述一组晶体管中的第一晶体管具有耦接到所述放大器电路的输出端子的栅极端子，并且其中所述附加组晶体管中的第二晶体管具有耦接到所述放大器电路的输出端子的栅极端子。
4.根据权利要求1所述的图像传感器，其中所述开关将所述第一源极跟随器级耦接到所述第二源极跟随器级，以及，其中所述读出电路包括：
附加开关，所述附加开关将所述第二源极跟随器级耦接到所述电荷存储结构；和
偏置电路，所述偏置电路被配置为通过所述附加开关将偏置电压提供给所述电荷存储结构。
5.根据权利要求1所述的图像传感器，其中所述放大器电路包括耦接到与所述图像像素相连的列线的输入端子和耦接到所述第一源极跟随器级中的第一晶体管的栅极端子的输出端子，其中所述第一源极跟随器级包括与所述第一晶体管串联耦接的第二晶体管和第三晶体管，其中所述第二晶体管和所述第三晶体管的共源极-漏极端子耦接到所述放大器电路的输入端子，其中所述第二源极跟随器级包括串联耦接的第四晶体管和第五晶体管，并且其中所述第四晶体管和所述第五晶体管的共源极-漏极端子耦接到所述第二晶体管和所述第三晶体管的所述共源极-漏极端子。
6.一种操作使用列线耦接到图像传感器像素的读出电路的方法，所述方法包括：
利用所述读出电路中的放大器电路，使用所述列线接收来自所述图像传感器像素的信号；
利用耦接到所述放大器电路的源极跟随器级，通过激活耦接在所述源极跟随器级与采样电压端子之间的开关，将与所述信号相关联的中间采样电压提供给所述采样电压端子；以及
利用耦接到所述放大器电路的附加源极跟随器级，在用所述源极跟随器级提供所述中间采样电压之后，将与所述信号相关联的最终采样电压提供给所述采样电压端子。
7.根据权利要求6所述的方法，还包括：
使偏置电路能够将重置电压提供给所述采样电压端子；以及
在激活了所述开关时，通过使针对所述源极跟随器级中的至少一个晶体管的至少一个控制信号生效来激活所述源极跟随器级，其中向所述采样电压端子提供与所述信号相关联的所述最终采样电压包括激活所述开关。
8.一种成像系统，包括：
处理电路；
图像传感器像素阵列；和
列读出电路，所述列读出电路经由至少一个列线耦接到所述图像传感器像素阵列，其中所述列读出电路包括：
电荷存储结构，所述电荷存储结构能够操作为存储从所述列线所采样的信号；
偏置电路，所述偏置电路能够操作为将偏置电压提供给所述电荷存储结构；
一组晶体管，所述一组晶体管串联耦接并且能够操作为将粗采样电压提供给所述电荷存储结构；和
附加组晶体管，所述附加组晶体管串联耦接并且能够操作为将最终采样电压提供给所述电荷存储结构。
9.根据权利要求8所述的成像系统，其中所述列读出电路包括：
开关电路，所述开关电路插置在所述一组晶体管和所述附加组晶体管之间，其中所述附加组晶体管能够操作为通过所述开关电路提供所述最终采样电压；
附加开关电路，所述附加开关电路插置在所述附加组晶体管和所述电荷存储结构之间，其中所述偏置电路能够操作为通过所述附加开关电路提供所述偏置电压，其中所述一组晶体管能够操作为通过所述附加开关电路提供所述粗采样电压，并且其中所述附加组晶体管能够操作为通过所述附加开关电路提供所述最终采样电压；和
放大器，所述放大器具有输出端子，该输出端子耦接到所述一组晶体管中的第一晶体管的栅极端子并且耦接到所述附加组晶体管中的第二晶体管的栅极端子。
10.根据权利要求8所述的成像系统，其中所述一组晶体管耦接在正电源端子和接地电源端子之间，并且其中所述附加组晶体管耦接在附加正电源端子和附加接地电源端子之间。
CN202010164190.6A 2019-06-04 2020-03-11 具有减少的信号采样反冲的图像传感器 Active CN112040157B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962856835P 2019-06-04 2019-06-04
US62/856,835 2019-06-04
US16/460,746 2019-07-02
US16/460,746 US10972695B2 (en) 2019-06-04 2019-07-02 Image sensors with reduced signal sampling kickback

Publications (2)

Publication Number Publication Date
CN112040157A CN112040157A (zh) 2020-12-04
CN112040157B true CN112040157B (zh) 2023-11-28

Family

ID=73459726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010164190.6A Active CN112040157B (zh) 2019-06-04 2020-03-11 具有减少的信号采样反冲的图像传感器

Country Status (2)

Country Link
CN (1) CN112040157B (zh)
DE (1) DE102020003170A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113611212B (zh) * 2021-07-30 2023-08-29 北京京东方显示技术有限公司 光接收传感器、显示面板和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384570A (en) * 1992-09-08 1995-01-24 Fujitsu Limited Voltage storage circuits
JPH07130189A (ja) * 1993-11-09 1995-05-19 Hitachi Ltd 半導体記憶回路
JPH11144485A (ja) * 1997-11-07 1999-05-28 Nec Corp センスアンプ回路
JP2003318712A (ja) * 2002-04-24 2003-11-07 Nec Corp 半導体装置
CN203249633U (zh) * 2013-05-24 2013-10-23 东南大学 一种频率电压转换电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731155B2 (en) * 2002-02-13 2004-05-04 Intersil Americas Inc Track and hold with dual pump circuit
JP2009164681A (ja) * 2007-12-28 2009-07-23 Nec Electronics Corp 読み出し回路、抵抗可変素子装置、及び撮像装置
JP2009164722A (ja) * 2007-12-28 2009-07-23 Nec Electronics Corp 読み出し回路、抵抗可変素子装置、及び撮像装置
KR102074944B1 (ko) * 2013-06-18 2020-02-07 삼성전자 주식회사 프로그래머블 이득 증폭기와 이를 포함하는 장치들
US10389960B2 (en) * 2016-01-15 2019-08-20 Semiconductor Components Industries, Llc Image sensor with glow suppression output circuitry
US9848140B2 (en) * 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384570A (en) * 1992-09-08 1995-01-24 Fujitsu Limited Voltage storage circuits
JPH07130189A (ja) * 1993-11-09 1995-05-19 Hitachi Ltd 半導体記憶回路
JPH11144485A (ja) * 1997-11-07 1999-05-28 Nec Corp センスアンプ回路
JP2003318712A (ja) * 2002-04-24 2003-11-07 Nec Corp 半導体装置
CN203249633U (zh) * 2013-05-24 2013-10-23 东南大学 一种频率电压转换电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A low power low noise analog front end for portable healthcare system;王艳朝;柯可人;秦文辉;秦亚杰;易婷;洪志良;;Journal of Semiconductors(第10期);全文 *
高速ADC中CMOS比较器的改进;李彦旭, 徐立新, 崔占忠, 林蔚;半导体技术(第04期);全文 *

Also Published As

Publication number Publication date
CN112040157A (zh) 2020-12-04
DE102020003170A1 (de) 2020-12-10

Similar Documents

Publication Publication Date Title
US10708529B2 (en) Image sensors with low-voltage transistors
US9967489B2 (en) Image pixels with in-column comparators
US10531027B2 (en) Backside illuminated global shutter pixel with active reset
US9247170B2 (en) Triple conversion gain image sensor pixels
US10560649B2 (en) Imaging systems having dual storage gate overflow capabilities
US10412326B2 (en) Global shutter imaging pixels
US8817153B2 (en) Column parallel readout image sensors with shared column analog-to-digital converter circuitry
CN211152056U (zh) 图像传感器和成像系统
CN112291493B (zh) 用于生成高动态范围图像的成像系统和方法
US11445140B2 (en) Imaging systems with adjustable amplifier circuitry
US10630897B2 (en) Image sensors with charge overflow capabilities
US10972695B2 (en) Image sensors with reduced signal sampling kickback
CN111147774B (zh) 用于电压稳定的系统和方法
CN112040157B (zh) 具有减少的信号采样反冲的图像传感器
US11722802B2 (en) Imaging systems with adjustable amplifier circuitry
CN114975494A (zh) 具有耦合栅极结构的图像像素
US10785426B2 (en) Apparatus and methods for generating high dynamic range images
US10708528B2 (en) Image sensors having dummy pixel rows
US10623655B2 (en) Image sensors with light flicker mitigation capabilities
US11785361B2 (en) Image sensing device including floating diffusion node with controllable capacitance and operation method thereof
CN115665572A (zh) 具有多增益读出的图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant