TWI818487B - 顯示裝置 - Google Patents

Abstract

一種顯示裝置包含讀取線、第一電路、第二電路及第三電路。讀取線包含第一側及第二側。第一側相對於第二側。第一電路、第二電路及第三電路耦接於讀取線。第一電路及第三電路位於讀取線之第一側。第一電路用以於第一階段根據第一掃描訊號進行重置。第二電路位於讀取線之第二側。第二電路與第一電路錯位排列。第二電路用以於第一階段根據第一掃描訊號讀取第二電路之第一光感測訊號，藉以輸出至讀取線。第三電路與第二電路錯位排列，並與第一電路直接相鄰。第三電路用以於第一階段根據第二掃描訊號進行光感測，藉以產生第二光感測訊號。

Description

顯示裝置

本案涉及一種電子裝置。詳細而言，本案涉及一種讀取線兩側之電路錯位排列的顯示裝置。

現有顯示裝置之讀取線數量眾多，造成顯示裝置之面板中的畫素密度降低(Pixels Per Inch, PPI)，並造成讀取線區佔了顯示裝置之晶片接合區一定比率。因此，讀取線數量眾多不利於各種形狀的顯示器設計。

因此，上述技術尚存諸多缺陷，而有待本領域從業人員研發出其餘適合的顯示裝置之電路架構及走線設計。

本案的一面向涉及一種顯示裝置。顯示裝置包含讀取線、第一電路、第二電路及第三電路。讀取線包含第一側及第二側。第一側相對於第二側。第一電路、第二電路及第三電路耦接於讀取線。第一電路及第三電路位於讀取線之第一側。第一電路用以於第一階段根據第一掃描訊號進行重置。第二電路位於讀取線之第二側。第二電路與第一電路錯位排列。第二電路用以於第一階段根據第一掃描訊號讀取第二電路之第一光感測訊號，藉以輸出第一光感測訊號至讀取線。第三電路與第二電路錯位排列，並與第一電路直接相鄰。第三電路用以於第一階段根據第二掃描訊號進行光感測，藉以產生第二光感測訊號。

本案的另一面向涉及一種顯示裝置。顯示裝置包含讀取線、第一電路、第二電路及第三電路。讀取線包含第一側及第二側。第一側相對於第二側。第一電路耦接於讀取線，並位於讀取線之第一側。第二電路耦接於讀取線，並位於讀取線之第二側。第三電路耦接於讀取線，並位於讀取線之第一側。第一電路、第二電路及第三電路中的每一者包含光感測器、讀取電路及重置電路。光感測器用以進行光感測，藉以產生光感測訊號。讀取電路耦接於光感測器及讀取線，並用以讀取光感測訊號，藉以傳送光感測訊號至讀取線。重置電路耦接於讀取電路及光感測器，並用以對光感測器進行重置。第一電路之重置電路與第二電路之讀取電路耦接於第一掃描訊號線。第二電路之重置電路與第三電路之讀取電路耦接於第二掃描訊號線。第一掃描訊號線與第二掃描訊號線平行且不相交。第一電路之重置電路及第三電路之讀取電路直接相鄰。

以下將以圖式及詳細敘述清楚說明本案之精神，任何所屬技術領域中具有通常知識者在瞭解本案之實施例後，當可由本案所教示之技術，加以改變及修飾，其並不脫離本案之精神與範圍。

本文之用語只為描述特定實施例，而無意為本案之限制。單數形式如“一”、“這”、“此”、“本”以及“該”，如本文所用，同樣也包含複數形式。

關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。

關於本文中所使用之用詞（terms），除有特別註明外，通常具有每個用詞使用在此領域中、在本案之內容中與特殊內容中的平常意義。某些用以描述本案之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本案之描述上額外的引導。

第1圖為根據本案一些實施例繪示的顯示裝置100之電路方塊示意圖。在一些實施例中，請參閱第1圖，顯示裝置100包含顯示區域110、顯示驅動積體電路120以及亮度感測讀取積體電路130。顯示區域110包含複數條讀取線(例如：讀取線RL1及讀取線RL2)、複數個畫素電路(圖中未示)以及具備複數種功能的複數個電路(圖中未示)。具備複數種功能的複數個電路將於後續段落詳細說明。在一些實施例中，顯示裝置100可為電子手錶或形狀不規則的顯示器。

在一些實施例中，複數條讀取線(例如：讀取線RL1及讀取線RL2)耦接於亮度感測讀取積體電路130。在一些實施例中，亮度感測讀取積體電路130與顯示驅動積體電路120整合為一個積體電路後，複數條讀取線(例如：讀取線RL1及讀取線RL2)可耦接於此整合後的積體電路。

第2圖為根據本案一些實施例繪示的顯示裝置100之電路方塊示意圖。在一些實施例中，請參閱第1圖及第2圖，第2圖之實施例為第1圖中讀取線RL1之兩側局部區域Z1之放大圖。

在一些實施例中，請參閱第1圖及第2圖，顯示裝置100包含讀取線RL1、第一電路Sen1、第二電路Sen2及第三電路Sen3。

在一些實施例中，請參閱第1圖及第2圖，顯示裝置100更包含複數個畫素電路(例如:複數個紅光畫素電路R1~R4、複數個綠光畫素電路G1~G4以及複數個藍光畫素電路B1~B4)。第2圖之實施例繪示相鄰兩橫列的畫素列、相鄰兩直行的複數個畫素電路以及第一電路Sen1至第五電路Sen5。

接著，讀取線RL1包含第一側(例如:圖式右側)及第二側(例如:圖式左側)。第一側相對於第二側。第一電路Sen1、第二電路Sen2及第三電路Sen3耦接於讀取線RL1。第一電路Sen1及第三電路Sen3位於讀取線RL1之第一側(例如：圖式右側)。第二電路Sen2位於讀取線RL1之第二側(例如：圖式左側)。第二電路Sen2與第一電路Sen1錯位排列。第三電路Sen3與第二電路Sen2錯位排列，並與第一電路Sen1直接相鄰。

再者，第一電路Sen1用以於第一階段根據第一掃描訊號S1[n]進行重置。第二電路Sen2用以於第一階段根據第一掃描訊號S1[n]讀取第二電路Sen2之第一光感測訊號，藉以輸出第一光感測訊號至讀取線RL1。第三電路Sen3用以於第一階段根據第二掃描訊號S2[n]進行光感測，藉以產生第二光感測訊號。

須說明的是，第一電路Sen1、第二電路Sen2及第三電路Sen3為上述實施例描述的具備複數種功能的複數個電路。

在一些實施例中，第一電路Sen1、第二電路Sen2及第三電路Sen3之電路結構皆相同。在一些實施例中，第二電路Sen2與第一電路Sen1不同行，且第二電路Sen2與第三電路Sen3不同行。

在一些實施例中，請參閱第2圖，第一紅光畫素電路R1、第一綠光畫素電路G1、第一藍光畫素電路B1、第三紅光畫素電路R3、第三綠光畫素電路G3、第三藍光畫素電路B3為同一畫素行。

接著，第二紅光畫素電路R2、第二綠光畫素電路G2、第二藍光畫素電路B2、第四紅光畫素電路R4、第四 綠光畫素電路G4及第四藍光畫素電路B4為同一畫素行。

在一些實施例中，請參閱第1圖及第2圖，顯示裝置100包含第一側(例如：圖式右側)及第二側(例如：圖式左側)。由顯示裝置100之第二側至第一側之排列順序為畫素電路(例如：第一紅光畫素電路R1、第一綠光畫素電路G1或第一藍光畫素電路B1)、第二電路Sen2、讀取線RL1、第一電路Sen1與第三電路Sen3以及畫素電路(例如：第二紅光畫素電路R2、第二綠光畫素電路G2、第二藍光畫素電路B2。

在一些實施例中，請參閱第1圖及第2圖，顯示裝置100更包含複數個畫素列。複數個畫素列垂直於讀取線RL1。圖式上方畫素列包含第一掃描訊號線L1及第二掃描訊號線L2。圖式下方畫素列包含次級第一掃描訊號線L3、次級第二掃描訊號線L4。

接著，第一掃描訊號線L1耦接於第一電路Sen1及第二電路Sen2。第二掃描訊號線L2耦接於第二電路Sen2及第三電路Sen3。

在一些實施例中，第一掃描訊號線L1用以傳輸第一掃描訊號S1[n]。第二掃描訊號線L2用以傳輸第二掃描訊號S2[n]。

再者，第一掃描訊號線L1、第二掃描訊號線L2、第一紅光畫素電路R1、第一綠光畫素電路G1、第一藍光畫素電路B1、第二紅光畫素電路R2、第二綠光畫素電路G2、第二藍光畫素電路B2、第二電路Sen2為同一畫素 列。第一電路Sen1及第三電路Sen3與圖式上方畫素列部分重疊。

同樣地，次級第一掃描訊號線L3耦接於第三電路Sen3及第四電路Sen4。次級第二掃描訊號線L4耦接於第四電路Sen4及第五電路Sen5。

接著，次級第一掃描訊號線L3用以傳輸次級第一掃描訊號S1[n+1]。次級第二掃描訊號線L4用以傳輸次級第二掃描訊號S2[n+1]。

再者，次級第一掃描訊號線L3、次級第二掃描訊號線L4、第三紅光畫素電路R3、第三綠光畫素電路G3、第三藍光畫素電路B3、第四紅光畫素電路R4、第四綠光畫素電路G4及第四藍光畫素電路B4、第四電路Sen4為同一畫素列。第三電路Sen3及第五電路Sen5與圖式下方畫素列部分重疊。

第3圖為根據本案一些實施例繪示的顯示裝置100之電路方塊示意圖。在一些實施例中，請參閱第2及第3圖，第3圖之實施例為第2圖之第一電路Sen1至第五電路Sen5之詳細電路結構示意圖。

在一些實施例中，第一電路Sen1至第五電路Sen5之電路結構均相同。須說明的是，第一電路Sen1及第五電路Sen5之部分電路結構並未繪示於圖式中。於實作上，第一電路Sen1及第五電路Sen5與第三電路Sen3之電路結構相同。

在一些實施例中，第一電路Sen1至第五電路 Sen5均包含三個電晶體及一個光感測器。

基於第一電路Sen1至第五電路Sen5之電路結構均相同，在一些實施例中，第一電路Sen1包含第一電晶體T1、光感測器SRO1及兩顆電晶體(圖中未示)。請以圖式中元件之右端及上端起算為第一端，光感測器SRO1包含第一端及第二端。光感測器SRO1之第一端耦接於系統低電壓源SVSS。

接著，第一電晶體T1包含第一端、第二端及控制端。第一電晶體T1之第一端耦接於光感測器SRO1之第二端。第一電晶體T1之第二端耦接於第二系統高電壓源SVDD2。第一電晶體T1之控制端耦接於第一掃描訊號線L1，並用以接收第一掃描訊號S1[n]。

在一些實施例中，第二電路Sen2包含第二電晶體T2、第三電晶體T3、第四電晶體T4及光感測器SRO2。

在一些實施例中，第二電晶體T2包含第一端、第二端及控制端。第二電晶體T2之第一端耦接於讀取線RL1。第二電晶體T2之控制端耦接於第一掃描訊號線L1，並用以接收第一掃描訊號S1[n]。

在一些實施例中，第三電晶體T3包含第一端、第二端及控制端。第三電晶體T3之第一端耦接於第二電晶體T2之第二端。第三電晶體T3之第二端耦接於第一系統高電壓源SVDD1。第三電晶體T3之控制端耦接於光感測器SRO2。

在一些實施例中，第四電晶體T4包含第一端、第 二端及控制端。第四電晶體T4之第一端耦接於第三電晶體T3之控制端及光感測器SRO2。第四電晶體T4之第二端耦接於第二系統高電壓源SVDD2。第四電晶體T4之控制端耦接於第二掃描訊號線L2，並用以接收第二掃描訊號S2[n]。

在一些實施例中，光感測器SRO2包含第一端及第二端。光感測器SRO2之第一端耦接於第三電晶體T3之控制端。光感測器SRO2之第二端耦接於系統低電壓源SVSS。

在一些實施例中，第三電路Sen3包含第五電晶體T5、第六電晶體T6、第七電晶體T7及光感測器SRO3。第三電路Sen3之結構相似於第二電路Sen2，於此不作贅述。

在一些實施例中，第四電路Sen4包含第八電晶體T8、第九電晶體T9、第十電晶體T10及光感測器SRO4。第四電路Sen4之結構相似於第二電路Sen2，於此不作贅述。

在一些實施例中，第五電路Sen 5包含第十一電晶體T11、第十二電晶體T12、一顆電晶體(圖中未示)及一個光感測器(圖中未示)。

在一些實施例中，為使第3圖之顯示裝置的操作易於理解，請一併參閱第1圖至第12圖。第4圖為根據本案一些實施例繪示的顯示裝置之訊號時序示意圖。第5圖至第12圖為根據本案一些實施例繪示的顯示裝置之電 路方塊狀態示意圖。

在一些實施例中，請參閱第2圖、第4圖及第5圖，於第一階段I1中，第一掃描訊號S1[n]為低準位。第二掃描訊號S2[n]、次級第一掃描訊號S1[n+1]及次級第二掃描訊號S2[n+1]均為高準位。第一電路Sen1之第一電晶體T1響應第一掃描訊號S1[n]導通，藉以使得第二系統高電壓源SVDD2重置光感測器SRO1。於此同時，第二電路Sen2之第二電晶體T2響應第一掃描訊號S1[n]導通，藉以讀取第二電路Sen2之第一光感測訊號，並輸出第一光感測訊號至讀取線RL1。第三電路Sen3之光感測器SRO3、第四電路Sen4之光感測器SRO4以及第五電路Sen5之光感測器SRO5用以進行光感測。在一些實施例中，第一光感測訊號儲存於第二電路Sen2之光感測器SRO2。

此時，第一電路Sen1用以進行對光感測器SRO1重置。第二電路Sen2用以讀取第一光感測訊號。第三電路Sen3至第五電路Sen5用以進行光感測。再請參閱第2圖，此時，讀取線RL1兩側之畫素電路(例如：畫素電路R1~B1以及畫素電路R2~B2)之狀況為用以驅動畫素後進行關閉。

須說明的是，讀取線RL1兩側之畫素電路(例如：畫素電路R1~B1以及畫素電路R2~B2)與第一電路Sen1至第三電路Sen3共同使用第一掃描訊號線L1以及第二掃描訊號線L2。

在一些實施例中，請參閱第2圖、第4圖及第6圖，於第二階段I2中，第一掃描訊號S1[n]及第二掃描訊號S2[n]為低準位。次級第一掃描訊號S1[n+1]及次級第二掃描訊號S2[n+1]均為高準位。第一電路Sen1之第一電晶體T1響應第一掃描訊號S1[n]導通，藉以使得第二系統高電壓源SVDD2重置光感測器SRO1。第二電路Sen2之第四電晶體T4響應第二掃描訊號S2[n]導通，藉以使第二系統高電壓源SVDD2重置光感測器SRO2以及關閉第三電晶體T3，藉以停止讀取第一光感測訊號。第三電路Sen3之第五電晶體T5響應第二掃描訊號S2[n]導通。第三電路Sen3之光感測器SRO3、第四電路Sen4之光感測器SRO4以及第五電路Sen5之光感測器SRO5用以進行光感測。

此時，第一電路Sen1用以進行對光感測器SRO1重置。第二電路Sen2用以重置光感測器SRO2以及關閉第三電晶體T3。第三電路Sen3至第五電路Sen5用以進行光感測。再請參閱第2圖，此時，讀取線RL1兩側之畫素電路(例如：畫素電路R1~B1以及畫素電路R2~B2)之狀況為用以進行重置。

在一些實施例中，請參閱第2圖、第4圖及第7圖，於第三階段I3中，第二掃描訊號S2[n]為低準位。第一掃描訊號S1[n]、次級第一掃描訊號S1[n+1]及次級第二掃描訊號S2[n+1]均為高準位。第二電路Sen2之第四電晶體T4響應第二掃描訊號S2[n]導通，藉以使第二系 統高電壓源SVDD2重置光感測器SRO2。第三電路Sen3之第五電晶體T5響應第二掃描訊號S2[n]導通，藉以讀取第三電路Sen3之第二光感測訊號。在一些實施例中，第二光感測訊號儲存於第三電路Sen3之光感測器SRO3。第一電路Sen1之光感測器SRO1、第四電路Sen4之光感測器SRO4以及第五電路Sen5之光感測器SRO5用以進行光感測。

此時，第一電路Sen1用以進行光感測。第二電路Sen2用以重置光感測器SRO2。第三電路Sen3用以讀取第三電路Sen3之第二光感測訊號。第四電路Sen4至第五電路Sen5用以進行光感測。再請參閱第2圖，此時，讀取線RL1兩側之畫素電路(例如：畫素電路R1~B1以及畫素電路R2~B2)之狀況為用以進行補償。

在一些實施例中，請參閱第2圖、第4圖及第8圖，於第四階段I4中，第一掃描訊號S1[n]、第二掃描訊號S2[n]、次級第一掃描訊號S1[n+1]及次級第二掃描訊號S2[n+1]均為高準位。第一電路Sen1之第一電晶體T1、第二電路Sen2之第二電晶體T2及第四電晶體T4、第三電路Sen3之第五電晶體T5及第七電晶體T7、第四電路Sen4之第八電晶體T8及第十電晶體T10以及第五電路Sen5之第十一電晶體T11處於關閉的狀態。

此時，第一電路Sen1及第二電路Sen2用以進行光感測。第三電路Sen3用以維持電路狀態(hold)。第四電路Sen4至第五電路Sen5用以進行光感測。再請參閱 第2圖，此時，讀取線RL1兩側之畫素電路(例如：畫素電路R1~B1以及畫素電路R2~B2)之狀況為用以維持電路狀態(hold)。

在一些實施例中，請參閱第2圖、第4圖及第9圖，於第五階段I5中，次級第一掃描訊號S1[n+1]為低準位。第一掃描訊號S1[n]、第二掃描訊號S2[n]及次級第二掃描訊號S2[n+1]均為高準位。第三電路Sen3之第七電晶體T7響應次級第一掃描訊號S1[n+1]導通，以使第二系統高電壓源SVDD2重置第三電路Sen3之光感測器SRO3及關閉第六電晶體T6，藉以停止讀取第二光感測訊號。第四電路Sen4之第八電晶體T8響應次級第一掃描訊號S1[n+1]導通，藉以讀取第四電路Sen4之光感測訊號。

此時，第一電路Sen1及第二電路Sen2用以進行光感測。第三電路Sen3用以從維持電路狀態(hold)轉換為重置狀態。第四電路Sen4用以讀取光感測訊號至讀取線RL1。第五電路Sen5用以進行光感測。

再請參閱第2圖，此時，讀取線RL1兩側之上方畫素列之畫素電路(例如：畫素電路R1~B1以及畫素電路R2~B2)之狀況為用以維持電路狀態(hold)。讀取線RL1兩側之下方畫素列之畫素電路(例如：畫素電路R3~B3以及畫素電路R4~B4)從驅動畫素轉換為維持電路狀態(hold)。

在一些實施例中，請參閱第2圖、第4圖及第10 圖，於第六階段I6中，次級第一掃描訊號S1[n+1]及次級第二掃描訊號S2[n+1]為低準位。第一掃描訊號S1[n]及第二掃描訊號S2[n]為高準位。第三電路Sen3之第七電晶體T7響應次級第一掃描訊號S1[n+1]導通，以使第二系統高電壓源SVDD2重置光感測器SRO3以及關閉第六電晶體T6。第四電路Sen4之第十電晶體T10響應次級第二掃描訊號S2[n+1]導通，以使第二系統高電壓源SVDD2重置光感測器SRO4以及關閉第九電晶體T9，藉以停止讀取光感測訊號。

此時，第一電路Sen1及第二電路Sen2用以進行光感測。第三電路Sen3用以進行重置。第四電路Sen4用以從讀取狀態轉換為重置狀態。第五電路Sen5用以進行光感測。

再請參閱第2圖，此時，讀取線RL1兩側之上方畫素列之畫素電路(例如：畫素電路R1~B1以及畫素電路R2~B2)之狀況為用以維持電路狀態(hold)。讀取線RL1兩側之下方畫素列之畫素電路(例如：畫素電路R3~B3以及畫素電路R4~B4)用以進行重置。

在一些實施例中，請參閱第2圖、第4圖及第11圖，於第七階段I7中，次級第二掃描訊號S2[n+1]為低準位。第一掃描訊號S1[n]、第二掃描訊號S2[n]及次級第一掃描訊號S1[n+1]為高準位。第四電路Sen4之第十電晶體T10響應次級第二掃描訊號S2[n+1]導通，以使第二系統高電壓源SVDD2重置光感測器SRO4。第五電 路Sen5之第十一電晶體T11響應次級第二掃描訊號S2[n+1]導通，藉以讀取第五電路Sen5之光感測訊號。

此時，第一電路Sen1、第二電路Sen2及第三電路Sen3用以進行光感測。第四電路Sen4用以進行重置。第五電路Sen5用以讀取光感測訊號。

再請參閱第2圖，此時，讀取線RL1兩側之上方畫素列之畫素電路(例如：畫素電路R1~B1以及畫素電路R2~B2)之狀況為用以維持電路狀態(hold)。讀取線RL1兩側之下方畫素列之畫素電路(例如：畫素電路R3~B3以及畫素電路R4~B4)用以進行補償。

在一些實施例中，請參閱第2圖、第4圖及第12圖，於第八階段I8中，第一掃描訊號S1[n]、第二掃描訊號S2[n]、次級第一掃描訊號S1[n+1]及次級第二掃描訊號S2[n+1]均為高準位。第一電路Sen1之第一電晶體T1、第二電路Sen2之第二電晶體T2及第四電晶體T4、第三電路Sen3之第五電晶體T5及第七電晶體T7、第四電路Sen4之第八電晶體T8及第十電晶體T10以及第五電路Sen5之第十一電晶體T11處於關閉的狀態。

此時，第一電路Sen1至第五電路Sen5皆用以進行光感測。再請參閱第2圖，此時，讀取線RL1兩側之上方畫素列之畫素電路(例如：畫素電路R1~B1以及畫素電路R2~B2)之狀況為用以驅動畫素。讀取線RL1兩側之下方畫素列之畫素電路(例如：畫素電路R3~B3以及畫素電路R4~B4)用以維持電路狀態(hold)。

第13圖為根據本案一些實施例繪示的顯示裝置之電路方塊示意圖。

在一些實施例中，請參閱第13圖，顯示裝置包含讀取線RL1、第一電路Sen1、第二電路Sen2及第三電路Sen3。讀取線RL1包含第一側(例如：圖式右側)及第二側(例如：圖式左側)。第一側相對於第二側。第一電路Sen1耦接於讀取線RL1，並位於讀取線RL1之第一側(例如：圖式右側)。第二電路Sen2耦接於讀取線RL1，並位於讀取線RL1之第二側(例如：圖式左側)。第三電路Sen3耦接於讀取線RL1，並位於讀取線RL1之第一側(例如：圖式右側)。第一電路Sen1、第二電路Sen2及第三電路Sen3中的每一者包含光感測器(例如：光感測器SRO1、光感測器SRO2及光感測器SRO3)、讀取電路(例如：讀取電路Sen21及讀取電路Sen31)及重置電路(例如：重置電路Sen12、重置電路Sen22及重置電路Sen32)。

接著，光感測器(例如：光感測器SRO2)用以進行光感測，藉以產生光感測訊號。讀取電路(例如：讀取電路Sen21)耦接於光感測器(例如：光感測器SRO2)及讀取線RL1，並用以讀取光感測訊號，藉以傳送光感測訊號至讀取線RL1。重置電路(例如：重置電路Sen22)耦接於讀取電路(例如：讀取電路Sen21)及光感測器(例如：光感測器SRO2)，並用以對光感測器(例如：光感測器SRO2)進行重置。第一電路Sen1之重置電路Sen12與第二電路Sen2之讀取電路Sen21耦接於第一掃描訊號線L1。第 二電路Sen2之重置電路Sen22與第三電路Sen3之讀取電路Sen31耦接於第二掃描訊號線L2。第一掃描訊號線L1與第二掃描訊號線L2平行且不相交。第一電路Sen1之重置電路Sen12及第三電路Sen3之讀取電路Sen31直接相鄰。須說明的是，第13圖之實施例與前述實施例之間的差異在於讀取線兩側的電路進一步被劃分為更詳細電路結構，其餘結構及電路操作皆與第1圖及第12圖之實施例相似，於此不作贅述。

在一些實施例中，請參閱第1圖至第13圖，光感測器SRO1至光感測器SRO5可與第一電路Sen1至第五電路Sen5位於顯示裝置之不同結構層。

在一些實施例中，請參閱第1圖及第13圖，顯示裝置100包含第一側(例如：圖式上側)及第二側(例如：圖式下側)。由顯示裝置100之第一側至第二側之第一排列順序為第一電路Sen1之光感測器SRO1、第一電路Sen1之重置電路Sen12及第一掃描訊號線L1、第三電路Sen3之讀取電路Sen31與第二掃描訊號線L2以及第三電路Sen3之重置電路Sen32與光感測器SRO3。由顯示裝置100之第一側至第二側之第二排列順序為第二電路Sen2之讀取電路Sen21、第一掃描訊號線L1、第二電路Sen2之光感測器SRO2及第二電路Sen2之重置電路Sen22以及第二掃描訊號線L2。

接著，請參閱第2圖，以第1圖之顯示裝置100之第一側(例如：圖式上側)及第二側(例如：圖式下側)的連 線為準，連線之相對兩側包含第三側(例如：圖式左側)與第四側(例如：圖式右側)，由顯示裝置100之第三側至第四側之第三排列順序為畫素電路(例如：第一紅光畫素電路R1、第一綠光畫素電路G1或第一藍光畫素電路B1)、第二電路Sen2、讀取線RL1、第一電路Sen1與第三電路Sen3以及畫素電路(例如：第二紅光畫素電路R2、第二綠光畫素電路G2、第二藍光畫素電路B2。

依據前述實施例，本案提供一種顯示裝置，以減少顯示裝置中讀取線的數量，並使同一畫素列可同時進行讀取、重置及光感測之電路操作，藉以使本案顯示裝置之電路架構能被設計於各種形狀的顯示器。

雖然本案以詳細之實施例揭露如上，然而本案並不排除其他可行之實施態樣。因此，本案之保護範圍當視後附之申請專利範圍所界定者為準，而非受於前述實施例之限制。

對本領域技術人員而言，在不脫離本案之精神和範圍內，當可對本案作各種之更動與潤飾。基於前述實施例，所有對本案所作的更動與潤飾，亦涵蓋於本案之保護範圍內。

100:顯示裝置

110:顯示區域

120:顯示驅動積體電路

130:亮度感測讀取積體電路

RL1,RL2:讀取線

Z1:局部區域

Sen1~Sen5:電路

R1~R4:紅光畫素電路

G1~G4:綠光畫素電路

B1~B4:藍光畫素電路

L1:第一掃描訊號線

S1[n]:第一掃描訊號

L2:第二掃描訊號線

S2[n]:第二掃描訊號

L3:次級第一掃描訊號線

S1[n+1]:次級第一掃描訊號

L4:次級第二掃描訊號線

S2[n+1]:次級第二掃描訊號

T1~T12:電晶體

SRO1~SRO4:光感測器

SVDD1:第一系統高電壓源

SVDD2:第二系統高電壓源

SVSS:系統低電壓源

I1~I8:階段

Sen21,Sen31,Sen41,Sen51:讀取電路

Sen12,Sen22,Sen32,Sen42:重置電路

參照後續段落中的實施方式以及下列圖式，當可更佳地理解本案的內容： 第1圖為根據本案一些實施例繪示的顯示裝置之電路方塊示意圖； 第2圖為根據本案一些實施例繪示的顯示裝置之電路方塊示意圖； 第3圖為根據本案一些實施例繪示的顯示裝置之電路方塊示意圖； 第4圖為根據本案一些實施例繪示的顯示裝置之訊號時序示意圖； 第5圖為根據本案一些實施例繪示的顯示裝置之電路方塊狀態示意圖； 第6圖為根據本案一些實施例繪示的顯示裝置之電路方塊狀態示意圖； 第7圖為根據本案一些實施例繪示的顯示裝置之電路方塊狀態示意圖； 第8圖為根據本案一些實施例繪示的顯示裝置之電路方塊狀態示意圖； 第9圖為根據本案一些實施例繪示的顯示裝置之電路方塊狀態示意圖； 第10圖為根據本案一些實施例繪示的顯示裝置之電路方塊狀態示意圖； 第11圖為根據本案一些實施例繪示的顯示裝置之電路方塊狀態示意圖； 第12圖為根據本案一些實施例繪示的顯示裝置之電路方塊狀態示意圖；以及 第13圖為根據本案一些實施例繪示的顯示裝置之電路方塊示意圖。

Z1:局部區域

RL1:讀取線

Sen1~Sen5:電路

R1~R4:紅光畫素電路

G1~G4:綠光畫素電路

B1~B4:藍光畫素電路

L1:第一掃描訊號線

S1[n]:第一掃描訊號

L2:第二掃描訊號線

S2[n]:第二掃描訊號

L3:次級第一掃描訊號線

S1[n+1]:次級第一掃描訊號

L4:次級第二掃描訊號線

S2[n+1]:次級第二掃描訊號

Claims (20)

1. 一種顯示裝置，包含：一讀取線，包含一第一側及一第二側，其中該第一側相對於該第二側；一第一電路，耦接於該讀取線，位於該讀取線之該第一側，其中該第一電路於一第一階段根據一第一掃描訊號進行重置；一第二電路，耦接於該讀取線，位於該讀取線之該第二側，其中該第二電路與該第一電路錯位排列，其中該第二電路用以於該第一階段根據該第一掃描訊號讀取該第二電路之一第一光感測訊號，藉以輸出該第一光感測訊號至該讀取線；以及一第三電路，耦接於該讀取線，位於該讀取線之該第一側，其中該第三電路與該第二電路錯位排列，並與該第一電路直接相鄰，其中該第三電路用以於該第一階段根據一第二掃描訊號進行光感測，藉以產生一第二光感測訊號。
2. 如請求項1所述之顯示裝置，其中該第一電路、該第二電路及該第三電路皆相同。
3. 如請求項2所述之顯示裝置，其中該第二電路與該第一電路不同行，且該第二電路與該第三電路不同行。
4. 如請求項2所述之顯示裝置，更包含：複數個畫素列，垂直於該讀取線，其中每一該些畫素列包含：一第一掃描訊號線，耦接於該第一電路及該第二電路，其中該第一掃描訊號線用以傳輸該第一掃描訊號；以及一第二掃描訊號線，耦接於該第二電路及該第三電路，其中該第二掃描訊號線用以傳輸該第二掃描訊號。
5. 如請求項4所述之顯示裝置，其中該第一掃描訊號及該第二掃描訊號之間具有一相位差。
6. 如請求項4所述之顯示裝置，其中該第一電路用以於一第二階段根據該第一掃描訊號進行重置，其中該第二電路用以於該第二階段根據該第二掃描訊號進行重置，其中該第三電路用以於該第二階段根據該第二掃描訊號進行光感測，藉以產生該第二光感測訊號。
7. 如請求項6所述之顯示裝置，其中該第一電路用以於一第三階段根據該第一掃描訊號進行光感測，藉以產生該第一光感測訊號，其中該第二電路用以於該第三階段根據該第二掃描訊號進行重置，其中該第三電路用以於該第三階段根據該第二掃描訊號讀取該第一階段及該第 二階段之該第二光感測訊號。
8. 如請求項7所述之顯示裝置，其中該第一電路用以於一第四階段根據該第一掃描訊號及該第二掃描訊號進行光感測，藉以產生一第三光感測訊號，其中該第二電路用以於該第四階段根據該第一掃描訊號及該第二掃描訊號進行光感測，藉以產生該第一光感測訊號，其中該第三電路用以該第四階段根據該第二掃描訊號而關閉。
9. 如請求項8所述之顯示裝置，其中每一該些畫素列更包含：一第一畫素電路，耦接於該第一掃描訊號線，並位於該讀取線之該第一側；以及一第二畫素電路，耦接於該第二掃描訊號線，並位於該讀取線之該第二側。
10. 如請求項9所述之顯示裝置，其中該顯示裝置包含一第一側及一第二側，其中由該顯示裝置之該第二側至該第一側之一排列順序為該第二畫素電路、該第二電路、該讀取線、該第一電路與該第三電路以及該第一畫素電路。
11. 一種顯示裝置，包含：一讀取線，包含一第一側及一第二側，其中該第一側 相對於該第二側；一第一電路，耦接於該讀取線，並位於該讀取線之該第一側；一第二電路，耦接於該讀取線，並位於該讀取線之該第二側；以及一第三電路，耦接於該讀取線，並位於該讀取線之該第一側；其中該第一電路、該第二電路及該第三電路中的每一者包含：一光感測器，用以進行光感測，藉以產生一光感測訊號；一讀取電路，耦接於光感測器及該讀取線，並用以讀取該光感測訊號，藉以傳送該光感測訊號至該讀取線；以及一重置電路，耦接於該讀取電路及該光感測器，並用以對該光感測器進行重置；其中該第一電路之該重置電路與該第二電路之讀取電路耦接於一第一掃描訊號線，其中該第二電路之該重置電路與該第三電路之該讀取電路耦接於一第二掃描訊號線，其中該第一掃描訊號線與該第二掃描訊號線平行且不相交，其中該第一電路之該重置電路及該第三電路之該讀取電路直接相鄰。
12. 如請求項11所述之顯示裝置，其中該第二 電路與該第一電路不同行，且該第二電路與該第三電路不同行，其中該第二電路與該第一電路錯位排列，且該第二電路與該第三電路錯位排列。
13. 如請求項12所述之顯示裝置，其中該顯示裝置包含一第一側及一第二側，其中由該顯示裝置之該第一側至該第二側之一第一排列順序為該第一電路之該光感測器、該第一電路之該重置電路及該第一掃描訊號線、該第三電路之該讀取電路與該第二掃描訊號線以及第三電路之該重置電路與該光感測器。
14. 如請求項13所述之顯示裝置，其中由該顯示裝置之該第一側至該第二側之一第二排列順序為該第二電路之該讀取電路、該第一掃描訊號線、該第二電路之該光感測器及該第二電路之該重置電路以及該第二掃描訊號線。
15. 如請求項14所述之顯示裝置，其中該第一掃描訊號線及該第二掃描訊號線位於一畫素列，其中該畫素列垂直於該讀取線，該畫素列包含：一第一畫素電路，耦接於該第一掃描訊號線，並位於該讀取線之該第一側；以及一第二畫素電路，耦接於該第二掃描訊號線，並位於該讀取線之該第二側。
16. 如請求項15所述之顯示裝置，其中以該顯示裝置之該第一側及該第二側的一連線為準，該連線之相對兩側包含一第三側與一第四側，由該顯示裝置之該第三側至該第四側之一第三排列順序為該第二畫素電路、該第二電路、該讀取線、該第一電路與該第三電路以及該第一畫素電路。
17. 如請求項11所述之顯示裝置，其中該讀取電路包含：一第一電晶體，包含一第一端、一第二端及一控制端，其中該第一電晶體之該第一端耦接於該讀取線，其中該第一電晶體之該控制端耦接於該第一掃描訊號線，並用以接收一第一掃描訊號；以及一第二電晶體，包含一第一端、一第二端及一控制端，其中該第二電晶體之該第一端耦接於該第一電晶體之該第二端，其中該第二電晶體之該第二端耦接於一第一系統高電壓源，其中該第二電晶體之該控制端耦接於該重置電路及該光感測器。
18. 如請求項17所述之顯示裝置，其中該重置電路包含：一第三電晶體，包含一第一端、一第二端及一控制端，其中該第三電晶體之該第一端耦接於該讀取電路之該第二 電晶體之該控制端及該光感測器，其中該第三電晶體之該第二端耦接於一第二系統高電壓源，其中該第三電晶體之控制端耦接於該第二掃描訊號線，並用以接收一第二掃描訊號。
19. 如請求項18所述之顯示裝置，其中該光感測器包含一第一端及一第二端，其中該光感測器之該第一端耦接於該讀取電路之該第二電晶體之該控制端，其中該光感測器之該第二端耦接於一系統低電壓源。
20. 如請求項19所述之顯示裝置，其中該光感測器與該讀取電路及該重置電路位於不同層。

Images