JP2011171511A - 固体撮像装置および固体撮像装置の製造方法 - Google Patents

固体撮像装置および固体撮像装置の製造方法 Download PDF

Info

Publication number
JP2011171511A
JP2011171511A JP2010033854A JP2010033854A JP2011171511A JP 2011171511 A JP2011171511 A JP 2011171511A JP 2010033854 A JP2010033854 A JP 2010033854A JP 2010033854 A JP2010033854 A JP 2010033854A JP 2011171511 A JP2011171511 A JP 2011171511A
Authority
JP
Japan
Prior art keywords
region
active region
solid
photoelectric conversion
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010033854A
Other languages
English (en)
Other versions
JP2011171511A5 (ja
JP5558859B2 (ja
Inventor
英明 ▲高▼田
Hideaki Takada
Toru Koizumi
徹 小泉
Yasuo Yamazaki
康生 山▲崎▼
Tatsuya Ryoki
達也 領木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010033854A priority Critical patent/JP5558859B2/ja
Priority to US13/029,046 priority patent/US8476102B2/en
Priority to CN2011100398903A priority patent/CN102163611B/zh
Publication of JP2011171511A publication Critical patent/JP2011171511A/ja
Publication of JP2011171511A5 publication Critical patent/JP2011171511A5/ja
Application granted granted Critical
Publication of JP5558859B2 publication Critical patent/JP5558859B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】 画素ピッチが微細化された場合にも画素トランジスタの特性変化を抑制することを目的とする。
【解決手段】 本発明は、第1の光電変換部が配される第1の活性領域と、第2の光電変換部が配される第2の活性領域と、第1及び第2の活性領域にフィールド領域を介して隣接し、画素トランジスタが配される第3の活性領域と、を含む固体撮像装置の製造方法で、第3の活性領域内の所定深さに、ポテンシャルバリアとなる半導体領域を形成する第1導電型の不純物イオンをイオン注入する第1の工程と、前記第3の活性領域内に、前記イオン注入エネルギーよりも低エネルギーで、第2導電型の不純物イオンをイオン注入する第2の工程とを有することを特徴とする。
【選択図】 図2

Description

本発明は、固体撮像装置および固体撮像装置の製造方法に関するものであり、特に画素トランジスタ構成に関するものである。
デジタルカメラなどに用いられている固体撮像装置の一つとして、APS型固体撮像装置が挙げられる。固体撮像装置では多画素化のために画素の狭ピッチ化が進んでおり、それによって生じる隣接画素への電荷の漏れこみ(混色)の低減が検討されている。
例えば、隣接画素への電荷の漏れこみに対して、信号電荷の極性と逆極性の半導体領域を隣接する光電変換部間に設ける構成が知られている。このような構成により、信号電荷に対するポテンシャルバリアを形成し、隣接画素、もしくは隣接する光電変換部への漏れこみを抑制している。
特許文献1には、光電変換部の一部を構成するP型のウエル領域を深くすることで光電変換の量子効率を向上させる構造を形成した場合のポテンシャルバリアの具体的構成が開示されている。
特開2006−024907号公報
特許文献1の平面レイアウトは、画素の狭ピッチ化が進むと以下のような点でさらに検討が必要となる。
光電変換部の受光面積が小さくなっても感度を維持するために、受光面積は維持したまま、画素トランジスタ及びポテンシャルバリアの占有面積を縮小するのが好ましい。
特許文献1のポテンシャルバリアを、半導体基板深くに形成する場合には、高エネルギーのイオン注入により形成するのが一般的である。この時、イオン注入用のレジストマスクの開口は、高アスペクト比を有する形状となる。高アスペクト比のマスク形状とすると、開口の間口の形状が「ダレ」をおこして開口近傍のレジストマスクの膜厚が薄くなる場合がある。そうすると、基板表面近傍領域に意図しない不純物イオンが注入される場合がある。
またイオン注入時の入射角は基板法線方向に対して一定の角度を有してしまう場合が多い。狭いレジストマスク開口に注入された不純物イオンのうち、基板表面に対して若干の角度を有して注入される不純物イオンは、レジストマスクの側壁に反射衝突を繰返すことで減速する。このような減少によって、やはり、基板表面近傍領域に意図しない不純物イオンが注入される場合がある。
以上述べたように、半導体基板の表面から深い位置に形成されるポテンシャルバリアの幅を狭めてゆくと、基板表面の浅い領域および開口領域近傍に注入される意図しない不純物イオンの影響が無視できなくなる。
基板表面の浅い位置に注入された不純物イオンはトランジスタの閾値などの特性を設計値から変化させる場合がある。画素トランジスタの閾値の設計値からのずれは、所望の電荷転送特性を得られない、もしくは、広ダイナミックレンジを得られないなど固体撮像装置の特性に影響を及ぼす。
本発明は上記課題に鑑み、隣接する画素間を分離するポテンシャルバリアの微細化に伴う画素トランジスタの特性変動が抑制された固体撮像装置を提供することを目的とする。
上記課題に鑑み、本発明は、信号電荷を生じる光電変換部と、前記光電変換部で生じた信号電荷に基づく信号を読み出すための少なくとも1つの画素トランジスタと、を含む画素を複数有し、第1の光電変換部が配される第1の活性領域と、第2の光電変換部が配される第2の活性領域と、前記第1及び第2の活性領域にフィールド領域を介して隣接し、前記画素トランジスタが配される第3の活性領域と、を含む固体撮像装置の製造方法であって、前記第3の活性領域内の所定深さに、前記信号電荷に対するポテンシャルバリアとなる半導体領域を形成するための第1導電型の不純物イオンをイオン注入する第1の工程と、前記第3の活性領域内の前記画素トランジスタのチャネル部となる領域に、前記第1の工程のイオン注入の注入エネルギーよりも低エネルギーで、第2導電型の不純物イオンをイオン注入する第2の工程とを有することを特徴とする。
本発明によれば、画素ピッチが微細化された場合にも画素トランジスタの特性変化を抑制することが可能になる。
本発明の固体撮像装置の平面レイアウトの模式図 図1(c)のA−A’における断面図 本発明の固体撮像装置の製造方法を説明するためのフロー図 本発明の固体撮像装置の製造方法を説明するためのフロー図 本発明の別形態の固体撮像装置のレイアウトの模式図
図1は本発明の固体撮像装置の平面レイアウトの模式図である。画素を複数有する構成である。以下の説明においては信号電荷として電子を用いる場合の構成について説明を行なう。ホールを用いる場合には各半導体領域の導電型を反対導電型とすればよい。
図1(a)は活性領域とフィールド領域との境界を示すために、他の画素トランジスタのゲート電極を除いて示した平面模式図である。ただし転送トランジスタのゲートのみは図示している。
図1(b)は、図1(a)に画素トランジスタのゲート電極を配置した平面模式図である。ここで画素トランジスタとしては、例えば、光電変換部で生じた信号を増幅する増幅トランジスタ、画素を行ごとに選択するための選択トランジスタ、増幅トランジスタの入力ノードの電位をリセットするリセットトランジスタを含んでいる。いずれも光電変換部で生じた信号電荷に基づく信号を読み出すことに寄与する。
図1(c)は、図1(b)に、光電変換部間のフィールド領域下に配されるポテンシャルバリアとなるP型(第1導電型)の半導体領域(第1の半導体領域)を図示した平面模式図である。
これらの図においては2行2列に画素が配置されているが、実際はさらに多数の画素が配される。ここで画素とは少なくとも、光電変換部と少なくとも1つの画素トランジスタとを含む。
まず図1全体において斜線で示された領域はトランジスタのゲート電極層である。トランジスタのチャネルとなる活性領域上に配された部分とフィールド領域上に配された部分とで、ゲート電極層の全体が構成される。
図1(a)において、101は光電変換部が配される活性領域である。光電変換部を構成する半導体領域のうち信号電荷と同極性のN型半導体領域の配置位置を概ね図示している。101aは第1の光電変換部が配される第1の活性領域であり、101bは第2の光電変換部が配される第2の活性領域である。
103は、フローティングディフュージョン領域(FD領域)である。増幅トランジスタのゲートと電気的に接続されている。FD領域は、N型半導体領域により構成される。
102は、光電変換部の電荷をFD領域103に転送するための転送ゲートである。
104は画素トランジスタのソース・ドレイン領域及びチャネルが配される第3の活性領域である。画素トランジスタがNMOSトランジスタの場合には、ソース・ドレイン領域はN型半導体領域により構成される。第3の活性領域は、第1及び第2の活性領域に、後述のフィールド領域105を介して隣接している。
105は絶縁体により構成されるフィールド領域である。光電変換部が配される第1、第2の活性領域と、画素トランジスタが配される第3の活性領域間に配される。LOCOS、STIで構成することができる。
図1(b)において、106は画素トランジスタのゲート電極である。上述の画素トランジスタを構成するいずれかのトランジスタのゲート電極が配される。
図1(c)において、107は信号電荷に対するポテンシャルバリアとなるP型半導体領域である。第3の活性領域内の所定深さに配される。1つの半導体領域で構成しても良いし、異なる深さに配された複数の半導体領域により構成しても良い。P型の半導体領域107は周囲のP型のウエルに比べて高濃度の不純物濃度を有している。具体的な不純物濃度は画素ピッチ等などにより異なるが、例えば、1×1017以上の高濃度にするとよい。
光電変換部における感度や飽和電荷数を維持向上するためには、ポテンシャルバリアは光電変換部を構成するN型半導体領域から一定距離離して配置するのがよい。なぜならば上述したようにP型半導体領域107は高濃度の不純物濃度を有するP型半導体領域で構成されるためである。高濃度のP型半導体領域を、光電変換部を構成するN型半導体領域に近接して配置すると製造工程中の熱処理によるP型の不純物イオンが拡散し、光電変換部を構成するN型半導体領域の面積、体積を小さくしてしまう。これは、光電変換部の感度、飽和電荷に影響を及ぼす。
また、長波長側の感度を確保するために、光電変換部を構成するN型半導体領域とPN接合を構成するP型ウエルは基板表面からの深さをD1とすると、4μm≦D1≦5μmの位置まで配されていることが好ましい。P型半導体領域107は信号電荷に対するポテンシャルバリアとなるために、少なくともP型ウエルと同等の深さまで配するのが好ましい。
107上部に本発明の特徴となる、N型(第2導電型)の不純物イオン注入領域が配される。N型の不純物イオン注入領域は画素トランジスタの特性を調整するために設けられる領域である。好ましくはP型半導体領域107を構成するためのレジストマスクと同一マスクを用いて、イオン注入エネルギーを低くして形成するのが良い。N型の不純物イオン注入領域は上述したように、P型半導体領域107を形成する際のイオン注入時に意図せず基板表面に注入されたP型の不純物イオンによる画素トランジスタの特性変化を抑制するために設けられるものである。ここで実際の半導体領域としての導電型(NET濃度)はP型であってもN型であってもよい。P型の不純物イオンしか配されていない場合に対して、N型の不純物イオンの濃度が高ければよい。もしくはN型の半導体基板にN型のエピ層を成長させたものを基板として用いる場合には、N型のエピ層の不純物イオン濃度よりも高ければよい。
次に図2に図1(c)のA−A´における断面模式図を示す。201はP型のウエルである。N型の半導体基板に形成されたP型半導体領域を用いることもできるし、P型半導体基板をそのまま用いることもできる。
202は光電変換部を構成するN型の半導体領域である。信号電荷である電子と同極性の半導体領域であり、P型のウエル201とPN接合を構成する。
203はN型の半導体領域202上に設けられたP型の半導体領域である。P型のウエル201の一部、N型の半導体領域202、P型の半導体領域203とで埋め込み型フォトダイオードを構成する。
204は絶縁体により構成されたフィールド領域である。隣接する活性領域を電気的に分離するために配されている。
205は画素トランジスタのゲート電極である。一部が活性領域上に配され、他の一部がフィールド領域204上に配されている。
206はチャネルストップ領域である。フィールド領域204の下部、側部に配されており、隣接する活性領域間にチャネルが生じるのを抑制する。具体的には第1の活性領域と第3の活性領域間及び第2の活性領域と第3の活性領域間である。更に、チャネルストップ領域はフィールド領域とこれに隣接する半導体領域との界面における暗電流抑制の機能を有していても良い。
207はポテンシャルバリアを構成するP型の半導体領域である。P型のウエル201よりも高濃度の半導体領域により構成される。図1(c)の107に対応する。P型の半導体領域の不純物濃度ピーク位置Dは、第3の活性領域の絶縁膜界面からD≧1μmである。このような配置によれば隣接する光電変換部間における電荷の混入を抑制できる。
208はN型の不純物イオン注入領域である。P型の半導体領域上部に配されている。
A−A´直線に平行な方向が第3の活性領域に配される画素トランジスタのチャネル幅方向に平行となっている。別の言い方をすれば、A−A´直線は第1及び第2の光電変換部中心とを結ぶ直線に平行である。このため、第1の活性領域の中心と第2の活性領域の中心とを結ぶ方向は、第3の活性領域に配される画素トランジスタのチャネル幅方向に平行な方向であるともいえる。このような構造の場合には、本発明は特に有効である。例えば比較例として、A−A´直線に平行な方向が、チャネル長に平行な場合を考える。この場合には、意図しないP型の不純物イオンが、チャネル部と同時にソース・ドレイン領域に配される。特にレジストマスクのダレによる注入は第3の活性領域の、フィールド領域側の端部で起こりやすい。この部分はソース・ドレイン領域となる。しかしソース・ドレイン領域はその後のソース・ドレイン領域を形成するN型の不純物イオン注入工程がある。このため意図しないP型の不純物イオンの影響はそれほど大きくないためである。
次に、図3、4において、固体撮像装置の要部の形成方法に関して説明する。図1(c)のA−A´断面のうち、P型半導体領域207、N型不純物イオン注入領域208が配されるフィールド領域204間の部分(主に第3の活性領域)について説明する。
図3(a)において、基板301全面にシリコン酸化膜及びシリコン窒化膜の積層膜302を形成する。次に、活性領域に概ね対応する領域に積層膜が残るようにパターニングを行なう。
図3(b)において、少なくとも積層膜302をマスクとして用いてP型の不純物イオンをイオン注入する。本工程はチャネルストップ領域を形成するための工程である。
図3(c)において、積層膜302を残した状態で熱酸化を行い、フィールド領域303を形成する。更にこの熱酸化により図3(b)の工程によりイオン注入されたP型の不純物イオンが活性化されてチャネルストップ領域304を形成する。
図4(a)において、まず基板全面にフォトレジスト膜を形成する。このときの膜厚Hは4μm程度である。そして露光、パターニングを行ない、ポテンシャルバリアを提供するP型の半導体領域を形成するためのレジストマスク401を形成する。上述したように開口部においてレジストマスクにダレが生じているのが分かる。このような構成の場合には課題にて詳細に述べたように、基板表面に意図せず注入されるP型の不純物イオンにより設計値からの画素トランジスタの特性変化が生じやすくなる。
ここで、画素が狭ピッチ化されると、光電変換部の面積・体積を確保するために、図1、2で示すようにポテンシャルバリアとなるP型半導体領域の少なくとも一部を画素トランジスタのチャネル領域直下に配することが好ましい。更に光電変換部を構成するN型半導体領域の濃度分布への影響を抑制するために、ポテンシャルバリアとなるP型半導体領域を光電変換部のN型半導体領域から一定の距離離すことが好ましい。
したがってポテンシャルバリアとなるP型半導体領域を形成するためのイオン注入は、画素トランジスタのチャネルとなる領域上から行なわれる。更に、隣接する光電変換部の濃度分布への影響を抑制するためにレジストマスク401の開口端部を活性領域上に設けるのが好ましい。つまりレジストマスクは、フィールド領域から、第3の活性領域のフィールド領域側の端部へ延在しているともいえる。
本実施例が特に有効な構成は、レジストマスク401の開口部の最小幅Wが、W≦1.4μmの場合である。ここでの最小幅とは、第1の光電変換部と第2の光電変換部との中心を結ぶ方向に平行な方向の幅である。つまりレジストマスク401の開口部のアスペクト比として、レジストマスクの厚さHとレジストマスクの開口部の最小幅Wの比がH/W≧0.28において特に効果が高い。
本実施例の定性的な効果としては、ポテンシャルバリアとなるP型半導体領域207を形成するP型の不純物イオンの注入深さが深く、注入幅が小さい場合、つまり、イオン注入時に使用するマスクのアスペクト比が高い場合により顕著である。
このようなレジストマスク401を用いてP型の不純物イオンのイオン注入を行なう。1つのイオン注入エネルギー及びドーズ量でイオン注入を行なっても良いし、イオン注入エネルギー、ドーズ量の少なくとも一方を異ならせて複数回のイオン注入を行なっても良い。ここではそれぞれ条件を異ならせて、3回のイオン注入を行なっている。複数回行なうことにより、所望のポテンシャルバリアを得やすい。
そして、同じレジストマスク401を用いて、P型の不純物イオンを注入する際の注入エネルギーよりも低エネルギーでN型の不純物イオンを注入する。このイオン注入は、第3の活性領域内の画素トランジスタのチャネル部となる領域に注入される。同一レジストマスク401を用いることにより追加のマスク形成工程が不要であるため好ましい。更に、N型の不純物イオンのイオン注入は、上述したような基板表面に意図しないP型の不純物イオンが注入される際の影響を抑制するためのものである。したがってP型のイオン注入工程と同一のイオン注入マスクを使えば、意図しないP型の不純物イオンによる影響を抑制する意味で最も効果が高い。
また場合によっては更にレジストマスク401を用いて低イオン注入エネルギーで更にP型の不純物イオンを注入してもよい。
図4(b)において、上述のP型の不純物イオン及びN型の不純物イオンの形成位置を示す。402はP型の不純物イオンが注入されてNET濃度としてP型の半導体領域となっている領域である。403はN型の不純物イオン注入領域である。NET濃度としては、P型であってもN型であってもよい。
ここで画素トランジスタにN型の不純物イオンが注入された後の画素トランジスタはエンハンスメント型、ディプレッション型のいずれの場合も有り得る。ディプレッション型になった場合にはトランジスタのゲートに供給される電圧値によってオンオフを制御してもよいし、トランジスタのソース・ドレイン間の電位差によってオンオフを制御しても良い。もしくはソース-バックゲート間の電位差によってオンオフを制御しても良い。表面チャネル型の場合にはゲート電圧でオンオフ制御するのが良い。
比較例として、画素トランジスタの閾値調整の他の手段として、P型ウェル201の不純物濃度を調整する方法が考えられる。しかし、P型ウエル201は光電変換部のポテンシャル構造や、光電変換部から電荷を転送する際の転送構造に大きな影響を与えるため、P型のウエルの設計のみでこれらの特性と画素トランジスタの特性の両立は容易ではない。
本実施例によれば、画素トランジスタの特性の変化、主に閾値の上昇を、光電変換部を構成するP型ウェルの不純物濃度調整などを行うことなく達成できる。
図5は、変形例の画素レイアウトの模式図である。図5(a)は平面図、図5(b)は図5(a)のA−A’に対応した断面構造の模式図である。図1、2と異なる点はポテンシャルバリアとなるP型の半導体領域が画素トランジスタ下の幅広い領域に分布している点である。好ましくは画素トランジスタのチャネル領域下部の全体を覆い、更に一部がフィールド領域まで達している。図1、2と同様の機能を有する部分には同様の符号を付し詳細な説明は書略する。
601は隣接する光電変換部間に配されたP型の半導体領域である。信号電荷に対するポテンシャルバリアとなる。ここでは、異なる深さに配された3つの半導体領域により構成されている。
図4に示した製造方法においては、レジストマスクの開口部端が第3の活性領域上に配されていた。それに対して、本変形例においてはレジストマスクの開口部端をフィールド領域上に配する。
602はP型の半導体領域601上に配されたN型の不純物イオン注入領域である。N型の不純物イオン注入領域602をP型の半導体領域601を形成する際のマスクと同一のマスクを用いて形成することができる。この場合には、画素トランジスタチャネル部へのイオン注入はレジストマスクではなくLOCOS、STI等のフィールド領域で規定される。したがって、チャネル領域全体にN型の不純物イオンが注入される。
以上、具体的に実施形態を示して説明したが、本発明は上記実施形態に限定されず、発明の主旨を超えない範囲で適宜、修正追加が可能である。例えば、実施形態においては、信号電荷として電子を用いた場合に関して説明したが、ホールを用いた構成にも適用可能である。この場合には各半導体領域の導電型を反対導電型とすればよい。
また実施形態においては全ての画素トランジスタに対して同じようにP型の半導体領域207、601、N型の不純物イオン注入領域208、602を配置した。しかしながら、求められる画素トランジスタの特性に応じて異ならせても良い。例えば、増幅トランジスタを1/fノイズを抑制するために埋め込み型チャネルとし、その他の画素トランジスタを表面型チャネルとするためなどが考えられる。

Claims (7)

  1. 信号電荷を生じる光電変換部と、
    前記光電変換部で生じた信号電荷に基づく信号を読み出すための少なくとも1つの画素トランジスタと、を含む画素を複数有し、
    第1の光電変換部が配される第1の活性領域と、
    第2の光電変換部が配される第2の活性領域と、
    前記第1及び第2の活性領域にフィールド領域を介して隣接し、前記画素トランジスタが配される第3の活性領域と、を含む固体撮像装置の製造方法であって、
    前記第3の活性領域内の所定深さに、前記信号電荷に対するポテンシャルバリアとなる半導体領域を形成するための第1導電型の不純物イオンをイオン注入する第1の工程と、
    前記第3の活性領域内の前記画素トランジスタのチャネル部となる領域に、前記第1の工程のイオン注入の注入エネルギーよりも低エネルギーで、第2導電型の不純物イオンをイオン注入する第2の工程とを有することを特徴とする固体撮像装置の製造方法。
  2. 前記第1及び第2の工程のイオン注入は同一マスクを用いて行なわれることを特徴とする請求項1に記載の固体撮像装置の製造方法。
  3. 前記第1の工程のイオン注入を行なう際のマスクは、前記フィールド領域から、前記第3の活性領域の前記フィールド領域側の端部へ延在していることを特徴とする請求項1または2に記載の固体撮像装置の製造方法。
  4. 前記第1の工程のイオン注入を行なう際のマスクの厚さをH、前記マスクの前記第3の活性領域に対応した開口部の最小幅をWとした時、H/W≧0.28であることを特徴とする請求項1〜3のいずれか1項に記載の固体撮像装置の製造方法。
  5. 前記第1の活性領域の中心と前記第2の活性領域の中心とを結ぶ方向は、前記第3の活性領域に配される画素トランジスタのチャネル幅方向に平行な方向であることを特徴とする請求項1〜4のいずれか1項に記載の固体撮像装置の製造方法。
  6. 信号電荷を生じる光電変換部と、
    前記光電変換部で生じた信号電荷に基づく信号を読み出すための少なくとも1つの画素トランジスタと、を含む画素を複数有し、
    第1の光電変換部が配される第1の活性領域と、
    第2の光電変換部が配される第2の活性領域と、
    前記第1及び第2の活性領域にフィールド領域を介して隣接し、前記画素トランジスタが配される第3の活性領域と、を含む固体撮像装置であって、
    前記第3の活性領域内の所定深さに、前記信号電荷に対するポテンシャルバリアとなる第1導電型の第1の半導体領域が配されており、
    前記第1の半導体領域よりも浅い位置であって、前記第3の活性領域内に配される画素トランジスタのチャネル部に、第2導電型の不純物イオンが配されていることを特徴とする固体撮像装置。
  7. 前記第1の半導体領域の不純物濃度ピーク位置Dは、前記第3の活性領域の絶縁膜界面からD≧1μmであることを特徴とする請求項6に記載の固体撮像装置。
JP2010033854A 2010-02-18 2010-02-18 固体撮像装置および固体撮像装置の製造方法 Expired - Fee Related JP5558859B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010033854A JP5558859B2 (ja) 2010-02-18 2010-02-18 固体撮像装置および固体撮像装置の製造方法
US13/029,046 US8476102B2 (en) 2010-02-18 2011-02-16 Solid state image pickup device and method for manufacturing solid state image pickup device
CN2011100398903A CN102163611B (zh) 2010-02-18 2011-02-18 固态图像拾取装置和用于制造固态图像拾取装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010033854A JP5558859B2 (ja) 2010-02-18 2010-02-18 固体撮像装置および固体撮像装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011171511A true JP2011171511A (ja) 2011-09-01
JP2011171511A5 JP2011171511A5 (ja) 2013-04-04
JP5558859B2 JP5558859B2 (ja) 2014-07-23

Family

ID=44369063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010033854A Expired - Fee Related JP5558859B2 (ja) 2010-02-18 2010-02-18 固体撮像装置および固体撮像装置の製造方法

Country Status (3)

Country Link
US (1) US8476102B2 (ja)
JP (1) JP5558859B2 (ja)
CN (1) CN102163611B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013098952A1 (ja) * 2011-12-27 2013-07-04 キヤノン株式会社 撮像装置
JP2013182943A (ja) * 2012-02-29 2013-09-12 Canon Inc 固体撮像装置の製造方法
JP2015012175A (ja) * 2013-06-28 2015-01-19 キヤノン株式会社 光電変換装置の製造方法、光電変換装置、及び撮像システム
JP2015050389A (ja) * 2013-09-03 2015-03-16 キヤノン株式会社 固体撮像装置の製造方法
JP2016025331A (ja) * 2014-07-24 2016-02-08 キヤノン株式会社 撮像装置及び撮像装置の製造方法
US10121816B2 (en) 2016-04-18 2018-11-06 Canon Kabushiki Kaisha Imaging device and method of manufacturing imaging device
CN109841635A (zh) * 2017-11-28 2019-06-04 佳能株式会社 光电转换装置、其制造方法和设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895514A (zh) * 2016-04-21 2016-08-24 格科微电子(上海)有限公司 图像传感器芯片的形成方法
CN108321164A (zh) * 2018-02-28 2018-07-24 德淮半导体有限公司 图像传感器及其形成方法
US11152505B2 (en) * 2018-06-28 2021-10-19 Texas Instruments Incorporated Drain extended transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222719A (ja) * 1995-02-09 1996-08-30 Sony Corp 電荷結合デバイス型の固体撮像素子およびその製造方法
JP2003115580A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像素子およびその製造方法
JP2005268814A (ja) * 2002-06-27 2005-09-29 Canon Inc 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP2006032672A (ja) * 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置及びその製造方法
JP2009252782A (ja) * 2008-04-01 2009-10-29 Canon Inc 固体撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690423B1 (en) * 1998-03-19 2004-02-10 Kabushiki Kaisha Toshiba Solid-state image pickup apparatus
JP3530159B2 (ja) * 2001-08-22 2004-05-24 松下電器産業株式会社 固体撮像装置およびその製造方法
KR100603247B1 (ko) * 2003-12-31 2006-07-20 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조방법
US7605415B2 (en) 2004-06-07 2009-10-20 Canon Kabushiki Kaisha Image pickup device comprising photoelectric conversation unit, floating diffusion region and guard ring
JP5230058B2 (ja) 2004-06-07 2013-07-10 キヤノン株式会社 固体撮像装置およびカメラ
KR100660275B1 (ko) * 2004-12-29 2006-12-20 동부일렉트로닉스 주식회사 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법
US7883909B2 (en) * 2006-12-28 2011-02-08 Texas Instruments Incorporated Method to measure ion beam angle

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222719A (ja) * 1995-02-09 1996-08-30 Sony Corp 電荷結合デバイス型の固体撮像素子およびその製造方法
JP2003115580A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像素子およびその製造方法
JP2005268814A (ja) * 2002-06-27 2005-09-29 Canon Inc 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP2006032672A (ja) * 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置及びその製造方法
JP2009252782A (ja) * 2008-04-01 2009-10-29 Canon Inc 固体撮像装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013098952A1 (ja) * 2011-12-27 2013-07-04 キヤノン株式会社 撮像装置
GB2512778A (en) * 2011-12-27 2014-10-08 Canon Kk Image pickup apparatus
US8872239B2 (en) 2011-12-27 2014-10-28 Canon Kabushiki Kaisha Image pickup device
JPWO2013098952A1 (ja) * 2011-12-27 2015-04-30 キヤノン株式会社 撮像装置
GB2512778B (en) * 2011-12-27 2016-09-28 Canon Kk Image pickup device
JP2013182943A (ja) * 2012-02-29 2013-09-12 Canon Inc 固体撮像装置の製造方法
JP2015012175A (ja) * 2013-06-28 2015-01-19 キヤノン株式会社 光電変換装置の製造方法、光電変換装置、及び撮像システム
JP2015050389A (ja) * 2013-09-03 2015-03-16 キヤノン株式会社 固体撮像装置の製造方法
JP2016025331A (ja) * 2014-07-24 2016-02-08 キヤノン株式会社 撮像装置及び撮像装置の製造方法
US10121816B2 (en) 2016-04-18 2018-11-06 Canon Kabushiki Kaisha Imaging device and method of manufacturing imaging device
CN109841635A (zh) * 2017-11-28 2019-06-04 佳能株式会社 光电转换装置、其制造方法和设备

Also Published As

Publication number Publication date
CN102163611A (zh) 2011-08-24
CN102163611B (zh) 2013-10-16
US20110198718A1 (en) 2011-08-18
US8476102B2 (en) 2013-07-02
JP5558859B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
JP5558859B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP5441986B2 (ja) 固体撮像装置およびカメラ
KR100997326B1 (ko) 이미지 센서 및 그 제조방법
KR100746222B1 (ko) 이미지 센서의 제조방법들
JP5230058B2 (ja) 固体撮像装置およびカメラ
KR100959435B1 (ko) 이미지 센서 및 그 제조방법
US9466641B2 (en) Solid-state imaging device
JP2010206181A (ja) 光電変換装置及び撮像システム
US8952428B2 (en) Element isolation structure of a solid-state pickup device
KR20030040859A (ko) 이미지센서 및 그 제조 방법
JP2010206178A (ja) 光電変換装置、及び光電変換装置の製造方法
JPWO2013027524A1 (ja) 固体撮像素子
JP5539373B2 (ja) 固体撮像装置及びその製造方法
JP2011082425A (ja) 固体撮像装置
JP2012109540A (ja) 固体撮像装置の製造方法
US20070221973A1 (en) Solid-state imaging device and method for manufacturing the same
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
JP4680552B2 (ja) 固体撮像素子の製造方法
US7948048B2 (en) Semiconductor device and method for manufacturing same
JP2006073607A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2002190586A (ja) 固体撮像装置およびその製造方法
JP2012015160A (ja) 固体撮像装置及びその製造方法
JP2016018823A (ja) 固体撮像装置の製造方法
JP6668600B2 (ja) 固体撮像素子及びその製造方法
JP2016207791A (ja) 撮像装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140605

R151 Written notification of patent or utility model registration

Ref document number: 5558859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees