CN102163611B - 固态图像拾取装置和用于制造固态图像拾取装置的方法 - Google Patents

Abstract

本发明涉及固态图像拾取装置和用于制造固态图像拾取装置的方法。公开了一种用于制造固态图像拾取装置的方法，该固态图像拾取装置包括配备有第一光电转换单元的第一有源区、配备有第二光电转换单元的第二有源区、以及与第一有源区和第二有源区邻接且配备有像素晶体管的第三有源区，其中场区位于第三有源区与第一有源区以及第二有源区之间，该方法包括以下步骤：离子注入第一导电类型杂质离子以在第三有源区中的预定深度处形成用作针对信号载流子的势垒的半导体区域，以及利用比上述离子注入能量低的能量来将第二导电类型杂质离子离子注入到第三有源区中。

Description

固态图像拾取装置和用于制造固态图像拾取装置的方法

技术领域

本发明涉及固态图像拾取装置和用于制造固态图像拾取装置的方法。尤其是，本发明涉及像素晶体管配置。

背景技术

APS型固态图像拾取装置被提及作为用于数字照相机等的固态图像拾取装置之一。关于固态图像拾取装置，减小像素间距以增加像素数量已有进展，并且已经研究了减小载流子到相邻像素的泄漏(混色)，该泄漏是由间距的减小而引起的。

关于载流子到相邻像素的泄漏，例如，已知一种配置，其中在相邻的光电转换单元之间布置具有与信号载流子的极性相反的极性的半导体区域。这样的配置形成针对信号载流子的势垒，并且抑制了到相邻像素或相邻光电转换单元的泄漏。

日本专利公开No.2006-024907公开了一种势垒的具体配置，在该情况下形成了通过加深构成光电转换单元的一部分的P型阱区来提高光电转换的量子效率的结构。

关于在日本专利公开No.2006-024907中公开的该平面布局，如果像素间距的减小有所发展，则由于以下几点使得有必要进行进一步的研究。

为了即使在光电转换单元的光接收面积减小时仍维持灵敏度，期望在维持光接收面积的同时减小像素晶体管和势垒占据的面积。

通常，在日本专利公开No.2006-024907中公开的势垒被较深地形成在半导体衬底中的情况下，通过高能离子注入来执行该形成。这时，用于离子注入的抗蚀剂掩模的开口的形状具有高深宽比。如果采用具有高深宽比的掩模形状，则可能发生开口正面形状的“下陷(sagging)”，从而抗蚀剂掩模在开口附近的膜厚度可能减小。因此，非预期的(unintended)杂质离子可能会注入到衬底表面附近的区域中。

此外，关于离子注入中的入射角，在很多情况下相对于衬底的法线方向有一定角度。在通过抗蚀剂掩模的窄开口注入的杂质离子中，相对于衬底表面以小角度注入的杂质离子通过反复发生在抗蚀剂掩模的侧壁处的反射和与该侧壁的碰撞而被减速。非预期的杂质离子也可能由于这种现象而被注入到衬底表面附近的区域中。

如上所述，如果形成在距半导体衬底表面较深位置处的势垒的宽度减小，则注入到衬底表面的浅区域中以及开口区域附近的非预期的杂质离子的影响变得不可忽略。

注入到距衬底表面较浅位置中的杂质离子可能改变晶体管的特性(例如阈值)而使其偏离设计值。像素晶体管的阈值偏离设计值对固态图像拾取装置的特性有影响。例如，无法获得期望的载流子转移特性，或者无法获得宽的动态范围。

发明内容

本发明的一些方面提供一种固态图像拾取装置，其中与用于在相邻像素之间进行隔离的势垒的小型化相关联的像素晶体管特性变化被抑制。

本发明的一些方面提供一种用于制造固态图像拾取装置的方法，该固态图像拾取装置包括：多个像素，其包括用于生成信号载流子的光电转换单元和用于读取基于在上述光电转换单元中生成的信号载流子的信号的至少一个像素晶体管；配备有第一光电转换单元的第一有源区；配备有第二光电转换单元的第二有源区；以及与上述第一有源区和第二有源区邻接并且配备有上述像素晶体管的第三有源区，其中场区位于第三有源区与第一有源区以及第二有源区之间，该方法包括以下步骤：离子注入第一导电类型杂质离子以在上述第三有源区中的预定深度处形成用作针对上述信号载流子的势垒的半导体区域，以及利用比上述第一导电类型杂质离子的离子注入的注入能量低的能量来将第二导电类型杂质离子离子注入到上述第三有源区中的用作上述像素晶体管的沟道部分的区域中。

从以下参考附图对示例性实施例的描述中本发明更多的特征将变得清晰。

附图说明

图1A到1C是根据本发明实施例的固态图像拾取装置的平面布局的示意图。

图2是沿图1C所示的线II-II所取的截面的截面图。

图3A到3C是用于说明根据本发明实施例的用于制造固态图像拾取装置的方法的流程图。

图4A和图4B是用于说明根据本发明实施例的用于制造固态图像拾取装置的方法的流程图。

图5A和图5B是根据本发明实施例的固态图像拾取装置的另一种形式的布局的示意图。

具体实施方式

图1A到1C是根据本发明实施例的固态图像拾取装置的平面布局的示意图。在该配置中，包括多个像素。在下面的说明中，将描述电子被用作信号载流子的配置。在空穴被用作信号载流子的情况中，每个半导体区域的导电类型变成相反的导电类型。

图1A是示意性的平面图。在图1A中，为了示出有源区和场区之间的边界，仅仅示出了转移晶体管的栅极而去除了其它像素晶体管的栅极电极。

图1B是示意性的平面图，其中布置了图1A中的像素晶体管的栅极电极。这里，像素晶体管的示例包括：用于放大光电转换单元中生成的信号的放大晶体管、用于基于行来选择像素的选择晶体管、和用于复位放大晶体管的输入节点的电势的复位晶体管。所有晶体管都有助于读取基于光电转换单元中生成的信号载流子的信号。

图1C是示意性的平面图，其中示出了用作布置在图1B中的相邻光电转换单元之间的场区下面的势垒的P型(第一导电类型)半导体区域(第一半导体区域)。

在这些附图中，像素被部署为2行和2列，但是在实际中布置有更多的像素。这里，假设像素包括光电转换单元和至少一个像素晶体管。

在图1A到1C中，斜线阴影区域是晶体管的栅极电极层。整个电极层由布置在用作晶体管的沟道的有源区上的部分和布置在场区上的部分形成。

在图1A中，附图标记101a和101b表示配备有光电转换单元的有源区。在图中示意性地示出了在构成光电转换单元的半导体区域中表现出与信号载流子相同极性的N型半导体区域的部署的位置。附图标记101a表示配备有第一光电转换单元的第一有源区，附图标记101b表示配备有第二光电转换单元的第二有源区。

附图标记103表示配备有浮置扩散区(FD区)的有源区。FD区与放大晶体管的栅极电连接。FD区由N型半导体区域形成。

附图标记102表示用于将光电转换单元中的载流子转移到FD区103的转移栅极。

附图标记104表示配备有像素晶体管的源极·漏极区域和沟道的第三有源区。在像素晶体管是NMOS晶体管的情况下，源极·漏极区域由N型半导体区域形成。第三有源区与第一有源区和第二有源区邻接，其中下面描述的场区105位于第三有源区与第一有源区以及第二有源区之间。第三有源区104被配备有多个像素晶体管的源极·漏极区域。

附图标记105表示由绝缘材料形成的场区。场区105布置在配备有光电转换单元的第一有源区以及第二有源区与配备有像素晶体管的第三有源区之间。场区105可以通过LOCOS或STI形成。

在图1B中，附图标记106表示像素晶体管的栅极电极。布置了构成上述像素晶体管的任何一个晶体管的栅极电极。在图1B中，在栅极电极106的位置下方的位置处还布置了两个栅极电极。这三个栅极电极是上述多个像素晶体管的栅极电极。

在图1C中，附图标记107表示用作针对信号载流子的势垒的P型半导体区域。P型半导体区域107被布置在第三有源区中的预定深度处，并且可以延伸到第一有源区和第二有源区的一部分之下。P型半导体区域107可以由一个半导体区域形成或者由布置在不同深度的多个半导体区域形成。P型半导体区域107的杂质浓度比周围的P型阱的杂质浓度高。具体的杂质浓度根据像素间距等而不同。然而，例如1×10¹⁷或更高的浓度是有利的。

为了维持或提高光电转换单元中的灵敏度和饱和载流子数量，势垒可以被布置在距构成光电转换单元的N型半导体区域一定距离处。这是因为P型半导体区域107由具有高杂质浓度的P型半导体区域形成，如上所述。如果具有高杂质浓度的P型半导体区域被布置为靠近构成光电转换单元的N型半导体区域，则P型杂质离子通过制作过程期间的热处理而扩散，使得构成光电转换单元的N型半导体区域的面积和体积可能减小。这对光电转换单元的灵敏度和饱和载流子有影响。

此外，为了确保长波长侧的灵敏度，构成光电转换单元的N型半导体区域和构成PN结的P型阱可以布置在满足4μm≤D1≤5μm的位置处，其中距衬底表面的深度被设为D1。P型半导体区域107用作针对信号载流子的势垒，因此可以被布置为至少达到与P型阱深度相等的深度。

作为本发明的特征的N型(第二导电类型)杂质离子注入区被布置为P型半导体区域107的上部。N型杂质离子注入区是被布置用于调节像素晶体管的特性的区域。该特性例如是阈值。N型杂质离子注入区可以通过在离子注入能量比形成P型半导体区域107时的能量低的情况下使用与用于形成P型半导体区域107的抗蚀剂掩模相同的掩模而形成。N型杂质离子注入区能够抑制由于在形成P型半导体区域107的离子注入期间被偶然注入到衬底表面中的P型杂质离子所引起的像素晶体管特性的改变。这里，实际的半导体区域的导电类型(净浓度)是P型或N型，只要与仅仅布置P型杂质离子的情况相比N型杂质离子浓度更高。可替换地，在使用其中在N型半导体衬底上生长N型外延层的衬底的情况下，浓度比N型外延层的杂质离子浓度高就足够了。

图2是沿图1C所示的线II-II所取的截面的示意性截面图。附图标记201表示P型阱。可使用在N型半导体衬底上形成的P型半导体区域，或者也可以原样使用P型半导体衬底。

附图标记202表示构成光电转换单元的N型半导体区域。N型半导体区域202是表现出与用作信号载流子的电子相同极性的半导体区域，并且与P型阱201构成PN结。

附图标记203表示布置在N型半导体区域202上的P型半导体区域。P型阱201的一部分、N型阱202和P型半导体区域203构成埋置的(buried)光电二极管。

附图标记204表示由绝缘材料形成的场区。场区204被布置为电隔离相邻的有源区。

附图标记205表示像素晶体管的栅极电极。栅极电极205的一部分被布置在有源区上，而其它部分被布置在场区204上。

附图标记206表示沟道阻止区。沟道阻止区206被布置为场区204的下部和侧面部分，并且抑制在相邻的有源区之间、特别是在第一有源区与第三有源区之间以及在第二有源区与第三有源区之间出现沟道。而且，沟道阻止区可具有抑制在场区和与之相邻的半导体区域之间的界面处的暗电流的功能。

附图标记207表示构成势垒的P型半导体区域。P型半导体区域207由浓度比P型阱201的浓度高的半导体区域形成，并且对应于图1C中示出的P型半导体区域107。第一半导体区域中的杂质浓度峰值位置与第三有源区的绝缘膜界面的距离D满足D≥1μm。根据这样的部署，可以抑制在相邻的光电转换单元之间包含载流子。

附图标记208表示被布置为P型半导体区域的上部的N型杂质离子注入区。

平行于直线II-II的方向与布置在第三有源区中的像素晶体管的沟道宽度方向相平行。换言之，直线II-II与连接第一光电转换单元中心和第二光电转换单元中心的直线平行。因此，也可以说，连接第一有源区中心和第二有源区中心的方向是与布置在第三有源区中的像素晶体管的沟道宽度方向平行的方向。本发明在这种结构的情况下特别有效。例如，考虑平行于直线II-II的方向与沟道长度平行的情况作为一个比较示例。在这种情况下，与沟道部分同时地将非预期的P型杂质离子布置在源极·漏极区域中。特别地，在第三有源区的场区侧的端部处容易发生由于抗蚀剂掩模的下陷而引起的注入。这部分变为源极·漏极区域。然而，这些区域然后经历N型杂质离子注入步骤而形成源极·漏极区域。因此，非预期的P型杂质离子的影响并不明显。

接下来，将参考图3A到3C以及图4A和图4B描述用于形成固态图像拾取装置的关键部分的方法。说明了在沿图1C所示的线II-II所取的截面中的场区204之间的部分(主要为第三有源区)，其中布置有P型半导体区域207和N型杂质离子注入区208。

在图3A中，在衬底301之上全部形成由硅氧化物膜和硅氮化物膜组成的层叠膜302。随后，执行图案化以使得层叠膜保留在与有源区几乎相对应的区域中。

在图3B中，通过至少使用层叠膜302作为掩模来离子注入P型杂质离子。该步骤是用于形成沟道阻止区的步骤。

在图3C中，在留下层叠膜302时执行热氧化，使得形成场区303。而且，通过图3B所示的步骤离子注入的P型杂质离子通过该热氧化而被激活，从而形成沟道阻止区304。

在图4A中，在衬底之上全部形成光致抗蚀剂膜。这时的膜厚度H是大约4μm。然后，执行曝光和图案化，使得形成用于形成P型半导体区域以提供势垒的抗蚀剂掩模401。如上所述，很明显，在开口部分发生抗蚀剂掩模的下陷。在这种配置的情况下，如上详细描述的，由于偶然注入到衬底表面中的P型杂质离子，容易发生像素晶体管的特性偏离设计值的变化。

这里，在像素间距减小的情况下，为了确保光电转换单元的面积和体积，用作势垒的P型半导体区域107和207的至少一部分可以被布置在像素晶体管的沟道区的正下方，如图1C和图2所示。而且，为了抑制构成光电转换单元101的N型半导体区域202对浓度分布的影响，用作势垒的P型半导体区域107和207可以布置在与光电转换单元的N型半导体区域202相距一定距离处。

因此，从成为像素晶体管的沟道的区域上方执行用于形成用作势垒的P型半导体区域107和207的离子注入。而且，为了抑制相邻的光电转换单元对浓度分布的影响，抗蚀剂掩模401的开口端部可以布置在有源区上。即，可以说，抗蚀剂掩模从场区延伸到第三有源区的场区侧的端部。

本实施例对于抗蚀剂掩模401的开口部分的最小宽度W满足W≤1.4μm的配置尤其有效。这里，最小宽度指的是在与连接第一光电转换单元中心和第二光电转换单元中心的方向平行的方向上的宽度。即，在抗蚀剂掩模的厚度H与抗蚀剂掩模的开口部分的最小宽度W之比(其为抗蚀剂掩模401的开口部分的深宽比)满足H/W≥0.28的情况下，效果尤其显著。

在用于形成用作势垒的P型半导体区域207的P型杂质离子的注入深度较深并且注入宽度较小的情况下，即，在离子注入中使用的掩模的深宽比较高的情况下，本实施例的定性的效果更为显著。

通过使用上述抗蚀剂掩模401来执行P型杂质离子的离子注入。可以在单一条件的离子注入能量和剂量下执行离子注入，或者可以在离子注入能量和剂量中的至少一个变化的情况下执行多次离子注入。这里，在条件彼此不同的情况下执行三次离子注入。通过多次离子注入容易获得期望的势垒。

随后，通过在能量比P型杂质离子注入时的注入能量低的情况下使用相同抗蚀剂掩模401来注入N型杂质离子。这种离子注入是到用作第三有源区中的像素晶体管的沟道部分的区域中的注入。由于使用相同的抗蚀剂掩模401，因此可以不必要进行另外的掩模形成步骤。而且，N型杂质离子的离子注入能够抑制上面描述的P型杂质离子偶然离子注入到衬底表面中的影响。因此，使用与P型杂质离子注入步骤相同的离子注入掩模在抑制非预期的P型杂质离子影响方面具有最大的效果。

在有些情况下，可以通过进一步使用抗蚀剂掩模401在较低的离子注入能量的情况下进一步注入P型杂质离子。

在图4B中，示出了上面描述的P型杂质离子和N型杂质离子的形成位置。附图标记402表示由于P型杂质离子注入导致的就净浓度而言为P型半导体区域的区域。附图标记403表示N型杂质离子注入区。净浓度为P型或者N型。

这里，在N型杂质离子被注入到像素晶体管中之后，像素晶体管可以变为增强型或耗尽型。在得到耗尽型的情况下，可以通过提供给晶体管栅极的电压值执行通-断控制，或者可以通过晶体管源极-漏极之间的电势差执行通-断控制。可替换地，可以通过源极-背栅之间的电势差执行通-断控制。在表面沟道型的情况下，可以通过栅极电压执行通-断控制。

关于比较示例，考虑一种调节P型阱201的杂质浓度的方法作为调节像素晶体管的阈值的另一种措施。然而，P型阱201对光电转换单元的电势结构以及从光电转换单元转移载流子时的转移结构具有显著影响，因此，仅仅通过设计P型阱，不容易确保这些特性与像素晶体管的特性之间的兼容性。

根据本实施例，可以实现像素晶体管特性的变化，主要是阈值的增大，而无需执行例如调节构成光电转换单元的P型阱的杂质浓度。

图5A和图5B是在修改的实施例中的像素布局的示意图。图5A是平面图，图5B是沿图5A中所示的线VB-VB所取的截面的结构的示意图。与图1C和图2的不同之处在于，用作势垒的P型半导体区域分布在像素晶体管下面的宽区域中。P型半导体区域能够完全覆盖像素晶体管的沟道区下面的部分，并且其一部分能够到达场区。与图1C和图2中的部分具有相同功能的部分用与上述相同的附图标记表示，并且将不提供其详细说明。

附图标记601表示布置在相邻的光电转换单元之间的P型半导体区域。P型半导体区域601用作针对信号载流子的势垒。这里，P型半导体区域601由布置在不同深度的三个半导体区域形成。

在图4A和图4B所示的制造方法中，抗蚀剂掩模的开口部分的端部被布置在第三有源区上。与之相对，在这个修改的实施例中，抗蚀剂掩模的开口部分的端部被布置在场区上。

附图标记602表示布置在P型半导体区域601上的N型杂质离子注入区。N型杂质离子注入区602可以通过使用与形成P型半导体区域601时使用的掩模相同的掩模而形成。在这种情况下，到像素晶体管沟道部分中的离子注入不是通过抗蚀剂掩模而是通过例如LOCOS和STI的场区来被调整。因此，N型杂质离子被注入到整个沟道区中。

到目前为止，已经参考实施例进行了说明。然而，本发明不限于上面描述的实施例，并且可在不超出本发明主旨的范围内适当地进行修改和添加。例如，在实施例中，已经说明了电子被用作信号载流子的情况，但是它也可以应用于使用空穴的配置。在这种情况下，每个半导体区域的导电类型变成相反的导电类型。

在上面描述的实施例中，P型半导体区域207和601以及N型杂质离子注入区208和602对于所有像素晶体管都以相同方式布置。然而，可以根据期望的像素晶体管特性而采用不同方式。例如，考虑，规定放大晶体管为埋置的沟道以抑制1/f噪声，而规定其它像素晶体管为表面类型沟道。

虽然已经参考示例性实施例描述了本发明，但是应当理解本发明不限于所公开的示例性实施例。下面权利要求的范围要被赋予最宽泛的解释，以包括所有这样的修改以及等同的结构和功能。

Claims (7)

1.一种用于制造固态图像拾取装置的方法，所述固态图像拾取装置包括：

多个像素，每个像素包括：

用于生成信号载流子的光电转换单元，和

至少一个像素晶体管，用于读取基于在所述光电转换单元中生成的所述信号载流子的信号，

配备有第一光电转换单元的第一有源区，

配备有第二光电转换单元的第二有源区，以及

第三有源区，所述第三有源区与第一有源区和第二有源区邻接并且配备有所述像素晶体管，其中场区位于第三有源区与第一有源区以及第二有源区之间，

所述方法包括以下步骤：

将第一导电类型杂质离子注入到第三有源区中，以便形成用作针对所述信号载流子的势垒的半导体区域，以及

利用比第一导电类型杂质离子的注入的注入能量低的能量来将第二导电类型杂质离子注入到第三有源区中的用作所述像素晶体管的沟道部分的区域中，

其中所述像素晶体管的沟道部分被设置在所述像素晶体管的源极区域与漏极区域之间。

2.根据权利要求1所述的用于制造固态图像拾取装置的方法，其中使用相同的掩模来执行第一导电类型杂质离子的离子注入和第二导电类型杂质离子的注入。

3.根据权利要求1所述的用于制造固态图像拾取装置的方法，其中在第一导电类型杂质离子的注入中使用的掩模从所述场区延伸到第三有源区的场区侧的端部。

4.根据权利要求1所述的用于制造固态图像拾取装置的方法，其中满足H/W≥2.8，其中在第一导电类型杂质离子的离子注入中使用的掩模的厚度被设为H，所述掩模的与第三有源区相对应的开口部分的最小宽度被设为W。

5.根据权利要求1所述的用于制造固态图像拾取装置的方法，其中连接第一有源区的中心和第二有源区的中心的方向是与布置在第三有源区中的所述像素晶体管的沟道宽度方向平行的方向。

6.一种固态图像拾取装置，包括：

多个像素，每个像素包括

用于生成信号载流子的光电转换单元，和

至少一个像素晶体管，用于读取基于在所述光电转换单元中生成的所述信号载流子的信号；

配备有第一光电转换单元的第一有源区；

配备有第二光电转换单元的第二有源区；以及

第三有源区，所述第三有源区与第一有源区和第二有源区邻接并且配备有所述像素晶体管，其中场区位于第三有源区与第一有源区以及第二有源区之间，

其中用作针对所述信号载流子的势垒的第一导电类型的第一半导体区域被布置在第三有源区中的预定深度处，

第二导电类型杂质离子被布置在比第一半导体区域的位置浅且在布置在第三有源区中的所述像素晶体管的沟道部分中的位置处，并且

所述像素晶体管的沟道部分被设置在所述像素晶体管的源极区域与漏极区域之间。

7.根据权利要求6所述的固态图像拾取装置，其中第一半导体区域中的杂质浓度峰值位置距第三有源区的绝缘膜界面的距离D满足D≥1μm。

Images