JP6406911B2 - 撮像装置及び撮像装置の製造方法 - Google Patents

撮像装置及び撮像装置の製造方法 Download PDF

Info

Publication number
JP6406911B2
JP6406911B2 JP2014151122A JP2014151122A JP6406911B2 JP 6406911 B2 JP6406911 B2 JP 6406911B2 JP 2014151122 A JP2014151122 A JP 2014151122A JP 2014151122 A JP2014151122 A JP 2014151122A JP 6406911 B2 JP6406911 B2 JP 6406911B2
Authority
JP
Japan
Prior art keywords
semiconductor region
region
type semiconductor
capacitor
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014151122A
Other languages
English (en)
Other versions
JP2016025331A5 (ja
JP2016025331A (ja
Inventor
小林　昌弘
昌弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014151122A priority Critical patent/JP6406911B2/ja
Priority to US14/805,254 priority patent/US9391102B2/en
Priority to CN201510441369.0A priority patent/CN105280660B/zh
Publication of JP2016025331A publication Critical patent/JP2016025331A/ja
Publication of JP2016025331A5 publication Critical patent/JP2016025331A5/ja
Application granted granted Critical
Publication of JP6406911B2 publication Critical patent/JP6406911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は撮像装置に関し、具体的には、画素の増幅トランジスタの入力ノードの容量値を変更可能とするための容量の構造に関するものである。
従来、画素から出力される信号のダイナミックレンジを拡大するためにフローティングディフュージョン（以下、ＦＤ）に容量を接続する構成が知られている。
特許文献１では、ＦＤに接続する容量の構成として、ＰＮ接合を用いる構成を記載している。
特開２００８−２０５６３９号公報
しかしながら、特許文献１においては、当該容量の容量値を増大させる構成の検討がされていなかった。
そこで本発明は、増幅トランジスタの入力ノードに対して、当該容量の接続状態を切り替えることでダイナミックレンジを拡大させる構成において、光電変換部の感度を維持しつつ、当該容量の容量値を増大させることが可能な撮像装置及び撮像装置の製造方法を提供することを目的とする。
本発明の撮像装置は、第１半導体領域及び第２半導体領域により構成されるＰＮ接合を有し、前記第２半導体領域にて信号電荷を蓄積可能な光電変換部と、前記信号電荷に基づく信号を増幅する増幅トランジスタと、前記第１半導体領域と同一導電型である第３半導体領域及び前記第３半導体領域と逆導電型である第４半導体領域により構成されるＰＮ接合を有する容量と、を有し、前記容量の接続状態を切り替えることで前記増幅トランジスタの入力ノードの容量値を変更可能な画素を複数有する撮像装置であって、前記容量のＰＮ接合面における、前記第３半導体領域と同一導電型の不純物の不純物濃度が、前記光電変換部のＰＮ接合面における、前記第１半導体領域と同一導電型の不純物の不純物濃度よりも高く、前記増幅トランジスタのゲートは半導体基板の主面に配され、前記第１半導体領域は、前記第２半導体領域に比して前記主面に対して深い位置に配され、前記第３半導体領域は、前記第４半導体領域に比して前記主面に対して深い位置に配されていることを特徴とする。
本発明によれば、光電変換部の感度を維持しつつ、増幅トランジスタの入力ノードの容量値を切り替える容量の容量値を増大させることが可能となる。
撮像装置のブロック図 画素の回路図 駆動タイミング図 画素の上面図及び断面図 添加不純物濃度の説明図 撮像装置の製造工程の説明図 画素の上面図及び断面図 画素の上面図及び断面図 画素の上面図及び断面図 撮像装置の製造工程の説明図 画素の上面図及び断面図 画素の上面図及び断面図 画素の上面図及び断面図 画素の上面図及び断面図
図１〜図４を用いて、本発明に適用可能な撮像装置の一実施形態を説明する。各図面において同じ符号が付されている部分は、同じ素子もしくは同じ領域を指す。
図１に本発明の一実施形態の撮像装置のブロック図を示す。撮像装置１０１は、画素部１０２、駆動パルス生成部１０３、垂直走査回路１０４、信号処理部１０５、出力部１０６を有している。
画素部１０２は、光を電気信号へ変換し、変換した電気信号を出力する画素を、行列状に複数有している。駆動パルス生成部１０３は駆動パルスを生成し、垂直走査回路１０４は駆動パルス生成部１０３からの駆動パルスを受け、各画素に制御パルスを供給する。信号処理部１０５は、少なくとも、複数の画素列から並列に出力された信号をシリアライズして出力部１０６に伝達する。更に信号処理部１０５は、各画素列に対応し、信号の増幅、ＡＤ変換等を行なう列回路を有していてもよい。
図２に本実施形態の画素部１０２に配された１画素の等価回路の一例を示す。本実施形態では、信号電荷を電子とし、各トランジスタはＮ型のトランジスタとして説明する。ただし、導電型はこれに限られるものではなく、信号電荷としてホールを用い、画素のトランジスタとしてＰ型のトランジスタを用いてもよい。
また、等価回路はこれに限られるものではなく、一部の構成を複数の画素で共有してもよい。そして本実施形態は表面側から光が入射する表面照射型撮像装置、裏面側から光が入射する裏面照射型撮像装置のいずれにも適用することができる。これらは、以下の各実施例においても同様である。
本実施形態の撮像装置は、増幅トランジスタ２０５の入力ノードの容量値を変更可能にする容量２０８を有する。増幅トランジスタ２０５の入力ノードは、ＦＤ２０３、リセットトランジスタ２０４のソース、増幅トランジスタ２０５のゲート及びこれらを電気的に接続する導電体を含んで構成されている。上述の容量２０８は、これらのいずれかの部材に対し、接続、非接続状態を切り替え可能に設けられるものである。
したがって、この容量２０８は、接続状態においては増幅トランジスタ２０５の入力ノードの一部を構成する。以下、図２を用いて本実施形態の画素を詳細に説明する。
光電変換部２０１は、入射光量に応じた量の電荷対を光電変換により生じさせ電子を蓄積する。転送トランジスタ２０２は光電変換部２０１で蓄積された電子をＦＤ２０３へ転送する。転送トランジスタ２０２のゲートには制御パルスｐＴＸが供給され、オン状態、オフ状態が切り替えられる。ＦＤ２０３は、転送トランジスタ２０２により転送された電子を保持する。
増幅トランジスタ２０５は、そのゲートがＦＤ２０３に接続されており、転送トランジスタ２０２によってＦＤ２０３に転送された電子に基づく信号を増幅して出力する。より具体的には、ＦＤ２０３に転送された電子は、その量に応じた電圧に変換され、その電圧に応じた電気信号が増幅トランジスタ２０５を介して画素外へ出力される。増幅トランジスタ２０５は、電流源２０９とともにソースフォロア回路を構成している。
リセットトランジスタ２０４は、増幅トランジスタ２０５の入力ノードの電位をリセットする。また、リセットトランジスタ２０４と転送トランジスタ２０２とのそれぞれのオン期間を重ねることにより、光電変換部２０１の電位をリセットすることができる。リセットトランジスタ２０４のゲートには制御パルスｐＲＥＳが供給され、オン状態、オフ状態が切り替えられる。
選択トランジスタ２０６は、１つの信号線２１１に対して複数設けられている画素の信号を、１画素ずつもしくは複数画素ずつ出力させる。選択トランジスタ２０６のドレインは、増幅トランジスタ２０５のソースに接続され、選択トランジスタ２０６のソースは信号線２１１に接続されている。
本実施例の構成に代えて、選択トランジスタ２０６を増幅トランジスタ２０５のドレインと、電源電圧が供給されている電源配線との間に設けてもよい。いずれの場合も、選択トランジスタ２０６は、増幅トランジスタ２０５と信号線２１１との電気的導通を制御する。選択トランジスタ２０６のゲートには、制御パルスｐＳＥＬが供給され、選択トランジスタ２０６のオン状態、オフ状態が切り替えられる。
なお、選択トランジスタ２０６を設けずに、増幅トランジスタ２０５のソースと信号線２１１を接続し、増幅トランジスタ２０５のドレインもしくは増幅トランジスタ２０５のゲートの電位を切り替えることにより、選択状態、非選択状態を切り替えてもよい。
容量２０８は、接続状態において増幅トランジスタ２０５の入力ノードの一部を構成し、非接続状態において入力ノードから分離される。これにより、増幅トランジスタ２０５の入力ノードの容量値を変更可能にしている。本例において、容量２０８の接続、非接続状態の切り替えは切り替えトランジスタ２０７によって制御される。
容量２０８と切り替えトランジスタ２０７は一部の構成を兼用している。たとえば、容量２０８は、切り替えトランジスタ２０７のゲート絶縁膜容量、ソースを構成するＮ型半導体領域により構成されるＰＮ接合容量および寄生容量で構成することができる。ただし、兼用せずに各々が独立の部材で構成されていてもよい。
切り替えトランジスタ２０７には、制御パルスｐＡＰＰが供給され、オン状態、オフ状態が切り替えられる。
容量２０８を接続状態として増幅トランジスタ２０５の入力ノードの容量値を増大させた場合には、非接続状態に比して増幅トランジスタ２０５の入力ノードにおける電荷電圧変換効率を低くすることが出来る。
したがって、増幅トランジスタ２０５の入力ノードに転送された信号電荷が一定の場合、増幅トランジスタ２０５の入力ノードで電圧に変換された後の電圧振幅の大きさが、容量値を増大させない場合よりも小さくなり、高照度の信号が入力された場合でもＦＤ２０３が飽和しなくなる。
対して、容量２０８を非接続状態として増幅トランジスタ２０５の入力ノードの容量値を接続状態と比べて小さくした場合には、接続状態に比して増幅トランジスタ２０５の入力ノードにおける電荷電圧変換効率が向上する。
したがって、転送された信号電荷が一定の場合、増幅トランジスタ２０５の入力ノードで電圧に変換された後の電圧振幅が大きくなるため、同じだけのノイズが生じた場合のシグナルノイズ比が向上する。これらを切り替えて用いることで、ダイナミックレンジの変更を可能とする。
次に図３において、図２に示した画素回路の駆動パルスの一例を示す。ここでは、本実施形態の特徴に直接関係する駆動パルスのみについて説明する。
ここで、本図の実線は容量２０８が接続状態となる画素、もしくは容量２０８が接続状態となるモードにおける制御パルスを示している。
点線は、容量２０８が非接続状態となる画素、もしくは非選択状態の画素、もしくは容量が非接続状態のモードにおける制御パルスを示している。各制御パルスがハイレベルの期間において各トランジスタがオン状態になる。
まず時刻Ｔ＝ｔ１において、制御パルスｐＳＥＬがハイレベルになる。またこの時、制御パルスｐＲＥＳがハイレベルであり、ＦＤ２０３の電位が基準電位になる。
次に時刻Ｔ＝ｔ２において、制御パルスｐＳＥＬ及び制御パルスｐＲＥＳがハイレベルの状態を維持したまま、制御パルスｐＡＰＰがハイレベルとなる。これにより容量２０８がＦＤ２０３に接続され、ＦＤ２０３及び容量２０８の電位が基準電位になる。
次に時刻Ｔ＝ｔ３において、制御パルスｐＲＥＳがローレベルとなり、ＦＤ２０３及び容量２０８の電位のリセットが完了する。
時刻Ｔ＝ｔ４において、制御パルスｐＴＸがハイレベルになる。この時、光電変換部２０１とＦＤ２０３が導通し、光電変換部２０１の電子がＦＤ２０３に転送される。制御パルスｐＡＰＰがハイレベルであり、容量２０８が接続状態であるため、転送された電子はＦＤ２０３及び容量２０８にて保持される。
時刻Ｔ＝ｔ５において、制御パルスｐＴＸがローレベルになる。これにより、光電変換部２０１とＦＤ２０３が遮断される。
時刻Ｔ＝ｔ６において、制御パルスｐＲＥＳがハイレベルとなることで、ＦＤ２０３及び容量２０８の電位がリセットされる。
時刻Ｔ＝ｔ７において、制御パルスｐＡＰＰがローレベルになる。これにより、容量２０８が非接続状態となる。
時刻Ｔ＝ｔ８において、制御パルスｐＳＥＬがローレベルになる。
期間Ｔ５−Ｔ８において、信号線２１１の電圧を信号として用いることで、容量２０８が接続された状態の画素の信号を画像信号として用いることが可能となる。
更に、必要に応じて、期間Ｔ３−Ｔ４において、信号線２１１の電圧を信号として用いることで、画素のノイズ信号を得ることが可能となる。このノイズ信号と前述の画像信号との差分を取ることでノイズを低減することが可能となる。なお、期間Ｔ１−Ｔ８において、制御パルスｐＳＥＬを常にハイレベルにしたままとしているが、増幅トランジスタ２０５の入力ノード及び容量２０８に保持した信号を図１で示した信号処理部１０５に読み出す期間だけハイレベルとしてもよい。
図３においては容量２０８が接続状態となる駆動パルスを示した。ただし、期間Ｔ２−Ｔ７において、制御パルスｐＡＰＰをローレベルにすることで、容量２０８が非接続状態となる。
このようにして容量２０８の接続、非接続状態を切り替えることで、増幅トランジスタ２０５の入力ノードの容量値を切り替えることが可能になる。容量２０８の接続、非接続状態の切り替えは、全画素一括で行ってもよいし、各画素ごとに切り替えてもよい。各画素ごとに切り替える場合には、カラーフィルタの色毎に容量２０８の接続、非接続状態を切り替えてもよい。
次に本実施形態の容量２０８の特徴を説明する。
本実施形態の容量２０８は、ＰＮ接合容量を含んでいる。そして、容量２０８のＰＮ接合面におけるＰ型半導体領域のＰ型の添加不純物濃度は、光電変換部２０１のＰＮ接合のＰＮ接合面におけるＰ型半導体領域のＰ型の添加不純物濃度よりも高い。
ここで、容量２０８のＰ型半導体領域は、容量２０８で保持される電荷と逆導電型の半導体領域であり、容量２０８のＮ型半導体領域は、ＰＮ接合容量において保持される電荷と同一導電型の半導体領域である。また光電変換部２０１のＰ型半導体領域は、光電変換部２０１で蓄積可能な信号電荷と逆導電型の半導体領域であり、光電変換部２０１のＮ型半導体領域は、光電変換部２０１で保持される信号電荷と同一導電型の半導体領域である。
図４に本実施形態の撮像装置の特徴を説明するための平面図及び断面図を示す。
図４（ａ）は１画素を模式的に示した平面図であり、図４（ｂ）は図４（ａ）のＡ―Ｂ線に沿った断面図であり、図４（ｃ）はＣ−Ｄ線に沿った断面図である。図４（ａ）において、活性領域３１３Ａと活性領域３１３Ｂが図示されており、活性領域３１３Ａには、光電変換部２０１とＦＤ２０３が配される。
そして活性領域３１３Ｂには、容量２０８が配される。また、活性領域３１３Ｂには、図２に示したリセットトランジスタ２０４や、増幅トランジスタ２０５等の画素を構成するトランジスタが配されてもよい。そして、それらのゲートが配される半導体基板の表面を主面とする。なお、活性領域３１３Ａと活性領域３１３Ｂとは、各々の間に分離領域を設けてこれら活性領域を別の活性領域としたが、同じ活性領域としてもよい。
図４（ｂ）において、光電変換部２０１はＰ型の第１半導体領域１１０とＮ型の第２半導体領域１１１とにより構成されるＰＮ接合を有している。
ＦＤ２０３はＮ型の第６半導体領域１１５により構成される。ＦＤ２０３はその周辺に配された第１半導体領域１１０と共にＰＮ接合を構成し、このＰＮ接合により構成される容量で、光電変換部２０１から転送された電子を保持する。
図４（ｃ）において、容量２０８はＰ型の第３半導体領域１１２とＮ型の第４半導体領域１１３により構成されるＰＮ接合容量を有している。また、ゲート３０４を挟んで第４半導体領域１１３と反対側の領域にはＮ型の第５半導体領域１１４が配される。第５半導体領域１１４は第１半導体領域１１０とＰＮ接合を構成する。
本実施例では、容量２０８は第５半導体領域１１４に対して接続、非接続状態を切り替えることで、増幅トランジスタ２０５の入力ノードの容量値を切り替えることを可能にしている。なお、光電変換部２０１において、第１半導体領域１１０は、第２半導体領域１１１よりも主面に対して深い位置に配される。さらに、容量２０８において第３半導体領域１１２は、第４半導体領域１１３よりも主面に対して深い位置に配される。
次に図５を用いて、光電変換部２０１と容量２０８とにおける不純物濃度プロファイルについて説明する。図５（ａ）は、図４（ｂ）における容量のＸに沿った深さ方向における不純物濃度プロファイルを示しており、図５（ｂ）は図４（ｂ）における光電変換部２０１のＹに沿った深さ方向における不純物濃度プロファイルを示している。実線１１６、１２１はＮ型の添加不純物濃度を、実線１１７、１２２はＰ型の添加不純物濃度を示している。なお、深さ方向とは、半導体基板の深部へ向かう方向とする。
ここで本明細書において「添加不純物濃度」と記載されている場合には、実際に添加されている不純物の濃度を意味する。上述した添加不純物濃度の測定は、例えば、ＳＩＭＳ法やＳＣＭ法で行うことができる。これらの方法によれば、単位体積あたり、その不純物がどの程度存在しているかを検証することが出来る。これに対して、本明細書において、単に「不純物濃度」と記載されている場合には、添加不純物濃度が逆導電型の不純物によって補償された正味の不純物濃度を意味する。例えば、所定の領域において、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度よりも高ければその領域はＮ型半導体領域となる。また所定の領域において、Ｐ型の添加不純物濃度がＮ型の添加不純物濃度よりも高ければその領域はＰ型の半導体領域となる。そして、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度と等しくなる領域がＰＮ接合面を構成する。
図５（ａ）において、第４半導体領域１１３の添加不純物濃度分布は位置１１８でピークを有しており、第３半導体領域１１２の添加不純物濃度分布は位置１１９でピークを有している。位置１１９からＰ型の添加不純物濃度は減少し、位置１２６で添加不純物濃度ｈ２となりほぼ一定となる。そして、位置１２０においてＰ型、Ｎ型の添加不純物濃度が等しくなり、この位置にＰＮ接合面が構成されている。
図５（ｂ）において、第２半導体領域１１１の添加不純物濃度分布は位置１２３でピークを有しており、第１半導体領域１１０の添加不純物濃度分布はピークを有しておらず添加不純物濃度ｈ２でほぼ一定である。そして位置１２５においてＰ型、Ｎ型の添加不純物濃度が等しくなり、ＰＮ接合面を構成している。
ここで、位置１２０、すなわち、容量２０８のＰＮ接合面におけるＰ型、Ｎ型の添加不純物濃度はｈ１であり、位置１２５、すなわち光電変換部２０１のＰＮ接合面におけるＰ型、Ｎ型の添加不純物濃度はｈ２である。そして添加不純物濃度ｈ１＞添加不純物濃度ｈ２の関係が満たされている。
次にＰＮ接合を構成するＰ型、Ｎ型半導体領域の不純物濃度に着目した場合に関して説明する。
容量２０８のＰＮ接合を構成しているのは、図４、５から、第３半導体領域１１２と第４半導体領域１１３といえる。また光電変換部２０１のＰＮ接合を構成しているのは、第１半導体領域１１０と第２半導体領域１１１といえる。
ここでＰＮ接合を構成するＰ型半導体領域に着目すると、容量２０８を構成するＰ型半導体領域１１２の不純物濃度が光電変換部２０１を構成するＰ型半導体領域１１０の不純物濃度以上となる。
これらのいずれかの関係を満たせば、光電変換部２０１の感度を低下させることなく、容量２０８の容量値を増加させることが可能となる。次にその理由を説明する。
光電変換部２０１は光電変換で生じた電子のうちＮ型半導体領域１１１に移動したものを信号電荷として用いることができる。仮に、このような構成において、Ｐ型半導体領域１１０の深い部分で電子が生じたとする。この電子がＮ型半導体領域１１１に移動する際に、Ｐ型半導体領域１１０の不純物濃度が高いと、Ｐ型半導体領域１１０のキャリアが電子に対するポテンシャルバリアとして働く。
このポテンシャルバリアはＰ型半導体領域１１０の不純物濃度が高いと高くなり、ポテンシャルバリアが高いとＮ型半導体領域１１１に到達する電子が少なくなる。したがってＰ型半導体領域１１０の不純物濃度が高いと光電変換部２０１における感度が低下する。通常、ＰＮ接合面でのＰ型の添加不純物濃度が低くなれば、このＰＮ接合を構成するＰ型半導体領域の不純物濃度も低くなる。したがって、光電変換部２０１のＰＮ接合面におけるＰ型の添加不純物濃度が低ければ、Ｐ型半導体領域１１０で生じるポテンシャルバリアは低くなり、光電変換部２０１における感度が高くなるため好ましい。
これに対し、容量２０８のＰ型半導体領域１１２の不純物濃度が低いと、容量２０８を構成するＰＮ接合容量の容量値が小さくなる。容量２０８の容量値が小さいと、容量２０８を接続状態とした際の増幅トランジスタ２０５の入力ノードの容量値の増大も小さくなる。したがって、Ｐ型半導体領域１１２の添加不純物濃度は高い方が好ましい。通常、ＰＮ接合面でのＰ型の添加不純物濃度が高ければ、このＰＮ接合を構成するＰ型半導体領域の不純物濃度も高くなる。したがって、容量のＰＮ接合面におけるＰ型の添加不純物濃度は高い方が好ましい。
しかし、通常、画素を構成する各素子のＰ型半導体領域は同一の領域により構成されることが多い。光電変換部２０１のＰ型半導体領域１１０と、容量２０８のＰ型半導体領域１１２とを同一の半導体領域で構成すると、上述のように各々に要求される特性を満たすことが困難となる。
これに対して本実施形態では、容量２０８のＰＮ接合面におけるＰ型の添加不純物濃度を、光電変換部２０１のＰＮ接合面におけるＰ型の添加不純物濃度よりも高くする。それにより、光電変換部２０１における感度を低下させることなく、容量２０８の容量値を増加させることが可能となる。
ここで、Ｐ型半導体領域１１２が所定の深さにＰ型の添加不純物濃度のピークを有している場合がある。この場合には、このピークにおける添加不純物濃度が、Ｐ型半導体領域１１０の添加不純物濃度よりも高ければ上述の効果を得ることが可能である。更にＰ型半導体領域１１０及びＰ型半導体領域１１２のＰ型の添加不純物濃度がピークを有する場合には、Ｐ型半導体領域１１２のそれぞれにおいて添加不純物濃度ピークがＰ型半導体領域１１０の添加不純物濃度ピークよりも高ければよい。
更に、Ｐ型半導体領域１１０が深さ方向に複数のＰ型の添加不純物濃度のピークを有している場合がある。この場合には、Ｐ型半導体領域１１２の不純物濃度ピークが、Ｐ型半導体領域１１０の、Ｎ型半導体領域１１１に最も近い位置のＰ型の添加不純物濃度ピークよりも高ければよい。
次に図４（ｂ）のＡ−Ｂ断面及びＣ−Ｄ断面を用いて本実施形態の撮像装置を製造する際の工程を図６で説明する。
まず絶縁分離領域３００が配された半導体基板３２０を準備する。半導体基板３２０は光電変換部２０１が配される第１領域３１３Ａと、平面視において第１領域３１３Ａとは異なる位置であり、容量２０８が配される第２領域３１３Ｂを有する。
第１工程では、第１領域３１３Ａ及び第２領域３１３ＢにＰ型の不純物イオンをイオン注入する。もしくは、Ｐ型のエピタキシャル層を配する。それにより、Ｐ型半導体領域１１０を配する（図６（ａ））。そして、第１領域３１３Ａ及び、第２領域３１３Ｂの容量２０８が配される領域以外の領域をフォトレジスト等で配されるマスク６００で覆う。このマスク６００を用いてＰ型の不純物イオンをイオン注入する。これにより、第２領域３１３ＢのＰ型半導体領域１１０の少なくとも一部に、Ｐ型半導体領域１１０に比べＰ型の添加不純物濃度の高いＰ型半導体領域１１２が配される（図６（ｂ））。
次に第２工程では、ポリシリコンを半導体基板３２０の主面全面に配した後に、パターニングを行ない、トランジスタのゲート３０２及び容量２０８のゲート３０４を配する。そして、それらのゲートをマスクとして用い、第１領域３１３ＡにＮ型の不純物イオン注入し、半導体領域１１１を配する。そして、ゲートをマスクとして用い、Ｎ型の不純物イオンをイオン注入し、Ｎ型半導体領域１１３〜１１５を配する（図６（ｃ））。
ここで、Ｎ型半導体領域１１１、Ｎ型半導体領域１１３〜１１５を同一工程で配することもできるが、前述のように光電変換部２０１を構成するＮ型半導体領域１１１は、その他の領域であるＮ型半導体領域１１３〜１１５とは別工程で配する方がよい。Ｎ型半導体領域１１１はその他の領域であるＮ型半導体領域１１３〜１１５よりも主面に対して深い位置まで配することが好ましいためである。これは前述した光電変換部２０１の感度に関係する。
ここで、Ｎ型半導体領域１１１とＰ型半導体領域１１０は光電変換部２０１が有するＰＮ接合を形成するように、主面に対して深さ方向にこの順で配される。そして、Ｎ型半導体領域１１３とＰ型半導体領域１１２は容量２０８が有するＰＮ接合を形成するように、主面に対して深さ方向にこの順で配される。
また、各Ｎ型半導体領域は、トランジスタ、容量２０８のゲートを用いて配してもよいが、フォトレジスト等のマスクを用いて配してもよい。そして、本実施例のようにＮ型半導体領域１１１のみを配する工程を設けた際には、Ｎ型半導体領域１１１のみフォトレジスト等のマスクを用いて配し、その他の領域はゲートをマスクに用いて配してもよい。
Ｎ型半導体領域１１１を配した後には、Ｎ型半導体領域１１１を配した位置の半導体基板表面側に、Ｐ型の不純物イオンをイオン注入することで後述するＰ型半導体領域３１４を配する。
以上の工程が、本実施形態の撮像装置の製造工程である。なお、図１〜６の構成、製造方法は、以下の実施例に共通に適用可能である。なお以下の説明では、光電変換部２０１で生じた電子、ホールのうち電子を信号電荷として取り扱うこととする。また容量２０８で保持されるのは電子である。ただし、これらは光電変換部２０１及び容量２０８を構成するそれぞれの半導体領域の導電型を反対にすることによって、変更することができる。
（実施例１）
図７を用いて本実施例の撮像装置を説明する。
図７（ａ）は１画素を模式的に示した平面図であり、図７（ｂ）は図７（ａ）のＡ―Ｂ線に沿った断面図であり、図７（ｃ）はＣ−Ｄ線に沿った断面図である。図１〜６と同様の機能を有する素子に関しては説明を割愛する。
本実施例において、Ｐ型半導体領域３１２が上述の第１半導体領域１１０に対応し、Ｐ型半導体領域３１５が上述の第３半導体領域１１２に対応する。そして、Ｎ型半導体領域３０３Ａ、３０３Ｂが上述の第６半導体領域（ＦＤ）１１５、第５半導体領域１１４に対応し、Ｎ型半導体領域３０５が上述の第４半導体領域１１３に対応し、Ｎ型半導体領域３０１が上述の第２半導体領域１１１に対応する。
本実施例の撮像装置は、半導体基板３２０に、第１領域３１３Ａ、第２領域３１３Ｂが配されている。図７（ａ）に示すように第１領域３１３Ａには、光電変換部２０１、転送トランジスタ２０２、Ｎ型半導体領域３０３Ａが配される。また、第２領域３１３Ｂには、Ｎ型半導体領域３０３Ｂ、リセットトランジスタ２０４、増幅トランジスタ２０５、選択トランジスタ２０６、切り替えトランジスタ２０７及び容量２０８が配される。
ここで、第１領域３１３Ａに配されているＮ型半導体領域３０３Ａと第２領域３１３Ｂに配されているＮ型半導体領域３０３Ｂ及び増幅トランジスタ２０５のゲート３０９は導電体によって電気的に接続されている。また、本実施例では光電変換部２０１が配される第１領域３１３Ａと、容量２０８が配される第２領域３１３Ｂとを別の活性領域としたが、必ずしもそれぞれが別の活性領域である必要はなく、同一活性領域でもよい。これはすべての実施例においても同様である。
図７（ｂ）において、光電変換部２０１は、Ｎ型半導体領域３０１とＰ型半導体領域３１２により構成されるＰＮ接合を有している。本実施例では光電変換部２０１はフォトダイオードである。またＮ型半導体領域３０１の表面にＰ型半導体領域３１４が配されることで埋め込み型のフォトダイオードを構成している。
ここでＮ型半導体領域３０１はＮ型半導体領域３０５及び各トランジスタのソース、ドレインを構成する半導体領域に比べ、ゲートが配された主面に対して深い位置まで配されている。
次に、図７（ｃ）において、リセットトランジスタ２０４はソースとなるＮ型半導体領域３０３Ｂ、ゲート３１１、ドレインとなるＮ型半導体領域３１０を有する。増幅トランジスタ２０５は、ドレインとなるＮ型半導体領域３１０、ゲート３０９、ソースとなるＮ型半導体領域（第９半導体領域）３０８を有する。選択トランジスタ２０６は、ドレインとなるＮ型半導体領域３０８、ゲート３０７、ソースとなるＮ型半導体領域（第８半導体領域）３０６を有する。
そして、切り替えトランジスタ２０７はゲート３０４を有し、ゲートに供給される電圧により、容量２０８の接続状態が切り替わる。このゲート３０４を挟んだ両側にはＮ型半導体領域３０５とＮ型半導体領域３０３Ｂが配されている。Ｎ型半導体領域３０３Ｂ、Ｎ型半導体領域３０５は、切り替えトランジスタ２０７のドレイン、ソースとなる。ここで、容量２０８がゲート３０４を有していてもよい。
また、増幅トランジスタ２０５、リセットトランジスタ２０４、選択トランジスタ２０６、切り替えトランジスタ２０７及び容量２０８の下部の全面にＰ型半導体領域３１５が配されている。Ｐ型半導体領域３１５は、各トランジスタのソース、ドレインとなるＮ型半導体領域とＰＮ接合を構成する位置に配されている。
ここで言うＰ型半導体領域３１５の不純物濃度は、Ｐ型半導体領域３１２よりも不純物濃度が高い。例えば具体的には、Ｐ型半導体領域３１５の不純物濃度Ｄ１は、３．３×１０１６個／ｃｍ３≦Ｄ１≦３．０×１０１７個／ｃｍ３であり、Ｐ型半導体領域３１２の不純物濃度Ｄ２は、３．３×１０１５個／ｃｍ３≦Ｄ２≦３．０×１０１６個／ｃｍ３である。
Ｐ型半導体領域３１５を第２領域３１３Ｂの全面に配することにより、画素毎にＰ型半導体領域３１５の配置位置がばらつくのを抑え、容量２０８の容量値の画素ごとのばらつきを低減させることができる。
本実施例においてはＰ型半導体領域３１５を設けることで容量２０８の容量値を大きくすることを可能とし容量２０８を接続状態にした際のダイナミックレンジの拡大幅を広げることを可能としている。
以下の式１を用いてＰ型半導体領域３１５によって容量値が大きくなることを説明する。
式１はＰＮ接合で生じる空乏層幅について示したものである。
Figure 0006406911
ここでεＳｉは、シリコンの比誘電率、ε０は真空の誘電率、ｑは素電荷量、ＮＡはアクセプタ濃度、ＮＤはドナー濃度、Ｖｂｉはビルトインポテンシャル、ＶはＰＮ接合に印加される電圧である。Ｖが一定の場合において、アクセプタ濃度もしくはドナー濃度が増加すると、式１より空乏層幅Ｗｐ＋ｎは小さくなる。接合容量は空乏層幅Ｗｐ＋ｎに反比例となるので、空乏層幅Ｗｐ＋ｎが小さくなると接合容量が増加する。すなわち単位面積あたりの接合容量を増加させたい場合、空乏層幅を小さくするために、アクセプタ濃度かドナー濃度を増加させればよい。
本実施例においては、Ｐ型半導体領域３１２に追加してＰ型半導体領域３１５を設けることでアクセプタ濃度を増加させ、Ｐ型半導体領域３１５とＮ型半導体領域３０５とのＰＮ接合容量の容量値を増加させている。
また、ゲート３０４の下部にはＮ型半導体領域（第７半導体領域）３１６とゲート３０４が平面視で重なるように配されてもよい。この理由を以下に説明する。
容量２０８にはＮ型半導体領域３０３Ｂのリセットレベルのバラツキによって、ｋＴＣノイズと呼ばれるノイズが混入する。このノイズを抑制するためには、Ｎ型半導体領域３０３Ｂの信号がリセットされる動作において、同時期に容量２０８もリセットされることが望ましい。
ここで、リセットトランジスタ２０４のゲート３１１に供給される電圧をＶＧｒｅｓ、閾値をＶＴＨｒｅｓとした場合、Ｎ型半導体領域３０３ＢのリセットレベルＶｒｅｓｆｄは、（ＶＧｒｅｓ−ＶＴＨｒｅｓ）となる。
また、容量２０８を増幅トランジスタの入力ノードに接続する際の切り替えトランジスタ２０７のゲート３０４に供給される電圧をＶＧａｐｐ、切り替えトランジスタ２０７の閾値をＶＴＨａｐｐとする。この時、容量２０８のリセットレベルＶｒｅｓａｐｐは（ＶＧａｐｐ−ＶＴＨａｐｐ）となる。
容量２０８をＮ型半導体領域３０３Ｂのリセットレベルでリセットするためには、Ｖｒｅｓｆｄ＜Ｖｒｅｓａｐｐとなる必要がある。すなわち容量２０８のリセットレベルは（ＶＧｒｅｓ−ＶＴＨｒｅｓ）＜（ＶＧａｐｐ−ＶＴＨａｐｐ）となる。ＶＧｒｅｓとＶＧａｐｐが同じ電圧であったとすると、ＶＴＨｒｅｓ＞ＶＴＨａｐｐとなる。このようにＮ型半導体領域３０３Ｂの信号がリセットされる動作において、切り替えトランジスタ２０７の閾値はリセットレベルの閾値よりも低くする方が好ましい。
容量２０８のリセットレベルが（ＶＧｒｅｓ−ＶＴＨｒｅｓ）＞（ＶＧａｐｐ−ＶＴＨａｐｐ）となった時に、ＶＧｒｅｓとＶＧａｐｐが同じ電圧であったとすると、ＶＴＨｒｅｓ＜ＶＴＨａｐｐとなる。この時、容量２０８は一定のリセットレベルまでリセットされないため、リセットレベルのばらつきに起因するノイズが生じてしまうので好ましくない。
以上のように、リセットトランジスタ２０４と切り替えトランジスタ２０７の閾値を異ならせ、画素ごとのばらつきを抑えた高画質の信号を得るためにＮ型半導体領域３１６を設けたほうが好ましいのである。
ただし、ゲート下部にＮ型半導体領域３１６を配する際にはＶＴＨａｐｐに注意する必要がある。Ｎ型半導体領域３１６の不純物濃度が高い場合や、Ｎ型半導体領域３１６とＰＮ接合を構成するＰ型半導体領域の不純物濃度が高い場合には、反転層ができにくくなり、ＶＴＨａｐｐが高くなる。
したがって、Ｎ型半導体領域３１６及び当該Ｐ型半導体領域は、ＶＴＨｒｅｓ＞ＶＴＨａｐｐを満たす不純物濃度で構成した方が好ましい。
また、Ｎ型半導体領域３１６に関して説明の都合上、Ｎ型半導体領域３０３Ｂなどと同一のＮ型半導体領域として説明を行った。
しかし、構造として必ずしもＮ型となっていなくとも、切り替えトランジスタ２０７の閾値を低下させるという目的の範囲内で、例えば異なるＰ型半導体領域よりも不純物濃度の低いＰ型半導体領域となる構造であってもよい。
また、第２領域３１３ＢはＰ型半導体領域３１２が配されることを前提としたが、第２領域３１３Ｂにおいて、必ずしも第１領域３１３Ａと同じＰ型半導体領域３１２である必要はない。Ｐ型半導体領域３１５の不純物濃度と比較した際に、Ｐ型半導体領域３１５の不純物濃度が高ければよい。
これは以下の実施事例においても同様である。
本実施例によれば、容量２０８のＮ型半導体領域３０５がＰ型半導体領域３１５とＰＮ接合を構成するため、容量２０８の容量値を大きくすることができる。このため、容量２０８を接続状態にした時にダイナミックレンジの拡大幅を広げることが可能となる。さらに、Ｐ型半導体領域３１５を第２領域３１３Ｂの全面に配することで、画素毎にＰ型半導体領域３１５の配置がばらつくのを抑えることが出来る。
（実施例２）
図８を用いて本実施例の撮像装置を説明する。
図８（ａ）は、撮像装置の画素を模式的に示した平面図である。図８（ｂ）は図８（ａ）のＡ−Ｂ線に沿った断面図である。図１〜７と同様の部材であって、既出の素子に関しては説明を割愛する。
本実施例において実施形態の第３半導体領域１１２に該当するのはＰ型半導体領域８１５である。
本実施例の実施例１との違いは、Ｐ型半導体領域８１５の平面的な配置位置である。本実施例において、Ｐ型半導体領域８１５は、容量２０８の下部から、選択トランジスタ２０６まで配される。そして、Ｐ型半導体領域８１５より不純物濃度の低いＰ型半導体領域３１２が、選択トランジスタ２０６の出力ノードを構成するＮ型半導体領域３０６の少なくとも一部とＰＮ接合を構成する位置に配されている。
図８（ｂ）に示すように本実施例によれば、実施例１の効果に加え、更に、フレームレートの向上を可能とするという効果を有する。以下で詳細を説明する。
本実施例では、Ｐ型半導体領域８１５よりも不純物濃度の低いＰ型半導体領域３１２がＮ型半導体領域３０６の少なくとも一部とＰＮ接合を構成する。これにより、実施例１のように、Ｎ型半導体領域３０６の下部の全領域がＰ型半導体領域８１５とＰＮ接合を構成する場合に比べ、Ｎ型半導体領域３０６の容量を減らすことが出来る。このようにＮ型半導体領域３０６の容量を低下させることで、図２での信号線２１１の容量を低下させ、駆動に要する時定数を小さくすることができる。そして、信号線２１１の駆動の高速化に寄与することができるため、フレームレートを向上させることが可能となる。
ここで、Ｐ型半導体領域３１５を増幅トランジスタ２０５と選択トランジスタ２０６との間の領域で終端させれば、Ｎ型半導体領域３０６の容量を低下させることができる。さらに、画素毎にＰ型半導体領域３１５の配置にばらつきが生じたとしても、Ｎ型半導体領域３０６のＰＮ接合容量のバラツキを抑制することができる。
また、選択トランジスタ２０６が省かれた構成を取ってもよい。その場合は増幅トランジスタ２０５のソースであるＮ型半導体領域３０８が出力ノードを構成する。
この時、Ｐ型半導体領域８１５よりも不純物濃度の低いＰ型半導体領域３１２が、Ｎ型半導体領域３０８の少なくともの一部の領域とＰＮ接合を構成することで、信号線２１１の容量を低下させる効果を得ることができる。
さらに、Ｐ型半導体領域８１５をリセットトランジスタ２０４と増幅トランジスタ２０５との間の領域で終端させた時には、増幅トランジスタ２０５と選択トランジスタ２０６の間の領域で終端させた時と同様の効果を得ることが出来る。なお、不純物濃度の低いＰ型半導体領域として、光電変換部２０１に配されたＰ型半導体領域３１２が配されていてもよい。
（実施例３）
図９、図１０を用いて本実施例の撮像装置を説明する。
図９（ａ）は１画素を模式的に示した平面図であり、図９（ｂ）は図９（ａ）のＡ―Ｂ線に沿った断面図である。図１〜８と同様の部材であって、既出の素子に関しては説明を割愛する。
本実施例の構成において第３半導体領域１１２に対応するのは、Ｐ型半導体領域９１５である。
本実施例の上述の実施例との違いは、Ｐ型半導体領域９１５の平面的な配置位置である。
本実施例の構成により、Ｐ型半導体領域９１５は、Ｎ型半導体領域３０５の下部からＮ型半導体領域３０３Ｂの下部の少なくとも一部にＰ型半導体領域９１５が配されている。そして、他一部がＰ型半導体領域９１５よりも不純物濃度の低いＰ型半導体領域がＰＮ接合を構成する位置に配されていればよい。
本実施例によれば上述の実施例の効果に加え、容量２０８を増幅トランジスタ２０５の入力ノードに接続していない際に画質を向上することが可能となる。以下で詳細を説明する。
図９（ｂ）に示すように、本実施例では、Ｐ型半導体領域９１５よりも不純物濃度の低いＰ型半導体領域がＮ型半導体領域３０３Ｂの少なくとも一部とＰＮ接合を構成する。これにより、実施例１のように、Ｎ型半導体領域３０３Ｂの下部の全領域がＰ型半導体領域３１５とＰＮ接合を構成する場合に比べ、Ｎ型半導体領域３０３ＢのＰＮ接合容量を減らすことが出来る。
本実施例ではＮ型半導体領域３０３Ｂの容量を低下させることによって、ある単位信号電荷が電圧に変換される際のゲインが向上する。ゲインが向上することで、シグナルノイズ比が向上し、容量２０８が非接続状態の際の画質が向上する。
なお、本実施例においては、Ｐ型半導体領域９１５とＮ型半導体領域３１６とが平面視で重なるように同じ位置に配した方がよい。これによって、Ｐ型半導体領域９１５によって、切り替えトランジスタ２０７の閾値が高くなる部分とＮ型半導体領域３１６により閾値が低くなる部分との画素毎の位置ずれによるバラツキの影響を受けなくなる。
したがって、切り替えトランジスタの閾値設計が容易となる。また、Ｐ型半導体領域９１５とＮ型半導体領域３１６とを同一マスクによって配することが出来るため、工程の簡略化が可能となり、コストを削減することが出来る。
次に本実施例の撮像装置の製造工程を、図９（ｃ）のＡ−Ｂ断面に対応した図１０を用いて説明する。本実施例の製造工程は主に第１工程が異なる。
まず、第１工程では、図６（ａ）と同様の工程を行い（図１０（ａ））、そして、第２領域３１３Ｂの容量２０８が配される領域以外の領域をフォトレジスト等で配されるマスク７００で覆う。そして、主面に対して深い位置にＰ型の不純物イオン注入を行いＰ型半導体領域９１５を配する。同一工程で、同一マスクであるマスク７００を使用して、主面に対して浅い位置にＮ型の不純物イオン注入することでＮ型半導体領域３１６を配する。この時、主面に対して深さ方向に、Ｎ型半導体領域３１６、Ｐ型半導体領域９１５よりも不純物濃度の低いＰ型半導体領域、Ｐ型半導体領域９１５の順で配する。（図１０（ｂ））
そして第２工程では、図６（ｃ）と同様の工程を行う（図１０（ｃ））。
ただし、図１０にて図示されていない工程、例えば光電変換部２０１を配する工程等は上記の工程の間に適宜実施される。
さらに、工程を簡略化するために、Ｐ型半導体領域３１５またはＮ型半導体領域３１６と同様の深さに配される構造を同一マスク工程による不純物イオン注入により配してもよい。例えば光電変換部２０１の周囲に配置されるガードリング構造などと同一のマスク工程としてよい。
このようにＰ型半導体領域３１５とＮ型半導体領域３１６とを配する工程を同一することで、工程の簡略化ができ撮像装置１０１にかかるコストを低減することが可能となる。
（実施例４）
図１１を用いて本実施例の撮像装置を説明する。
図１１（ａ）は１画素を模式的に示した平面図であり、図１１（ｂ）は図１１（ａ）のＡ―Ｂ線に沿った断面図である。図１〜１０と同様の部材であって、既出の素子に関しては説明を割愛する。
本実施例の構成において第３半導体領域１１２に対応するのはＰ型半導体領域１１１５であり、第４半導体領域１１３に対応するのはＮ型半導体領域１１０５である。
本実施例と上述の実施例との違いは、容量２０８の構成及びＰ型半導体領域１１１５の平面的な配置位置である。本実施例の容量２０８は埋め込み型のＭＯＳ容量である。
図１１（ｂ）に示すように容量２０８が配されている活性領域は、互いに対向する第３領域３２２及び第４領域３２３と、第５領域３２４及び第６領域３２５とが絶縁分離領域３００によって囲まれている。そして、これらにより活性領域３１３Ｂの端部を規定している。また、第３領域３２２、第４領域３２３、第５領域３２４により囲まれる前記活性領域をゲート３０４が覆い、第６領域３２５と前記ゲートとの間の活性領域にＮ型半導体領域が配されている。
上記構成により実施例３に比べて、ゲート３０４を動作した際に付加されるゲート絶縁膜容量とＮ型半導体領域３０３Ｂの容量の合計値のばらつきを抑えることが可能となる。
ここでいうばらつきとは、ゲート３０４を配する際のゲート長方向での構成幅のバラツキ、容量２０８の下部のＮ型半導体領域１１０５の不純物イオン注入量のばらつき、容量２０８の電極を構成する部材の構造的なばらつきなどである。
本実施例によれば、先の実施例で得られる効果に加えて、ゲート３０４を動作した際に付加される容量とＮ型半導体領域３０３Ｂの容量の合計値のばらつきを抑え、画質を向上させることが可能となる。
次に本実施例の撮像装置を製造する際の工程を説明する。本実施例の撮像装置の製造工程は、図１０（ｂ）及び（ｃ）の工程が実施例３とは異なる。次に異なる点について説明する。
本実施例では、図１０（ｂ）の手順と同様に主面に対して深い位置にＰ型半導体領域１１１５を配し、その後、同一マスクであるマスク７００を使用して主面に対して浅い位置にＮ型の不純物イオン注入することでＮ型半導体領域１１０５を配する。ただし、この時、Ｎ型半導体領域１１０５、Ｐ型半導体領域１１１５がＰＮ接合を形成するように、主面に対して深さ方向にこの順で配されるように不純物イオン注入を行う。
このように、同一マスクでイオン注入することで配するＮ型半導体領域とＰ型半導体領域の位置関係が異なる。
さらに、本実施例では、図１０（ｃ）の手順において、ゲート３０４を主面に配する際に第２領域３１３Ｂに配するゲート３０４が第３領域３２２、第４領域３２３、第５領域３２４により囲まれる前記活性領域を覆うように構成する点で異なる。
（実施例５）
図１２を用いて本実施例の撮像装置を説明する。
図１２（ａ）は１画素を模式的に示した平面図であり、図１２（ｂ）は図１２（ａ）のＡ―Ｂ線に沿った断面図である。図１〜１１と同様の部材であって、既出の素子に関しては説明を割愛する。
本実施例の構成において第３半導体領域に対応するのは、Ｐ型半導体領域１２１５である。本実施例の上述の実施例との違いは、Ｐ型半導体領域１２１５の平面的な配置位置である。
図１２（ｂ）に示すように本実施例においては、Ｐ型半導体領域１２１５はＮ型半導体領域３０５の下部に配されており、Ｎ型半導体領域３０５の少なくとも一部とＰＮ接合を構成する。そして、他の一部はＰＮ接合面において、Ｐ型半導体領域１２１５よりもＰ型の添加不純物濃度が低いＰ型半導体領域３１２とＰＮ接合を構成する。
本実施例の構成によれば、容量２０８を構成するＮ型半導体領域３０５のＰＮ接合による容量のみを拡大することできる。また、製造工程においては、イオン注入時にＮ型半導体領域と同一マスクをもちいることで、工程を簡略化でき、且つ製造上のバラツキを抑制することが出来る。
（実施例６）
図１３を用いて本実施例の撮像装置を説明する。図１３（ａ）は１画素を模式的に示した平面図であり、図１３（ｂ）は図１３（ａ）のＡ―Ｂ線に沿った断面図である。図１〜１２と同様の部材であって、既出の素子に関しては説明を割愛する。
図１３（ｂ）に示すように本実施例において実施形態の第３半導体領域１１２に該当するのはＰ型半導体領域１３１５であり、第４半導体領域１１３に対応するのはＮ型半導体領域１３０５である。本実施例と上述の実施例との違いは、ゲートを挟んでＮ型半導体領域３０３Ｂと反対側にある半導体領域がＰ型半導体領域１３１７となり、Ｎ型半導体領域１３０５はゲート下部に配されており、埋め込み型のＭＯＳ容量を構成していることである。
次に、本実施例において容量２０８はＮ型半導体領域１３０５とＰ型半導体領域１３１５のＰＮ接合によって構成される。そのため、Ｐ型半導体領域１３１５は、Ｎ型半導体領域１３０５の少なくとも一部とＰＮ接合をしていればよい。
本実施例は、切り替えトランジスタ２０７がＮ型半導体領域３０３Ｂに容量を接続した際に容量２０８を構成するＮ型半導体領域１３０５と絶縁分離領域３００とが直接接する面積が減少することで、ノイズを減らし、画質を向上させることが可能となる。以下で詳細を説明する。
上述の構成において、絶縁分離領域３００は通常主に酸化シリコンなどで構成されるが、半導体基板であるシリコンと酸化シリコンとの膨張係数などの物質的な違いにより、界面に欠陥を生じることがある。
このように欠陥が生じた箇所に、Ｎ型半導体領域３０３ＢやＮ型半導体領域３０５が上述の実施例のように接していると、ノイズが生じる要因となる。そこで本実施例のように絶縁分離領域３００と、容量２０８を構成するＮ型半導体領域１３０５との間にＮ型半導体領域３０３Ｂの対向電極であるＰ型半導体領域１３１７を配する。それにより、絶縁分離領域の界面の欠陥で生じた電荷は、Ｐ型の多数キャリアである正孔と再結合し、Ｎ型半導体領域３０３Ｂへの混入電荷を減少することが出来る。
なお、図１３（ａ）及び図１３（ｂ）での容量２０８に対応する箇所が全て電源９に対して反対導電型となっていなくともよい。少なくとも一部が反対導電型となっていれば、Ｎ型半導体領域３０３Ｂに容量２０８を接続した際に容量２０８を構成するＮ型半導体領域３０５と絶縁分離領域３００とが直接接する面積は減少する。例えば、切り替えトランジスタ２０７のゲート３０４が、Ｎ型半導体領域３０５を覆うように配置してもよい。また、Ｐ型半導体領域１３１７を接地以外の電位としてもよい。
（実施例７）
本発明の実施例７について図２と図１４を用いて説明する。
実施形態及び実施例１乃至６の実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。
図１４を用いて本実施例の撮像装置を説明する。
図１４（ａ）は、撮像装置の画素を２行２列分配置したものを模式的に示した平面図である。図１４（ａ）において、画素毎にＰ型半導体領域９１５、１３１５とＮ型半導体領域９０５、１３０５とが異なった位置に配置された画素が、互い違いに配置されている。
次に図１４（ｂ）は図１４（ａ）のＡ―Ｂ線に沿った断面図であり、図１４（ｃ）は図１４（ａ）のＣ−Ｄ線に沿った断面図である。
図１〜１３と同様の部材であって、既出の素子に関しては説明を割愛する。
ここで、第３半導体領域１１２に対応するのは、Ｐ型半導体領域９１５、１３１５であり、第４半導体領域１１３に対応するのは、Ｎ型半導体領域３０５、１３１５である。
本実施例と上述の実施例との違いは、画素毎に接続する容量を異ならせている点である。なお、本実施例においては、図１４（ｂ）として図９（ｂ）の断面図を挙げ、図１４（ｃ）として図１３（ｂ）の断面図を挙げているが、必ずしもこれに限らない。
本実施例において、画素毎に接続状態を切り替えることで、増幅トランジスタ２０５の入力ノードの容量値を変更する容量の大きさを変えた構成を取ることによって、各画素のダイナミックレンジを独立に決めることができる。
図１４にはベイヤー配列のカラーフィルタを搭載した撮像装置を示す。図１４（ｂ）は、他の色より輝度信号への寄与が高い緑色のカラーフィルタ３２１Ａを有する画素である。当該画素には、Ｐ型半導体領域９１５、Ｎ型半導体領域３０５、Ｎ型半導体領域３１６となる構成を適用する。
一方、図１４（ｃ）に示すように、緑色より輝度信号への寄与が低い赤色及び青色のカラーフィルタ３２１Ｂを有する画素には、Ｐ型半導体領域を１３１５、Ｎ型半導体領域１３０５となる構成を適用する。
これにより、緑色のカラーフィルタを有する画素と、赤色及び青色のカラーフィルタを有する画素とで、容量を接続した際に、接続される容量の大きさを変えることが出来る。ここでは、緑色のフィルタを有する画素の方が、切り替えトランジスタ２０７によって接続される容量が大きい。
それによって、緑色のカラーフィルタを有する画素は、赤色及び青色のカラーフィルタを有する画素に比べて、Ｎ型半導体領域１３０５と容量２０８の総和容量値を大きくすることが出来る。その結果、緑色のカラーフィルタを有する画素のダイナミックレンジが広がり、それに応じて画素全体のダイナミックレンジを広げることが可能となる。
ここで、容量値を可変にする方法としては、ゲート３０４の面積や第２領域３１３Ｂの大きさを変えることによって、Ｎ型半導体領域１３０５の面積及び容量２０８を構成する半導体領域の面積を変え、容量値を変化させる方法も挙げられる。
しかし、本実施例のように半導体基板上における画素の構造は同一とし、素子を構成する際に、イオン注入する不純物の配置や、濃度で、画素毎の容量値を可変する方が感度などにムラが生じる影響が小さく抑えられ、画質の向上が見込むことができる。
もちろんムラを考慮した上で半導体基板上の構造も合わせて変更することも可能である。
以上、本発明は上記実施の形態に制限されるものではなく、本発明の目的および範囲から離脱することなく、様々な変更及び変形が可能である。本実施例において、異なるダイナミックレンジを有した画素が必ずしも互い違いの位置に配されている必要はない。
１１０ 第１半導体領域
１１１ 第２半導体領域
１１２ 第３半導体領域
１１３ 第４半導体領域
１１４ 第５半導体領域
１１５ 第６半導体領域
２０１ 光電変換部
２０２ ＦＤ
２０７ 切り替えトランジスタ
２０８ 容量
３００ 絶縁分離領域
３１３Ａ 活性領域
３１３Ｂ 活性領域

Claims (22)

  1. 第１半導体領域及び第２半導体領域により構成されるＰＮ接合を有し、前記第２半導体領域にて信号電荷を蓄積可能な光電変換部と、
    前記信号電荷に基づく信号を増幅する増幅トランジスタと、
    前記第１半導体領域と同一導電型である第３半導体領域及び前記第３半導体領域と逆導電型である第４半導体領域により構成されるＰＮ接合を有する容量と、を有し、
    前記容量の接続状態を切り替えることで前記増幅トランジスタの入力ノードの容量値を変更可能な画素を複数有する撮像装置であって、
    前記容量のＰＮ接合面における、前記第３半導体領域と同一導電型の不純物の不純物濃度が、前記光電変換部のＰＮ接合面における、前記第１半導体領域と同一導電型の不純物の不純物濃度よりも高く、
    前記増幅トランジスタのゲートは半導体基板の主面に配され、
    前記第１半導体領域は、前記第２半導体領域に比して前記主面に対して深い位置に配され、
    前記第３半導体領域は、前記第４半導体領域に比して前記主面に対して深い位置に配されていることを特徴とする撮像装置。
  2. 第１半導体領域及び第２半導体領域により構成されるＰＮ接合を有し、前記第２半導体領域にて信号電荷を蓄積可能な光電変換部と、
    前記信号電荷に基づく信号を増幅する増幅トランジスタと、
    前記第１半導体領域と同一導電型である第３半導体領域及び前記第３半導体領域と逆導電型である第４半導体領域により構成されるＰＮ接合を有する容量と、を有し、
    前記容量の接続状態を切り替えることで前記増幅トランジスタの入力ノードの容量値を変更可能な画素を複数有する撮像装置であって、
    前記第３半導体領域の不純物濃度が、前記第１半導体領域の不純物濃度よりも高く、
    前記増幅トランジスタのゲートは半導体基板の主面に配され、
    前記第１半導体領域は、前記第２半導体領域に比して前記主面に対して深い位置に配され、
    前記第３半導体領域は、前記第４半導体領域に比して前記主面に対して深い位置に配されていることを特徴とする撮像装置。
  3. 前記第１半導体領域は、前記主面を基準に各々が異なる深さに配された複数の不純物濃度のピークを有し、前記第３半導体領域の不純物濃度は、前記複数の不純物濃度のピークのうち、前記第１半導体領域及び前記第２半導体領域により構成されるＰＮ接合面に最も近い位置に配された前記ピークの不純物濃度よりも高いことを特徴とする請求項１又は２に記載の撮像装置。
  4. 前記第４半導体領域の一部は前記第３半導体領域とＰＮ接合を構成し、前記第４半導体領域の他の一部は、前記第３半導体領域よりも不純物濃度が低い半導体領域とＰＮ接合を構成することを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
  5. 前記容量は更にＭＯＳ容量を有することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
  6. 前記容量はゲートを有し、前記ゲートに供給される電圧により、前記接続状態が切り替わることを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
  7. 前記光電変換部と前記容量とは異なる活性領域に配されており、
    前記増幅トランジスタの入力ノードは、
    前記容量と同一の活性領域に配された第５半導体領域と、前記光電変換部と同一の活性領域に配された第６半導体領域と、前記第５半導体領域と前記第６半導体領域とを電気的に接続する導電体と、を有することを特徴とする請求項６に記載の撮像装置。
  8. 前記第６半導体領域は、前記第３半導体領域よりも不純物濃度が低い半導体領域とＰＮ接合を構成していることを特徴とする請求項７に記載の撮像装置。
  9. 前記ゲートを挟んだ両側に前記第４半導体領域と前記第５半導体領域が配されていることを特徴とする請求項７又は８に記載の撮像装置。
  10. 前記第５半導体領域の少なくとも一部は、前記第３半導体領域よりも不純物濃度が低い半導体領域とＰＮ接合を構成することを特徴とする請求項７乃至９のいずれか１項に記載の撮像装置。
  11. 平面視において、前記ゲートと重なる位置に、前記第３半導体領域と逆導電型の第７半導体領域が配されており、
    前記第７半導体領域は、前記第５半導体領域よりも不純物濃度が低いことを特徴とする請求項７乃至１０のいずれか１項に記載の撮像装置。
  12. 前記第７半導体領域は、前記容量のゲート絶縁膜と界面を構成することを特徴とする請求項１１に記載の撮像装置。
  13. 前記第７半導体領域と、前記第３半導体領域より不純物濃度が低い半導体領域と、前記第３半導体領域とが、平面視において重なっており、且つ深さ方向においてこの順に配されていることを特徴とする請求項１１又は１２に記載の撮像装置。
  14. 前記第７半導体領域は、前記第３半導体領域より不純物濃度が低い半導体領域とＰＮ接合を構成することを特徴とする請求項１１乃至１３のいずれか１項に記載の撮像装置。
  15. 前記画素は、前記増幅トランジスタの入力ノードの電位をリセットするリセットトランジスタを有し、
    前記容量が接続状態となるときに前記ゲートに供給される電圧は、前記リセットトランジスタの閾値よりも低いことを特徴とする請求項６乃至１４のいずれか１項に記載の撮像装置。
  16. 前記第２半導体領域は、前記第４半導体領域よりも深い位置まで配されていることを特徴とする請求項１乃至１５のいずれか１項に記載の撮像装置。
  17. 前記画素は、前記増幅トランジスタと信号線との電気的導通を制御する選択トランジスタを有し、前記選択トランジスタの出力ノードを構成する第８半導体領域の少なくとも一部は、前記第３半導体領域よりも不純物濃度が低い半導体領域とＰＮ接合を構成すること
    を特徴とする請求項１乃至１６のいずれか１項に記載の撮像装置。
  18. 前記増幅トランジスタの出力ノードを構成する第９半導体領域の少なくとも一部は、前記第３半導体領域よりも不純物濃度が低い半導体領域とＰＮ接合を構成することを特徴とする請求項１乃至１７のいずれか１項に記載の撮像装置。
  19. 前記複数の画素の各々に対して、異なった色のカラーフィルタが配され、
    前記カラーフィルタは、緑色の第１フィルタと、赤色または青色の第２フィルタを有し、
    前記容量を接続状態とした時に、
    前記第１フィルタが配された画素は、前記第２フィルタが配された画素よりも前記入力ノードの容量値が大きいことを特徴とする請求項１乃至１８のいずれか１項に記載の撮像装置。
  20. ＰＮ接合を有し、第１導電型の信号電荷を蓄積する光電変換部が配された第１領域と、
    前記第１導電型の信号電荷を蓄積するＰＮ接合を有する容量が配された第２領域と、
    前記信号電荷に基づく信号を増幅する増幅トランジスタと、が設けられた半導体基板を備え、
    前記半導体基板の主面に前記増幅トランジスタのゲートが設けられ、
    前記第１領域と前記第２領域とが平面視において異なる領域に設けられる撮像装置の製造方法であって、
    前記半導体基板の前記第１領域に第２導電型の第１半導体領域を配し、前記半導体基板の前記第２領域に前記第１半導体領域よりも不純物濃度の高い第２導電型の第３半導体領域を配する第１工程と、
    前記第１領域に、第１導電型の第２半導体領域を配し、前記第２領域に、第１導電型の第４半導体領域を配する第２工程と、を有し、
    前記第２半導体領域と前記第１半導体領域は、前記光電変換部が有する前記ＰＮ接合を形成するように、前記主面に対して深さ方向にこの順に配され、
    前記第４半導体領域と前記第３半導体領域は、前記容量が有する前記ＰＮ接合を形成するように、前記主面に対して深さ方向にこの順で配されている
    ことを特徴とする撮像装置の製造方法。
  21. 前記第１工程は、前記第２工程を行う前に行うことを特徴とする請求項２０に記載の撮像装置の製造方法。
  22. 前記第２工程において、前記主面に対して深い位置に前記第２導電型の不純物イオン注入をした後に、同一マスクを用いて、前記主面に対して浅い位置に前記第１導電型の不純物イオン注入を行うことを特徴とする請求項２０又は２１に記載の撮像装置の製造方法。
JP2014151122A 2014-07-24 2014-07-24 撮像装置及び撮像装置の製造方法 Active JP6406911B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014151122A JP6406911B2 (ja) 2014-07-24 2014-07-24 撮像装置及び撮像装置の製造方法
US14/805,254 US9391102B2 (en) 2014-07-24 2015-07-21 Imaging device
CN201510441369.0A CN105280660B (zh) 2014-07-24 2015-07-24 成像设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014151122A JP6406911B2 (ja) 2014-07-24 2014-07-24 撮像装置及び撮像装置の製造方法

Publications (3)

Publication Number Publication Date
JP2016025331A JP2016025331A (ja) 2016-02-08
JP2016025331A5 JP2016025331A5 (ja) 2017-08-31
JP6406911B2 true JP6406911B2 (ja) 2018-10-17

Family

ID=55149385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014151122A Active JP6406911B2 (ja) 2014-07-24 2014-07-24 撮像装置及び撮像装置の製造方法

Country Status (3)

Country Link
US (1) US9391102B2 (ja)
JP (1) JP6406911B2 (ja)
CN (1) CN105280660B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6727830B2 (ja) * 2016-02-09 2020-07-22 キヤノン株式会社 撮像装置
JP6719984B2 (ja) * 2016-06-06 2020-07-08 キヤノン株式会社 撮像装置、撮像システム
JP7013119B2 (ja) * 2016-07-21 2022-01-31 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
WO2019009213A1 (ja) * 2017-07-07 2019-01-10 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US11445134B2 (en) * 2018-04-04 2022-09-13 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device
US20230178577A1 (en) * 2020-05-29 2023-06-08 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006197392A (ja) * 2005-01-14 2006-07-27 Canon Inc 固体撮像装置、カメラ、及び固体撮像装置の駆動方法
JP4459098B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP2008205639A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2008305983A (ja) * 2007-06-07 2008-12-18 Nikon Corp 固体撮像素子
CN101752392A (zh) * 2008-12-02 2010-06-23 上海华虹Nec电子有限公司 四晶体管cmos图像传感器及其制造方法
JP5558859B2 (ja) * 2010-02-18 2014-07-23 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP2011204797A (ja) * 2010-03-24 2011-10-13 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5767465B2 (ja) * 2010-12-15 2015-08-19 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP5959877B2 (ja) * 2012-02-17 2016-08-02 キヤノン株式会社 撮像装置
DE102012101368B4 (de) * 2012-02-21 2020-02-27 Leuze Electronic Gmbh & Co. Kg Lichtvorhang

Also Published As

Publication number Publication date
CN105280660A (zh) 2016-01-27
US9391102B2 (en) 2016-07-12
US20160027824A1 (en) 2016-01-28
JP2016025331A (ja) 2016-02-08
CN105280660B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
US20210218915A1 (en) Solid-state imaging device and imaging system
JP5213501B2 (ja) 固体撮像装置
JP6406911B2 (ja) 撮像装置及び撮像装置の製造方法
US10332928B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP6080048B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
KR101951496B1 (ko) 고체 촬상 장치, 그의 구동 방법, 그의 제조 방법 및 전자 기기
JP6406912B2 (ja) 撮像装置並びにその駆動方法
US9236407B2 (en) Image sensor
JP6406585B2 (ja) 撮像装置
WO2014002362A1 (ja) 固体撮像装置及びその製造方法
TWI505454B (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
JP2012182377A (ja) 固体撮像装置
JP2016092178A (ja) 固体撮像素子
JP5546198B2 (ja) 固体撮像装置
JP6700656B2 (ja) 撮像装置
KR20090098230A (ko) 누설전류를 감소시킨 시모스 이미지 센서
US10217784B2 (en) Isolation structure and image sensor having the same
JP6682587B2 (ja) 撮像装置並びにその駆動方法
JP5512002B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170718

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R151 Written notification of patent or utility model registration

Ref document number: 6406911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151