CN105280660A - 成像设备 - Google Patents

成像设备 Download PDF

Info

Publication number
CN105280660A
CN105280660A CN201510441369.0A CN201510441369A CN105280660A CN 105280660 A CN105280660 A CN 105280660A CN 201510441369 A CN201510441369 A CN 201510441369A CN 105280660 A CN105280660 A CN 105280660A
Authority
CN
China
Prior art keywords
semiconductor regions
electric capacity
impurity concentration
semiconductor region
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510441369.0A
Other languages
English (en)
Other versions
CN105280660B (zh
Inventor
小林昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN105280660A publication Critical patent/CN105280660A/zh
Application granted granted Critical
Publication of CN105280660B publication Critical patent/CN105280660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种成像设备，包括：像素，其中的每个像素包括：光电转换器，包括以第一半导体区域和第二半导体区域形成的p-n结；放大晶体管，被配置为放大基于信号载流子的信号；以及电容，包括以具有与第一半导体区域相同导电类型的第三半导体区域和具有与第三半导体区域相反导电类型的第四半导体区域形成的p-n结。在电容的p-n结界面处的与第三半导体区域的导电类型相同导电类型的杂质的掺杂杂质浓度，高于在光电转换器的p-n结界面处与第一半导体区域的导电类型相同导电类型的杂质的掺杂杂质浓度。

Description

成像设备
技术领域
本发明总体上涉及成像设备，更具体地，涉及一种使得像素的放大晶体管的输入节点的电容值可变的电容的结构。
背景技术
在现有技术中，已知其中把电容连接到浮置扩散(FD)以增加从像素输出的信号的动态范围的配置。
作为连接到FD的电容的配置，日本专利公开No.2008-205639描述了一种使用p-n结的配置。
发明内容
本发明的一方面提供一种包括多个像素的成像设备。所述多个像素中的每一个包括：光电转换器，包括以第一半导体区域和第二半导体区域形成的p-n结，并且用于在所述第二半导体区域中累积信号载流子；放大晶体管，被配置为放大基于所述信号载流子的信号；以及电容，包括以第三半导体区域和第四半导体区域形成的p-n结，第三半导体区域具有与第一半导体区域的导电类型相同的导电类型，第四半导体区域具有与第三半导体区域的导电类型相反的导电类型。多个像素中的每一个通过切换电容的连接状态来改变放大晶体管的输入节点的电容值。在电容的p-n结的界面处与第三半导体区域的导电类型相同的导电类型的杂质的掺杂杂质浓度，高于在光电转换器的p-n结的界面处与第一半导体区域的导电类型相同的导电类型的杂质的掺杂杂质浓度。放大晶体管具有在半导体衬底的主表面上所设置的栅极。第一半导体区域设置在相对于主表面比第二半导体区域的位置更深的位置处。第三半导体区域设置在相对于主表面比第四半导体区域的位置更深的位置处。
根据参照附图对示例性实施例的以下描述，本发明的其它特征将变得清楚。
附图说明
图1是成像设备的框图。
图2是像素的电路图。
图3是示出驱动定时的定时图。
图4A是像素的顶视图，图4B和图4C是像素的截面图。
图5A和图5B是示出掺杂杂质浓度的图线。
图6A至图6C是示出制造成像设备的过程的示图。
图7A是像素的顶视图，图7B和图7C是像素的截面图。
图8A是像素的顶视图，图8B是像素的截面图。
图9A是像素的顶视图，图9B是像素的截面图。
图10A至图10C是示出制造成像设备的过程的示图。
图11A是像素的顶视图，图11B是像素的截面图。
图12A是像素的顶视图，图12B是像素的截面图。
图13A是像素的顶视图，图13B是像素的截面图。
图14A是像素的顶视图，图14B和图14C是像素的截面图。
具体实施方式
参照图1至图6C，将描述根据本发明实施例的成像设备。注意，整个附图中相同标号所表示的组件指示相同或基本上相同的元件或区域。
图1是根据本发明实施例的成像设备的框图。成像设备101包括像素单元102、驱动脉冲生成单元103、垂直扫描电路104、信号处理单元105、和输出单元106。
像素单元102包括以矩阵形式布置的多个像素。多个像素中的每一个将光转换为电信号，并且输出所得电信号。驱动脉冲生成单元103生成驱动脉冲。垂直扫描电路104从驱动脉冲生成单元103接收驱动脉冲，并且为每个像素提供控制脉冲。信号处理单元105至少对并行从多个像素列输出的信号进行串行化，并且将所得信号传送到输出单元106。信号处理单元105可以还包括与各个像素列对应的列电路。列电路中的每一个执行处理，如信号放大和模数(A/D)转换。
图2示出根据实施例的像素单元102中所布置的像素中的每一个的等效电路的示例。在该实施例中，将给出把电子用作信号载流子并且晶体管为n型晶体管的情况的描述。注意，导电类型不限于这种特定类型，空穴可以用作信号载流子，并且p型晶体管可以用作每个像素的晶体管。
此外，像素的配置不限于图2的等效电路，在多个像素之间可以共享一个或更多个组件。该实施例可应用于光从成像设备的前侧入射的前照式成像设备和光从成像设备的后侧入射的后照式成像设备。这也可应用于下述示例性实施例。
根据实施例的每个像素包括电容208，其使得放大晶体管205的输入节点的电容值可变。放大晶体管205的输入节点由浮置扩散(FD)203，重置晶体管204的源极，放大晶体管205的栅极，以及将FD203、重置晶体管204的源极和放大晶体管205的栅极彼此连接的导体构成。电容208被布置为使得电容208可以连接到任何这些构件或与之断连。
相应地，在连接状态下的电容208充当放大晶体管205的输入节点的一部分。以下将参照图2描述根据该实施例的像素。
光电转换器201通过光电转换来生成与入射光的量对应的载流子对，并且累积电子。转移晶体管202将光电转换器201中累积的电子传送到FD203。控制脉冲pTX提供给转移晶体管202的栅极，并且在转移晶体管202的导通(ON)状态与截止(OFF)状态之间切换。FD203保存转移晶体管202所传送的电子。
FD203连接到放大晶体管205的栅极。放大晶体管205基于转移晶体管202传送到FD203的电子来放大信号，并且输出所得信号。更具体地，FD203中的所传送的电子转换为根据该量的电压，基于电压的电信号经由放大晶体管205而被输出到像素的外部。放大晶体管205和电流源209形成源极跟随器电路。
重置晶体管204重置放大晶体管205的输入节点的电势。此外，可以通过使得重置晶体管204和转移晶体管202的ON时段彼此一致来重置光电转换器201的电势。控制脉冲pRES被提供给重置晶体管204的栅极，并且在重置晶体管204的ON状态与OFF状态之间切换。
选择晶体管206一次一个信号或一次多个信号地输出为每个信号线路211提供的多个像素的信号。选择晶体管206的漏极连接到放大晶体管205的源极。选择晶体管206的源极连接到对应信号线路211。
取代该实施例的配置，选择晶体管206可以连接在放大晶体管205的漏极与供应有电源电压的电源线路之间。在任一情况下，选择晶体管206控制放大晶体管205与信号线路211之间的导电性。控制脉冲pSEL提供给选择晶体管206的栅极，并且在选择晶体管206的ON状态与OFF状态之间切换。
注意，可以省略选择晶体管206。在此情况下，放大晶体管205的源极连接到信号线路211，可以通过切换放大晶体管205的漏极或栅极的电势而在选择状态和非选择状态之间切换。
电容208在连接状态下充当放大晶体管205的输入节点的一部分，并且在断连状态下与输入节点分离。这种配置使得放大晶体管205的输入节点的电容值可变。在该实施例中，开关晶体管207控制电容208的连接状态与断连状态之间的切换。
电容208和开关晶体管207共享它们的元件中的一些。例如，电容208可以通过开关晶体管207的栅极绝缘膜的电容、由充当开关晶体管207的源极的n型半导体区域形成的p-n结的电容、以及杂散电容来形成；然而，可以通过独立元件而非共享元件来形成电容208和开关晶体管207。
控制脉冲pAPP提供给开关晶体管207的栅极，并且在开关晶体管207的ON状态与OFF状态之间切换。
在电容208设置在连接状态下并且放大晶体管205的输入节点的电容值增大的情况下，可以使得在放大晶体管205的输入节点处的电荷-电压转换效率低于电容208处于断连状态下的情况。
即，如果传送到放大晶体管205的输入节点的信号载流子的量是恒定的，则通过信号载流子的转换所获得的电压的幅度在放大晶体管205的输入节点处变得比放大晶体管205的电容值不增大的情况下更小。因此，即使输入高亮度信号，FD203也较不可能饱和。
反之，在电容208设置在断连状态以使得放大晶体管205的输入节点的电容值较小的情况下，在放大晶体管205的输入节点处的电荷-电压转换效率与电容208处于连接状态下的情况相比而改进。
即，如果所传送的信号载流子的量是恒定的，则通过信号载流子的转换所获得的电压的幅度在放大晶体管205的输入节点处变得更大。因此，信噪比(S/N)在恒定噪声电平时改进。以切换方式来使用上述配置使得动态范围可变。
图3示出图2所示的像素电路中所使用的控制脉冲的示例。在此将描述仅与该实施例的特征直接有关的控制脉冲。
参照图3，实线指示用于其中电容208设置在连接状态下的像素或其中电容208设置在连接状态下的模式下的控制脉冲。
此外，虚线指示用于其中电容208设置在断连状态下的像素、非选择状态下的像素、或其中电容208处于断连状态下的模式下的控制脉冲。在每个控制脉冲处于高电平处的同时，对应晶体管处于ON状态下。
在时间t1，控制脉冲pSEL改变为高电平。此时，控制脉冲pRES处于高电平。因此，FD203具有基准电势。
在时间t2，在控制脉冲pSEL和pRES保持在高电平的同时，控制脉冲pAPP改变为高电平。因此，电容208连接到FD203，FD203和电容208具有基准电势。
在时间t3，控制脉冲pRES改变为低电平，FD203和电容208的电势的重置完成。
在时间t4，控制脉冲pTX改变为高电平。此时，光电转换器201和FD203变为电气上导通，光电转换器201中的电子传送到FD203。此时，控制脉冲pAPP处于高电平，电容208处于连接状态下。因此，所传送的电子保存在FD203和电容208中。
在时间t5，控制脉冲pTX改变为低电平。因此，光电转换器201与FD203之间的导电性断开。
在时间t6，控制脉冲pRES改变为高电平。因此，FD203和电容208的电势重置。
在时间t7，控制脉冲pAPP改变为低电平。因此，电容208设置在断连状态下。
在时间t8，控制脉冲pSEL改变低电平。
通过在从时间t5至时间t8的时段中将在信号线路211处的电压用作信号，其中电容208处于连接状态下的像素的信号可以用作图像信号。
此外，通过在必要时在从时间t3至时间t4的时段中将在信号线路211处的电压用作信号，可以获得像素的噪声信号。可以通过从前述图像信号减去该噪声信号来减小噪声。控制脉冲pSEL保持在高电平处达从时间t1至时间t8的时段；然而，控制脉冲pSEL可以保持在高电平处达到其中在放大晶体管205的输入节点和电容208处所保存的信号被读取到图1所示的信号处理单元105的时段。
图3示出将电容208设置在连接状态下的控制脉冲。通过使得控制脉冲pAPP具有低电平达从时间t2至时间t7的时段来将电容208保持在断连状态下。
通过以此方式在电容208的连接状态与断连状态之间进行切换，可以切换放大晶体管205的输入节点的电容值。可以对于所有像素统一地或在逐个像素的基础上在电容208的连接状态与断连状态之间进行切换。在逐个像素的基础上执行切换的情况下，可以基于颜色滤波器色彩在电容208的连接状态与断连状态之间进行切换。
现将描述根据该实施例的电容208的特征。
根据该实施例的电容208包括p-n结电容。在电容208的p-n结界面处的p型半导体区域的掺杂p型杂质浓度高于在光电转换器201的p-n结的p-n结界面处的p型半导体区域的掺杂p型杂质浓度。
电容208的p型半导体区域是具有与电容208中所保存的信号载流子相反的导电类型的半导体区域。电容208的n型半导体区域是具有与在p-n结电容中所保存的信号载流子相同导电类型的半导体区域。此外，光电转换器201的p型半导体区域是具有与可以在光电转换器201中累积的信号载流子相反的导电类型的半导体区域。光电转换器201的n型半导体区域是具有与在光电转换器201中所保存的信号载流子相同导电类型的半导体区域。
图4A至图4C是示出根据该实施例的成像设备的特征的平面图和截面图。
图4A是示意性示出像素的平面图。图4B是沿着图4A所示的线IVB-IVB取得的截面图。图4C是沿着图4A所示的线IVC-IVC取得的截面图。图4A示出有源区域313A和313B(下文中又称为第一区域313A和第二区域313B)。光电转换器201和FD203设置在有源区域313A中。
电容208设置在有源区域313B中。像素中所包括的晶体管(如图2所示的重置晶体管204和放大晶体管205)可以设置在有源区域313B中。假设上面设置有这些晶体管的栅极的半导体衬底的表面是主表面。有源区域313A和313B由其之间所设置的隔离区域隔离；然而，有源区域313A和313B可以形成为单个有源区域。
参照图4B，光电转换器201包括以p型第一半导体区域110(下文中又称为第一半导体区域110)和n型第二半导体区域111(下文中又称为第二半导体区域111)形成的p-n结。
以n型第六半导体区域115(下文中又称为第六半导体区域115)形成FD203。FD203与和FD203相邻的第一半导体区域110形成p-n结。FD203将从光电转换器201传送的电子保存在该p-n结的电容中。
参照图4C，电容208包括以p型第三半导体区域112(下文中又称为第三半导体区域112)和n型第四半导体区域113(下文中又称为第四半导体区域113)形成的p-n结电容。n型第五半导体区域114(下文中又称为第五半导体区域114)设置在栅极304的与包括第四半导体区域113的一侧相对的一侧上。第五半导体区域114与第一半导体区域110形成p-n结。
在该实施例中，电容208以切换方式连接到第五半导体区域114和与之断连，由此使得能够切换放大晶体管205的输入节点的电容值。在光电转换器201中，第一半导体区域110设置在相对于主表面比第二半导体区域111的位置更深的位置处。此外，在电容208中，第三半导体区域112设置在相对于主表面比第四半导体区域113的位置更深的位置处。
现参照图5A和图5B，将描述在光电转换器201和电容208处的杂质浓度曲线。图5A示出沿着图4C所示的线VA-VA的电容208的深度方向杂质浓度曲线。图5B示出沿着图4B所示的线VB-VB的光电转换器201的深度方向杂质浓度曲线。实线116和121均指示掺杂n型杂质浓度，而虚线117和122均指示掺杂p型杂质浓度。注意，深度方向是朝向半导体衬底的更深部分的方向。
在此，术语“掺杂杂质浓度”指代用以掺杂半导体衬底的杂质的浓度。例如，可以通过使用二次离子质谱仪(SIMS)或扫描电容显微镜(SCM)来测量掺杂杂质浓度。通过这些方法，可以调查单位体积中所含有的杂质的量。反之，在此所使用的术语“杂质浓度”指代由以相反导电类型的杂质补偿掺杂杂质浓度导致的杂质浓度。例如，如果在特定区域中掺杂n型杂质浓度高于掺杂p型杂质浓度，则该区域是n型半导体区域。此外，如果在特定区域中掺杂p型杂质浓度高于掺杂n型杂质浓度，则该区域是p型半导体区域。其中掺杂n型杂质浓度等于掺杂p型杂质浓度的区域充当p-n结界面。
参照图5A，第四半导体区域113的掺杂杂质浓度分布在点118处具有峰，第三半导体区域112的掺杂杂质浓度分布在点119处具有峰。掺杂p型杂质浓度保持从点119降低，并且在点126处变为基本上恒定，以等于掺杂杂质浓度h2。在点120处掺杂p型杂质浓度基本上等于掺杂n型杂质浓度，p-n结界面在该点得以形成。
参照图5B，第二半导体区域111的掺杂杂质浓度分布在点123处具有峰，第一半导体区域110的掺杂杂质浓度分布没有峰并且在掺杂杂质浓度h2处基本上是恒定的。在点125处掺杂p型杂质浓度基本上等于掺杂n型杂质浓度，p-n结界面在该点得以形成。
在点120处(即在电容208的p-n结界面处)的掺杂p型杂质浓度和掺杂n型杂质浓度等于h1。在点125处(即在光电转换器201的p-n结界面处)的掺杂p型杂质浓度和掺杂n型杂质浓度等于h2。相应地，电容208的掺杂杂质浓度h1和光电转换器201的掺杂杂质浓度h2满足h1>h2的关系。
将通过关注形成p-n结的p型半导体区域和n型半导体区域的杂质浓度来给出描述。
图4C和图5A指示以第三半导体区域112和第四半导体区域113形成电容208的p-n结。图4B和图5B指示以第一半导体区域110和第二半导体区域111形成光电转换器201的p-n结。
现在，关注形成p-n结的p型半导体区域。电容208的p型第三半导体区域112的杂质浓度等于或大于光电转换器201的p型第一半导体区域110的杂质浓度。
如果满足这些关系中的任一，则电容208的电容值可以增大，而不降低光电转换器201的灵敏度。以下将描述关于该情况的原因。
作为信号载流子，光电转换器201可以使用光电转换所生成的电子当中已经移动到n型第二半导体区域111的电子。假设在这种配置中在p型第一半导体区域110的深部分处生成电子。如果p型第一半导体区域110具有高杂质浓度，则当电子移动到n型第二半导体区域111时，p型第一半导体区域110中的载流子充当用于电子的势垒。
如果p型第一半导体区域110的杂质浓度高，则势垒变高，如果势垒高，则到达n型第二半导体区域111的电子的数量减少。即，如果p型第一半导体区域110的杂质浓度高，则光电转换器201的灵敏度降低。典型地，如果掺杂p型杂质浓度在p-n结界面处变得较低，则形成该p-n结的p型半导体区域的杂质浓度变得较低。相应地，如果掺杂p型杂质浓度在光电转换器201的p-n结界面处低，则p型第一半导体区域110中所产生的势垒变低，并且光电转换器201的灵敏度变高。
反之，如果电容208的p型第三半导体区域112的杂质浓度低，则电容208的p-n结电容的电容值变小。如果电容208的电容值很小，则当电容208处于连接状态下时所获得的放大晶体管205的输入节点的电容值的增加也变小。相应地，p型第三半导体区域112的掺杂杂质浓度很高。典型地，如果掺杂p型杂质浓度在p-n结界面处高，则形成该p-n结的p型半导体区域的杂质浓度也高。相应地，掺杂p型杂质浓度在电容208的p-n结界面处高。
然而，像素的各个元件的p型半导体区域通常由单个区域来形成。如果由单个半导体区域来形成光电转换器201的p型第一半导体区域110和电容208的p型第三半导体区域112，则可能难以满足所需的上述特性。
然而，在该实施例中，使得在电容208的p-n结界面处的掺杂p型杂质浓度高于在光电转换器201的p-n结界面处的掺杂p型杂质浓度。这种配置可以增加电容208的电容值，而不降低光电转换器201的灵敏度。
可能存在p型第三半导体区域112的掺杂p型杂质浓度在特定深度处具有峰的情况。在此情况下，如果该峰掺杂杂质浓度高于p型第一半导体区域110的掺杂杂质浓度，则可以获得上述优点。可能存在p型第一半导体区域110的掺杂p型杂质浓度和p型第三半导体区域112的掺杂p型杂质浓度具有各自峰的情况。在此情况下，使得p型第三半导体区域112的掺杂杂质浓度峰高于p型第一半导体区域110的掺杂杂质浓度峰。
可能存在p型第一半导体区域110的掺杂p型杂质浓度在深度方向上具有多个峰的情况。在此情况下，在最靠近n型第二半导体区域111的点处，p型第三半导体区域112的杂质浓度峰被设置得高于p型第一半导体区域110的掺杂p型杂质浓度峰。
现在，将参照图4B和图4C以及图6A至图6C所示的截面来描述制造根据该实施例的成像设备的过程。
首先，制备半导体衬底320，其上具有绝缘隔离区域300。半导体衬底320包括其中设置有光电转换器201的第一区域313A以及其中设置有电容208的第二区域313B。在平面图中，第二区域313B处于与第一区域313A的位置不同的位置处。
在第一步骤中，p型杂质离子注入到第一区域313A和第二区域313B，或p型外延层设置在第一区域313A和第二区域313B处。作为第一步骤的结果，设置p型第一半导体区域110(图6A)。然后，以掩膜600(如光致抗蚀剂)来覆盖第一区域313A和除了设置有电容208的部分之外的第二区域313B的一部分。使用掩膜600来注入p型杂质离子。因此，具有高于p型第一半导体区域110的掺杂p型杂质浓度的p型第三半导体区域112至少设置在第二区域313B中的p型第一半导体区域110的一部分处(图6B)。
在第二步骤中，在半导体衬底320的主表面上完全设置多晶硅，并且执行图案化以形成晶体管的栅极302和用于电容208的栅极304。然后，通过使用栅极302和304作为掩膜将n型杂质离子注入到第一区域313A，因此，设置n型第二半导体区域111。然后，通过使用栅极302和304作为掩膜来注入n型杂质离子，因此，设置n型第四半导体区域113至n型第六半导体区域115(图6C)。
可以在与设置n型第四半导体区域113至n型第六半导体区域115的步骤相同的步骤中设置n型第二半导体区域111；然而，在一个实施例中，因为n型第二半导体区域111相对于主表面延伸到比其它n型区域(即n型第四半导体区域113至n型第六半导体区域115)延伸到的位置更深的位置，所以在与设置其它n型区域(即n型第四半导体区域113至n型第六半导体区域115)的步骤不同的步骤中设置形成光电转换器201的n型第二半导体区域111。这种配置与光电转换器201的灵敏度有关。
n型第二半导体区域111和p型第一半导体区域110在深度方向上从主表面依次设置，以使得形成光电转换器201的p-n结。n型第四半导体区域113和p型第三半导体区域112在深度方向上从主表面依次而设置，以使得形成电容208的p-n结。
可以通过使用晶体管和电容208的栅极或通过使用掩膜(如光致抗蚀剂)来设置n型半导体区域。在存在如在该实施例中那样设置n型第二半导体区域111的步骤的情况下，可以通过使用掩膜(如光致抗蚀剂)单独设置n型第二半导体区域111，并且可以通过使用栅极作为掩膜来设置其它n型区域。
在已经设置n型第二半导体区域111之后，p型杂质离子注入到与n型第二半导体区域111的位置对应的半导体衬底320的表面侧区域，以使得设置p型半导体区域314(稍后描述)。
上述过程是制造根据实施例的成像设备的过程。图1至图6C所示的配置和制造方法也可应用于以下示例性实施例。在以下描述中假设光电转换器201所生成的电子和空穴当中的电子受处理为信号载流子。此外，电子保存在电容208中。可以通过将光电转换器201和电容208的半导体区域配置为具有相反导电类型来改变信号载流子。
第一示例性实施例
参照图7A至图7C，将描述根据第一示例性实施例的成像设备。
图7A是示意性示出像素的平面图。图7B是沿着图7A所示的线VIIB-VIIB取得的截面图。图7C是沿着图7A所示的线VIIC-VIIC取得的截面图。省略关于具有与图1至图6C中所描述的相同或基本上相同功能的元件的描述。
在第一示例性实施例中，p型半导体区域312与第一半导体区域110对应，p型半导体区域315与第三半导体区域112对应。n型半导体区域303A与第六半导体区域(FD)115对应，n型半导体区域303B与第五半导体区域114对应。n型半导体区域305与第四半导体区域113对应，n型半导体区域301与第二半导体区域111对应。
在根据第一示例性实施例的成像设备中，半导体衬底320包括第一区域313A和第二区域313B。如图7A所示，光电转换器201、转移晶体管202和n型半导体区域303A设置在第一区域313A中。n型半导体区域303B、重置晶体管204、放大晶体管205、选择晶体管206、开关晶体管207和电容208设置在第二区域313B中。
第一区域313A中所设置的n型半导体区域303A以及第二区域313B中所设置的n型半导体区域303B和放大晶体管205的栅极309通过导体彼此电连接。在第一示例性实施例中，其中设置有光电转换器201的第一区域313A和设置有电容208的第二区域313B被形成为分离有源区域；然而，第一区域313A和第二区域313B无需是分离有源区域，并且可以形成为单个有源区域。同样的情况应用于所有其它示例性实施例。
参照图7B，光电转换器201包括以n型半导体区域301和p型半导体区域312形成的p-n结。在第一示例性实施例中，光电转换器201是光电二极管。p型半导体区域314设置在n型半导体区域301的表面上，从而形成掩埋型光电二极管。
n型半导体区域301相对于上面具有栅极的主表面比n型半导体区域305和形成晶体管的源极和漏极的半导体区域延伸到的位置延伸到更深的位置。
参照图7C，重置晶体管204包括充当源极的n型半导体区域303B、栅极311以及充当漏极的n型半导体区域310。放大晶体管205包括充当漏极的n型半导体区域310、栅极309以及充当源极的n型半导体区域(第九半导体区域)308。选择晶体管206包括充当漏极的n型半导体区域308、栅极307以及充当源极的n型半导体区域(第八半导体区域)306。
开关晶体管207包括栅极304。电容208的连接状态根据施加到栅极304的电压而切换。n型半导体区域305和n型半导体区域303B设置在栅极304的相应侧上。n型半导体区域303B和n型半导体区域305充当开关晶体管207的漏极和源极。电容208可以包括栅极304。
p型半导体区域315设置在放大晶体管205、重置晶体管204、选择晶体管206、开关晶体管207和电容208之下的整个区块之上。p型半导体区域315设置在使得与充当对应晶体管的源极和漏极的n型半导体区域一起形成p-n结的位置处。
p型半导体区域315的杂质浓度高于p型半导体区域312的杂质浓度。具体地说，p型半导体区域315的杂质浓度D1处于3.3×1016/cm3≤D1≤3.0×1017/cm3的范围中，p型半导体区域312的杂质浓度D2处于3.3×1015/cm3≤D2≤3.0×1016/cm3的范围中。
将p型半导体区域315基本上完全设置在第二区域313B之上可以抑制p型半导体区域315的位置中的像素间变化，并且可以减少电容208的电容值的像素间变化。
在第一示例性实施例中，p型半导体区域315可以实现电容208的增加的电容值，并且当电容208处于连接状态下时增加动态范围的增加。
将通过使用公式(1)来描述p型半导体区域315如何增加电容值。
公式1表示在p-n结处的耗尽层的宽度。
W p + n = 2 ϵ S i ϵ 0 q ( N A + N D N A N D ) ( V b i - V ) 公式1
在公式1中，εSi表示硅的相对介电常数，ε0表示真空介电常数，q表示基本电荷，NA表示受主浓度，ND表示施主浓度，Vbi表示内建电势，V表示施加到p-n结的电压。在V恒定的情况下，受主浓度或施主浓度的增加导致公式1所指示的下降的耗尽层宽度Wp+n。结电容与耗尽层宽度Wp+n成反比。因此，结电容随着耗尽层宽度Wp+n减少而增加。即，在增加单位面积的结电容的情况下，受主浓度或施主浓度增加以减少耗尽层宽度。
在第一示例性实施例中，除了p型半导体区域312之外，还提供p型半导体区域315。以此方式，受主浓度增加，因此，p型半导体区域315与n型半导体区域305之间的p-n结电容的电容值增大。
此外，在平面图中，n型半导体区域(第七半导体区域)316可以设置在栅极304之下，以使得与栅极304交叠。以下将描述关于该情况的原因。
被称为kTC噪声的噪声由于n型半导体区域303B的重置电平的变化而混合到电容208中。为了抑制该噪声，在一个实施例中，当执行用于重置n型半导体区域303B的信号的操作时，也重置电容208。
设VGres表示施加到重置晶体管204的栅极311的电压，VTHres表示重置晶体管204的阈值。在此情况下，n型半导体区域303B的重置电平Vresfd由(VGres-VTHres)表示。
此外，设VGapp表示当电容208连接到放大晶体管205的输入节点时施加到开关晶体管207的栅极304的电压，VTHapp表示开关晶体管207的阈值。在此情况下，电容208的重置电平Vresapp由(VGapp-VTHapp)表示。
为了将电容208重置为具有n型半导体区域303B的重置电平，要满足Vresfd<Vresapp的关系。即，电容208的重置电平满足(VGres-VTHres)<(VGapp-VTHapp)的关系。假定电压VGres和VGaap是相等的。于是，获得VTHres>VTHapp。相应地，在用于重置n型半导体区域303B的信号的操作中，开关晶体管207的阈值设置为低于重置电平的阈值。
假定当电容208的重置电平满足(VGres-VTHres)>(VGapp-VTHapp)时电压VGres和VGapp是相等的。然后，满足VTHres<VTHapp。在此情况下，电容208并未重置为具有特定重置电平，由于重置电平的变化而产生的噪声可能产生，这并不是期望的。
如上所述，提供n型半导体区域316，以允许重置晶体管204和开关晶体管207具有不同的阈值，并且获得像素之间变化受抑制的高质量图像信号。
为此，n型半导体区域316和p型半导体区域形成为具有满足VTHres>VTHapp的杂质浓度。
在第一示例性实施例中，为了便于解释，已经描述了n型半导体区域316具有与n型半导体区域303B相同的导电类型。
然而，n型半导体区域316无需具有n型结构，并且只要n型半导体区域316降低开关晶体管207的阈值就可以采取任何结构。例如，可以采用具有比其它p型半导体区域更低的杂质浓度的p型半导体区域。
此外，假设p型半导体区域312设置在第二区域313B中；然而，第二区域313B中的p型半导体区域312无需与第一区域313A中的p型半导体区域312相同。p型半导体区域315的杂质浓度高于在代替p型半导体区域312所布置的第二区域中的p型半导体区域的杂质浓度。
该情况也应用于以下示例性实施例。
在第一示例性实施例中，电容208的n型半导体区域305与p型半导体区域315形成p-n结。这种配置因此可以增加电容208的电容值，因此当电容208处于连接状态下时增加动态范围的增大。此外，p型半导体区域315基本上完全设置在第二区域313B之上。这种配置可以抑制p型半导体区域315的位置中的像素间变化。
第二示例性实施例
参照图8A和图8B，将描述根据第二示例性实施例的成像设备。
图8A是示意性示出成像设备的像素的平面图。图8B是沿着线VIIIB-VIIIB取得的截面图。省略关于与图1至图7C中示出和描述的相似的元件的描述。
在第二示例性实施例中，p型半导体区域815与第三半导体区域112对应。
在平面图中p型半导体区域815的位置方面，第二示例性实施例与第一示例性实施例不同。在第二示例性实施例中，p型半导体区域815从电容208之下的位置延伸到选择晶体管206之下的位置。具有比p型半导体区域815更低的杂质浓度的p型半导体区域312设置在如下位置：在该位置处p型半导体区域312与形成选择晶体管206的输出节点的n型半导体区域306的至少一部分形成p-n结。
如图8B所示，除了第一示例性实施例的优点之外，第二示例性实施例还进一步实现改进的帧率。以下将描述细节。
在第二示例性实施例中，具有比p型半导体区域815更低的杂质浓度的p型半导体区域312与n型半导体区域306的至少一部分形成p-n结。与如第一示例性实施例中n型半导体区域306的整个较低部分与p型半导体区域815形成p-n结的情况相比，这种配置可以减少n型半导体区域306的电容。以此方式减少n型半导体区域306的电容可以减少图2所示的信号线路211的电容，因此使得用于驱动的时间常数更小。即，该配置可以贡献于加速信号线路211的驱动，因此可以改进帧率。
可以通过在放大晶体管205与选择晶体管206之间的部分处端接p型半导体区域815来减少n型半导体区域306的电容。此外，即使p型半导体区域815的布置随着像素不同而变化，这种配置还是可以抑制n型半导体区域306的p-n结的电容的变化。
此外，可以省略选择晶体管206。在此情况下，作为放大晶体管205的源极的n型半导体区域308充当输出节点。
在此情况下，具有比p型半导体区域815更低的杂质浓度的p型半导体区域312与n型半导体区域308的至少一部分形成p-n结。这种配置可以减少信号线路211的电容。
此外，可以在重置晶体管204与放大晶体管205之间的部分处端接p型半导体区域815。这种配置也可以提供与通过在放大晶体管205与选择晶体管206之间的部分处端接p型半导体区域815所获得的优点相似的优点。此外，光电转换器201的p型半导体区域312可以用作具有更低的杂质浓度的p型半导体区域。
第三示例性实施例
参照图9A至图10C，将描述根据第三示例性实施例的成像设备。
图9A是示意性示出像素的平面图。图9B是沿着线IXB-IXB取得的截面图。省略关于与图1至图8B中示出和描述的相似的元件的描述。
在第三示例性实施例的配置中，p型半导体区域915与第三半导体区域112对应。
在平面图中p型半导体区域915的位置方面，第三示例性实施例与上述第一示例性实施例和第二示例性实施例不同。
根据第三示例性实施例的配置，p型半导体区域915在n型半导体区域305以及n型半导体区域303B的至少一部分之下的区块之上延伸。n型半导体区域303B的另一部分设置在以下位置：在该位置处n型半导体区域303B与具有比p型半导体区域915更低的杂质浓度的p型半导体区域312形成p-n结。
除了上述第一示例性实施例和第二示例性实施例的优点之外，当电容208并未连接到放大晶体管205的输入节点时，第三示例性实施例还可以实现改进的图像质量。以下将描述细节。
在第三示例性实施例中，具有比p型半导体区域915更低的杂质浓度的p型半导体区域312与图9B所示的n型半导体区域303B的至少一部分形成p-n结。与如第一示例性实施例中的其中n型半导体区域303B的整个较低区域与p型半导体区域315形成p-n结的情况相比，这种配置可以减少n型半导体区域303B的p-n结电容。
在第三示例性实施例中，减少的n型半导体区域303B的电容改进特定单位信号载流子转换为电压的增益。当电容208处于断连状态下时，改进的增益改进了S/N比和图像质量。
在第三示例性实施例中，p型半导体区域915和n型半导体区域316被设置在使得它们在平面图中彼此交叠的位置处。这种配置可以减少由于p型半导体区域915使得开关晶体管207的阈值更高的部分和n型半导体区域316使得开关晶体管207的阈值更低的部分的移位导致的像素之间变化的影响。
即，该配置使得开关晶体管207的阈值设计更容易。此外，可以通过使用单个掩膜来设置p型半导体区域915和n型半导体区域316。这可以简化制造过程并且减少成本。
现在，将参照与图9B中所示的截面对应的图10A至图10C来描述制造根据第三示例性实施例的成像设备的过程。根据第三示例性实施例的制造过程与上述示例性实施例不同主要在于第一步骤。
以与图6A中描述的相似方式来执行第一步骤(图10A)，以掩膜700(如光致抗蚀剂)来覆盖除了设置有电容208的第二区域313B的一部分之外的区域。然后，注入p型杂质离子以在相对于主表面的深位置处设置p型半导体区域915。在同一步骤中，通过使用同一掩膜700来注入n型杂质离子以在相对于主表面的浅位置处设置n型半导体区域316。此时，n型半导体区域316、具有比p型半导体区域915更低的杂质浓度的p型半导体区域312、以及p型半导体区域915被依次设置在相对于主表面的深度方向上(图10B)。
以与图6C中所描述的相同方式来执行第二步骤(图10C)。
适当地在上述各步骤之间执行图10A至图10C未示出的步骤，例如设置光电转换器201的步骤。
可以通过凭借使用同一掩膜注入杂质离子来设置在与p型半导体区域915或n型半导体区域316相同的深度处所设置的结构，以简化过程。例如，可以通过使用同一掩膜在同一步骤中形成光电转换器201周围所设置的保护环结构。
通过在同一步骤中形成p型半导体区域915和n型半导体区域316，可以简化过程，并且可以减少成像设备101的成本。
第四示例性实施例
参照图11A和图11B，将描述根据第四示例性实施例的成像设备。
图11A是示意性示出像素的平面图。图11B是沿着图11A所示的直线XIB-XIB取得的截面图。省略关于与图1至图10C中示出和描述的相似的元件的描述。
在第四示例性实施例的配置中，p型半导体区域1115与第三半导体区域112对应，n型半导体区域1105与第四半导体区域113对应。
第四示例性实施例与上述第一示例性实施例至第三示例性实施例的不同在于电容208的配置和平面图中p型半导体区域1115的位置。根据第四示例性实施例的电容208是掩埋型金属氧化物半导体(MOS)电容器。
如图11A所示，设置有电容208的有源区域313B由被绝缘隔离区域300环绕的相对的第三区域322和第四区域323以及相对的第五区域324和第六区域325构成。这些区域限定有源区域313B的各端部。此外，以栅极304来覆盖第三区域322、第四区域323和第五区域324所环绕的有源区域，在第六区域325与栅极304之间的有源区域中设置n型半导体区域。
与第三示例性实施例相比，上述配置可以抑制当栅极304操作时加入的栅极绝缘膜电容和n型半导体区域303B的电容之和的变化。
在此所使用的术语“变化”例如指代：当设置栅极304时栅极304的纵向方向上的配置宽度的变化，在电容208的较低部分处注入到n型半导体区域1105的杂质离子的量的变化，以及形成电容208的电极的构件的结构变化。
除了第一示例性实施例至第三示例性实施例所获得的优点之外，第四示例性实施例还可以抑制当栅极304操作时加入的电容和n型半导体区域303B的电容之和的变化，并且还实现改进的图像质量。
现在，将描述制造根据第四示例性实施例的成像设备的过程。制造根据第四示例性实施例的成像设备的过程在图10B和图10C所示的步骤方面与第三示例性实施例不同。以下将描述差别。
在第四示例性实施例中，在与图10B相同的进程中通过使用同一掩膜700来注入n型杂质离子，p型半导体区域1115设置在相对于主表面的深位置处，n型半导体区域1105设置在相对于主表面的浅位置处。然而，此时，执行杂质离子注入以从主表面在深度方向上依次设置n型半导体区域1105和p型半导体区域1115，以使得n型半导体区域1105和p型半导体区域1115形成p-n结。
作为使用同一掩膜的离子注入的结果，n型半导体区域1105和p型半导体区域1115具有不同的位置关系。
此外，在第四示例性实施例中，在图10C的进程中栅极304设置在主表面上的第二区域313B中，以使得覆盖被第三区域322、第四区域323和第五区域324所环绕的有源区域，这也是不同的。
第五示例性实施例
参照图12A和图12B，将描述根据第五示例性实施例的成像设备。
图12A是示意性示出像素的平面图。图12B是沿着图12A中所示的线XIIB-XIIB取得的截面图。省略关于与图1至图11B中示出和描述的相似的元件的描述。
在第五示例性实施例的配置中，p型半导体区域1215与第三半导体区域112对应。在平面图中p型半导体区域1215的位置方面，第五示例性实施例与上述第一示例性实施例至第四示例性实施例不同。
在第五示例性实施例中，p型半导体区域1215设置在n型半导体区域305之下，并且与n型半导体区域305的至少一部分形成p-n结，如图12B中所示。在p-n结界面处，n型半导体区域305的另一部分与具有比p型半导体区域1215更低掺杂p型杂质浓度的p型半导体区域312一起形成p-n结。
第五示例性实施例的配置可以仅增加电容208的n型半导体区域305的p-n结电容。此外，可以通过在离子注入中使用对于n型半导体区域所使用的相同掩膜来简化制造过程，并且可以抑制在制造中所产生的变化。
第六示例性实施例
参照图13A和图13B，将描述根据第六示例性实施例的成像设备。图13A是示意性示出像素的平面图。图13B是沿着图13A中所示的线XIIIB-XIIIB取得的截面图。省略关于与图1至图12B中示出和描述的相似的元件的描述。
在第六示例性实施例中，p型半导体区域1315与该实施例的第三半导体区域112对应，n型半导体区域1305与该实施例的第四半导体区域113对应，如图13B所示。第六示例性实施例与上述第一示例性实施例至第五示例性实施例的不同在于：在栅极304的与包括n型半导体区域303B的一侧相对的一侧上所设置的半导体区域是p型半导体区域1317并且n型半导体区域1305设置在栅极304之下，由此形成掩埋型MOS电容器。
在第六示例性实施例中，以n型半导体区域1305和p型半导体区域1315的p-n结电容形成电容208。相应地，p型半导体区域1315与n型半导体区域1305的至少一部分形成p-n结。
在第六示例性实施例中，当开关晶体管207将电容208连接到n型半导体区域303B时，减少形成电容208的n型半导体区域1305直接与绝缘隔离区域300接触的面积。以此方式，第六示例性实施例可以减少噪声并且实现改进的图像质量。以下将描述细节。
例如，在上述配置中，典型地，主要以二氧化硅形成绝缘隔离区域300。由于二氧化硅与作为半导体衬底320的硅之间的性质(如延展系数)方面的差别，在界面处可能产生缺陷。
如果n型半导体区域303B或n型半导体区域305如上述示例性实施例中那样与瑕疵部分接触，则这样的状态可能产生噪声。为了避免这种情况，作为n型半导体区域303B的相对电极的p型半导体区域1317被设置在绝缘隔离区域300和电容208的n型半导体区域1305之间。这种配置允许在绝缘隔离区域300的界面上的瑕疵处所生成的载流子与作为p型半导体区域1317中的多数载流子的空穴再复合，由此减少混合到n型半导体区域303B中的载流子的量。
注意，并非图13A和图13B中的电容208的所有区域需要具有相反导电类型的电源。如果至少一个区域具有相反导电类型，则当开关晶体管207将电容208连接到n型半导体区域303B时，减少形成电容208的n型半导体区域1305直接与绝缘隔离区域300接触的面积。例如，开关晶体管207的栅极304可以设置为覆盖n型半导体区域1305。替代地，p型半导体区域1317可以具有除了大地电势之外的电势。
第七示例性实施例
参照图2以及图14A至图14C，将描述本发明第七示例性实施例。
具有与该实施例和第一示例性实施例至第六示例性实施例相同或基本上相同功能的组件由相同标号表示，并且省略其详细描述。
参照图14A至图14C，将描述根据第七示例性实施例的成像设备。
图14A是示意性示出成像设备的像素的2×2矩阵的平面图。参照图14A，交替布置包括p型半导体区域915和n型半导体区域305的像素以及包括p型半导体区域1315和n型半导体区域1305的像素。
图14B是沿着图14A所示的线XIVB-XIVB取得的截面图。图14C是沿着图14A所示的线XIVC-XIVC取得的截面图。
省略关于与图1至图13B中示出和描述的相似的元件的描述。
在第七示例性实施例中，p型半导体区域915和1315与第三半导体区域112对应，n型半导体区域305和1305与第四半导体区域113对应。
第七示例性实施例与上述第一示例性实施例至第六示例性实施例的不同在于：待连接的电容在逐个像素的基础上改变。在第七示例性实施例中，图14B示出图9B的截面图，图14C示出图13B的截面图；然而，在第七示例性实施例中所使用的截面图不限于这些截面图。
第七示例性实施例采用如下配置：在该配置中，通过在逐个像素的基础上切换连接状态来改变对放大晶体管205的输入节点的电容值进行改变的电容的量值，由此允许独立地判断每个像素的动态范围。
图14A至图14C示出配备有Bayer图案的颜色滤波器的成像设备。图14B示出配备有比其它色彩对亮度信号具有更高贡献的绿色颜色滤波器321A的像素。像素采用包括p型半导体区域915、n型半导体区域305、和n型半导体区域316的配置。
反之，配备有比绿色颜色滤波器对亮度信号具有更低贡献的红色或蓝色滤波器321B的像素采用图14C所示的包括p型半导体区域1315和n型半导体区域1305的配置。
以此方式，配备有绿色颜色滤波器321A的像素和配备有红色或蓝色颜色滤波器321B的像素可以具有当电容208连接时所获得的不同电容。在此情况下，配备有绿色颜色滤波器321A的像素具有开关晶体管207所连接的较大电容。
相应地，配备有绿色颜色滤波器321A的像素可以使得n型半导体区域305和电容208的总电容值大于配备有红色或蓝色颜色滤波器321B的像素。因此，配备有绿色颜色滤波器321A的像素的动态范围增大，并且整个图像的动态范围可以相应地增大。
用于使得电容值可变的方法的示例包括以下方法：该方法用于通过改变栅极304的面积或第二区域313B的大小，并且由此改变n型半导体区域1305的面积以及形成电容208的半导体区域的面积，来改变电容值。
然而，用于当在保持与第七示例性实施例中相同的半导体衬底上的像素的结构的同时形成元件时、通过改变离子注入中所使用的杂质的布置和浓度来使得每个像素的电容值可变的方法，可以使得灵敏度等方面的不均匀性的影响更小，并且改进的图像质量是预期的。
也可以考虑不均匀性来改变半导体衬底上的结构。
注意，本发明不限于该实施例和上述示例性实施例，在不脱离本发明的目的和范围的情况下，可以进行各种改变和修改。在第七示例性实施例中，无需交替布置具有不同动态范围的像素。
虽然已经参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。所附权利要求的范围将要赋予最宽泛的解释，以使得包括所有这些修改以及等效结构和功能。

Claims (19)

1.一种成像设备，其特征在于包括：
多个像素，每个像素都包括：
光电转换器，包括由第一半导体区域和第二半导体区域形成的p-n结，并且用于在所述第二半导体区域中累积信号载流子，
放大晶体管，被配置为放大基于所述信号载流子的信号，以及
电容，包括由第三半导体区域和第四半导体区域形成的p-n结，所述第三半导体区域具有与所述第一半导体区域的导电类型相同的导电类型，所述第四半导体区域具有与所述第三半导体区域的导电类型相反的导电类型，
其中，所述多个像素中的每一个通过切换电容的连接状态来改变所述放大晶体管的输入节点的电容值，
其中，在所述电容的所述p-n结的界面处与所述第三半导体区域的导电类型相同的导电类型的杂质的掺杂杂质浓度，高于在所述光电转换器的p-n结的界面处与所述第一半导体区域的导电类型相同的导电类型的杂质的掺杂杂质浓度，
其中，所述放大晶体管具有在半导体衬底的主表面上设置的栅极，
其中，所述第一半导体区域被设置在相对于所述主表面比所述第二半导体区域的位置更深的位置处，以及
其中，所述第三半导体区域被设置在相对于所述主表面比所述第四半导体区域的位置更深的位置处。
2.一种成像设备，其特征在于包括：
多个像素，每个像素都包括：
光电转换器，包括由第一半导体区域和第二半导体区域形成的p-n结，并且用于在所述第二半导体区域中累积信号载流子，
放大晶体管，被配置为放大基于所述信号载流子的信号，以及
电容，包括由第三半导体区域和第四半导体区域形成的p-n结，所述第三半导体区域具有与所述第一半导体区域的导电类型相同的导电类型，所述第四半导体区域具有与所述第三半导体区域的导电类型相反的导电类型，
其中，所述多个像素中的每一个通过切换所述电容的连接状态来改变所述放大晶体管的输入节点的电容值，
其中，所述第三半导体区域的杂质浓度高于所述第一半导体区域的杂质浓度，
其中，所述放大晶体管具有在半导体衬底的主表面上所设置的栅极，
其中，所述第一半导体区域被设置在相对于所述主表面比所述第二半导体区域的位置更深的位置处，以及
其中，所述第三半导体区域被设置在相对于所述主表面比所述第四半导体区域的位置更深的位置处。
3.如权利要求1或2所述的成像设备，其中，所述第一半导体区域具有在相对于所述主表面的不同深度处的多个掺杂杂质浓度峰，以及
其中，在所述多个掺杂杂质浓度峰当中，所述第三半导体区域的杂质浓度高于在与由所述第一半导体区域和所述第二半导体区域形成的所述p-n结的所述界面最接近的深度处的掺杂杂质浓度峰。
4.如权利要求1或2所述的成像设备，其中，所述第四半导体区域的一部分与所述第三半导体区域形成p-n结，并且所述第四半导体区域的另一部分与具有比所述第三半导体区域更低的杂质浓度的半导体区域形成p-n结。
5.如权利要求1或2所述的成像设备，其中，所述电容还包括金属氧化物半导体电容器。
6.如权利要求1或2所述的成像设备，其中，所述电容还包括栅极，所述电容的连接状态根据施加到所述栅极的电压而切换。
7.如权利要求6所述的成像设备，其中，所述光电转换器和所述电容被设置在不同有源区域中，以及
其中，所述放大晶体管的所述输入节点包括：
第五半导体区域，被设置在与所述电容相同的有源区域中，
第六半导体区域，被设置在与所述光电转换器相同的有源区域中，以及
导体，将所述第五半导体区域和所述第六半导体区域彼此电连接。
8.如权利要求7所述的成像设备，其中，所述第六半导体区域与具有比所述第三半导体区域更低的杂质浓度的半导体区域形成p-n结。
9.如权利要求7所述的成像设备，其中，所述第四半导体区域和所述第五半导体区域被设置在所述电容的所述栅极的相应侧上。
10.如权利要求7所述的成像设备，其中，所述第五半导体区域的至少一部分与具有比所述第三半导体区域更低的杂质浓度的半导体区域形成p-n结。
11.如权利要求7所述的成像设备，其中，具有与所述第三半导体区域的导电类型相反的导电类型的第七半导体区域被设置在所述第七半导体区域和所述栅极在平面图中彼此交叠的位置处，以及
其中，所述第七半导体区域具有比所述第五半导体区域更低的杂质浓度。
12.如权利要求11所述的成像设备，其中，所述第七半导体区域与所述电容的栅极绝缘膜形成界面。
13.如权利要求11所述的成像设备，其中，所述第七半导体区域、具有比所述第三半导体区域更低的杂质浓度的半导体区域、以及所述第三半导体区域在深度方向上按照第七半导体区域、具有比所述第三半导体区域更低的杂质浓度的半导体区域、以及所述第三半导体区域的顺序而设置，以便在平面图中彼此交叠。
14.如权利要求11所述的成像设备，其中，所述第七半导体区域与具有比所述第三半导体区域更低的杂质浓度的半导体区域形成p-n结。
15.如权利要求6所述的成像设备，其中，所述多个像素中的每一个像素还包括重置晶体管，重置晶体管被配置为重置所述放大晶体管的所述输入节点的电势，以及
其中，当所述电容被设置在连接状态下时施加到所述电容的所述栅极的电压低于所述重置晶体管的阈值。
16.如权利要求1或2所述的成像设备，其中，所述第二半导体区域延伸到比所述第四半导体区域延伸到的位置更深的位置。
17.如权利要求1或2所述的图像设备，其中，所述多个像素中的每一个像素还包括选择晶体管，选择晶体管被配置为控制所述放大晶体管与所述信号线路之间的电连接，以及
其中，形成所述选择晶体管的输出节点的第八半导体区域的至少一部分与具有比所述第三半导体区域更低的杂质浓度的半导体区域形成p-n结。
18.如权利要求1或2所述的成像设备，其中，形成所述放大晶体管的输出节点的第九半导体区域的至少一部分与具有比所述第三半导体区域更低的杂质浓度的半导体区域形成p-n结。
19.如权利要求1或2所述的成像设备，其中，所述多个像素中的每一个像素配备有不同颜色的颜色滤波器中的对应一个颜色滤波器，
其中，所述颜色滤波器包括第一绿色滤波器和第二红色或蓝色滤波器，以及
其中，当所述电容设置在连接状态下时，配备有所述第一滤波器的像素具有比配备有所述第二滤波器的像素更大的所述放大晶体管的所述输入节点的电容值。
CN201510441369.0A 2014-07-24 2015-07-24 成像设备 Active CN105280660B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-151122 2014-07-24
JP2014151122A JP6406911B2 (ja) 2014-07-24 2014-07-24 撮像装置及び撮像装置の製造方法

Publications (2)

Publication Number Publication Date
CN105280660A true CN105280660A (zh) 2016-01-27
CN105280660B CN105280660B (zh) 2018-08-07

Family

ID=55149385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510441369.0A Active CN105280660B (zh) 2014-07-24 2015-07-24 成像设备

Country Status (3)

Country Link
US (1) US9391102B2 (zh)
JP (1) JP6406911B2 (zh)
CN (1) CN105280660B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107483853A (zh) * 2016-06-06 2017-12-15 佳能株式会社 成像传感器、成像系统和移动体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6727830B2 (ja) * 2016-02-09 2020-07-22 キヤノン株式会社 撮像装置
JP7013119B2 (ja) * 2016-07-21 2022-01-31 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
WO2019009213A1 (ja) * 2017-07-07 2019-01-10 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US11445134B2 (en) * 2018-04-04 2022-09-13 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device
US20230178577A1 (en) * 2020-05-29 2023-06-08 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060158543A1 (en) * 2005-01-14 2006-07-20 Canon Kabushiki Kaisha Solid state image pickup device, camera, and driving method of solid state image pickup device
CN101752392A (zh) * 2008-12-02 2010-06-23 上海华虹Nec电子有限公司 四晶体管cmos图像传感器及其制造方法
US20120154650A1 (en) * 2010-12-15 2012-06-21 Canon Kabushiki Kaisha Solid-state image sensor, method of manufacturing the same, and camera

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4459098B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP2008205639A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2008305983A (ja) * 2007-06-07 2008-12-18 Nikon Corp 固体撮像素子
JP5558859B2 (ja) * 2010-02-18 2014-07-23 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP2011204797A (ja) * 2010-03-24 2011-10-13 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5959877B2 (ja) * 2012-02-17 2016-08-02 キヤノン株式会社 撮像装置
DE102012101368B4 (de) * 2012-02-21 2020-02-27 Leuze Electronic Gmbh & Co. Kg Lichtvorhang

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060158543A1 (en) * 2005-01-14 2006-07-20 Canon Kabushiki Kaisha Solid state image pickup device, camera, and driving method of solid state image pickup device
CN101752392A (zh) * 2008-12-02 2010-06-23 上海华虹Nec电子有限公司 四晶体管cmos图像传感器及其制造方法
US20120154650A1 (en) * 2010-12-15 2012-06-21 Canon Kabushiki Kaisha Solid-state image sensor, method of manufacturing the same, and camera

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107483853A (zh) * 2016-06-06 2017-12-15 佳能株式会社 成像传感器、成像系统和移动体
CN107483853B (zh) * 2016-06-06 2020-06-16 佳能株式会社 成像传感器、成像系统和移动体

Also Published As

Publication number Publication date
JP6406911B2 (ja) 2018-10-17
US9391102B2 (en) 2016-07-12
US20160027824A1 (en) 2016-01-28
JP2016025331A (ja) 2016-02-08
CN105280660B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
US10468442B2 (en) Solid-state imaging device and camera
CN102376730B (zh) 嵌入传送栅
CN105280660A (zh) 成像设备
KR100922931B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
CN100592528C (zh) Cmos图像传感器及其制造方法
US8482040B2 (en) Solid-state image capturing device, method of manufacturing solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus
CN105304660B (zh) 成像装置及其驱动方法
US9236407B2 (en) Image sensor
US11094731B2 (en) Image capturing device and camera
CN101388360B (zh) 图像传感器及其制造方法
CN102655158A (zh) 固态成像器件
CN102956658A (zh) 固态成像设备、固态成像设备的制造方法及电子设备
CN103219345A (zh) 图像拾取装置和图像拾取系统
US8648288B2 (en) Pixels, imagers and related fabrication methods
KR20100022670A (ko) 전기적 제어가능한 피닝층을 갖는 이미지 센서의 픽셀
US6365926B1 (en) CMOS active pixel with scavenging diode
CN101796642B (zh) 提高图像灵敏度和动态范围的单位像素
CN105575983A (zh) 摄像装置
CN105304665A (zh) 改善像素单元满阱容量的cmos图像传感器
US11417789B2 (en) Electronic device comprising a photodiode
US10217784B2 (en) Isolation structure and image sensor having the same
KR100790224B1 (ko) Ｓｔｉ 기술로 구현된 고해상도 ｃｍｏｓ 이미지 센서를위한 성층형 포토다이오드
US20200052013A1 (en) Pixel structure and electric device
CN110444556B (zh) Cmos传感器及cmos传感器的形成方法
JP2017027972A (ja) 固体撮像装置および電子情報機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant