WO2019009213A1 - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents

固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDF

Info

Publication number
WO2019009213A1
WO2019009213A1 PCT/JP2018/024892 JP2018024892W WO2019009213A1 WO 2019009213 A1 WO2019009213 A1 WO 2019009213A1 JP 2018024892 W JP2018024892 W JP 2018024892W WO 2019009213 A1 WO2019009213 A1 WO 2019009213A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
transfer
photoelectric conversion
readout
capacitance
Prior art date
Application number
PCT/JP2018/024892
Other languages
English (en)
French (fr)
Inventor
盛　一也
功 高柳
田中　俊介
俊徳 大高
直人 安田
Original Assignee
ブリルニクスジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブリルニクスジャパン株式会社 filed Critical ブリルニクスジャパン株式会社
Priority to EP18828179.4A priority Critical patent/EP3651450A4/en
Priority to CN201880045056.5A priority patent/CN110832844B/zh
Priority to US16/628,980 priority patent/US11350044B2/en
Priority to JP2019527679A priority patent/JP7200103B2/ja
Publication of WO2019009213A1 publication Critical patent/WO2019009213A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Definitions

  • the present invention relates to a solid-state imaging device, a method of driving a solid-state imaging device, and an electronic device.
  • CMOS image sensors are widely applied as a part of various electronic devices such as digital cameras, video cameras, surveillance cameras, medical endoscopes, personal computers (PCs), mobile terminal devices such as mobile phones (mobile devices), etc. There is.
  • the CMOS image sensor has an FD amplifier having a photodiode (photoelectric conversion element) and a floating diffusion layer (FD: Floating Diffusion) for each pixel, and its readout selects one row in the pixel array
  • FD floating diffusion layer
  • a column parallel output type in which they are read simultaneously in the column direction is the mainstream.
  • Patent Document 1 discloses a wide dynamic range technology in which an imaging corresponding to a high illuminance side by a short exposure time and an imaging corresponding to a low illuminance by a long exposure time are divided into two or more different exposure times. Further, Patent Document 1 discloses a wide dynamic range technology in which the capacity of the floating diffusion FD is variable.
  • Patent Document 1 since imaging with low illuminance and imaging with high illuminance are performed at different times (periods), using signals obtained by multiple exposures As a result, there is a disadvantage that the image is dislocated, motion distortion occurs, and the image quality of the moving image is impaired.
  • Non-Patent Document 1 a solid-state imaging device for obtaining two image data having different sensitivities by arranging two photodiodes (PDs) having different sensitivities in each pixel.
  • FIG. 1 is a view showing the configuration of a pixel of the CMOS image sensor described in Non-Patent Document 1. As shown in FIG. FIGS. 2A to 2E are diagrams showing readout timings of the pixels in FIG.
  • the pixel in FIG. 1 has a small photodiode (photoelectric conversion element) SPD with low sensitivity, low saturation capacity, and a large photodiode LPD with high sensitivity, high saturation capacity.
  • a small transfer transistor TGS and a small floating diffusion (floating diffusion layer) FDS are provided corresponding to the small photodiode SPD, and a large transfer transistor TGL and a large floating diffusion FDL are provided corresponding to the large photodiode LPD. ing.
  • the small floating diffusion FDS and the large floating diffusion FDL are connected by the connection switching transistor TDFD.
  • the reset transistor TRST is connected between the small floating diffusion FDS and the reset potential vrfd.
  • the source follower transistor TSF and the selection transistor TSEL are connected in series between the power supply line VDD and the vertical signal line vpix, and a large rotating diffusion FDL is connected to the gate of the source follower transistor TSF. .
  • low conversion gain is obtained by turning on the connection switching transistor TDFD. In this case, the equivalent capacitance of the gate of the source follower transistor TSF is increased.
  • the high conversion gain (HCG) is obtained by turning off the connection switching transistor TDFD.
  • the large photodiode LPD can be used to read out both low conversion gain (LCG) and high conversion gain (HCG), and the small photodiode SPD can only read out low conversion gain (LCG) It is.
  • Non-Patent Document 1 when reading a dark signal (signal at low illuminance) using the photodiode LPD with high sensitivity, the capacity of the floating diffusion FD reads all signals. Therefore, the readout noise is aggravated due to the large capacity of the floating diffusion FD. On the other hand, although the capacitance of the small floating diffusion FD for the large photodiode LPD can reduce the read noise, the SNR gap of the other photodiode PD read out is degraded.
  • An object of the present invention is to provide a solid-state imaging device capable of preventing the influence of readout noise while realizing wide dynamic range, and thus improving the image quality, a driving method of the solid-state imaging device, and an electronic apparatus. .
  • the solid-state imaging device includes a pixel unit in which a pixel is arranged, and the pixel includes at least one first photoelectric conversion unit that accumulates charges generated by photoelectric conversion in an accumulation period. At least one second photoelectric conversion unit for accumulating charges generated by photoelectric conversion in the accumulation period, and at least one second transferable unit for transferring the charges accumulated in the first photoelectric conversion unit in a designated transfer period; 1 transfer element, at least one second transfer element capable of transferring the charge accumulated in the second photoelectric conversion unit in a designated transfer period, the first transfer element, and the second transfer A floating diffusion in which the charge accumulated in at least one of the first photoelectric conversion unit and the second photoelectric conversion unit is transferred through at least one transfer element of the elements.
  • a source follower element for converting the charge of the floating diffusion into a voltage signal with a gain according to the charge amount, and a variable capacity portion capable of changing a capacity of the floating diffusion according to a capacity change signal
  • the first photoelectric conversion unit has a first saturation capacity and a first sensitivity
  • the second photoelectric conversion unit has a second saturation capacity different from the first saturation capacity and the first sensitivity. It has a different second sensitivity.
  • a pixel portion in which a pixel is arranged, wherein the pixel includes at least one first photoelectric conversion portion for accumulating charges generated by photoelectric conversion in an accumulation period; At least one second photoelectric conversion unit for accumulating charges generated by photoelectric conversion, and at least one first transfer element capable of transferring the charges accumulated in the first photoelectric conversion unit in a designated transfer period And at least one second transfer element capable of transferring the charge accumulated in the second photoelectric conversion unit in a designated transfer period, and one of the first transfer element and the second transfer element.
  • a source follower element that converts the charge of the tinning diffusion into a voltage signal with a gain according to the charge amount, a reset element that discharges the charge of the floating diffusion during a reset period, and changing the capacitance of the floating diffusion according to the capacitance change signal
  • the first photoelectric conversion unit has a first saturation capacity and a first sensitivity
  • the second photoelectric conversion unit is different from the first saturation capacity.
  • a driving method of a solid-state imaging device having a second saturation capacity and a second sensitivity different from the first sensitivity the signal in a reset state in a readout period after the reset period in which the floating diffusion is reset through the reset element. And the first transfer after the read period after the reset period.
  • the first conversion gain mode readout for reading out the pixel signal according to the accumulated charge of the first photoelectric conversion unit with the conversion gain, and the second conversion gain according to the second capacitance set by the capacity variable unit At least one of the second conversion gain mode readout in which the pixel signal is read out according to the charge stored in the second photoelectric conversion unit is performed.
  • An electronic device includes a solid-state imaging device, and an optical system for forming an object image on the solid-state imaging device, and the solid-state imaging device includes a pixel unit in which pixels are arranged. And at least one first photoelectric conversion unit for accumulating charges generated by photoelectric conversion in an accumulation period, and at least one second photoelectric conversion unit for accumulating charges generated by photoelectric conversion in an accumulation period. And at least one first transfer element capable of transferring the charge accumulated in the first photoelectric conversion unit in a designated transfer period, and the charge accumulated in the second photoelectric conversion unit is designated.
  • the first photoelectric conversion unit and the second photoelectric conversion unit may be transferred through at least one of the at least one second transfer element that can be transferred during the transfer period, and at least one of the first transfer element and the second transfer element.
  • Photoelectric conversion unit A floating diffusion to which the charge accumulated in at least one of the photoelectric conversion units is transferred, a source follower element that converts the charge of the floating diffusion into a voltage signal with a gain according to the charge amount, and a capacitance of the floating diffusion
  • the first photoelectric conversion unit has a first saturation capacity and a first sensitivity
  • the second photoelectric conversion unit includes It has a second saturation capacity different from the saturation capacity of 1 and a second sensitivity different from the first sensitivity.
  • FIG. 1 is a view showing the configuration of a pixel of the CMOS image sensor described in Non-Patent Document 1.
  • FIGS. 2A to 2E are diagrams showing readout timings of the pixels in FIG.
  • FIG. 3 is a block diagram showing a configuration example of the solid-state imaging device according to the first embodiment of the present invention.
  • FIG. 4 is a circuit diagram showing an example of a pixel according to the first embodiment.
  • FIG. 5 is a simplified cross-sectional view showing an example of the configuration of the main part excluding the charge transfer gate portion of the embedded first photodiode and the second photodiode according to the first embodiment of the present invention.
  • FIGS. 1 is a view showing the configuration of a pixel of the CMOS image sensor described in Non-Patent Document 1.
  • FIGS. 2A to 2E are diagrams showing readout timings of the pixels in FIG.
  • FIG. 3 is a block diagram showing a configuration example of the solid-state imaging device according to the first embodiment
  • FIGS. 6A and 6B are diagrams showing operation timings of the shutter scan and the readout scan at the time of the normal pixel readout operation in the present embodiment.
  • FIGS. 7A to 7C are diagrams for explaining a configuration example of a readout system of a column output of the pixel unit of the solid-state imaging device according to the embodiment of the present invention.
  • FIGS. 8A to 8E are diagrams for explaining the operation for realizing the wide dynamic range formation according to the conversion gain when the capacitor and the switch are applied to the capacitance variable portion according to the first embodiment. It is.
  • FIG. 9 shows input / output characteristics of the high gain signal and the low gain signal in the solid-state imaging device according to the first embodiment, and is a diagram for explaining the relationship between the capacitance of the floating diffusion and the readout noise.
  • FIG. 10 is a diagram showing response characteristics of the high gain signal and the low gain signal in the solid-state imaging device according to the first embodiment.
  • FIG. 11 is a diagram showing SNR characteristics of the high gain signal and the low gain signal in the solid-state imaging device according to the first embodiment.
  • FIG. 12 is a diagram showing the response characteristics of the high gain signal and the low gain signal in the solid-state imaging device as a comparative example.
  • FIG. 13 is a diagram showing SNR characteristics of a high gain signal and a low gain signal in a solid-state imaging device as a comparative example.
  • FIG. 14 is a view showing a configuration example of a pixel unit and a variable capacity unit according to a second embodiment of the present invention.
  • FIG. 15 is a view showing a configuration example of a pixel unit and a variable capacity unit according to a third embodiment of the present invention.
  • FIG. 16 is a diagram showing a configuration example of a pixel unit and a variable capacity unit according to a fourth embodiment of the present invention.
  • FIG. 17 is a view showing a configuration example of a pixel unit and a variable capacity unit according to a fifth embodiment of the present invention.
  • FIGS. 18 (A) to 18 (E) are diagrams for explaining the first read operation according to the conversion gain when a capacitor and a switch are applied to the capacitance variable portion according to the fifth embodiment.
  • FIGS. 19A to 19F are diagrams for describing a second read operation according to the conversion gain when a capacitor and a switch are applied to the capacitance variable portion according to the fifth embodiment.
  • FIG. 20 is a simplified cross-sectional view showing a configuration example of main parts of the first embedded photodiode and the two second photodiodes according to the fifth embodiment of the present invention excluding the charge transfer gate portion.
  • FIG. 21 is a view showing a configuration example of a pixel unit and a variable capacity unit according to a sixth embodiment of the present invention.
  • FIG. 22 is a diagram for describing an arrangement example of the first photodiode and the four second photodiodes in the pixel of the sixth embodiment.
  • FIG. 23 is a view showing an example of the layout of the pixel section and the variable capacity section according to the seventh embodiment of the present invention.
  • FIG. 24 is a diagram showing a basic layout pattern of each pixel when the pixel portion of FIG. 23 is viewed from the back side.
  • FIG. 25 is a chart showing an outline of a read mode that exhibits the wide dynamic range forming function and the phase difference detection function according to the seventh embodiment.
  • FIGS. 26A to 26E are timing charts of the read operation in the wide dynamic range mode (HDR) according to the seventh embodiment.
  • FIGS. 27A to 27F are timing charts of the read operation in the first phase difference detection mode (PDAF (V)) according to the seventh embodiment.
  • FIGS. 28A to 28F are timing charts of the read operation in the second phase difference detection mode (PDAF (H)) according to the seventh embodiment.
  • FIGS. 29A to 29F are timing charts of the read operation in the third phase difference detection mode (PDAF (D)) according to the seventh embodiment.
  • FIGS. 30A to 30F show timing charts of the read operation in the special wide dynamic range mode (Extra-HDR) according to the seventh embodiment.
  • FIG. 31 is a diagram showing sensitivity characteristics of the first photodiode and the second photodiode in each readout mode according to the seventh embodiment of the present invention.
  • FIG. 32 (A) and 32 (B) show a wide dynamic ranged mode (HDR), a third phase difference detection mode (PDAF (D)), and a special wide dynamic range according to the seventh embodiment of the present invention. It is a figure which shows the linearized sensitivity characteristic of range-ized mode (Extra-HDR).
  • 33A to 33C explain that the readout operation of each readout mode of the seventh embodiment can be similarly applied to the pixel of FIG. 22 according to the sixth embodiment. It is a figure for.
  • FIG. 34 is a diagram for describing an arrangement example of the first photodiode and the eight second photodiodes in the pixel of the eighth embodiment.
  • FIG. 34 is a diagram for describing an arrangement example of the first photodiode and the eight second photodiodes in the pixel of the eighth embodiment.
  • FIG. 35 is a simplified cross-sectional view showing another configuration example of the embedded first photodiode and the second photodiode according to the present embodiment shown in FIG.
  • FIGS. 36A and 36B are diagrams for explaining that the solid-state imaging device according to the embodiment of the present invention can be applied to both a front side illumination type image sensor and a rear side illumination type image sensor. is there.
  • FIG. 37 is a diagram showing an example of the configuration of an electronic device to which the solid-state imaging device according to the embodiment of the present invention is applied.
  • FIG. 3 is a block diagram showing a configuration example of the solid-state imaging device according to the first embodiment of the present invention.
  • the solid-state imaging device 10 is configured of, for example, a CMOS image sensor.
  • the solid-state imaging device 10 includes a pixel unit 20 as an imaging unit, a vertical scanning circuit (row scanning circuit) 30, a readout circuit (column readout circuit) 40, and a horizontal scanning circuit (column scanning circuit) 50. And a timing control circuit 60 as a main component.
  • the vertical scanning circuit 30, the reading circuit 40, the horizontal scanning circuit 50, and the timing control circuit 60 constitute a pixel signal reading unit 70.
  • each pixel arranged in a matrix in the pixel unit 20 is a plurality of photoelectric conversion units having different saturation capacitance ratios and sensitivity ratios. And a plurality of transfer elements (transfer transistors) for transferring the accumulated charge of each photodiode to the floating diffusion FD.
  • the solid-state imaging device 10 changes the capacity of the floating diffusion of the pixels (or the pixel units 20) arranged in a matrix in the pixel unit 20. It is comprised including the capacity
  • the capacity of the floating diffusion is set (changed) by the capacity variable portion in a predetermined period within one readout period after one charge accumulation period (exposure period), and conversion is performed within this readout period. Gain is switched.
  • the readout unit 70 reads out the signal in the reset state in the readout period after the reset period in which the floating diffusion is reset through the reset element, and after the readout period after the reset period, the first transfer element or the first transfer element Transfer the stored charge of the first photoelectric conversion element or the second saturated capacity of the first saturation capacity and the first sensitivity and the second photoelectric conversion portion of the second sensitivity to the floating diffusion through the second transfer element During a readout period after the period, a readout scan in which a signal corresponding to the accumulated charge is read out is possible.
  • the reading unit 70 performs the first conversion gain mode reading in which the pixel signal is read with the first conversion gain (for example, high gain: HCG) according to the first capacitance set by the capacitance variable unit during one reading period. And at least one of second conversion gain mode readout in which the pixel signal is read out with a second conversion gain (for example, low gain: LCG) according to the second capacity set by the capacity variable unit. It is configured to be possible.
  • the first conversion gain for example, high gain: HCG
  • second conversion gain mode readout for example, low gain: LCG
  • the reading unit 70 performs the first conversion gain mode reading in which the pixel signal is read with the first conversion gain corresponding to the first capacitance set by the capacitance variable unit during one reading period.
  • the solid-state imaging device 10 has a first conversion gain (in the pixel) in one readout period with respect to charges (electrons) photoelectrically converted in one accumulation period (exposure period).
  • it can be provided as a solid-state imaging device with a wide dynamic range that outputs a signal by switching between a high conversion gain) mode and a second conversion gain (low conversion gain) mode and outputs both bright and dark signals. is there.
  • shutter scan is performed by driving by the readout unit 70 and then readout scan is performed.
  • the first conversion gain mode readout (HCG) and the second conversion gain mode readout (LCG) are performed. ) Is performed during the read scan period.
  • Pixel Unit 20 (Configuration of Pixel Unit 20 and Pixel PXL)
  • a plurality of pixels including a photodiode (photoelectric conversion element) and an in-pixel amplifier are arranged in a two-dimensional matrix (matrix) of N rows ⁇ M columns.
  • FIG. 4 is a circuit diagram showing an example of a pixel according to the present embodiment.
  • the pixel PXL includes, for example, the photodiodes as photoelectric conversion units (photoelectric conversion elements) of a plurality (two in the first embodiment) having different saturation capacitance ratios and sensitivity ratios and the accumulated charges of the respective photodiodes as floating diffusions FD.
  • Transfer transistors TGSL-Tr and TGLS-Tr as a plurality of (two in the first embodiment) transfer elements for transfer are configured.
  • each pixel PXL is a first photodiode PDSL as a first photoelectric conversion unit having a first saturation capacitance and a first sensitivity, and a second photodiode different from the first saturation capacitance.
  • the first saturation capacity is smaller than the second saturation capacity, and the first sensitivity is larger than the second sensitivity.
  • the first saturation capacity is about 5 ke and the second saturation capacity is about 20 ke.
  • the first sensitivity is about 5 ke / lux, and the second sensitivity is about 25 ke / lux.
  • a transfer transistor TGSL-Tr as a first transfer element is connected to the first photodiode PDSL, and a transfer transistor TGLS-Tr as a second transfer element is connected to the second photodiode PDLS. It is done.
  • the pixel PXL has one reset transistor RST-Tr as a reset element, one source follower transistor SF-Tr as a source follower element, and one selection transistor SEL-Tr as a selection element.
  • the pixel PXL is connected to the floating diffusion FD, and has a capacitance variable unit 80 capable of changing the capacitance of the floating diffusion FD according to the capacitance change signal BIN.
  • the capacitance variable unit 80 is connected between the reset transistor RST-Tr and the floating diffusion FD.
  • the photodiodes PDSL and PDLS generate and accumulate signal charges (here, electrons) according to the amount of incident light.
  • signal charges here, electrons
  • each transistor is an n-type transistor
  • the signal charge may be a hole or each transistor may be a p-type transistor.
  • the present embodiment is also effective in the case where each transistor is shared among a plurality of photodiodes, or in the case where a pixel having no selection transistor is employed.
  • a buried photodiode PPD
  • PD photodiode
  • surface states due to defects such as dangling bonds exist on the surface of the substrate forming the photodiode (PD) a large amount of charge (dark current) is generated by thermal energy, and the correct signal can not be read out.
  • the embedded photodiode PPD
  • the first photodiode PDSL and the second photodiode PDLS which are formed as embedded photodiodes are configured as follows.
  • the first photodiode PDSL is formed to be embedded in a semiconductor substrate having a first substrate surface side and a second substrate surface side opposite to the first substrate surface side.
  • the embodiment includes an n-type semiconductor layer (n layer in this embodiment), and is formed to have a photoelectric conversion function and a charge storage function of received light.
  • a second conductivity type (p-type in this embodiment) separation layer is formed on the side of the first photodiode PDSL in the direction orthogonal to the normal to the substrate.
  • the second photodiode PDLS is an n layer (a first conductivity type semiconductor layer) formed to be embedded in the substrate in parallel with the first photodiode PDSL with the second conductivity type separation layer interposed therebetween. ), And is formed to have a photoelectric conversion function of received light and a charge storage function.
  • the opening of the light receiving region of the first photodiode PDSL is larger than the opening of the light receiving region of the second photodiode PDSL, and the impurity concentration of the n layer of the first photodiode PDSL is It is formed thinner than the impurity concentration of the n layer of the second photodiode PDLS.
  • the first photodiode PDSL has a characteristic configuration of the pixel PXL that the saturation capacitance is smaller than the saturation capacitance of the second photodiode PDLS and the sensitivity is higher than the sensitivity of the second photodiode PDLS. It has been realized.
  • the storage capacitance (saturation capacitance) in the photoelectric conversion portion of the second photodiode PDLS in the direction (X or Y direction) perpendicular to the normal to the substrate, It is formed to include an n layer (first conductive type semiconductor layer) and at least one p layer (second conductive type semiconductor layer) having a junction capacitance component.
  • FIG. 5 is a simplified cross-sectional view showing an example of the configuration of the main part excluding the charge transfer gate portion of the embedded first photodiode and the second photodiode according to the first embodiment of the present invention.
  • the embedded photodiode (PPD) portion is denoted by reference numeral 200.
  • the embedded photodiode (PPD) portion 200 of FIG. 5 is the first substrate surface 211 side (for example, the back surface side) to which the light L is irradiated and the second substrate surface 212 side facing the first substrate surface 211 side ( And a semiconductor substrate (hereinafter simply referred to as a substrate) 210.
  • the embedded photodiode portion 200 includes a first conductive type (n-type in this embodiment) semiconductor layer (n-type in this embodiment) 221 n formed to be embedded in the substrate 210, and photoelectric conversion of the received light It has a first photodiode 220 (PDSL) having a conversion function and a charge storage function.
  • PDSL first photodiode 220
  • the embedded photodiode portion 200 is formed to be embedded in the substrate 210 so as to be parallel to the first photodiode 220 (PDSL) with the second conductive (p-type) separation layer 230 interposed therebetween.
  • the second photodiode 240 (PDLS) includes an n layer (first conductive type semiconductor layer) 241 n and has a photoelectric conversion function of received light and a charge storage function.
  • the embedded photodiode portion 200 is formed on the side (boundary of the n layer) in the direction orthogonal to the normal to the substrate 210 of the first photodiode 220 (PDSL) and the second photodiode 240 (PDLS).
  • Two conductive type (p-type) separation layers 231, 232 and 233 are formed.
  • the first photodiode 220 (PDSL) is formed of the second conductivity type (the boundary portion of the n layer) in the direction (for example, the X direction) orthogonal to the normal to the substrate 210 It is formed between the p-type separation layer 231 and the p-type separation layer 232.
  • the second photodiode 240 is formed between the p-type separation layer 232 and the p-type separation layer 233 formed on the side (the boundary of the n layer) in the direction orthogonal to the normal to the substrate 210 There is.
  • the opening AP1 of the light receiving region of the first photodiode PDSL is larger than the opening AP2 (AP1> AP2) of the light receiving region of the second photodiode PDLS, and the first photodiode PDSL
  • the impurity concentration DN1 of the n layer 221n is thinner than the impurity concentration DN2 (DN1 ⁇ DN2) of the n layer 241n of the second photodiode PDLS.
  • the n layer (first conductive type semiconductor layer) 221 n has a three-layer structure in the normal direction of the substrate 210 (the Z direction of the orthogonal coordinate system in the figure). It is configured to have.
  • an n --- layer 2211 is formed on the first substrate surface 211 side
  • an n --- layer 2212 is formed on the second substrate surface 212 side of the n --- layer 2211.
  • An n-- layer 2213 is formed on the second substrate surface 212 side of the layer 2212.
  • the n layer (first conductive type semiconductor layer) 241 n has a two-layer structure in the normal direction of the substrate 210 (the Z direction of the orthogonal coordinate system in the figure). It is configured to have.
  • an n-- layer 2411 is formed on the side of the first substrate surface 211
  • an n-layer 2412 is formed on the side of the second substrate surface 212 of the n-- layer 2411.
  • These configurations are an example, and may be a single layer structure, or may be a laminated structure of three layers or four or more layers.
  • the p-layer (second conductive type semiconductor layer) 231 p has a two-layer structure in the normal direction of the substrate 210 (the Z direction of the orthogonal coordinate system in the drawing). It is done.
  • the p layer 2311 is formed on the side of the first substrate surface 211
  • the p ⁇ layer 2312 is formed on the side of the second substrate surface 212 of the p layer 2311.
  • the p-layer (second conductive type semiconductor layer) 232 p is configured to have a two-layer structure in the normal direction of the substrate 210 (Z direction of the orthogonal coordinate system in the figure). It is done.
  • the p layer 2321 is formed on the side of the first substrate surface 211
  • the p ⁇ layer 2322 is formed on the side of the second substrate surface 212 of the p layer 2321.
  • the side in contact with the n layer 2412 of the second photodiode 240 and the direction orthogonal to the normal of the substrate are formed on the side of the coordinate system in the X direction).
  • the p-layer (second conductive type semiconductor layer) 233 p has a two-layer structure in the normal direction of the substrate 210 (the Z direction of the orthogonal coordinate system in the figure). It is done.
  • the p layer 2331 is formed on the side of the first substrate surface 211
  • the p ⁇ layer 2332 is formed on the side of the second substrate surface 212 of the p layer 2331.
  • the side in contact with the n layer 2412 of the second photodiode 240 and the direction orthogonal to the normal of the substrate are formed on the side portion of the coordinate system in the X direction).
  • These configurations are an example, and may be a single layer structure, or may be a laminated structure of three layers or four or more layers.
  • the n layer (first conductive type semiconductor layer) 2412 and the p + layers (second conductive type semiconductor layers) 2323 and 2333 having a junction capacitance component are formed.
  • the accumulated charge is mainly in the vertical direction at a position close to the surface of the photodiode (PD) portion (photoelectric conversion portion) It is limited to the pn junction capacitance (junction capacitance) in the direction normal to the substrate: in the depth direction of the substrate, and it is difficult to efficiently increase the storage capacitance.
  • the direction perpendicular to the normal to the substrate in order to increase the storage capacity
  • the area of the n layer along the p + layer can be increased, so that a large storage capacity can be secured regardless of the small PD area.
  • the first photodiode 220 (PDSL), the p-type separation layers 231, 232, 233, and the first of the second photodiode 240 (PDLS).
  • P + layers (second conductive type semiconductor layers) 213 and 214 are respectively formed on the surface on the substrate surface 211 side and the surface on the second substrate surface 212 side.
  • the first transfer transistor TGSL-Tr is connected between the first photodiode PDSL and the floating diffusion FD, and is controlled by a control signal TGSL applied to the gate through the control line LTGSL.
  • the first transfer transistor TGSL-Tr is turned on when the control signal TGSL is selected at a high (H) level transfer period and becomes conductive, and the charges (electrons) photoelectrically converted and stored by the first photodiode PDSL are floating-diffused Transfer to FD.
  • the second transfer transistor TGLS-Tr is connected between the second photodiode PDLS and the floating diffusion FD, and is controlled by a control signal TGLS applied to the gate through the control line LTGLS.
  • the second transfer transistor TGLS-Tr is turned on when the control signal TGLS is selected at a high (H) level transfer period and becomes conductive, and the charges (electrons) photoelectrically converted and stored by the second photodiode PDLS are floating-diffused Transfer to FD.
  • the reset transistor RST-Tr is connected, for example, between the power supply line VDD and the floating diffusion FD, and is controlled by a control signal RST applied to the gate through the control line LRST.
  • the reset transistor RST-Tr is selected in a period when the control signal RST is at H level and becomes conductive, and resets the floating diffusion FD to the potential of the power supply line VDD.
  • the source follower transistor SF-Tr and the selection transistor SEL-Tr are connected in series between the power supply line VDD and the vertical signal line LSGN.
  • the floating diffusion FD is connected to the gate of the source follower transistor SF-Tr, and the select transistor SEL-Tr is controlled by the control signal SEL applied to the gate through the control line LSEL.
  • the selection transistor SEL-Tr is selected during a period in which the control signal SEL is at H level, and becomes conductive.
  • the source follower transistor SF-Tr outputs the read signal VSL of the column output obtained by converting the charge of the floating diffusion FD into a voltage signal with a gain corresponding to the charge amount (potential) to the vertical signal line LSGN.
  • each control line LSEL, LRST, LTGSL, TGLS, LBIN is represented as one row scanning control line.
  • the vertical scanning circuit 30 drives the pixels through the row scanning control line in the shutter row and the readout row according to the control of the timing control circuit 60. Further, the vertical scanning circuit 30 outputs a row selection signal of a row address for reading out the signal and a row address of the shutter row for resetting the charge accumulated in the photodiode PD in accordance with the address signal.
  • the shutter scan is performed by the drive of the readout unit 70 by the vertical scanning circuit 30, and then the readout scan is performed.
  • FIGS. 6A and 6B are diagrams showing operation timings of the shutter scan and the readout scan at the time of the normal pixel readout operation in the present embodiment.
  • the control signal SEL for controlling on (conduction) and off (non-conduction) of the selection transistor SEL-Tr is set to L level during the shutter scan period PSHT and the selection transistor SEL-Tr is held in the non-conduction state, and read
  • the scan period PRDO is set to H level, and the selection transistor SEL-Tr is held in the conductive state.
  • the control signal TGSL or TGLS is set to the H level for a predetermined period while the control signal RST is at the H level, and the photo is transmitted through the reset transistor RST-Tr and the transfer transistor TGSL-Tr or TGLS-Tr.
  • the diode PD and the floating diffusion FD are reset.
  • the control signal RST is set to the H level
  • the floating diffusion FD is reset through the reset transistor RST-Tr
  • the signal in the reset state is read in the read period PRD1 after the reset period PR.
  • the control signal TGSL or TGLS is set to the H level for a predetermined period, and the charge stored in the photodiode PDSL or PDLS is transferred to the floating diffusion FD through the transfer transistor TGSL-Tr or TGLS-Tr.
  • a signal corresponding to the electrons (charges) accumulated in the subsequent readout period PRD2 is read out.
  • the accumulation period (exposure period) EXP is, as shown in FIG. 6B as an example, a photo diode PDSL, PDLS and floating diffusion in the shutter scan period PSHT. This is a period after resetting the FD and switching the control signal TGSL or TGLS to L level, and switching the control signal TGSL or TGLS to L level to end the transfer period PT of the reading scan period PRDO.
  • the readout circuit 40 includes a plurality of column signal processing circuits (not shown) arranged corresponding to the respective column outputs of the pixel unit 20, and even if column parallel processing is possible by the plurality of column signal processing circuits. Good.
  • the readout circuit 40 can be configured to include a correlated double sampling (CDS) circuit, an ADC (analog digital converter; AD converter), an amplifier (AMP, amplifier), a sample hold (S / H) circuit, etc. It is.
  • CDS correlated double sampling
  • ADC analog digital converter
  • AMP amplifier
  • S / H sample hold
  • the readout circuit 40 may include an ADC 41 that converts the readout signal VSL of each column output of the pixel unit 20 into a digital signal.
  • an amplifier (AMP) 42 that amplifies the readout signal VSL of each column output of the pixel unit 20 may be disposed.
  • a sample and hold (S / H) circuit 43 may be arranged to sample and hold the read signal VSL of each column output of the pixel unit 20 in the read out circuit 40.
  • the readout circuit 40 is applicable to a solid-state imaging device (CMOS image sensor) employing a rolling shutter as an electronic shutter, as well as to a solid-state imaging device (CMOS image sensor) employing a global shutter as an electronic shutter. Configured to be possible.
  • CMOS image sensor solid-state imaging device
  • CMOS image sensor solid-state imaging device
  • CMOS image sensor adopting a global shutter as an electronic shutter
  • a signal holding unit that holds a signal read from a photoelectric conversion reading unit in a signal holding capacitor is provided in a pixel.
  • electric charges are accumulated at the same time as voltage signals from a photodiode in a signal holding capacitor of a signal holding unit, and then read sequentially to ensure simultaneousness of the entire image.
  • the CMOS image sensor is configured, for example, as a stacked CMOS image sensor.
  • the stacked CMOS image sensor has, for example, a stacked structure in which a first substrate (Pixel die) and a second substrate (ASIC die) are connected through micro bumps (connections). Then, a photoelectric conversion reading unit of each pixel is formed on the first substrate, and a signal holding unit of each pixel, a signal line, a vertical scanning circuit, a horizontal scanning circuit, a reading circuit, and the like are formed on the second substrate. .
  • a signal holding unit formed on the second substrate is connected to each pixel formed on the first substrate, and the signal holding unit is connected to the readout circuit 40 including the above-described ADC and S / H circuit.
  • the horizontal scanning circuit 50 scans the signals processed by the plurality of column signal processing circuits such as the ADC of the reading circuit 40, transfers the signals in the horizontal direction, and outputs the signals to a signal processing circuit (not shown).
  • the timing control circuit 60 generates timing signals necessary for signal processing of the pixel unit 20, the vertical scanning circuit 30, the reading circuit 40, the horizontal scanning circuit 50, and the like.
  • the read unit 70 reads a signal in a reset state during a read period after a reset period PR for resetting the floating diffusion FD, and after a read period after the reset period, the first transfer transistor TGSL-Tr. Or the first saturation capacitance and the first photodiode PDSL of the first sensitivity or the second saturation capacitance and the second photodiode PDLS of the second sensitivity to the floating diffusion FD through the second transfer transistor TGLS-Tr During a read-out period after the transfer period PT for transferring the stored charge, a read scan that reads a signal corresponding to the stored charge can be performed.
  • the reading unit 70 performs the first conversion gain mode reading in which the pixel signal is read with the first conversion gain (for example, high gain: HCG) according to the first capacitance set by the capacitance variable unit during one reading period. And at least one of second conversion gain mode readout in which the pixel signal is read out with a second conversion gain (for example, low gain: LCG) according to the second capacity set by the capacity variable unit. Is configured to be possible.
  • the first conversion gain for example, high gain: HCG
  • second conversion gain mode readout in which the pixel signal is read out with a second conversion gain (for example, low gain: LCG) according to the second capacity set by the capacity variable unit.
  • the capacitance variable unit 80 is connected between the capacitor C81, the capacitor C81, and the floating diffusion FD, and turned on and off according to the capacitance change signal BIN applied to the gate through the control line LBIN. It comprises switching transistor SW81-Tr as a switch element.
  • the capacitor C81 is connected between a connection node ND81 of the reset transistor RST-Tr and the switching transistor SW81-Tr and the reference potential VSS.
  • the switching transistor SW81-Tr is connected between the connection node ND81 and the floating diffusion FD.
  • FIGS. 8A to 8E are diagrams for explaining the read operation according to the conversion gain when the capacitor and the switch are applied to the capacitance variable portion according to the first embodiment.
  • FIG. 8A shows the control signal SEL of the selection transistor SEL-Tr
  • FIG. 8B shows the control signal TGSL of the first transfer transistor TGSL-Tr
  • FIG. 8C shows the second transfer transistor
  • the control signal TGLS of TGLS-Tr is shown
  • FIG. 8 (D) shows the control signal RST of the reset transistor RST-Tr
  • FIG. 8 (E) shows the control signal BIN of the switching transistor SW81-Tr.
  • the following read operation is performed in the first conversion gain mode.
  • PRDO the read out scan period
  • the control signal SEL to the control line connected to each pixel PXL in the selected row is selected. Is set to the H level, and the selection transistor SEL-Tr of the pixel PXL becomes conductive.
  • the reset transistor RST-Tr is selected in the reset period PR and is selected in the period when the control signal RST is at the H level, and the switching transistor SW81-Tr in the capacitance variable section 80 becomes conductive.
  • the floating diffusion FD is reset to the potential of the power supply line VDD.
  • the capacitance change signal BIN is switched to L level, and the switching transistor SW81-Tr of the capacitance change unit 80 is turned off.
  • the control signal RST is switched to the L level, the reset transistor RST-Tr becomes nonconductive, and the reset period PR ends.
  • the reset transistor RST-Tr is turned off, and the period until the transfer period PT is started is a first readout period PRD11 in which the pixel signal in the reset state is read out.
  • the switching transistor SW81-Tr of the capacitance changing unit 80 is held in the non-conductive state, the capacitor C81 is held in the non-connected state in the floating diffusion FD, and the capacitance (charge amount) of the floating diffusion FD is the first Retained to capacity.
  • the capacity (charge amount) of the floating diffusion FD is changed to the first capacity by the read unit 70 in a state where the capacity change signal BIN is held at L level.
  • a first high conversion gain mode readout HCG11 is performed in which the pixel signal is read out with the high conversion gain (first conversion gain: HCG).
  • the charge of the floating diffusion FD is converted into a voltage signal with a gain according to the charge amount (potential) by the source follower transistor SF-Tr, and the signal is read vertically as a read signal VSL (HCG11) of column output.
  • the signal is output to the signal line LSGN, supplied to the readout circuit 40, and held, for example.
  • the first read period PRD11 ends, and the transfer period PT11 starts.
  • the capacity change signal BIN is maintained at the L level even after the transfer period PT11 has elapsed.
  • the transfer transistor TGSL-Tr is selected and turned on while the control signal TGSL is at the H level, and the first photodiode PDSL is turned on in a period including time 2.
  • the charges (electrons) photoelectrically converted and stored are transferred to the floating diffusion FD.
  • the first photodiode PDSL After the transfer period PT11 has elapsed (the transfer transistor TGSL-Tr is in a non-conductive state), the first photodiode PDSL performs a second read period PRD12 for reading out a pixel signal corresponding to the charge stored by photoelectric conversion.
  • the capacity (charge amount) of the floating diffusion FD is set to the first capacity by the read unit 70 in a state where the capacity change signal BIN is set to L level.
  • a second high conversion gain mode readout HCG 12 is performed in which the pixel signal is read out with the high conversion gain (first conversion gain: HCG).
  • the charge of the floating diffusion FD is converted into a voltage signal with a gain according to the charge amount (potential) by the source follower transistor SF-Tr, and the signal is read vertically as a read signal VSL (HCG12) of column output.
  • the signal is output to the signal line LSGN, supplied to the readout circuit 40, and held, for example.
  • the switching transistor SW81-Tr of the capacitance changing unit 80 since the switching transistor SW81-Tr of the capacitance changing unit 80 is held in the conductive state, the capacitor C81 is held in the connected state in the floating diffusion FD, and the capacity (charge amount) of the floating diffusion FD is the second capacity. Set (changed). Then, during the reset period PR, the reset transistor RST-Tr is selected during the period when the control signal RST is at the H level and becomes conductive, and the switching transistor SW81-Tr of the capacitance variable unit 80 is the period when the capacitance change signal BIN is at the H level. And the floating diffusion FD is reset to the potential of the power supply line VDD. After resetting the floating diffusion FD, as shown in FIGS.
  • the capacitance change signal BIN is held at the H level, and the switching transistor SW81-Tr of the capacitance change unit 80 is held in the conductive state. Then, the control signal RST is switched to the L level, the reset transistor RST-Tr becomes nonconductive, and the reset period PR ends. After the reset period PR elapses, the reset transistor RST-Tr is turned off, and the period until the transfer period PT is started is a first read period PRD21 for reading the pixel signal in the reset state.
  • the switching transistor SW81-Tr of the capacitance changing unit 80 is held in the conductive state, the capacitor C81 is held in the connected state in the floating diffusion FD, and the capacity (charge amount) of the floating diffusion FD is the second capacity. It is held.
  • the capacity (charge amount) of the floating diffusion FD is changed to the second capacity by the read unit 70 in a state where the capacity change signal BIN is held at H level.
  • the first low conversion gain mode readout LCG11 is performed to read out the pixel signal with the low conversion gain (second conversion gain: LCG).
  • the charge of the floating diffusion FD is converted into a voltage signal with a gain according to the charge amount (potential) by the source follower transistor SF-Tr, and the signal is read vertically as a read signal VSL (LCG11) of column output.
  • the signal is output to the signal line LSGN, supplied to the readout circuit 40, and held, for example.
  • the first read period PRD21 ends, and the transfer period PT21 starts.
  • the capacity change signal BIN is maintained at the H level even after the transfer period PT21 has elapsed.
  • the transfer transistor TGLS-Tr is selected and turned on while the control signal TGLS is at the H level, and the second photodiode PDLS is turned on in the period including time 12.
  • the photoelectrically converted and stored charges (electrons) are transferred to the floating diffusion FD.
  • a second read period PRD22 is performed in which a pixel signal corresponding to charges accumulated by photoelectric conversion of the second photodiode PDLS is read.
  • the capacity (charge amount) of the floating diffusion FD is set to the second capacity by the read unit 70 in a state where the capacity change signal BIN is set to H level.
  • a second low conversion gain mode readout LCG12 is performed in which the pixel signal is read out with the low conversion gain (second conversion gain: LCG).
  • the charge of the floating diffusion FD is converted into a voltage signal with a gain according to the charge amount (potential) by the source follower transistor SF-Tr, and the signal is read vertically as a read signal VSL (LCG12) of column output.
  • the signal is output to the signal line LSGN, supplied to the readout circuit 40, and held, for example.
  • the pixel PXL is, for example, a plurality (2 in the first embodiment) of photoelectric conversion units (photoelectric conversion elements) having different saturation capacitance ratios and sensitivity ratios.
  • the first photodiode PDSL has a first saturation capacitance and a first sensitivity
  • the second photodiode PDLS is different from the first saturation capacitance of the first photodiode PDSL.
  • a second sensitivity different from the first sensitivity.
  • the first saturation capacitance of the first photodiode PDSL is smaller than the second saturation capacitance of the second photodiode PDLS
  • the first sensitivity of the first photodiode PDSL is the second sensitivity of the second photodiode PDLS. Greater than sensitivity.
  • the pixels (or the pixel units 20) arranged in a matrix in the pixel unit 20 can change the capacity of the floating diffusion according to the capacity change signal.
  • a variable portion is configured, and the capacity of the floating diffusion is set (changed) by the capacity variable portion in a predetermined period within one readout period after one charge accumulation period (exposure period). The conversion gain is switched into.
  • the capacitance of the floating diffusion FD is the first photodiode. It is switched to a smaller capacity to read out the PDSL, while it is switched to a larger capacity to read out the second photodiode PDLS. As a result, the readout noise can be further reduced while maintaining the SNR of the first photodiode PDSL. That is, according to the first embodiment, it is possible to prevent the influence of the read noise while realizing the wide dynamic range, and it is possible to improve the image quality.
  • the input / output characteristics related to the exposure of the high gain signal and the low gain signal of the solid-state imaging device 10 according to the first embodiment, and the SNR characteristics are compared with the comparative example in relation to FIGS. While explaining. Similar to the pixel of FIG. 1, the pixel of the comparative example has a small photodiode PDSS (SPD) with low sensitivity and low saturation capacity, and a large photodiode PDLL (LPD) with high sensitivity and high saturation capacity.
  • SPD small photodiode PDSS
  • LPD large photodiode PDLL
  • FIG. 9 shows input / output characteristics of a high gain signal and a low gain signal in the solid-state imaging device 10 according to the first embodiment, and is a view for explaining the relationship between the capacitance of the floating diffusion FD and the readout noise.
  • the horizontal axis represents the exposure amount (time)
  • the vertical axis represents the output signal level after charge-voltage conversion.
  • FIG. 10 is a diagram showing response characteristics of the high gain signal and the low gain signal in the solid-state imaging device 10 according to the first embodiment.
  • the horizontal axis represents the exposure amount (time)
  • the vertical axis represents the charge (electron) amount.
  • FIG. 10 shows input / output characteristics of a high gain signal and a low gain signal in the solid-state imaging device 10 according to the first embodiment, and is a view for explaining the relationship between the capacitance of the floating diffusion FD and the readout noise.
  • the horizontal axis represents the exposure amount (time)
  • the vertical axis represents the output signal level after charge-volt
  • FIG. 11 is a diagram showing SNR characteristics of the high gain signal and the low gain signal in the solid-state imaging device 10 according to the first embodiment.
  • the horizontal axis represents exposure (time), and the vertical axis represents SNR.
  • FIG. 12 is a diagram showing the response characteristics of the high gain signal and the low gain signal in the solid-state imaging device as a comparative example.
  • the horizontal axis represents the exposure amount (time)
  • the vertical axis represents the charge (electron) amount.
  • FIG. 13 is a diagram showing SNR characteristics of a high gain signal and a low gain signal in a solid-state imaging device as a comparative example.
  • the horizontal axis represents the exposure amount (time)
  • the vertical axis represents the SNR.
  • the solid-state imaging value 10 according to the first embodiment as shown in FIGS. 9 to 11, not only the wide dynamic range can be realized but also the first photodiode PDSL having high sensitivity.
  • the capacitance of the floating diffusion FD is switched to a smaller capacitance to read the first photodiode PDSL, while it is switched to a larger capacitance to read the second photodiode PDLS.
  • the read noise can be further reduced while maintaining the SNR of the first photodiode PDSL.
  • the pn junction in the direction (horizontal direction) orthogonal to the normal to the substrate ( An n layer (first conductive type semiconductor layer) 2412 and p + layers (second conductive type semiconductor layers) 2323 and 2333 having a junction capacitance component are formed such that a junction portion exists in the pixel.
  • This has the advantage that the storage capacity can be efficiently increased.
  • FIG. 14 is a view showing a configuration example of a pixel unit and a variable capacity unit according to a second embodiment of the present invention.
  • the difference between the image PXLA and the variable-capacity portion 80A of the second embodiment and the variable-capacity portion 80 of the first embodiment is as follows.
  • the capacity variable unit 80A includes a capacitor C82 connected to the output side node ND21 of the second transfer transistor TGLS-Tr;
  • the switching transistor SW82 is connected between the output node ND21 of the transfer transistor TGLS-Tr and the floating diffusion FD, and includes a switching transistor SW82-Tr as a switch element turned on and off according to the capacitance change signal BIN.
  • the read operation according to the conversion gain when the capacitor and the switch are applied to the capacitance variable portion according to the second embodiment corresponds to the read operation according to the conversion gain according to the first embodiment described with reference to FIG. The same is done. Therefore, the detailed description is omitted.
  • FIG. 15 is a view showing a configuration example of a pixel unit and a variable capacity unit according to a third embodiment of the present invention.
  • variable capacity unit 80B The difference between the picture PXLB of the third embodiment and the variable capacity unit 80B is different from the variable capacity units 80 and 80A of the first and second embodiments as follows.
  • the capacitance variable section 80B is connected (arranged) not to the capacitor but to the wiring WR formed between the floating diffusions FD of the plurality of pixels PXLBn-1, PXLBn, and PXLBn + 1 adjacent in the column direction.
  • the first binning switch 81 (..., N ⁇ 1, n, n + 1,...) Is formed of an insulated gate field effect transistor, eg, an n channel MOS (NMOS) transistor. ing.
  • the binning switch may be referred to as a binning transistor.
  • the number of floating diffusions FD to be connected is one or more by turning on and off the first binning switches 81n-1, 81n, 81n + 1 by the capacitance change signals BIN1n-1, BIN1n, BIN1n + 1.
  • the capacitance change signals BIN1n-1, BIN1n, BIN1n + 1. To change the capacitance of the floating diffusion FD of the read target pixel, and switch the conversion gain of the floating diffusion FD of the pixel PXLBn or PXLBn + 1 to be read.
  • the reset elements are shared by all the pixels... PXLBn ⁇ 1, PXLBn, PXLBn + 1...
  • one column for example, one pixel PXLB0 (not shown in FIG. 15) at one end of one column. Connection between the floating diffusion FD and the power supply line VDD (not shown in FIG. 15) formed close to the pixel PXLBN-1 on the other end side of one column is cascaded to the wiring WR while corresponding to each pixel Connected on the wiring WR between the first binning switches connected via the first binning transistors (switches) 81 n -1, 81 n, 81 n + 1. , And NDn + 1...
  • the first binning transistor (switch) 81N-1 (not shown) at the other end side functions as a shared reset element.
  • the solid-state imaging device 10B of the third embodiment With such a configuration, according to the solid-state imaging device 10B of the third embodiment, the number of connections of the floating diffusions FD can be flexibly switched, and the expandability of the dynamic range is excellent. Then, the solid-state imaging device 10B of the third embodiment adjusts and optimizes the capacity of the floating diffusion FD, and can obtain a conversion gain of any optimum value according to the mode, and the switching point of the conversion gain It is possible to optimize the SN in the above, to obtain the desired output characteristics, and thus to obtain a high quality image. Further, in the solid-state imaging device 10B of the third embodiment, since the number of transistors in the pixel is small, the PD aperture ratio can be high, and the photoelectric conversion sensitivity and the number of saturated electrons can be enhanced.
  • FIG. 16 is a diagram showing a configuration example of a pixel unit and a variable capacity unit according to a fourth embodiment of the present invention.
  • the difference between the image PXLC and the capacity variable unit 80C of the fourth embodiment is different from the capacity variable unit 80B of the third embodiment as follows.
  • the respective pixels are provided.
  • the first binning transistors 81n-1, 81n, 81n + 1 are selectively turned on and off by the first capacitance change signals BIN1n-1, BIN1n, BIN1n + 1, respectively, and the second binning transistors 82n-1, 82n, 82n + 1 Are selectively turned on and off by the second capacitance change signals BIN2 n ⁇ 1, BIN 2 n, and BIN 2 n + 1, respectively.
  • the first capacitance change signals BIN1n-1, BIN1n, BIN1n + 1 and the second capacitance change signals BIN2n-1, BIN2n, BIN2n + 1 form a pair, and at the same timing (in phase) It is switched to H level and L level.
  • the first binning transistors 81n-1, 81n, 81n + 1 are used to connect and disconnect adjacent FD wires WR.
  • the second binning transistors 82n-1, 82n, 82n + 1 are disposed in the vicinity of the transfer transistors TG (SL, LS) -Tr of the pixels PXLCn-1, PXLCn, PXLCn + 1, and in the high conversion gain mode, the floating diffusion FD Used to minimize node parasitic capacitance.
  • connection portion to the upper adjacent pixel of the first binning transistors 81n-1, 81n, 81n + 1 of each pixel PXL n-1, PXL n, PXL n + 1 and the power supply Overflow drain (OFD) gates 83n-1, 83n, 83n + 1 are connected to the line VDD.
  • the OFD gates 83n-1, 83n, 83n + 1 discharge overflow electrons to the power supply line (terminal) so that electrons (charges) overflowing from the photodiode PD to the floating diffusion FD do not leak to adjacent pixels at high luminance .
  • the voltages of the OFD gates 83n-1, 83n, 83n + 1 are set higher than the L level voltages of the first capacitance change signals BIN1n-1, BIN1n, BIN1n + 1 and the second capacitance change signals BIN2n-1, BIN2n, BIN2n + 1.
  • the OFD gates 83n-1, 83n, 83n + 1 may be used for reset. Compared to the configuration including the reset element and the binning switch, the number of elements connected to the floating diffusion FD node is small, so that the characteristics at the time of high conversion gain are excellent.
  • the capacity of the floating diffusion FD can be further optimized, and any further optimum value can be obtained according to the mode. Conversion gain can be obtained. As a result, it is possible to further optimize SN at the conversion gain switching point, and it is possible to obtain a desired output characteristic and, consequently, obtain a high quality image.
  • FIG. 17 is a view showing a configuration example of a pixel unit and a variable capacity unit according to a fifth embodiment of the present invention.
  • the difference between the pixel PXLD of the fifth embodiment and the pixel PXLA of the second embodiment is as follows.
  • a plurality of second photodiodes PDLS and second transfer transistors TGLS-Tr are provided in the pixel PXLD.
  • the pixel PXLD includes a first second photodiode PDLS1, a second second photodiode PDLS2, a first second transfer transistor TGLS1-Tr, and a second second transfer transistor TGLS2. -Tr is provided.
  • the first second transfer transistor TGLS1-Tr is connected between the first second photodiode PDLS1 and the output side node ND21
  • the second second transfer transistor TGLS2-Tr is It is connected between the 2nd 2nd photo-diode PDLS2 and output side node ND22.
  • the output side node ND21 of the first second transfer transistor TGLS1-Tr and the output side node ND22 of the second second transfer transistor TGLS2-Tr are connected.
  • the connection point is connected to the capacitor C82 of the variable capacity section 80A and to one end of the switching transistor SW82-Tr.
  • FIGS. 19A to 19F are diagrams for describing a second read operation according to the conversion gain when a capacitor and a switch are applied to the capacitance variable portion according to the fifth embodiment.
  • the read operation according to the conversion gain when the capacitor and the switch are applied to the capacitance variable portion according to the fifth embodiment is the conversion in the first embodiment described with reference to FIGS. 8A to 8E. It is performed in the same manner as the read operation according to the gain. Therefore, the detailed description is omitted.
  • the first transfer processing of the accumulated charge of the first second photodiode PDLS1 by the first second photodiode PDLS1 and the first transfer process of the accumulated charge of the second second photodiode PDLS2 may be performed, for example, by using the first method shown in FIGS. 18A to 18E or FIGS. 19A to 19F.
  • the second method shown in can be adopted.
  • the first transfer process and the second transfer process are performed simultaneously and in parallel.
  • the second method as shown in FIGS. 19A to 19F, the first transfer process and the second transfer process are performed separately.
  • FIG. 20 is a simplified cross-sectional view showing a configuration example of main parts of the first embedded photodiode and the two second photodiodes according to the fifth embodiment of the present invention excluding the charge transfer gate portion.
  • the embedded photodiode (PPD) portion 200D of FIG. 20 has a structure in which a second second photodiode PDLS2 is added to the configuration of FIG.
  • the embedded photodiode (PPD) portion 200D of FIG. 20 is a second substrate surface 212 opposite to the first substrate surface 211 side (for example, the back surface side) to which the light L is irradiated and the first substrate surface 211 side. It has a semiconductor substrate (hereinafter simply referred to as a substrate) 210 having a side (front side).
  • the embedded photodiode portion 200D includes a first conductive type (n-type in this embodiment) semiconductor layer (n-type in this embodiment) 221n formed to be embedded in the substrate 210, and photoelectric conversion of received light It has a first photodiode 220 (PDSL) having a conversion function and a charge storage function.
  • PDSL first photodiode 220
  • the embedded photodiode portion 200D is formed to be embedded in the substrate 210 so as to be parallel to the first photodiode 220 (PDSL) with the second conductive (p-type) separation layer 230 interposed therebetween.
  • the second photodiode 240-1 (PDLS1) and 240-2 (PDLS2) including an n-layer (first conductive type semiconductor layer) 241 and having a photoelectric conversion function of received light and a charge storage function are included.
  • the embedded photodiode portion 200D is a side (in a direction orthogonal to the normal to the substrate 210 of the first photodiode 220 (PDSL) and the second photodiodes 240-1 (PDLS1) and 240-2 (PDLS2).
  • Second conductive type (p-type) separation layers 231, 232, 233, and 234 are formed in the boundary portion of the n layer.
  • the first photodiode 220 (PDSL) is a second conductive (p-type) separation layer formed on the side (boundary of n layers) in the direction orthogonal to the normal to the substrate 210. It is formed between 231 and the p-type separation layer 232.
  • the first and second photodiodes 240-1 are formed of p-type isolation layer 232 and p-type isolation layer 233 formed on the side (boundary of n layer) in the direction orthogonal to the normal to substrate 210. It is formed between.
  • the second photodiode 240-2 (PDLS 2) is formed of p-type isolation layer 231 and p-type isolation layer 234 formed on the side (boundary of n layer) in the direction orthogonal to the normal to substrate 210. It is formed between.
  • the opening AP1 of the light receiving area of the first photodiode PDSL is larger than the opening AP2 (AP1> AP2) of the light receiving area of the second photodiodes PDLS1 and PDL2, and the first photodiode
  • the impurity concentration DN1 of the n-layer 221n of PDSL is thinner than the impurity concentration DN2 (DN1 ⁇ DN2) of the n-layers 241n-1 and 241n-2 of the second photodiodes PDLS1 and PDLS2.
  • the same effect as the first and second embodiments described above can be obtained. Further, by providing a plurality of second photodiodes PDLS and second transfer transistors TGLS, it becomes possible to adopt, for example, a phase difference detection system for obtaining phase difference information of autofocus (AF). As a result, it is possible to acquire phase difference information in the horizontal (left and right), vertical (upper and lower) directions, and in the oblique direction.
  • AF autofocus
  • This phase difference detection function is based on the so-called pupil division phase difference method.
  • the pupil division phase difference method a passing light beam of the imaging lens is pupil-divided to form a pair of divided images, and the pattern shift (phase shift amount) is detected to detect the defocus amount of the imaging lens.
  • FIG. 21 is a view showing a configuration example of a pixel unit and a variable capacity unit according to a sixth embodiment of the present invention.
  • the image PXLE of the sixth embodiment is different from the pixel PXLA of the second embodiment and the pixel PXLD of the fifth embodiment as follows.
  • the pixel PXLE is provided with four second photodiodes PDLS and four second transfer transistors TGLS-Tr.
  • the pixel PXLE includes a first second photodiode PDLS1, a second second photodiode PDLS2, a third second photodiode PDLS3, a fourth second photodiode PDLS4, a first A second transfer transistor TGLS1-Tr, a second transfer transistor TGLS2-Tr, a third transfer transistor TGLS3-Tr, and a second transfer transistor TGLS4-Tr.
  • the first second transfer transistor TGLS1-Tr is connected between the first second photodiode PDLS1 and the output node ND21
  • the second second transfer transistor TGLS2-Tr is It is connected between the 2nd 2nd photo-diode PDLS2 and output side node ND21
  • the third second transfer transistor TGLS3-Tr is connected between the third second photodiode PDLS3 and the output side node ND22
  • the fourth second transfer transistor TGLS4-Tr is the fourth second Between the photodiode PDLS4 and the output node ND22.
  • Output side node ND21 of the first second transfer transistor TGLS1-Tr and the second second transfer transistor TGLS2-Tr and the third second transfer transistor TGLS3-Tr and the third second transfer transistor TGLS3 The output side node ND22 of ⁇ Tr is connected, and the connection point thereof is connected with the capacitor C82 of the capacitance variable section 80A, and is connected with one end of the switching transistor SW82-Tr.
  • phase difference detection for obtaining phase difference information of autofocus (AF).
  • AF autofocus
  • FIG. 22 is a diagram for describing an arrangement example of the first photodiode and the four second photodiodes in the pixel PXLE of the sixth embodiment.
  • the pixel PXLE of the sixth embodiment is formed in a rectangular RCT, including, for example, the first photodiode PDSL, and the second photodiodes PDLS1 to PDLS4 corresponding to the four corners of the first photodiode PDSL, respectively.
  • Second transfer transistors TGLS1-Tr to TGLS4-Tr are arranged.
  • the pixel PXLE has a first corner CRN1 at the upper left corner, a second corner CRN2 at the upper right corner, a third corner CRN3 at the lower left corner, and a third corner CRN3 at the lower right corner. It has four corners CRN4.
  • a first second photodiode PDLS1 and a first second transfer transistor TGLS1-Tr are disposed in a first corner CRN1.
  • a second second photodiode PDLS2 and a second transfer transistor TGLS2-Tr are disposed at the second corner CRN2.
  • a third second photodiode PDLS3 and a third second transfer transistor TGLS3-Tr are disposed in the third corner CRN3.
  • a fourth second photodiode PDLS4 and a fourth second transfer transistor TGLS4-Tr are disposed at the fourth corner CRN4.
  • the reading unit 70 includes a first photodiode PDSL, a first second photodiode PDLS1, a second second photodiode PDLS2, a third second photodiode PDLS3, And at least one of a wide dynamic range forming function and a phase difference detecting function of detecting a phase difference is read out by combining the stored charge reading process for the fourth and second photodiodes PDLS4. It is possible.
  • four second photodiodes PDLS and four second transfer transistors TGLS are provided, as well as the same effects as the effects of the first and second embodiments can be obtained.
  • it can be adopted as a phase difference detection system for obtaining phase difference information of autofocus (AF), and it becomes possible to obtain phase difference information in horizontal (left and right), vertical (upper and lower) directions and oblique directions.
  • FIG. 23 is a view showing an example of the layout of the pixel section and the variable capacity section according to the seventh embodiment of the present invention.
  • FIG. 24 is a diagram showing a basic layout pattern of each pixel when the pixel portion of FIG. 23 is viewed from the back side.
  • FIGS. 23 and 24 show an example in which four pixels are arranged in a 2 ⁇ 2 matrix to simplify the drawings.
  • a plurality of pixels PXLF are arranged in a matrix, and one floating diffusion FD is divided into a second photodiode PDLS of a plurality of adjacent pixels and a second transfer transistor TGLS. It has a pixel sharing structure shared by -Tr.
  • the pixel PXLF has four corners, a first corner CRN1 at the upper left corner, a second corner CRN2 at the upper right corner, a third corner CRN3 at the lower left corner, and a lower right corner in FIG. It has a fourth corner CRN4.
  • a first second photodiode PDLS1 and a first second transfer transistor TGLS1-Tr are disposed in a first corner CRN1.
  • a second second photodiode PDLS2 and a second transfer transistor TGLS2-Tr are disposed at the second corner CRN2.
  • a third second photodiode PDLS3 and a third second transfer transistor TGLS3-Tr are disposed in the third corner CRN3.
  • a fourth second photodiode PDLS4 and a fourth second transfer transistor TGLS4-Tr are disposed at the fourth corner CRN4.
  • the first second photodiode PDLS1 and the first second transfer transistor TGLS1-Tr of each pixel PXLF are the second of the pixels adjacent on the left side in the column direction.
  • one floating diffusion FD is shared with at least one of the fourth second photodiode PDLS4 and the fourth second transfer transistor TGLS4-Tr of the adjacent pixel on the upper left side.
  • the second second photodiode PDLS2 and the second transfer transistor TGLS2-Tr of each pixel PXLF are the first second photodiode PDLS1 of the pixel adjacent to the right in the column direction and the first second Transfer transistor TGLS1-Tr, the fourth second photodiode PDLS4 of the pixel adjacent to the upper side in the row direction and the fourth second transfer transistor TGLS4-Tr, and the third third of the pixel adjacent to the upper right side.
  • One floating diffusion FD is shared with at least one of the second photodiode PDLS3 and the third second transfer transistor TGLS3-Tr.
  • the third second photodiode PDLS3 and the third transfer transistor TGLS3-Tr of each pixel PXLF are the fourth second photodiode PDLS4 and the fourth second pixel of the pixel adjacent on the left side in the column direction.
  • One floating diffusion FD is shared with at least one of the second photodiode PDLS2 and the second transfer transistor TGLS2-Tr.
  • the fourth second photodiode PDLS4 and the fourth second transfer transistor TGLS4-Tr of each pixel PXLF are the third second photodiode PDLS3 of the pixel adjacent to the right in the column direction and the third second Transfer transistor TGLS3-Tr, the second second photodiode PDLS2 and second second transfer transistor TGLS2-Tr of the adjacent pixel on the lower side in the row direction, and the first of the adjacent pixel on the lower right side.
  • One floating diffusion FD is shared with at least one of the second photodiode PDLS1 and the first second transfer transistor TGLS1-Tr.
  • the first pixel PXLF1, the second pixel PXLF2, the third pixel PXLF3, and the fourth pixel PXLF4 are arranged in a matrix.
  • Transfer transistor TGLS2-Tr, third second photodiode PDLS3 and third second transfer transistor TGLS3-Tr of third pixel PXLF3, and fourth second photodiode of fourth pixel PXLF4 The PDLS 4 and the fourth second transfer transistor TGLS 4 -Tr share one floating diffusion FD.
  • the reading unit 70 includes the first photodiode PDSL1 of the first pixel PXLF1, the first second photodiode PDLS1 of the first pixel PXLF1, and the second pixel PXLF2.
  • the third second photodiode PDLS3 for the third pixel PXLF3, and the fourth second photodiode PDLS4 for the fourth pixel PXLF4 Thus, it is possible to perform readout that exhibits at least one of the wide dynamic range forming function and the phase difference detecting function of detecting the phase difference.
  • FIG. 25 is a chart showing an outline of a read mode that exhibits the wide dynamic range forming function and the phase difference detection function according to the seventh embodiment.
  • Non-wide dynamic range mode Non-wide dynamic range mode
  • HDR Wide dynamic range mode
  • PDAF first phase difference detection mode
  • PDAF Second phase difference detection mode
  • PDAF Third phase difference detection mode
  • Extra-HDR special wide dynamic range mode
  • the read operation according to the conversion gain is basically The read operation is performed in accordance with the conversion gain in the first embodiment described with reference to FIG.
  • the readout unit 70 performs the first conversion gain mode readout in which the pixel signal is read out with the first conversion gain corresponding to the first capacitance set by the capacitance variable unit 80A in one readout period. It is possible to perform at least one of the second conversion gain mode readout in which the pixel signal is read out with the second conversion gain according to the second capacity set by the capacity variable unit 80A.
  • Non-wide dynamic range mode In this non-wide dynamic range mode (Non-HDR), it is not possible to exhibit the wide dynamic range function and the phase difference detection function.
  • the switching transistor SW82-Tr of the capacitance variable section 80A is held in the on state, and the first photodiode PDSL, the first second photodiode PDLS1, the second photodiode PDLS2, the third second Stored in the photodiode PDLS3 and the fourth second photodiode PDLS4 are simultaneously transferred in parallel to the floating diffusion FD, and the second conversion gain readout of low conversion gain (LCG) is performed, and the first readout A processing signal Sig1 is obtained.
  • LCG low conversion gain
  • the floating diffusion FD is generated by the capacity variable unit 80A at least after the reset period in order to obtain the first first read processing signal Sig1.
  • the first first conversion gain mode readout is performed in the first readout period following the reset period, and the capacity of the floating diffusion FD is held in the first capacity corresponding to the first conversion gain (HCG).
  • the transfer processing of the first transfer period is performed by the first transfer transistor TGSL-Tr after the 1 read out period, and the second first conversion gain mode readout is performed in the second read period after the first transfer period.
  • the capacity of the floating diffusion FD is made to correspond to the second conversion gain (LCG) by the capacity variable unit 80A at least after the reset period.
  • the second capacitor including the capacitance of the capacitor C82 is held.
  • the first second conversion gain mode readout is performed in the third readout period following the reset period, and the capacity of the floating diffusion FD is held in the second capacity corresponding to the second conversion gain (LCG).
  • Second transfer transistor TGLS1-Tr, second second transfer transistor TGLS2-Tr, third second transfer transistor TGLS3-Tr, and fourth second transfer transistor after the third read period The transfer process of the second transfer period is performed by the transistor TGLS4-Tr, and the second second conversion gain mode read is performed in the fourth read period after the second transfer period.
  • the first second read processing signal Sig2 is applied as the first wide dynamic range signal HDRSig.
  • the dynamic range is 103 dB and the storage capacity (LFWC) is, for example, equivalent to 150 Ke, so that sufficient saturation capacity can be obtained, and sufficient dynamic range expansion can be achieved. It becomes possible.
  • FIGS. 27A to 27F are timing charts of the read operation in the first phase difference detection mode (PDAF (V)) according to the seventh embodiment.
  • the capacitance of the floating diffusion FD is held at the first capacitance corresponding to the first conversion gain (HCG) by the capacitance variable unit 80A at least after the reset period. Then, the first first conversion gain mode readout is performed in the first readout period following the reset period, and the capacity of the floating diffusion FD is held in the first capacity corresponding to the first conversion gain (HCG).
  • the transfer processing of the first transfer period is performed by the first transfer transistor TGSL-Tr after the 1 read out period, and the second first conversion gain mode readout is performed in the second read period after the first transfer period.
  • phase difference signal can be read out by performing two readings without implementing this mode.
  • the capacitance of the floating diffusion FD is converted to the second conversion gain by the capacity variable unit 80A at least after the reset period in order to obtain the second second read processing signal Sig2.
  • the second capacitor including the capacitance of the capacitor C 82 corresponding to (LCG) is held.
  • the first second conversion gain mode readout is performed in the third readout period following the reset period, and the capacity of the floating diffusion FD is held in the second capacity corresponding to the second conversion gain (LCG).
  • Transfer processing of the first second transfer transistor TGLS1-Tr and the second transfer transistor TGLS2-Tr after the third read period, and the fourth read period after the second transfer period is performed in the fourth read period. 2. Perform second conversion gain mode readout.
  • the capacitance of the floating diffusion FD is converted to the second conversion gain by the capacity variable unit 80A at least after the reset period in order to obtain the third second read processing signal Sig3.
  • the second capacitor including the capacitance of the capacitor C 82 corresponding to (LCG) is held.
  • the first second conversion gain mode readout is performed in the fifth readout period following the reset period, and the capacitance of the floating diffusion FD is held in the second capacitance corresponding to the second conversion gain (LCG).
  • the transfer processing of the third transfer transistor TGLS3-Tr and the fourth transfer transistor TGLS4-Tr after the fifth read period is performed, and the sixth read period after the second transfer period is performed in the sixth read period. 2. Perform second conversion gain mode readout.
  • the addition signal of the second read processing signal Sig2 and the third read processing signal Sig3 as the second wide dynamic range conversion signal HDRSig Apply (Sig2 + Sig3).
  • the dynamic range is 103 dB
  • the storage capacity (LFWC) is, for example, equivalent to 150 Ke, sufficient saturation capacity can be obtained, and sufficient dynamic range Can be expanded.
  • FIGS. 28A to 28F are timing charts of the read operation in the second phase difference detection mode (PDAF (H)) according to the seventh embodiment.
  • the capacitance of the floating diffusion FD is held at the first capacitance corresponding to the first conversion gain (HCG) by the capacitance variable unit 80A at least after the reset period. Then, the first first conversion gain mode readout is performed in the first readout period following the reset period, and the capacity of the floating diffusion FD is held in the first capacity corresponding to the first conversion gain (HCG).
  • the transfer processing of the first transfer period is performed by the first transfer transistor TGSL-Tr after the 1 read out period, and the second first conversion gain mode readout is performed in the second read period after the first transfer period.
  • the capacity of the floating diffusion FD is converted to the second conversion gain by the capacity variable unit 80A at least after the reset period.
  • the second capacitor including the capacitance of the capacitor C 82 corresponding to (LCG) is held.
  • the first second conversion gain mode readout is performed in the third readout period following the reset period, and the capacity of the floating diffusion FD is held in the second capacity corresponding to the second conversion gain (LCG).
  • Transfer processing of the first second transfer transistor TGLS1-Tr and the third transfer transistor TGLS3-Tr after the third read period, and the fourth read period after the second transfer period is performed. 2. Perform second conversion gain mode readout.
  • the capacity of the floating diffusion is converted to the second conversion gain (the capacity conversion unit 80A at least after the reset period.
  • the second capacitor including the capacitance of the capacitor C 82 corresponding to LCG) is held.
  • the first second conversion gain mode readout is performed in the fifth readout period following the reset period, and the capacitance of the floating diffusion FD is held in the second capacitance corresponding to the second conversion gain (LCG).
  • Transfer processing of the second transfer transistor TGLS2-Tr and the fourth transfer transistor TGLS4-Tr after the fifth read period is performed, and the sixth read period after the second transfer period is performed in the sixth read period. 2. Perform second conversion gain mode readout.
  • a difference between the fourth read processing signal Sig2 and the fifth read processing signal Sig3 Apply the signal (Sig2-Sig3).
  • the addition signal of the fourth read processing signal Sig2 and the fifth read processing signal Sig3 as the third wide dynamic range conversion signal HDRSig Apply (Sig2 + Sig3).
  • the dynamic range is 103 dB
  • the storage capacity (LFWC) is 150 Ke
  • sufficient saturation capacity can be obtained
  • sufficient dynamic range expansion is achieved. It is possible to
  • FIGS. 29A to 29F are timing charts of the read operation in the third phase difference detection mode (PDAF (D)) according to the seventh embodiment.
  • the capacitance of the floating diffusion FD is held at the first capacitance corresponding to the first conversion gain (HCG) by the capacitance variable unit 80A at least after the reset period. Then, the first first conversion gain mode readout is performed in the first readout period following the reset period, and the capacity of the floating diffusion FD is held in the first capacity corresponding to the first conversion gain (HCG).
  • the transfer processing of the first transfer period is performed by the first transfer transistor TGLS1-Tr after the 1 read out period, and the second first conversion gain mode readout is performed in the second read out period after the first transfer period.
  • the capacity of the floating diffusion FD is converted to the second conversion gain by the capacity variable unit 80A at least after the reset period.
  • the second capacitor including the capacitance of the capacitor C 82 corresponding to (LCG) is held.
  • the first second conversion gain mode readout is performed in the third readout period following the reset period, and the capacity of the floating diffusion FD is held in the second capacity corresponding to the second conversion gain (LCG).
  • Transfer processing of the first second transfer transistor TGLS1-Tr and the fourth second transfer transistor TGLS4-Tr after the third read period, and the fourth read period after the second transfer period is performed. 2. Perform second conversion gain mode readout.
  • the capacity of the floating diffusion FD is changed to the second conversion gain by the capacity variable unit 80A at least after the reset period.
  • the second capacitor including the capacitance of the capacitor C 82 corresponding to (LCG) is held.
  • the first second conversion gain mode readout is performed in the fifth readout period following the reset period, and the capacitance of the floating diffusion FD is held in the second capacitance corresponding to the second conversion gain (LCG).
  • Transfer processing of the second transfer transistor TGLS2-Tr and the third transfer transistor TGLS3-Tr after the fifth read period is performed, and the sixth read period after the second transfer period is performed in the sixth read period. 2. Perform second conversion gain mode readout.
  • a difference between the sixth second read processing signal Sig2 and the seventh second read processing signal Sig3 as the third phase difference detection signal PDAFSig Apply the signal (Sig2-Sig3).
  • the dynamic range is 103 dB and the storage capacity (LFWC) is equivalent to, for example, 150 Ke, sufficient saturation capacity can be obtained, and sufficient dynamic range Can be expanded.
  • LFWC storage capacity
  • FIGS. 30A to 30F show timing charts of the read operation in the special wide dynamic range mode (Extra-HDR) according to the seventh embodiment.
  • the capacity variable unit 80A is at least after the reset period in order to obtain the fifth first read processing signal Sig1.
  • the capacitance of the floating diffusion FD is held at the first capacitance corresponding to the first conversion gain (HCG).
  • the first first conversion gain mode readout is performed in the first readout period following the reset period, and the capacity of the floating diffusion FD is held in the first capacity corresponding to the first conversion gain (HCG).
  • the transfer processing of the first transfer period is performed by the first transfer transistor TGLS1-Tr after the 1 read out period, and the second first conversion gain mode readout is performed in the second read out period after the first transfer period.
  • the capacity of the floating diffusion FD is changed to the second conversion gain (LCG) by the capacity variable unit 80A at least after the reset period. And the second capacitor including the capacitance of the capacitor C82 corresponding to. Then, the first second conversion gain mode readout is performed in the third readout period following the reset period, and the capacity of the floating diffusion FD is held in the second capacity corresponding to the second conversion gain (LCG).
  • the capacity of the floating diffusion FD is changed by the second variable gain (LCG) by the capacity variable unit 80A at least after the reset period. And the second capacitor including the capacitance of the capacitor C82 corresponding to. Then, the first second conversion gain mode readout is performed in the fifth readout period following the reset period, and the capacitance of the floating diffusion FD is held in the second capacitance corresponding to the second conversion gain (LCG).
  • the transfer processing of the fourth second transfer transistor TGLS4-Tr after the read out period 5 is performed, and the second conversion gain mode read out is performed in the sixth read out period after the second transfer period. In this case, it is preferable to lower the sensitivity of the fourth second photodiode PDLS4. For example, the accumulation period may be shortened or dimmed.
  • the dynamic range is 108 dB
  • the storage capacity (LFWC) is equivalent to, for example, 250 Ke, sufficient saturation capacity can be obtained, and sufficient dynamic range expansion is achieved. It is possible to
  • the first photodiode PDSL1 of the first pixel PXLF1, the first second photodiode PDLS1 of the first pixel PXLF1, and the second of the second pixel PXLF2 At least wide dynamic by combination of stored charge readout processing for the second photodiode PDLS2, the third second photodiode PDLS3 of the third pixel PXLF3, and the fourth second photodiode PDLS4 of the fourth pixel PXLF4. It is possible to perform readout that exhibits at least one of the ranging function and the phase difference detection function that detects the phase difference.
  • FIG. 31 is a view showing sensitivity characteristics of the first photodiode PDSL and the second photodiode PDLS in each readout mode according to the seventh embodiment of the present invention.
  • 32 (A) and 32 (B) show a wide dynamic ranged mode (HDR), a third phase difference detection mode (PDAF (D)), and a special wide dynamic range according to the seventh embodiment of the present invention. It is a figure which shows the linearized sensitivity characteristic of range-ized mode (Extra-HDR).
  • FIG. 32A shows the input / output characteristic of the signal
  • FIG. 32B shows the SNR characteristic.
  • the dynamic ranged mode (HDR) and the third phase difference detection mode (PDAF (D)) are improved by about 10 dB, and In the wide dynamic range mode (Extra-HDR), it is understood that the improvement is further 5 dB.
  • four second photodiodes PDLS and four second transfer transistors TGLS are provided, as well as the same effects as the effects of the first and second embodiments can be obtained.
  • it can be adopted as a phase difference detection system for obtaining phase difference information of autofocus (AF), and it becomes possible to obtain phase difference information in horizontal (left and right), vertical (upper and lower) and diagonal directions.
  • FIGS. 33A to 33C show only the phase difference detection mode (PDAF), the read operation in the other mode is applicable.
  • FIG. 33 (A) shows an outline of the read operation of the first phase difference detection mode (PDAF (V))
  • FIG. 33 (B) shows a second phase difference detection mode (PDAF (H))
  • FIG. 33C shows an outline of the readout operation of the third phase difference detection mode (PDAF (D)).
  • FIG. 34 is a diagram for describing an arrangement example of the first photodiode and the eight second photodiodes in the pixel of the eighth embodiment.
  • the pixel PXLG of the eighth embodiment is different from the pixel PXLE of FIG. 22 in having eight second photodiodes PDLS (1 to 8).
  • Pixel PXLG is formed in a rectangular RCT including, for example, a first photodiode PDSL, and second photodiodes PDLS1 to PDLS8 (second transfer transistors TGLS1-corresponding to the four corners of the first photodiode PDSL, respectively). Tr to TGLS8-Tr) are arranged.
  • the pixel PXLG has, as the four corners, the first corner CRN1 at the upper left corner, the second corner CRN2 at the upper right corner, the third corner CRN3 at the lower left corner, and the four corners as in the example of FIG. It has a fourth corner CRN4 in the lower right corner.
  • the first second photodiode PDLS1 and the first second transfer transistor TGLS1-Tr, and the second second photo are formed so as to form a pair in the first corner CRN1.
  • a diode PDLS2 and a second transfer transistor TGLS2-Tr are disposed.
  • the third second photodiode PDLS3 and the third second transfer transistor TGLS3-Tr, and the fourth second photodiode PDSL4 and the fourth second photodiode PDSL4 and the fourth second photodiode PDSL4 and the fourth second photodiode PDSL4 and the fourth second photodiode PDSL4 and the fourth transfer transistor TGLS3-Tr form a pair at the second corner.
  • the second transfer transistor TGLS4-Tr is disposed.
  • the fifth second photodiode PDLS5 and the fifth second transfer transistor TGLS5-Tr, and the sixth second photodiode PDLS6 and the fifth second photodiode PDLS5 are formed so as to form a pair at the third corner CRN3.
  • Six second transfer transistors TGLS6-Tr are disposed.
  • Eight second transfer transistors TGLS8-Tr are disposed.
  • the reading unit 70 includes a first photodiode PDSL, a first second photodiode PDLS1, a second second photodiode PDLS2, a third second photodiode PDLS3, Fourth Second Photodiode PDLS4, Fifth Second Photodiode PDLS5, Sixth Second Photodiode PDLS6, Seventh Second Photodiode PDLS7, and Eighth Second Photodiode
  • a first photodiode PDSL a first second photodiode PDLS1, a second second photodiode PDLS2, a third second photodiode PDLS3, Fourth Second Photodiode PDLS4, Fifth Second Photodiode PDLS5, Sixth Second Photodiode PDLS6, Seventh Second Photodiode PDLS7, and Eighth Second Photodiode
  • втори ⁇ ество eight second photodiodes PDLS and eight second transfer transistors TGLS are provided, as well as obtaining the same effects as the effects of the first and second embodiments.
  • a phase difference detection system for obtaining phase difference information of autofocus (AF), and it becomes possible to obtain phase difference information in horizontal (left and right), vertical (upper and lower) directions and oblique directions.
  • FIG. 35 is a simplified cross-sectional view showing another configuration example of the embedded first photodiode and the second photodiode according to the present embodiment shown in FIG.
  • the pixel structure is not limited thereto. Instead, for example, as shown in FIG. 35, the junction portion 250 and the storage region 260 can be stacked on the photoelectric conversion region to adopt a more compact structure.
  • the n layer (first conductive type semiconductor layer) 221n has a three-layer structure in the normal direction of the substrate 210 (the Z direction of the orthogonal coordinate system in the figure). It is configured to have.
  • an n-- layer 2214 is formed on the first substrate surface 211 side
  • an n-layer 2215 is formed on a part of the n--layer 2214 on the second substrate surface 212 side.
  • An n layer 2216 is formed on the second substrate surface 212 side.
  • ap layer 2217 is formed in parallel to the n ⁇ layer 2215 on the second substrate surface 212 side of the n ⁇ layer 2214, and ap layer 2218 and an n + layer 2219 are formed on the second substrate surface 212 side of the p layer 2217 It is done.
  • the n layer (first conductivity type semiconductor layer) 241n has a single-layer structure in the normal direction of the substrate 210 (the Z direction of the orthogonal coordinate system in the figure). It is configured to have. In the present example, the n layer 2413 is formed.
  • the p-layer (second conductive type semiconductor layer) 231p is configured to have three structures in the normal direction of the substrate 210 (the Z direction of the orthogonal coordinate system in the figure). ing.
  • ap layer 2311 is formed on the first substrate surface 211 side
  • ap ⁇ layer 2312 is formed on the second substrate surface 212 side of the p layer 2311.
  • This p ⁇ layer 2312 is formed on the second substrate surface 212 side
  • the p layer 2313 is formed on the
  • the p-layer (second conductivity type semiconductor layer) 232p has a two-layer structure in the normal direction of the substrate 210 (the Z direction of the orthogonal coordinate system in the figure). It is done.
  • the p layer 2321 is formed on the first substrate surface 211 side
  • the p + layer 2323 is formed on the second substrate surface 212 side of the p layer 2321.
  • the p-layer (second conductive type semiconductor layer) 233p has a three-layer structure in the normal direction of the substrate 210 (the Z direction of the orthogonal coordinate system in the figure). It is done.
  • the p layer 2331 is formed on the first substrate surface 211 side
  • the p ⁇ layer 2332 is formed on the second substrate surface 212 side of the p layer 2331.
  • the p ⁇ layer 2332 is formed on the second substrate surface 212 side
  • the p layer 2333 is formed on the ing.
  • an n + layer 2219 is formed over the p layer 2217, the p + layer 2323, and the n layer 2413.
  • This configuration is an example, and may have another stacked structure.
  • FIGS. 36A and 36B are diagrams for explaining that the solid-state imaging device according to the embodiment of the present invention can be applied to both a front side illumination type image sensor and a rear side illumination type image sensor. is there.
  • FIG. 36A shows a simplified configuration of the front side illumination type image sensor
  • FIG. 36B shows a simplified configuration of the back side illumination type image sensor.
  • reference numeral 91 denotes a microlens array
  • 92 denotes a color filter group
  • 93 denotes a wiring layer
  • 94 denotes a silicon substrate.
  • the solid-state imaging device 10 includes: It is applicable to both front side illuminated image sensor (FSI) and back side illuminated image sensor (BSI).
  • FSI front side illuminated image sensor
  • BI back side illuminated image sensor
  • the solid-state imaging devices 10, 10A to 10G described above can be applied as imaging devices to electronic devices such as digital cameras, video cameras, portable terminals, surveillance cameras, and medical endoscope cameras.
  • FIG. 37 is a view showing an example of the configuration of an electronic apparatus equipped with a camera system to which the solid-state imaging device according to the embodiment of the present invention is applied.
  • the electronic device 100 has the CMOS image sensor 110 to which the solid-state imaging device 10, 10A to 10G according to the present embodiment can be applied. Further, the electronic device 100 has an optical system (lens or the like) 120 for guiding incident light to the pixel area of the CMOS image sensor 110 (forming an object image).
  • the electronic device 100 includes a signal processing circuit (PRC) 130 that processes an output signal of the CMOS image sensor 110.
  • PRC signal processing circuit
  • the signal processing circuit 130 performs predetermined signal processing on the output signal of the CMOS image sensor 110.
  • the image signal processed by the signal processing circuit 130 can be displayed as a moving image on a monitor including a liquid crystal display or the like, or can be output to a printer, or can be recorded directly on a recording medium such as a memory card. Is possible.
  • CMOS image sensor 110 As described above, by mounting the above-described solid-state imaging devices 10 and 10A to 10G as the CMOS image sensor 110, it is possible to provide a high-performance, small-sized, low-cost camera system. And, electronic equipment such as surveillance cameras, medical endoscope cameras, etc. used for applications where restrictions on the mounting size, number of connectable cables, cable length, installation height etc. are required for camera installation requirements Can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

画素ＰＸＬは飽和容量比および感度比が異なる第１のフォトダイオードＰＤＳＬおよび第２のフォトダイオードＰＳＬＳ、各フォトダイオードの蓄積電荷をフローティングディフュージョンＦＤに転送する転送トラジスタＴＧＳＬ－Ｔｒ、ＴＧＬＳ－Ｔｒ、並びに、フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部８０を含んで構成されている。第１のフォトダイオードＰＤＳＬの第１の飽和容量は第２のフォトダイオードＰＤＬＳの第２の飽和容量より小さく、第１のフォトダイオードＰＤＳＬの第１の感度は第２のフォトダイオードＰＤＬＳの第２の感度より大きい。この構成により、広ダイナミックレンジ化を実現しつつ、読み出しノイズの影響を防止でき、ひいては画質を向上させることが可能となる。

Description

固体撮像装置、固体撮像装置の駆動方法、および電子機器
　本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
　光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
　ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
　ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）方向へと読み出すような列並列出力型が主流である。
　ところで、特性向上のため、広ダイナミックレンジを持つ高画質のＣＭＯＳイメージセンサを実現する方法が種々提案されている（たとえば特許文献１参照）。
　特許文献１には、短い露光時間による高照度側に対応した撮像と長い露光時間による低照度に対応した撮像の異なる２回以上の露光時間に分割する広ダイナミックレンジ化技術が開示されている。
　また、特許文献１には、フローティングディフュージョンＦＤの容量を可変とした広ダイナミックレンジ化技術が開示されている。
　ところが、特許文献１に開示された広ダイナミックレンジ化技術では、低照度の撮像と高照度の撮像を異なる時刻（期間）において行っていることから、複数回の露光により得られる信号を用いることとなるため、画像にずれが生じ、動体歪みが発生し、動画の画質を損なうという不利益がある。
　そこで、各画素に感度の異なる２つのフォトダイオード（ＰＤ）を配置することにより、感度の異なる２つの画像データを得る固体撮像装置が提案されている（たとえば非特許文献１参照）。
　図１は、非特許文献１に記載されたＣＭＯＳイメージセンサの画素の構成を示す図である。
　図２（Ａ）～（Ｅ）は、図１の画素の読み出しタイミングを示す図である。
　図１の画素は、感度、飽和容量の小さいスモールフォトダイオード（光電変換素子）ＳＰＤ、および感度、飽和容量の大きいラージフォトダイオードＬＰＤを有する。
　スモールフォトダイオードＳＰＤに対応してスモール用転送トランジスタＴＧＳ、スモール用フローティングディフュージョン（浮遊拡散層）ＦＤＳが設けられ、ラージフォトダイオードＬＰＤに対応してラージ用転送トランジスタＴＧＬ、ラージ用フローティングディフュージョンＦＤＬが設けられている。
　スモール用フローティングディフュージョンＦＤＳとラージ用フローティングディフュージョンＦＤＬとの間は、接続切り替えトランジスタＴＤＦＤにより接続されている。
　スモール用フローティングディフュージョンＦＤＳとリセット電位ｖｒｆｄとの間にリセットトランジスタＴＲＳＴが接続されている。
　そして、ソースフォロワトランジスタＴＳＦと選択トランジスタＴＳＥＬが、電源線ＶＤＤと垂直信号線ｖｐｉｘとの間に直列に接続されており、ソースフォロワトランジスタＴＳＦのゲートにはラージ用ローティングディフュージョンＦＤＬが接続されている。
　図１の画素において、低変換利得（ＬＣＧ）は、接続切り替えトランジスタＴＤＦＤを導通状態にすることにより得られる。この場合、ソースフォロワトランジスタＴＳＦのゲートの等価的容量が増加する。高変換利得（ＨＣＧ）は、接続切り替えトランジスタＴＤＦＤを非導通状態にすることにより得られる。
　図１の画素において、ラージフォトダイオードＬＰＤは、低変換利得（ＬＣＧ）および高変換利得（ＨＣＧ）の両方の読み出しに用いることができ、スモールフォトダイオードＳＰＤは低変換利得（ＬＣＧ）の読み出しのみ可能である。
特開２０００－１６５７５４号公報
Ｔ．　Ｗｉｌｌａｓｓｅｎ，　ｅｔ　ａｌ．，　"Ａ　１２８０ｘ１０８０　４．２μｍ　Ｓｐｌｉｔ－Ｄｉｏｄｅ　Ｐｉｘｅｌ　ＨＤＲ　Ｓｅｎｓｏｒ　ｉｎ　１１０ｎｍ　ＢＳＩ　ＣＭＯＳ　Ｐｒｏｃｅｓｓ"　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｉｍａｇｅ　Ｓｅｎｓｏｒ　Ｗｏｒｋｓｈｏｐ（ＩＩＳＷ），　８－１１　Ｊｕｎｅ，　２０１５，　Ｖａａｌｓ，　Ｎｅｔｈｅｒｌａｎｄｓ．
　ところが、非特許文献１に開示された広ダイナミックレンジ化技術では、感度の大きいフォトダイオードＬＰＤを用いて暗信号（低照度時の信号）を読み出す場合、フローティングディフュージョンＦＤの容量は、全信号を読み出すためにより大きくある必要があるが、フローティングディフュージョンＦＤの容量が大きいために、読み出しノイズが悪化する。
　一方、大きなフォトダイオードＬＰＤ用の小さなフローティングディフュージョンＦＤの容量は読み出しノイズを小さくすることができるが、他のフォトダイオードＰＤ読み出しのＳＮＲギャップは悪化する。
　本発明は、広ダイナミックレンジ化を実現しつつ、読み出しノイズの影響を防止でき、ひいては画質を向上させることが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
　本発明の第１の観点の固体撮像装置は、画素が配置された画素部を有し、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第１の光電変換部と、蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第２の光電変換部と、前記第１の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第１の転送素子と、前記第２の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第２の転送素子と、前記第１の転送素子および前記第２の転送素子のうちの少なくとも一方の転送素子を通じて前記第１の光電変換部および前記第２の光電変換部のうちの少なくとも一方の光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記第１の光電変換部は、第１の飽和容量および第１の感度を有し、前記第２の光電変換部は、前記第１の飽和容量と異なる第２の飽和容量および前記第１の感度と異なる第２の感度を有する。
　本発明の第２の観点は、画素が配置された画素部を有し、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第１の光電変換部と、蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第２の光電変換部と、前記第１の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第１の転送素子と、前記第２の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第２の転送素子と、前記第１の転送素子および前記第２の転送素子のうちの少なくとも一方の転送素子を通じて前記第１の光電変換部および前記第２の光電変換部のうちの少なくとも一方の光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、リセット期間に前記フローティングディフュージョンの電荷を排出するリセット素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記第１の光電変換部は、第１の飽和容量および第１の感度を有し、前記第２の光電変換部は、前記第１の飽和容量と異なる第２の飽和容量および前記第１の感度と異なる第２の感度を有する固体撮像装置の駆動方法であって、前記リセット素子を通じて前記フローティングディフュージョンをリセットするリセット期間後の読み出し期間にリセット状態の信号を読み出し、前記リセット期間後の前記読み出し期間後に、前記第１の転送素子または第２の転送素子を通じて前記フローティングディフュージョンに第１の飽和容量および第１の感度の前記第１の光電変換素子または第２の飽和容量および第２の感度の前記第２の光電変換部の蓄積電荷を転送する前記転送期間後の読み出し期間に、蓄積電荷に応じた信号を読み出す、読み出しスキャン期間において、一つの前記読み出し期間に、前記容量可変部により設定される第１容量に応じ第１変換利得で前記第１の光電変換部の蓄積電荷に応じた前記画素信号の読み出しを行う第１変換利得モード読み出しと、前記容量可変部により設定される第２容量に応じ第２変換利得で前記第２の光電変換部の蓄積電荷に応じた前記画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行う。
　本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、画素が配置された画素部を含み、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第１の光電変換部と、蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第２の光電変換部と、前記第１の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第１の転送素子と、前記第２の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第２の転送素子と、前記第１の転送素子および前記第２の転送素子のうちの少なくとも一方の転送素子を通じて前記第１の光電変換部および前記第２の光電変換部のうちの少なくとも一方の光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、前記第１の光電変換部は、第１の飽和容量および第１の感度を有し、前記第２の光電変換部は、前記第１の飽和容量と異なる第２の飽和容量および前記第１の感度と異なる第２の感度を有する。
　本発明によれば、広ダイナミックレンジ化を実現しつつ、読み出しノイズの影響を防止でき、ひいては画質を向上させることができる。
図１は、非特許文献１に記載されたＣＭＯＳイメージセンサの画素の構成を示す図である。 図２（Ａ）～（Ｅ）は、図１の画素の読み出しタイミングを示す図である。 図３は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。 図４は、本第１の実施形態に係る画素の一例を示す回路図である。 図５は、本発明の第１の実施形態に係る埋め込み型の第１のフォトダイオードおよび第２のフォトダイオードの電荷転送ゲート部を除く主要部の構成例を示す簡略断面図である。 図６（Ａ）および（Ｂ）は、本実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示す図である。 図７（Ａ）～（Ｃ）は、本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系の構成例を説明するための図である。 図８（Ａ）～（Ｅ）は、本第１の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の変換利得に応じた広ダイナミックレンジ化を実現する動作を説明するための図である。 図９は、本第１の実施形態に係る固体撮像装置における高利得信号および低利得信号の入出力特性を示し、フローティングディフュージョンの容量と読み出しノイズとの関係を説明するための図である。 図１０は、本第１の実施形態に係る固体撮像装置における高利得信号および低利得信号の応答特性を示す図である。 図１１は、本第１の実施形態に係る固体撮像装置における高利得信号および低利得信号のＳＮＲ特性を示す図である。 図１２は、比較例としての固体撮像装置における高利得信号および低利得信号の応答特性を示す図である。 図１３は、比較例としての固体撮像装置における高利得信号および低利得信号のＳＮＲ特性を示す図である。 図１４は、本発明の第２の実施形態に係る画素部および容量可変部の構成例を示す図である。 図１５は、本発明の第３の実施形態に係る画素部および容量可変部の構成例を示す図である。 図１６は、本発明の第４の実施形態に係る画素部および容量可変部の構成例を示す図である。 図１７は、本発明の第５の実施形態に係る画素部および容量可変部の構成例を示す図である。 図１８（Ａ）～（Ｅ）は、本第５の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の変換利得に応じた第１の読み出し動作を説明するための図である。 図１９（Ａ）～（Ｆ）は、本第５の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の変換利得に応じた第２の読み出し動作を説明するための図である。 図２０は、本発明の第５の実施形態に係る埋め込み型の第１のフォトダイオードおよび２つの第２のフォトダイオードの電荷転送ゲート部を除く主要部の構成例を示す簡略断面図である。 図２１は、本発明の第６の実施形態に係る画素部および容量可変部の構成例を示す図である。 図２２は、本第６の実施形態の画素における第１のフォトダイオードおよび４個の第２のフォトダイオードの配置例について説明するための図である。 図２３は、本発明の第７の実施形態に係る画素部および容量可変部のレイアウトの一構成例を示す図である。 図２４は、図２３の画素部を裏面側から見た各画素の基本的レイアウトパターンを示す図である。 図２５は、本第７の実施形態に係る広ダイナミックレンジ化機能および位相差検出機能を発現する読み出しモードの概要を表として示す図である。 図２６（Ａ）～（Ｅ）は、本第７の実施形態に係る広ダイナミックレンジ化モード（ＨＤＲ）における読み出し動作のタイミングチャートを示す図である。 図２７（Ａ）～（Ｆ）は、本第７の実施形態に係る第１の位相差検出化モード（ＰＤＡＦ（Ｖ））における読み出し動作のタイミングチャートを示す図である。 図２８（Ａ）～（Ｆ）は、本第７の実施形態に係る第２の位相差検出化モード（ＰＤＡＦ（Ｈ））における読み出し動作のタイミングチャートを示す図である。 図２９（Ａ）～（Ｆ）は、本第７の実施形態に係る第３の位相差検出化モード（ＰＤＡＦ（Ｄ））における読み出し動作のタイミングチャートを示す図である。 図３０（Ａ）～（Ｆ）は、本第７の実施形態に係る特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）における読み出し動作のタイミングチャートを示す図である。 図３１は、本発明の第７の実施形態に係る各読み出しモードにおける第１のフォトダイオードおよび第２のフォトダイオードの感度特性を示す図である。 図３２（Ａ）および（Ｂ）は、本発明の第７の実施形態に係る広ダイナミックレンジ化モード（ＨＤＲ）、第３の位相差検出化モード（ＰＤＡＦ（Ｄ））、および特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）の線形化した感度特性を示す図である。 図３３（Ａ）～（Ｃ）は、第６の実施形態に係る図２２の画素にも第７の実施形態の各読み出しモードの読み出し動作を同様に適用することが可能であることを説明するための図である。 図３４は、本第８の実施形態の画素における第１のフォトダイオードおよび８個の第２のフォトダイオードの配置例について説明するための図である。 図３５は、図５に示す本実施形態に係る埋め込み型の第１のフォトダイオードおよび第２のフォトダイオードの他の構成例を示す簡略断面図である。 図３６（Ａ）および（Ｂ）は、本発明の実施形態に係る固体撮像装置が、表面照射型イメージセンサと裏面照射型イメージセンサの両方に適用が可能であることを説明するための図である。 図３７は、本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
　１０，１０Ａ～１０Ｇ・・・固体撮像装置、２０，２０Ａ～２０Ｇ・・・画素部、ＰＤＳＬ・・・第１のフォトダイオード（第１の光電変換部）、ＰＤＬＳ，ＰＤＬＳ１～ＰＤＬＳ８・・・第２のフォトダイオード（第２の光電変換部）、ＴＧＳＬ－Ｔｒ・・・第１の転送トランジスタ（第１の転送素子）、ＴＧＬＳ－Ｔｒ，ＴＧＬＳ１－Ｔｒ～ＴＧＬＳ８－Ｔｒ・・・第２の転送トランジスタ（第２の転送素子）、２１０・・・半導体基板、２２０・・・第１のフォトダイオード、２４０・・・第２のフォトダイオード、３０・・・垂直走査回路、４０・・・読み出し回路、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、８０，８０Ａ～８０Ｃ・・・容量可変部、Ｃ８１，Ｃ８２・・・キャパシタ、ＳＷ８１－Ｔｒ，ＳＷ８２－Ｔｒ・・・スイッチングトランジスタ（スイッチ素子）、８１・・・第１のビンニングスイッチ、８２・・・第２のビンニングスイッチ、８３・・・オーバーフロードレイン（ＯＦＤ）ゲート、９１・・・マイクロレンズアレイ、９２・・・カラーフィルタ群、９３・・・配線層、９４・・・シリコン基板、１００・・・電子機器、１１０・・・ＣＭＯＳイメージセンサ、１２０・・・光学系、１３０・・・信号処理回路（ＰＲＣ）。
　以下、本発明の実施形態を図面に関連付けて説明する。
（第１の実施形態）
　図３は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
　本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
　この固体撮像装置１０は、図３に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
　これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
　本第１の実施形態において、固体撮像装置１０は、後で詳述するように、画素部２０に行列状に配列される各画素は、飽和容量比および感度比が異なる複数の光電変換部としてのフォトダイオードおよび各フォトダイオードの蓄積電荷をフローティングディフュージョンＦＤに転送する複数の転送素子（転送トラジスタ）を含んで構成されている。
　また、本第１の実施形態において、固体撮像装置１０は、後で詳述するように、画素部２０に行列状に配列される画素（または画素部２０）は、フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部を含んで構成されている。
　固体撮像装置１０においては、一つの電荷の蓄積期間（露光期間）後の一つの読み出し期間内の所定期間に容量可変部によりフローティングディフュージョンの容量が設定（変更）されて、この読み出し期間内に変換利得が切り替えられる。
　本第１の実施形態において、読み出し部７０は、リセット素子を通じてフローティングディフュージョンをリセットするリセット期間後の読み出し期間にリセット状態の信号を読み出し、リセット期間後の読み出し期間後に、第１の転送素子または第２の転送素子を通じてフローティングディフュージョンに第１の飽和容量および第１の感度の第１の光電変換素子または第２の飽和容量および第２の感度の第２の光電変換部の蓄積電荷を転送する転送期間後の読み出し期間に、蓄積電荷に応じた信号を読み出す、読み出しスキャンが可能である。
　そして、読み出し部７０は、一つの読み出し期間に、容量可変部により設定される第１容量に応じた第１変換利得（たとえば高利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得モード読み出しと、容量可変部により設定される第２容量に応じた第２の変換利得（たとえば低利得：ＬＣＧ）で画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行うことが可能に構成されている。
　また、本実施形態において、読み出し部７０は、一つの読み出し期間に、容量可変部により設定される第１容量に応じた第１変換利得で画素信号の読み出しを行う第１の変換利得モード読み出しと、容量可変部により設定される第２容量（第１容量と異なる）に応じた第２変換利得で画素信号の読み出しを行う第２の変換利得モード読み出しと、を行うことが可能に構成されることも可能である。
　なお、本実施形態の固体撮像装置１０は、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、一つの読み出し期間に、画素内部にて、第１の変換利得（たとえば高変換利得）モードと第２変換利得（低変換利得）モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力するダイナミックレンジが広い固体撮像素子として提供されることも可能である。
　通常の画素読み出し動作においては、読み出し部７０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われるが、第１の変換利得モード読み出し（ＨＣＧ）と第２の変換利得モード読み出し（ＬＣＧ）は、読み出しスキャン期間に行われる。
　以下、固体撮像装置１０の各部の構成および機能の概要を説明した後、画素および容量可変部の構成に関連した読み出し処理等について説明する。
（画素部２０および画素ＰＸＬの構成）
　画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
　図４は、本実施形態に係る画素の一例を示す回路図である。
　この画素ＰＸＬは、たとえば飽和容量比および感度比が異なる複数（本第１の実施形態では２）の光電変換部（光電変換素子）としてのフォトダイオードおよび各フォトダイオードの蓄積電荷をフローティングディフュージョンＦＤに転送する複数（本第１の実施形態では２）の転送素子としての転送トラジスタＴＧＳＬ－Ｔｒ、ＴＧＬＳ－Ｔｒを含んで構成されている。
　本第１の実施形態においては、各画素ＰＸＬは、第１の飽和容量および第１の感度を有する第１の光電変換部としての第１のフォトダイオードＰＤＳＬ、第１の飽和容量と異なる第２の飽和容量および第１の感度と異なる第２の感度を有する第２の光電変換部としての第２のフォトダイオードＰＤＬＳを含む。
　本第１の実施形態においては、第１の飽和容量は第２の飽和容量より小さく、第１の感度は第２の感度より大きい。たとえば第１の飽和容量は５ｋｅ程度で、第２の飽和容量は２０ｋｅ程度である。また、たとえば第１の感度は５ｋｅ／ｌｕｘ程度で、第２の感度は２５ｋｅ／ｌｕｘ程度である。
　第１のフォトダイオードＰＤＳＬに対して、第１の転送素子としての転送トランジスタＴＧＳＬ－Ｔｒが接続され、第２のフォトダイオードＰＤＬＳに対して、第２の転送素子としての転送トランジスタＴＧＬＳ－Ｔｒが接続されている。
　そして、画素ＰＸＬは、リセット素子としてのリセットトランジスタＲＳＴ－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ－Ｔｒ、および選択素子としての選択トランジスタＳＥＬ－Ｔｒをそれぞれ一つずつ有する。
　そして、画素ＰＸＬは、フローティングディフュージョンＦＤに接続され、容量変更信号ＢＩＮに応じてフローティングディフュージョンＦＤの容量を変更可能な容量可変部８０を有している。
　本第１の実施形態において、容量可変部８０は、リセットトランジスタＲＳＴ－ＴｒとフローティングディフュージョンＦＤとの間に接続されている。
　フォトダイオードＰＤＳＬ，ＰＤＬＳは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
　以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
　また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない画素を採用している場合にも有効である。
　各画素ＰＸＬにおいて、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
　フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
　埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
　埋め込み型フォトダイオードとして形成される第１のフォトダイオードＰＤＳＬおよび第２のフォトダイオードＰＤＬＳは、以下のようにして構成されている。
　第１のフォトダイオードＰＤＳＬは、第１基板面側と、第１基板面側と対向する側の第２基板面側とを有する半導体基板に対して埋め込むように形成された第１導電型（本実施形態ではｎ型）半導体層（本実施形態ではｎ層）を含み、受光した光の光電変換機能および電荷蓄積機能を有するように形成されている。
　第１のフォトダイオードＰＤＳＬの基板の法線に直交する方向における側部には第２の導電型（本実施形態ではｐ型）分離層が形成されている。
　第２のフォトダイオードＰＤＬＳは、第２導電型分離層を挟んで、第１のフォトダイオードＰＤＳＬと並列となるように、基板に対して埋め込むように形成されたｎ層（第１導電型半導体層）を含み、受光した光の光電変換機能および電荷蓄積機能を有するように形成されている。
　そして、本実施形態においては、第１のフォトダイオードＰＤＳＬの受光領域の開口部は第２のフォトダイオードＰＤＳＬの受光領域の開口部より大きく、第１のフォトダイオードＰＤＳＬのｎ層の不純物濃度は、第２のフォトダイオードＰＤＬＳのｎ層の不純物濃度より薄く形成されている。
　以上の構成により、第１のフォトダイオードＰＤＳＬは、飽和容量が第２のフォトダイオードＰＤＬＳの飽和容量より小さく、感度が第２のフォトダイオードＰＤＬＳの感度より大きい、という画素ＰＸＬの特徴的な構成が実現されている。
　また、本実施形態においては、第２のフォトダイオードＰＤＬＳが、その光電変換部において、蓄積容量（飽和容量）を増大させるために、基板の法線に直交する方向（ＸまたはＹ方向）に、ｎ層（第１導電型半導体層）と接合容量成分を持つ少なくとも一つのｐ層（第２導電型半導体層）を含むように形成されている。
（埋め込み型のフォトダイオードＰＤＳＬ，ＰＤＬＳの具体的な構成例）
　ここで、埋め込み型の第１のフォトダイオードＰＤＳＬおよび第２のフォトダイオードＰＤＬＳの具体的な構成例について図５に関連付けて説明する。
　図５は、本発明の第１の実施形態に係る埋め込み型の第１のフォトダイオードおよび第２のフォトダイオードの電荷転送ゲート部を除く主要部の構成例を示す簡略断面図である。
　なお、ここでは、埋め込み型フォトダイオード（ＰＰＤ）部分を符号２００で表す。
　図５の埋め込み型フォトダイオード（ＰＰＤ）部分２００は、光Ｌが照射される第１基板面２１１側（たとえば裏面側）と第１基板面２１１側と対向する側の第２基板面２１２側（前面側）とを有する半導体基板（以下、単に基板という）２１０を有する。
　埋め込み型フォトダイオード部分２００は、基板２１０に対して埋め込むように形成された第１導電型（本実施形態ではｎ型）半導体層（本実施形態ではｎ層）２２１ｎを含み、受光した光の光電変換機能および電荷蓄積機能を有する第１のフォトダイオード２２０（ＰＤＳＬ）を有する。
　埋め込み型フォトダイオード部分２００は、第２導電型（ｐ型）分離層２３０を挟んで、第１のフォトダイオード２２０（ＰＤＳＬ）と並列となるように、基板２１０に対して埋め込むように形成されたｎ層（第１導電型半導体層）２４１ｎを含み、受光した光の光電変換機能および電荷蓄積機能を有する第２のフォトダイオード２４０（ＰＤＬＳ）を有する。
　埋め込み型フォトダイオード部分２００は、第１のフォトダイオード２２０（ＰＤＳＬ）および第２のフォトダイオード２４０（ＰＤＬＳ）の基板２１０の法線に直交する方向における側部（ｎ層の境界部）には第２の導電型（ｐ型）分離層２３１，２３２，２３３が形成されている。
　図５の例では、第１のフォトダイオード２２０（ＰＤＳＬ）は基板２１０の法線に直交する方向（たとえばＸ方向）における側部（ｎ層の境界部）に形成された第２の導電型（ｐ型）分離層２３１とｐ型分離層２３２の間に形成されている。
　第２のフォトダイオード２４０（ＰＤＬＳ）は基板２１０の法線に直交する方向における側部（ｎ層の境界部）に形成されたｐ型分離層２３２とｐ型分離層２３３の間に形成されている。
　そして、本実施形態においては、第１のフォトダイオードＰＤＳＬの受光領域の開口部ＡＰ１は第２のフォトダイオードＰＤＬＳの受光領域の開口部ＡＰ２（ＡＰ１＞ＡＰ２）より大きく、第１のフォトダイオードＰＤＳＬのｎ層２２１ｎの不純物濃度ＤＮ１は、第２のフォトダイオードＰＤＬＳのｎ層２４１ｎの不純物濃度ＤＮ２（ＤＮ１＜ＤＮ２）より薄く形成されている。
　図５の第１のフォトダイオード２２０（ＰＤＳＬ）においては、ｎ層（第１導電型半導体層）２２１ｎが、基板２１０の法線方向（図中の直交座標系のＺ方向）に３層構造を持つように構成されている。
　本例では、第１基板面２１１側にｎ－－－層２２１１が形成され、このｎ－－－層２２１１の第２基板面２１２側にｎ－－――層２２１２が形成され、このｎ－－――層２２１２の第２基板面２１２側にｎ－－層２２１３が形成されている。
　図５の第２のフォトダイオード２４０（ＰＤＬＳ）においては、ｎ層（第１導電型半導体層）２４１ｎが、基板２１０の法線方向（図中の直交座標系のＺ方向）に２層構造を持つように構成されている。
　本例では、第１基板面２１１側にｎ－－層２４１１が形成され、このｎ－－層２４１１の第２基板面２１２側にｎ層２４１２が形成されている。
　これらの構成は一例であり、単層構造であってもよく、また、３層、４層以上の積層構造であってもよい。
　図５のｐ型分離層２３１においては、ｐ層（第２導電型半導体層）２３１ｐが、基板２１０の法線方向（図中の直交座標系のＺ方向）に２層構造を持つように構成されている。
　本例では、第１基板面２１１側にｐ層２３１１が形成され、このｐ層２３１１の第２基板面２１２側にｐ－層２３１２が形成されている。
　図５のｐ型分離層２３２においては、ｐ層（第２導電型半導体層）２３２ｐが、基板２１０の法線方向（図中の直交座標系のＺ方向）に２層構造を持つように構成されている。
　本例では、第１基板面２１１側にｐ層２３２１が形成され、このｐ層２３２１の第２基板面２１２側にｐ－層２３２２が形成されている。
　そして、本第１の実施形態のｐ型分離層２３２のｐ－層２３２２において、第２のフォトダイオード２４０のｎ層２４１２と接する側であって基板の法線に直交する方向（図中の直交座標系のＸ方向）の側部に、ｎ層（第１導電型半導体層）２４１２と接合容量成分を持つｐ＋層（第２導電型半導体層）２３２３が形成されている。
　図５のｐ型分離層２３３においては、ｐ層（第２導電型半導体層）２３３ｐが、基板２１０の法線方向（図中の直交座標系のＺ方向）に２層構造を持つように構成されている。
　本例では、第１基板面２１１側にｐ層２３３１が形成され、このｐ層２３３１の第２基板面２１２側にｐ－層２３３２が形成されている。
　そして、本第１の実施形態のｐ型分離層２３３のｐ－層２３３２において、第２のフォトダイオード２４０のｎ層２４１２と接する側であって基板の法線に直交する方向（図中の直交座標系のＸ方向）の側部に、ｎ層（第１導電型半導体層）２４１２と接合容量成分を持つｐ＋層（第２導電型半導体層）２３３３が形成されている。
　これらの構成は一例であり、単層構造であってもよく、また、３層、４層以上の積層構造であってもよい。
　ｎ層（第１導電型半導体層）２４１２と接合容量成分を持つｐ＋層（第２導電型半導体層）２３２３、２３３３が形成されている理由について述べる。
　サイズが比較的大きく、縦横アスペクト比が比較的大きい、たとえば３μｍ□程度の画素の場合は、蓄積電荷は主としてフォトダイオード（ＰＤ）部（光電変換部）の表面に近い場所での、垂直方向（基板の法線方向：基板の深さ方向）のｐｎ接合容量（ジャンクション容量）に限られており、効率よく蓄積容量を増やすことは困難である。
　そこで、本第１の実施形態の固体撮像装置１０は、埋め込み型の第２のフォトダイオード２４０（ＰＤＬＳ）の光電変換部において、蓄積容量を増大させるために、基板の法線に直交する方向（水平方向）のｐｎ接合部（ジャンクション部）が画素内に存在するように、ｎ層（第１導電型半導体層）２４１２と接合容量成分を持つｐ＋層（第２導電型半導体層）２３２３、２３３３が形成されている。
　この構造により、ｐ＋層に沿うｎ層の面積を大きくできるため、小さいＰＤ面積にかかわらず大きな蓄積容量を確保することが可能となる。
　そして、本第１の実施形態の埋め込み型フォトダイオード部分２００において、第１のフォトダイオード２２０（ＰＤＳＬ）、ｐ型分離層２３１，２３２，２３３、および第２のフォトダイオード２４０（ＰＤＬＳ）の第１基板面２１１側の表面、並びに、第２基板面２１２側の表面には、ｐ＋層（第２導電型半導体層）２１３，２１４がそれぞれ形成されている。
　以上、本第１の実施形態の埋め込み型フォトダイオード（ＰＰＤ）２００における構造について詳述した。
　ここで、図４の画素の説明に戻る。
　第１の転送トランジスタＴＧＳＬ－Ｔｒは、第１のフォトダイオードＰＤＳＬとフローティングディフュージョンＦＤの間に接続され、制御線ＬＴＧＳＬを通じてゲートに印加される制御信号ＴＧＳＬにより制御される。
　第１の転送トランジスタＴＧＳＬ－Ｔｒは、制御信号ＴＧＳＬがハイ（Ｈ）レベルの転送期間に選択されて導通状態となり、第１のフォトダイオードＰＤＳＬで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
　第２の転送トランジスタＴＧＬＳ－Ｔｒは、第２のフォトダイオードＰＤＬＳとフローティングディフュージョンＦＤの間に接続され、制御線ＬＴＧＬＳを通じてゲートに印加される制御信号ＴＧＬＳにより制御される。
　第２の転送トランジスタＴＧＬＳ－Ｔｒは、制御信号ＴＧＬＳがハイ（Ｈ）レベルの転送期間に選択されて導通状態となり、第２のフォトダイオードＰＤＬＳで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
　リセットトランジスタＲＳＴ－Ｔｒは、たとえば電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御線ＬＲＳＴを通じてゲートに印加される制御信号ＲＳＴにより制御される。
　リセットトランジスタＲＳＴ－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＤＤの電位にリセットする。
　ソースフォロワトランジスタＳＦ－Ｔｒと選択トランジスタＳＥＬ－Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮの間に直列に接続されている。
　ソースフォロワトランジスタＳＦ－ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ－Ｔｒは制御線ＬＳＥＬを通じてゲートに印加される制御信号ＳＥＬにより制御される。
　選択トランジスタＳＥＬ－Ｔｒは、制御信号ＳＥＬがＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ－ＴｒはフローティングディフュージョンＦＤの電荷を電荷量（電位）に応じた利得をもって電圧信号に変換した列出力の読み出し信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
　これらの動作は、たとえば転送トランジスタＴＧＳＬ－ＴｒまたはＴＧＬＳ－Ｔr、リセットトランジスタＲＳＴ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
　画素部２０には、画素ＰＸＬがＮ行×Ｍ列配置されているので、各制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＧＳＬ、ＬＴＧＬＳ、ＬＢＩＮはそれぞれＮ本、垂直信号線ＬＳＧＮはＭ本ある。
　図１においては、各制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＧＳＬ、ＴＧＬＳ，ＬＢＩＮを１本の行走査制御線として表している。
　垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
　また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
　上述したように、通常の画素読み出し動作においては、読み出し部７０の垂直走査回路３０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われる。
　図６（Ａ）および（Ｂ）は、本実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示す図である。
　選択トランジスタＳＥＬ－Ｔｒのオン（導通）、オフ（非導通）を制御する制御信号ＳＥＬは、シャッタースキャン期間ＰＳＨＴにはＬレベルに設定されて選択トランジスタＳＥＬ－Ｔｒが非導通状態に保持され、読み出しスキャン期間ＰＲＤＯにはＨレベルに設定されて選択トランジスタＳＥＬ－Ｔｒが導通状態に保持される。
　そして、シャッタースキャン期間ＰＳＨＴには、制御信号ＲＳＴがＨレベルの期間に所定期間制御信号ＴＧＳＬまたはＴＧＬＳがＨレベルに設定されて、リセットトランジスタＲＳＴ－Ｔｒおよび転送トランジスタＴＧＳＬ－ＴｒまたはＴＧＬＳ－Ｔｒを通じてフォトダイオードＰＤおよびフローティングディフュージョンＦＤがリセットされる。
　読み出しスキャン期間ＰＲＤＯには、制御信号ＲＳＴがＨレベルに設定されてリセットトランジスタＲＳＴ－Ｔｒを通じてフローティングディフュージョンＦＤがリセットされ、このリセット期間ＰＲ後の読み出し期間ＰＲＤ１にリセット状態の信号が読み出される。
　読み出し期間ＰＲＤ１後に、所定期間、制御信号ＴＧＳＬまたはＴＧＬＳがＨレベルに設定されて転送トランジスタＴＧＳＬ－ＴｒまたはＴＧＬＳ－Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオーＰＤＳＬまたはＰＤＬＳの蓄積電荷が転送され、この転送期間ＰＴ後の読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた信号が読み出される。
　なお、本第１の実施形態の通常の画素読み出し動作において、蓄積期間（露光期間）ＥＸＰは、一例として図６（Ｂ）に示すように、シャッタースキャン期間ＰＳＨＴでフォトダイオードＰＤＳＬ、ＰＤＬＳおよびフローティングディフュージョンＦＤをリセットして制御信号ＴＧＳＬまたはＴＧＬＳをＬレベルに切り替えてから、読み出しスキャン期間ＰＲＤＯの転送期間ＰＴを終了するために制御信号ＴＧＳＬまたはＴＧＬＳをＬレベルに切り替えるまでの期間である。
　読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
　読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。
　このように、読み出し回路４０は、たとえば図７（Ａ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
　あるいは、読み出し回路４０は、たとえば図７（Ｂ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬを増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
　また、読み出し回路４０は、たとえば図７（Ｃ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。
　読み出し回路４０は、電子シャッターとしてローリングシャッターを採用した固体撮像装置（ＣＭＯＳイメージセンサ）に適用可能に構成されることはもとより、電子シャッターとしてグローバルシャッターを採用した固体撮像装置（ＣＭＯＳイメージセンサ）に適用可能に構成される。
　電子シャッターとしてグローバルシャッターを採用したＣＭＯＳイメージセンサは、画素内に、たとえば、光電変換読み出し部から読み出された信号を信号保持キャパシタに保持する信号保持部が設けられている。
　グローバルシャッターを採用したＣＭＯＳイメージセンサでは、たとえばフォトダイオードから電荷を電圧信号として一斉に信号保持部の信号保持キャパシタに蓄積し、そののち順次読みだすことにより、画像全体の同時性を確保している。
　このＣＭＯＳイメージセンサは、たとえば積層型ＣＭＯＳイメージセンサとして構成される。
　積層型ＣＭＯＳイメージセンサにおいては、たとえば第１の基板（Pixel die）と第２の基板（ASIC die）とがマイクロバンプ（接続部）を通して接続された積層構造を有する。そして、第１の基板には各画素の光電変換読み出し部が形成され、第２の基板には各画素の信号保持部、信号線、垂直走査回路、水平走査回路、読み出し回路等が形成される。
　第１の基板に形成された画素毎に第２の基板に形成された信号保持部が接続され、信号保持部に上記したＡＤＣやＳ／Ｈ回路を含む読み出し回路４０が接続される。
　水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
　タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
　本第１の実施形態において、読み出し部７０は、フローティングディフュージョンＦＤをリセットするリセット期間ＰＲ後の読み出し期間にリセット状態の信号を読み出し、リセット期間後の読み出し期間後に、第１の転送トランジスタＴＧＳＬ－Ｔｒまたは第２の転送トランジスタＴＧＬＳ－Ｔｒを通じてフローティングディフュージョンＦＤに第１の飽和容量および第１の感度の第１のフォトダイオードＰＤＳＬまたは第２の飽和容量および第２の感度の第２のフォトダイオードＰＤＬＳの蓄積電荷を転送する転送期間ＰＴ後の読み出し期間に、蓄積電荷に応じた信号を読み出す、読み出しスキャンが可能である。
　そして、読み出し部７０は、一つの読み出し期間に、容量可変部により設定される第１容量に応じた第１変換利得（たとえば高利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得モード読み出しと、容量可変部により設定される第２容量に応じた第２変換利得（たとえば低利得：ＬＣＧ）で画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行うことが可能に構成されている。
　以上、固体撮像装置１０の各部の構成および機能の概要について説明した。
　次に、本第１の実施形態に係る容量可変部８０の構成、それに関連した読み出し処理等について詳述する。
　本第１の実施形態に係る容量可変部８０は、キャパシタＣ８１と、キャパシタＣ８１とフローティングディフュージョンＦＤ間に接続され、制御線ＬＢＩＮを通じてゲートに印加される容量変更信号ＢＩＮに応じてオン、オフされるスイッチ素子としてのスイッチングトランジスタＳＷ８１―Ｔｒを含んで構成されている。
　キャパシタC８１は、リセットトランジスタＲＳＴ－ＴｒとスイッチングトランジスタＳＷ８１－Ｔｒの接続ノードＮＤ８１と基準電位ＶＳＳとの間に接続されている。
　スイッチングトランジスタＳＷ８１―Ｔｒは、接続ノードＮＤ８１とフローティングディフュージョンＦＤとの間に接続されている。
　次に、本第１の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の変換利得に応じた読み出し動作について図８に関連付けて説明する。
　図８（Ａ）～（Ｅ）は、本第１の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の変換利得に応じた読み出し動作を説明するための図である。
　図８（Ａ）は選択トランジスタＳＥＬ－Ｔｒの制御信号ＳＥＬを示し、図８（Ｂ）は第１の転送トランジスタＴＧＳＬ－Ｔｒの制御信号ＴＧＳＬを示し、図８（Ｃ）は第２の転送トランジスタＴＧＬＳ－Ｔｒの制御信号ＴＧＬＳを示し、図８（Ｄ）はリセットトランジスタＲＳＴ－Ｔｒの制御信号ＲＳＴを示し、図８（Ｅ）はスイッチングトランジスタＳＷ８１－Ｔｒの制御信号ＢＩＮを示している。
（第１変換利得モード時の読み出し動作）
　第１変換利得モード時には、以下の読み出し動作が行われる。
　読み出しスキャン期間ＰＲＤＯにおいては、図８（Ａ）に示すように、画素アレイの中のある一行を選択するために、その選択された行の各画素ＰＸＬに接続された制御線への制御信号ＳＥＬがＨレベルに設定されて画素ＰＸＬの選択トランジスタＳＥＬ－Ｔｒが導通状態となる。
　この選択状態において、リセット期間ＰＲにリセットトランジスタＲＳＴ－Ｔｒが、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、容量可変部８０のスイッチングトランジスタＳＷ８１－Ｔｒが、容量変更信号ＢＩＮがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
　フローティングディフュージョンＦＤをリセット後、図８（Ｅ），（Ｄ）に示すように、容量変更信号ＢＩＮがＬレベルに切り替えられて容量変更部８０のスイッチングトランジスタＳＷ８１－Ｔｒが非導通状態となる。そして、制御信号ＲＳＴがＬレベルに切り替えられてリセットトランジスタＲＳＴ－Ｔｒが非導通状態となり、リセット期間ＰＲが終了する。
　このリセット期間ＰＲが経過した後、リセットトランジスタＲＳＴ－Ｔｒが非導通状態となり、転送期間ＰＴが開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ１１となる。
　この場合、容量変更部８０のスイッチングトランジスタＳＷ８１－Ｔｒが非導通状態に保持されることから、フローティングディフュージョンＦＤにキャパシタＣ８１は非接続状態に保持され、フローティングディフュージョンＦＤの容量（電荷量）が第１容量に保持される。
　第１読み出し期間ＰＲＤ１１が開始された後の時刻ｔ１に、容量変更信号ＢＩＮがＬレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第１容量に変更された高変換利得（第１変換利得：ＨＣＧ）で画素信号の読み出しを行う第１の高変換利得モード読み出しＨＣＧ１１が行われる。
　このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ－Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ１１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
　ここで、第１読み出し期間ＰＲＤ１１が終了し、転送期間ＰＴ１１となる。なお、このとき、容量変更信号ＢＩＮは、転送期間ＰＴ１１が経過した後もＬレベルのままに保持される。
　図８（Ｂ）に示すように、転送期間ＰＴ１１に転送トランジスタＴＧＳＬ－Ｔｒが、制御信号ＴＧＳＬがＨレベルの期間に選択されて導通状態となり、時刻２を含む期間に、第１のフォトダイオードＰＤＳＬで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
　この転送期間ＰＴ１１が経過した後（転送トランジスタＴＧＳＬ－Ｔｒが非導通状態）、第１のフォトダイオードＰＤＳＬが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ１２となる。
　第２読み出し期間ＰＲＤ１２が開始された後の時刻ｔ３に、容量変更信号ＢＩＮがＬレベルに設定された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第１容量に設定された高変換利得（第１変換利得：ＨＣＧ）で画素信号の読み出しを行う第２の高変換利得モード読み出しＨＣＧ１２が行われる。
　このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ－Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＨＣＧ１２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
　そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、第２の高変換利得モード読み出しＨＣＧ１２の読み出し信号ＶＳＬ（ＨＣＧ１２）と第１の高変換利得モード読み出しＨＣＧ１１の読み出し信号ＶＳＬ（ＨＣＧ１１）との差分｛ＶＳＬ（ＨＣＧ１２）－ＶＳＬ（ＨＣＧ１１）｝がとられてＣＤＳ処理が行われる。
（第２変換利得モード時の読み出し動作）
　第２変換利得モード時には、以下の読み出し動作が行われる。
　読み出しスキャン期間ＰＲＤＯにおいては、図８（Ａ）に示すように、画素アレイの中のある一行を選択するために、その選択された行の各画素ＰＸＬに接続された制御線への制御信号ＳＥＬがＨレベルに設定されて画素ＰＸＬの選択トランジスタＳＥＬ－Ｔｒが導通状態となる。
　この選択状態において、容量可変部８０のスイッチングトランジスタＳＷ８１－Ｔｒが、容量変更信号ＢＩＮがＨレベルの期間に選択されて導通状態となる。
　この場合、容量変更部８０のスイッチングトランジスタＳＷ８１－Ｔｒが導通状態に保持されることから、フローティングディフュージョンＦＤにキャパシタＣ８１は接続状態に保持され、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に設定（変更）される。
　そして、リセット期間ＰＲにリセットトランジスタＲＳＴ－Ｔｒが、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、容量可変部８０のスイッチングトランジスタＳＷ８１－Ｔｒが、容量変更信号ＢＩＮがＨレベルの期間に選択されて導通状態となっており、フローティングディフュージョンＦＤが電源線ＶＤＤの電位にリセットされる。
　フローティングディフュージョンＦＤをリセット後、図８（Ｄ），（Ｅ）に示すように、容量変更信号ＢＩＮがＨレベルに保持されて容量変更部８０のスイッチングトランジスタＳＷ８１－Ｔｒが導通状態に保持される。そして、制御信号ＲＳＴがＬレベルに切り替えられてリセットトランジスタＲＳＴ－Ｔｒが非導通状態となり、リセット期間ＰＲが終了する。
　このリセット期間ＰＲが経過した後，リセットトランジスタＲＳＴ－Ｔｒが非導通状態となり、転送期間ＰＴが開始されるまでの期間が、リセット状態時の画素信号を読み出す第１読み出し期間ＰＲＤ２１となる。
　この場合、容量変更部８０のスイッチングトランジスタＳＷ８１－Ｔｒが導通状態に保持されることから、フローティングディフュージョンＦＤにキャパシタＣ８１は接続状態に保持され、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に保持される。
　第１読み出し期間ＰＲＤ２１が開始された後の時刻ｔ１１に、容量変更信号ＢＩＮがＨレベルに保持された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に変更された低変換利得（第２変換利得：ＬＣＧ）で画素信号の読み出しを行う第１の低変換利得モード読み出しＬＣＧ１１が行われる。
　このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ－Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ１１）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
　ここで、第１読み出し期間ＰＲＤ２１が終了し、転送期間ＰＴ２１となる。なお、このとき、容量変更信号ＢＩＮは、転送期間ＰＴ２１が経過した後もＨレベルのままに保持される。
　図８（Ｃ）に示すように、転送期間ＰＴ２１に転送トランジスタＴＧＬＳ－Ｔｒが、制御信号ＴＧＬＳがＨレベルの期間に選択されて導通状態となり、時刻１２を含む期間に第２のフォトダイオードＰＤＬＳで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。
　この転送期間ＰＴ２１が経過した後（転送トランジスタＴＧＬＳ－Ｔｒが非導通状態）、第２のフォトダイオードＰＤＬＳが光電変換して蓄積した電荷に応じた画素信号を読み出す第２読み出し期間ＰＲＤ２２となる。
　第２読み出し期間ＰＲＤ２２が開始された後の時刻ｔ１３に、容量変更信号ＢＩＮがＨレベルに設定された状態で、読み出し部７０により、フローティングディフュージョンＦＤの容量（電荷量）が第２容量に設定された低変換利得（第２変換利得：ＬＣＧ）で画素信号の読み出しを行う第２の低変換利得モード読み出しＬＣＧ１２が行われる。
　このとき、各画素ＰＸＬにおいては、ソースフォロワトランジスタＳＦ－Ｔｒにより、フローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＬ（ＬＣＧ１２）として垂直信号線ＬＳＧＮに出力され、読み出し回路４０に供給されて、たとえば保持される。
　そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、第２の低変換利得モード読み出しＬＣＧ１２の読み出し信号ＶＳＬ（ＬＣＧ１２）と第１の低変換利得モード読み出しＬＣＧ１１の読み出し信号ＶＳＬ（ＬＣＧ１１）との差分｛ＶＳＬ（ＬＣＧ１２）－ＶＳＬ（ＬＣＧ１１）｝がとられてＣＤＳ処理が行われる。
　以上説明したように、本第１の実施形態によれば、画素ＰＸＬは、たとえば飽和容量比および感度比が異なる複数（本第１の実施形態では２）の光電変換部（光電変換素子）としての第１のフォトダイオードＰＤＳＬおよび第２のフォトダイオードＰＳＬＳ、並びに、各フォトダイオードの蓄積電荷をフローティングディフュージョンＦＤに転送する複数（本第１の実施形態では２）の転送素子としての転送トラジスタＴＧＳＬ－Ｔｒ、ＴＧＬＳ－Ｔｒを含んで構成されている。
　各画素ＰＸＬにおいて、第１のフォトダイオードＰＤＳＬは第１の飽和容量および第１の感度を有し、第２のフォトダイオードＰＤＬＳは、第１のフォトダイオードＰＤＳＬの第１の飽和容量と異なる第２の飽和容量および第１の感度と異なる第２の感度を有している。
　第１のフォトダイオードＰＤＳＬの第１の飽和容量は第２のフォトダイオードＰＤＬＳの第２の飽和容量より小さく、第１のフォトダイオードＰＤＳＬの第１の感度は第２のフォトダイオードＰＤＬＳの第２の感度より大きい。
　そして、本第１の実施形態において、固体撮像装置１０は、画素部２０に行列状に配列される画素（または画素部２０）は、フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部を含んで構成されており、一つの電荷の蓄積期間（露光期間）後の一つの読み出し期間内の所定期間に容量可変部によりフローティングディフュージョンの容量が設定（変更）されて、この読み出し期間内に変換利得が切り替えられる。
　これにより、本第１の実施形態によれば、感度の大きい第１のフォトダイオードＰＤＳＬを用いて暗信号（低照度時の信号）を読み出す場合、フローティングディフュージョンＦＤの容量は、第１のフォトダイオードＰＤＳＬを読み出すためにより小さい容量に切り替えられる一方、第２のフォトダイオードＰＤＬＳを読み出すためにより大きい容量に切り替えられる。
　その結果、第１のフォトダイオードＰＤＳＬのＳＮＲを維持しつつ、読み出しノイズをより小さくできる。
　すなわち、本第１の実施形態によれば、広ダイナミックレンジ化を実現しつつ、読み出しノイズの影響を防止でき、ひいては画質を向上させることができる。
　ここで、本第１の実施形態に係る固体撮像装置１０の高利得信号および低利得信号の露光に関連する入出力特性、並びに、ＳＮＲ特性について、図９～図１３に関連付けて比較例と比較しつつ説明する。
　比較例の画素は、図１の画素と同様に、感度、飽和容量の小さいスモールフォトダイオードＰＤＳＳ（ＳＰＤ）、および感度、飽和容量の大きいラージフォトダイオードＰＤＬＬ（ＬＰＤ）を有する。
　図９は、本第１の実施形態に係る固体撮像装置１０における高利得信号および低利得信号の入出力特性を示し、フローティングディフュージョンＦＤの容量と読み出しノイズとの関係を説明するための図である。図９において、横軸は露光量（時間）を、縦軸は電荷－電圧変換後の出力信号レベルを表している。
　図１０は、本第１の実施形態に係る固体撮像装置１０における高利得信号および低利得信号の応答特性を示す図である。図１０において、横軸は露光量（時間）を、縦軸は電荷（電子）量を表している。
　図１１は、本第１の実施形態に係る固体撮像装置１０における高利得信号および低利得信号のＳＮＲ特性を示す図である。図１０において、横軸は露光量（時間）を、縦軸はＳＮＲを表している。
　図１２は、比較例としての固体撮像装置における高利得信号および低利得信号の応答特性を示す図である。図１２において、横軸は露光量（時間）を、縦軸は電荷（電子）量を表している。
　図１３は、比較例としての固体撮像装置における高利得信号および低利得信号のＳＮＲ特性を示す図である。図１３において、横軸は露光量（時間）を、縦軸はＳＮＲを表している。
　比較例においては、図１２および図１３に示すように、感度の大きいＰＤＬＬ（ＬＰＤ）を用いて暗信号（低照度時の信号）を読み出す場合、フローティングディフュージョンＦＤの容量は、全信号を読み出すためにより大きくある必要があるが、フローティングディフュージョンＦＤの容量が大きいために、読み出しノイズが悪化する。
　一方、大きなフォトダイオードＰＤＬＬ（ＬＰＤ）用の小さなフローティングディフュージョンＦＤの容量は読み出しノイズを小さくすることができるが、他のフォトダイオードＰＤＳＳ（ＳＰＤ）読み出しのＳＮＲギャップは悪化する。
　これに対して、本第１の実施形態に係る固体撮像値１０によれば、図９～図１１に示すように、広ダイナミックレンジ化を実現できることはもとより、感度の大きい第１のフォトダイオードＰＤＳＬを用いて暗信号を読み出す場合、フローティングディフュージョンＦＤの容量は、第１のフォトダイオードＰＤＳＬを読み出すためにより小さい容量に切り替えられる一方、第２のフォトダイオードＰＤＬＳを読み出すためにより大きい容量に切り替えられることから、第１のフォトダイオードＰＤＳＬのＳＮＲを維持しつつ、読み出しノイズをより小さくできる。
　また、本第１の実施形態の固体撮像装置１０は、埋め込み型の第２のフォトダイオード２４０（ＰＤＬＳ）の光電変換部において、基板の法線に直交する方向（水平方向）のｐｎ接合部（ジャンクション部）が画素内に存在するように、ｎ層（第１導電型半導体層）２４１２と接合容量成分を持つｐ＋層（第２導電型半導体層）２３２３、２３３３が形成されている。
　これにより、効率よく蓄積容量を増やすことが可能となる利点がある。
（第２の実施形態）
　図１４は、本発明の第２の実施形態に係る画素部および容量可変部の構成例を示す図である。
　本第２の実施形態の画ＰＸＬＡおよび容量可変部８０Ａが、第１の実施形態の容量可変部８０と異なる点は次の通りである。
　本第２の実施形態の固体撮像装置１０Ａは、容量可変部８０Ａが、図１４に示すように、第２の転送トランジスタＴＧＬＳ－Ｔｒの出力側ノードＮＤ２１に接続されたキャパシタＣ８２と、第２の転送トランジスタＴＧＬＳ－Ｔｒの出力側ノードＮＤ２１とフローティングディフュージョンＦＤとの間に接続され、容量変更信号ＢＩＮに応じてオン、オフされるスイッチ素子としてのスイッチングトランジスタＳＷ８２－Ｔｒを含んで構成されている。
　本第２の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の変換利得に応じた読み出し動作は、図８に関連付けて説明した第１の実施形態における変換利得に応じた読み出し動作と同様に行われる。
　したがって、その詳細な説明は省略する。
　本第２の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。
（第３の実施形態）
　図１５は、本発明の第３の実施形態に係る画素部および容量可変部の構成例を示す図である。
　本第３の実施形態の画ＰＸＬＢおよび容量可変部８０Ｂが、第１および第２の実施形態の容量可変部８０，８０Ａと異なる点は次の通りである。
　本第３の実施形態においては、容量可変部８０Ｂは、キャパシタではなく、列方向に隣接する複数の画素ＰＸＬＢｎ－１，ＰＸＬＢｎ，ＰＸＬＢｎ＋１のフローティングディフュージョンＦＤ間に形成される配線ＷＲに接続（配置）された第１のビンニングスイッチ８１ｎ－１，８１ｎ、８１ｎ＋１、および画素ＰＸＬＢｎ＋１のフローティングディフュージョンＦＤと電源線ＶＤＤとの間に接続された図示しない第１のビンニングスイッチにより構成されている。
　本第３の実施形態において、第１のビンニングスイッチ８１（・・，ｎ－１，ｎ，ｎ＋１，・・）は絶縁ゲート型電界効果トランジスタ、たとえばｎチャネルのＭＯＳ（ＮＭＯＳ）トランジスタにより形成されている。
　以下の説明では、ビンニングスイッチをビンニングトランジスタと呼ぶ場合もある。
　本第３の実施形態では、容量変更信号ＢＩＮ１ｎ－１，ＢＩＮ１ｎ，ＢＩＮ１ｎ＋１により第１のビンニングスイッチ８１ｎ－１，８１ｎ，８１ｎ＋１をオン、オフすることにより、接続するフローティングディフュージョンＦＤ数を１または複数に切り替えて、読み出し対象画素のフローティングディフュージョンＦＤの容量を変更し、読み出される画素ＰＸＬＢｎまたはＰＸＬＢｎ＋１のフローティングディフュージョンＦＤの変換利得を切り替える。
　本第３の実施形態においては、１列全画素・・ＰＸＬＢｎ－１，ＰＸＬＢｎ，ＰＸＬＢｎ＋１・・でリセット素子が共有され、たとえば１列の一端側の画素ＰＸＬＢ０（図１５には図示せず）のフローティングディフュージョンＦＤと１列の他端側の画素ＰＸＬＢＮ－１に近接して形成される電源線ＶＤＤ（図１５には図示せず）間が、配線ＷＲに各画素に対応しつつ縦続接続するように形成される第１のビンニングトランジスタ（スイッチ）・・８１ｎ－１，８１ｎ、８１ｎ＋１・・を介して接続され、第１のビンニングスイッチ間の配線ＷＲ上のノード・・ＮＤｎ－１，ＮＤｎ，ＮＤｎ＋１・・と対応する画素・・ＰＸＬＢｎ－１，ＰＸＬＢｎ，ＰＸＬＢｎ＋１・・のフローティングディフュージョンＦＤが接続されている。
　第１の実施形態では、最も他端側となる図示しない第１のビンニングトランジスタ（スイッチ）８１Ｎ－１が共有のリセット素子として機能する。
　このような構成により、本第３の実施形態の固体撮像装置１０Ｂによれば、フローティングディフュージョンＦＤの接続数を柔軟に切り替えることが可能であり、ダイナミックレンジの拡張性に優れる。
　そして、本第３の実施形態の固体撮像装置１０Ｂは、フローティングディフュージョンＦＤの容量を調整して最適化し、モードに応じて任意の最適な値の変換利得を得ることができ、変換利得の切り替え点におけるＳＮを最適化することが可能となり、所望の出力特性をえることができ、ひいては高画質の画像を得ることができる。
　また、本第３の実施形態の固体撮像装置１０Ｂは、画素内のトランジスタ数が少ないため、ＰＤ開口率を高く、光電変換感度や飽和電子数を高めることができる。
（第４の実施形態）
　図１６は、本発明の第４の実施形態に係る画素部および容量可変部の構成例を示す図である。
　本第４の実施形態の画ＰＸＬＣおよび容量可変部８０Ｃが、第３の実施形態の容量可変部８０Ｂと異なる点は次の通りである。
　本第４の実施形態においては、配線ＷＲ上に縦続接続され各画素に対応するように形成された第１のビンニングトランジスタ（ビンニングスイッチ）８１ｎ－１，８１ｎ，８１ｎ＋１に加えて、各画素ＰＸＬＣｎ－１，ＰＸＬＣｎ，ＰＸＬＣｎ＋１のフローティングディフュージョンＦＤと配線ＷＲのノードＮＤｎ－１，ＮＤｎ，ＮＤｎ＋１との間に、たとえばＮＭＯＳトランジスタにより形成される第２のビンニングトランジスタ（ビンニングスイッチ）８２ｎ－１，８２ｎ，８２ｎ＋１が接続されている。
　第１のビンニングトランジスタ８１ｎ－１，８１ｎ，８１ｎ＋１はそれぞれ第１の容量変更信号ＢＩＮ１ｎ－１，ＢＩＮ１ｎ，ＢＩＮ１ｎ＋１により選択的にオン、オフされ、第２のビンニングトランジスタ８２ｎ－１，８２ｎ，８２ｎ＋１はそれぞれ第２の容量変更信号ＢＩＮ２ｎ－１，ＢＩＮ２ｎ，ＢＩＮ２ｎ＋１により選択的にオン、オフされる。
　本第４の実施形態においては、第１の容量変更信号ＢＩＮ１ｎ－１，ＢＩＮ１ｎ，ＢＩＮ１ｎ＋１と、第２の容量変更信号ＢＩＮ２ｎ－１，ＢＩＮ２ｎ，ＢＩＮ２ｎ＋１はペアを形成し、同じタイミングで（位相で）Ｈレベル、Ｌレベルに切り替えられる。
　このような構成において、第１のビンニングトランジスタ８１ｎ－１，８１ｎ，８１ｎ＋１は隣接するＦＤ配線ＷＲの接続および切断に用いられる。
　第２のビンニングトランジスタ８２ｎ－１，８２ｎ，８２ｎ＋１は、各画素ＰＸＬＣｎ－１，ＰＸＬＣｎ，ＰＸＬＣｎ＋１の転送トランジスタＴＧ（ＳＬ，ＬＳ）－Ｔｒの近傍に配置され、高変換利得モードにおいて、フローティングディフュージョンＦＤノードの寄生容量を最小化するために用いられる。
　さらに、本第４の実施形態の容量可変部８０Ｃにおいては、各画素ＰＸＬｎ－１，ＰＸＬｎ，ＰＸＬｎ＋１の第１のビンニングトランジスタ８１ｎ－１，８１ｎ，８１ｎ＋１の上側の隣接画素との接続部と電源線ＶＤＤとの間に、オーバーフロードレイン(ＯＦＤ)ゲート８３ｎ－１，８３ｎ，８３ｎ＋１が接続されている。
　ＯＦＤゲート８３ｎ－１，８３ｎ，８３ｎ＋１は、高輝度時にフォトダイオードＰＤからフローティングディフュージョンＦＤに溢れだした電子（電荷）が隣接画素に漏れ出さないように、オーバーフロー電子を電源線（端子）に排出する。
　また、ＯＦＤゲート８３ｎ－１，８３ｎ，８３ｎ＋１の電圧を第１の容量変更信号ＢＩＮ１ｎ－１，ＢＩＮ１ｎ，ＢＩＮ１ｎ＋１並びに第２の容量変更信号ＢＩＮ２ｎ－１，ＢＩＮ２ｎ，ＢＩＮ２ｎ＋１のＬレベルの電圧より高く設定することにより、フォトダイオードＰＤからオーバーフローする電子（電荷）により、隣接画素のフローティングディフュージョンＦＤの電位が低下することを防止することができる。
　また、ＯＦＤゲート８３ｎ－１，８３ｎ，８３ｎ＋１をリセットに用いても良い。リセット素子とビンニングスイッチを備える構成に対して、フローティングディフュージョンＦＤノードに接続される素子数が少ないため、高変換ゲイン時の特性に優れる。
　本第４の実施形態によれば、上述した第３の実施形態と同様の効果を得ることができることはもとより、フローティングディフュージョンＦＤの容量をさらに最適化でき、モードに応じて任意のさらに最適な値の変換利得を得ることができる。これにより、変換利得の切り替え点におけるＳＮをさらに最適化することが可能となり、所望の出力特性を得ることができ、ひいては高画質の画像を得ることができる。
（第５の実施形態）
　図１７は、本発明の第５の実施形態に係る画素部および容量可変部の構成例を示す図である。
　本第５の実施形態の画ＰＸＬＤが、第２の実施形態の画素ＰＸＬＡと異なる点は次の通りである。
　本第５の実施形態において、画素ＰＸＬＤは、第２のフォトダイオードＰＤＬＳおよび第２の転送トランジスタＴＧＬＳ－Ｔｒが複数（本第５の実施形態では２）設けられている。
　具体的に、画素ＰＸＬＤは、第１の第２のフォトダイオードＰＤＬＳ１、第２の第２のフォトダイオードＰＤＬＳ２、第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒ、および第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒが設けられている。
　画素ＰＸＬＤにおいて、第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒは第１の第２のフォトダイオードＰＤＬＳ１と出力側ノードＮＤ２１との間に接続され、第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒは第２の第２のフォトダイオードＰＤＬＳ２と出力側ノードＮＤ２２との間に接続されている。
　第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒの出力側ノードＮＤ２１と第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒの出力側ノードＮＤ２２は接続されており。その接続点には、容量可変部８０ＡのキャパシタＣ８２が接続され、かつ、スイッチングトランジスタＳＷ８２－Ｔｒの一端に接続されている。
　図１８（Ａ）～（Ｅ）は、本第５の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の変換利得に応じた第１の読み出し動作を説明するための図である。
　図１９（Ａ）～（Ｆ）は、本第５の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の変換利得に応じた第２の読み出し動作を説明するための図である。
　本第５の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合の変換利得に応じた読み出し動作は、図８（Ａ）～（Ｅ）に関連付けて説明した第１の実施形態における変換利得に応じた読み出し動作と同様に行われる。
　したがって、その詳細な説明は省略する。
　ただし、画素ＰＸＬＤにおいて、第１の第２のフォトダイオードＰＤＬＳ１の蓄積電荷の第１の第２のフォトダイオードＰＤＬＳ１による第１の転送処理と、第２の第２のフォトダイオードＰＤＬＳ２の蓄積電荷の第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒによる第２の転送処理とを行う方法には、たとえば図１８（Ａ）～（Ｅ）に示す第１の方法、または図１９（Ａ）～（Ｆ）に示す第２の方法を採用することができる。
　第１の方法では、図１８（Ａ）～（Ｅ）に示すように、第１の転送処理と第２の転送処理とを同時並列的に行う。
　第２の方法では、図１９（Ａ）～（Ｆ）に示すように、第１の転送処理と第２の転送処理とを別々に行う。
（埋め込み型のフォトダイオードＰＤＳＬ，ＰＤＬＳ１、ＰＤＬＳ２の具体的な構成例）
　ここで、埋め込み型の第１のフォトダイオードＰＤＳＬおよび第２のフォトダイオードＰＤＬＳ１、ＰＤＬＳ２の具体的な構成例について図２０に関連付けて説明する。
　図２０は、本発明の第５の実施形態に係る埋め込み型の第１のフォトダイオードおよび２つの第２のフォトダイオードの電荷転送ゲート部を除く主要部の構成例を示す簡略断面図である。
　図２０の埋め込み型フォトダイオード（ＰＰＤ）部分２００Ｄは、図５の構成に、第２の第２のフォトダイオードＰＤＬＳ２が追加された構造を有する。
　すなわち、図２０の埋め込み型フォトダイオード（ＰＰＤ）部分２００Ｄは、光Ｌが照射される第１基板面２１１側（たとえば裏面側）と第１基板面２１１側と対向する側の第２基板面２１２側（前面側）とを有する半導体基板（以下、単に基板という）２１０を有する。
　埋め込み型フォトダイオード部分２００Ｄは、基板２１０に対して埋め込むように形成された第１導電型（本実施形態ではｎ型）半導体層（本実施形態ではｎ層）２２１ｎを含み、受光した光の光電変換機能および電荷蓄積機能を有する第１のフォトダイオード２２０（ＰＤＳＬ）を有する。
　埋め込み型フォトダイオード部分２００Ｄは、第２導電型（ｐ型）分離層２３０を挟んで、第１のフォトダイオード２２０（ＰＤＳＬ）と並列となるように、基板２１０に対して埋め込むように形成されたｎ層（第１導電型半導体層）２４１を含み、受光した光の光電変換機能および電荷蓄積機能を有する第２のフォトダイオード２４０－１（ＰＤＬＳ１）、２４０－２（ＰＤＬＳ２）を有する。
　埋め込み型フォトダイオード部分２００Ｄは、第１のフォトダイオード２２０（ＰＤＳＬ）および第２のフォトダイオード２４０－１（ＰＤＬＳ１）、２４０－２（ＰＤＬＳ２）の基板２１０の法線に直交する方向における側部（ｎ層の境界部）には第２の導電型（ｐ型）分離層２３１，２３２，２３３，２３４が形成されている。
　図２０の例では、第１のフォトダイオード２２０（ＰＤＳＬ）は基板２１０の法線に直交する方向における側部（ｎ層の境界部）に形成された第２の導電型（ｐ型）分離層２３１とｐ型分離層２３２の間に形成されている。
　第１の第２のフォトダイオード２４０－１（ＰＤＬＳ１）は基板２１０の法線に直交する方向における側部（ｎ層の境界部）に形成されたｐ型分離層２３２とｐ型分離層２３３の間に形成されている。
　第２の第２のフォトダイオード２４０－２（ＰＤＬＳ２）は基板２１０の法線に直交する方向における側部（ｎ層の境界部）に形成されたｐ型分離層２３１とｐ型分離層２３４の間に形成されている。
　そして、本実施形態においては、第１のフォトダイオードＰＤＳＬの受光領域の開口部ＡＰ１は第２のフォトダイオードＰＤＬＳ１，２の受光領域の開口部ＡＰ２（ＡＰ１＞ＡＰ２）より大きく、第１のフォトダイオードＰＤＳＬのｎ層２２１ｎの不純物濃度ＤＮ１は、第２のフォトダイオードＰＤＬＳ１，２のｎ層２４１ｎ－１，２４１ｎ－２の不純物濃度ＤＮ２（ＤＮ１＜ＤＮ２）より薄く形成されている。
　本第５の実施形態によれば、上述した第１および第２の実施形態と同様の効果を得ることができる。
　また、第２のフォトダイオードＰＤＬＳと第２の転送トランジスタＴＧＬＳを複数設けることにより、たとえばオートフォーカス（ＡＦ）の位相差情報を得るための位相差検出系として採用することが可能となる。
　これにより、水平（左右）、垂直（上下）方向および斜め方向の位相差情報が取得可能となる。
　たとえば、図１９（Ａ）～（Ｆ）の第２の方法を採用して読み出しを行う場合、第１のフォトダイオードＰＤＳＬの信号を読み出さずに、第１の第２のフォトダイオードＰＤＬＳ１の信号と第２の第２のフォトダイオードＰＤＬＳ２の信号を読み出すことも可能である。これにより、位相差情報のみを読み出すことが可能となる。
　この位相差検出機能は、いわゆる瞳分割位相差方式に基づくものである。
　瞳分割位相差方式は、撮像レンズの通過光束を瞳分割して一対の分割像を形成し、このパターンズレ（位相シフト量）を検出することで、撮像レンズのデフォーカス量を検出する。
（第６の実施形態）
　図２１は、本発明の第６の実施形態に係る画素部および容量可変部の構成例を示す図である。
　本第６の実施形態の画ＰＸＬＥが、第２の実施形態の画素ＰＸＬＡおよび第５の実施形態の画素ＰＸＬＤと異なる点は次の通りである。
　本第６の実施形態において、画素ＰＸＬＥは、第２のフォトダイオードＰＤＬＳおよび第２の転送トランジスタＴＧＬＳ－Ｔｒが４個ずつ設けられている。
　具体的に、画素ＰＸＬＥは、第１の第２のフォトダイオードＰＤＬＳ１、第２の第２のフォトダイオードＰＤＬＳ２、第３の第２のフォトダイオードＰＤＬＳ３、第４の第２のフォトダイオードＰＤＬＳ４、第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒ、第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒ、第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒ、および第２の第２の転送トランジスタＴＧＬＳ４－Ｔｒが設けられている。
　画素ＰＸＬＥにおいて、第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒは第１の第２のフォトダイオードＰＤＬＳ１と出力側ノードＮＤ２１との間に接続され、第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒは第２の第２のフォトダイオードＰＤＬＳ２と出力側ノードＮＤ２１との間に接続されている。
　第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒは第３の第２のフォトダイオードＰＤＬＳ３と出力側ノードＮＤ２２との間に接続され、第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒは第４の第２のフォトダイオードＰＤＬＳ４と出力側ノードＮＤ２２との間に接続されている。
　第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒおよび第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒの出力側ノードＮＤ２１と第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒおよび第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒの出力側ノードＮＤ２２は接続されており、その接続点には、容量可変部８０ＡのキャパシタＣ８２が接続され、かつ、スイッチングトランジスタＳＷ８２－Ｔｒの一端に接続されている。
　そして、本第６の実施形態によれば、第２のフォトダイオードＰＤＬＳと第２の転送トランジスタＴＧＬＳを４個ずつ設けることにより、たとえばオートフォーカス（ＡＦ）の位相差情報を得るための位相差検出系として採用し、水平（左右）、垂直（上下）方向および斜め方向の位相差情報が取得可能となるように構成されている。
（画素ＰＸＬＥにおける第１および第２のフォトダイオードの配置例）
　ここで、本第６の実施形態の画素ＰＸＬＥにおける第１のフォトダイオードおよび４個の第２のフォトダイオードの配置例について説明する。
　図２２は、本第６の実施形態の画素ＰＸＬＥにおける第１のフォトダイオードおよび４個の第２のフォトダイオードの配置例について説明するための図である。
　本第６の実施形態の画素ＰＸＬＥは、たとえば第１のフォトダイオードＰＤＳＬを含んで矩形ＲＣＴに形成され、第１のフォトダイオードＰＤＳＬの四隅部にそれぞれ対応して第２のフォトダイオードＰＤＬＳ１～ＰＤＬＳ４、第２の転送トランジスタＴＧＬＳ１－Ｔｒ～ＴＧＬＳ４－Ｔｒが配置されている。
　画素ＰＸＬＥは、四隅部として、図において、左上隅部の第１の隅部ＣＲＮ１、右上隅部の第２の隅部ＣＲＮ２、左下隅部の第３の隅部ＣＲＮ３、および右下隅部の第４の隅部ＣＲＮ４を有する。
　画素ＰＸＬＥにおいては、一例として、第１の隅部ＣＲＮ１に第１の第２のフォトダイオードＰＤＬＳ１および第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒが配置されている。
　第２の隅部ＣＲＮ２に第２の第２のフォトダイオードＰＤＬＳ２および第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒが配置されている。
　第３の隅部ＣＲＮ３に第３の第２のフォトダイオードＰＤＬＳ３および第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒが配置されている。
　第４の隅部ＣＲＮ４に第４の第２のフォトダイオードＰＤＬＳ４および第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒが配置されている。
　本第６の実施形態において、読み出し部７０は、第１のフォトダイオードＰＤＳＬ、第１の第２のフォトダイオードＰＤＬＳ１、第２の第２のフォトダイオードＰＤＬＳ２、第３の第２のフォトダイオードＰＤＬＳ３、および第４の第２のフォトダイオードＰＤＬＳ４に対する蓄積電荷読み出し処理の組み合わせにより、少なくとも広ダイナミックレンジ化機能および位相差を検出する位相差検出機能のうちの少なくとも一方の機能を発現する読み出しを行うことが可能である。
　この広ダイナミックレンジ化機能および位相差を検出する位相差検出機能を発現する読み出しモードの読み出し動作については、後述の第７の実施形態に関連付けて説明する。
　本第６の実施形態によれば、第１および第２の実施形態の効果と同様の効果を得られることはもとより、第２のフォトダイオードＰＤＬＳと第２の転送トランジスタＴＧＬＳを４個ずつ設けることにより、たとえばオートフォーカス（ＡＦ）の位相差情報を得るための位相差検出系として採用でき、水平（左右）、垂直（上下）方向および斜め方向の位相差情報が取得可能となる。
（第７の実施形態）
　図２３は、本発明の第７の実施形態に係る画素部および容量可変部のレイアウトの一構成例を示す図である。
　図２４は、図２３の画素部を裏面側から見た各画素の基本的レイアウトパターンを示す図である。
　なお、図２３および図２４においては、図面の簡単化のために、４つの画素が２×２の行列状に配列されている例を示している。
　本第７の実施形態の画ＰＸＬＦが、第６の実施形態の画素ＰＸＬＥと異なる点は次の通りである。
　本第７の実施形態において、画素部２０Ｆは、複数の画素ＰＸＬＦが行列状に配置され、一つのフローティングディフュージョンＦＤを、隣接する複数の画素の第２のフォトダイオードＰＤＬＳおよび第２の転送トランジスタＴＧＬＳ－Ｔｒで共有する画素共有構造を有している。
　画素ＰＸＬＦは、四隅部として、図２３において、左上隅部の第１の隅部ＣＲＮ１、右上隅部の第２の隅部ＣＲＮ２、左下隅部の第３の隅部ＣＲＮ３、および右下隅部の第４の隅部ＣＲＮ４を有する。
　画素ＰＸＬＦにおいては、一例として、第１の隅部ＣＲＮ１に第１の第２のフォトダイオードＰＤＬＳ１および第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒが配置されている。
　第２の隅部ＣＲＮ２に第２の第２のフォトダイオードＰＤＬＳ２および第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒが配置されている。
　第３の隅部ＣＲＮ３に第３の第２のフォトダイオードＰＤＬＳ３および第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒが配置されている。
　第４の隅部ＣＲＮ４に第４の第２のフォトダイオードＰＤＬＳ４および第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒが配置されている。
　本第７の実施形態においては、基本的に各画素ＰＸＬＦの第１の第２のフォトダイオードＰＤＬＳ１および第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒは、列方向左側に隣接する画素の第２の第２のフォトダイオードＰＤＬＳ２および第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒ、行方向上側に隣接する画素の第３の第２のフォトダイオードＰＤＬＳ３および第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒ、並びに、左上側に隣接する画素の第４の第２のフォトダイオードＰＤＬＳ４および第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒのうちの少なくともいずれかと、一つのフローティングディフュージョンＦＤを共有する。
　各画素ＰＸＬＦの第２の第２のフォトダイオードＰＤＬＳ２および第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒは、列方向右側に隣接する画素の第１の第２のフォトダイオードＰＤＬＳ１および第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒ、行方向上側に隣接する画素の第４の第２のフォトダイオードＰＤＬＳ４および第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒ、並びに、右上側に隣接する画素の第３の第２のフォトダイオードＰＤＬＳ３および第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒのうちの少なくともいずれかと、一つのフローティングディフュージョンＦＤを共有する。
　各画素ＰＸＬＦの第３の第２のフォトダイオードＰＤＬＳ３および第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒは、列方向左側に隣接する画素の第４の第２のフォトダイオードＰＤＬＳ４および第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒ、行方向下側に隣接する画素の第１の第２のフォトダイオードＰＤＬＳ１および第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒ、並びに、左下側に隣接する画素の第２の第２のフォトダイオードＰＤＬＳ２および第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒのうちの少なくともいずれかと、一つのフローティングディフュージョンＦＤを共有する。
　各画素ＰＸＬＦの第４の第２のフォトダイオードＰＤＬＳ４および第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒは、列方向右側に隣接する画素の第３の第２のフォトダイオードＰＤＬＳ３および第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒ、行方向下側に隣接する画素の第２の第２のフォトダイオードＰＤＬＳ２および第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒ、並びに、右下側に隣接する画素の第１の第２のフォトダイオードＰＤＬＳ１および第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒのうちの少なくともいずれかと、一つのフローティングディフュージョンＦＤを共有する。
　図２３および図２４の例では、画素部２０Ｆは、第１の画素ＰＸＬＦ１、第２の画素ＰＸＬＦ２、第３の画素ＰＸＬＦ３、および第４の画素ＰＸＬＦ４が行列状に配列されている。
　第１の画素ＰＸＬＦ１の第１の第２のフォトダイオードＰＤＬＳ１および第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒ、第２の画素ＰＸＬＦ２の第２の第２のフォトダイオードＰＤＬＳ２および第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒ、第３の画素ＰＸＬＦ３の第３の第２のフォトダイオードＰＤＬＳ３および第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒ、並びに、第４の画素ＰＸＬＦ４の第４の第２のフォトダイオードＰＤＬＳ４および第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒが、一つのフローティングディフュージョンＦＤを共有している。
　そして、本第７の実施形態において、読み出し部７０は、たとえば第１の画素ＰＸＬＦ１の第１のフォトダイオードＰＤＳＬ１、第１の画素ＰＸＬＦ１の第１の第２のフォトダイオードＰＤＬＳ１、第２の画素ＰＸＬＦ２の第２の第２のフォトダイオードＰＤＬＳ２、第３の画素ＰＸＬＦ３の第３の第２のフォトダイオードＰＤＬＳ３、および第４の画素ＰＸＬＦ４の第４の第２のフォトダイオードＰＤＬＳ４に対する蓄積電荷読み出し処理の組み合わせにより、少なくとも広ダイナミックレンジ化機能および位相差を検出する位相差検出機能のうちの少なくとも一方の機能を発現する読み出しを行うことが可能である。
　以下に、本第７の実施形態における広ダイナミックレンジ化機能および位相差を検出する位相差検出機能を発現する読み出しモードの読み出し動作について説明する。
　図２５は、本第７の実施形態に係る広ダイナミックレンジ化機能および位相差検出機能を発現する読み出しモードの概要を表として示す図である。
　図２５においては、以下の６つの読み出しモードが例示されている。
（１）非広ダイナミックレンジ化モード（Ｎｏｎ－ＨＤＲ）、
（２）広ダイナミックレンジ化モード（ＨＤＲ）、
（３）第１の位相差検出化モード（ＰＤＡＦ（Ｖ））、
（４）第２の位相差検出化モード（ＰＤＡＦ（Ｈ））、
（５）第３の位相差検出化モード（ＰＤＡＦ（Ｄ））、および
（６）特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）
である。
　これらの読み出しモードにおける読み出し動作の概要について説明する。
　以下の説明において、タイミングチャートを例示するモードがあるが、本第７の実施形態に係る容量可変部にキャパシタとスイッチを適用した場合（図２１）の変換利得に応じた読み出し動作は、基本的に図８に関連付けて説明した第１の実施形態における変換利得に応じた読み出し動作と同様に行われる。
　なお、読み出し部７０は、前述したように、一つの読み出し期間に、容量可変部８０Ａにより設定される第１容量に応じた第１変換利得で画素信号の読み出しを行う第１変換利得モード読み出しと、容量可変部８０Ａにより設定される第２容量に応じた第２変換利得で画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行うことが可能である。
（１）非広ダイナミックレンジ化モード（Ｎｏｎ－ＨＤＲ）：
　この非広ダイナミックレンジ化モード（Ｎｏｎ－ＨＤＲ）では、広ダイナミックレンジ化機能および位相差検出機能を発現させることはできない。
　この場合、容量可変部８０ＡのスイッチングトランジスタＳＷ８２－Ｔｒをオン状態に保持して、第１のフォトダイオードＰＤＳＬ、第１の第２のフォトダイオードＰＤＬＳ１、第２のフォトダイオードＰＤＬＳ２、第３の第２のフォトダイオードＰＤＬＳ３、および第４の第２のフォトダイオードＰＤＬＳ４の蓄積電荷が同時並列的にフローティングディフュージョンＦＤに転送され、低変換利得（ＬＣＧ）の第２変換利得読み出しが行われ、第１の読み出し処理信号Ｓｉｇ１が得られる。
（２）広ダイナミックレンジ化モード（ＨＤＲ）：
　図２６（Ａ）～（Ｅ）は、本第７の実施形態に係る広ダイナミックレンジ化モード（ＨＤＲ）における読み出し動作のタイミングチャートを示す図である。
　広ダイナミックレンジ化モード（ＨＤＲ）において、第１の広ダイナミックレンジ化機能を発現する場合、第１の第１の読み出し処理信号Ｓｉｇ１を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持させる。
　そして、リセット期間に続く第１の読み出し期間に第１の第１変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持した状態で、第１の読み出し期間後の第１の転送トランジスタＴＧＳＬ－Ｔｒによる第１の転送期間の転送処理を行い、この第１の転送期間後の第２の読み出し期間に第２の第１変換利得モード読み出しを行う。
　広ダイナミックレンジ化モード（ＨＤＲ）において、第１の第２の読み出し処理信号Ｓｉｇ２を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応するキャパシタＣ８２の容量を含む第２容量に保持させる。
　そして、リセット期間に続く第３の読み出し期間に第１の第２変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応する第２容量に保持した状態で、第３の読み出し期間後の第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒ、第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒ、第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒ、および第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒによる第２の転送期間の転送処理を行い、この第２の転送期間後の第４の読み出し期間に第２の第２変換利得モード読み出しを行う。
　広ダイナミックレンジ化モード（ＨＤＲ）においては、第１の広ダイナミックレンジ化信号ＨＤＲＳｉｇとして第１の第２の読み出し処理信号Ｓｉｇ２を適用する。
　広ダイナミックレンジ化モード（ＨＤＲ）においては、ダイナミックレンジは１０３ｄＢであり、蓄積容量（ＬＦＷＣ）はたとえば１５０Ｋｅ相当であり、十分な飽和容量を得ることができ、十分なダイナミックレンジの拡大を図ることが可能となる。
（３）第１の位相差検出化モード（ＰＤＡＦ（Ｖ））：
　図２７（Ａ）～（Ｆ）は、本第７の実施形態に係る第１の位相差検出化モード（ＰＤＡＦ（Ｖ））における読み出し動作のタイミングチャートを示す図である。
　第１の位相差検出化モード（ＰＤＡＦ（Ｖ））において、第２の広ダイナミックレンジ化機能および第１の位相差検出機能を発現する場合、第２の第１の読み出し処理信号Ｓｉｇ１を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持させる。
　そして、リセット期間に続く第１の読み出し期間に第１の第１変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持した状態で、第１の読み出し期間後の第１の転送トランジスタＴＧＳＬ－Ｔｒによる第１の転送期間の転送処理を行い、この第１の転送期間後の第２の読み出し期間に第２の第１変換利得モード読み出しを行う。
　なお、場合によっては、このモードを実施せず、２回の読み出しによって位相差信号のみを読み出すこともできる。
　第１の位相差検出化モード（ＰＤＡＦ（Ｖ））において、第２の第２の読み出し処理信号Ｓｉｇ２を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応するキャパシタＣ８２の容量を含む第２容量に保持させる。
　そして、リセット期間に続く第３の読み出し期間に第１の第２変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応する第２容量に保持した状態で、第３の読み出し期間後の第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒおよび第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒの転送処理を行い、この第２の転送期間後の第４の読み出し期間に第２の第２変換利得モード読み出しを行う。
　第１の位相差検出化モード（ＰＤＡＦ（Ｖ））において、第３の第２の読み出し処理信号Ｓｉｇ３を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応するキャパシタＣ８２の容量を含む第２容量に保持させる。
　そして、リセット期間に続く第５の読み出し期間に第１の第２変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応する第２容量に保持した状態で、第５の読み出し期間後の第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒおよび第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒの転送処理を行い、この第２の転送期間後の第６の読み出し期間に第２の第２変換利得モード読み出しを行う。
　第１の位相差検出化モード（ＰＤＡＦ（Ｖ））において、第１の位相差検出用信号ＰＤＡＦＳｉｇとして、第２の第２の読み出し処理信号Ｓｉｇ２と第３の第２の読み出し処理信号Ｓｉｇ３の差分信号（Ｓｉｇ２－Ｓｉｇ３）を適用する。
　第１の位相差検出化モード（ＰＤＡＦ（Ｖ））において、第２の広ダイナミックレンジ化信号ＨＤＲＳｉｇとして第２の第２の読み出し処理信号Ｓｉｇ２と第３の第２の読み出し処理信号Ｓｉｇ３の加算信号（Ｓｉｇ２＋Ｓｉｇ３）を適用する。
　第１の位相差検出化モード（ＰＤＡＦ（Ｖ））においては、ダイナミックレンジは１０３ｄＢであり、蓄積容量（ＬＦＷＣ）はたとえば１５０Ｋｅ相当であり、十分な飽和容量を得ることができ、十分なダイナミックレンジの拡大を図ることが可能となる。
（４）第２の位相差検出化モード（ＰＤＡＦ（Ｈ））：
　図２８（Ａ）～（Ｆ）は、本第７の実施形態に係る第２の位相差検出化モード（ＰＤＡＦ（Ｈ））における読み出し動作のタイミングチャートを示す図である。
　第２の位相差検出化モード（ＰＤＡＦ（Ｈ））において、第３の広ダイナミックレンジ化機能および第２の位相差検出機能を発現する場合、第３の第１の読み出し処理信号Ｓｉｇ１を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持させる。
　そして、リセット期間に続く第１の読み出し期間に第１の第１変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持した状態で、第１の読み出し期間後の第１の転送トランジスタＴＧＳＬ－Ｔｒによる第１の転送期間の転送処理を行い、この第１の転送期間後の第２の読み出し期間に第２の第１変換利得モード読み出しを行う。
　第２の位相差検出化モード（ＰＤＡＦ（Ｈ））において、第４の第２の読み出し処理信号ＳｉＧ２を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応するキャパシタＣ８２の容量を含む第２容量に保持させる。
　そして、リセット期間に続く第３の読み出し期間に第１の第２変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応する第２容量に保持した状態で、第３の読み出し期間後の第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒおよび第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒの転送処理を行い、この第２の転送期間後の第４の読み出し期間に第２の第２変換利得モード読み出しを行う。
　第２の位相差検出化モード（ＰＤＡＦ（Ｈ））において、第５の第２の読み出し処理信号Ｓｉｇ３を得るために、少なくともリセット期間後に容量可変部８０Ａによりフローティングディフュージョンの容量を第２変換利得（ＬＣＧ）に対応するキャパシタＣ８２の容量を含む第２容量に保持させる。
　そして、リセット期間に続く第５の読み出し期間に第１の第２変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応する第２容量に保持した状態で、第５の読み出し期間後の第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒおよび第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒの転送処理を行い、この第２の転送期間後の第６の読み出し期間に第２の第２変換利得モード読み出しを行う。
　第２の位相差検出化モード（ＰＤＡＦ（Ｈ））において、第２の位相差検出用信号ＰＤＡＦＳｉｇとして、第４の第２の読み出し処理信号Ｓｉｇ２と第５の第２の読み出し処理信号Ｓｉｇ３の差分信号（Ｓｉｇ２－Ｓｉｇ３）を適用する。
　第２の位相差検出化モード（ＰＤＡＦ（Ｈ））において、第３の広ダイナミックレンジ化信号ＨＤＲＳｉｇとして第４の第２の読み出し処理信号Ｓｉｇ２と第５の第２の読み出し処理信号Ｓｉｇ３の加算信号（Ｓｉｇ２＋Ｓｉｇ３）を適用する。
　第２の位相差検出化モード（ＰＤＡＦ（Ｈ））においては、ダイナミックレンジは１０３ｄＢであり、蓄積容量（ＬＦＷＣ）は１５０Ｋｅであり、十分な飽和容量を得ることができ、十分なダイナミックレンジの拡大を図ることが可能となる。
（５）第３の位相差検出化モード（ＰＤＡＦ（Ｄ））：
　図２９（Ａ）～（Ｆ）は、本第７の実施形態に係る第３の位相差検出化モード（ＰＤＡＦ（Ｄ））における読み出し動作のタイミングチャートを示す図である。
　第３の位相差検出化モード（ＰＤＡＦ（Ｄ））において、第４の広ダイナミックレンジ化機能および第３の位相差検出機能を発現する場合、第４の第１の読み出し処理信号Ｓｉｇ１を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持させる。
　そして、リセット期間に続く第１の読み出し期間に第１の第１変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持した状態で、第１の読み出し期間後の第１の転送トランジスタＴＧＬＳ１－Ｔｒによる第１の転送期間の転送処理を行い、この第１の転送期間後の第２の読み出し期間に第２の第１変換利得モード読み出しを行う。
　第３の位相差検出化モード（ＰＤＡＦ（Ｄ））において、第６の第２の読み出し処理信号Ｓｉｇ２を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応するキャパシタＣ８２の容量を含む第２容量に保持させる。
　そして、リセット期間に続く第３の読み出し期間に第１の第２変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応する第２容量に保持した状態で、第３の読み出し期間後の第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒおよび第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒの転送処理を行い、この第２の転送期間後の第４の読み出し期間に第２の第２変換利得モード読み出しを行う。
　第３の位相差検出化モード（ＰＤＡＦ（Ｄ））において、第７の第２の読み出し処理信号Ｓｉｇ３を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応するキャパシタＣ８２の容量を含む第２容量に保持させる。
　そして、リセット期間に続く第５の読み出し期間に第１の第２変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応する第２容量に保持した状態で、第５の読み出し期間後の第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒおよび第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒの転送処理を行い、この第２の転送期間後の第６の読み出し期間に第２の第２変換利得モード読み出しを行う。
　第３の位相差検出化モード（ＰＤＡＦ（Ｄ））において、第３の位相差検出用信号ＰＤＡＦＳｉｇとして、第６の第２の読み出し処理信号Ｓｉｇ２と第７の第２の読み出し処理信号Ｓｉｇ３の差分信号（Ｓｉｇ２－Ｓｉｇ３）を適用する。
　第３の位相差検出化モード（ＰＤＡＦ（Ｄ））において、第４の広ダイナミックレンジ化信号ＨＤＲＳｉｇとして第６の第２の読み出し処理信号Ｓｉｇ２と第７の第２の読み出し処理信号Ｓｉｇ３の加算信号（Ｓｉｇ２＋Ｓｉｇ３）を適用する。
　第３の位相差検出化モード（ＰＤＡＦ（Ｄ））においては、ダイナミックレンジは１０３ｄＢであり、蓄積容量（ＬＦＷＣ）はたとえば１５０Ｋｅ相当であり、十分な飽和容量を得ることができ、十分なダイナミックレンジの拡大を図ることが可能となる。
（６）特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）：
　図３０（Ａ）～（Ｆ）は、本第７の実施形態に係る特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）における読み出し動作のタイミングチャートを示す図である。
　特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）において、第５の広ダイナミックレンジ化機能を発現する場合、第５の第１の読み出し処理信号Ｓｉｇ１を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持させる。
　そして、リセット期間に続く第１の読み出し期間に第１の第１変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第１変換利得（ＨＣＧ）に対応する第１容量に保持した状態で、第１の読み出し期間後の第１の転送トランジスタＴＧＬＳ１－Ｔｒによる第１の転送期間の転送処理を行い、この第１の転送期間後の第２の読み出し期間に第２の第１変換利得モード読み出しを行う。
　特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）において、第８の第２の読み出し処理信号Ｓｉｇ２を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応するキャパシタＣ８２の容量を含む第２容量に保持させる。
　そして、リセット期間に続く第３の読み出し期間に第１の第２変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応する第２容量に保持した状態で、第３の読み出し期間後の第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒ、第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒ、および第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒの転送処理を行い、この第２の転送期間後の第４の読み出し期間に第２の第２変換利得モード読み出しを行う。
　特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）において、第９の第２の読み出し処理信号Ｓｉｇ３を得るために、少なくともリセット期間後に容量可変部８０ＡによりフローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応するキャパシタＣ８２の容量を含む第２容量に保持させる。
　そして、リセット期間に続く第５の読み出し期間に第１の第２変換利得モード読み出しを行い、フローティングディフュージョンＦＤの容量を第２変換利得（ＬＣＧ）に対応する第２容量に保持した状態で、第５の読み出し期間後の第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒの転送処理を行い、この第２の転送期間後の第６の読み出し期間に第２の第２変換利得モード読み出しを行う。
　なお、この場合、第４の第２のフォトダイオードＰＤＬＳ４の感度を低下させることが好ましい。たとえば、蓄積期間を短くしたり、減光する。
　特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）において、第５の広ダイナミックレンジ化信号ＨＤＲＳｉｇとして第８の第２の読み出し処理信号Ｓｉｇ２と第３の第９の読み出し処理信号Ｓｉｇ３の加算信号（Ｓｉｇ２＋Ｓｉｇ３）を適用する。
　特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）においては、ダイナミックレンジは１０８ｄＢであり、蓄積容量（ＬＦＷＣ）はたとえば２５０Ｋｅ相当であり、十分な飽和容量を得ることができ、十分なダイナミックレンジの拡大を図ることが可能となる。
　本第７の実施形態によれば、たとえば第１の画素ＰＸＬＦ１の第１のフォトダイオードＰＤＳＬ１、第１の画素ＰＸＬＦ１の第１の第２のフォトダイオードＰＤＬＳ１、第２の画素ＰＸＬＦ２の第２の第２のフォトダイオードＰＤＬＳ２、第３の画素ＰＸＬＦ３の第３の第２のフォトダイオードＰＤＬＳ３、および第４の画素ＰＸＬＦ４の第４の第２のフォトダイオードＰＤＬＳ４に対する蓄積電荷読み出し処理の組み合わせにより、少なくとも広ダイナミックレンジ化機能および位相差を検出する位相差検出機能のうちの少なくとも一方の機能を発現する読み出しを行うことが可能である。
　図３１は、本発明の第７の実施形態に係る各読み出しモードにおける第１のフォトダイオードＰＤＳＬおよび第２のフォトダイオードＰＤＬＳの感度特性を示す図である。
　図３２（Ａ）および（Ｂ）は、本発明の第７の実施形態に係る広ダイナミックレンジ化モード（ＨＤＲ）、第３の位相差検出化モード（ＰＤＡＦ（Ｄ））、および特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）の線形化した感度特性を示す図である。
　図３２（Ａ）は信号の入出力特性を、図３２（Ｂ）はＳＮＲ特性を示している。
　図３２（Ａ）および（Ｂ）から、本第７の実施形態において、広ダイナミックレンジ化モード（ＨＤＲ）、第３の位相差検出化モード（ＰＤＡＦ（Ｄ））では１０ｄＢ程改善し、特別の広ダイナミックレンジ化モード（Ｅｘｔｒａ－ＨＤＲ）ではさらに５ｄＢ改善することがわかる。
　また、本第７の実施形態によれば、第１および第２の実施形態の効果と同様の効果を得られることはもとより、第２のフォトダイオードＰＤＬＳと第２の転送トランジスタＴＧＬＳを４個ずつ設けることにより、たとえばオートフォーカス（ＡＦ）の位相差情報を得るための位相差検出系として採用でき、水平（左右）、垂直（上下）方向および斜め方向の位相差情報が取得可能となる。
　なお、上述した各読み出しモードの読み出し動作は、第６の実施形態に係る図２２の画素ＰＸＬＥにも同様に適用することが可能である。
　図３３（Ａ）～（Ｃ）は、第６の実施形態に係る図２２の画素ＰＸＬＥにも第７の実施形態の各読み出しモードの読み出し動作を同様に適用することが可能であることを説明するための図である。
　ただし、図３３（Ａ）～（Ｃ）は、位相差検出化モード（ＰＤＡＦ）のみについて示してあるが、他のモードの読み出し動作を適用可能である。
　ちなみに、図３３（Ａ）は第１の位相差検出化モード（ＰＤＡＦ（Ｖ））の読み出し動作の概要を示し、図３３（Ｂ）は第２の位相差検出化モード（ＰＤＡＦ（Ｈ））の読み出し動作の概要を示し、図３３（Ｃ）は第３の位相差検出化モード（ＰＤＡＦ（Ｄ））の読み出し動作の概要を示している。
（第８の実施形態）
　図３４は、本第８の実施形態の画素における第１のフォトダイオードおよび８個の第２のフォトダイオードの配置例について説明するための図である。
　本第８の実施形態の画素ＰＸＬＧが、図２２の画素ＰＸＬＥと異なる点は、８個の第２のフォトダイオードＰＤＬＳ（１～８）を有することにある。
　画素ＰＸＬＧは、たとえば第１のフォトダイオードＰＤＳＬを含んで矩形ＲＣＴに形成され、第１のフォトダイオードＰＤＳＬの四隅部にそれぞれ対応して第２のフォトダイオードＰＤＬＳ１～ＰＤＬＳ８（第２の転送トランジスタＴＧＬＳ１－Ｔｒ～ＴＧＬＳ８－Ｔｒ）が配置されている。
　画素ＰＸＬＧは、図２２の例と同様に、四隅部として、左上隅部の第１の隅部ＣＲＮ１、右上隅部の第２の隅部ＣＲＮ２、左下隅部の第３の隅部ＣＲＮ３、および右下隅部の第４の隅部ＣＲＮ４を有している。
　画素ＰＸＬＧにおいて、第１の隅部ＣＲＮ１に、対を形成するように、第１の第２のフォトダイオードＰＤＬＳ１および第１の第２の転送トランジスタＴＧＬＳ１－Ｔｒ、並びに、第２の第２のフォトダイオードＰＤＬＳ２および第２の第２の転送トランジスタＴＧＬＳ２－Ｔｒが配置されている。
　第２の隅部に、対を形成するように、第３の第２のフォトダイオードＰＤＬＳ３および第３の第２の転送トランジスタＴＧＬＳ３－Ｔｒ、並びに、第４の第２のフォトダイオードＰＤＳＬ４および第４の第２の転送トランジスタＴＧＬＳ４－Ｔｒが配置されている。
　第３の隅部ＣＲＮ３に、対を形成するように、第５の第２のフォトダイオードＰＤＬＳ５および第５の第２の転送トランジスタＴＧＬＳ５－Ｔｒ、並びに、第６の第２のフォトダイオードＰＤＬＳ６および第６の第２の転送トランジスタＴＧＬＳ６－Ｔｒが配置されている。
　第４の隅部ＣＲＮ４に、対を形成するように、第７の第２のフォトダイオードＰＤＬＳ７および第７の第２の転送トランジスタＴＧＬＳ７－Ｔｒ、並びに、第８の第２のフォトダイオードＰＤＬＳ８および第８の第２の転送トランジスタＴＧＬＳ８－Ｔｒが配置されている。
　本第８の実施形態において、読み出し部７０は、第１のフォトダイオードＰＤＳＬ、第１の第２のフォトダイオードＰＤＬＳ１、第２の第２のフォトダイオードＰＤＬＳ２、第３の第２のフォトダイオードＰＤＬＳ３、第４の第２のフォトダイオードＰＤＬＳ４、第５の第２のフォトダイオードＰＤＬＳ５、第６の第２の光フォトダイオードＰＤＬＳ６、第７の第２のフォトダイオードＰＤＬＳ７、および第８の第２のフォトダイオードＰＤＬＳ８に対する蓄積電荷読み出し処理の組み合わせにより、少なくとも広ダイナミックレンジ化機能および位相差を検出する位相差検出機能のうちの少なくとも一方の機能を発現する読み出しを行うことが可能である。
　本第８の実施形態によれば、第１および第２の実施形態の効果と同様の効果を得られることはもとより、第２のフォトダイオードＰＤＬＳと第２の転送トランジスタＴＧＬＳを８個ずつ設けることにより、たとえばオートフォーカス（ＡＦ）の位相差情報を得るための位相差検出系として採用でき、水平（左右）、垂直（上下）方向および斜め方向の位相差情報が取得可能となる。
（応用例１）
　図３５は、図５に示す本実施形態に係る埋め込み型の第１のフォトダイオードおよび第２のフォトダイオードの他の構成例を示す簡略断面図である。
　埋め込み型の第１のフォトダイオードＰＤＳＬおよび第２のフォトダイオードＰＤＬＳを有する画素の構造例について図５（および図２０）に関連付けて説明したが、画素構造しては、これに限定されるものではなく、たとえば図３５に示すように、ジャンクション部２５０、蓄積領域２６０を光電変換領域上に積層してよりコンパクトな構造を採用することができる。
　図３５の第１のフォトダイオード２２０Ｈ（ＰＤＳＬ）においては、ｎ層（第１導電型半導体層）２２１ｎが、基板２１０の法線方向（図中の直交座標系のＺ方向）に３層構造を持つように構成されている。
　本例では、第１基板面２１１側にｎ－－層２２１４が形成され、このｎ－－層２２１４の第２基板面２１２側の一部にｎ－層２２１５形成され、このｎ－層２２１５の第２基板面２１２側にｎ層２２１６が形成されている。
　また、ｎ－－層２２１４の第２基板面２１２側のｎ－層２２１５に並列にｐ層２２１７が形成され、このｐ層２２１７の第２基板面２１２側にｐ層２２１８およびｎ＋層２２１９が形成されている。
　図３５の第２のフォトダイオード２４０Ｈ（ＰＤＬＳ）においては、ｎ層（第１導電型半導体層）２４１ｎが、基板２１０の法線方向（図中の直交座標系のＺ方向）に１層構造を持つように構成されている。
　本例では、ｎ層２４１３が形成されている。
　図３５のｐ型分離層２３１Ｈにおいては、ｐ層（第２導電型半導体層）２３１ｐが、基板２１０の法線方向（図中の直交座標系のＺ方向）に３構造を持つように構成されている。
　本例では、第１基板面２１１側にｐ層２３１１が形成され、このｐ層２３１１の第２基板面２１２側にｐ－層２３１２が形成され、このｐ－層２３１２の第２基板面２１２側にｐ層２３１３が形成されている。
　図３５のｐ型分離層２３２Ｈにおいては、ｐ層（第２導電型半導体層）２３２ｐが、基板２１０の法線方向（図中の直交座標系のＺ方向）に２層構造を持つように構成されている。
　本例では、第１基板面２１１側にｐ層２３２１が形成され、このｐ層２３２１の第２基板面２１２側にｐ＋層２３２３が形成されている。
　図３５のｐ型分離層２３３Ｈにおいては、ｐ層（第２導電型半導体層）２３３ｐが、基板２１０の法線方向（図中の直交座標系のＺ方向）に３層構造を持つように構成されている。
　本例では、第１基板面２１１側にｐ層２３３１が形成され、このｐ層２３３１の第２基板面２１２側にｐ－層２３３２が形成され、このｐ－層２３３２の第２基板面２１２側にｐ層２３３３が形成されている。
ている。
　そして、図３５の例では、ｐ層２２１７、ｐ＋層２３２３、ｎ層２４１３上にわたって、ｎ＋層２２１９が形成されている。
　この構成は一例であり、他の積層構造であってもよい。
（応用例２）
　図３６（Ａ）および（Ｂ）は、本発明の実施形態に係る固体撮像装置が、表面照射型イメージセンサと裏面照射型イメージセンサの両方に適用が可能であることを説明するための図である。
　図３６（Ａ）が表面照射型イメージセンサの簡略構成を示し、図３６（Ｂ）が裏面照射型イメージセンサの簡略構成を示している。
　図３６（Ａ）および（Ｂ）において、符号９１がマイクロレンズアレイを、９２がカラーフィルタ群を、９３が配線層を、９４がシリコン基板を、それぞれ示している。
　上述した本実施形態の固体撮像装置１０は、図３６（Ａ）および（Ｂ）に示すように、
表面照射型イメージセンサ（ＦＳＩ）と裏面照射型イメージセンサ（ＢＳＩ）の両方に適用可能である。
　以上説明した固体撮像装置１０，１０Ａ～１０Ｇは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
　図３７は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
　本電子機器１００は、図３７に示すように、本実施形態に係る固体撮像装置１０，１０Ａ～１０Ｇが適用可能なＣＭＯＳイメージセンサ１１０を有する。
　さらに、電子機器１００は、このＣＭＯＳイメージセンサ１１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）１２０を有する。
　電子機器１００は、ＣＭＯＳイメージセンサ１１０の出力信号を処理する信号処理回路(ＰＲＣ)１３０を有する。
　信号処理回路１３０は、ＣＭＯＳイメージセンサ１１０の出力信号に対して所定の信号処理を施す。
　信号処理回路１３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
　上述したように、ＣＭＯＳイメージセンサ１１０として、前述した固体撮像装置１０，１０Ａ～１０Ｇを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
　そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。

Claims (20)

  1. 　画素が配置された画素部を有し、
    　前記画素は、
    　　蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第１の光電変換部と、
    　　蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第２の光電変換部と、
    　　前記第１の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第１の転送素子と、
    　　前記第２の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第２の転送素子と、
    　　前記第１の転送素子および前記第２の転送素子のうちの少なくとも一方の転送素子を通じて前記第１の光電変換部および前記第２の光電変換部のうちの少なくとも一方の光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
    　　前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
    　　前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
    　　前記第１の光電変換部は、第１の飽和容量および第１の感度を有し、
    　　前記第２の光電変換部は、前記第１の飽和容量と異なる第２の飽和容量および前記第１の感度と異なる第２の感度を有する
    　固体撮像装置。
  2. 　前記第１の飽和容量は前記第２の飽和容量より小さく、
    　前記第１の感度は前記第２の感度より大きい
    　請求項１記載の固体撮像装置。
  3. 　前記画素部から画素信号の読み出しを行う読み出し部を有し、
    　前記画素は、
    　　リセット期間に前記フローティングディフュージョンの電荷を排出するリセット素子を含み、
    　前記読み出し部は、
    　　前記リセット素子を通じて前記フローティングディフュージョンをリセットするリセット期間後の読み出し期間にリセット状態の信号を読み出し、
    　　前記リセット期間後の前記読み出し期間後に、前記第１の転送素子または第２の転送素子を通じて前記フローティングディフュージョンに第１の飽和容量および第１の感度の前記第１の光電変換部または第２の飽和容量および第２の感度の前記第２の光電変換部の蓄積電荷を転送する前記転送期間後の読み出し期間に、蓄積電荷に応じた信号を読み出す、読み出しスキャンが可能で、
    　　一つの前記読み出し期間に、前記容量可変部により設定される第１容量に応じた第１変換利得で前記画素信号の読み出しを行う第１変換利得モード読み出しと、
    　　前記容量可変部により設定される第２容量に応じた第２変換利得で前記画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行う
    　請求項１記載の固体撮像装置。
  4. 　前記読み出し部は、
    　　前記第１変換利得モード時には、少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持させ、
    　　前記リセット期間に続く第１の読み出し期間に第１の前記第１変換利得モード読み出しを行い、
    　前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持した状態で、前記第１の読み出し期間後の前記第１の転送素子による第１の転送期間の転送処理を行い、
    　当該第１の転送期間後の第２の読み出し期間に第２の前記第１変換利得モード読み出しを行う
    　請求項３記載の固体撮像装置。
  5. 　前記読み出し部は、
    　　前記第２変換利得モード時には、少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記キャパシタの容量を含む前記第２容量に保持させ、
    　　前記リセット期間に続く第３の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第３の読み出し期間後の前記第２の転送素子による第２の転送期間の転送処理を行い、
    　当該第２の転送期間後の第４の読み出し期間に第２の前記第２変換利得モード読み出しを行う
    　請求項３記載の固体撮像装置。
  6. 　前記画素は、
    　　蓄積期間に光電変換により生成した電荷を蓄積する一つの前記第１の光電変換部と、
    　　蓄積期間に光電変換により生成した電荷を蓄積する少なくとも二つの前記第２の光電変換部と、
    　　前記第１の光電変換部に蓄積された電荷を指定される転送期間に転送可能な一つの前記第１の転送素子と、
    　　前記第２の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも二つの前記第２の転送素子と、を含み、
    　　　前記フローティングディフュージョンは、
    　　　前記第１の転送素子および前記第２の転送素子のうちの少なくとも一方の転送素子を通じて前記第１の光電変換部および前記第２の光電変換部のうちの少なくとも一方の光電変換部で蓄積された電荷が転送される
    　請求項１記載の固体撮像装置。
  7. 　前記画素は、
    　　前記第１の光電変換部を含んで矩形に形成され、当該第１の光電変換部の四隅部にそれぞれ対応して前記第２の光電変換部および前記第２の転送素子が配置されている
    　請求項６記載の固体撮像装置。
  8. 　前記画素部から画素信号の読み出しを行う読み出し部を有し、
    　前記画素は、
    　　前記四隅部として、左上隅部の第１の隅部、右上隅部の第２の隅部、左下隅部の第３の隅部、および右下隅部の第４の隅部を有し、
    　　前記第１の隅部に第１の前記第２の光電変換部および第１の前記第２の転送素子が配置され、
    　　前記第２の隅部に第２の前記第２の光電変換部および第２の前記第２の転送素子が配置され、
    　　前記第３の隅部に第３の前記第２の光電変換部および第３の前記第２の転送素子が配置され、
    　　前記第４の隅部に第４の前記第２の光電変換部および第４の前記第２の転送素子が配置され、
    　前記読み出し部は、
    　　前記第１の光電変換部、前記第１の前記第２の光電変換部、前記第２の前記第２の光電変換部、前記第３の前記第２の光電変換部、および前記第４の前記第２の光電変換部に対する蓄積電荷読み出し処理の組み合わせにより、少なくとも広ダイナミックレンジ化機能および位相差を検出する位相差検出機能のうちの少なくとも一方の機能を発現する読み出しを行うことが可能である
    　請求項７記載の固体撮像装置。
  9. 　前記画素部は、
    　　複数の画素が行列状に配置され、
    　　一つの前記フローティングディフュージョンを、隣接する複数の画素の前記第２の光電変換素子および前記第２の転送素子で共有する画素共有構造を有する
    　請求項７記載の固体撮像装置。
  10. 　前記画素は、
    　　前記四隅部として、左上隅部の第１の隅部、右上隅部の第２の隅部、左下隅部の第３の隅部、および右下隅部の第４の隅部を有し、
    　　前記第１の隅部に第１の前記第２の光電変換部および第１の前記第２の転送素子が配置され、
    　　前記第２の隅部に第２の前記第２の光電変換部および第２の前記第２の転送素子が配置され、
    　　前記第３の隅部に第３の前記第２の光電変換部および第３の前記第２の転送素子が配置され、
    　　前記第４の隅部に第４の前記第２の光電変換部および第４の前記第２の転送素子が配置され、
    　前記第１の前記第２の光電変換部および前記第１の前記第２の転送素子は、
    　　列方向左側に隣接する画素の前記第２の前記第２の光電変換部および前記第２の前記第２の転送素子、行方向上側に隣接する画素の前記第３の前記第２の光電変換部および前記第３の前記第２の転送素子、並びに、左上側に隣接する画素の前記第４の前記第２の光電変換部および前記第４の前記第２の転送素子のうちの少なくともいずれかと、一つの前記フローティングディフュージョンを共有し、
    　前記第２の前記第２の光電変換部および前記第２の前記第２の転送素子は、
    　　列方向右側に隣接する画素の前記第１の前記第２の光電変換部および前記第１の前記第２の転送素子、行方向上側に隣接する画素の前記第４の前記第２の光電変換部および前記第４の前記第２の転送素子、並びに、右上側に隣接する画素の前記第３の前記第２の光電変換部および前記第３の前記第２の転送素子のうちの少なくともいずれかと、一つの前記フローティングディフュージョンを共有し、
    　前記第３の前記第２の光電変換部および前記第３の前記第２の転送素子は、
    　　列方向左側に隣接する画素の前記第４の前記第２の光電変換部および前記第４の前記第２の転送素子、行方向下側に隣接する画素の前記第１の前記第２の光電変換部および前記第１の前記第２の転送素子、並びに、左下側に隣接する画素の前記第２の前記第２の光電変換部および前記第２の前記第２の転送素子のうちの少なくともいずれかと、一つの前記フローティングディフュージョンを共有し、
    　前記第４の前記第２の光電変換部および前記第４の前記第２の転送素子は、
    　　列方向右側に隣接する画素の前記第３の前記第２の光電変換部および前記第３の前記第２の転送素子、行方向下側に隣接する画素の前記第２の前記第２の光電変換部および前記第２の前記第２の転送素子、並びに、右下側に隣接する画素の前記第１の前記第２の光電変換部および前記第１の前記第２の転送素子のうちの少なくともいずれかと、一つの前記フローティングディフュージョンを共有する
    　請求項９記載の固体撮像装置。
  11. 　前記画素部から画素信号の読み出しを行う読み出し部を有し、
    　前記画素部は、
    　第１の画素、第２の画素、第３の画素、および第４の画素が行列状に配列され、
    　前記第１の画素の前記第１の前記第２の光電変換部および前記第１の前記第２の転送素子、前記第２の画素の前記第２の前記第２の光電変換部および前記第２の前記第２の転送素子、前記第３の画素の前記第３の前記第２の光電変換部および前記第３の前記第２の転送素子、並びに、前記第４の画素の前記第４の前記第２の光電変換部および前記第４の前記第２の転送素子が、一つの前記フローティングディフュージョンを共有し、
    　前記読み出し部は、
    　　前記第１の画素の前記第１の光電変換部、前記第１の画素の前記第１の第２の光電変換部、前記第２の画素の前記第２の第２の光電変換部、前記第３の画素の前記第３の第２の光電変換部、および前記第４の画素の前記第４の第２の光電変換部に対する蓄積電荷読み出し処理の組み合わせにより、少なくとも広ダイナミックレンジ化機能および位相差を検出する位相差検出機能のうちの少なくとも一方の機能を発現する読み出しを行うことが可能である
    　請求項１０記載の固体撮像装置。
  12. 　前記読み出し部は、
    　　一つの読み出し期間に、前記容量可変部により設定される第１容量に応じた第１変換利得で前記画素信号の読み出しを行う第１変換利得モード読み出しと、
    　　前記容量可変部により設定される第２容量に応じた第２変換利得で前記画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行うことが可能で、
    　　第１の広ダイナミックレンジ化機能を発現する場合、
    　　第１の第１の読み出し処理信号を得るために、
    　　　少なくともリセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持させ、
    　　　リセット期間に続く第１の読み出し期間に第１の前記第１変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持した状態で、前記第１の読み出し期間後の前記第１の転送素子による第１の転送期間の転送処理を行い、
    　　　当該第１の転送期間後の第２の読み出し期間に第２の前記第１変換利得モード読み出しを行い、
    　　第１の第２の読み出し処理信号を得るために、
    　　　少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持させ、
    　　　前記リセット期間に続く第３の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第３の読み出し期間後の前記第１の前記第２の転送素子、前記第２の前記第２の転送素子、前記第３の前記第２の転送素子、および前記第４の前記第２の転送素子による第２の転送期間の転送処理を行い、
    　　　当該第２の転送期間後の第４の読み出し期間に第２の前記第２変換利得モード読み出しを行い、
    　　第１の広ダイナミックレンジ化信号として前記第１の前記第２の読み出し処理信号を適用する
    　請求項８記載の固体撮像装置。
  13. 　前記読み出し部は、
    　　一つの読み出し期間に、前記容量可変部により設定される第１容量に応じた第１変換利得で前記画素信号の読み出しを行う第１変換利得モード読み出しと、
    　　前記容量可変部により設定される第２容量に応じた第２変換利得で前記画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行うことが可能で、
    　　第２の広ダイナミックレンジ化機能および第１の位相差検出機能を発現する場合、
    　　第２の第１の読み出し処理信号を得るために、
    　　　少なくともリセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持させ、
    　　　リセット期間に続く第１の読み出し期間に第１の前記第１変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持した状態で、前記第１の読み出し期間後の前記第１の転送素子による第１の転送期間の転送処理を行い、
    　　　当該第１の転送期間後の第２の読み出し期間に第２の前記第１変換利得モード読み出しを行い、
    　　第２の第２の読み出し処理信号を得るために、
    　　　少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持させ、
    　　　前記リセット期間に続く第３の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第３の読み出し期間後の前記第１の前記第２の転送素子および前記第２の前記第２の転送素子の転送処理を行い、
    　　　当該第２の転送期間後の第４の読み出し期間に第２の前記第２変換利得モード読み出しを行い、
    　　第３の第２の読み出し処理信号を得るために、
    　　　少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持させ、
    　　　前記リセット期間に続く第５の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第５の読み出し期間後の前記第３の前記第２の転送素子および前記第４の前記第２の転送素子の転送処理を行い、
    　　　当該第２の転送期間後の第６の読み出し期間に第２の前記第２変換利得モード読み出しを行い、
    　　第１の位相差検出用信号として、前記第２の前記第２の読み出し処理信号と前記第３の前記第２の読み出し処理信号の差分信号を適用し、
    　　第２の広ダイナミックレンジ化信号として前記第２の前記第２の読み出し処理信号と前記第３の前記第２の読み出し処理信号の加算信号を適用する
    　請求項８記載の固体撮像装置。
  14. 　前記読み出し部は、
    　　一つの読み出し期間に、前記容量可変部により設定される第１容量に応じた第１変換利得で前記画素信号の読み出しを行う第１変換利得モード読み出しと、
    　　前記容量可変部により設定される第２容量に応じた第２変換利得で前記画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行うことが可能で、
    　　第３の広ダイナミックレンジ化機能および第２の位相差検出機能を発現する場合、
    　　第３の第１の読み出し処理信号を得るために、
    　　　少なくともリセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持させ、
    　　　リセット期間に続く第１の読み出し期間に第１の前記第１変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持した状態で、前記第１の読み出し期間後の前記第１の転送素子による第１の転送期間の転送処理を行い、
    　　　当該第１の転送期間後の第２の読み出し期間に第２の前記第１変換利得モード読み出しを行い、
    　　第４の第２の読み出し処理信号を得るために、
    　　　少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持させ、
    　　　前記リセット期間に続く第３の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第３の読み出し期間後の前記第１の前記第２の転送素子および前記第３の前記第２の転送素子の転送処理を行い、
    　　　当該第２の転送期間後の第４の読み出し期間に第２の前記第２変換利得モード読み出しを行い、
    　　第５の第２の読み出し処理信号を得るために、
    　　　少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持させ、
    　　　前記リセット期間に続く第５の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第５の読み出し期間後の前記第２の前記第２の転送素子および前記第４の前記第２の転送素子の転送処理を行い、
    　　　当該第２の転送期間後の第６の読み出し期間に第２の前記第２変換利得モード読み出しを行い、
    　　第２の位相差検出用信号として、前記第４の前記第２の読み出し処理信号と前記第５の前記第２の読み出し処理信号の差分信号を適用し、
    　　第３の広ダイナミックレンジ化信号として前記第４の前記第２の読み出し処理信号と前記第５の前記第２の読み出し処理信号の加算信号を適用する
    　請求項８記載の固体撮像装置。
  15. 　前記読み出し部は、
    　　一つの読み出し期間に、前記容量可変部により設定される第１容量に応じた第１変換利得で前記画素信号の読み出しを行う第１変換利得モード読み出しと、
    　　前記容量可変部により設定される第２容量に応じた第２変換利得で前記画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行うことが可能で、
    　　第４の広ダイナミックレンジ化機能および第３の位相差検出機能を発現する場合、
    　　第４の第１の読み出し処理信号を得るために、
    　　　少なくともリセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持させ、
    　　　リセット期間に続く第１の読み出し期間に第１の前記第１変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持した状態で、前記第１の読み出し期間後の前記第１の転送素子による第１の転送期間の転送処理を行い、
    　　　当該第１の転送期間後の第２の読み出し期間に第２の前記第１変換利得モード読み出しを行い、
    　　第６の第２の読み出し処理信号を得るために、
    　　　少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持させ、
    　　　前記リセット期間に続く第３の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第３の読み出し期間後の前記第１の前記第２の転送素子および前記第４の前記第２の転送素子の転送処理を行い、
    　　　当該第２の転送期間後の第４の読み出し期間に第２の前記第２変換利得モード読み出しを行い、
    　　第７の第２の読み出し処理信号を得るために、
    　　　少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持させ、
    　　　前記リセット期間に続く第５の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第５の読み出し期間後の前記第２の前記第２の転送素子および前記第３の前記第２の転送素子の転送処理を行い、
    　　　当該第２の転送期間後の第６の読み出し期間に第２の前記第２変換利得モード読み出しを行い、
    　　第３の位相差検出用信号として、前記第６の前記第２の読み出し処理信号と前記第７の前記第２の読み出し処理信号の差分信号を適用し、
    　　第４の広ダイナミックレンジ化信号として前記第６の前記第２の読み出し処理信号と前記第７の前記第２の読み出し処理信号の加算信号を適用する
    　請求項８記載の固体撮像装置。
  16. 　前記読み出し部は、
    　　一つの読み出し期間に、前記容量可変部により設定される第１容量に応じた第１変換利得で前記画素信号の読み出しを行う第１変換利得モード読み出しと、
    　　前記容量可変部により設定される第２容量に応じた第２変換利得で前記画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行うことが可能で、
    　　第５の広ダイナミックレンジ化機能を発現する場合、
    　　第５の第１の読み出し処理信号を得るために、
    　　　少なくともリセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持させ、
    　　　リセット期間に続く第１の読み出し期間に第１の前記第１変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第１変換利得に対応する前記第１容量に保持した状態で、前記第１の読み出し期間後の前記第１の転送素子による第１の転送期間の転送処理を行い、
    　　　当該第１の転送期間後の第２の読み出し期間に第２の前記第１変換利得モード読み出しを行い、
    　　第８の第２の読み出し処理信号を得るために、
    　　　少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持させ、
    　　　前記リセット期間に続く第３の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第３の読み出し期間後の前記第１の前記第２の転送素子、前記第２の前記第２の転送素子、および前記第３の前記第２の転送素子の転送処理を行い、
    　　　当該第２の転送期間後の第４の読み出し期間に第２の前記第２変換利得モード読み出しを行い、
    　　第９の第２の読み出し処理信号を得るために、
    　　　少なくとも前記リセット期間後に前記容量可変部により前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持させ、
    　　　前記リセット期間に続く第５の読み出し期間に第１の前記第２変換利得モード読み出しを行い、
    　　　前記フローティングディフュージョンの容量を前記第２変換利得に対応する前記第２容量に保持した状態で、前記第５の読み出し期間後の前記第４の前記第２の転送素子の転送処理を行い、
    　　　当該第２の転送期間後の第６の読み出し期間に第２の前記第２変換利得モード読み出しを行い、
    　　第５の広ダイナミックレンジ化信号として前記第８の前記第２の読み出し処理信号と前記第３の前記第９の読み出し処理信号の加算信号を適用する
    　請求項８記載の固体撮像装置。
  17. 　第１基板面側と、当該第１基板面側と対向する側の第２基板面側とを有する基板と、
    　前記基板に対して埋め込むように形成された第１導電型半導体層を含み、受光した光の光電変換機能および電荷蓄積機能を有する前記第１の光電変換部と、
    　前記第１の光電変換部の前記第１導電型半導体層の少なくとも一方の側部に形成された第２導電型分離層と、
    　前記第２導電型分離層を挟んで、前記第１の光電変換部と並列となるように、前記基板に対して埋め込むように形成された第１導電型半導体層を含み、受光した光の光電変換機能および電荷蓄積機能を有する前記第２の光電変換部と、を有し、
    　前記第１の光電変換部の受光領域の開口部は前記第２の光電変換部の開口部より大きく、
    　前記第１の光電変換部の第１導電型半導体層の不純物濃度は、前記第２の光電変換部の第１導電型半導体層の不純物濃度より薄い
    　請求項１記載の固体撮像装置。
  18. 　前記第２の光電変換部は、
    　　前記第１導電型半導体層の少なくとも一部において、前記基板の法線に直交する方向に、前記第１導電型半導体層と接合容量成分を持つ少なくとも一つの第２導電型半導体層を含む
    　請求項１７記載の固体撮像装置。
  19. 　画素が配置された画素部を有し、
    　前記画素は、
    　　蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第１の光電変換部と、
    　　蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第２の光電変換部と、
    　　前記第１の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第１の転送素子と、
    　　前記第２の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第２の転送素子と、
    　　前記第１の転送素子および前記第２の転送素子のうちの少なくとも一方の転送素子を通じて前記第１の光電変換部および前記第２の光電変換部のうちの少なくとも一方の光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
    　　前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
    　　リセット期間に前記フローティングディフュージョンの電荷を排出するリセット素子と、
    　　前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
    　　前記第１の光電変換部は、第１の飽和容量および第１の感度を有し、
    　　前記第２の光電変換部は、前記第１の飽和容量と異なる第２の飽和容量および前記第１の感度と異なる第２の感度を有する
    　固体撮像装置の駆動方法であって、
    　前記リセット素子を通じて前記フローティングディフュージョンをリセットするリセット期間後の読み出し期間にリセット状態の信号を読み出し、
    　前記リセット期間後の前記読み出し期間後に、前記第１の転送素子または第２の転送素子を通じて前記フローティングディフュージョンに第１の飽和容量および第１の感度の前記第１の光電変換素子または第２の飽和容量および第２の感度の前記第２の光電変換部の蓄積電荷を転送する前記転送期間後の読み出し期間に、蓄積電荷に応じた信号を読み出す、読み出しスキャン期間において、
    　一つの前記読み出し期間に、前記容量可変部により設定される第１容量に応じ第１変換利得で前記第１の光電変換部の蓄積電荷に応じた前記画素信号の読み出しを行う第１変換利得モード読み出しと、
    　　前記容量可変部により設定される第２容量に応じ第２変換利得で前記第２の光電変換部の蓄積電荷に応じた前記画素信号の読み出しを行う第２変換利得モード読み出しと、のうちの少なくともいずれかを行う
    　固体撮像装置の駆動方法。
  20. 　固体撮像装置と、
    　前記固体撮像装置に被写体像を結像する光学系と、を有し、
    　前記固体撮像装置は、
    　　画素が配置された画素部を有し、
    　　前記画素は、
    　　　蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第１の光電変換部と、
    　　　蓄積期間に光電変換により生成した電荷を蓄積する少なくとも一つの第２の光電変換部と、
    　　　前記第１の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第１の転送素子と、
    　　　前記第２の光電変換部に蓄積された電荷を指定される転送期間に転送可能な少なくとも一つの第２の転送素子と、
    　　　前記第１の転送素子および前記第２の転送素子のうちの少なくとも一方の転送素子を通じて前記第１の光電変換部および前記第２の光電変換部のうちの少なくとも一方の光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
    　　　前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
    　　　前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
    　　　前記第１の光電変換部は、第１の飽和容量および第１の感度を有し、
    　　　前記第２の光電変換部は、前記第１の飽和容量と異なる第２の飽和容量および前記第１の感度と異なる第２の感度を有する
    　電子機器。
PCT/JP2018/024892 2017-07-07 2018-06-29 固体撮像装置、固体撮像装置の駆動方法、および電子機器 WO2019009213A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP18828179.4A EP3651450A4 (en) 2017-07-07 2018-06-29 SOLID STATE IMAGING DEVICE, METHOD OF OPERATION FOR THE SOLID STATE IMAGING DEVICE, AND ELECTRONIC EQUIPMENT
CN201880045056.5A CN110832844B (zh) 2017-07-07 2018-06-29 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
US16/628,980 US11350044B2 (en) 2017-07-07 2018-06-29 Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP2019527679A JP7200103B2 (ja) 2017-07-07 2018-06-29 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-133466 2017-07-07
JP2017133466 2017-07-07

Publications (1)

Publication Number Publication Date
WO2019009213A1 true WO2019009213A1 (ja) 2019-01-10

Family

ID=64950114

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/024892 WO2019009213A1 (ja) 2017-07-07 2018-06-29 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Country Status (5)

Country Link
US (1) US11350044B2 (ja)
EP (1) EP3651450A4 (ja)
JP (1) JP7200103B2 (ja)
CN (1) CN110832844B (ja)
WO (1) WO2019009213A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786634A (zh) * 2019-11-01 2021-05-11 豪威科技股份有限公司 用于抑制光学串扰的柱结构
EP4142280A4 (en) * 2020-04-21 2023-09-20 Sony Semiconductor Solutions Corporation SOLID STATE IMAGE RECORDING ELEMENT AND IMAGE RECORDING DEVICE

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111164964B (zh) * 2017-10-27 2022-08-16 索尼半导体解决方案公司 摄像装置和摄像方法
US11133339B2 (en) * 2018-04-16 2021-09-28 Canon Kabushiki Kaisha Image sensor, image capturing apparatus and image processing apparatus
US11343454B2 (en) * 2019-08-16 2022-05-24 Semiconductor Components Industries, Llc Imaging systems and methods for performing pixel binning and variable integration for analog domain regional feature extraction
KR20210121851A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 이미지 센싱 장치
DE102021113883A1 (de) * 2020-06-04 2021-12-09 Samsung Electronics Co., Ltd. Bildsensor, elektronische vorrichtung, und betriebsverfahren eines bildsensors
KR20220098587A (ko) * 2021-01-04 2022-07-12 삼성전자주식회사 이미지 센서, 픽셀 및 픽셀의 동작 방법
KR20220120049A (ko) * 2021-02-22 2022-08-30 삼성전자주식회사 이미지 센서
KR20220156272A (ko) 2021-05-18 2022-11-25 삼성전자주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템
KR20220169822A (ko) * 2021-06-21 2022-12-28 삼성전자주식회사 픽셀, 및 이를 포함하는 이미지 센서
KR20230041388A (ko) * 2021-09-17 2023-03-24 삼성전자주식회사 단위 픽셀, 이미지 센서 및 차량
CN116132812A (zh) 2021-11-12 2023-05-16 三星电子株式会社 图像传感器和图像传感器的操作方法
KR20230134882A (ko) * 2022-03-15 2023-09-22 삼성전자주식회사 이미지 센서
WO2023197333A1 (zh) * 2022-04-15 2023-10-19 北京小米移动软件有限公司 固体拍摄装置以及摄像头设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165754A (ja) 1998-11-27 2000-06-16 Canon Inc 固体撮像装置および固体撮像装置の信号読出し方法
JP2013070245A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 固体撮像装置および固体撮像システム
JP2016220192A (ja) * 2016-02-04 2016-12-22 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010124418A (ja) * 2008-11-21 2010-06-03 Toshiba Corp 固体撮像装置
JP5493430B2 (ja) * 2009-03-31 2014-05-14 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011015219A (ja) * 2009-07-02 2011-01-20 Toshiba Corp 固体撮像装置
JP5091964B2 (ja) * 2010-03-05 2012-12-05 株式会社東芝 固体撮像装置
JP5821315B2 (ja) * 2011-06-21 2015-11-24 ソニー株式会社 電子機器、電子機器の駆動方法
JP5959829B2 (ja) * 2011-11-09 2016-08-02 キヤノン株式会社 固体撮像装置
US20130256510A1 (en) 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch
JP5988744B2 (ja) * 2012-07-18 2016-09-07 キヤノン株式会社 撮像装置、その制御方法、および制御プログラム
JP2015012127A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
US9363450B2 (en) 2013-08-27 2016-06-07 Semiconductor Components Industries, Llc Imaging systems and methods for image signal gain adjustment
JP2015056878A (ja) * 2013-09-13 2015-03-23 株式会社東芝 固体撮像装置
JP2015088621A (ja) * 2013-10-30 2015-05-07 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP6176062B2 (ja) * 2013-11-06 2017-08-09 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2016021606A (ja) 2014-07-11 2016-02-04 株式会社東芝 固体撮像装置および固体撮像装置の制御方法
JP6406911B2 (ja) * 2014-07-24 2018-10-17 キヤノン株式会社 撮像装置及び撮像装置の製造方法
JP2016058818A (ja) * 2014-09-08 2016-04-21 キヤノン株式会社 撮像装置及び撮像システム
WO2016055909A1 (en) * 2014-10-10 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9332200B1 (en) * 2014-12-05 2016-05-03 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US9998691B2 (en) * 2015-03-11 2018-06-12 Canon Kabushiki Kaisha Pixel, a solid-state imaging device, and an imaging apparatus having barrier region between photoelectric conversion portions in parallel
JP5897752B1 (ja) * 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
DE102016212784A1 (de) 2016-07-13 2018-01-18 Robert Bosch Gmbh CMOS Pixel, Bildsensor und Kamera sowie Verfahren zum Auslesen eienes CMOS Pixels
KR20180079519A (ko) * 2016-12-30 2018-07-11 삼성전자주식회사 이미지 센서
WO2018155297A1 (ja) * 2017-02-27 2018-08-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
US10411063B2 (en) * 2017-06-20 2019-09-10 Omnivision Technologies, Inc. Single-exposure high dynamic range sensor
US10404928B2 (en) * 2017-07-06 2019-09-03 Himax Imaging Limited Image sensor and a method of operating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165754A (ja) 1998-11-27 2000-06-16 Canon Inc 固体撮像装置および固体撮像装置の信号読出し方法
JP2013070245A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 固体撮像装置および固体撮像システム
JP2016220192A (ja) * 2016-02-04 2016-12-22 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP3651450A4
T. WILLASSEN ET AL.: "A 1280x1080 4.2pm Split-Diode Pixel HDR Sensor in 110nm BSI CMOS Process", INTERNATIONAL IMAGE SENSOR WORKSHOP (IISW, 8 June 2015 (2015-06-08)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786634A (zh) * 2019-11-01 2021-05-11 豪威科技股份有限公司 用于抑制光学串扰的柱结构
EP4142280A4 (en) * 2020-04-21 2023-09-20 Sony Semiconductor Solutions Corporation SOLID STATE IMAGE RECORDING ELEMENT AND IMAGE RECORDING DEVICE
US11974057B2 (en) 2020-04-21 2024-04-30 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device

Also Published As

Publication number Publication date
CN110832844A (zh) 2020-02-21
EP3651450A4 (en) 2022-03-30
JPWO2019009213A1 (ja) 2020-07-02
CN110832844B (zh) 2021-11-09
US20200137325A1 (en) 2020-04-30
EP3651450A1 (en) 2020-05-13
US11350044B2 (en) 2022-05-31
JP7200103B2 (ja) 2023-01-06

Similar Documents

Publication Publication Date Title
JP7200103B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7460345B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US9961262B2 (en) Solid-state imaging device having a switchable conversion gain in the floating diffusion, method for driving solid-state imaging device, and electronic apparatus
US10694121B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP7319917B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US9524999B2 (en) Imaging device and electronic apparatus incorporating a phase difference pixel
US10368019B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP6970743B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
KR20150002593A (ko) 고체 촬상 장치 및 전자 기기
US20230156369A1 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP2020181932A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP6043002B1 (ja) 固体撮像装置およびその駆動方法、電子機器
US11671730B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP2021068758A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP7149278B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
US20230232133A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18828179

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019527679

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018828179

Country of ref document: EP

Effective date: 20200207