JP6970743B2 - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents
固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDFInfo
- Publication number
- JP6970743B2 JP6970743B2 JP2019512545A JP2019512545A JP6970743B2 JP 6970743 B2 JP6970743 B2 JP 6970743B2 JP 2019512545 A JP2019512545 A JP 2019512545A JP 2019512545 A JP2019512545 A JP 2019512545A JP 6970743 B2 JP6970743 B2 JP 6970743B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitance
- floating diffusion
- conductive layer
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 295
- 238000006243 chemical reaction Methods 0.000 claims description 220
- 230000008859 change Effects 0.000 claims description 76
- 230000003071 parasitic effect Effects 0.000 claims description 19
- 230000005669 field effect Effects 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 12
- 238000009825 accumulation Methods 0.000 claims description 8
- 238000003384 imaging method Methods 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 description 156
- 238000010586 diagram Methods 0.000 description 47
- 230000000875 corresponding effect Effects 0.000 description 44
- 239000000758 substrate Substances 0.000 description 13
- 101000723710 Homo sapiens Zinc finger protein 322 Proteins 0.000 description 5
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 description 5
- 101100522114 Oryza sativa subsp. japonica PHT1-12 gene Proteins 0.000 description 5
- 101100522115 Oryza sativa subsp. japonica PHT1-13 gene Proteins 0.000 description 5
- 102100028366 Zinc finger protein 322 Human genes 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 101150052205 wrm-1 gene Proteins 0.000 description 4
- 101000621511 Potato virus M (strain German) RNA silencing suppressor Proteins 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- AWPMRDJCWDOCSM-JXFKXHLWSA-N (2r,3s)-3-hydroxy-n-[11-[4-[4-[4-[11-[[2-[4-[(2r)-2-hydroxypropyl]triazol-1-yl]acetyl]amino]undecanoyl]piperazin-1-yl]-6-[2-[2-(2-prop-2-ynoxyethoxy)ethoxy]ethylamino]-1,3,5-triazin-2-yl]piperazin-1-yl]-11-oxoundecyl]-2-(4-methyltriazol-1-yl)butanamide Chemical compound N1=NC(C[C@H](O)C)=CN1CC(=O)NCCCCCCCCCCC(=O)N1CCN(C=2N=C(N=C(NCCOCCOCCOCC#C)N=2)N2CCN(CC2)C(=O)CCCCCCCCCCNC(=O)[C@@H]([C@H](C)O)N2N=NC(C)=C2)CC1 AWPMRDJCWDOCSM-JXFKXHLWSA-N 0.000 description 2
- 101150054516 PRD1 gene Proteins 0.000 description 2
- 101100459905 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NCP1 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100238374 Arabidopsis thaliana MPS1 gene Proteins 0.000 description 1
- 101000970561 Homo sapiens Myc box-dependent-interacting protein 1 Proteins 0.000 description 1
- 102100021970 Myc box-dependent-interacting protein 1 Human genes 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
CMOSイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ(PC)、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
この固体撮像装置において、利得(ゲイン)調整は、フォトダイオードに接続された、転送ゲートに接続される、フローティングディフィ―ジョンFDに直列に接続された、スイッチ(ビンニングスイッチ)の接続数によりフローティングディフュージョンFDの容量を段階的に調整する。
一方、信号量が大きい場合、すなわちより高照度の場合には、段階的に接続スイッチ数を増やして、フローティングディフュージョンFDの容量を大きくして変換利得(ゲイン)を低くすることで感度を低くして、信号電荷量を大きい場合でも、電荷―電圧変換後に全信号電荷が電圧変換されることにより、低照度から高照度までの信号電荷―電圧変換が可能になり、ダイナミックレンジが拡大されるようになる。
図1は、本発明の第1の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置10は、たとえばCMOSイメージセンサにより構成される。
これらの構成要素のうち、たとえば垂直走査回路30、読み出し回路40、水平走査回路50、およびタイミング制御回路60により画素信号の読み出し部70が構成される。
固体撮像装置10においては、一つの電荷の蓄積期間(露光期間)後の一つの読み出し期間内の所定期間に容量可変部によりフローティングディフュージョンの容量が変更されて、この読み出し期間内に変換利得が切り替えられる。
すなわち、本実施形態の固体撮像装置10は、一度の蓄積期間(露光期間)に光電変換された電荷(電子)に対して、一つの読み出し期間に、画素内部にて、第1の変換利得(たとえば高変換利得)モードと第2の変換利得(低変換利得)モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力するダイナミックレンジが広い固体撮像素子として提供される。
なお、構成によっては、後で詳述するように、さらには、容量可変部により設定される第3のトータル容量(第1のトータル容量、第2のトータル容量と異なる)に応じた第3の変換利得(中間変換利得)で画素信号の読み出しを行う第3の変換利得モード読み出しを行うことが可能に構成されている。
本第1の実施形態においては、容量可変部は、キャパシタではなく、列方向に隣接する2つの画素PXLnのフローティングディフュージョンFD間に形成される配線に接続(配置)された第1のビンニングスイッチ、および画素PXLn+1のフローティングディフュージョンFDと電源線VDDとの間に接続された第1のビンニングスイッチにより構成されている。
本第1の実施形態では、容量変更信号より第1のビンニングスイッチをオン、オフすることにより、接続するフローティングディフュージョンFD数を1または複数に切り替えて、読み出し対象画素のフローティングディフュージョンFDの容量を変更し、読み出される画素のフローティングディフュージョンFDの変換利得を切り替える。
そして、本第1の実施形態では、第1のビンニングスイッチは、少なくとも、寄生容量と、ビンニングスイッチに接続される配線の配線容量の少なくとも一方が、オン、オフに応じた値をもって画素のフローティングディフュージョンFDの容量に付加されるように形成されている。
これにより、本実施形態の固体撮像装置10は、フローティングディフュージョンFDの容量を調整して最適化し、モードに応じて任意の最適な値の変換利得を得ることができ、変換利得の切り替え点におけるSNを最適化することが可能となり、所望の出力特性をえることができ、ひいては高画質の画像を得ることができるように構成されている。
また、本実施形態において、読み出し部70は、リセット期間に続く読み出し期間後に行われる少なくとも一つの転送期間後の読み出し期間において、第1の変換利得モード読み出しと第2の変換利得モード読み出しのうちの少なくともいずれかを行う。すなわち、転送期間後の読み出し期間において、第1の変換利得モード読み出しと第2の変換利得モード読み出しの両方を行う場合もある。さらに、第3の変換利得(中間変換利得)で画素信号の読み出しを行う第3の変換利得モード読み出しを行う場合もある。
画素部20は、フォトダイオード(光電変換素子)と画素内アンプとを含む複数の画素がN行×M列の2次元の行列状(マトリクス状)に配列されている。
このフォトダイオードPDに対して、電荷転送ゲート部(転送素子)としての転送トランジスタTG−Tr、リセット素子としてのリセットトランジスタRST−Tr、ソースフォロワ素子としてのソースフォロワトランジスタSF−Tr、および選択素子としての選択トランジスタSEL−Trをそれぞれ一つずつ有する。
以下、信号電荷は電子であり、各トランジスタがn型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがp型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない3トランジスタ(3Tr)画素を採用している場合にも有効である。
フォトダイオード(PD)を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷(暗電流)が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード(PPD)では、フォトダイオード(PD)の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
転送トランジスタTG−Trは、制御信号TGがハイ(H)レベルの転送期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)をフローティングディフュージョンFDに転送する。
なお、リセットトランジスタRST−Trは、電源線VDDとフローティングディフュージョンFDの間に接続され、制御信号RSTを通じて制御されるように構成してもよい。
リセットトランジスタRST−Trは、制御信号RSTがHレベルの期間に選択されて導通状態となり、フローティングディフュージョンFDを電源線VRst(またはVDD)の電位にリセットする。
そして、第1のビンニングトランジスタ(81n,81n+1)を介して接続される複数の画素の全画素で、リセット期間PRにフローティングディフュージョンFDの電荷を排出する第1のビンニングトランジスタ(81n+1)によるリセット素子を共有している構成を採用することも可能である。
ソースフォロワトランジスタSF−TrのゲートにはフローティングディフュージョンFDが接続され、選択トランジスタSEL−Trは制御信号SELを通じて制御される。
選択トランジスタSEL−Trは、制御信号SELがHレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタSF−TrはフローティングディフュージョンFDの電荷を電荷量(電位)に応じた利得をもって電圧信号に変換した列出力の読み出し信号VSLを垂直信号線LSGNに出力する。
これらの動作は、たとえば転送トランジスタTG−Tr、リセットトランジスタRST−Tr、および選択トランジスタSEL−Trの各ゲートが行単位で接続されていることから、1行分の各画素について同時並列的に行われる。
図1においては、各制御信号SEL、RST、TG用の制御線を1本の行走査制御線として表している。
また、垂直走査回路30は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードPDに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
そして、シャッタースキャン期間PSHTには、制御信号RSTがHレベルの期間に所定期間制御信号TGがHレベルに設定されて、リセットトランジスタRST−Trおよび転送トランジスタTG−Trを通じてフォトダイオードPDおよびフローティングディフュージョンFDがリセットされる。
読み出し期間PRD1後に、所定期間、制御信号TGがHレベルに設定されて転送トランジスタTG−Trを通じてフローティングディフュージョンFDにフォトダイオードPDの蓄積電荷が転送され、この転送期間PT後の読み出し期間PRD2に蓄積された電子(電荷)に応じた信号が読み出される。
あるいは、読み出し回路40は、たとえば図4(B)に示すように、画素部20の各列出力の読み出し信号VSLを増幅するアンプ(AMP)42が配置されてもよい。
また、読み出し回路40は、たとえば図4(C)に示すように、画素部20の各列出力の読み出し信号VSLをサンプル、ホールドするサンプルホールド(S/H)回路43が配置されてもよい。
次に、本第1の実施形態に係る容量可変部80の構成、付加容量の構成、それに関連した読み出し処理等について詳述する。
以下の説明では、ビンニングスイッチをビンニングトランジスタと呼ぶ場合もある。
また、第1のビンニングトランジスタを符号BIN MCで示す場合もある。
そして、本第1の実施形態では、第1のビンニングスイッチ81は、寄生容量(MOS容量)と、ビンニングスイッチ81に接続される配線の配線容量が、オン、オフに応じた値をもって読み出し対象画素PXLのフローティングディフュージョンFDの容量に付加され、フローティングディフュージョンFDの容量を最適化してモードに応じて変換利得を最適な値に調整できるように形成されている。
第1の実施形態では、最も他端側となる図示しない第1のビンニングトランジスタ(スイッチ)81N−1が共有のリセット素子として機能する。
そして、本第1の実施形態の固体撮像装置10は、フローティングディフュージョンFDの容量を調整して最適化し、モードに応じて任意の最適な値の変換利得を得ることができ、変換利得の切り替え点におけるSNを最適化することが可能となり、所望の出力特性を得ることができ、ひいては高画質の画像を得ることができる。
また、本第1の実施形態の固体撮像装置10は、画素内のトランジスタ数が少ないため、PD開口率を高く、光電変換感度や飽和電子数を高めることができる。
なお、ここでは、ゲートや拡散層等に対する上層との接続のためのいわゆるコンタクトは配線の一部としてコンタクト配線と呼ぶことにする。
第1のビンニングトランジスタ81において、ゲート(GT−BIN)205は、ソースドレインとして機能するn+拡散層206とn+拡散層207との間のチャネル形成領域上にゲート酸化膜208を介して形成されている。
具体的には、第1のコンタクト配線210の他端側が第1のメタル配線215に接続されている。
第2のコンタクト配線211の他端側が第2のメタル配線216に接続されている。
第3のコンタクト配線212の他端側が第3のメタル配線217に接続されている。
第4のコンタクト配線213の他端側が第4のメタル配線218に接続されている。
第5のコンタクト配線214の他端側が第5のメタル配線219に接続されている。
図6の例では、第2の導電層(第2のメタル層)M2としての第6のメタル配線220が、第1のメタル配線215〜第5のメタル配線219のうち、第3のメタル配線217および第4のメタル配線218と容量を形成可能なように、対向するように配置されている。
そして、第2の導電層(第2のメタル層)M2としての第6のメタル配線220は、基準電位VSSに接続された配線WR203を介して、第1の導電層(第1のメタル層)M1の第5のメタル配線219に接続されている。
第2は、第1のコンタクト配線210と第2のコンタクト配線211間の配線間容量C1である。
第3は、フローティングディフュージョンFDを形成するn+拡散層203における接合容量C2である。
第4は、第1の導電層(第1のメタル層)M1の第3のメタル配線217と第2の導電層(第2のメタル層)M2の第6のメタル配線220間の配線間容量C3である。
第5は、第1のビンニングトランジスタ81のゲート容量C4である。
第6は、第1の導電層(第1のメタル層)M1の第4のメタル配線218と第2の導電層(第2のメタル層)M2の第6のメタル配線220間の配線間容量C5である。
このように、本実施形態の固体撮像装置10は、フローティングディフュージョンFDの容量を調整して最適化し、モードに応じて任意の最適な値の変換利得を得ることができる。これにより、変換利得の切り替え点におけるSNを最適化することが可能となり、所望の出力特性を得ることができ、ひいては高画質の画像を得ることができる。
この場合、読み出し対象画素PXLのフローティングディフュージョンFDの容量Cfdに、ソースフォロワトランジスタSF−Trのゲート容量C0、第1のコンタクト配線210と第2のコンタクト配線211間の配線間容量C1、フローティングディフュージョンFDを形成するn+拡散層203における接合容量C2、および、第1の導電層(第1のメタル層)M1の第3のメタル配線217と第2の導電層(第2のメタル層)M2の第6のメタル配線220間の配線間容量C3が合算されて付加容量Cbin1(=C0+C1+C2+C3)として付加される。
この高変換利得の場合のフローティングディフュージョンFDの第1のトータル容量はCbin1となる。
この場合、読み出し対象画素PXLのフローティングディフュージョンFDの容量Cfdに、ソースフォロワトランジスタSF−Trのゲート容量C0、第1の配線210と第2の配線211間の配線間容量C1、フローティングディフュージョンFDを形成するn+拡散層203における接合容量C2、および、第1の導電層(第1のメタル層)M1の第3のメタル配線217と第2の導電層(第2のメタル層)M2の第6のメタル配線220間の配線間容量C3が合算された付加容量Cbin1(=C0+C1+C2+C3)に加えて、第1のビンニングトランジスタ81のゲート容量C4、および、第1の導電層(第1のメタル層)M1の第4のメタル配線218と第2の導電層(第2のメタル層)M2の第6のメタル配線220間の配線間容量C5が合算されて付加容量Cbin2(=C4+C5)として付加される。
この低変換利得の場合のフローティングディフュージョンFDの第2のトータル容量はCbin1+Cbin2となる。
実際には、低変換利得の場合、第2のトータル容量Cbin1+Cbin2に、隣接の画素PXLn+1の第1のトータル容量分が合算された容量値となる。
図9(A)および(B)は、付加容量を考慮しない比較例としての固体撮像装置における高利得信号と低利得信号の入出力特性を示す図である。
図8、図9(A)および(B)において、横軸が入力光信号(の変換電荷量)Q[e]を、縦軸が電荷‐電圧変換後の信号電圧Sigを表している。
なお、図9(A)および(B)において、左側の縦軸が電荷‐電圧変換後の信号Sigを表し、右側の縦軸が電荷‐電圧変換後のノイズを表している。
CG=q/Ctot
しかしながら、比較例の固体撮像装置において、特に、同一露光期間内で、スイッチの接続本数を切り替えてダイナミックに変換利得を切り替え、複数回信号を読み出だし、動画のダイナミックレンジ性能を拡大する方式の場合、図9(A)および(B)に示すように、信号切り替え時のノイズが大きくなり、切り替え付近での信号を含む画像のSN比が劣化してしまい、画質が低下するという不利益がある。
たとえば、読み出し画素PXLnの列方向に両端の画素PXLn−1,PXLn+1に対応する容量変更信号BINn−1,BINn+1をLレベルにすることにより、非リセット状態にする。
またたとえば、読み出し画素PXLn+1の列方向に両端の画素PXLn,PXLn+2(図示せず)に対応する容量変更信号BINn,BINn+2(図示せず)をLレベルにすることにより、非リセット状態にする。
この選択状態において、リセット期間PR11に全ての第1のビンニングトランジスタ81n−1,81n,81n+1が、容量変更信号BINn−1,BINn,BINn+1がリセット信号としてHレベルの期間に選択されて導通状態となり、各フローティングディフュージョンFDが電源線VDDの電位にリセットされる。
このリセット期間PR11が経過した後、容量変更信号BINn−1,BINn+1がLレベルに切り替えられ、第1のビンニングトランジスタ81n−1,81n+1が非導通状態に切り替えられる。
一方、容量変更信号BINnはHレベルのままに保持されて、第1のビンニングトランジスタ81nが導通状態に保持される。
第1のビンニングトランジスタ81n−1,81n+1が非導通状態に切り替えられ、第1のビンニングトランジスタ81nが導通状態に保持されることによりリセット期間PR11が終了し、画素PXLnのフローティングディフュージョンFDの容量(電荷量)が第1のトータル容量Cbin1から第2のトータル容量Cbin1+Cbin2に、隣接の画素PXLn+1の第1のトータル容量分が合算された容量値に増加するように変更される。
そして、転送期間PT11が開始されるまでの期間が、リセット状態時の画素信号を読み出す第1の読み出し期間PRD11となる。
このとき、各画素PXLnにおいては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(LCG11)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
このとき、各画素PXLnにおいては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(HCG11)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
第1の転送期間PT11に転送トランジスタTG−Trが、制御信号TGがHレベルの期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)がフローティングディフュージョンFDに転送される。
この第1の転送期間PT11が経過した後(転送トランジスタTG−Trが非導通状態)、フォトダイオードPDが光電変換して蓄積した電荷に応じた画素信号を読み出す第2の読み出し期間PRD12となる。
このとき、各画素PXLnにおいては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(HCG12)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
この容量変更と略並行して、第2の転送期間PT12となる。なお、このとき、容量変更信号BINnは、第2の転送期間PT12が経過した後もHレベルのままに保持される。
第2の転送期間PT12に転送トランジスタTG−Trが、制御信号TGがハイレベル(H)の期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)がフローティングディフュージョンFDに転送される。
この第2の転送期間PT12が経過した後(転送トランジスタTG−Trが非導通状態)、フォトダイオードPDが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第3の読み出し期間PRD13となる。
このとき、各画素PXLnにおいては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(LCG12)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
同様に、読み出し回路40において、第2の低変換利得モード読み出しLCG12の読み出し信号VSL(LCG12)と第1の低変換利得モード読み出しLCG11の読み出し信号VSL(LCG11)との差分{VSL(LCG12)−VSL(LCG11)}がとられてCDS処理が行われる。
このとき、容量変更信号BINnは第n行アクセス時のHレベルのままに保持されている。
そして、この選択状態において、リセット期間PR12に全ての第1のビンニングトランジスタ81n−1,81n,81n+1が、容量変更信号BINn−1,BINn,BINn+1がリセット信号としてHレベルの期間に選択されて導通状態となり、各フローティングディフュージョンFDが電源線VDDの電位にリセットされる。
このリセット期間PR12が経過した後、容量変更信号BINnがLレベルに切り替えられ、第1のビンニングトランジスタ81nが非導通状態に切り替えられる。
一方、容量変更信号BINn+1,BINn−1はHレベルのままに保持されて、第1のビンニングトランジスタ81n+1,81n−1が導通状態に保持される。
第1のビンニングトランジスタ81nが非導通状態に切り替えられ、第1のビンニングトランジスタ81n+1,81n−1が導通状態に保持されることによりリセット期間PR12が終了し、画素PXLn+1のフローティングディフュージョンFDの容量(電荷量が第1のトータル容量Cbin1から第2のトータル容量Cbin1+Cbin2に、隣接の画素PXLn+2の第1のトータル容量分が合算された容量値に増加するように変更される。
そして、転送期間PT13が開始されるまでの期間が、リセット状態時の画素信号を読み出す第1の読み出し期間PRD14となる。
このとき、各画素PXLn+1においては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(LCG13)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
そして、時刻t2に、読み出し部70により、フローティングディフュージョンFDの容量(電荷量)が変更された高変換利得(第1の変換利得)で画素信号の読み出しを行う第1の高変換利得モード読み出しHCG13が行われる。
このとき、各画素PXLn+1においては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(HCG13)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
第1の転送期間PT13に転送トランジスタTG−Trが、制御信号TGがHレベルの期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)がフローティングディフュージョンFDに転送される。
この第1の転送期間PT13が経過した後(転送トランジスタTG−Trが非導通状態)、フォトダイオードPDが光電変換して蓄積した電荷に応じた画素信号を読み出す第2の読み出し期間PRD15となる。
このとき、各画素PXLn+1においては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(HCG14)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
この容量変更と略並行して、第2の転送期間PT14となる。なお、このとき、容量変更信号BINn+1は、第2の転送期間PT14が経過した後もHレベルのままに保持される。
第2の転送期間PT14に転送トランジスタTG−Trが、制御信号TGがHレベルの期間に選択されて導通状態となり、フォトダイオードPDで光電変換され蓄積された電荷(電子)がフローティングディフュージョンFDに転送される。
この第2の転送期間PT14が経過した後(転送トランジスタTG−Trが非導通状態)、フォトダイオードPDが光電変換して蓄積した電荷に応じた画素信号をさらに読み出す第3の読み出し期間PRD16となる。
このとき、各画素PXLn+1においては、ソースフォロワトランジスタSF−Trにより、フローティングディフュージョンFDの電荷が電荷量(電位)に応じた利得をもって電圧信号に変換され、列出力の読み出し信号VSL(LCG14)として垂直信号線LSGNに出力され、読み出し回路40に供給されて、たとえば保持される。
同様に、読み出し回路40において、第2の低変換利得モード読み出しLCG14の読み出し信号VSL(LCG14)と第1の低変換利得モード読み出しLCG13の読み出し信号VSL(LCG13)との差分{VSL(LCG14)−VSL(LCG13)}がとられてCDS処理が行われる。
そして、本第1の実施形態の固体撮像装置10では、第1のビンニングスイッチ81は、寄生容量(MOS容量)と、ビンニングスイッチ81に接続される配線の配線容量が、オン、オフに応じた値をもって読み出し対象画素PXLのフローティングディフュージョンFDの容量に付加され、フローティングディフュージョンFDの容量を最適化してモードに応じて変換利得を最適な値に調整できるように形成されている。
また、蓄積容量をふやしつつノイズ低減、高感度化が可能となり、光学的特性を損なうことなくダイナミックレンジの拡大を図ることが可能となる。
図11は、本発明の第2の実施形態に係る画素部および容量可変部の構成例を示す図である。
図12は、本発明の第3の実施形態に係る画素部および容量可変部の構成例を示す図である。
本第3の実施形態においては、配線WR上に縦続接続され各画素に対応するように形成された第1のビンニングトランジスタ(ビンニングスイッチ)81n−1,81n,81n+1に加えて、各画素PXLn−1,PXLn,PXLn+1のフローティングディフュージョンFDと配線WRのノードNDn−1,NDn,NDn+1との間に、たとえばNMOSトランジスタにより形成される第2のビンニングトランジスタ(ビンニングスイッチ)82n−1,82n,82n+1が接続されている。
本第3の実施形態においては、第1の容量変更信号BIN1n−1,BIN1n,BIN1n+1と、第2の容量変更信号BIN2n−1,BIN2n,BIN2n+1はペアを形成し、同じタイミングで(位相で)Hレベル、Lレベルに切り替えられる。
第2のビンニングトランジスタ82n−1,82n,82n+1は、各画素PXLn−1,PXLn,PXLn+1の転送トランジスタTG−Trの近傍に配置され、高変換利得モードにおいて、フローティングディフュージョンFDノードの寄生容量を最小化するために用いられる。
これにより、変換利得に応じたトータル容量Ctotとして高変換利得を実現する第1のトータル容量Ctot11および低変換利得を実現する第2のトータル容量Ctot12に加えて、高変換利得と低変換利得の間の値をもつ中間変換利得を実現する第3のトータル容量Ctot13を得ることができる。
そして、本第3の実施形態の固体撮像装置10Bは、フローティングディフュージョンFDの容量を調整して最適化し、モードに応じて任意の最適な値の変換利得を得ることができ、変換利得の切り替え点におけるSNを最適化することが可能となり、所望の出力特性をえることができ、ひいては高画質の画像を得ることができる。
なお、ここでは、ゲートや拡散層等に対する上層との接続のためのいわゆるコンタクトは配線の一部としてコンタクト配線と呼ぶことにする。
第2のビンニングトランジスタ82において、ゲート(GT−BIN2)225は、フローティングディフュージョンFDおよびソースドレインとして機能するn+拡散層223とn+拡散層226との間のチャネル形成領域上にゲート酸化膜227を介して形成されている。
第1のビンニングトランジスタ81において、ゲート(GT−BIN1)228は、ソースドレインとして機能するn+拡散層229とn+拡散層230との間のチャネル形成領域上にゲート酸化膜231を介して形成されている。
なお、第2のビンニングスイッチ82の他方のn+拡散層226と第1のビンニングトランジスタ81の他方のn+拡散層230との間に、一例として素子分離領域(STI)232が形成されている。
OFDゲート83において、ゲート(GT−OFD)233は、ソースドレインとして機能するn+拡散層229とn+拡散層234との間のチャネル形成領域上にゲート酸化膜235を介して形成されている。
具体的には、第1のコンタクト配線237の他端側が第1のメタル配線246に接続されている。
第2のコンタクト配線238の他端側が第2のメタル配線247に接続されている。
第3のコンタクト配線239の他端側が第3のメタル配線248に接続されている。
第4のコンタクト配線240の他端側が第4のメタル配線249に接続されている。
第5のコンタクト配線241の他端側が第5のメタル配線250に接続されている。
第6のコンタクト配線242の他端側が第6のメタル配線251に接続されている。
第7のコンタクト配線243の他端側が第7のメタル配線252に接続されている。
第8のコンタクト配線244の他端側が第8のメタル配線253に接続されている。
第9のコンタクト配線245の他端側が第9のメタル配線254に接続されている。
図13の例では、第2の導電層(第2のメタル層)M2の第11のメタル配線256と第1の導電層(第1のメタル層)M1の第10のメタル配線255が第10のコンタクト配線257により接続されている。
図13の例では、第2の導電層(第2のメタル層)M2としての第11のメタル配線256が、第1のメタル配線246〜第10のメタル配線255のうち、第4のメタル配線249、第5のメタル配線250、および第6のメタル配線251(および第10のメタル配線255)と容量を形成可能なように、対向するように配置されている。
そして、第2の導電層(第2のメタル層)M2としての第11のメタル配線256は、基準電位VSSに接続された配線WR223を介して、第1の導電層(第1のメタル層)M1の第9のメタル配線254に接続されている。
第2は、第1のコンタクト配線237と第2のコンタクト配線238間の配線間容量C1である。
第3は、第2のコンタクト配線238と第3のコンタクト配線239間の配線間容量C12である。
第4は、フローティングディフュージョンFDを形成するn+拡散層223における接合容量C13である。
第5は、第2のビンニングトランジスタ82のゲート容量C14である。
第6は、第1の導電層(第1のメタル層)M1の第4のメタル配線249と第2の導電層(第2のメタル層)M2の第11のメタル配線256間の配線間容量C15である。
第7は、第1の導電層(第1のメタル層)M1の第4のメタル配線249と第10のメタル配線255間の配線間容量C16である。
第8は、第1の導電層(第1のメタル層)M1の第5のメタル配線250と第2の導電層(第2のメタル層)M2の第11のメタル配線256間の配線間容量C17である。
第9は、第1のビンニングトランジスタ81のゲート容量C18である。
第10は、第1の導電層(第1のメタル層)M1の第6のメタル配線251と第2の導電層(第2のメタル層)M2の第11のメタル配線256間の配線間容量C19である。
第11は、第1の導電層(第1のメタル層)M1の第6のメタル配線251と第10のメタル配線255間の配線間容量C20である。
このように、本第3の実施形態の固体撮像装置10Bは、フローティングディフュージョンFDの容量を調整して最適化し、モードに応じて任意の最適な値の変換利得を得ることができる。これにより、変換利得の切り替え点におけるSNを最適化することが可能となり、所望の出力特性を得ることができ、ひいては高画質の画像を得ることができる。
図15(A)が画素および容量可変部80の要部の簡略断面を示している。図15(B)が高変換利得時の状態を、図15(C)が中間変換利得時の状態を、図15(D)が低変換利得時の状態をそれぞれ示している。
図16(A)が第2のビンニングスイッチ(BIN FD)82がオフ状態で、第1のビンニングスイッチ(BIN MC)81がオフ状態である高変換利得時の状態を示している。
図16(B)が第2のビンニングスイッチ(BIN FD)82がオン状態で、第1のビンニングスイッチ(BIN MC)81がオフ状態である中間変換利得時の状態を示している。
図16(C)が第2のビンニングスイッチ(BIN FD)82がオン状態で、第1のビンニングスイッチ(BIN MC)81がオン状態である低変換利得時の状態を示している。
この場合、読み出し対象画素PXLのフローティングディフュージョンFDの容量Cfdに、ソースフォロワトランジスタSF−Trのゲート容量C0、第1のコンタクト配線237と第2のコンタクト配線238間の配線間容量C11、第2のコンタクト配線238と第3コンタクト配線239間の配線間容量C12、および、フローティングディフュージョンFDを形成するn+拡散層223における接合容量C13が合算されて付加容量Cbin11(=C10+C11+C12+C13)として付加される。
この高変換利得の場合のフローティングディフュージョンFDの第1のトータル容量Ctot11はCbin11となる。
この場合、読み出し対象画素PXLのフローティングディフュージョンFDの容量Cfdに、ソースフォロワトランジスタSF−Trのゲート容量C0、第1のコンタクト配線237と第2のコンタクト配線238間の配線間容量C11、第2のコンタクト配線238と第3コンタクト配線239間の配線間容量C12、および、フローティングディフュージョンFDを形成するn+拡散層223における接合容量C13が合算された付加容量Cbin11(=C10+C11+C12+C13)に加えて、さらに、次の付加容量が付加される。
すなわち、第2のビンニングトランジスタ82のゲート容量C14、第1の導電層(第1のメタル層)M1の第4のメタル配線249と第2の導電層(第2のメタル層)M2の第11のメタル配線226間の配線間容量C15、第1の導電層(第1のメタル層)M1の第4のメタル配線249と第2の導電層(第2のメタル層)M2に接続された第10のメタル配線255間の配線間容量C16、および、第1の導電層(第1のメタル層)M1の第5のメタル配線250と第2の導電層(第2のメタル層)M2の第11のメタル配線226間の配線間容量C17が合算されて付加容量Cbin13(=C14+C15+C16+C17)として付加される。
この中間変換利得の場合のフローティングディフュージョンFDの第3のトータル容量Ctot13はCbin11+Cbin13となる。
この場合、読み出し対象画素PXLのフローティングディフュージョンFDの容量Cfdに、ソースフォロワトランジスタSF−Trのゲート容量C0、第1のコンタクト配線237と第2のコンタクト配線238間の配線間容量C11、第2のコンタクト配線238と第3コンタクト配線239間の配線間容量C12、および、フローティングディフュージョンFDを形成するn+拡散層223における接合容量C13が合算された付加容量Cbin11(=C10+C11+C12+C13)、および、第2のビンニングトランジスタ82のゲート容量C14、第1の導電層(第1のメタル層)M1の第4のメタル配線249と第2の導電層(第2のメタル層)M2の第11のメタル配線226間の配線間容量C15、第1の導電層(第1のメタル層)M1の第4のメタル配線249と第2の導電層(第2のメタル層)M2に接続された第10のメタル配線255間の配線間容量C16、および、第1の導電層(第1のメタル層)M1の第5のメタル配線250と第2の導電層(第2のメタル層)M2の第11のメタル配線226間の配線間容量C17が合算された付加容量Cbin13(=C14+C15+C16+C17)に加えて、さらに、次の付加容量が付加される。
すなわち、第1のビンニングトランジスタ81のゲート容量C18、第1の導電層(第1のメタル層)M1の第6のメタル配線251と第2の導電層(第2のメタル層)M2の第11のメタル配線226間の配線間容量C19、および、第1の導電層(第1のメタル層)M1の第6のメタル配線251と第2の導電層(第2のメタル層)M2に接続された第10のメタル配線255間の配線間容量C20が合算されて付加容量Cbin12(=C18+C19+C20)として付加される。
この低変換利得の場合のフローティングディフュージョンFDの第2のトータル容量Ctot12はCbin11+Cbin13+Cbin12となる。
低変換利得の場合において、隣接の画素PXLn+1の第2のビンニングトランジスタ82がオン状態で、第1のビンニングトランジスタ81がオン状態の場合には、第2のトータル容量Ctot12(=Cbin11+Cbin13+Cbin12)に、隣接の画素PXLn+1の第2のトータル容量分が合算された容量値となる。
図17において、横軸が入力光信号(の変換電荷量)Q[e]を、縦軸が電荷‐電圧変換後の信号電圧Sigを表している。
したがって、第3の実施形態の動作の詳細は省略する。
図18は、本発明の第4の実施形態に係る画素部および容量可変部の構成例を示す図である。
図19(A)が第2のビンニングスイッチ(BIN FD)82がオフ状態で、第1のビンニングスイッチ(BIN MC)81がオフ状態である高変換利得時の状態を示している。
図19(B)が第2のビンニングスイッチ(BIN FD)82がオン状態で、第1のビンニングスイッチ(BIN MC)81がオフ状態である中間変換利得時の状態を示している。
図19(C)が第2のビンニングスイッチ(BIN FD)82がオン状態で、第1のビンニングスイッチ(BIN MC)81がオン状態である低変換利得時の状態を示している。
ここで、図18における画素部および容量可変部の構成に対応したレイアウトパターン例、配線間容量の形成方法、およびMOS容量の調整方法について説明する。
図21は、図18における画素部および容量可変部の構成に対応したレイアウトパターンの第2例を示す図であって、その配線間容量の形成方法について説明するための図である。
図22は、図18における画素部および容量可変部の構成に対応したレイアウトパターンの第3例を示す図であって、その配線間容量の形成方法について説明するための図である。
図23は、図13の画素部および容量可変部におけるMOS容量の調整方法について説明するための図である。
そして、メタル配線WRMに平行にかつ容量を形成可能にグランド配線LGNDが第2の導電層(第2のメタル層)M2のメタル配線により形成されている。
この第1の導電層M1のメタル配線WRMと第2の導電層M2のグランド配線LGND間に、配線間容量C15、C16、C17等が形成される。
そして、メタル配線WRMに平行にかつ容量を形成可能にグランド配線LGNDが第2の導電層(第2のメタル層)M2のメタルベタ配線により形成されている。
この第1の導電層M1のメタル配線WRMと第2の導電層M2のグランド配線LGND間に、配線間容量C15、C16、C17等が形成される。
そして、メタル配線WRMに平行にかつ容量を形成可能にグランド配線LGNDが第2の導電層(第2のメタル層)M2のメタルベタ配線により形成されている。
この第1の導電層M1のメタル配線WRMと第2の導電層M2のグランド配線LGND間に、配線間容量C15、C16、C17等が形成される。
ちなみに、図23の例では、ゲート228,225の長さを長くたり、ゲート酸化膜231,227の厚さを厚くしたりしてゲート容量を調整してある。
図24は、本発明の実施形態に係る固体撮像装置が、表面照射型イメージセンサと裏面照射型イメージセンサの両方に適用が可能であることを説明するための図である。
図24(A)が表面照射型イメージセンサの簡略構成を示し、図24(B)が裏面照射型イメージセンサの簡略構成を示している。
表面照射型イメージセンサ(FSI)と裏面照射型イメージセンサ(BSI)の両方に適用可能である。
さらに、電子機器100は、このCMOSイメージセンサ110の画素領域に入射光を導く(被写体像を結像する)光学系(レンズ等)120を有する。
電子機器100は、CMOSイメージセンサ110の出力信号を処理する信号処理回路(PRC)130を有する。
信号処理回路130で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
Claims (19)
- 画素が配置された画素部を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換部と、
前記光電変換部に蓄積された電荷を転送期間に転送可能な電荷転送ゲート部と、
前記電荷転送ゲート部を通じて前記光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、
前記容量可変部は、
少なくとも隣接する2つの前記画素の前記フローティングディフュージョン間に接続され、前記容量変更信号に応じて選択的にオン、オフされる電界効果トランジスタにより形成されるビンニングスイッチを含み、
読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替え可能であり、
前記ビンニングスイッチは、
少なくとも、寄生容量と、当該ビンニングスイッチに接続される配線の配線容量の少なくとも一方が、オン、オフに応じた値をもって前記画素の前記フローティングディフュージョンの容量に付加されるように形成され、
少なくとも前記ビンニングスイッチの拡散層に接続されている複数の配線を形成する第1の導電層と、
前記第1の導電層の配線と容量を形成可能な少なくとも一つの配線を形成する前記第1の導電層と異なる第2の導電層と、を含む
固体撮像装置。 - 前記フローティングディフュージョンを、電界効果トランジスタにより形成される前記ソースフォロワ素子のゲートに接続するための第2の配線と、
前記フローティングディフュージョンに接続される前記ビンニングスイッチの一方の拡散層と接続された第3の配線と、
前記ビンニングスイッチの他方の拡散層と接続された第4の配線と、
を、少なくとも有し、
前記第2の配線と前記第3の配線は電気的に接続されており、
前記第2の配線、前記第3の配線、および前記第4の配線は、前記第1の導電層を含み、
前記第2の導電層は、少なくとも、前記第3の配線および前記第4の配線の前記第1の導電層と対向するように配置されている
請求項1記載の固体撮像装置。 - 前記第1の導電層を含み、前記電荷転送ゲート部に制御信号を伝達する第1の配線を有し、
前記容量可変部は、
前記ビンニングスイッチがオフ状態のとき、
前記画素の前記フローティングディフュージョンの容量に、
前記第1の配線と前記第2の配線間の配線間容量、
前記ソースフォロワ素子のゲート容量、
前記フローティングディフュージョンの接合容量、および
前記第3の配線を含む前記第1の導電層と前記第2の導電層間の配線間容量
のうちの少なくともいずれかを付加する
請求項2記載の固体撮像装置。 - 前記第1の導電層を含み、前記電荷転送ゲート部に制御信号を伝達する第1の配線を有し、
前記容量可変部は、
前記ビンニングスイッチがオン状態のとき、
前記画素の前記フローティングディフュージョンの容量に、
前記第1の配線と前記第2の配線間の配線間容量、
前記ソースフォロワ素子のゲート容量、
前記フローティングディフュージョンの接合容量、および
前記第3の配線を含む前記第1の導電層と前記第2の導電層間の配線間容量
のうちの少なくともいずれかを付加し、かつ、
前記ビンニングスイッチのゲート容量、および
前記第4の配線を含む前記第1の導電層と前記第2の導電層間の配線間容量
のうちの少なくともいずれかを付加する
請求項2または3記載の固体撮像装置。 - 画素が配置された画素部を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換部と、
前記光電変換部に蓄積された電荷を転送期間に転送可能な電荷転送ゲート部と、
前記電荷転送ゲート部を通じて前記光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、
前記容量可変部は、
隣接する2つの前記画素の前記フローティングディフュージョン間の配線に接続され、第1の容量変更信号に応じて選択的にオン、オフされる電界効果トランジスタにより形成される第1のビンニングスイッチと、
前記第1のビンニングスイッチより前記電荷転送ゲート部側の配線と前記フローティングディフュージョン間に接続され、第2の容量変更信号に応じて選択的にオン、オフされる電界効果トランジスタにより形成される第2のビンニングスイッチと、を含み、
読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替え可能であり、
前記第1のビンニングスイッチは、
前記第2のビンニングスイッチがオン状態であることを条件に、少なくとも、寄生容量と、当該第1のビンニングスイッチに接続される配線の配線容量が、オン、オフに応じた値をもって読み出し対象の前記画素の前記フローティングディフュージョンの容量に付加されるように形成され、
前記第2のビンニングスイッチは、
少なくとも、寄生容量と、当該第2のビンニングスイッチに接続される配線の配線容量が、オン、オフに応じた値をもって読み出し対象の前記画素の前記フローティングディフュージョンの容量に付加されるように形成され、
少なくとも前記第1のビンニングスイッチの拡散層に接続されている配線、並びに、少なくとも前記第2のビンニングスイッチの前記第1のビンニングスイッチ側と接続される拡散層に接続されている複数の配線を形成する第1の導電層と、
前記第1の導電層の配線と容量を形成可能な少なくとも一つの配線を形成する前記第1の導電層と異なる第2の導電層と、を含む
固体撮像装置。 - フローティングディフュージョンとしての機能を有する前記第2のビンニングスイッチの一方の拡散層を、電界効果トランジスタにより形成される前記ソースフォロワ素子のゲートに接続するための第2の配線と、
前記第2のビンニングスイッチのゲートに前記第2の容量変更信号を伝達する第3の配線と、
前記第2のビンニングスイッチの他方の拡散層と接続された第4の配線と、
前記第1のビンニングスイッチの一方の拡散層と接続された第5の配線と、
前記第1のビンニングスイッチの他方の拡散層と接続された第6の配線と、
を、少なくとも有し、
前記第4の配線と前記第5の配線は電気的に接続されており、
前記第2の配線、前記第3の配線、前記第4の配線、前記第5の配線、および前記第6の配線は、前記第1の導電層を含み、
前記第2の導電層は、少なくとも、前記第4の配線、前記第5の配線、および前記第6の配線の前記第1の導電層と対向するように配置されている
請求項5記載の固体撮像装置。 - 前記第1の導電層を含み、前記電荷転送ゲート部に制御信号を伝達する第1の配線を有し、
前記容量可変部は、
前記第2のビンニングスイッチがオフ状態のとき、
前記画素の前記フローティングディフュージョンの容量に、
前記第1の配線と前記第2の配線間の配線間容量、
前記第2の配線と前記第3の配線間の配線間容量、
前記ソースフォロワ素子のゲート容量、および
前記第2のビンニングスイッチの一方の拡散層の接合容量
のうちの少なくともいずれかを付加する
請求項6記載の固体撮像装置。 - 前記第1の導電層を含み、前記電荷転送ゲート部に制御信号を伝達する第1の配線を有し、
前記容量可変部は、
前記第2のビンニングスイッチがオン状態で、前記第1のビンニングスイッチがオフ状態のとき、
前記画素の前記フローティングディフュージョンの容量に、
前記第1の配線と前記第2の配線間の配線間容量、
前記第2の配線と前記第3の配線間の配線間容量、
前記ソースフォロワ素子のゲート容量、および
前記第2のビンニングスイッチの一方の拡散層の接合容量
のうちの少なくともいずれかを付加し、かつ、
前記第2のビンニングスイッチのゲート容量、
前記第4の配線を含む前記第1の導電層と前記第2の導電層間の配線間容量、および
前記第5の配線を含む前記第1の導電層と前記第2の導電層間の配線間容量
のうちの少なくともいずれかを付加する
請求項6または7記載の固体撮像装置。 - 前記第1の導電層を含み、前記電荷転送ゲート部に制御信号を伝達する第1の配線を有し、
前記容量可変部は、
前記第2のビンニングスイッチがオン状態で、前記第1のビンニングスイッチがオン状態のとき、
前記画素の前記フローティングディフュージョンの容量に、
前記第1の配線と前記第2の配線間の配線間容量、
前記第2の配線と前記第3の配線間の配線間容量、
前記ソースフォロワ素子のゲート容量、および
前記第2のビンニングスイッチの一方の拡散層の接合容量
のうちの少なくともいずれかを付加し、かつ、
前記第2のビンニングスイッチのゲート容量、
前記第4の配線を含む前記第1の導電層と前記第2の導電層間の配線間容量、および
前記第5の配線を含む前記第1の導電層と前記第2の導電層間の配線間容量
のうちの少なくともいずれかを付加し、かつ、
前記第1のビンニングスイッチのゲート容量、および
前記第6の配線を含む前記第1の導電層と前記第2の導電層間の配線間容量
のうちの少なくともいずれかを付加する
請求項6から8のいずれか一に記載の固体撮像装置。 - 前記第1の導電層を形成する前記第4の配線と前記第6の配線との間、および前記第5の配線と前記第6の配線との間の少なくとも一方に、前記第4の配線と前記第6の配線との間、または前記第5の配線と前記第6の配線との間で容量を形成可能な前記第2の導電層に接続された第10の配線が配置され、
前記容量可変部は、
前記画素の前記フローティングディフュージョンの容量に、
前記第10の配線と、前記第4の配線と前記第6の配線との間、および前記第5の配線と前記第6の配線との間の少なくとも一方に形成される容量を、前記第1のビンニングスイッチおよび第2のビンニングスイッチのオン、オフに応じて付加する
請求項8または9記載の固体撮像装置。 - 前記第2の導電層は基準電位に接続されている
請求項1から10のいずれか一に記載の固体撮像装置。 - 前記ビンニングスイッチを介して接続される複数の画素の全画素で、リセット期間に前記フローティングディフュージョンの電荷を排出するリセット素子を共有している
請求項1から4のいずれか一に記載の固体撮像装置。 - 前記容量可変部は、
画素間に接続される前記ビンニングスイッチに接続され、前記フローティングディフュージョンから溢れる電荷を排出するオーバーフローゲートを有する
請求項1から4のいずれか一に記載の固体撮像装置。 - 前記画素部は、
一つの前記フローティングディフュージョンを複数の前記光電変換部および前記電荷転送ゲート部で共有する画素共有構造を有する
請求項1から13のいずれか一に記載の固体撮像装置。 - 前記固体撮像装置は、表面照射型または裏面照射型である
請求項1から14のいずれか一に記載の固体撮像装置。 - 画素が配置された画素部を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換部と、
前記光電変換部に蓄積された電荷を転送期間に転送可能な電荷転送ゲート部と、
前記電荷転送ゲート部を通じて前記光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替える固体撮像装置の駆動方法であって、
前記容量可変部を少なくとも隣接する2つの前記画素の前記フローティングディフュージョン間を電界効果トランジスタにより形成されるビンニングスイッチにより接続して形成し、
前記ビンニングスイッチを、少なくとも、寄生容量と、当該ビンニングスイッチに接続される配線の配線容量の少なくとも一方が、オン、オフに応じた値をもって前記画素の前記フローティングディフュージョンの容量に付加されるように形成し、
第1の導電層により少なくとも前記ビンニングスイッチの拡散層に接続される複数の配線を形成し、
前記第1の導電層と異なる第2の導電層により前記第1の導電層の配線と容量を形成可能な少なくとも一つの配線を形成し、
前記容量変更信号に応じて前記ビンニングスイッチを選択的にオン、オフさせて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える
固体撮像装置の駆動方法。 - 画素が配置された画素部を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換部と、
前記光電変換部に蓄積された電荷を転送期間に転送可能な電荷転送ゲート部と、
前記電荷転送ゲート部を通じて前記光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替える固体撮像装置の駆動方法であって、
前記容量可変部を、隣接する2つの前記画素の前記フローティングディフュージョン間の配線を、第1の容量変更信号に応じて選択的にオン、オフされる電界効果トランジスタにより形成される第1のビンニングスイッチにより接続して形成し、
前記第1のビンニングスイッチより前記電荷転送ゲート部側の配線と前記フローティングディフュージョン間の配線を、第2の容量変更信号に応じて選択的にオン、オフされる電界効果トランジスタにより形成される第2のビンニングスイッチにより接続して形成し、
前記第1のビンニングスイッチを、前記第2のビンニングスイッチがオン状態であることを条件に、少なくとも、寄生容量と、当該第1のビンニングスイッチに接続される配線の配線容量が、オン、オフに応じた値をもって読み出し対象の前記画素の前記フローティングディフュージョンの容量に付加されるように形成し、
前記第2のビンニングスイッチを、少なくとも、寄生容量と、当該第2のビンニングスイッチに接続される配線の配線容量が、オン、オフに応じた値をもって読み出し対象の前記画素の前記フローティングディフュージョンの容量に付加されるように形成し、
第1の導電層により少なくとも前記第1のビンニングスイッチの拡散層に接続される配線、並びに、少なくとも前記第2のビンニングスイッチの前記第1のビンニングスイッチ側と接続される拡散層に接続される複数の配線を形成し、
前記第1の導電層と異なる第2の導電層により前記第1の導電層の配線と容量を形成可能な少なくとも一つの配線を形成し、
前記第1の容量変更信号および前記第2の容量変更信号に応じて前記第1のビンニングスイッチおよび前記第2のビンニングスイッチを選択的にオン、オフさせて、読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替える
固体撮像装置の駆動方法。 - 固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
画素が配置された画素部を含み、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換部と、
前記光電変換部に蓄積された電荷を転送期間に転送可能な電荷転送ゲート部と、
前記電荷転送ゲート部を通じて前記光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、
前記容量可変部は、
少なくとも隣接する2つの前記画素の前記フローティングディフュージョン間に接続され、前記容量変更信号に応じて選択的にオン、オフされる電界効果トランジスタにより形成されるビンニングスイッチを含み、
読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替え可能であり、
前記ビンニングスイッチは、
少なくとも、寄生容量と、当該ビンニングスイッチに接続される配線の配線容量の少なくとも一方が、オン、オフに応じた値をもって前記画素の前記フローティングディフュージョンの容量に付加されるように形成され、
少なくとも前記ビンニングスイッチの拡散層に接続されている複数の配線を形成する第1の導電層と、
前記第1の導電層の配線と容量を形成可能な少なくとも一つの配線を形成する前記第1の導電層と異なる第2の導電層と、を含む
電子機器。 - 固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
画素が配置された画素部を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換部と、
前記光電変換部に蓄積された電荷を転送期間に転送可能な電荷転送ゲート部と、
前記電荷転送ゲート部を通じて前記光電変換部で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた利得をもって電圧信号に変換するソースフォロワ素子と、
前記フローティングディフュージョンの容量を容量変更信号に応じて変更可能な容量可変部と、を含み、
前記蓄積期間に対する一つの読み出し期間内の所定期間に前記容量可変部により前記フローティングディフュージョンの容量が変更されて、当該一つの前記読み出し期間内に変換利得が切り替えられ、
前記容量可変部は、
隣接する2つの前記画素の前記フローティングディフュージョン間の配線に接続され、第1の容量変更信号に応じて選択的にオン、オフされる電界効果トランジスタにより形成される第1のビンニングスイッチと、
前記第1のビンニングスイッチより前記電荷転送ゲート部側の配線と前記フローティングディフュージョン間に接続され、第2の容量変更信号に応じて選択的にオン、オフされる電界効果トランジスタにより形成される第2のビンニングスイッチと、を含み、
読み出される前記画素の前記フローティングディフュージョンの変換利得を切り替え可能であり、
前記第1のビンニングスイッチは、
前記第2のビンニングスイッチがオン状態であることを条件に、少なくとも、寄生容量と、当該第1のビンニングスイッチに接続される配線の配線容量が、オン、オフに応じた値をもって読み出し対象の前記画素の前記フローティングディフュージョンの容量に付加されるように形成され、
前記第2のビンニングスイッチは、
少なくとも、寄生容量と、当該第2のビンニングスイッチに接続される配線の配線容量が、オン、オフに応じた値をもって読み出し対象の前記画素の前記フローティングディフュージョンの容量に付加されるように形成され、
少なくとも前記第1のビンニングスイッチの拡散層に接続されている配線、並びに、少なくとも前記第2のビンニングスイッチの前記第1のビンニングスイッチ側と接続される拡散層に接続されている複数の配線を形成する第1の導電層と、
前記第1の導電層の配線と容量を形成可能な少なくとも一つの配線を形成する前記第1の導電層と異なる第2の導電層と、を含む
電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017078696 | 2017-04-12 | ||
JP2017078696 | 2017-04-12 | ||
PCT/JP2018/015195 WO2018190363A1 (ja) | 2017-04-12 | 2018-04-11 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018190363A1 JPWO2018190363A1 (ja) | 2020-02-27 |
JP6970743B2 true JP6970743B2 (ja) | 2021-11-24 |
Family
ID=63792640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019512545A Active JP6970743B2 (ja) | 2017-04-12 | 2018-04-11 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11050966B2 (ja) |
EP (1) | EP3611918B1 (ja) |
JP (1) | JP6970743B2 (ja) |
CN (1) | CN110915199B (ja) |
WO (1) | WO2018190363A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115483236A (zh) * | 2017-10-27 | 2022-12-16 | 索尼半导体解决方案公司 | 摄像装置 |
WO2019096420A1 (en) * | 2017-11-20 | 2019-05-23 | Ecole Polytechnique Fédérale De Lausanne Epfl-Tto | Pixel sensor cell for cmos image sensors with enhanced conversion gain at high dynamic range capability |
EP3540774B1 (en) * | 2018-03-16 | 2020-09-30 | Teledyne Dalsa B.V. | Image sensor and imaging system comprising the same |
US11405568B2 (en) * | 2018-11-07 | 2022-08-02 | Sony Semiconductor Solutions Corporation | Imaging apparatus and electronic device |
KR20210000985A (ko) | 2019-06-26 | 2021-01-06 | 삼성전자주식회사 | 비전 센서, 이를 포함하는 이미지 처리 장치 및 비전 센서의 동작 방법 |
KR20210054092A (ko) * | 2019-11-04 | 2021-05-13 | 삼성전자주식회사 | 서로 거울 대칭인 픽셀들을 포함하는 이미지 센서 |
KR20210057871A (ko) | 2019-11-12 | 2021-05-24 | 삼성전자주식회사 | 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 |
DE102021113883A1 (de) * | 2020-06-04 | 2021-12-09 | Samsung Electronics Co., Ltd. | Bildsensor, elektronische vorrichtung, und betriebsverfahren eines bildsensors |
US20240038808A1 (en) * | 2020-12-28 | 2024-02-01 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic apparatus |
CN112672060B (zh) * | 2020-12-29 | 2022-09-02 | 维沃移动通信有限公司 | 拍摄方法、装置和电子设备 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4161855B2 (ja) * | 2003-09-10 | 2008-10-08 | ソニー株式会社 | 固体撮像装置、駆動制御方法及び駆動制御装置 |
JP4420039B2 (ja) * | 2007-02-16 | 2010-02-24 | ソニー株式会社 | 固体撮像装置 |
US8587706B2 (en) * | 2008-01-30 | 2013-11-19 | Gentex Corporation | Imaging device |
JP5359315B2 (ja) * | 2009-01-28 | 2013-12-04 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
JP5369779B2 (ja) * | 2009-03-12 | 2013-12-18 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
JP5885403B2 (ja) * | 2011-06-08 | 2016-03-15 | キヤノン株式会社 | 撮像装置 |
JP2014209696A (ja) * | 2012-07-23 | 2014-11-06 | ソニー株式会社 | 固体撮像装置、信号読み出し方法、および電子機器 |
JP6094086B2 (ja) | 2012-08-02 | 2017-03-15 | 株式会社ニコン | 撮像素子及び撮像装置 |
JP2014112760A (ja) * | 2012-12-05 | 2014-06-19 | Sony Corp | 固体撮像装置および電子機器 |
JP2015079899A (ja) | 2013-10-18 | 2015-04-23 | ソニー株式会社 | 固体撮像素子および電子機器 |
JP6413401B2 (ja) * | 2014-07-03 | 2018-10-31 | 株式会社ニコン | 固体撮像素子 |
EP3627556B1 (en) | 2013-11-18 | 2024-01-03 | Nikon Corporation | Solid-state image sensor and image-capturing device |
JP6393083B2 (ja) | 2014-05-27 | 2018-09-19 | キヤノン株式会社 | 撮像素子及びその制御方法、及び撮像装置 |
JP5897752B1 (ja) * | 2015-05-14 | 2016-03-30 | ブリルニクスジャパン株式会社 | 固体撮像装置およびその駆動方法、電子機器 |
JP2017055248A (ja) | 2015-09-09 | 2017-03-16 | ルネサスエレクトロニクス株式会社 | 撮像素子 |
-
2018
- 2018-04-11 CN CN201880038282.0A patent/CN110915199B/zh active Active
- 2018-04-11 WO PCT/JP2018/015195 patent/WO2018190363A1/ja unknown
- 2018-04-11 EP EP18783757.0A patent/EP3611918B1/en active Active
- 2018-04-11 US US16/604,953 patent/US11050966B2/en active Active
- 2018-04-11 JP JP2019512545A patent/JP6970743B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP3611918A4 (en) | 2020-10-14 |
US20200162691A1 (en) | 2020-05-21 |
EP3611918C0 (en) | 2023-08-23 |
EP3611918B1 (en) | 2023-08-23 |
JPWO2018190363A1 (ja) | 2020-02-27 |
WO2018190363A1 (ja) | 2018-10-18 |
EP3611918A1 (en) | 2020-02-19 |
CN110915199B (zh) | 2022-03-29 |
US11050966B2 (en) | 2021-06-29 |
CN110915199A (zh) | 2020-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6970743B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
JP5897752B1 (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
JP7072362B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
CN110832844B (zh) | 固态摄像装置、固态摄像装置的驱动方法、以及电子设备 | |
WO2015072575A1 (ja) | 固体撮像素子および撮像装置 | |
JP6413401B2 (ja) | 固体撮像素子 | |
JP6043002B1 (ja) | 固体撮像装置およびその駆動方法、電子機器 | |
JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
JP6217338B2 (ja) | 固体撮像素子及び撮像装置 | |
JP6375613B2 (ja) | 固体撮像素子及び撮像装置 | |
JP2018198441A (ja) | 固体撮像素子及び撮像装置 | |
JP7160129B2 (ja) | 撮像素子および撮像装置 | |
JP7156330B2 (ja) | 撮像素子及び撮像装置 | |
JP7136168B2 (ja) | 撮像素子及び撮像装置 | |
JP6760907B2 (ja) | 撮像素子及び撮像装置 | |
JP2021073772A (ja) | 固体撮像素子及び撮像装置 | |
JP2023163742A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
JP6375614B2 (ja) | 固体撮像素子及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210317 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6970743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |