KR20210054092A - 서로 거울 대칭인 픽셀들을 포함하는 이미지 센서 - Google Patents

서로 거울 대칭인 픽셀들을 포함하는 이미지 센서 Download PDF

Info

Publication number
KR20210054092A
KR20210054092A KR1020190139549A KR20190139549A KR20210054092A KR 20210054092 A KR20210054092 A KR 20210054092A KR 1020190139549 A KR1020190139549 A KR 1020190139549A KR 20190139549 A KR20190139549 A KR 20190139549A KR 20210054092 A KR20210054092 A KR 20210054092A
Authority
KR
South Korea
Prior art keywords
mxn
pixels
disposed
floating diffusion
transfer
Prior art date
Application number
KR1020190139549A
Other languages
English (en)
Inventor
김문환
공주영
오영선
최유정
최하나
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190139549A priority Critical patent/KR20210054092A/ko
Priority to US17/019,954 priority patent/US11265496B2/en
Priority to CN202011128619.2A priority patent/CN112786632A/zh
Priority to EP20205644.6A priority patent/EP3817367A1/en
Publication of KR20210054092A publication Critical patent/KR20210054092A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/3765—
    • H04N9/0455—

Abstract

본 발명의 실시 예에 따른 이미지 센서는 제 1 축과 제 2 축을 따라 기판에 배치되는 MxN개(M과 N은 각각 1 이상의 정수)의 제 1 픽셀들; 제 1 축과 제 2 축을 따라 기판에 배치되는 MxN개의 제 2 픽셀들; MxN개의 제 1 픽셀들 상에 각각 배치되고 그리고 제 1 컬러를 각각 갖는 MxN개의 제 1 컬러 필터들; 및 MxN개의 제 2 픽셀들 상에 각각 배치되고 그리고 제 2 컬러를 각각 갖는 MxN개의 제 2 컬러 필터들을 포함한다.

Description

서로 거울 대칭인 픽셀들을 포함하는 이미지 센서{IMAGE SENSOR INCLUDING PIXELS MIRROR SYMMETRIC WITH EACH OTHER}
본 발명은 이미지 센서에 관한 것으로, 좀 더 구체적으로 서로 거울 대칭인 픽셀들을 포함하는 이미지 센서에 관한 것이다.
최근 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증가하고 있다. 이미지 센서는 광학 영상을 전기 신호로 변환할 수 있다. 이미지 센서의 픽셀은 외부로부터 입사되는 빛을 감지하고 감지된 빛을 전기적 신호로 변환하는 광전 변환 소자를 포함한다. 이미지 센서 내의 픽셀들의 개수가 점점 증가함에 따라, 픽셀들은 광전 변환 소자들에 의해 집적된 전자들을 저장하는 플로팅 확산 영역(Floating Diffusion Area)을 공유한다.
본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 본 발명은 서로 거울 대칭인 픽셀들을 포함하는 이미지 센서를 제공할 수 있다.
본 발명의 실시 예에 따른 이미지 센서는 제 1 축과 제 2 축을 따라 기판에 배치되는 MxN개의 제 1 픽셀들; 제 1 축과 제 2 축을 따라 기판에 배치되는 MxN개의 제 2 픽셀들; MxN개의 제 1 픽셀들 상에 각각 배치되고 그리고 제 1 컬러를 각각 갖는 MxN개의 제 1 컬러 필터들; 및 MxN개의 제 2 픽셀들 상에 각각 배치되고 그리고 제 2 컬러를 각각 갖는 MxN개의 제 2 컬러 필터들을 포함한다. MxN개의 제 1 픽셀들과 MxN개의 제 2 픽셀들을 구분하는 면을 기준으로, MxN개의 제 1 픽셀들과 상기 MxN개의 제 2 픽셀들은 거울 대칭이다.
본 발명의 실시 예에 따르면, 반복적으로 배치되는 단위 픽셀 그룹 내 일부 픽셀들과 나머지 픽셀들은 서로 거울 대칭일 수 있다. 따라서, 단위 픽셀 그룹이 반복적으로 배치되면서, 단위 픽셀 그룹 내 픽셀들을 구현하는 패턴이 규칙적으로 구현될 수 있고, 픽셀들의 레이아웃들 간의 차이로 인해 픽셀들 간에 존재하는 특성 차이가 제거 또는 배제될 수 있다.
도 1은 본 발명의 실시 예에 따른 이미지 센서의 평면도를 예시적으로 도시한다. 도 2는 도 1의 이미지 센서를 도 1의 Ⅰ-Ⅰ'선으로 자른 단면도이다. 도 3은 본 발명의 실시 예에 따라, 도 1의 단위 픽셀 그룹의 회로도와 레이아웃을 예시적으로 도시한다. 도 4는 본 발명의 다른 실시 예에 따라, 도 1의 단위 픽셀 그룹의 회로도와 레이아웃을 예시적으로 도시한다. 도 5는 본 발명의 또 다른 실시 예에 따라, 도 1의 단위 픽셀 그룹의 회로도와 레이아웃을 예시적으로 도시한다. 도 6은 본 발명의 또 다른 실시 예에 따라, 도 1의 단위 픽셀 그룹들의 회로도들과 레이아웃들을 예시적으로 도시한다. 도 7 내지 도 10은 도 5의 단위 픽셀 그룹으로 인가되는 신호들의 파형들을 예시적으로 도시하는 타이밍도들이다. 도 11은 본 발명의 실시 예에 따라 도 1의 이미지 센서의 일부 픽셀들을 예시적으로 도시한다. 도 12는 도 11의 픽셀 그룹으로 인가되는 신호들의 파형을 예시적으로 도시하는 타이밍도이다. 도 13은 도 11의 픽셀 그룹들로 인가되는 신호들의 파형을 예시적으로 도시하는 타이밍도이다. 도 14는 본 발명의 다른 실시 예에 따른 이미지 센서의 평면도를 예시적으로 도시한다. 도 15는 본 발명의 또 다른 실시 예에 따른 이미지 센서의 평면도를 예시적으로 도시한다. 도 16은 도 15의 이미지 센서를 도 15의 Ⅱ-Ⅱ'선으로 자른 단면도이다. 도 17은 본 발명의 실시 예에 따라 도 15의 이미지 센서의 일부 픽셀들을 예시적으로 도시한다. 도 18은 본 발명의 또 다른 실시 예에 따른 이미지 센서의 평면도를 예시적으로 도시한다. 도 19는 본 발명의 실시 예에 따른 이미지 센서의 블록도를 예시적으로 도시한다. 도 20은 본 발명의 실시 예에 따른 반도체 패키지 모듈의 단면도를 예시적으로 도시한다. 도 21은 본 발명의 이미지 센서가 적용된 전자 장치의 블록도를 예시적으로 도시한다.
도 1은 본 발명의 실시 예에 따른 이미지 센서의 평면도를 예시적으로 도시한다. 이미지 센서(100a)는 단위 픽셀 그룹들(UPG1~UPG6)을 포함할 수 있다. 단위 픽셀 그룹(UPG; UPG1~UPG6 중 어느 하나)은 X축을 따라 반복적으로 이미지 센서(100a)의 기판(1; 도 2 참조)에 배치될 수 있다. 예를 들어, 단위 픽셀 그룹(UPG1)이 X축에 따라 평행 이동하면 다른 단위 픽셀 그룹들(UPG2~UPG6) 중 임의의 하나와 평면적 관점에서(Z축으로 이미지 센서(100a)를 보았을 때) 겹칠 수 있다. 도 1에서 도시되진 않았으나, 단위 픽셀 그룹(UPG)은 Y축을 따라 반복적으로 이미지 센서(100a)의 기판(1)에 더 배치될 수 있다. 또한, 단위 픽셀 그룹(UPG1)이 Y축을 따라 평행 이동하면 다른 단위 픽셀 그룹(미도시)과 평면적 관점에서 겹칠 수 있다. 도 1을 참조하면, 6개의 단위 픽셀 그룹들(UPG)이 X축을 따라 이미지 센서(100a)에 배치되었으나, 상술한 개수는 예시적인 것에 불과하다.
단위 픽셀 그룹(UPG1)은 Y축을 따라 배치되는 1xN개의 픽셀들(PX1~PX6)을 포함할 수 있다. 1은 X축을 따라 배치되는 픽셀의 개수를 나타내고, N은 Y축을 따라 배치되는 픽셀의 개수를 나타내며, 그리고 N은 1 이상의 정수이다(도 1의 경우, N=6). 실시 예에 있어서, 단위 픽셀 그룹(UPG1)의 1x3개의 픽셀들(PX1~PX3; 공유 픽셀 그룹(SPG1))과 단위 픽셀 그룹(UPG1)의 1x3개의 픽셀들(PX4~PX6; 공유 픽셀 그룹(SPG2))은 X축을 기준으로 거울 대칭일 수 있다. 픽셀(PX1)과 픽셀(PX4)을 구분하고 X축과 평행한 임의의 축은 1x3개의 픽셀들(PX1~PX3)과 1x3개의 픽셀들(PX4~PX6)의 거울 대칭 축(MSA)이다. 좀 더 구체적으로, 단위 픽셀 그룹(UPG1)의 1x3개의 픽셀들(PX1~PX3)과 단위 픽셀 그룹(UPG1)의 1x3개의 픽셀들(PX4~PX6)은 공유 픽셀 그룹(SPG1)과 공유 픽셀 그룹(SPG2)이 접하고 공유 픽셀 그룹(SPG1)과 공유 픽셀 그룹(SPG2)을 구분하는 면(MSA)을 기준으로 거울 대칭일 수 있다. 여기서, 면(MSA)은 X축과 평행한 거울 대칭 축(MSA)과 Z축에 따른 면일 수 있다. 이하에서 기술되는 거울 대칭의 기준은 X축, 거울 대칭 축(MSA), 및 면(MSA) 중 어느 하나일 수 있다.
단위 픽셀 그룹들(UPG1~UPG3)의 일부 픽셀들(PX1~PX3)은 픽셀 그룹(PG1)을 구성할 수 있고 픽셀 그룹(PG1) 상에는 컬러 필터들(CF1)이 배치될 수 있다. 단위 픽셀 그룹들(UPG1~UPG3)의 나머지 픽셀들(PX4~PX6)은 픽셀 그룹(PG2)을 구성할 수 있고 픽셀 그룹(PG2) 상에는 컬러 필터들(CF2)이 배치될 수 있다. 단위 픽셀 그룹들(UPG4~UPG6)의 일부 픽셀들(PX1~PX3)은 픽셀 그룹(PG3)을 구성할 수 있고 픽셀 그룹(PG3) 상에는 컬러 필터들(CF2)이 배치될 수 있다. 단위 픽셀 그룹들(UPG4~UPG6)의 나머지 픽셀들(PX4~PX6)은 픽셀 그룹(PG4)을 구성할 수 있고 픽셀 그룹(PG4) 상에는 컬러 필터들(CF3)이 배치될 수 있다. 컬러 필터들(CF1~CF3) 각각은 이미지 센서(100a)로 입사되는 광의 컬러들 중 하나를 선택적으로 투과할 수 있다. 예를 들어, 컬러 필터들(CF1)은 블루(Blue)를 감지할 수 있고, 컬러 필터들(CF2)은 그린(Green)을 감지할 수 있고, 그리고 컬러 필터들(CF3)은 레드(Red)를 감지할 수 있다. 예를 들어, 컬러 필터들(CF1~CF3)은 RGB 베이어(Bayer) 컬러 필터 어레이를 구성할 수 있다. 다른 예를 들어, 컬러 필터들(CF1~CF3) 각각은 옐로, 사이언, 마젠타, 화이트 등의 다른 컬러들 중 어느 하나를 감지할 수도 있다.
픽셀 그룹(PG; PG1~PG4 중 어느 하나)은 MxN개의 픽셀들을 포함할 수 있다. M은 X축을 따라 배치되는 픽셀의 개수를 나타내며, M과 N은 각각 1 이상의 정수들일 수 있다. M과 N은 같을 수 있고, 도 1에서 M과 N은 모두 3인 것으로 도시되었다(즉, 하나의 픽셀 그룹(PG)은 3x3의 픽셀들을 포함). 다만, 하나의 픽셀 그룹(PG)에 포함된 픽셀들의 개수는 도 1에서 도시된 예시들로 한정되지 않는다. 픽셀들(PX; PX1~PX6 중 어느 하나)은 광전 변환 소자(PD)를 포함할 수 있고, 픽셀(PX) 상에 배치된 컬러 필터(CF; CF1~CF3 중 어느 하나) 상에는 마이크로 렌즈부(ML)가 더 배치될 수 있다.
도 2는 도 1의 이미지 센서를 도 1의 Ⅰ-Ⅰ'선으로 자른 단면도이다. 이미지 센서(100a)는 서로 대향되는 면(1a)과 면(1b)을 포함하는 기판(1)을 포함할 수 있다. 면(1b)으로 빛이 입사될 수 있다. 기판(1)은 반도체 단결정 기판 또는 반도체 에피택시얼층일 수 있다. 기판(1)은 제 1 도전형의 불순물로 도핑될 수 있다. 예를 들어, 기판(1)은 P형의 불순물로 도핑될 수 있다. 픽셀들(PX1, PX2, PX4, PX5)은 깊은 소자분리부(20)에 의해 서로 분리될 수 있다. 예를 들어, 픽셀들(PX1, PX2, PX4, PX5) 각각의 크기는 0.8㎛이하이거나, 0.6㎛~0.7㎛이거나, 또는 0.5㎛~0.6㎛일 수 있다. 깊은 소자분리부(20)는 기판(1)에 형성되는 깊은 트렌치(15) 안에 배치될 수 있다. 깊은 트렌치(15)는 기판(1)의 면(1b)으로부터 면(1a)으로 형성될 수 있다. 깊은 소자분리부(20)는 고정 전하막(17)과 매립 절연막(19)을 포함할 수 있다. 고정 전하막(17)은 깊은 트렌치(15)의 내측벽을 콘포말하게 덮을 수 있다. 고정 전하막(17)은 깊은 트렌치(15) 밖으로 연장되어 기판(1)의 면(1b)을 덮을 수 있다. 매립 절연막(19)은 깊은 트렌치(15)를 채울 수 있다. 매립 절연막(19)도 깊은 트렌치(15) 밖으로 연장되어 기판(1)의 면(1b)을 덮을 수 있다. 고정 전하막(17)은 화학양론비 보다 부족한 양의 산소 또는 불소를 포함하는 금속산화막 또는 금속 불화막으로 이루어질 수 있다. 이로써 고정 전하막(17)은 음의 고정전하를 가질 수 있다. 고정 전하막(17)은 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti), 이트륨 및 란타노이드를 포함하는 그룹에서 선택되는 적어도 하나의 금속을 포함하는 금속 산화물(metal oxide) 또는 금속 불화물(metal fluoride)로 이루어질 수 있다. 고정 전하막(17)의 주변에는 정공의 축적(hole accumulation)이 발생할 수 있다. 이로써 암전류의 발생 및 화이트 스팟(white spot)을 효과적으로 감소시킬 수 있다. 고정 전하막(17)은 알루미늄 산화막과 하프늄 산화막 중 적어도 하나일 수 있다. 고정 전하막(17)은 기판(1)과 접할 수 있다. 매립 절연막(19)은 매립 특성이 좋은 실리콘 산화막 계열의 물질로 형성될 수 있다. 도시하지는 않았지만 기판(1)의 면(1a)에는 트랜지스터들(도 3의 T1~T6, R1, R2, SF1, SF2, SE1, SE2 참조)이 배치될 수 있다. 기판(1)의 면(1a)은 층간절연막(3)으로 덮일 수 있다. 층간절연막(3)은 다층의 절연막들의 구조를 가질 수 있다. 층간절연막(3) 내에는 다층의 배선들(5)이 배치될 수 있다. 층간절연막(3)은 패시베이션막(7)으로 덮일 수 있다. 패시베이션막(7)은 실리콘 질화막을 포함할 수 있다. 기판(1) 내에 면(1a)에 인접하여 소자분리 영역(13)이 배치될 수 있다. 소자분리 영역(13)은 기판(1)에 도핑된 불순물과 같은 도전형의 불순물이 도핑될 수 있으나 기판(1)에 도핑된 불순물의 농도보다 고농도의 불순물이 도핑될 수 있다. 예를 들면 소자분리 영역(13)은 P형의 불순물로 도핑될 수 있다. 깊은 소자분리부(20)는 소자분리 영역(13)과 접할 수 있다. 픽셀들(PX1, PX2, PX4, PX5)에서 각각 기판(1) 내에 광전 변환 소자들(PD1, PD2, PD4, PD5)이 배치될 수 있다. 예를 들어, 광전 변환 소자들(PD1, PD2, PD4, PD5)의 면적들은 서로 동일 할 수 있다. 광전 변환 소자들(PD1, PD2, PD4, PD5)은 기판(1)에 도핑된 불순물과 다른 도전형의 불순물로 도핑될 수 있다. 예를 들어, 광전 변환 소자들(PD1, PD2, PD4, PD5)은 N형의 불순물이 도핑될 수 있다. 기판(1)의 면(1b) 상에서 매립 절연막(19) 상에는 보조 절연막(21)이 배치될 수 있다. 보조 절연막(21)은 접착막, 반사방지막 또는 평탄화막일 수 있다. 보조 절연막(21)은 알루미늄산화막, 실리콘 질화막 및 유기 절연막 중 적어도 하나를 포함할 수 있다. 보조 절연막(21) 상에는 차광 패턴들(25)이 배치될 수 있다. 차광 패턴들(25)은 텅스텐, 티타늄과 같은 금속을 포함할 수 있다. 차광 패턴들(25)은 인접하는 픽셀들 간의 크로스톡(cross-talk)을 방지할 수 있다. 평면적 관점에서 차광 패턴(25)은 그리드 형태를 가질 수 있다. 차광 패턴들(25) 사이에서 보조 절연막(21) 상에는 컬러 필터들(CF1, CF2; CF3도 가능)이 어레이 형태로 배치될 수 있다. 픽셀들(PX1, PX2)에서 보조 절연막(21) 상에는 컬러 필터들(CF1)이 각각 배치될 수 있다. 픽셀들(PX4, PX5)에서 보조 절연막(21) 상에는 컬러 필터들(CF2)이 각각 배치될 수 있다. 컬러 필터들(CF1, CF2) 상에는 마이크로 렌즈 어레이 층이 배치될 수 있다. 마이크로 렌즈 어레이층은 픽셀들(PX1, PX2) 상에 각각 배치되는 마이크로 렌즈부들(ML1, ML2)과 픽셀들(PX4, PX5) 상에 각각 배치되는 마이크로 렌즈부들(ML4, ML5)를 포함할 수 있다. 마이크로 렌즈부들(ML1, ML2, ML4, ML5) 각각은 평면적으로 원형을 가질 수 있으며 반구형의 단면을 가질 수 있다.
도 3은 본 발명의 실시 예에 따라, 도 1의 단위 픽셀 그룹의 회로도와 레이아웃을 예시적으로 도시한다. 단위 픽셀 그룹(UPGa)은 도 1의 단위 픽셀 그룹(UPG)의 일 예시일 수 있다. 단위 픽셀 그룹(UPGa)의 1x3개의 픽셀들(PX1~PX3)은 광전 변환 소자들(PD1~PD3), 전송 트랜지스터들(T1~T3), 플로팅 확산 영역(FD1; 혹은 플로팅 확산 노드), 리셋 트랜지스터(R1), 소스 팔로워 트랜지스터(SF1), 및 선택 트랜지스터(SE1)를 포함할 수 있다.
광전 변환 소자들(PD1~PD3)은 이미지 센서(100a)로 입사되는 광에 대응하는 전자(전하)들을 각각 생성하고 축적할 수 있다. 예를 들어, 광전 변환 소자들(PD1~PD3) 각각은 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드, 및 이들의 조합이 사용될 수 있다. 이하에서, 광전 변환 소자들(PD1~PD3) 각각은 포토 다이오드인 것으로 예시적으로 설명될 것이다.
전송 트랜지스터들(T1~T3)의 일단들은 광전 변환 소자들(PD1~PD3)에 각각 연결되고 전송 트랜지스터들(T1~T3)의 타단들은 플로팅 확산 영역(FD1)에 공통적으로 연결될 수 있다. 전송 트랜지스터들(T1~T3)은 전송 게이트 신호들(TG1~TG3)에 기초하여 광전 변환 소자들(PD1~PD3)에 의해 집적된 전자들을 플로팅 확산 영역(FD1)으로 전송할 수 있다. 플로팅 확산 영역(FD1)은 전송 트랜지스터들(T1~T3)로부터 제공되는 전자들을 축적 및 저장할 수 있다. 플로팅 확산 영역(FD1)의 커패시턴스는 CFD1일 수 있다. 커패시턴스(CFD1)와 전송 트랜지스터들(T1~T3)로부터 제공되는 전자들의 양(전하량)에 따라, 플로팅 확산 영역(FD1)의 전압 레벨이 결정될 수 있다. 리셋 트랜지스터(R1)는 플로팅 확산 영역(FD1)을 리셋시킬 수 있다. 예를 들어, 리셋 트랜지스터(R1)는 리셋 신호(RG)에 기초하여 플로팅 확산 영역(FD1)과 전원 전압(VPIX)을 전기적으로 연결할 수 있다. 리셋 트랜지스터(R1)는 리셋 신호(RG)에 기초하여 플로팅 확산 영역(FD1)의 전압 레벨을 전원 전압(VPIX)으로 구동하여 플로팅 확산 영역(FD1)에 저장된 전자들을 제거 또는 방출할 수 있다. 소스 팔로워 트랜지스터(SF1)는 전원 전압(VPIX)과 선택 트랜지스터(SE1) 사이에 연결될 수 있다. 소스 팔로워 트랜지스터(SF1)의 게이트 단자는 플로팅 확산 영역(FD1)에 연결될 수 있다. 소스 팔로워 트랜지스터(SF1)는 플로팅 확산 영역(FD1)의 전압 레벨에 기초하여 선택 트랜지스터(SE1)로 출력 신호를 출력할 수 있다. 소스 팔로워 트랜지스터(SF1)는 소스 팔로워 버퍼 증폭기일 수 있다. 선택 트랜지스터(SE1)는 소스 팔로워 트랜지스터(SF1)와 출력 라인 사이에 연결될 수 있다. 선택 트랜지스터(SE1)는 선택 신호(SEL1)에 기초하여 출력 라인을 통해 출력 신호(OUT)를 전송할 수 있다. 상술한 트랜지스터들은 모두 NMOS인 것으로 예시적으로 도시되었으나, PMOS 또는 NMOS와 PMOS의 조합으로도 구현될 수 있다.
1x3개의 픽셀들(PX1~PX3)은 1x3개의 광전 변환 소자들(PD1~PD3)과 1x3개의 전송 트랜지스터들(T1~T3)을 포함할 수 있다. 1x3개의 픽셀들(PX1~PX3)은 하나의 플로팅 확산 영역(FD1)을 공유할 수 있다. 1x3개의 픽셀들(PX1~PX3)은 합쳐서 공유 픽셀 그룹(SPG1a)으로 지칭될 수 있고 1x3개의 픽셀들(PX1~PX3) 각각은 공유 픽셀로 지칭될 수 있다. 도 1과 도 3을 함께 참조하면, 단위 픽셀 그룹들(UPG1~UPG3)의 MxM개의 픽셀들(PX1~PX3)을 포함하는 픽셀 그룹(PG1)은 Mx1개의 공유 픽셀 그룹들(SPG1a)로 나뉠 수 있다.
1x3개의 픽셀들(PX1~PX3)이 하나의 플로팅 확산 영역(FD1)을 공유함에 따라, 플로팅 확산 영역(FD1)을 리셋하고 플로팅 확산 영역(FD1)의 전압 레벨을 읽기 위한 독출 회로(R1, SE1, SF1)의 개수도 하나일 수 있다. 1x3개의 픽셀들(PX1~PX3)이 예시적으로 설명되었으나, 1xN개의 픽셀들을 포함하는 공유 픽셀 그룹(SPG1)은 1xN개의 광전 변환 소자들과 1xN개의 전송 트랜지스터들을 포함하고 그리고 1개의 플로팅 확산 영역(FD1)과 1개의 독출 회로를 포함할 수 있다. 단위 픽셀 그룹(UPGa)의 1x3개의 픽셀들(PX4~PX6)은 광전 변환 소자들(PD4~PD6), 전송 트랜지스터들(T4~T6), 플로팅 확산 영역(FD2), 리셋 트랜지스터(R2), 소스 팔로워 트랜지스터(SF2), 및 선택 트랜지스터(SE2)를 포함할 수 있다. 1x3개의 픽셀들(PX1~PX3)은 전송 게이트 신호들(TG1~TG3), 리셋 신호(RG1), 및 선택 신호(SEL1)를 수신할 수 있고 그리고 1x3개의 픽셀들(PX4~PX6)은 전송 게이트 신호들(TG4~TG6), 리셋 신호(RG2), 및 선택 신호(SEL2)를 수신할 수 있다. 1x3개의 픽셀들(PX1~PX3)은 플로팅 확산 영역(FD1)의 전압 레벨에 기초하여 출력 신호(OUT)를 출력할 수 있고 1x3개의 픽셀들(PX4~PX6)은 플로팅 확산 영역(FD2)의 다른 전압 레벨에 기초하여 다른 출력 신호(OUT)를 출력할 수 있다. 1x3개의 픽셀들(PX1~PX3)의 출력 신호(OUT)와 1x3개의 픽셀들(PX4~PX6)의 출력 신호(OUT)는 동일한 출력 라인을 통해 출력될 수 있다. 1x3개의 픽셀들(PX4~PX6)은 커패시턴스(CFD2)를 갖는 플로팅 확산 영역(FD2)을 공유하는 공유 픽셀 그룹(SPG2a)일 수 있다. 1x3개의 픽셀들(PX4~PX6)로 인가되는 신호들(TG1~TG3, RG1, SEL1)과 1x3개의 픽셀들(PX4~PX6)로 인가되는 신호들(TG4~TG6, RG2, SEL2)이 상이한 점을 제외하면, 1x3개의 픽셀들(PX4~PX6)의 구성 요소들(PD4~PD6, T4~T6, FD2, R2, SF2, SE2)은 1x3개의 픽셀들(PX1~PX3)의 구성 요소들(PD1~PD3, T1~T3, FD1, R1, SF1, SE1)과 실질적으로 동일하게 구현될 수 있다.
전술한대로, 단위 픽셀 그룹(UPGa)은 공유 픽셀 그룹들(SPG1a, SPG2a)을 포함할 수 있다. 공유 픽셀 그룹들(SPG1a, SPG2a) 각각은 1xN개의 픽셀들을 포함할 수 있으므로, 단위 픽셀 그룹(UPGa)은 1x2N개의 픽셀들을 포함할 수 있다. 단위 픽셀 그룹(UPGa)이 X축과 Y축을 따라 반복적으로 배치되면 이미지 센서(100a)의 픽셀 어레이(도 19의 1100 참조)를 구성할 수 있다. 공유 픽셀 그룹(SPG1a) 상에 배치되는 컬러 필터들과 공유 픽셀 그룹(SPG2a) 상에 배치되는 컬러 필터들은 서로 다른 컬러를 갖는다. 공유 픽셀 그룹(SPG1a) 상에 배치되는 컬러 필터들은 서로 동일한 컬러를 갖는다. 공유 픽셀 그룹(SPG2a) 상에 배치되는 컬러 필터들은 서로 동일한 컬러를 갖는다.
단위 픽셀 그룹(UPGa)의 공유 픽셀 그룹(SPG1a)과 공유 픽셀 그룹(SPG2a)은 X축을 기준으로 거울 대칭일 수 있다(MSA 참조). 공유 픽셀 그룹(SPG1a)은 레이아웃 패턴(PT1a)을 포함할 수 있고 공유 픽셀 그룹(SPG2a)은 레이아웃 패턴(PT2a)을 포함할 수 있다. 도 3 및 이하의 도면들에서 도시된 알파벳 “F”와 거울 대칭으로 도시된 알파벳 “F”는 레이아웃 패턴들(PT1a, PT2a)을 각각 개략적으로 나타내기 위해 그리고 도시의 편의를 위해 사용된 것이며, 실제의 레이아웃 패턴들(PT1a, PT2a)을 나타내지 않을 수 있다.
레이아웃 패턴들(PT1a, PT2a)은 X축을 기준으로 거울 대칭일 수 있다(MSA 참조). 예를 들어, 레이아웃 패턴(PT1a)은 구성 요소들(PD1~PD3, T1~T3, FD1, R1, SF1, SE1)이 형성 또는 구현되는 영역, 구성 요소들(PD1~PD3, T1~T3, FD1, R1, SF1, SE1)의 단자들(예를 들어, 게이트 단자, 소스 단자, 드레인 단자 등), 상술한 단자들을 전기적으로 연결하기 위한 금속 배선(라인)들, 단자들과 금속 배선들 중 적어도 2개를 전기적으로 연결하기 위한 비아(Via)들 또는 접합부들 등을 포함할 수 있다. 레이아웃 패턴(PT2a)도 구성 요소들(PD4~PD6, T4~T6, FD2, R2, SF2, SE2)이 형성 또는 구현되는 영역, 구성 요소들(PD4~PD6, T4~T6, FD2, R2, SF2, SE2)의 단자들(예를 들어, 게이트 단자, 소스 단자, 드레인 단자 등), 상술한 단자들을 전기적으로 연결하기 위한 금속 배선들, 단자들과 금속 배선들 중 적어도 2개를 전기적으로 연결하기 위한 비아들 또는 접합부들 등을 포함할 수 있다.
본 발명의 실시 예에 따르면, 반복적으로 배치되는 단위 픽셀 그룹 내 일부 픽셀들(PX1~PX3)과 나머지 픽셀들(PX4~PX6)은 서로 거울 대칭일 수 있다. 따라서, 단위 픽셀 그룹이 반복적으로 배치되면서, 단위 픽셀 그룹 내 픽셀들(PX1~PX6)을 구현하는 패턴이 규칙적으로 구현될 수 있고, 픽셀들(PX1~PX6)의 레이아웃들 간의 차이로 인해 픽셀들(PX1~PX6) 간에 존재하는 특성 차이가 제거 또는 배제될 수 있다.
도 4는 본 발명의 다른 실시 예에 따라, 도 1의 단위 픽셀 그룹의 회로도와 레이아웃을 예시적으로 도시한다. 단위 픽셀 그룹(UPGb)은 도 1의 단위 픽셀 그룹(UPG)의 일 예시일 수 있다. 단위 픽셀 그룹(UPGb)은 공유 픽셀 그룹들(SPG1b, SPG2b)을 포함할 수 있고, 단위 픽셀 그룹(UPGb)과 단위 픽셀 그룹(UPGa) 간의 차이점이 주로 설명될 것이다. 공유 픽셀 그룹들(SPG1b, SPG2b)이 각각 듀얼 변환 트랜지스터들(D1, D2)을 더 포함하는 것을 제외하면, 단위 픽셀 그룹(UPGb)은 단위 픽셀 그룹(UPGa)과 실질적으로 동일하다.
듀얼 변환 트랜지스터(D1)는 플로팅 확산 영역(FD1)과 리셋 트랜지스터(R1) 사이에 연결될 수 있다. 듀얼 변환 트랜지스터(D1)는 듀얼 변환 게이트 신호(DCG1)에 기초하여 플로팅 확산 영역들(FD1, FD3)을 전기적으로 연결할 수 있다. 플로팅 확산 영역(FD3)은 듀얼 변환 트랜지스터(D1)를 통해 플로팅 확산 영역(FD1)과 전기적으로 연결될 수 있다. 듀얼 변환 트랜지스터(D1)가 턴 오프되면, 공유 픽셀 그룹(SPG1b)의 FWC(Full Well Capacity)는 플로팅 확산 영역(FD1)의 커패시턴스(CFD1)일 수 있다. 듀얼 변환 트랜지스터(D1)가 턴 온되면, 공유 픽셀 그룹(SPG1b)의 FWC는 플로팅 확산 영역들(FD1, FD3)의 커패시턴스들(CFD1, CFD3)의 합일 수 있다. 예를 들어, 이미지 센서(100a)가 저조도 조건에서 동작하면, 듀얼 변환 트랜지스터(D1)가 턴 오프되어(공유 픽셀 그룹(SPG1b)의 FWC는 상대적으로 낮아져서) 공유 픽셀 그룹(SPG1b)의 변환 이득(예를 들어, 변환 이득의 단위는 μV/e-)이 상대적으로 증가할 수 있다. 이미지 센서(100a)가 고조도 조건에서 동작하면, 듀얼 변환 트랜지스터(D1)가 턴 온되어(공유 픽셀 그룹(SPG1b)의 FWC는 상대적으로 증가하여) 공유 픽셀 그룹(SPG1b)의 변환 이득이 상대적으로 감소할 수 있다. 듀얼 변환 트랜지스터(D1)는 듀얼 변환 게이트 신호(DCG1)에 응답하여 공유 픽셀 그룹(SPG1b)의 변환 이득을 가변할 수 있다. 듀얼 변환 트랜지스터(D2)는 플로팅 확산 영역(FD2)과 리셋 트랜지스터(R2) 사이에 연결될 수 있다. 듀얼 변환 트랜지스터(D2)는 듀얼 변환 게이트 신호(DCG2)에 기초하여 커패시턴스들(CFD2, CFD4)을 각각 갖는 플로팅 확산 영역들(FD2, FD4)을 전기적으로 연결할 수 있다. 듀얼 변환 트랜지스터(D1)와 유사하게, 듀얼 변환 트랜지스터(D2)는 듀얼 변환 게이트 신호(DCG2)에 응답하여 공유 픽셀 그룹(SPG2b)의 변환 이득을 가변할 수 있다(CFD2
Figure pat00001
CFD2 + CFD4; 혹은 반대로). 듀얼 변환 트랜지스터(D1)에 의한 공유 픽셀 그룹(SPG1b)의 FWC 변화량은 CFD3일 수 있고 듀얼 변환 트랜지스터(D2)에 의한 공유 픽셀 그룹(SPG2b)의 FWC 변화량은 CFD4일 수 있다.
레이아웃 패턴(PT1a)에 비해, 레이아웃 패턴(PT1b)은 듀얼 변환 트랜지스터(D1)가 형성 또는 구현되는 영역, 듀얼 변환 트랜지스터(D1)의 단자들, 상술한 단자들을 전기적으로 연결하기 위한 금속 배선들, 단자들과 금속 배선들 중 적어도 2개를 전기적으로 연결하기 위한 비아들 또는 접합부들 등을 더 포함할 수 있다. 레이아웃 패턴(PT2a)에 비해, 레이아웃 패턴(PT2b)도 듀얼 변환 트랜지스터(D2)가 형성 또는 구현되는 영역, 듀얼 변환 트랜지스터(D2)의 단자들, 상술한 단자들을 전기적으로 연결하기 위한 금속 배선들, 단자들과 금속 배선들 중 적어도 2개를 전기적으로 연결하기 위한 비아들 또는 접합부들 등을 더 포함할 수 있다. 레이아웃 패턴들(PT1b, PT2b)은 X축을 기준으로 거울 대칭일 수 있고 공유 픽셀 그룹(SPG1b)과 공유 픽셀 그룹(SPG2b)은 X축을 기준으로 거울 대칭일 수 있다.
도 5는 본 발명의 또 다른 실시 예에 따라, 도 1의 단위 픽셀 그룹의 회로도와 레이아웃을 예시적으로 도시한다. 단위 픽셀 그룹(UPGc)은 도 1의 단위 픽셀 그룹(UPG)의 일 예시일 수 있다. 단위 픽셀 그룹(UPGc)은 공유 픽셀 그룹들(SPG1c, SPG2c)을 포함할 수 있고, 단위 픽셀 그룹(UPGc)과 단위 픽셀 그룹(UPGb) 간의 차이점이 주로 설명될 것이다. 단위 픽셀 그룹(UPGb)에 비해, 단위 픽셀 그룹(UPGc)은 플로팅 확산 영역들(FD3, FD4)을 전기적으로 연결하는 금속 배선(L1)을 더 포함할 수 있다.
예를 들어, 듀얼 변환 게이트 신호(DCG1)가 인에이블되면, 듀얼 변환 트랜지스터(D1)가 턴 온되어 공유 픽셀 그룹(SPG1c)의 FWC는 CFD1+CFD3+CFD4일 수 있다. 듀얼 변환 게이트 신호(DCG2)가 인에이블되면, 듀얼 변환 트랜지스터(D2)이 턴 온되어 공유 픽셀 그룹(SPG2c)의 FWC는 CFD2+CFD4+CFD3일 수 있다. 공유 픽셀 그룹(SPG1c)의 FWC는 CFD1에서 CFD1+CFD3+CFD4까지 가변될 수 있고 공유 픽셀 그룹(SPG2c)의 FWC는 CFD2에서 CFD2+CFD4+CFD3까지 가변될 수 있다. 듀얼 변환 트랜지스터(D1) 및 금속 배선(L1)에 의한 공유 픽셀 그룹(SPG1c)의 FWC 변화량은 CFD3+CFD4일 수 있고 듀얼 변환 트랜지스터(D2) 및 금속 배선(L1)에 의한 공유 픽셀 그룹(SPG2c)의 FWC 변화량은 CFD3+CFD4일 수 있다. CFD3+CFD4는 금속 배선(L1)의 커패시턴스를 포함할 수 있다. 레이아웃 패턴들(PT1b, PT2b)에 비해, 레이아웃 패턴(PT1c)은 금속 배선(L1)의 일부를 레이아웃 패턴(PT2c)은 금속 배선(L1)의 나머지를 더 포함할 수 있다. 레이아웃 패턴들(PT1c, PT2c)은 X축을 기준으로 거울 대칭일 수 있다.
공유 픽셀 그룹(SPG1c)과 공유 픽셀 그룹(SPG2c)은 X축을 기준으로 거울 대칭이므로, 플로팅 확산 영역들(FD3, FD4)은 X축을 기준으로 서로 인접할 수 있다. 따라서, 공유 픽셀 그룹(SPG1c)이 Y축을 따라 평행 이동됨으로써 공유 픽셀 그룹(SPG2c)이 구현되는 경우(즉, 공유 픽셀 그룹들(SPG1c, SPG2c)이 서로 거울 대칭이 아닌 경우)보다, 플로팅 확산 영역들(FD3, FD4)을 전기적으로 연결하는 금속 배선(L1)의 길이가 짧아질 수 있다. 리셋 트랜지스터들(R1, R2)도 X축을 기준으로 서로 인접할 수 있고 그리고 듀얼 변환 트랜지스터들(D1, D2)도 X축을 기준으로 서로 인접할 수 있다. 예를 들어, 플로팅 확산 영역들(FD3, FD4), 플로팅 확산 영역들(FD3, FD4)을 전기적으로 연결하는 금속 배선(L1), 리셋 트랜지스터들(R1, R2), 그리고 듀얼 변환 트랜지스터들(D1, D2)은 모두 단위 픽셀 그룹(UPGc)의 거울 대칭 축(MSA)을 포함하는 중심 영역 내에 배치될 수 있다. 금속 배선(L1)을 통해 서로 인접한 플로팅 확산 영역들(FD3, FD4)이 전기적으로 연결될 수 있으므로, 공유 픽셀 그룹(SPG1c)의 FWC는 인접 공유 픽셀 그룹(SPC2c)의 플로팅 확산 영역(FD4)까지 증가하거나 또는 공유 픽셀 그룹(SPC2c)의 FWC는 인접 공유 픽셀 그룹(SPC1c)의 플로팅 확산 영역(FD3)까지 증가할 수 있다.
도 6은 본 발명의 또 다른 실시 예에 따라, 도 1의 단위 픽셀 그룹들의 회로도들과 레이아웃들을 예시적으로 도시한다. 단위 픽셀 그룹들(UPGd1, UPGd2) 각각은 도 1의 단위 픽셀 그룹(UPG)의 일 예시일 수 있다. 단위 픽셀 그룹(UPGd1)은 공유 픽셀 그룹들(SPG1d, SPG2d)을 포함할 수 있다. 단위 픽셀 그룹(UPGd2)은 단위 픽셀 그룹(UPGd1)과 실질적으로 동일할 수 있다. 단위 픽셀 그룹(UPGd1)이 Y축을 따라 평행 이동하면 단위 픽셀 그룹(UPGd2)과 평면적 관점에서 겹칠 수 있다. 단위 픽셀 그룹들(UPGd1, UPGd2)과 단위 픽셀 그룹(UPGc) 간의 차이점이 주로 설명될 것이다. 단위 픽셀 그룹(UPGc)에 비해, 단위 픽셀 그룹들(UPGd1, UPGd2)은 단위 픽셀 그룹(UPGd1)의 플로팅 확산 영역들(FD3, FD4)과 단위 픽셀 그룹(UPGd2)의 플로팅 확산 영역들(FD3, FD4)을 전기적으로 연결하는 금속 배선(L2)을 더 포함할 수 있다. 도시의 편의를 위해, 단위 픽셀 그룹들(UPGd1, UPGd2)의 전송 트랜지스터들(T1~T6)과 광전 변환 소자들(PD1~PD6)의 도시는 생략되었다. 레이아웃 패턴들(PT1d, PT2d)은 레이아웃 패턴들(PT1c, PT2c)과 실질적으로 동일할 수 있고, 레이아웃 패턴들(PT1d, PT2d)에 더해 금속 배선(L2)이 단위 픽셀 그룹들(UPGd1, UPGd2)에 추가될 수 있다.
예를 들어, 단위 픽셀 그룹(UPGd1)의 듀얼 변환 트랜지스터(D1)에 인가되는 듀얼 변환 게이트 신호(DCG1)가 인에이블되면, 듀얼 변환 트랜지스터(D1)가 턴 온되어 단위 픽셀 그룹(UPGd1)의 공유 픽셀 그룹(SPG1d)의 FWC는 CFD1+2CFD3+2CFD4일 수 있다. 단위 픽셀 그룹(UPGd1)의 듀얼 변환 트랜지스터(D2)에 인가되는 듀얼 변환 게이트 신호(DCG2)가 인에이블되면, 듀얼 변환 트랜지스터(D2)가 턴 온되어 단위 픽셀 그룹(UPGd1)의 공유 픽셀 그룹(SPG2d)의 FWC는 CFD2+2CFD3+2CFD4일 수 있다. 공유 픽셀 그룹(SPG1d)의 FWC는 CFD1에서 CFD1+2CFD3+2CFD4까지 가변될 수 있고 공유 픽셀 그룹(SPG2d)의 FWC는 CFD2에서 CFD2+2CFD3+2CFD4까지 가변될 수 있다. 듀얼 변환 트랜지스터(D1) 및 금속 배선들(L1, L2)에 의한 공유 픽셀 그룹(SPG1d)의 FWC 변화량은 2CFD3+2CFD4일 수 있고 듀얼 변환 트랜지스터(D2) 및 금속 배선들(L1, L2)에 의한 공유 픽셀 그룹(SPG2d)의 FWC 변화량은 2CFD3+2CFD4일 수 있다. 2CFD3+2CFD4는 금속 배선들(L1, L2)의 커패시턴스를 포함할 수 있다.
단위 픽셀 그룹들(UPGd1, UPGd2)에 더해, 단위 픽셀 그룹들(UPGd1, UPGd2) 각각과 실질적으로 동일한 새로운 단위 픽셀 그룹(들)이 Y축을 따라 더 배치될 수 있다. 새로운 단위 픽셀 그룹(들) 및 단위 픽셀 그룹들(UPGd1, UPGd2)의 플로팅 확산 영역들(FD3, FD4)을 전기적으로 연결하는 금속 배선(L2)이 더 배치될 수 있다. 예를 들어, 듀얼 변환 트랜지스터(D1/D2) 및 금속 배선들(L1, L2)에 의한 공유 픽셀 그룹들(SPG1d, SPG2d) 각각의 FWC 변화량은 N X CFD3 + N X CFD4일 수 있다(N은 2 이상의 정수).
도 7 내지 도 10은 도 5의 단위 픽셀 그룹으로 인가되는 신호들의 파형들을 예시적으로 도시하는 타이밍도들이다. 도 7 내지 도 10은 도 5를 참조하여 함께 설명될 것이다. 도 7은 공유 픽셀 그룹(SPG1c)의 FWC가 CFD1인 경우에 관한 것이고, 도 8은 공유 픽셀 그룹(SPG1c)의 FWC가 CFD1+CFD3+CFD4인 경우에 관한 것이고, 도 9 및 도 10은 공유 픽셀 그룹(SPG1c)의 FWC가 CFD1+CFD3+CFD4+CFD2인 경우에 관한 것이다. 도 7 내지 도 10의 파형들은 공유 픽셀 그룹(SPG1c)의 독출 구간을 각각 나타낼 수 있다.
도 7을 참조하면, 픽셀 그룹(SPG1c)의 독출 구간 동안 리셋 신호(RG1)는 인에이블될 수 있고, 플로팅 확산 영역(FD3)의 전압은 전원 전압(VPIX)일 수 있고, 그리고 플로팅 확산 영역(FD1)은 플로팅 확산 영역(FD3)에 전기적으로 연결되지 않을 수 있다. 선택 신호(SEL1)가 인에이블되고 듀얼 변환 게이트 신호(DCG1)가 디스에이블된 구간 동안, 전송 게이트 신호들(TG1~TG3) 중 적어도 하나가 인에이블되었다가 다시 디스에이블될 수 있다. 선택 신호(SEL1)가 인에이블되고 듀얼 변환 게이트 신호(DCG1)가 디스에이블된 이후에 그리고 전송 게이트 신호들(TG1~TG3) 중 적어도 하나가 인에이블되기 전에, 공유 픽셀 그룹(SPG1c)의 독출 회로(R1, SF1, SE1)는 플로팅 확산 영역(FD1)의 리셋 전압 레벨을 샘플링하고 출력할 수 있다(RST SMP). 전송 게이트 신호들(TG1~TG3) 중 적어도 하나가 인에이블되고 다시 디스에이블된 이후에, 공유 픽셀 그룹(SPG1c)의 독출 회로(R1, SF1, SE1)는 플로팅 확산 영역(FD1)의 신호 전압 레벨을 샘플링하고 출력할 수 있다(SIG SMP).
도 8을 참조하면, 픽셀 그룹(SPG1c)의 독출 구간 동안 듀얼 변환 게이트 신호(DCG1)는 인에이블될 수 있고 플로팅 확산 영역(FD1)은 플로팅 확산 영역들(FD3, FD4)에 전기적으로 연결될 수 있다. 선택 신호(SEL1)가 인에이블되고 리셋 신호(R1)가 디스에이블된 구간 동안 전송 게이트 신호들(TG1~TG3) 중 적어도 하나가 인에이블되었다가 다시 디스에이블될 수 있다. 선택 신호(SEL1)가 인에이블되고 리셋 신호(R1)가 디스에이블된 이후에 그리고 전송 게이트 신호들(TG1~TG3) 중 적어도 하나가 인에이블되기 전에, 공유 픽셀 그룹(SPG1c)의 독출 회로(R1, SF1, SE1)는 플로팅 확산 영역들(FD1, FD3, FD4)의 리셋 전압 레벨을 샘플링하고 출력할 수 있다(RST SMP). 전송 게이트 신호들(TG1~TG3) 중 적어도 하나가 인에이블되고 다시 디스에이블된 이후에, 공유 픽셀 그룹(SPG1c)의 독출 회로(R1, SF1, SE1)는 플로팅 확산 영역들(FD1, FD3, FD4)의 신호 전압 레벨을 샘플링하고 출력할 수 있다(SIG SMP). 샘플링 시점들(RST SMP, SIG SMP)에서, 듀얼 변환 게이트 신호(DCG1)는 인에이블되고, 리셋 신호(RG2)는 디스에이블되고, 그리고 듀얼 변환 게이트 신호(DCG2)는 디스에이블되므로, 플로팅 확산 영역(FD1)은 플로팅 확산 영역들(FD3, FD4)에 전기적으로 연결될 수 있으나 플로팅 확산 영역(FD2)에는 전기적으로 연결되지 않는다. 픽셀 그룹(SPG1c)의 독출 구간 동안 선택 신호(SEL2) 및 전송 게이트 신호들(TG4~TG6)은 디스에이블될 수 있다.
도 9를 참조하면, 픽셀 그룹(SPG1c)의 독출 구간 동안 듀얼 변환 게이트 신호들(DCG1, DCG2)은 인에이블될 수 있고 플로팅 확산 영역(FD1)은 플로팅 확산 영역들(FD3, FD4, FD2)에 전기적으로 연결될 수 있다. 선택 신호(SEL1)가 인에이블되고 리셋 신호(R1)가 디스에이블된 구간 동안 전송 게이트 신호들(TG1~TG3) 중 적어도 하나가 인에이블되었다가 다시 디스에이블될 수 있다. 선택 신호(SEL1)가 인에이블되고 리셋 신호(R1)가 디스에이블된 이후에 그리고 전송 게이트 신호들(TG1~TG3) 중 적어도 하나가 인에이블되기 전에, 공유 픽셀 그룹(SPG1c)의 독출 회로(R1, SF1, SE1)는 플로팅 확산 영역들(FD1, FD3, FD4, FD2)의 리셋 전압 레벨을 샘플링하고 출력할 수 있다(RST SMP). 전송 게이트 신호들(TG1~TG3) 중 적어도 하나가 인에이블되고 다시 디스에이블된 이후에, 공유 픽셀 그룹(SPG1c)의 독출 회로(R1, SF1, SE1)는 플로팅 확산 영역들(FD1, FD3, FD4, FD2)의 신호 전압 레벨을 샘플링하고 출력할 수 있다(SIG SMP). 픽셀 그룹(SPG1c)의 독출 구간 동안 선택 신호(SEL2) 및 전송 게이트 신호들(TG4~TG6)은 디스에이블될 수 있다.
도 10의 파형은 선택 신호(SEL2)를 제외하면 도 9의 파형과 실질적으로 동일할 수 있다. 픽셀 그룹(SPG1c)의 독출 구간 동안, 선택 신호(SEL2)는 선택 신호(SEL1)와 동일하게 인에이블되고 디스에이블될 수 있다. 픽셀 그룹(SPG1c)의 독출 회로(R1, SF1, SE1) 그리고 픽셀 그룹(SPG2c)의 독출 회로(R2, SF2, SE2)는 플로팅 확산 영역들(FD1, FD3, FD4, FD2)의 리셋 전압 레벨을 샘플링하고 출력할 수 있다(RST SMP). 픽셀 그룹(SPG1c)의 독출 회로(R1, SF1, SE1) 그리고 픽셀 그룹(SPG2c)의 독출 회로(R2, SF2, SE2)는 플로팅 확산 영역들(FD1, FD3, FD4, FD2)의 신호 전압 레벨을 샘플링하고 출력할 수 있다(SIG SMP). 2개의 독출 회로들(R1, SF1, SE1, R2, SF2, SE2)이 서로 전기적으로 연결된 플로팅 확산 영역들(FD1, FD3, FD4, FD2)의 전압 레벨에 기초하여 1개의 출력 라인을 동시에 구동할 수 있다. 도 9에서는 1개의 출력 라인에 1개의 독출 회로(R1, SF1, SE1)가 연결될 수 있고 도 10에서는 1개의 출력 라인에 2개의 독출 회로들(R1, SF1, SE1, R2, SF2, SE2)이 연결될 수 있다. 즉, 선택 신호(SEL2)가 인에이블됨에 따라, 출력 라인에 대한 소스 팔로워 트랜지스터의 면적이 증가하고(SF1
Figure pat00002
SF1+SF2) 소스 팔로워 트랜지스터의 트랜스컨덕턴스(gm)가 증가하여, RTS(Random Telegraph Signal) 노이즈가 감소할 수 있다.
도 11은 본 발명의 실시 예에 따라 도 1의 이미지 센서의 일부 픽셀 그룹들을 예시적으로 도시한다. 픽셀 그룹들(PG1, PG2)은 3x1개의 단위 픽셀 그룹들(UPG1~UPG3)을 포함할 수 있다. X축을 따라 반복적으로 배치되는 3개의 단위 픽셀 그룹들(UPG1~UPG3)은 도 1의 픽셀 그룹들(PG1, PG2)을 구성할 수 있다. 전술한대로, 픽셀 그룹(PG1) 상에는 컬러 필터들(CF1)이 배치될 수 있고 픽셀 그룹(PG2) 상에는 컬러 필터들(CF2)이 배치될 수 있다. 1x6개의 픽셀들(PX1~PX6)의 광전 변환 소자들(PD1~PD6), 전송 트랜지스터들(T1~T6), 및 플로팅 확산 영역들(FD1, FD2)만 도시되었고, 도시의 편의를 위해 나머지 구성 요소들(R1, R2, SF1, SF2, SE1, SE2 등)은 도 11에서 생략되었다.
전송 게이트 신호들(TG3M, TG3L, TG3S)은 단위 픽셀 그룹들(UPG1~UPG3)의 3x1개의 픽셀들(PX3)의 전송 트랜지스터들(T3)의 게이트 단자들로 각각 인가될 수 있다. 전송 게이트 신호들(TG3M, TG3L, TG3S)은 서로 다른 광 집적 시간들(Effective Integration Time; EIT, 이하 집적 시간으로 지칭)에 따라 스위칭될 수 있다. 집적 시간은 노출 시간일 수도 있다. 픽셀들에 표시되고 전송 게이트 신호들의 참조 부호들에 포함된 M, L, S는 각각 상이한 집적 시간들의 길이들을 나타낼 수 있다. 예를 들어, L(Long)은 상대적으로 가장 긴 집적 시간을 나타내고, S(Short)는 상대적으로 가장 짧은 집적 시간을 나타내고, 그리고 M(Middle)은 L와 S 사이의 중간인 집적 시간을 나타낼 수 있다. 단위 픽셀 그룹(UPG1)의 픽셀(PX3; M)은 상대적으로 중간인 집적 시간 동안의 입사광을 전기적 신호로 변환할 수 있고, 단위 픽셀 그룹(UPG2)의 픽셀(PX3; L)은 상대적으로 긴 집적 시간 동안의 입사광을 전기적 신호로 변환할 수 있고, 그리고 단위 픽셀 그룹(UPG3)의 픽셀(PX3; S)은 상대적으로 짧은 집적 시간 동안의 입사광을 전기적 신호로 변환할 수 있다.
전송 게이트 신호들(TG1S~TG6S)은 서로 동일하고 상대적으로 짧은 집적 시간들에 따라 각각 스위칭될 수 있다. 전송 게이트 신호들(TG1M~TG6M)은 서로 동일하고 상대적으로 중간인 집적 시간들에 따라 각각 스위칭될 수 있다. 전송 게이트 신호들(TG1L~TG6L)은 서로 동일하고 상대적으로 긴 집적 시간들에 따라 각각 스위칭될 수 있다. 전송 게이트 신호들(TG2S, TG2M, TG2L)은 단위 픽셀 그룹들(UPG1~UPG3)의 픽셀들(PX2)의 전송 트랜지스터들(T2)의 게이트 단자들로 각각 인가될 수 있다. 전송 게이트 신호들(TG1L, TG1S, TG1M)은 단위 픽셀 그룹들(UPG1~UPG3)의 픽셀들(PX1)의 전송 트랜지스터들(T1)의 게이트 단자들로 각각 인가될 수 있다. 전송 게이트 신호들(TG4L, TG4S, TG4M)은 단위 픽셀 그룹들(UPG1~UPG3)의 픽셀들(PX4)의 전송 트랜지스터들(T4)의 게이트 단자들로 각각 인가될 수 있다. 전송 게이트 신호들(TG5S, TG5M, TG5L)은 단위 픽셀 그룹들(UPG1~UPG3)의 픽셀들(PX5)의 전송 트랜지스터들(T5)의 게이트 단자들로 각각 인가될 수 있다. 전송 게이트 신호들(TG6M, TG6L, TG6S)은 단위 픽셀 그룹들(UPG1~UPG3)의 픽셀들(PX6)의 전송 트랜지스터들(T6)의 게이트 단자들로 각각 인가될 수 있다.
단위 픽셀 그룹(UPG1)의 전송 트랜지스터들(T1~T6) 중, X축을 기준으로 서로 거울 대칭인 전송 트랜지스터들(T1, T4)은 상대적으로 긴 집적 시간에 따라 각각 스위칭되는 전송 게이트 신호들(TG1L, TG4L)을 수신할 수 있다. X축을 기준으로 서로 거울 대칭인 전송 트랜지스터들(T2, T5)은 상대적으로 짧은 집적 시간에 따라 각각 스위칭되는 전송 게이트 신호들(TG2S, TG5S)을 수신할 수 있다. X축을 기준으로 서로 거울 대칭인 전송 트랜지스터들(T3, T6)은 상대적으로 중간인 집적 시간에 따라 각각 스위칭되는 전송 게이트 신호들(TG3M, TG6M)을 수신할 수 있다. 다른 단위 픽셀 그룹들(UPG2, UPG3) 각각의 1x6개의 픽셀들(PX1~PX6) 중 X축을 기준으로 서로 거울 대칭인 전송 트랜지스터들도 동일한 집적 시간에 따라 각각 스위칭되는 전송 게이트 신호들을 수신할 수 있다.
도 11을 참조하면, X축을 따라 픽셀들(PX1~PX6)을 통과하는 라인들은 전송 게이트 신호들(TG1S~TG6S, TG1M~TG6M, TG1L~TG6L)이 전송되는 전송 게이트 라인들을 나타낼 수 있다. 도 11의 도시와 같이, 전송 트랜지스터들(T1~T6) 각각은 해당 전송 게이트 신호를 수신하기 위해 전송 게이트 라인들 중 하나에 연결될 수 있다. 단위 픽셀 그룹(UPG1)이 1x2N개의 픽셀들(PX1~PX6)을 포함하면, 1x2N개의 픽셀들(PX1~PX6)의 1x2N개의 전송 트랜지스터들(T1~T6)은 1x2N개의 전송 게이트 라인들을 통해 1x2N개의 전송 게이트 신호들(TG1L, TG2S, TG3M, TG4L, TG5S, TG6M)을 각각 수신하고, 그리고 1x2N개의 전송 게이트 신호들(TG1L, TG2S, TG3M, TG4L, TG5S, TG6M) 각각은 N개의 집적 시간들(예를 들어, 가장 짧은 집적 시간, 중간 집적 시간, 가장 긴 집적 시간) 중 하나에 따라 스위칭될 수 있다.
도 11에서 도시되진 않았지만, 도 3 내지 도 11을 함께 참조하면, 하나의 선택 신호(SEL1)는 하나의 선택 라인(미도시)을 통해 픽셀 그룹(PG1)의 3개의 선택 트랜지스터들(SE1)로 공통적으로 인가될 수 있고 하나의 선택 라인은 3개의 선택 트랜지스터들(SE1)에 공통적으로 연결될 수 있다. 하나의 리셋 신호(RG1)는 하나의 리셋 라인(미도시)을 통해 픽셀 그룹(PG1)의 3개 리셋 트랜지스터들(R1)로 공통적으로 인가될 수 있고 하나의 리셋 라인은 3개의 리셋 트랜지스터들(R1)에 공통적으로 연결될 수 있다. 하나의 듀얼 변환 게이트 신호(DCG1)는 하나의 듀얼 변환 라인(미도시)을 통해 픽셀 그룹(PG1)의 3개의 듀얼 변환 트랜지스터들(D1)로 공통적으로 인가될 수 있고 하나의 듀얼 변환 라인은 3개의 듀얼 변환 트랜지스터들(D1)에 공통적으로 연결될 수 있다. 상술한 신호들과 신호들이 전송되는 라인들은 픽셀 그룹(PG1)에 관한 것이나, 픽셀 그룹(PG2)에도 실질적으로 동일하게 인가 및 배치될 수 있다.
실시 예에 있어서, 공유 픽셀 그룹(SPG1a~SPG1c; 도 3 내지 도 5 참조)의 1x3개의 픽셀들(PX1~PX3)은 서로 다른 집적 시간들을 가질 수 있고 그리고 공유 픽셀 그룹(SPG2a~SGP2c 도 3 내지 도 5 참조)의 1x3개의 픽셀들(PX4~PX6)은 서로 다른 집적 시간들을 가질 수 있다. X축을 따라 배치되는 3x1개의 픽셀들(PX1/PX2/PX3/PX4/PX5/PX6)은 서로 다른 집적 시간들을 가질 수 있다. 픽셀 그룹들(PG1, PG2) 각각의 3x3개의 픽셀들 중 3개 픽셀들(PX1~PX3)은 상대적으로 긴 집적 시간을 갖고, 3개 픽셀들(PX1~PX3)은 상대적으로 중간인 집적 시간을 갖고, 그리고 3개 픽셀들(PX1~PX3)은 상대적으로 짧은 집적 시간을 갖는다. 픽셀 그룹들(PG1, PG2) 각각이 MxM개의 픽셀들을 포함하면, MxM개의 픽셀들 중 X축을 따라 배치되는 1xM 픽셀들은 M개의 집적 신호들에 따라 각각 스위칭되는 M개의 전송 게이트 신호들을 각각 수신할 수 있다. MxM개의 픽셀들 중 Y축을 따라 배치되는 1xM 픽셀들은 M개의 집적 신호들에 따라 각각 스위칭되는 M개의 전송 게이트 신호들을 각각 수신할 수 있다. MxM개의 픽셀들 중 M개의 픽셀들은 M개의 집적 신호들 중 하나에 따라 스위칭되는 전송 게이트 신호들을 수신할 수 있다.
이미지 센서(100a)의 동적 범위는 검출할 수 있는 가장 작은 입력 신호와 포화되지 않은 가장 큰 입력 신호의 비율일 수 있다. 동적 범위가 넓을수록(높을수록), 이미지 센서(100a)는 한 장면 내 어두운 부분과 밝은 부분을 모두 적절하게 나타낼 수 있다. 픽셀 그룹들(PG1, PG2) 각각은 상대적으로 가장 짧은 집적 시간을 갖는 픽셀들, 상대적으로 중간인 집적 시간을 갖는 픽셀들, 그리고 상대적으로 가장 긴 집적 시간을 갖는 픽셀들을 모두 포함하므로, 픽셀들이 모두 동일한 집적 시간을 갖는 경우에 비해, 이미지 센서(100a)는 WDR(Wide Dynamic Range) 모드 혹은 HDR(High Dynamic Range) 모드를 지원할 수 있다. 전술한대로, 단위 픽셀 그룹들(UPG1~UPG3) 각각의 공유 픽셀 그룹(SPG1a~SGP1c; PX1~PX3)과 단위 픽셀 그룹들(UPG1~UPG3) 각각의 공유 픽셀 그룹(SPG2a~SGP2c; PX4~PX6)은 X축을 기준으로 서로 거울 대칭이었다. 동시에, 픽셀 그룹(PG1)의 픽셀들(PX1~PX3)이 갖는 집적 시간들의 WDR 패턴(픽셀들(PX1~PX3)의 S, M, L 참조)과 픽셀 그룹(PG2)의 픽셀들(PX4~PX6)이 갖는 집적 시간들의 WDR 패턴(픽셀들(PX4~PX6)의 S, M, L 참조)은 X축을 기준으로 서로 거울 대칭일 수 있다.
비록 도 11에서 도시되진 않았으나, 도 1과 도 11을 참조하면, 픽셀 그룹(PG1)에 인접하여 픽셀 그룹(PG3)이 X축을 따라 배치되고 픽셀 그룹(PG2)에 인접하여 픽셀 그룹(PG4)이 X축을 따라 배치된다. 픽셀 그룹(PG3)은 픽셀 그룹(PG1)과 실질적으로 동일하며, 다만 픽셀 그룹(PG3) 상에 배치되는 컬러 필터들(CF2)은 컬러 필터들(CF1)과 상이하다. 유사하게, 픽셀 그룹(PG4)은 픽셀 그룹(PG2)과 실질적으로 동일하며, 다만 픽셀 그룹(PG4) 상에 배치되는 컬러 필터들(CF3)은 컬러 필터들(CF2)과 상이하다. 픽셀 그룹(PG3)의 픽셀들이 갖는 집적 시간들의 WDR 패턴과 픽셀 그룹(PG4)의 픽셀들이 갖는 집적 시간들의 WDR 패턴들도 X축을 기준으로 서로 거울 대칭일 수 있다.
도 12는 도 11의 픽셀 그룹으로 인가되는 신호들의 파형을 예시적으로 도시하는 타이밍도이다. 도 12는 도 1 내지 도 11을 참조하여 설명될 것이고 WDR 모드에서 동작하는 픽셀 그룹(PG1)에 관하여 설명될 것이다. 또한, 픽셀 그룹(PG1)의 단위 픽셀 그룹들(UPG1~UPG3) 각각의 FWC가 가변되는 다양한 경우들은 도 7 내지 도 10에서 설명되었으므로, FWC는 CFD1로 고정된 것으로 가정하고 리셋 신호(RG1)는 인에이블된 것으로 가정한다.
듀얼 변환 게이트 신호(DCG1)가 인에이블되고 선택 신호(SEL1)가 디스에이블된 구간 동안, 전송 게이트 신호들(TG1M~TG3M)이 인에이블되었다가 다시 디스에이블될 수 있다. 전송 게이트 신호들(TG1M~TG3M)이 디스에이블된 이후부터 전송 게이트 신호들(TG1M~TG3M)이 다시 인에이블되기까지의 구간(EIT_M)은 상대적으로 중간인 집적 시간을 나타낼 수 있다. 전송 게이트 신호들(TG1S~TG3S)이 디스에이블된 이후부터 전송 게이트 신호들(TG1S~TG3S)이 다시 인에이블되기까지의 구간(EIT_S)은 상대적으로 가장 짧은 집적 시간을 나타낼 수 있다. 전송 게이트 신호들(TG1L~TG3L)이 디스에이블된 이후부터 전송 게이트 신호들(TG1L~TG3L)이 다시 인에이블되기까지의 구간(EIT_L)은 상대적으로 가장 긴 집적 시간을 나타낼 수 있다.
선택 신호(SEL1)가 인에이블되고 듀얼 변환 게이트 신호(DCG1)가 디스에이블된 이후에 그리고 전송 게이트 신호들(TG1M~TG3M)이 인에이블되기 전에, 픽셀 그룹(PG1)의 독출 회로들(R1, SF1, SE1)은 중간 집적 시간에 따른 플로팅 확산 영역들(FD1)의 리셋 전압 레벨들을 각각 샘플링하고 출력할 수 있다(RST SMP(M)). 전송 게이트 신호들(TG1M~TG3M)이 인에이블되고 다시 디스에이블된 이후에, 픽셀 그룹(PG1)의 독출 회로들(R1, SF1, SE1)은 중간 집적 시간에 따른 플로팅 확산 영역들(FD1)의 신호 전압 레벨들을 각각 샘플링하고 출력할 수 있다(SIG SMP(M)). 선택 신호(SEL1)가 인에이블되고 듀얼 변환 게이트 신호(DCG1)가 디스에이블된 이후에 그리고 전송 게이트 신호들(TG1S~TG3S)이 인에이블되기 전에, 픽셀 그룹(PG1)의 독출 회로들(R1, SF1, SE1)은 짧은 집적 시간에 따른 플로팅 확산 영역들(FD1)의 리셋 전압 레벨들을 각각 샘플링하고 출력할 수 있다(RST SMP(S)). 전송 게이트 신호들(TG1S~TG3S)이 인에이블되고 다시 디스에이블된 이후에, 픽셀 그룹(PG1)의 독출 회로들(R1, SF1, SE1)은 짧은 집적 시간에 따른 플로팅 확산 영역들(FD1)의 신호 전압 레벨들을 각각 샘플링하고 출력할 수 있다(SIG SMP(S)). 선택 신호(SEL1)가 인에이블되고 듀얼 변환 게이트 신호(DCG1)가 디스에이블된 이후에 그리고 전송 게이트 신호들(TG1L~TG3L)이 인에이블되기 전에, 픽셀 그룹(PG1)의 독출 회로들(R1, SF1, SE1)은 긴 집적 시간에 따른 플로팅 확산 영역들(FD1)의 리셋 전압 레벨들을 각각 샘플링하고 출력할 수 있다(RST SMP(L)). 전송 게이트 신호들(TG1M~TG3M)이 인에이블되고 다시 디스에이블된 이후에, 픽셀 그룹(PG1)의 독출 회로들(R1, SF1, SE1)은 긴 집적 시간에 따른 플로팅 확산 영역들(FD1)의 신호 전압 레벨들을 각각 샘플링하고 출력할 수 있다(SIG SMP(L)).
상이한 집적 시간들에 따른 리셋 전압 레벨들과 신호 전압 레벨들이 출력되는 순서는 도 12에서 도시된 것으로 한정되지 않는다. 후술하는 아날로그-디지털 컨버터(도 19의 1300 참조)는 리셋 전압 레벨들과 신호 전압 레벨들의 차이를 계산하거나(상관 이중 샘플링 수행), 리셋 전압 레벨들에 대한 아날로그 또는 디지털 평균화 연산을 수행하거나, 또는 신호 전압 레벨들에 대한 아날로그 또는 디지털 평균화 연산을 수행할 수 있다, 도 12의 신호들(TG1S~TG3S, TG1M~TG3M, TG1L~TG3L, RG1, SEL1)은 픽셀 그룹(PG1)뿐만 아니라 픽셀 그룹(PG3)에도 적용될 수 있다. 픽셀 그룹들(PG2, PG4)에 공통적으로 인가되는 신호들(TG4S~TG6S, TG4M~TG6M, TG4L~TG6L, RG2, SEL2)은 도 12의 파형과 유사할 수 있다.
도 13은 도 11의 픽셀 그룹들로 인가되는 신호들의 파형을 예시적으로 도시하는 타이밍도이다. 도 13은 도 1 내지 도 11을 참조하여 설명될 것이고, 도 12과의 차이점이 주로 설명될 것이고, 그리고 비닝(binning) 모드에서 동작하는 픽셀 그룹(PG1)에 관하여 설명될 것이다.
선택 신호(SEL1)가 인에이블되고 듀얼 변환 게이트 신호(DCG1)가 디스에이블된 이후에 그리고 전송 게이트 신호들(TG1S~TG3S, TG1M~TG3M, TG1L~TG3L)이 동시에 인에이블되기 전에, 픽셀 그룹(PG1)의 독출 회로들(R1, SF1, SE1)은 플로팅 확산 영역들(FD1)의 리셋 전압 레벨들을 각각 샘플링하고 출력할 수 있다(RST SMP). 전송 게이트 신호들(TG1S~TG3S, TG1M~TG3M, TG1L~TG3L)이 동시에 인에이블되고 다시 동시에 디스에이블된 이후에, 픽셀 그룹(PG1)의 독출 회로들(R1, SF1, SE1)은 짧은 집적 시간, 중간 집적 시간, 및 긴 집적 시간에 따른 플로팅 확산 영역들(FD1)의 신호 전압 레벨들을 각각 샘플링하고 출력할 수 있다(SIG SMP). 비닝 모드에서, 짧은 집적 시간, 중간 집적 시간, 및 긴 집적 시간에 따라 픽셀들(PX1~PX3)에 의해 집적된 전자들은 각각의 플로팅 확산 영역들(FD1)에서 합쳐질 수 있다.
단위 픽셀 그룹들(UPG1~UPG3) 각각의 공유 픽셀 그룹들(SPG1a~SPG1c) 각각의 픽셀들(PX1~PX3)은 WDR 모드에서 전송 게이트 신호들(TG1S~TG3S, TG1M~TG3M, TG1L~TG3L)에 의해 상이한 시점들에서 턴 온되고 상이한 시점들에서 턴 오프될 수 있다. 다른 예를 들어, 단위 픽셀 그룹들(UPG1~UPG3) 각각의 공유 픽셀 그룹들(SPG1a~SPG1c) 각각의 픽셀들(PX1~PX3)은 비닝 모드에서 전송 게이트 신호들(TG1S~TG3S, TG1M~TG3M, TG1L~TG3L)에 의해 동일한 시점에서 턴 온되고 동일한 시점에서 턴 오프될 수 있다.
도 14는 본 발명의 다른 실시 예에 따른 이미지 센서의 평면도를 예시적으로 도시한다. 이미지 센서(100b)에서 단위 픽셀 그룹(UPG)이 X축과 Y축을 따라 반복적으로 배치될 수 있다. 1x6개의 단위 픽셀 그룹들(UPG)은 도 1의 픽셀 그룹들(PG1~PG4)에 해당할 수 있고, 도 14의 도시와 같이 더 많은 단위 픽셀 그룹들(UPG)이 이미지 센서(100b)에 더 배치될 수 있다. 하나의 픽셀 그룹(PG)은 도 11에서 전술한 WDR 패턴을 가질 수 있고, 다른 픽셀 그룹(PG)의 WDR 패턴과 거울 대칭 축(MSA)을 기준으로 서로 거울 대칭일 수 있다. 하나의 픽셀 그룹(PG) 상에는 컬러 필터들(CF1, CF2, CF3) 중 어느 하나가 배치될 수 있다.
도 15는 본 발명의 또 다른 실시 예에 따른 이미지 센서의 평면도를 예시적으로 도시한다. 이미지 센서(100c)는 이미지 센서(100a)와 유사하게 단위 픽셀 그룹들(UPG1~UPG6)을 포함할 수 있다. 이하, 이미지 센서(100c)와 이미지 센서(100a) 간의 차이점이 주로 설명될 것이다.
도 15에서는, 도 1의 단위 픽셀 그룹(UPG3)의 픽셀들(PX2, PX3)은 1x2 개의 오토 포커스 픽셀들(APX1, APX3)로 될 수 있다. 또한, 도 1의 단위 픽셀 그룹(UPG4)의 픽셀들(PX2, PX3)은 1x2개의 오토 포커스 픽셀들(APX2, APX4)로 될 수 있다. 오토 포커스 픽셀들(APX1~APX4)의 위치들 및 개수들은 도 15의 도시로 한정되지 않는다. 오토 포커스 픽셀들(APX1~APX4) 상에는 컬러 필터들(CFA)이 각각 배치될 수 있다. 예를 들어, 컬러 필터들(CFA)은 그린을 감지하거나(즉, 컬러 필터들(CF2)과 동일) 또는 무색 투명할 수 있다. 2x1의 오토 포커스 픽셀들(APX1, APX3) 상에 하나의 오토 포커스 마이크로 렌즈부(AML)가 배치될 수 있다. 2x1 오토 포커스 픽셀들(APX2, APX4) 상에도 하나의 오토 포커스 마이크로 렌즈부(AML)가 배치될 수 있다.
예를 들어, 2x1의 오토 포커스 픽셀들(APX1, APX3)에 의해 각각 입사광이 감지되어 2x1의 오토 포커스 픽셀들(APX1, APX3)로부터 출력되는 출력 전압들 간의 차이는 위상 정보를 나타낼 수 있다. 유사하게, 예를 들어, 2x1의 오토 포커스 픽셀들(APX2, APX4)에 의해 각각 입사광이 감지되어 2x1의 오토 포커스 픽셀들(APX2, APX4)로부터 출력되는 출력 전압들 간의 차이는 위상 정보를 나타낼 수 있다. 상술한 위상 정보들은 이미지 센서(100c)가 오토 포커싱을 수행하는데 사용될 수 있다.
다만, 상술한 수치들로 본 발명의 범위가 한정되지 않는다. IxJ개의(I, J는 각각 1 이상의 정수들) 오토 포커스 픽셀들이 픽셀 그룹들(PG1, PG3)에 나뉘어서 배치될 수 있다. 예를 들어, 픽셀 그룹(PG1)은 I/2xJ개의 오토 포커스 픽셀들을 포함할 수 있고 픽셀 그룹(PG3)은 I/2xJ개의 오토 포커스 픽셀들을 포함할 수 있다. 다른 예를 들어, 픽셀 그룹(PG1)의 오토 포커스 픽셀들의 개수와 픽셀 그룹(PG2)의 오토 포커스 픽셀들의 개수는 상이할 수 있다. IxJ개의 오토 포커스 픽셀들 상에 하나의 오토 포커스 마이크로 렌즈부(AML)가 배치될 수 있다. 하나의 오토 포커스 마이크로 렌즈부(AML)는 둘 이상의 오토 포커스 픽셀들 상에 배치될 수 있다. IxJ개의 컬러 필터들은 IxJ개의 오토 포커스 픽셀들 상에 배치될 수 있다. MxM개(혹은 MxN개)의 픽셀들 중 I/2xJ개의 오토 포커스 픽셀들을 제외한 나머지 MxM-I/2xJ개(혹은 MxN-I/2xJ개)의 픽셀들 상에도 MxM-I/2xJ개(혹은 MxN-I/2xJ개)의 컬러 필터들이 배치될 수 있다.
도 16은 도 15의 이미지 센서를 도 15의 Ⅱ-Ⅱ'선으로 자른 단면도이다. 도 16의 단면도와 도 2의 단면도 간의 차이점이 주로 설명될 것이다. 픽셀들(PX, APX1) 사이에서 보조 절연막(21) 상에는 차광 패턴(25)이 배치될 수 있다. 픽셀들(PX, APX2) 사이에서 보조 절연막(21) 상에는 차광 패턴(25)이 배치될 수 있다. 예를 들어, 차광 패턴(25)은 오토 포커스 픽셀들(APX1, APX2) 사이에서 보조 절연막(21) 상에는 부재할 수 있다. 다른 예를 들어, 차광 패턴(25)은 오토 포커스 픽셀들(APX1, APX2) 사이에서 보조 절연막(21) 상에 배치될 수도 있다. 오토 포커스 마이크로 렌즈부(AML)는 평면적 관점에서 X축을 따라 길쭉한 타원형을 가질 수 있고 오토 포커스 픽셀들(APX1, APX2)을 동시에 덮을 수 있다. 오토 포커스 픽셀들(APX1, APX2)에서 각각 기판(1) 내에 오토 포커스 광전 변환 소자들(APD1, APD2)이 배치될 수 있다. 오토 포커스 광전 변환 소자들(APD1, APD2)은 도 2의 광전 변환 소자들(PD1, PD2, PD4, PD5) 또는 도 16의 광전 변환 소자(PD)와 실질적으로 동일할 수 있다.
도 17은 본 발명의 실시 예에 따라 도 15의 이미지 센서의 일부 픽셀들을 예시적으로 도시한다. 도 17은 도 1 내지 도 16을 참조하여 설명될 것이다. 픽셀 그룹들(PG1, PG3)은 6x1개의 단위 픽셀 그룹들(UPG1~UPG6)의 픽셀들(PX1~PX6) 중 일부 픽셀들(PX1~PX3)을 포함할 수 있다. X축을 따라 반복적으로 배치되는 6x1개의 단위 픽셀 그룹들(UPG1~UPG6)의 픽셀들(PX1~PX3)은 도 15의 픽셀 그룹들(PG1, PG3)을 구성할 수 있다. 1x3개의 픽셀들(PX1~PX3)의 광전 변환 소자들(PD1~PD3)과 전송 트랜지스터들(T1~T3)만이 도시되었고, 도시의 편의를 위해 나머지 구성 요소들(R1, R2, SF1, SF2, SE1, SE2 등)은 도 17에서 생략되었다. 이하, 이미지 센서(100c)가 오토 포커스 픽셀들(APX1~APX4)을 포함함에 따라, 이미지 센서(100c)와 이미지 센서(100a) 간의 차이점이 주로 설명될 것이다.
도 17의 픽셀 그룹들(PG1, PG3)로 인가되는 신호들(TG1S~TG3S, TG1M~TG3M, TG1L~TG3L)은 도 11에서 픽셀 그룹(PG1)에 관하여 설명된 신호들(TG1S~TG3S, TG1M~TG3M, TG1L~TG3L)과 실질적으로 동일할 수 있다. 또한, 도 11에서 전술한 선택 신호(SEL1), 리셋 신호(RG1), 듀얼 변환 게이트 신호(DCG1)도 유사하게 도 17의 픽셀 그룹들(PG1, PG3)로 인가될 수 있다.
단위 픽셀 그룹(UPG3)의 픽셀들(PX3, PX2)은 도 15의 오토 포커스 픽셀들(APX1, APX3)에 해당할 수 있다. 단위 픽셀 그룹(UPG4)의 픽셀들(PX3, PX2)은 도 15의 오토 포커스 픽셀들(APX2, APX4)에 해당할 수 있다. 도 11의 단위 픽셀 그룹(UPG3)의 픽셀(PX3)의 전송 트랜지스터(T3)와 동일하게, 오토 포커스 픽셀(APX1)의 전송 트랜지스터(T3)는 가장 짧은 집적 시간을 갖는 전송 게이트 신호(TG3S)를 수신할 수 있다. 만약 단위 픽셀 그룹(UPG4)의 픽셀(PX3)이 오토 포커스 픽셀(APX2)이 아니면, 단위 픽셀 그룹(UPG4)의 픽셀(PX3)의 전송 트랜지스터(T3)는 중간 집적 시간을 갖는 전송 게이트 신호(TG3M)을 수신하였을 것이다. 그러나, 단위 픽셀 그룹(UPG4)의 픽셀(PX3)이 오토 포커스 픽셀(APX2)이므로, 단위 픽셀 그룹(UPG4)의 픽셀(PX3)의 전송 트랜지스터(T3)는 전송 게이트 신호(TG3M)가 아닌 오토 포커스 전송 게이트 신호(TGAF1)를 수신할 수 있다. 만약 단위 픽셀 그룹(UPG3)의 픽셀(PX2)이 오토 포커스 픽셀(APX3)이 아니면, 단위 픽셀 그룹(UPG3)의 픽셀(PX2)의 전송 트랜지스터(T2)는 가장 긴 집적 시간을 갖는 전송 게이트 신호(TG2L)을 수신하였을 것이다. 그러나, 단위 픽셀 그룹(UPG3)의 픽셀(PX2)이 오토 포커스 픽셀(APX3)이므로, 단위 픽셀 그룹(UPG3)의 픽셀(PX2)의 전송 트랜지스터(T2)는 전송 게이트 신호(TG2L)가 아닌 오토 포커스 전송 게이트 신호(TGAF2)를 수신할 수 있다. 오토 포커스 픽셀(APX4)의 전송 트랜지스터(T2)는 가장 짧은 집적 시간을 갖는 전송 게이트 신호(TG2S)를 수신할 수 있다. 예를 들어, 오토 포커스 픽셀들(APX1~APX4)의 전송 트랜지스터들(T2, T3)은 광전 변환 소자들(PD2, PD3)이 포화되지 않도록, 가장 짧은 집적 시간을 각각 갖는 전송 게이트 신호들(TG3S, TGAF1, TGAF2, TG2S)을 각각 수신할 수 있다. 다른 예를 들어, 오토 포커스 픽셀들(APX1~APX4)의 전송 트랜지스터들(T2, T3)은 중간 집적 시간 또는 긴 집적 시간을 각각 갖는 전송 게이트 신호들을 수신할 수도 있다. 어느 경우든, 오토 포커스 픽셀들(APX1~APX4)의 전송 트랜지스터들(T2, T3)은 동일한 집적 시간을 갖는 전송 게이트 신호들을 수신할 수 있다.
도 11을 참조하면 단위 픽셀 그룹(UPG3)의 픽셀(PX1)의 전송 트랜지스터(T1)는 전송 게이트 신호(TG1M)를 수신하였고, 단위 픽셀 그룹(UPG4)의 픽셀(PX1)의 전송 트랜지스터(T1)는 전송 게이트 신호(TG1L)를 수신하였다. 그러나, 도 17을 참조하면, 단위 픽셀 그룹(UPG3)의 픽셀(PX1)의 전송 트랜지스터(T1)는 전송 게이트 신호들(TG1S~TG1L)이 아닌 오토 포커스 전송 게이트 신호(TGAF3)를 수신할 수 있고 단위 픽셀 그룹(UPG4)의 픽셀(PX1)의 전송 트랜지스터(T1)는 전송 게이트 신호들(TG1S~TG1L)이 아닌 오토 포커스 전송 게이트 신호(TGAF4)를 수신할 수 있다.
단위 픽셀 그룹(UPG3)의 픽셀들(PX1, APX3(PX2), APX1(PX3))은 플로팅 확산 영역(FD1)을 공유한다. 따라서, 오토 포커스 모드 및 비닝 모드에서 단위 픽셀 그룹(UPG3)이 동작하는 경우, 전송 게이트 신호들(TG1S~TG3S, TG1M~TG3M, TG1L~TG3L, TGAF1, TGAF2)가 동시에 인에이블되는 동안 디스에이블된 상태를 갖는 오토 포커스 전송 게이트 신호(TGAF3)가 단위 픽셀 그룹(UPG3)의 픽셀(PX1)의 전송 트랜지스터(T1)에 인가되어야 한다. 유사하게, 단위 픽셀 그룹(UPG4)의 픽셀들(PX1, APX4(PX2), APX2(PX3))은 플로팅 확산 영역(FD1)을 공유한다. 따라서, 오토 포커스 모드 및 비닝 모드에서 단위 픽셀 그룹(UPG4)이 동작하는 경우, 전송 게이트 신호들(TG1S~TG3S, TG1M~TG3M, TG1L~TG3L, TGAF1, TGAF2)가 동시에 인에이블되는 동안 디스에이블된 상태를 갖는 오토 포커스 전송 게이트 신호(TGAF4)가 단위 픽셀 그룹(UPG4)의 픽셀(PX1)의 전송 트랜지스터(T1)에 인가되어야 한다.
도 11의 경우에 비해, 오토 포커스 픽셀들(APX1~APX4)로 인해, 픽셀 그룹들(PG1, PG3)을 통과하는 오토 포커스 전송 게이트 신호들(TGAF1, TGAF2, TGAF3, TGAF4)이 더 존재할 수 있고, X축을 따라 픽셀들(PX1~PX3)을 통과하는 라인들은 오토 포커스 전송 게이트 신호들(TGAF1, TGAF2, TGAF3, TGAF4)이 전송되는 오토 포커스 전송 게이트 라인들을 나타낼 수 있다.
도 18은 본 발명의 또 다른 실시 예에 따른 이미지 센서의 평면도를 예시적으로 도시한다. 이미지 센서(100d)에서 단위 픽셀 그룹(UPG)이 X축과 Y축을 따라 반복적으로 배치될 수 있다. 반복적으로 배치되는 단위 픽셀 그룹들(UPG)은 다수의 픽셀 그룹들(PG)을 구성할 수 있다. 하나의 픽셀 그룹(PG) 상에는 컬러 필터들(CF1, CF2, CF3) 중 어느 하나가 배치될 수 있다.
다수의 픽셀 그룹들(PG) 중 일부 픽셀들(PX)이 오토 포커스 픽셀들일 수 있다. 오토 포커스 픽셀들을 포함하는 오토 포커스 픽셀 그룹들(APG1~APG4)이 도 18의 도시와 같이 배치될 수 있다. 오토 포커스 픽셀 그룹들(APG1~APG4) 내 오토 포커스 픽셀들의 개수는 전술한 IxJ일 수 있으며 도 18의 도시로 한정되지 않는다. 또한, 오토 포커스 픽셀 그룹들(APG1~APG4)의 위치들도 도 18의 도시로 한정되지 않는다. 오토 포커스 픽셀 그룹들(APG1~APG4)은 오토 포커스 패턴을 형성할 수 있다.
도 19는 본 발명의 실시 예에 따른 이미지 센서의 블록도를 예시적으로 도시한다. 이미지 센서(1000)는 픽셀 어레이(1100), 행 디코더(1200), 아날로그 디지털 컨버터(ADC, 1300), 출력 버퍼(1400), 및 타이밍 컨트롤러(1500)를 포함할 수 있다. 픽셀 어레이(1100)는 X축과 Y축을 따라 배치되는 픽셀들을 포함할 수 있다. 픽셀 어레이(1100)의 픽셀들은 도 1 내지 도 18에서 전술한 이미지 센서들(100a~100d)의 평면도들에서 도시된 픽셀들에 해당할 수 있다. 픽셀 어레이(1100)는 행 디코더(1200)로부터 전송되는 선택 신호(SEL), 리셋 신호(RG), 전송 게이트 신호(TG), 및 듀얼 변환 게이트 신호(DCG)와 같은 센서 구동 신호들에 의해 제어될 수 있다. 선택 신호(SEL)는 전술한 선택 신호들(SEL1, SLE2)을 포함하고, 리셋 신호(RG)는 전술한 리셋 신호들(RG1, RG2)을 포함하고, 전송 게이트 신호(TG)는 전술한 전송 게이트 신호들(TG1S~TG6S, TG1M~TG6M, TG1L~TG6L, TGAF1~TGAF4)을 포함하고, 그리고 듀얼 변환 게이트 신호(DCG)는 전술한 듀얼 변환 게이트 신호들(DCG1, DCG2)을 포함한다. 센서 구동 신호들에 응답하여 각각의 픽셀들에 의해서 감지된 복수의 전기적 신호들은 출력 신호들(OUT)로서 아날로그-디지털 컨버터(1300)로 전송될 수 있다. 행 디코더(1200)는 타이밍 컨트롤러(1500)의 제어에 기초하여 픽셀 어레이(1100)의 어느 하나의 행을 선택할 수 있다. 행 디코더(1200)는 복수의 행들 중 하나 또는 그 이상의 행을 선택하기 위해서 선택 신호(SEL)를 생성한다. 그리고 행 디코더(1200)는 선택된 행에 대응하는 픽셀들에 대해 리셋 신호(RG) 및 전송 게이트 신호(TG)를 순차적으로 인에이블(활성화)한다. 그러면, 선택된 행의 공유 픽셀 그룹들(SPG, SPG1a~SPG1c 또는 SGP2a~SGP2c 참조)로부터 생성되는 각 조도별 출력 신호들이 순차적으로 아날로그-디지털 컨버터(1300)로 전달된다. 아날로그-디지털 컨버터(1300)는 타이밍 컨트롤러(1500)의 제어에 기초하여 픽셀 어레이(1100)로부터 전송되는 출력 신호들을 디지털 신호로 변환한다. 예를 들면, 아날로그-디지털 컨버터(1300)는 출력 신호들에 대한 아날로그 또는 디지털 평균화 연산을 수행할 수 있다. 예를 들면, 아날로그-디지털 컨버터(1300)는 비닝 동작을 수행할 수 있다. 아날로그-디지털 컨버터(1300)는 상관 이중 샘플링을 수행하기 위한 상관 이중 샘플러(CDS)를 더 포함할 수 있다. 출력 버퍼(1400)는 아날로그-디지털 컨버터(1300)에 의해서 제공되는 각각의 칼럼 단위의 이미지 데이터를 저장하고 출력한다. 출력 버퍼(1400)는 타이밍 컨트롤러(1500)의 제어에 기초하여 아날로그-디지털 컨버터(1300)에서 출력되는 이미지 데이터를 저장하고 저장된 이미지 데이터를 출력할 수 있다. 타이밍 컨트롤러(1500)는 픽셀 어레이(1100), 행 디코더(1200), 아날로그-디지털 컨버터(1300), 출력 버퍼(1400) 등을 제어한다. 타이밍 컨트롤러(1500)는 픽셀 어레이(1100), 행 디코더(1200), 아날로그-디지털 컨버터(1300), 출력 버퍼(1400) 등의 동작에 필요한 클럭, 타이밍 제어 신호 등과 같은 제어 신호들을 생성 및 전송할 수 있다. 타이밍 컨트롤러(1500)는 로직 제어 회로, 위상 고정 루프 회로, 타이밍 컨트롤 회로, 및 통신 인터페이스 회로 등을 포함할 수 있다.
도 20은 본 발명의 실시 예에 따른 반도체 패키지 모듈의 단면도를 예시적으로 도시한다. 반도체 패키지 모듈(2000)에서는 패키지 기판(2100) 상에 반도체 패키지(2200)가 접착막(2110)에 의해 부착될 수 있다. 반도체 패키지(2200)는 반도체 칩(2210), 반도체 칩(2210) 아래에 실장된 반도체 칩(2220), 및 반도체 칩(2220) 아래에 실장된 반도체 칩(2230)을 포함할 수 있다. 반도체 칩들(2210, 2220, 2230)은 서로 다른 기능을 가질 수 있다. 반도체 칩(2210)과 반도체 칩(2220)은 서로 동일한 폭을 가질 수 있다. 반도체 칩(2210)과 반도체 칩(2220)의 측벽들은 수직적으로 서로 정렬될 수 있다. 반도체 칩(2210)과 반도체 칩(2220)은 서로 접할 수 있다. 반도체 칩(2220) 아래에는 재배선 패턴(2221)이 배치될 수 있다. 반도체 칩(2210)은 도 1 내지 도 19를 참조하여 설명된 이미지 센서(100a~100d, 1000)를 포함하는 이미지 센서 칩일 수 있다. 반도체 칩(2220)은 반도체 칩(2210)을 구동하기 위한 로직 칩일 수 있다. 반도체 칩(2230)의 폭은 반도체 칩(2220)의 폭 보다 좁을 수 있다. 반도체 칩(2230)의 측벽은 수직적으로 반도체 칩(2220)의 측벽과 정렬되지 않을 수 있다. 예를 들어, 반도체 칩(2230)은 반도체 칩(2210) 또는 반도체 칩(2220)에서 생성된 데이터를 저장하기 위한 메모리 칩일 수 있다. 반도체 칩(2230)의 측면은 몰드막(2240)으로 덮일 수 있다. 이미지 센서 칩에 로직 칩이 본딩되어 있고 로직 칩에 메모리 칩이 플립칩 본딩 방식으로 본딩될 수 있다. 이는 메모리 칩이 이미지 센서 칩과 멀리 떨어져 있는 경우에 비하여 빠른 판독 기능을 제공할 수 있다. 메모리 칩이 디램인 경우 대량 생산하여 원가를 낮추기 위해 입출력 단자들의 위치와 규격이 표준화되어 있을 수 있다. 이 경우 로직 칩과 디램 칩과 크기가 다르고 입출력 단자들의 위치가 서로 맞지 않을 수 있다. 로직 칩일 수 있는 반도체 칩(2220)은 재배선 패턴(2221)을 포함함으로써 반도체 칩(2220)과 반도체 칩(2230) 간의 연결을 위한 배선 자유도를 증가시킬 수 있다. 반도체 칩(2210)의 상부 도전 패드(2211)와 패키지 기판(2100)은 와이어(2212)로 연결될 수 있다. 패키지 기판(2100) 상에는 홀더(2300)가 배치될 수 있다. 홀더(2300)는 반도체 패키지(2200)과 이격될 수 있다. 홀더(2300)는 접착막(2310)에 의해 패키지 기판(2100)에 부착될 수 있다. 홀더(2300)는 평면적으로 폐곡선 형태를 가질 수 있다. 홀더(2300)는 반도체 패키지(2200)의 가장자리에 인접하며 중공의 구조를 가질 수 있다. 홀더(2300)는 폴리아미드와 같은 고분자 물질로 형성될 수 있다. 홀더(2300) 상에는 투명 기판(2400)이 배치될 수 있다. 투명 기판(2400)은 투명한 유리나 플라스틱 등으로 형성될 수 있다. 투명 기판(2400)은 반도체 패키지(2200)와 이격되어 빈 공간(S)을 제공할 수 있다. 패키지 기판(2100)의 하부에는 솔더 범프(2120)가 부착될 수 있다. 투명 기판(2400) 상에는 복수개의 렌즈들(2500, 2600), 스페이서(2700) 및 차단막(2510)이 배치될 수 있다. 예를 들어, 반도체 패키지 모듈(2000)의 FOV(Field of View)는 20° 보다 크고 100° 보다 작을 수 있다.
도 21은 본 발명의 이미지 센서가 적용된 전자 장치의 블록도를 예시적으로 도시한다. 전자 장치(3000)는 컴퓨팅 시스템, 메모리 시스템, 전자 시스템, 통신 시스템 등으로도 지칭될 수 있다. 예를 들어, 전자 장치(3000)는 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 모바일 장치, 스마트폰, PDA(Personal Digital Assistant), PMP(Portable Media Player), 웨어러블(Wearable) 장치, 비디오 게임기(Video Game Console), 워크스테이션, 서버(Server), MIPI 연합(Mobile Industry Processor Interface Alliance)에 의해 제안된 인터페이스 규약을 이용하거나 지원할 수 있는 데이터 처리 장치, 가전 기기, 블랙박스, 드론 등일 수 있다.
전자 장치(3000)는 시스템 온 칩(3100), 디스플레이(3220), 및 이미지 센서(3230)를 포함할 수 있다. 시스템 온 칩(3100)은 DigRF 마스터(3110), DSI(Display Serial Interface) 호스트(3120), CSI(Camera Serial Interface) 호스트(3130), 및 물리 계층(3140)을 더 포함할 수 있다. DSI 호스트(3120)는 DSI에 따라 디스플레이(3220)의 DSI 장치(3225)와 통신할 수 있다. DSI 호스트(3120)에는 시리얼라이저(SER)가 구현될 수 있고, DSI 장치(3225)에는 디시리얼라이저(DES)가 구현될 수 있다. CSI 호스트(3130)는 CSI에 따라 이미지 센서(3230)의 CSI 장치(3235)와 통신할 수 있다. CSI 호스트(3130)에는 디시리얼라이저(DES)가 구현될 수 있고, CSI 장치(3235)에는 시리얼라이저(SER)가 구현될 수 있다. 이미지 센서(3230)는 도 1 내지 도 20에서 전술한 이미지 센서들(100a~100d, 1000) 또는 반도체 패키지 모듈(2000)일 수 있다.
전자 장치(3000)는 시스템 온 칩(3100)과 통신하는 RF(Radio Frequency) 칩(3240)을 더 포함할 수 있다. RF 칩(3240)은 물리 계층(3242), DigRF 슬레이브(3244), 및 안테나(3246)를 포함할 수 있다. 예를 들어, 물리 계층(3242)과 물리 계층(3140)은 MIPI 연합에 의해 제안된 DigRF 인터페이스에 의해 서로 데이터를 교환할 수 있다. 전자 장치(3000)는 워킹 메모리(3250) 및 임베디드/카드 저장 장치(3255)를 더 포함할 수 있다. 워킹 메모리(3250) 및 임베디드/카드 저장 장치(3255)는 시스템 온 칩(3100)에 관한 데이터를 저장하거나 출력할 수 있다. 임베디드 저장 장치(3255)는 전자 장치(3000) 내에 내장될 수 있고 그리고 카드 저장 장치(3255)는 착탈식(removable) 장치로서 전자 장치(3000)에 장착될 수 있다. 전자 장치(3000)는 Wimax(World Interoperability for Microwave Access, 3260), WLAN(Wireless Local Area Network, 3262), UWB(Ultra Wideband, 3264) 등과 같은 통신 모듈을 통해 외부 장치/시스템과 통신할 수 있다. 전자 장치(3000)는 스피커(3270), 마이크(3275), GPS(Global Positioning System) 장치(3280), 및 브릿지(Bridge) 칩(3290)을 더 포함할 수 있다.

Claims (20)

  1. 제 1 축과 제 2 축을 따라 기판에 배치되는 MxN개(M과 N은 각각 1 이상의 정수)의 제 1 픽셀들;
    상기 제 1 축과 상기 제 2 축을 따라 상기 기판에 배치되고 MxN개의 제 2 픽셀들;
    상기 MxN개의 제 1 픽셀들 상에 각각 배치되고 그리고 제 1 컬러를 각각 갖는 MxN개의 제 1 컬러 필터들; 및
    상기 MxN개의 제 2 픽셀들 상에 각각 배치되고 그리고 제 2 컬러를 각각 갖는 MxN개의 제 2 컬러 필터들을 포함하고,
    상기 MxN개의 제 1 픽셀들과 상기 MxN개의 제 2 픽셀들을 구분하는 면을 기준으로, 상기 MxN개의 제 1 픽셀들과 상기 MxN개의 제 2 픽셀들은 거울 대칭인 이미지 센서.
  2. 제 1 항에 있어서,
    상기 MxN개의 제 1 픽셀들은:
    MxN개의 제 1 광전 변환 소자들;
    상기 MxN개의 제 1 광전 변환 소자들에 각각 연결된 MxN개의 제 1 전송 트랜지스터들; 및
    상기 MxN개의 제 1 전송 트랜지스터들의 일부 또는 전부에 각각 연결되는 제 1 플로팅 확산 영역;
    상기 제 1 플로팅 확산 영역을 리셋하는 제 1 리셋 트랜지스터;
    상기 제 1 플로팅 확산 영역에 연결된 제 1 소스 팔로워 트랜지스터; 및
    상기 제 1 소스 팔로워 트랜지스터에 연결된 제 1 선택 트랜지스터를 포함하고, 그리고
    상기 MxN개의 제 2 픽셀들은:
    MxN개의 제 2 광전 변환 소자들;
    상기 MxN개의 제 2 광전 변환 소자들에 각각 연결된 MxN개의 제 2 전송 트랜지스터들;
    상기 MxN개의 제 2 전송 트랜지스터들의 일부 또는 전부에 각각 연결되는 제 2 플로팅 확산 영역;
    상기 제 2 플로팅 확산 영역을 리셋하는 제 2 리셋 트랜지스터;
    상기 제 2 플로팅 확산 영역에 연결된 제 2 소스 팔로워 트랜지스터; 및
    상기 제 2 소스 팔로워 트랜지스터에 연결된 제 2 선택 트랜지스터를 포함하는 이미지 센서.
  3. 제 2 항에 있어서,
    상기 MxN개의 제 1 전송 트랜지스터들, 상기 제 1 리셋 트랜지스터, 상기 제 1 소스 팔로워 트랜지스터, 및 상기 제 1 선택 트랜지스터의 제 1 게이트 단자들을 포함하는 제 1 게이트 레이아웃 패턴과, 상기 MxN개의 제 2 전송 트랜지스터들, 상기 제 2 리셋 트랜지스터, 상기 제 2 소스 팔로워 트랜지스터, 및 상기 제 2 선택 트랜지스터의 제 2 게이트 단자들을 포함하는 제 2 게이트 레이아웃 패턴은 상기 면을 기준으로 거울 대칭인 이미지 센서.
  4. 제 2 항에 있어서,
    상기 MxN개의 제 1 픽셀들은:
    상기 제 1 플로팅 확산 영역과 상기 제 1 리셋 트랜지스터 사이에 연결되는 제 1 듀얼 변환 트랜지스터; 및
    상기 제 1 듀얼 변환 트랜지스터를 통해 상기 제 1 플로팅 확산 영역과 전기적으로 연결되는 제 3 플로팅 확산 영역을 더 포함하고, 그리고
    상기 MxN개의 제 2 픽셀들은:
    상기 제 2 플로팅 확산 영역과 상기 제 2 리셋 트랜지스터 사이에 연결되는 제 2 듀얼 변환 트랜지스터; 및
    상기 제 2 듀얼 변환 트랜지스터를 통해 상기 제 2 플로팅 확산 영역과 전기적으로 연결되는 제 4 플로팅 확산 영역을 더 포함하는 이미지 센서.
  5. 제 4 항에 있어서,
    상기 MxN개의 제 1 픽셀들과 상기 MxN개의 제 2 픽셀들은, 상기 제 3 플로팅 확산 영역과 상기 제 4 플로팅 확산 영역을 전기적으로 연결하는 금속 배선을 더 포함하는 이미지 센서.
  6. 제 2 항에 있어서,
    상기 MxN개의 제 1 전송 트랜지스터들과 상기 MxN개의 제 2 전송 트랜지스터들 중, 상기 면을 기준으로 서로 거울 대칭인 전송 트랜지스터들은 제 1 집적 시간에 따라 각각 스위칭되는 제 1 전송 게이트 신호들을 수신하고,
    상기 MxN개의 제 1 전송 트랜지스터들과 상기 MxN개의 제 2 전송 트랜지스터들 중, 상기 면을 기준으로 서로 거울 대칭인 전송 트랜지스터들은 제 2 집적 시간에 따라 각각 스위칭되는 제 2 전송 게이트 신호들을 수신하고, 그리고
    상기 제 1 및 제 2 집적 시간들은 서로 다른 이미지 센서.
  7. 제 1 항에 있어서,
    상기 N은 상기 M과 같고 그리고 상기 M은 2 이상이고, 그리고
    상기 MxN개의 제 1 픽셀들은:
    MxN개의 제 1 광전 변환 소자들;
    상기 MxN개의 제 1 광전 변환 소자들에 각각 연결된 MxN개의 제 1 전송 트랜지스터들; 및
    각각이 상기 MxN개의 제 1 전송 트랜지스터들 중 일부에 공통으로 연결되는 M개의 제 1 플로팅 확산 영역들을 포함하는 이미지 센서.
  8. 제 7 항에 있어서,
    상기 제 1 축과 상기 제 2 축을 따라 상기 기판에 배치되는 MxN개의 제 3 픽셀들;
    상기 제 1 축과 상기 제 2 축을 따라 상기 기판에 배치되고 그리고 상기 제 1 축을 따라 상기 MxN개의 제 3 픽셀들과 인접한 제 4 픽셀들;
    상기 MxN개의 제 3 픽셀들 상에 각각 배치되는 MxN개의 제 3 컬러 필터들; 및
    상기 MxN개의 제 4 픽셀들 상에 각각 배치되는 MxN개의 제 4 컬러 필터들을 더 포함하고, 그리고
    상기 MxN개의 제 3 픽셀들 중 제 1 오토 포커스 픽셀 상에 배치되는 상기 MxN개의 제 3 컬러 필터들 중 하나, 그리고 상기 MxN개의 제 4 픽셀들 중 제 2 오토 포커스 픽셀 상에 배치되는 상기 MxN개의 제 4 컬러 필터들 중 하나는 동일한 컬러를 갖는 이미지 센서.
  9. 제 8 항에 있어서,
    상기 MxN 개의 제 1 픽셀들, 상기 MxN 개의 제 3 픽셀들, 및 상기 MxN 개의 제 4 픽셀들은 상기 제 1 축을 따라 상기 기판에서 배치되고,
    상기 제 1 오토 포커스 픽셀은 제 2 광전 변환 소자와 상기 제 2 광전 변환 소자에 연결된 제 2 전송 트랜지스터를 포함하고,
    상기 제 2 오토 포커스 픽셀은 제 3 광전 변환 소자와 상기 제 3 광전 변환 소자에 연결된 제 3 전송 트랜지스터를 포함하고, 그리고
    상기 제 2 및 제 3 전송 트랜지스터들 중 하나는 상기 MxN개의 제 1 전송 트랜지스터들로 각각 인가되는 MxN개의 제 1 전송 게이트 신호들 중 하나를 수신하고 그리고 상기 제 2 및 제 3 전송 트랜지스터들 중 다른 하나는 상기 MxN개의 제 1 전송 게이트 신호들과 다른 제 2 전송 게이트 신호를 수신하는 이미지 센서.
  10. 제 9 항에 있어서,
    상기 MxN개의 제 1 전송 게이트 신호들 각각은 M개의 집적 시간들 중 하나에 따라 스위칭되고, 그리고
    상기 MxN 개의 제 1 전송 게이트 신호들 중 상기 하나 그리고 상기 제 2 전송 게이트 신호는 각각 상기 M개의 집적 시간들 중 가장 짧은 집적 시간을 갖는 이미지 센서.
  11. 제 9 항에 있어서,
    상기 MxN개의 제 3 픽셀들 중 상기 제 1 오토 포커스 픽셀을 제외한 나머지 픽셀들 중 하나는 제 4 광전 변환 소자와 상기 제 4 광전 변환 소자에 연결된 제 4 전송 트랜지스터를 포함하고,
    상기 MxN개의 제 4 픽셀들 중 상기 제 2 오토 포커스 픽셀을 제외한 나머지 픽셀들 중 하나는 제 5 광전 변환 소자와 상기 제 5 광전 변환 소자에 연결된 제 5 전송 트랜지스터를 포함하고,
    상기 제 4 전송 트랜지스터는 상기 MxN개의 제 1 전송 게이트 신호들과 다른 제 3 전송 게이트 신호를 수신하고, 그리고
    상기 제 5 전송 트랜지스터는 상기 MxN개의 제 1 전송 게이트 신호들과 다른 제 4 전송 게이트 신호를 수신하는 이미지 센서.
  12. 제 8 항에 있어서,
    상기 MxN개의 제 3 컬러 필터들 중 상기 하나 그리고 상기 MxN개의 제 4 컬러 필터들 중 상기 하나 상에 배치되고 그리고 상기 제 1 및 제 2 오토 포커스 픽셀들을 동시에 덮는 제 1 마이크로 렌즈부; 및
    상기 MxN개의 제 3 컬러 필터들 중 나머지 컬러 필터들과 상기 MxN개의 제 4 컬러 필터들 중 나머지 컬러 필터들 상에 각각 배치되는 복수의 제 2 마이크로 렌즈부들을 더 포함하는 이미지 센서.
  13. 각각이 제 1 축과 제 2 축에 따라 기판에 반복적으로 배치되는 복수의 단위 픽셀 그룹들을 포함하는 이미지 센서에 있어서,
    상기 복수의 단위 픽셀 그룹들 각각은:
    상기 제 2 축을 따라 배치되는 1xN개(N은 2 이상의 정수)의 제 1 공유 픽셀들; 및
    상기 제 2 축을 따라 배치되는 1xN개의 제 2 공유 픽셀들을 포함하고,
    상기 1xN개의 제 1 공유 픽셀들과 상기 1xN개의 제 2 공유 픽셀들을 구분하는 면을 기준으로, 상기 1xN개의 제 1 공유 픽셀들과 상기 1xN개의 제 2 공유 픽셀들은 거울 대칭인 이미지 센서.
  14. 제 13 항에 있어서,
    상기 1xN개의 제 1 공유 픽셀들은:
    1xN개의 제 1 광전 변환 소자들;
    상기 1xN개의 제 1 광전 변환 소자들에 각각 연결된 1xN개의 제 1 전송 트랜지스터들;
    상기 1xN개의 제 1 전송 트랜지스터들에 각각으로 연결되는 제 1 플로팅 확산 영역;
    상기 제 1 플로팅 확산 영역을 리셋하는 제 1 리셋 트랜지스터;
    상기 제 1 플로팅 확산 영역에 연결된 제 1 소스 팔로워 트랜지스터; 및
    상기 제 1 소스 팔로워 트랜지스터에 연결된 제 1 선택 트랜지스터를 포함하고, 그리고
    상기 1xN개의 제 2 공유 픽셀들은:
    1xN개의 제 2 광전 변환 소자들;
    상기 1xN개의 제 2 광전 변환 소자들에 각각 연결된 1xN개의 제 2 전송 트랜지스터들;
    상기 1xN개의 제 2 전송 트랜지스터들에 각각 연결되는 제 2 플로팅 확산 영역;
    상기 제 2 플로팅 확산 영역을 리셋하는 제 2 리셋 트랜지스터;
    상기 제 2 플로팅 확산 영역에 연결된 제 2 소스 팔로워 트랜지스터; 및
    상기 제 2 소스 팔로워 트랜지스터에 연결된 제 2 선택 트랜지스터를 포함하는 이미지 센서.
  15. 제 14 항에 있어서,
    상기 1xN개의 제 1 전송 트랜지스터들과 상기 1xN개의 제 2 전송 트랜지스터들은 1x2N개의 전송 게이트 라인들을 통해 1x2N개의 전송 게이트 신호들을 각각 수신하고, 그리고
    상기 1x2N개의 전송 게이트 신호들 각각은 N개의 집적 시간들 중 하나에 따라 스위칭되는 이미지 센서.
  16. 제 14 항에 있어서,
    상기 1xN개의 제 1 전송 트랜지스터들은 제 1 모드에서 동일한 시점에서 턴 온되고, 그리고
    상기 1xN개의 제 1 전송 트랜지스터들은 제 2 모드에서 서로 다른 시점들에서 각각 턴 온되는 이미지 센서.
  17. 제 1 축과 제 2 축을 따라 기판에 배치되고 그리고 각각이 제 1 플로팅 확산 영역을 공유하는 1xN개(N은 2 이상의 정수)의 제 1 픽셀들을 포함하는 M개(M은 2 이상의 정수)의 제 1 공유 픽셀 그룹들을 포함하는 MxN개의 제 1 픽셀들; 및
    상기 제 1 축과 상기 제 2 축을 따라 상기 기판에 배치되고 그리고 각각이 제 2 플로팅 확산 영역을 공유하는 1xN개의 제 2 픽셀들을 포함하는 M개의 제 2 공유 픽셀 그룹들을 포함하는 MxN개의 제 2 픽셀들을 포함하되,
    상기 M개의 제 1 공유 픽셀 그룹들 중 하나 그리고 상기 M개의 제 2 공유 픽셀 그룹들 중 하나는 상기 MxN개의 제 1 픽셀들과 상기 MxN개의 제 2 픽셀들을 구분하는 면을 기준으로 거울 대칭인 이미지 센서.
  18. 제 17 항에 있어서,
    상기 MxN개의 제 1 픽셀들 상에 각각 배치되고 그리고 제 1 컬러를 각각 갖는 MxN개의 제 1 컬러 필터들; 및
    상기 MxN개의 제 2 픽셀들 상에 각각 배치되고 그리고 제 2 컬러를 각각 갖는 MxN개의 제 2 컬러 필터들을 더 포함하는 이미지 센서.
  19. 제 17 항에 있어서,
    상기 제 1 축과 상기 제 2 축을 따라 상기 기판에 배치되고 그리고 상기 제 1 축에 따른 M개의 제 3 공유 픽셀 그룹들로 나뉘는 MxN개의 제 3 픽셀들; 및
    상기 제 1 축과 상기 제 2 축을 따라 상기 기판에 배치되고 그리고 상기 제 1 축에 따른 M개의 제 4 공유 픽셀 그룹들로 나뉘는 MxN개의 제 4 픽셀들을 더 포함하고,
    상기 M개의 제 3 공유 픽셀 그룹들 중 하나 그리고 상기 M개의 제 4 공유 픽셀 그룹들 중 하나는 상기 면을 기준으로 거울 대칭이고,
    상기 M개의 제 1 공유 픽셀 그룹들 중 상기 하나는 상기 제 1 축에 따라 평행 이동하면 상기 M개의 제 3 공유 픽셀 그룹들 중 상기 하나와 평면적 관점에서 겹치고, 그리고
    상기 M개의 제 2 공유 픽셀 그룹들 중 상기 하나는 상기 제 1 축에 따라 평행 이동하면 상기 M개의 제 4 공유 픽셀 그룹들 중 상기 하나와 평면적 관점에서 겹치는 이미지 센서.
  20. 제 19 항에 있어서,
    상기 MxN개의 제 1 픽셀들과 상기 MxN개의 제 3 픽셀들 중, IxJ개(I와 J는 각각 1 이상의 정수)의 제 1 오토 포커스 픽셀들 상에 각각 배치되고 제 1 컬러를 각각 갖는 IxJ개의 제 1 컬러 필터들;
    상기 MxN개의 제 1 픽셀들 중 나머지 제 1 픽셀들 상에 각각 배치되고 제 2 컬러를 각각 갖는 (MxN-I/2xJ)개의 제 2 컬러 필터들;
    상기 MxN개의 제 3 픽셀들 중 나머지 제 3 픽셀들 상에 각각 배치되고 상기 제 1 컬러를 각각 갖는 (MxN-I/2xJ)개의 제 3 컬러 필터들;
    상기 MxN개의 제 2 픽셀들 상에 각각 배치되고 그리고 상기 제 1 컬러를 각각 갖는 MxN개의 제 4 컬러 필터들; 및
    상기 MxN개의 제 4 픽셀들 상에 각각 배치되고 그리고 제 3 컬러를 각각 갖는 MxN개의 제 5 컬러 필터들을 포함하는 이미지 센서.
KR1020190139549A 2019-11-04 2019-11-04 서로 거울 대칭인 픽셀들을 포함하는 이미지 센서 KR20210054092A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190139549A KR20210054092A (ko) 2019-11-04 2019-11-04 서로 거울 대칭인 픽셀들을 포함하는 이미지 센서
US17/019,954 US11265496B2 (en) 2019-11-04 2020-09-14 Image sensor including pixels mirror symmetric with each other
CN202011128619.2A CN112786632A (zh) 2019-11-04 2020-10-20 包括彼此镜像对称的像素的图像传感器
EP20205644.6A EP3817367A1 (en) 2019-11-04 2020-11-04 Image sensor including pixels mirror symmetric with each other

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190139549A KR20210054092A (ko) 2019-11-04 2019-11-04 서로 거울 대칭인 픽셀들을 포함하는 이미지 센서

Publications (1)

Publication Number Publication Date
KR20210054092A true KR20210054092A (ko) 2021-05-13

Family

ID=73059704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190139549A KR20210054092A (ko) 2019-11-04 2019-11-04 서로 거울 대칭인 픽셀들을 포함하는 이미지 센서

Country Status (4)

Country Link
US (1) US11265496B2 (ko)
EP (1) EP3817367A1 (ko)
KR (1) KR20210054092A (ko)
CN (1) CN112786632A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230050198A (ko) * 2021-10-07 2023-04-14 비스에라 테크놀러지스 컴퍼니 리미티드 솔리드-스테이트 이미지 센서

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210057871A (ko) * 2019-11-12 2021-05-24 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
US11477364B1 (en) * 2021-04-01 2022-10-18 Visera Technologies Company Limited Solid-state image sensor
CN115701715A (zh) * 2021-08-02 2023-02-10 爱思开海力士有限公司 图像感测装置
US11736821B1 (en) * 2022-03-01 2023-08-22 SmartSens Technology (HK) Co., Ltd. Four shared pixel with phase detection and horizontal and vertical binning readout modes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723093B2 (en) * 2011-01-10 2014-05-13 Alexander Krymski Image sensors and methods with shared control lines
US9165959B2 (en) 2013-02-25 2015-10-20 Omnivision Technologies, Inc. Image sensor with pixel units having mirrored transistor layout
US9888198B2 (en) * 2014-06-03 2018-02-06 Semiconductor Components Industries, Llc Imaging systems having image sensor pixel arrays with sub-pixel resolution capabilities
KR102356706B1 (ko) 2015-07-07 2022-01-27 삼성전자주식회사 넓은 다이나믹 레인지를 갖는 이미지 센서, 이미지 센서의 픽셀 회로 및 이미지 센서의 동작방법
US9807294B2 (en) 2015-08-05 2017-10-31 Omnivision Technologies, Inc. Image sensor with symmetric multi-pixel phase-difference detectors, and associated methods
KR20180076054A (ko) 2016-12-27 2018-07-05 삼성전자주식회사 공유 픽셀을 구비한 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
JP2018138139A (ja) 2017-02-24 2018-09-06 ソニー・オリンパスメディカルソリューションズ株式会社 医療用撮像装置、及び医療用観察システム
EP3611918B1 (en) * 2017-04-12 2023-08-23 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR102354991B1 (ko) 2017-05-24 2022-01-24 삼성전자주식회사 픽셀 회로 및 이를 포함하는 이미지 센서
KR102398667B1 (ko) 2017-06-05 2022-05-16 삼성전자주식회사 위상 검출 픽셀을 포함하는 이미지 센서
KR20230116082A (ko) 2017-08-03 2023-08-03 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치, 및 전자 기기
US10790321B2 (en) 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor having indented photodiode structure
CN108419030B (zh) 2018-03-01 2021-04-20 思特威(上海)电子科技股份有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像系统
US10510796B1 (en) * 2018-06-14 2019-12-17 Omnivision Technologies, Inc. Small pixels having dual conversion gain providing high dynamic range
US10848697B2 (en) * 2018-08-14 2020-11-24 Omnivision Technologies, Inc. Image sensors with phase detection auto focus pixels

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230050198A (ko) * 2021-10-07 2023-04-14 비스에라 테크놀러지스 컴퍼니 리미티드 솔리드-스테이트 이미지 센서

Also Published As

Publication number Publication date
US20210136303A1 (en) 2021-05-06
CN112786632A (zh) 2021-05-11
US11265496B2 (en) 2022-03-01
EP3817367A1 (en) 2021-05-05

Similar Documents

Publication Publication Date Title
EP3308400B1 (en) Back-side illuminated pixels with interconnect layers
US10483243B2 (en) Semiconductor devices including stacked semiconductor chips
KR20210054092A (ko) 서로 거울 대칭인 픽셀들을 포함하는 이미지 센서
KR102212138B1 (ko) 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
KR102136852B1 (ko) Tfa 기반의 시모스 이미지 센서 및 그 동작방법
US10192919B2 (en) Imaging systems with backside isolation trenches
KR102422224B1 (ko) 적층형 이미지 센서 및 이를 포함하는 시스템
US20200119066A1 (en) Image sensors
EP3430648B1 (en) Stacked backside-illuminated quanta image sensor with cluster-parallel readout
US10616513B2 (en) Image sensors including shielding structures
US20170302872A1 (en) Solid-state imaging device, signal processing method, and electronic device
KR20170094693A (ko) 이미지 센서
CN112289818A (zh) 像素阵列和包括该像素阵列的自动聚焦图像传感器
US11652117B2 (en) Image sensing device
KR20180053916A (ko) 이미지 센서
US11330201B2 (en) Light sensing circuit and image sensor including the same
US11838669B2 (en) Image sensing device
WO2023092248A1 (en) Solid-state imaging device having tunable conversion gain, driving method, and electronic device
WO2023042498A1 (ja) 固体撮像素子、及び撮像装置
JP2023068696A (ja) 撮像素子および電子機器
KR20240030611A (ko) 이미지 센서
CN117810238A (zh) 图像传感器
KR20240009044A (ko) Af 픽셀을 포함하는 이미지 센서

Legal Events

Date Code Title Description
E902 Notification of reason for refusal