CN115701715A

CN115701715A - 图像感测装置

Info

Publication number: CN115701715A
Application number: CN202210830335.0A
Authority: CN
Inventors: 李元俊
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2021-08-02
Filing date: 2022-07-15
Publication date: 2023-02-10
Also published as: US20230032117A1; JP2023021932A; TW202308147A

Abstract

本申请涉及图像感测装置。一种图像感测装置可以包括连接在交替布置的行和列之间的至少一个像素组。像素组可以包括至少一个浮置扩散部和n个光电转换单元(n为1以上的奇数)。光电转换单元可以与浮置扩散部共同连接，以针对入射光产生电荷。

Description

图像感测装置

技术领域

各种实施方式总体上涉及图像感测装置，更具体地，涉及用于对各种子像素进行合并的成像感测装置。

背景技术

成像感测装置可以将光学图像转换为电信号。近来，随着计算机和通信行业已经发展，在智能电话、数码相机、便携式摄像机、个人通信系统(PCS)、游戏装置、安全摄像机、医用微型摄像机、机器人、UV感测装置等中对改进的成像感测装置的需求可能增加。

CMOS图像感测装置可以通过简单方式来驱动。此外，CMOS图像感测装置可以集成在单个芯片中，以具有小尺寸、高集成度和低功耗。此外，因为可以使用CMOS制造技术来制造CMOS图像感测装置，所以CMOS图像感测装置可以具有低廉的价格。因此，CMOS图像感测装置可以被广泛使用。

随着对具有大容量摄像头的智能电话的需求可能已经增加，作为智能电话的摄像头功能的图像感测装置可能需要抑噪技术以及各种色彩表达和夜间拍摄对焦检测。因此，可以提出一种合并(binning)技术，其可以能够通过组合更多像素而在相同的曝光时间期间接收更多的电荷。

发明内容

根据示例性实施方式，可以提供一种图像感测装置。该图像感测装置可以包括连接在彼此交叉的行和列之间的至少一个像素组。像素组可以包括至少一个浮置扩散部和n个光电转换单元(n为1以上的奇数)。光电转换单元可以共同与浮置扩散部连接，以针对入射光产生电荷。

在示例实施方式中，浮置扩散部可以按像素组为偶数个。偶数个浮置扩散部可以彼此电连接。

在示例实施方式中，行可以分为至少三个子行。列可以分为至少一个子列。因此，像素组可以由连接至子行和子列之间的交叉处的多个子像素来限定。

在示例实施方式中，光电转换单元可以分别形成在子像素处。浮置扩散部可以布置在至少三个子像素之间。传输晶体管的栅极可以布置在光电转换单元和相邻的浮置扩散部之间。

在示例实施方式中，图像感测装置还可以包括被配置为生成至少一个像素组的像素输出信号的像素信号生成电路。可以基于由至少一个像素组中的光电转换单元产生的电荷量的相加值来确定像素输出信号。

根据示例实施方式，可以提供一种图像感测装置。该图像感测装置可以包括基板、扩展像素组、第一浮置扩散部、第二浮置扩散部、第三浮置扩散部和第四浮置扩散部。基板可以具有第一表面和与第一表面相对的第二表面。扩展像素组包括布置在彼此交叉的第一子列至第三子列与第一子行至第三子行之间的第一子像素至第九子像素。第一子像素至第三子像素布置在第一子列上，第四子像素至第六子像素布置在第二子列上，第七子像素至第九子像素布置在第三列上。第一浮置扩散部布置在第一子像素、第二子像素、第四子像素和第五子像素之间的接触点处。第二浮置扩散部布置在第二子像素、第三子像素、第五子像素和第六子像素之间的接触点处。第三浮置扩散部相对于第二子列和第三子列的边界与第一浮置扩散部对称地布置在第七子像素和第八子像素之间的接触点处。第一子像素至第九子像素中的每一个包括传输栅和光电转换单元。传输栅被配置为围绕第一浮置扩散部至第四浮置扩散部中的任何一个。光电转换单元在传输栅的一侧布置在子像素中。第一浮置扩散部至第四浮置扩散部中的每一个由三个传输栅围绕。

在示例实施方式中，第一子列的第一子像素至第三子像素上的传输栅极可以具有与第三子列的第七子像素至第九子像素上的传输栅极的形状基本相同的形状。

在示例实施方式中，第二子列的第四子像素至第六子像素上的传输栅可以具有与第三子列的第七子像素至第九子像素上的传输栅的形状基本相同的形状。

在示例实施方式中，第二子列的第四子像素至第六子像素上的传输栅可以相对于第二子列和第三子列之间的边界与第三子列的第七子像素至第九子像素上的传输栅对称。

在示例实施方式中，第一浮置扩散部至第四浮置扩散部可以彼此电连接。

在示例实施方式中，图像感测装置还可以包括集成在扩展像素组外部的像素信号生成电路。像素信号生成电路可以基于由第一浮置扩散部至第四浮置扩散部产生的电荷量生成像素输出信号。

在示例实施方式中，图像感测装置还可以包括布置在基板的第二表面上的扩展滤色器。扩展滤色器可以具有与扩展像素组的尺寸相对应的尺寸。

根据示例实施方式，可以控制像素组的面积，而与对应于一个滤色器的像素组的数量无关。此外，虽然偶数个或奇数个的子像素可以形成对应于一个滤色器的组，但是每个方向上的光接收面积可以均匀。此外，可以使用合并模式将各个子像素的电荷相加，以改善夜间拍摄时的信噪比(SNR)和图像质量。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本公开的主题的以上和其它方面、特征和优点，在附图中：

图1是例示了根据示例实施方式的图像感测装置的框图；

图2A和图2B是例示了根据示例实施方式的像素组的等效电路图；

图3A和图3B是例示了根据示例实施方式的像素组的平面图；

图4A是沿图3A中的线IIIa-IIIa′截取的截面图；

图4B是沿图3A中的线IIIb-IIIb′截取的截面图；

图4C是沿图3A中的线IIIc-IIIc′截取的截面图；

图4D是沿图3A中的线IIId-IIId′截取的截面图；

图5是例示了根据示例实施方式的像素阵列的平面图；

图6是例示了具有图5中的像素阵列的图像感测装置的立体图；

图7是例示了根据示例实施方式的扩展像素阵列的平面图；

图8是例示了具有图7中的扩展像素阵列的图像感测装置的立体图；

图9是例示了根据示例实施方式的扩展像素组的平面图；

图10是例示了根据示例实施方式的扩展像素组的平面图；以及

图11是例示了根据示例实施方式的具有扩展像素组和扩展滤色器的图像感测装置的立体图。

具体实施方式

将参照附图更详细地描述本发明的各种实施方式。附图是各种实施方式(和中间结构)的示意图。因此，将预期到由于例如制造技术和/或公差而导致的例示的配置和形状的变化。因此，所描述的实施方式不应被解释为限于本文所例示的特定构造和形状，而是可以包括不脱离如所附权利要求限定的本发明的精神和范围的配置和形状的偏差。

本文参照本发明的理想化实施方式的截面例示和/或平面例示来描述本发明。然而，本发明的实施方式不应被解释为限制本发明构思。尽管将示出和描述本发明的几个实施方式，但本领域普通技术人员将理解，在不脱离本发明的原理和精神的情况下可以在这些实施方式中进行变型。

图1是例示了根据示例实施方式的图像感测装置的框图。

参照图1，图像感测装置100可以包括像素阵列10和控制电路块60。

像素阵列10可以包括多条行线、多条列线和多个像素组PXG。在示例实施方式中，行线R1至Rn可以在第一方向D1上平行地延伸并且在第二方向D2上布置。列线C1至Cm可以在第二方向D2上延伸。第一方向D1可以基本上垂直于第二方向D2。多个像素组PXG可以分别位于行线R1至Rn和列线C1至Cm之间。连接到相同行线R1至Rn的像素组PXG可以同时暴露于入射光。连接到被选列线的像素组PXG的像素输出信号可以通过被选列线传送给控制电路块60。

每个像素组PXG可以包括至少一个光电转换单元(未示出)。像素组PXG可以对应于至少一个滤色器。光电转换单元可以将从对象提供的光转换成电信号。光电转换单元可以接收来自对象的光以生成与接收到的光量相对应的电荷。稍后可以详细例示像素组PXG。

控制电路块60可以包括行驱动器20、列驱动器30、输出电路40和定时控制器50。

行驱动器20可以控制多条行线R1至Rn。行驱动器20可以生成各种控制信号以依次选择行线R1至Rn。

列驱动器30可以控制多条列线C1至Cm。列驱动器30可以生成用于选择列线C1至Cm中的一条列线的各种控制信号。此外，列驱动器30可以包括相关双采样器(未示出)和模数转换器(未示出)。相关双采样器可以使用相关双采样检测连接在被选行线和被选列线之间的像素组PXG的像素输出信号或像素输出电压。模数转换器可以将被选像素组PXG的像素输出信号转换为数字信号。数字信号然后可以被传送到输出电路40。

输出电路40可以包括临时存储数字信号的锁存器或缓冲器。输出电路40可以包括被配置为对缓冲的数字信号进行放大的放大电路。此外，输出电路40可以临时存储从列驱动器30接收的数字信号。输出电路40可以基于缓冲的数字信号生成图像数据。

定时控制器50可以为行驱动器20、列驱动器30和输出电路40提供用于确定行驱动器20、列驱动器30和输出电路40的操作定时的定时控制信号。定时控制器50可以接收从外部提供的控制命令。定时控制器50可以基于控制命令生成定时控制信号。

控制命令可以从位于图像感测装置100外部的图像处理器70提供。图像处理器70可以处理从输出电路40传送的图像数据。图像处理器70可以将处理后的图像数据输出给显示装置或用于存储图像数据的储存装置。

图2A和图2B是例示了根据示例实施方式的像素组的等效电路图。

参照图1和图2A，像素组PXG可以包括像素信号生成电路110、光接收电路120和至少一个浮置扩散部。在示例实施方式中，一个像素组PXG可以包括偶数个浮置扩散部。这里，像素组PXG可以包括第一浮置扩散部FD1和第二浮置扩散部FD2，但不限于此。

像素信号生成电路110可以基于由光接收电路120获得的光电荷的量，生成像素输出信号Vout。光接收电路120可以根据光的曝光时间生成电荷。

在示例实施方式中，像素信号生成电路110可以包括至少一个像素晶体管。例如，像素晶体管可以包括复位晶体管RX、双转换晶体管DCX、驱动晶体管DX和选择晶体管SX。

复位晶体管RX、双转换晶体管DCX、驱动晶体管DX和选择晶体管SX可以响应于从行驱动器20提供的与行相关的信号(例如，复位信号RS、双转换信号DCS和选择信号SEL)而操作。

复位晶体管RX可以电连接在用于提供像素电源电压的像素电源端子V1_T与双转换晶体管DCX之间。复位晶体管RX可以响应于复位信号RS而复位第一浮置扩散部FD1和第二浮置扩散部FD2。复位晶体管RX可以接收复位信号RS作为栅极信号。复位晶体管RX可以为第一浮置扩散部FD1和第二浮置扩散部FD2提供像素电源电压，以复位第一浮置扩散部FD1和第二浮置扩散部FD2。像素电源电压可以包括电源电压VDD或泵浦电压VPP。

双转换晶体管DCX可以连接到与第一浮置扩散部FD1电连接的第二浮置扩散部FD2。双转换晶体管DCX可以响应于从行驱动器20提供的双转换信号DCS而被驱动。例如，双转换晶体管DCX的栅极可以接收双转换信号DCS。双转换晶体管DCX的漏极可以连接到第二浮置扩散部FD2。双转换晶体管DCX的源极可以浮置。在某些情况下，在像素组PXG中可以省略双转换晶体管DCX。

另选地，参照图2B，双转换晶体管DCX可以连接在第一浮置扩散部FD1和第二浮置扩散部FD2之间。双转换晶体管DCX可以接收双转换信号DCS作为栅极信号。双转换晶体管DCX的漏极可以连接到第一浮置扩散部FD1。双转换晶体管DCX的源极可以连接到第二浮置扩散部FD2。因此，可以通过激活双转换晶体管DCX来选择性地连接第一浮置扩散部FD1和第二浮置扩散部FD2。

双转换晶体管DCX可以与复位晶体管RX一起导通，以使第一浮置扩散部FD1和第二浮置扩散部FD2中的剩余电荷放电。双转换晶体管DCX可以根据诸如低亮度或高亮度之类的对象拍摄环境而改变第一浮置扩散部FD1和第二浮置扩散部FD2的电荷量。因此，可以通过驱动双转换晶体管DCX，将像素组PXG转换为高转换增益(HCG)或低转换增益(LCG)。

驱动晶体管DX可以基于第一浮置扩散部FD1和/或第二浮置扩散部FD2的电荷量来驱动。例如，驱动晶体管DX可以作为源极跟随器被驱动，以用于根据第一浮置扩散部FD1和/或第二浮置扩散部FD2中累积的电荷量来放大有效电压，以生成像素输出信号Vout。

选择晶体管SX可以连接在驱动晶体管DX和列线CL之间。选择信号SEL可以在像素阵列10中以列为单位依次使能。选择信号SEL可以被输入到选择晶体管SX的栅极。当选择信号SEL可以被使能时，选择晶体管SX可以导通，以将驱动晶体管DX中生成的像素输出信号Vout传输到被选列线CL。

像素信号生成电路110中的像素晶体管RX、DCX、DX和SX可以包括NMOS晶体管。像素晶体管的连接结构可以改变为各种其它形状。

光接收电路120可以包括至少一个光接收器。光接收器可以包括被配置为从曝光的光生成电荷的多个光电转换单元。光接收器可以与浮置扩散部连接。在示例实施方式中，光接收器可以包括1个以上的奇数个光电转换单元。

在示例实施方式中，当像素组PXG可以包括第一浮置扩散部FD1和第二浮置扩散部FD2时，像素组PXG的光接收电路120可以包括第一光接收器120a和第二光接收器120b。

第一光接收器120a可以连接到第一浮置扩散部FD1。第一光接收器120a可以包括奇数个光电转换单元，例如，第一光电转换单元PD1、第二光电转换单元PD2和第四光电转换单元PD4。第一光接收器120a还可以包括分别连接到第一光电转换单元PD1、第二光电转换单元PD2和第四光电转换单元PD4的第一传输晶体管TX1、第二传输晶体管TX2和第四传输晶体管TX4。第一传输晶体管TX1、第二传输晶体管TX2和第四传输晶体管TX4可以向第一浮置扩散部FD1传输由第一光电转换单元PD1、第二光电转换单元PD2和第四光电转换单元PD4生成的电荷。因此，第一传输晶体管TX1、第二传输晶体管TX2和第四传输晶体管TX4的漏极可以对应于第一浮置扩散部FD1。第一传输晶体管TX1、第二传输晶体管TX2和第四传输晶体管TX4的源极可以对应于第一光电转换单元PD1、第二光电转换单元PD2和第四光电转换单元PD4。首先，可以从行驱动器20提供第一传输信号TS1、第二传输信号TS2和第四传输信号TS4。第一传输信号TS1、第二传输信号TS2和第四传输信号TS4可以在相同定时或不同定时被使能。

第二光接收器120b可以具有与第一光接收器120a的结构基本相同的结构。例如，第二光接收器120b可以包括第三光电转换单元PD3、第五光电转换单元PD5和第六光电转换单元PD6以及第三传输晶体管TX3、第五传输晶体管TX5和第六传输晶体管TX6。与第一光接收器120a的操作类似，第二光接收器120b可以响应于第三传输信号TS3、第五传输信号TS5和第六传输信号TS6而向第二浮置扩散部FD2传输由第三光电转换单元PD3、第五光电转换单元PD5和第六光电转换单元PD6生成的电荷。

如图2A所示，第一浮置扩散部FD1和第二浮置扩散部FD2可以彼此电连接以向驱动晶体管DX的栅极传输由第一浮置扩散部FD1和第二浮置扩散部FD2生成的总电荷。另选地，如图2B所示，第一浮置扩散部FD1和第二浮置扩散部FD2的电荷可以响应于双转换信号DCS的驱动的导通而选择性地相加。可以通过选择性地驱动传输晶体管TX1至TX6来控制第一浮置扩散部FD1和第二浮置扩散部FD2的电荷量。例如，可以通过驱动第一光接收器120a中的传输晶体管TX1至TX3或通过驱动第二光接收器120b中的传输晶体管TX4至TX6，用(3×1)个子像素来配置像素组PXG。可以由像素信号生成电路110将第一浮置扩散部FD1和第二浮置扩散部FD2的总电荷转换成像素输出信号Vout。列驱动器30、输出电路40和图像处理器70可以将像素输出信号Vout转换成图像信号。

像素信号生成电路110和光接收电路120的操作可以被公开在韩国专利申请No.2021-00194335中，该韩国专利申请通过引用整体并入本文中。

在示例实施方式中，像素信号生成电路110可以被包括在一个像素组PXG中，但不限于此。例如，像素信号生成电路110可以被包括在多个像素组PXG中。此外，像素信号生成电路110可以具有各种配置和布置。此外，传输晶体管TX1至TX6可以是光接收电路120，但不限于此。例如，传输晶体管TX1至TX6可以被解释为像素晶体管。

图3A和图3B是例示了根据示例实施方式的像素组的平面图，图4A是沿图3A中的线IIIa-IIIa′截取的截面图，图4B是沿图3A中的线IIIb-IIIb′截取的截面图，图4C是沿图3A中的线IIIc-IIIc′截取的截面图，而图4D是沿图3A中的线IIId-IIId′截取的截面图。作为参考，可以在示例实施方式中示例性地说明包括(3×2)个子像素的像素组PXG。图3A中的像素组是基于图2A中的等效电路图的平面图。图3B中的像素组是基于图2B中的等效电路图的平面图。

参照图3A和图4A至图4D，像素组PXG可以包括第一有源区ACT1、第二有源区ACT2和光接收区SA。光接收区SA可以包括多个子像素sp1至sp6。

第一有源区ACT1、第二有源区ACT2和光接收区SA可以形成在基板200中。第一有源区ACT1、第二有源区ACT2和光接收区SA可以通过基板200中的隔离结构ISO来限定。

基板200可以具有第一表面200a和与第一表面200a相对的第二表面200b。例如，图2A和图2B中的像素信号生成电路110中的晶体管DCX、RX、DX和SX以及传输晶体管TX1至TX6可以形成在基板200的第一表面200a中，即，基板200的前表面中。

多个滤色器(未示出)和多个微透镜可以布置在基板200的第二表面200b上，即，基板200的后表面上。例如，从对象传输的光可以通过基板200的第二表面200b入射。

在示例实施方式中，基板200可以包括半导体基板，该半导体基板包括元素周期表上的IV族的元素。例如，基板200可以包括单晶硅基板。可以对基板200执行减薄工艺以减小基板200的厚度。此外，基板200可以包括具有外延层的单晶硅层。另选地，基板200可以包括导电杂质或导电阱。

隔离结构ISO可以被配置为与基板200的第一表面200a和第二表面200b中的至少一个接触。隔离结构ISO可以包括穿过基板200形成的沟槽和形成在沟槽中的深沟槽隔离(DTI)结构。DTI可以包括绝缘材料。例如，可以通过后部深沟槽隔离(BDTI)工艺或前部深沟槽隔离(FDTI)工艺来形成DTI型隔离结构ISO。此外，隔离结构ISO可以具有包括DTI结构和结隔离结构的结构。

具有相同形状的隔离结构ISO可以被配置为在第一有源区ACT1和光接收区SA之间、在第二有源区ACT2和光接收区SA之间、以及在光接收区SA的子像素之间彼此电隔离。另选地，具有不同形状的隔离结构ISO可以被配置为在第一有源区ACT1和光接收区SA之间、在第二有源区ACT2和光接收区SA之间、以及在光接收区SA的子像素之间彼此电隔离。

在示例实施方式中，位于光接收区SA之间的第一有源区ACT1和第二有源区ACT2可以定位为在第一方向D1(例如，行方向)上平行延伸。

如图3A和图4A所示，双转换晶体管DCX和复位晶体管RX可以形成在第一有源区ACT1中。

为了将作为NMOS晶体管的双转换晶体管DCX和复位晶体管RX集成在第一有源区ACT1中，可以在第一有源区ACT1中的基板200中形成第一导电类型的阱205a，例如，p阱。第一有源区ACT1可以对应于被配置为区分滤色器的光学黑区。

双转换栅220a和复位栅220b可以形成在第一有源区ACT1中。双转换栅220a和复位栅220b可以彼此间隔开。栅绝缘层210可以插置于双转换栅220a与第一有源区ACT1的表面(即，第一表面200a)之间、以及复位栅220b与第一有源区ACT1的所述表面之间。结区240a、240b和240c可以在双转换栅220a和复位栅220b两侧形成于第一有源区ACT1中，以形成双转换晶体管DCX和复位晶体管RX。结区240a、240b和240c可以包括与第一导电类型相反的例如N型的第二类型杂质。结区240a可以对应于双转换晶体管DCX的源极。结区240b可以对应于双转换晶体管DCX的漏极和复位晶体管RX的源极。结区240c可以对应于复位晶体管RX的漏极。基于图2A，双转换晶体管DCX的源极240a可以被电浮置。双转换晶体管DCX的栅极(以下，称为双转换栅220a)可以具有比复位晶体管RX的栅极(以下称为复位栅220b)的宽度更宽的宽度，但不限于此。附图标号230可以是栅极侧壁间隔物。例如，第一有源区ACT1可以具有与每个像素组PXG相对应的图案形状，但不限于此。

参照图3A和图4B，驱动晶体管DX和选择晶体管SX可以形成在第二有源区ACT2中。如图2A和图2B所示，因为驱动晶体管DX和选择晶体管SX可以包括NMOS晶体管，所以第二有源区ACT2可以包括第一导电类型的阱205a，即，p阱。与第一有源区ACT1类似，第二有源区ACT2可以形成在与光学黑区(未示出)相对应的位置处。

驱动晶体管DX的栅极(以下，称为驱动栅220c)和选择晶体管SX的栅极(以下，称为选择栅220d)可以位于第二有源区ACT2上方，栅极绝缘层210可以形成在上述两个栅极与第二有源区之间。如上所述，因为驱动晶体管DX可以作为被配置为对在浮置扩散部FD1和FD2中生成的电荷进行放大的源极跟随器来驱动，所以与其它像素晶体管RX、DCX、SX和TX1至TX6相比，驱动晶体管DX可以具有相对高的驱动力。因此，驱动栅220c可以具有比选择栅220d、双转换栅220a和复位栅220b的宽度更宽的宽度。

结区240d、240e和240f可以在驱动栅220c和选择栅220d两侧形成于第二有源区ACT2中，以形成驱动晶体管DX和选择晶体管SX。结区240d、240e和240f可以包括与第一导电类型相反的例如N型的第二类型杂质。结区240d可以对应于驱动晶体管DX的漏极。结区240e可以对应于驱动晶体管DX的源极和选择晶体管SX的漏极。结区240f可以对应于选择晶体管SX的源极。此外，第二有源区ACT2可以具有与像素组PXG分开的图案形状，但不限于此。

参照图3A、图4C和图4D，图2A和图2B中的光接收电路120与第一浮置扩散部FD1和第二浮置扩散部FD2可以集成在光接收区SA中。

在示例实施方式中，光接收区SA可以包括以(3×2)矩阵布置的第一子像素sp1至第六子像素sp6。

例如，一个行R可以包括第一子行SR1、第二子行SR2和第三子行SR3。第一子像素sp1和第四子像素sp4可以并排布置在第一子行SR1中。第二子像素sp2和第五子像素sp5可以并排布置在第二子行SR2中。第三子像素sp3和第六子像素sp6可以并排布置在第三子行SR3中。

基本上垂直于行R的一个列C可以包括平行布置的第一子列SC1和第二子列SC2。第一子像素sp1至第三子像素sp3可以并排布置在第一子列SC1中。第四子像素sp4至第六子像素sp6可以并排布置在第二子列SC2中。

第一子像素sp1至第六子像素sp6可以通过隔离结构ISO彼此电隔离。光电转换单元PD1至PD6和传输晶体管的栅极(下文称为传输栅：220-1至220-6)可以形成在由子像素sp1至sp6限定的空间中。在下文中，子像素sp可以是其中可以集成有一个光电转换单元和一个传输栅的区域。

在示例性实施方式中，图2A和图2B中的第一光接收器120a可以包括第一子像素sp1、第二子像素sp2和第四子像素sp4。第二光接收器120b可以包括第三子像素sp3、第五子像素sp5和第六子像素sp6。

如上所述，光电转换单元PD1至PD6中的每个可以生成与通过基板200的第二表面200b入射的光的曝光量相对应的电荷。光电转换单元PD1至PD6可以包括光电二极管、光电晶体管、光电门、钉扎光电二极管、它们的组合等。

在示例实施方式中，光电转换单元PD1至PD6可以形成在被划分为子像素sp1至sp6的基板200中。例如，光电转换单元PD1至PD6可以包括第二导电类型的杂质区n和第一重掺杂杂质区p⁺。例如，第一重掺杂杂质区p⁺可以形成在基板200的第二表面200b中。第一重掺杂杂质区p⁺可以被配置为与第二导电类型的杂质区n接触。

第一浮置扩散部FD1可以形成在第一子像素sp1、第二子像素sp2、第四子像素sp4和第五子像素sp5之间的接触点处。第二浮置扩散部FD2可以形成在第二子像素sp2、第三子像素sp3、第五子像素sp5和第六子像素sp6之间的接触点处。第一浮置扩散部FD1和第二浮置扩散部FD2可以包括第二导电类型的杂质区，例如，n型杂质区。

第一浮置扩散部FD1可以被第一传输栅220-1、第二传输栅220-2和第四传输栅220-4围绕。例如，第一传输栅220-1和第二传输栅220-2可以相对于第一子行SR1和第二子行SR2之间的边界BR1彼此对称地布置。也就是说，第二传输栅220-2可以具有通过将第一传输栅220-1沿逆时针方向旋转大约90°而形成的形状。第一传输栅220-1和第四传输栅220-4可以相对于第一子列SC1和第二子列SC2之间的边界BC1彼此折叠对称地布置。也就是说，第四传输栅220-4可以具有通过将第一传输栅220-1沿顺时针方向旋转大约90°而形成的形状。

第二浮置扩散部FD2可以被第三传输栅220-3、第五传输栅220-5和第六传输栅220-6围绕。例如，第三传输栅220-3和第六传输栅220-6可以相对于第一子列SC1和第二子列SC2之间的边界BC1彼此折叠对称地布置。第六传输栅220-6可以具有通过将第三传输栅220-3沿逆时针方向旋转大约90°而形成的形状。第五传输栅220-5和第六传输栅220-6可以相对于第二子行SR2和第三子行SR3之间的边界BR2彼此折叠对称地布置。第六传输栅220-6可以具有通过将第五传输栅220-5沿顺时针方向旋转大约90°而形成的形状。

位于第一子行SR1上的传输栅220-1和220-4以及位于第三子行SR3上的传输栅220-3和220-6可以关于第二方向D2彼此对称。位于第二子行SR2上的第二传输栅220-2和第五传输栅220-5可以关于对角线方向D3彼此对称。例如，第二传输栅220-2和第五传输栅220-5可以关于第一方向D1和第二方向D2彼此对称两次。

因此，第一子列SC1上的第二传输栅220-2和第三传输栅220-3可以具有基本相同的形状。第二子列SC2上的第四传输栅220-4和第五传输栅220-5可以具有基本相同的形状。

如上，子像素sp1至sp6可以分别包括传输栅220-1至220-6和光电转换单元PD1至PD6。光电转换单元PD1至PD6可以是传输晶体管TX1至TX6的源极。光电转换单元PD1至PD6可以在每个传输栅220-1至220-6一侧上形成于光接收区SA中。浮置扩散部FD1或FD2可以是每个传输晶体管TX1至TX6的漏极。

在示例实施方式中，虽然奇数个光电转换单元PD可以通过传输晶体管TX1至TX6与一个浮置扩散部FD1或FD2连接，但是偶数个浮置扩散部FD1和FD2可以提供给像素组PXG的光接收区SA，使得偶数个光电转换单元PD1至PD6可以在所有方向上彼此对称布置。

如上所述，具有光电转换单元PD1至PD6的子像素sp1至sp6可以通过全隔离型隔离结构ISO彼此电隔离。如图4C所示，在可以形成第一浮置扩散部FD1和第二浮置扩散部FD2的区域处的隔离结构ISO可以从可以与第一浮置扩散部FD1和第二浮置扩散部FD2的底表面间隔开的部分延伸到基板200的第二表面200b。

附图标记DFD可以是虚设浮置扩散部。为了提供统一面积的光电转换单元PD1至PD6，可以在第一子行SR1和第三子行SR3上在子像素sp1、sp3、sp4和sp6之间布置虚设浮置扩散部DFD。虚设浮置扩散区DFD可以通过与形成第一浮置扩散部FD1和第二浮置扩散部FD2的工艺基本相同的工艺形成。然而，虚设浮置扩散区DFD可以电浮置，而无需连接第一浮置扩散部FD1和第二浮置扩散部FD2。

此外，第一浮置扩散部FD1和第二浮置扩散部FD2可以在第二方向D2上并排布置。例如，当可以基于图2A的等效电路图时，第一浮置扩散部FD1可以通过第一导线L1与第二浮置扩散部FD2电连接。第一导线L1可以位于第二子像素sp2和第五子像素sp5之间的边界上。

第一浮置扩散部FD1可以通过第二导线L2与双转换晶体管DCX的漏极240b电连接。第二导线L2可以位于第一子像素sp1和第四子像素sp4之间的边界上。

第二浮置扩散部FD2可以通过第三导线L3与驱动栅220c电连接。第三导线L3可以位于第三子像素sp3和第六子像素sp6之间的边界上。

虽然第一导线L1至第三导线L3可以包括不透明材料，但是因为第一导线L1至第三导线L3可以位于被配置为将子像素彼此隔离的隔离结构ISO上方，因此可以不影响光接收区，即，光电转换单元PD1至PD6的填充因子。

第一导线L1至第三导线L3可以位于相同平面上。另选地，第一导线L1至第三导线L3中的任一条可以位于与其余导线可以位于的高度不同的高度上。在示例实施方式中，第一导线L1至第三导线L3的高度可以是第一导线L1至第三导线L3与基板200的第一表面200a之间的距离。

当像素组PXG可以基于图2B中的等效电路图而形成时，如图3B所示，第一浮置扩散部FD1可以与第二浮置扩散部FD2电隔离。也就是说，可以省略图3A中的第一导线L1。相反，双转换晶体管DCX的源极240a可以通过第四导线L4与第二浮置扩散部FD2连接。通过驱动双转换晶体管DCX，第一浮置扩散部FD1可以选择性地与第二浮置扩散部FD2连接。第四导线L4可以布置在隔离结构ISO上方或与光学黑区(未示出)相对应的区域，以减少对像素组PXG的填充因子的影响。

图5是例示了根据示例实施方式的像素阵列的平面图，而图6是例示具有图5中的像素阵列的图像感测装置的立体图。

参照图5和图6，图像感测装置100a可以包括像素阵列10a和滤色器层300a。

像素阵列10a可以包括以矩阵类型布置在多个行R1和R2与多个列C1、C2和C3之间的多个像素组PXG1至PXG6。多个像素组PXG1至PXG6可以集成在基板200的第一表面200a上。像素组PXG1至PXG6中的每个可以包括以图3A或图3B中的矩阵类型布置的子像素sp1至SP6。

在示例实施方式中，第一像素组PXG1至第三像素组PXG3可以沿着第一行R1并排布置。通过从图1中的行驱动器20提供的用于选择第一行R1的信号，可以选择第一行R1上的第一像素组PXG1至第三像素组PXG3中的全部。第四像素组PXG4至第六像素组PXG6可以沿着与第一行R1基本平行的第二行R2并排布置。通过从行驱动器20提供的用于选择第二行R2的信号，可以选择第二行R2上的第四像素组PXG4至第六像素组PXG6中的全部。

第一像素组PXG1和第四像素组PXG4可以在第一列C1上并排布置。可以通过从图1中的列驱动器30提供的用于选择第一列C1的信号来读出第一像素组PXG1或第四像素组PXG4的像素输出信号。

第二像素组PXG2和第五像素组PXG5可以在第二列C2上并排布置。可以通过从列驱动器30提供的用于选择第二列C2的信号来读出第二像素组PXG2或第五像素组PXG5的像素输出信号。

第三像素组PXG3和第六像素组PXG6可以在第三列C3上并排布置。可以通过从列驱动器30提供的用于选择第三列C3的信号来读出第三像素组PXG3或第六像素组PXG6的像素输出信号。

例如，其中可以形成图2A或图2B中的像素信号生成电路110的有源区ACT1和ACT2可以在像素组PXG的光接收区SA的外部沿第一方向D1延伸。其中可以形成用于控制第一像素组PXG1至第三像素组PXG3的复位晶体管RX和双转换晶体管DCX的第一有源区ACT1可以与第一像素组PXG1至第三像素组PXG3相对地布置在第一行R1之外。其中可以形成用于控制第四像素组PXG4至第六像素组PXG6的复位晶体管RX和双转换晶体管DCX的第一有源区ACT1可以与第四像素组PXG4至第六像素组PXG6相对地布置在第二行R2之外。

其中可以形成驱动晶体管DX和选择晶体管SX的第二有源区ACT2可以与第一行R1和第二行R2之间的像素相对应地布置。

在示例实施方式中，第一像素组PXG1和第四像素组PXG4可以共享集成在第二有源区ACT2中的驱动晶体管DX和选择晶体管SX。在图5中，沿第二方向D2相邻布置的像素组可以共同共享驱动晶体管DX和选择晶体管SX，但不限于此。例如，可以通过各种设计变型使相邻像素组共同共享双转换晶体管DCX和复位晶体管RX。像素信号生成电路110的布置可以以各种方式改变而不影响光接收区。可以生成由从行驱动器20和列驱动器30可以提供的各种控制信号(例如，选择信号SEL)所选择的像素组的像素输出信号。

滤色器层300a可以布置在基板200的第二表面200b上。滤色器层300a可以包括多个滤色器320和光学黑区330a。可以由光学黑区330a划分多个滤色器320中的每一个。多个滤色器320可以包括原色滤色器。多个滤色器320可以包括具有不同颜色的第一滤色器320a至第三滤色器320c。例如，第一滤色器320a至第三滤色器320c可以分别包括绿色滤色器(G)、红色滤色器(R)和蓝色滤色器(B)。第一滤色器320a至第三滤色器320c可以以拜耳图案方式布置，但不限于此。另选地，第一滤色器320a至第三滤色器320c可以包括青色滤色器、品红色滤色器、黄色滤色器等。

多个像素组PXG1至PXG6中的每一个可以对应于滤色器320a至320c中的每一个。每个滤色器320a至320c的尺寸可以对应于每个像素组PXG1至PXG6的光接收区SA的尺寸。例如，当第一像素组PXG1可以对应于第一滤色器320a时，第一像素组PXG1的像素输出信号Vout可以输出关于对象(未示出)上的入射光的第一颜色信息。例如，可以基于从光电转换单元PD1至PD6收集的电荷生成与滤色器320a、320b或320c中的一个相对应的像素输出信号Vout。在图6中，方向D4可以是基板200的深度方向。

图7是例示了根据示例实施方式的扩展像素阵列的平面图，而图8是例示具有图7中的扩展像素阵列的图像感测装置的立体图。

参照图7和图8，图像感测装置100b可以包括像素阵列10b和滤色器层300b。

像素阵列10b可以包括以矩阵类型布置的多个扩展像素组EPX1至EPX3。扩展像素组EPX1至EPX3中的每个可以包括以(6×2)矩阵类型布置的子像素sp1至sp12。在下文中，可以示例性地说明第一扩展像素组EPX1的结构。

在示例实施方式中，第一扩展像素组EPX1可以包括沿第二方向D2并排布置的第一像素组PXG1和第四像素组PXG4。第一像素组PXG1可以具有与图5中的第一像素组PXG1的结构基本相同的配置。第四像素组PXG4可以具有与图5中的第四像素组PXG4的结构基本相同的配置。

其中可以形成图2A或图2B中的像素信号生成电路110的复位晶体管RX和双转换晶体管DCX的第一有源区ACT1可以与图5类似地布置在第一像素组PXG1的上边缘部分处。其中可以形成像素信号生成电路110的驱动晶体管DX和选择晶体管SX的第二有源区ACT2可以布置在第一像素组PXG1和第四像素组PXG4之间。

第一扩展像素组EPX1可以包括彼此电连接的第一像素组PXG1(或第二像素组PXG2或第三像素组PXG3)的第一浮置扩散部FD1和第二浮置扩散部FD2与第四像素组PXG4(或第五像素组PXG5或第六像素组PXG6)的第三浮置扩散部FD3和第四浮置扩散部FD4。

具体地，第一扩展像素组EPX1中的第一像素组PXG1可以包括连接在双转换晶体管DCX的漏极240b与第一浮置扩散部FD1之间、第一浮置扩散部FD1与第二浮置扩散部FD2之间、以及第二浮置扩散部FD2与驱动栅220c之间的导线La。

第一扩展像素组EPX1中的第四像素组PXG4可以包括连接在驱动栅220c与第三浮置扩散部FD3之间、以及第三浮置扩散部FD3和第四浮置扩散部FD4之间的导线Lb。

在(6×2)个子像素中收集的电荷可以通过导线La和Lb传输到驱动栅220c，当选择信号SEL被使能时，驱动晶体管DX可以输出像素输出信号。如上所述，可以通过子像素sp1至sp12中的每一个中的传输晶体管TX1至TX12的激活，来控制第一浮置扩散部FD1至第四浮置扩散部FD4的电荷量。

另选地，当位于第一子列SC1的传输栅220-1至220-3和220-7至220-9接收到使能信号并且位于第二子列SC2的传输栅220-4至220-6和220-10至220-12接收到禁用信号时，扩展像素组EPX可以配置有(6×1)个子像素(sp1至sp3和sp7至sp9)。

与图6类似，滤色器层300b可以布置在基板200的第二表面200b上。滤色器层300b可以包括多个滤色器325和光学黑区330b。与图6类似，每个滤色器325可以包括第一滤色器325a、第二滤色器325b和第三滤色器325c。每个滤色器325a至325c的尺寸可以对应于每个扩展像素组EPX1至EPX3的尺寸。

因此，从由(6×1)或(6×2)个子像素收集的电荷输出的像素输出信号可以代表对应的滤色器325a、325b或325c的信息。

图9是例示了根据示例实施方式的扩展像素组的平面图，图10是例示了根据示例实施方式的扩展像素组的平面图，而图11是例示了根据示例实施方式的具有扩展像素组和扩展滤色器的图像感测装置的立体图。

参照图9和图11，图像感测装置100c可以包括像素阵列10c和滤色器层300c。

像素阵列10c可以包括以矩阵类型布置的多个扩展像素组TPX1至TPX4。

每个扩展像素组TPX1至TPX4可以包括比图5中的每个像素组PXG的子像素sp1至sp6大的子像素sp1至sp9。例如，扩展像素组TPX可以包括奇数个子像素。

例如，扩展像素组TPX可以包括布置在彼此交叉的三个子行SR1至SR3和三个子列SC1至SC3之间的(3×3)个子像素sp1至sp9。

第一子像素sp1、第四子像素sp4和第七子像素sp7可以形成第一子行SR1。第二子像素sp2、第五子像素sp5和第八子像素sp8可以形成第二子行SR2。第三子像素sp3、第六子像素sp6和第九子像素sp9可以形成第三子行SR3。

第一子像素至第三子像素sp1、sp2和sp3可以形成第一子列SC1。第四子像素至第六子像素sp4、sp5和sp6可以形成第二子列SC2。第七子像素至第九子像素sp7、sp8和sp9可以形成第三子列SC3。

扩展像素组TPX可以包括第一浮置扩散部FD1至第四浮置扩散部FD4。第一浮置扩散部FD1可以形成在至少三个子像素(例如，第一子像素sp1、第二子像素sp2、第四子像素sp4和第五子像素sp5)之间的接触点处。第二浮置扩散部FD2可以形成在至少三个子像素(例如，第二子像素sp2、第三子像素sp3、第五子像素sp5和第六子像素sp6)之间的接触点处。第三浮置扩散部FD3可以相对于第二子列SC2和第三子列SC3之间的边界与第一浮置扩散部FD1彼此对称地形成在第七子像素sp7和第八子像素sp8之间的接触点处。第四浮置扩散部FD4可以相对于第二子列SC2和第三子列SC3之间的边界与第二浮置扩散部FD2彼此对称地形成在第八子像素sp8和第九子像素sp9之间的接触点处。

第一子列SC1的第一传输栅220-1和第二传输栅220-2可以被配置为围绕第一浮置扩散部FD1。第三传输栅220-3可以被配置为围绕第二浮置扩散部FD2。第一传输栅220-1至第三传输栅220-3可以具有与图5中的第一传输栅220-1至第三传输栅220-3的布置基本相同的布置。

第二子列SC2的第四传输栅220-4可以被配置为与第一传输栅220-1和第二传输栅220-2一起围绕第一浮置扩散部FD1。第五传输栅220-5和第六传输栅220-6可以被配置为与第三传输栅210-3一起围绕第二浮置扩散部FD2。第四传输栅220-4至第六传输栅210-6可以具有与图5中的第四传输栅220-4至第六传输栅210-6的布置基本相同的布置。

对应于第三子列SC3的第七光电转换单元PD7至第九光电转换单元PD9和第七传输栅220-7至第九传输栅220-9可以具有与第一子列SC1的第一光电转换单元PD1至第三光电转换单元PD3和第一传输栅220-1至第三传输栅220-3的布置基本相同的布置。例如，第七传输栅220-7和第八传输栅220-8可以围绕第三浮置扩散部FD3。第九传输栅220-9可以围绕第四浮置扩散部FD4。除了图5中的像素组PXG之外，扩展像素组TPX还可以包括至少一个子列SC。

在图5中，对应于第四子列SC4的第十子像素至第十二子像素sp10、sp11和sp12可以与第三子列SC3的子像素一起包括在第二像素组PXG2中。在图9和图10中，对应于第四子列SC4的第十子像素至第十二子像素sp10、sp11和sp12可以包括在另一个相邻的扩展像素组TPX中。此外，不同的扩展像素组TPX可以共同共享第三浮置扩散部FD3和第四浮置扩散部FD4。

在示例实施方式中，像素信号生成电路110-1和110-2可以对应于图5中的每个像素组PXG。另选地，相邻的两个像素信号生成电路110-1和110-2可以彼此协作以控制一个扩展像素组TPX。此外，像素信号生成电路可以被重新配置以匹配一个扩展像素组TPX。

(3×3)个子像素sp1至sp9的光接收区可以关于对角线方向D3以及第一方向D1和第二方向D2对称，以为扩展像素组TPX的所有区域提供均匀的光。

另选地，如图10所示，像素阵列10d可以包括与图9的像素阵列10c的第一子列SC1和第二子列相同的第一子列SC1和第二子列。像素阵列10d还可以包括第三子列SC3，第三子列SC3包括光电转换单元PD7至PD9和传输栅220-7至220-9。光电转换单元PD7至PD9和传输栅220-7至220-9可以与第二子列SC2的第四子像素sp4至第六子像素sp6的光电转换单元PD4至PD6和传输栅220-4至220-6关于第二子列SC2和第三子列SC3之间的边界折叠对称。也就是说，第七子像素sp7至第九子像素sp9的光电转换单元PD7至PD9和传输栅220-7至220-9可以按照约180°与第四子像素sp4至第六子像素sp6的光电转换单元PD4至PD6和传输栅220-4至220-6对称。因此，第七传输栅220-7可以围绕第三浮置扩散部FD3。第八传输栅220-8和第九传输栅220-9可以围绕第四浮置扩散部FD4。

虽然可以改变第三子列SC3的传输栅220-7至220-9的布置，但是可以在对角线方向D3以及第一方向D1和第二方向D2上均匀地设置光接收区。

此外，在第一子列SC1和第二子列SC2中产生的电荷可以通过第一像素组PXG1的像素信号生成电路110-1转换为像素输出信号。第三子列SC3中产生的电荷可以通过第二像素组PXG2的像素信号生成电路110-2转换成像素输出信号。

然而，在示例实施方式的扩展像素组TPX中，第一子列SC1和第二子列SC2中产生的电荷可以不按照公知的合并技术通过第一像素信号生成电路110-1的输出节点被中间读取。相反，可以将电荷转移到寄存器。寄存器中的电荷可以与第三子列SC3中产生的电荷相加。可以通过第二像素组PXG2的像素信号生成电路110-2将相加的电荷转换为扩展像素组TPX的输出信号。为了将扩展像素组TPX中的光电转换单元PD1至PD9的电荷相加，第一浮置扩散部FD1至第四浮置扩散部FD4可以通过直接联接或间接联接方式彼此电连接。直接联接方式可以使用至少一根导线。间接联接方式可以使用串行或并行寄存器移位电荷。当可以生成扩展像素组TPX的像素输出信号时，可以禁用施加到第十传输栅220-10至第十二传输栅220-12的所有信号，以防止可对应于其它滤色器的第四子列SC4中产生的电荷被混合。上述操作可以是合并技术的示例，但不限于此。

滤色器层300c可以布置在基板200的第二表面200b上。滤色器层300c可以包括第一滤色器至第三滤色器327a、327b和327c以及光学黑区330c。扩展的第一滤色器至第三滤色器327a、327b和327c可以具有与扩展像素组TPX的尺寸相对应的尺寸。

具体地，扩展第一滤色器至第三滤色器327a、327b和327c中的每一个可以对应于(3×3)个子像素。因此，从一个扩展像素组TPX生成的像素输出信号可以是从由九个光电转换单元传输的电荷转换成的值。根据示例实施方式，可以控制像素组的面积，而与对应于一个滤色器的像素组的数量无关。此外，虽然偶数或奇数个子像素可以形成对应于一个滤色器的一个组，但是光接收区可以在所有方向上是均匀的。

此外，可以使用合并技术将多个子像素的电荷相加，以改善高SNR的特性，并在夜间拍摄时提供改善的图像质量。

本发明的上述实施方式旨在例示而非限制本公开。可以有各种替代和等同物。本发明不受在此描述的实施方式的限制。本发明也不限于任何特定类型的半导体器件。鉴于本公开，其它添加、减少或修改是显而易见的并且旨在落入所附权利要求的范围内。

Claims

1.一种图像感测装置，该图像感测装置包括：

至少一个像素组，所述至少一个像素组连接在彼此交叉的行和列之间，

其中，每个所述像素组包括：

至少一个浮置扩散部；以及

n个光电转换单元，所述n个光电转换单元与所述至少一个浮置扩散部中的一个浮置扩散部共同连接，以针对入射光产生电荷，其中n为1以上的奇数。

2.根据权利要求1所述的图像感测装置，其中，所述浮置扩散部按照所述像素组而包括偶数个，并且所述偶数个的所述浮置扩散部彼此电连接。

3.根据权利要求1所述的图像感测装置，其中，所述行包含彼此平行地相邻的至少三个子行，所述列包含至少一个子列，并且每个所述像素组由连接在所述子行和所述子列之间的多个子像素来限定。

4.根据权利要求3所述的图像感测装置，其中，所述光电转换单元集成在每个所述子像素中。

5.根据权利要求3所述的图像感测装置，其中，所述浮置扩散部位于相邻的三个子像素之间的接触点处。

6.根据权利要求3所述的图像感测装置，其中，传输晶体管的栅极设置在所述光电转换单元和所述浮置扩散部之间的所述子像素，并且在所述光电转换单元中产生的电荷响应于栅极信号而被传输到所述浮置扩散部。

7.根据权利要求1所述的图像感测装置，该图像感测装置还包括具有与所述像素组的尺寸相对应的尺寸的滤色器。

8.根据权利要求1所述的图像感测装置，其中，像素信号生成电路生成所述至少一个像素组的像素输出信号，并且

所述像素输出信号是基于所述至少一个像素组中的所述光电转换单元产生的电荷的相加量而确定的。

9.一种图像感测装置，该图像感测装置包括：

基板，该基板具有第一表面和与所述第一表面相对的第二表面；

扩展像素组，该扩展像素组包括布置在彼此交叉的第一子列至第三子列与第一子行至第三子行之间的第一子像素至第九子像素，其中所述第一子像素至第三子像素布置在所述第一子列上，第四子像素至第六子像素布置在第二子列上，并且第七子像素至所述第九子像素布置在所述第三子列上；

第一浮置扩散部，该第一浮置扩散部布置在所述第一子像素、第二子像素、所述第四子像素和第五子像素之间的接触点处；

第二浮置扩散部，该第二浮置扩散部布置在所述第二子像素、所述第三子像素、所述第五子像素和所述第六子像素之间的接触点处；

第三浮置扩散部，该第三浮置扩散部相对于所述第二子列和所述第三子列之间的边界与所述第一浮置扩散部对称地布置在所述第七子像素和第八子像素之间的接触点处；以及

第四浮置扩散部，该第四浮置扩散部相对于所述第二子列和所述第三子列之间的边界与所述第二浮置扩散部对称地布置在所述第八子像素和所述第九子像素之间的接触点处，

其中，所述第一子像素至所述第九子像素中的每一个包括：

传输栅，该传输栅围绕所述第一浮置扩散部至第四浮置扩散部中的任一个；以及

光电转换单元，该光电转换单元在所述传输栅的一侧布置在所述子像素中，

其中，所述第一浮置扩散部至所述第四浮置扩散部中的每一个由三个传输栅围绕。

10.根据权利要求9所述的图像感测装置，其中，所述第一浮置扩散部由所述第一子像素中的第一传输栅、所述第二子像素中的第二传输栅和所述第四子像素中的第四传输栅围绕。

11.根据权利要求9所述的图像感测装置，其中，所述第二浮置扩散部由所述第三子像素中的第三传输栅、所述第五子像素中的第五传输栅和所述第六子像素中的第六传输栅围绕。

12.根据权利要求9所述的图像感测装置，其中，所述第三浮置扩散部由所述第七子像素中的第七传输栅和所述第八子像素中的第八传输栅围绕，并且所述第四浮置扩散部由所述第九子像素中的第九传输栅围绕。

13.根据权利要求9所述的图像感测装置，其中，所述第三浮置扩散部由所述第七子像素中的第七传输栅围绕，并且所述第四浮置扩散部由所述第八子像素中的第八传输栅和所述第九子像素中的第九传输栅围绕。

14.根据权利要求9所述的图像感测装置，其中，所述第一子列的所述第一子像素至所述第三子像素上的所述传输栅具有与所述第三子列的所述第七子像素至所述第九子像素上的所述传输栅的形状相同的形状。

15.根据权利要求9所述的图像感测装置，其中，所述第二子列的所述第四子像素至所述第六子像素上的所述传输栅具有相对于所述第二子列和所述第三子列之间的边界与所述第三子列的所述第七子像素至所述第九子像素上的所述传输栅的形状对称的形状。

16.根据权利要求9所述的图像感测装置，其中，所述第一浮置扩散部至所述第四浮置扩散部彼此电连接。

17.根据权利要求9所述的图像感测装置，其中，像素信号生成电路集成在所述扩展像素组的外部，并且所述像素信号生成电路基于由所述第一浮置扩散部至所述第四浮置扩散部产生的电荷量生成像素输出信号。

18.根据权利要求17所述的图像感测装置，其中，所述像素信号生成电路包括：

第一有源区，该第一有源区位于包括所述第一子像素、所述第四子像素和所述第七子像素的第一子行和包括所述第三子像素、所述第六子像素和所述第九子像素的第三子行中的任一子行之外的区域中；

第二有源区，该第二有源区位于所述第一子行和所述第三子行中的其余一个子行之外的区域中；

复位晶体管和双转换晶体管，该复位晶体管和该双转换晶体管布置在所述第一有源区中，以彼此共同地共享结区；以及

驱动晶体管和选择晶体管，该驱动晶体管和该选择晶体管布置在所述第二有源区中，以彼此共同地共享结区，

其中，所述驱动晶体管基于所述电荷量而导通。

19.根据权利要求18所述的图像感测装置，其中，所述第一有源区、所述扩展像素组的所述第一子像素至所述第九子像素以及所述第二有源区通过所述基板中的至少一个隔离结构而彼此电隔离，并且所述隔离结构中的任意一个延伸至所述基板的所述第二表面。

20.根据权利要求9所述的图像感测装置，该图像感测装置还包括：扩展滤色器，该扩展滤色器布置在所述基板的所述第二表面上并且具有与扩展像素结构的尺寸相对应的尺寸。