KR20110023763A - 고체 촬상 장치와 그 제조 방법, 및 전자기기 - Google Patents

고체 촬상 장치와 그 제조 방법, 및 전자기기 Download PDF

Info

Publication number
KR20110023763A
KR20110023763A KR1020100080231A KR20100080231A KR20110023763A KR 20110023763 A KR20110023763 A KR 20110023763A KR 1020100080231 A KR1020100080231 A KR 1020100080231A KR 20100080231 A KR20100080231 A KR 20100080231A KR 20110023763 A KR20110023763 A KR 20110023763A
Authority
KR
South Korea
Prior art keywords
photodiode
region
gate electrode
floating diffusion
read gate
Prior art date
Application number
KR1020100080231A
Other languages
English (en)
Other versions
KR101683296B1 (ko
Inventor
카즈이치로 이토나가
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110023763A publication Critical patent/KR20110023763A/ko
Application granted granted Critical
Publication of KR101683296B1 publication Critical patent/KR101683296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치는 적어도 하나의 픽셀을 포함한다. 상기 픽셀은 포토다이오드와; 상기 포토다이오드의 영역 내의 플로팅 디퓨전 소자; 및 평면시(plan view)에서 상기 플로팅 디퓨전 소자를 적어도 부분적으로 둘러싸는 판독 게이트 전극을 포함한다.

Description

고체 촬상 장치와 그 제조 방법, 및 전자기기{SOLID-STATE IMAGING DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC APPARATUS}
본 발명은 2009년 8월 28일자로 일본특허청에 특허출원된 일본특허원 제2009-198119호를 우선권으로 주장한다.
본 발명은 MOS형의 고체 촬상 장치와 그 제조 방법, 및 이 고체 촬상 장치를 구비하는 카메라 등의 전자기기에 관한 것이다.
고체 촬상 장치로서, CMOS(Complementary Metal Oxide Semiconductor) 등의 MOS형 이미지 센서로 대표되는 증폭형 고체 촬상 장치가 알려져 있다. 또한, CCD(Charge Coupled Device) 이미지 센서로 대표되는 전하 전송형 고체 촬상 장치가 알려져 있다. 이들 고체 촬상 장치는, 디지털 카메라, 디지털 비디오 카메라 등에 폭넓게 사용되고 있다. 근래, 휴대 전화나 PDA(Personal Digital Assistant) 등의 모바일 기기에 탑재되는 고체 촬상 장치로서는, 전원 전압이 낮고, 소비 전력의 관점 등으로부터 MOS형 이미지 센서가 많이 사용되고 있다.
MOS형의 고체 촬상 장치(이하, MOS 고체 촬상 장치라고 한다)는 복수의 픽셀을 포함하는 장치이다. 각 픽셀은 광전 변환 소자로서 기능하는 포토다이오드와 적어도 하나의 픽셀 트랜지스터로 구성된다. 픽셀은 2차원 배열로 구성된다. 최근에는, 픽셀의 미세화에 수반하여, 1 픽셀의 픽셀 트랜지스터가 차지하는 면적을 억제하기 위해, 하나의 픽셀 트랜지스터가 복수의 픽셀에 의해 공유되는, 이른바 복수 픽셀 공유 구조(a component-shared-by-plural-pixels structure)가 제안되고 있다. 복수 픽셀 공유 구조는, 1 픽셀당의 포토다이오드의 면적을 크게 할 수 있기 때문에, 감도의 향상을 도모할 수 있다. 예를 들면, 일본 특개 2004-172950호, 2006-54276호, 및 2006-157953호에는, 2 픽셀 공유 구조의 고체 촬상 장치가 개시되어 있다. 일본 특개 2009-135319호에는, 2×2 픽셀 공유 구조의 고체 촬상 장치가 개시되어 있다.
도 23에, 2 픽셀 공유 구조의 MOS 고체 촬상 장치의 구성예를 나타낸다. 이 고체 촬상 장치(101)는, 1개의 플로팅 디퓨전 소자(FD)(102)를 끼우고 광전 변환 소자로서 기능하는 포토다이오드(PD1, PD2)가 대향하여 배열된다. 포토다이오드(PD1)와 플로팅 디퓨전 소자(102) 사이에는 게이트 절연층을 통해 판독 게이트 전극(103)이 형성된다. 포토다이오드(PD2)와 플로팅 디퓨전 소자(102) 사이에는 게이트 절연층을 통해 판독 게이트 전극(104)이 형성된다. 트랜지스터(Tr11)는 판독 게이트 전극(103)과 플로팅 디퓨전 소자(102)에 의해 구성되고, 트랜지스터(Tr12)는 게이트 전극(104)과 플로팅 디퓨전 소자(102)에 의해 구성된다. 트랜지스터(Tr11 및 Tr12)는 포토다이오드(PD1 및 PD2)에 각각 접속된다. 포토다이오드(PD1 및 PD2)를 포함하는 이들 두 픽셀의 조합에 의해 하나의 공유 단위가 정의되고, 복수의 공유 단위는 2차원 어레이에 배열된다. 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3), 및 선택 트랜지스터(Tr3)가 각각의 공유 단위에 대해 마련된다.
리셋 트랜지스터(Tr2)는, 한 쌍의 소스/드레인 영역(105 및 106)과, 리셋 게이트 전극(109)으로 구성된다. 증폭 트랜지스터(Tr3)는, 한 쌍의 소스/드레인 영역(106 및 107)과, 증폭 게이트 전극(110)으로 구성된다. 선택 트랜지스터(Tr4)는, 한 쌍의 소스/드레인 영역(107 및 108)과, 선택 게이트 전극(111)으로 구성된다. 이들 판독 트랜지스터(Tr11 및 Tr12), 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3), 선택 트랜지스터(Tr4)가, 이른바 픽셀 트랜지스터이다.
도 23에 도시하지 않지만, 플로팅 디퓨전 소자(102)가, 증폭 게이트 전극(110)과 리셋 트랜지스터(Tr2)의 한편의 소스/드레인 영역(105)에 접속된다. 다른 편의 소스/드레인 영역(106)이 전원(VDD)에 접속된다. 또한, 선택 트랜지스터(Tr4)의 한편의 소스/드레인 영역(108)이 수직 신호선에 접속된다.
한편, MOS 고체 촬상 장치로서, 다층 배선, 픽셀 트랜지스터가 형성된 면과 반대측의 기판 이면측을 수광면으로 하는 이면 조사형의 고체 촬상 장치가, 일본 특개 2003-31785호 공보에 개시되어 있다.
종래, MOS 고체 촬상 장치에 있어서는, 플로팅 디퓨전 소자 및 판독 게이트 전극을 포함하는 판독 트랜지스터를, 포토다이오드의 단부에 인접하여 형성하는 것이 일반적이었다(예를 들면, 도 23 참조). 이와 같은 구성에서는, 포토다이오드의 신호 전하가 판독되어 플로팅 디퓨전 소자로 전송될 때, 판독 게이트 전극으로부터 먼 포토다이오드 부분의 신호 전하를 판독하기 어렵고, 신호 전하의 일부가 판독되지 않고 남아 있을 가능성이 있다. 이른바 판독 거리(D0)에 기인하는 잔상이 생길 가능성이 있다. 따라서, 종래 기술에서는, 판독되지 않은 신호 전하가 남지 않도록, 판독 게이트 전압을 높게 설정하고, 포텐셜 변조의 영향이 멀리까지 넓게 이르도록 하여, 모든 전하를 판독하도록 하고 있다. 또는, 신호 전하가 쉽게 판독될 수 있도록 포화 신호 전하량(Qs)을 적게 설정한다. 예를 들면, 포토다이오드의 n형 전하 축적 영역에 있어서 n형 주입 불순물 농도를 저농도화 하는 것에 의해, 포화 신호 전하량(Qs)을 적게 설정할 수 있다.
예를 들면, 일안 리플렉스 카메라에서 이용하는 픽셀 등과 같이, 큰 픽셀 사이즈의 고체 촬상 장치에서는, 신호 전하의 일부가 판독되지 않고 남는 것을 방지하기 위해, 판독 게이트 전압을 높게 할 필요가 있고, 이것은 높은 전원 전압으로 나타나게 된다.
본 발명은, 상술의 점을 감안하여, 판독 거리를 축소하고, 잔상을 줄일 수 있는 고체 촬상 장치와 그 제조 방법, 및 이 고체 촬상 장치를 구비한 전자기기를 제공하는 것이다.
본 발명에 관계된 고체 촬상 장치는 적어도 하나의 픽셀을 포함한다. 상기 픽셀은: 포토다이오드와; 상기 포토다이오드의 영역 내의 플로팅 디퓨전 소자; 및 평면시(plan view)에서 상기 플로팅 디퓨전 소자를 적어도 부분적으로 둘러싸는 판독 게이트 전극을 포함한다.
본 발명에 관계된 고체 촬상 장치에 있어서, 상기 판독 게이트 전극은 평면시에서 상기 플로팅 디퓨전 소자를 유효하게 둘러싼다.
본 발명에 관계된 고체 촬상 장치에 있어서, 상기 판독 게이트 전극은 평면시에서 상기 플로팅 디퓨전 소자를 완전히 둘러싼다.
본 발명에 관계된 고체 촬상 장치에 있어서, 상기 판독 게이트 전극은 평면시에서 링 형상을 갖는다. 여기서, 상기 링 형상은 전체적으로 균일한 폭을 가질 수 있다. 또한, 상기 링 형상의 일부가 누락될 수 있다.
본 발명에 관계된 고체 촬상 장치에 있어서, 상기 판독 게이트 전극은 평면시에서 사변형 형상을 갖는다. 이 실시의 형태에서, 상기 판독 게이트 전극은 평면시에서 직사각형 형상을 가질 수 있다. 이 실시의 형태에서, 상기 사변형 형상의 각 모서리는 평면시에서 둥글게 형성될 수 있다.
본 발명에 관계된 고체 촬상 장치에 있어서, 상기 판독 게이트 전극은 상기 포토다이오드의 중앙 영역 내에 있다.
본 발명에 관계된 다른 고체 촬상 장치에 있어서, 상기 플로팅 디퓨전 소자는 상기 포토다이오드의 광학적 중심에 있다.
본 발명에 관계된 다른 고체 촬상 장치에 있어서, p형 반도체 웰영역은 상기 포토다이오드의 중앙 영역의 표면 아래의 있고, 다른 p형 반도체 영역은 포토다이오드의 표면 아래에 있다. 이 실시의 형태에서, 접속 영역은 p형의 반도체 웰영역을 상기 다른 p형의 반도체 영역에 접속시키도록 상기 판독 게이트 전극의 일부 아래의 있다.
본 발명에 관계된 고체 촬상 장치에 있어서, 상기 반도체 웰영역은 상기 포토다이오드에 의해 둘러싸이도록 상기 포토다이오드의 표면 아래에 있다.
본 발명에 관계된 다른 고체 촬상 장치에 있어서, 상기 고체 촬상 장치는, 상기 판독 게이트 전극과 떨어져서 대향하는 상기 포토다이오드의 표면으로부터 입사광이 입사하는 이면 조사형 장치이다.
본 발명에 관계된 다른 고체 촬상 장치에 있어서, 상기 포토다이오드는 n형의 반도체이고 p형의 반도체 웰영역은 포토다이오드의 중앙 영역 아래에 위치된다. 이 실시의 형태에서, 상기 p형의 반도체 웰영역은 상기 n형의 반도체 영역에 의해 둘러싸인다.
본 발명에 관계된 다른 고체 촬상 장치에 있어서, 상기 플로팅 디퓨전 소자는 p형 반도체 웰에 의해 둘러싸인다.
본 발명에 관계된 다른 고체 촬상 장치에 있어서, 고체 촬상 장치는 상기 포토다이오드의 각 변상의 분리 영역을 포함한다. 이 실시의 형태에서, 부가 트랜지스터는 상기 분리 영역의 하나 또는 둘 내에 있다.
본 발명에 관계된 다른 고체 촬상 장치에 있어서, 고체 촬상 장치는 복수의 공유 단위로 구성되는 픽셀부를 포함한다. 이 실시의 형태에 있어서, 상기 공유 단위 각각은 복수의 픽셀을 구비하는 제 1 구성부와, 복수의 픽셀을 구비하는 제 2 구성부를 포함한다. 또한, 이 실시의 형태에서, 증폭 트랜지스터는 상기 제 1 및 제 2 구성부 사이에 배치된다.
이 구성에 의해 포토다이오드의 주연에서 플로팅 디퓨전 소자까지의 판독 거리가 짧아진다. 또한, 포토다이오드의 신호 전하가 판독될 때, 판독 게이트 전극의 주연에서 플로팅 디퓨전 소자로 신호 전하가 판독된다.
본 발명에 관계된 다른 고체 촬상 장치 제조 방법은 픽셀을 제조하는 단계를 포함한다. 이 실시의 형태에 따르면, 고체 촬상 장치 제조 방법은, 상기 포토다이오드 내에 플로팅 디퓨전 영역을 형성하는 단계; 및 판독 게이트 전극이 평면시에서 상기 플로팅 디퓨전 영역을 적어도 부분적으로 둘러싸도록 상기 플로팅 디퓨전 영역 둘레에 상기 판독 게이트 전극을 형성하는 단계를 포함한다.
본 발명의 다른 실시의 형태에 따르면, 상기 포토다이오드는 n형 반도체이고, 상기 픽셀 제조 방법은: 상기 판독 게이트 전극을 마스크로 사용하여 셀프얼라인먼트를 통해 상기 판독 게이트 전극에 의해 둘러싸인 상기 n형 반도체 포토다이오드의 표면의 일부에 p형 불순물을 이온 주입하는 단계를 더 포함한다.
본 발명의 실시의 형태에 따른 고체 촬상 장치 제조 방법에 있어서, 상기 반도체 웰영역과 상기 포토다이오드의 영역 내의 플로팅 디퓨전 소자는 판독 게이트 전극을 마스크로 사용하여 셀프얼라인먼트에 의해 형성된다.
본 발명의 실시의 형태에 따른 전자기기는, 포토다이오드와; 상기 포토다이오드의 영역 내의 플로팅 디퓨전 소자; 및 평면시(plan view)에서 상기 플로팅 디퓨전 소자를 적어도 부분적으로 둘러싸는 판독 게이트 전극을 포함한다. 또한, 본 실시의 형태에 따르면, 전자기기는 촬상 기능을 가질 수 있다.
본 발명의 실시의 형태에 따른 전자기기가 상기 상술된 고체 촬상 장치를 구비하기 때문에, 고체 촬상 장치에 내장된 포토다이오드에 축적된 신호 전하는 쉽게 판독되어 플로팅 디퓨전 소자로 전송될 수 있다.
본 발명에 관계된 고체 촬상 장치에 의하면, 포토다이오드의 주연으로부터 플로팅 디퓨전 소자까지의 판독 거리가 단축되기 때문에, 신호 전하가 쉽게 판독되고, 잔상을 줄일 수 있다.
본 발명에 관계된 고체 촬상 장치의 제조 방법에 의하면, 반도체 웰영역, 플로팅 디퓨전 소자를 셀프얼라인먼트로 형성할 수 있기 때문에, 상기의 신호 전하가 쉽게 판독되는 고체 촬상 장치를 고정밀도로 제조할 수 있다.
본 발명에 관계된 전자기기에 의하면, 고체 촬상 장치에 내장된 포토다이오드에 축적된 신호 전하가 쉽게 판독될 수 있고, 잔상을 줄일 수 있고, 이미지 품질을 향상시킬 수 있다. 따라서, 고품질의 전자기기가 제공될 수 있다.
도 1은 본 발명에 적용된 MOS 고체 촬상 장치의 일례를 나타내는 대략 구성도.
도 2는 본 발명에 관계된 고체 촬상 장치의 제1 실시의 형태를 나타내는 주요 부분의 대략 구성도.
도 3은 도 2의 Ⅲ-Ⅲ선을 따라 취해진 단면도.
도 4는 포토다이오드와 판독 게이트 전극과 플로팅 디퓨전 소자의 패턴의 다른 예를 나타내는 대략 평면도.
도 5는 포토다이오드와 판독 게이트 전극과 플로팅 디퓨전 소자의 패턴의 다른 예를 나타내는 대략 평면도.
도 6은 포토다이오드와 판독 게이트 전극과 플로팅 디퓨전 소자의 패턴의 다른 예를 나타내는 대략 평면도.
도 7은 포토다이오드와 판독 게이트 전극과 플로팅 디퓨전 소자의 패턴의 다른 예를 나타내는 대략 평면도이다.
도 8은 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 9는 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 10은 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 11은 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 12는 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 13은 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 14는 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 15는 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 16은 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 17은 고체 촬상 장치의 제조 방법의 실시의 형태를 나타내는 제조 공정도.
도 18은 고체 촬상 장치의 제2 실시의 형태를 나타내는 주요 부분의 구성도.
도 19는 도 18의 ⅩⅨ-ⅩⅨ선을 따라 취해진 단면도.
도 20은 고체 촬상 장치의 주요 부분의 대략 구성도.
도 21은 공유 단위의 등가 회로도.
도 22는 본 발명의 실시의 형태에 따른 전자기기의 대략 구성도.
도 23은 종래의 고체 촬상 장치의 주요 부분의 대략 구성도.
이하, 본 발명에 따른 실시의 형태를 상세히 설명한다.
도 1은, 본 발명의 각 실시의 형태에 적용된 CMOS 고체 촬상 장치의 일례의 대략 구성을 나타낸다. 본 예의 고체 촬상 장치(1)는, 도 1에 나타낸 바와 같이, 반도체 기판(11), 예를 들면 실리콘 기판에 복수의 광전 변환부로 된 포토다이오드를 포함하는 복수의 픽셀(2)이 규칙적으로 2차원적으로 배열된 픽셀부(이른바 촬상 영역)(3)와, 주변 회로부를 포함한다. 픽셀(2)은, 포토다이오드와, 복수의 픽셀 트랜지스터(MOS 트랜지스터)로 이루어진다. 복수의 픽셀 트랜지스터는, 예를 들면 판독 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터의 3개의 트랜지스터로 구성할 수 있다. 그 밖에, 선택 트랜지스터를 추가해 4개의 트랜지스터로 픽셀 트랜지스터를 구성하는 것도 가능하다. 픽셀부(3)는, 1개의 포토다이오드와 복수의 픽셀 트랜지스터로 된 단위 픽셀을 2차원 어레이로 배열하여 구성할 수 있다. 또한, 픽셀부(3)는, 전술한 복수 픽셀 공유 구조를 단위로서, 이 복수 픽셀 공유 구조를 2차원 어레이로 배열하여 구성하는 것도 가능하다.
주변 회로부는, 수직 구동 회로(4)와, 칼럼 신호 처리 회로(5)와, 수평 구동 회로(6)와, 출력 회로(7)와, 제어 회로(8) 등으로 구성된다.
제어 회로(8)는, 입력 클록과, 동작 모드 등을 지령하는 데이터를 수취하고, 또 고체 촬상 장치의 내부 정보 등의 데이터를 출력한다. 즉, 제어 회로(8)에서는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하고, 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 이러한 신호를 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등에 전송한다.
수직 구동 회로(4)는, 예를 들면 시프트 레지스터에 의해 구성되고, 픽셀 구동 배선을 선택하고, 선택된 픽셀 구동 배선에 픽셀을 구동하기 위한 펄스를 행단위로 전송한다. 즉, 수직 구동 회로(4)는, 픽셀부(3)의 픽셀(2)을 행 단위로 순차적으로 주사하고, 수직 신호선(9)을 통하여 각 픽셀(2)에 속하는 광전 변환 소자(예를 들면 포토다이오드)에 의해 수신되는 수광량에 따라 생성한 신호 전하에 대응하는 픽셀 신호를 대응하는 칼럼 신호 처리 회로(5)에 공급한다.
하나의 칼럼 신호 처리 회로(5)는, 예를 들면 픽셀부(3)의 각 픽셀에 할당되고, 현재 주사되고 있는 픽셀행에 속하는 픽셀(2)로부터 출력되는 신호에 대한 각종 신호 처리를 픽셀열 단위로 수행한다. 상기 신호에 대해 수행되는 각종 신호 처리는 예를 들면, 노이즈 제거를 포함한다. 즉 칼럼 신호 처리 회로(5)는, 픽셀(2) 고유의 고정 패턴 노이즈를 제거하기 위한 CDS나, 신호 증폭, AD 변환 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는 수평 선택 스위치(도시하지 않음)가 수평 신호선(10)과의 사이에 접속되어 설치된다.
수평 구동 회로(6)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력하는 것에 의해, 칼럼 신호 처리 회로(5)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(5)의 각각으로부터 픽셀 신호를 수평 신호선(10)에 출력시킨다.
출력 회로(7)는, 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여 순차적으로 공급된 신호에 대하여, 신호 처리를 행하고 출력한다. 예를 들면, 버퍼링만 하는 경우도 있고, 검은 색 레벨 조정, 열 분산 보정, 각종 디지털 신호 처리 등이 행해지는 경우도 있다. 입출력 단자(12)는, 외부와 신호의 교환을 한다.
상기의 고체 촬상 장치(1)를, 표면 조사형의 고체 촬상 장치에 적용한 경우는, 픽셀부(3) 및 주변 회로부가 형성된 기판의 표면측의 상방에, 층간 절연층을 통해 복수층의 배선을 갖는 다층 배선층이 형성된다. 픽셀부(3)에서는, 다층 배선층의 위에 평탄화막을 통해 온 칩 컬러 필터, 또한 그 위에 온 칩 마이크로 렌즈가 형성된다.
상기의 고체 촬상 장치(1)를, 이면 조사형의 고체 촬상 장치에 적용한 경우는, 광입사면(이른바 수광면)측의 기판 이면상에는 다층 배선층은 없다. 다층 배선층은 수광면과 반대측의 표면측에 형성된다. 광입사면측의 기판 이면상에 절연층을 통해 온 칩 컬러 필터, 그 위에 온 칩 마이크로 렌즈가 형성된다.
제1 실시의 형태
도 2 및 도 3에, 본 발명에 관계된 고체 촬상 장치, 즉 MOS 고체 촬상 장치의 제1 실시의 형태를 나타낸다. 도 2는, 1 픽셀을 구성하는 포토다이오드, 플로팅 디퓨전 소자 및 판독 트랜지스터를 포함하는 기본의 대략 평면 구조(레이아웃)를 나타내고, 도 3은, 도 2의 Ⅲ-Ⅲ선상의 대략 단면 구조를 나타낸다. 본 실시의 형태는, 이면 조사형의 고체 촬상 장치에 적용한 예이다.
도 2에 나타낸 바와 같이, 제1 실시의 형태에 관계된 고체 촬상 장치(21)는, 포토다이오드(PD)(22)를 각각 포함하는 픽셀과, 포토다이오드(PD)(22)의 영역내에 배치된 판독 트랜지스터(Tr1)의 판독 게이트 전극(23)과, 플로팅 디퓨전 소자(FD)(24)를 포함한다. 플로팅 디퓨전 소자(24)는, 판독 게이트 전극(23)에 둘러싸인 영역에 형성된다. 즉, 평면의 레이아웃으로 보면, 플로팅 디퓨전 소자(24)를 감싸도록 판독게이트 전극(23)이 형성되고, 판독 게이트 전극(23)을 감싸도록 포토다이오드(22)가 형성된다. 포토다이오드(22)의 주위에는, 소자 분리 영역, 본 예에서는 p형 반도체에 의한 소자 분리 영역(25)이 형성된다.
도 2에 도시되진 않았지만, 판독 트랜지스터(Tr1) 이외의 픽셀 트랜지스터는 포토다이오드(22)의 외측에 형성된다. 이 판독 게이트 전극(23) 및 플로팅 디퓨전 소자(24)를 내측에 포함하는 포토다이오드(22)가, 2 차원 어레이로 배열되어 픽셀부가 구성된다.
판독 게이트 전극(23)은, 플로팅 디퓨전 소자(23)를 둘러싸도록 동일 폭의 링 형상으로 형성하는 것이 바람직하다. 나아가서는, 판독 게이트 전극(23)은, 도 2에 나타낸 바와 같이, 동일 폭(이른바 게이트 길이)(L)의 링 형상으로 형성하는 것이 바람직하다. 판독 게이트 전극(23)은, 포토다이오드(22)의 영역의 중앙부에 형성되고, 플로팅 디퓨전 소자(24)를 포토다이오드(22)의 광학 중심에 형성하는 것이 바람직하다. 판독 게이트 전극(23)이 포토다이오드(22)의 영역의 중앙부에 배치되는 것에 의해, 포토다이오드(22)의 임의의 주연점(periphral edge point)에서 플로팅 디퓨전 소자(24)의 주연(peripheral edge)까지의 판독 거리(D1)가 짧아진다. 판독 게이트 전극(23)이 포토다이오드(22)의 영역의 중앙부에 형성된 때는, 포토다이오드(22)의 영역이 정방형이라도, 포토다이오드(22)의 임의의 주연점에서 플로팅 디퓨전 소자(24)의 주연까지의 판독 거리(D1)가 거의 균등하게 된다.
본 실시의 형태에서는, 도 3의 단면 구조에 나타낸 바와 같이, 포토다이오드(22)의 표면측 아래에, 포토다이오드(22)에 둘러싸이도록 반도체 웰영역이 형성되고, 이 반도체 웰영역에 둘러싸이도록 플로팅 디퓨전 소자(24)가 형성된다. 그리고, 이 고체 촬상 장치(21)는, 판독 게이트 전극(23)이 형성되는 면과 반대측의 기판 이면에서 빛이 입사되는 이면 조사형의 고체 촬상 장치로서 구성된다. 따라서, 포토다이오드(22)의 면적은, 판독 게이트 전극(23) 및 플로팅 디퓨전 소자(24)의 형성 영역의 하부, 즉 판독 트랜지스터(Tr1)의 하부를 포함하는 전역으로 된다.
도 3의 단면 구조를 설명한다. 본 실시의 형태에서는, 제1 도전형 영역에 소자 분리 영역(25)이 형성된다. 본 예에서는, 픽셀부가 형성될 n형의 반도체 기판(31)의 영역이 제1 도전형 영역이지만, 제1 도전형 영역은 p형 반도체 기판일 수도 있다. 또한, 포토다이오드(22)의 영역은 각 픽셀에 대해 할당된다. 소자 분리 영역(25)은 제2 도전형 영역에 형성된다. 본 실시의 형태에서는, p형 반도체 영역은 반도체 기판(31)의 표면에서 이면측으로 깊이 방향으로 연장하지만, 제2 도전형 영역은 n형 반도체 기판일 수도 있다.
또한, 상기 영역이 n형 영역인 본 발명의 다른 실시의 형태에서, 상기 영역은 p형 영역일 수도 있다. 마찬가지로, 상기 영역이 p형 영역인 다른 실시의 형태에서, 상기 영역은 n형 영역일 수도 있다. 이와 같이, 본 발명의 실시의 형태에서, 반도체 영역은 n형 영역일 수도 있고 p형 영역일 수도 있다.
포토다이오드(22)는, 소자 분리 영역(25)에 의해 둘러싸인 반도체 기판(31)의 n형 반도체 영역(33)과 상기 기판의 표면 아래에 형성된 고불순물 농도의 p형 반도체 영역(34)으로 형성된다. 고불순물 농도의 p형 반도체 영역(35)도 기판의 이면측에 형성된다. 이들 p형 반도체 영역(34 및 35)도 절연층의 경계에서 발생되는 암전류의 발생을 억제한다.
각 포토다이오드(22)의 영역의 표면측의 중앙부에 n형 반도체 영역(33)에 둘러싸이도록 p형 반도체 웰영역(36)이 형성된다. 또한, p형 반도체 웰영역(36)의 표면 중앙 아래에, p형 반도체 웰영역(36)에 둘러싸이도록 플로팅 디퓨전 소자(24)가 형성된다.
p형 반도체 웰영역(36)의 하부에, 주위의 p형 반도체 웰영역(36)의 불순물 확산의 영향으로, n형 반도체 영역(33)보다도 저농도의 n형 영역(37)이 형성된다. 기판 표면 아래에 포토다이오드(22)의 전하 축적 영역(38)이 형성된다. 전하 축적 영역(38)은, n형 반도체 영역(33) 보다 불순물 농도가 높은 n형 영역으로 형성된다.
n형의 전하 축적 영역(38)과 플로팅 디퓨전 소자(24) 사이에 위치된 p형 반도체 웰영역(36)의 표면측 부분과 및 n형 반도체 영역(33)의 표면측 부분이 판독 게이트의 채널 영역(41)으로 기능한다. 이 채널 영역(41) 위에, 플로팅 디퓨전 소자(24)를 둘러싸도록, 게이트 절연층(42)을 통해 p형 또는 n형의 폴리실리콘에 의한 판독 게이트 전극(23)이 형성된다. 판독 게이트 전극(23)의 측면에는 사이드 월(43)이 형성된다. 사이드 월(43)은, 절연층(44)과 그 위의 p형 또는 n형의 폴리실리콘막(45)으로 형성될 수 있다. 사이드 월(43)은, 플로팅 디퓨전 소자(24) 측에서만 절연층으로 형성되거나, 또는 플로팅 디퓨전 소자(24) 측과 포토다이오드(22) 측의 쌍방에서 절연층으로 형성될 수 있다. 판독 트랜지스터(Tr1)는 소스 영역으로 기능하는 포토다이오드(22)의 n형 전하 축적 영역(38)과 드레인 영역으로 기능하는 n형 플로팅 디퓨전 소자(24) 및 판독 게이트 전극(23)으로 구성된다.
포토다이오드(22)를 구성하는 영역은, 플로팅 디퓨전 소자(24)를 둘러싸는 p형 반도체 웰영역(36)의 하부를 포함하는, p형 반도체 영역에 의한 소자 분리 영역(25)에 의해 둘러싸인 전체 영역이다. 본 실시의 형태에서는, 포토다이오드(22)가 광전 변환부의 주요 부분이지만, 플로팅 디퓨전 소자(24) 및 p형 반도체 웰영역(36)도 광전 변환 영역으로서 작용한다.
도 3에 도시하지 않지만, 판독 트랜지스터(Tr1) 이외의 다른 픽셀 트랜지스터가, 포토다이오드(22)의 외측의 p형 반도체 웰영역에 형성된다. 또한, 복수의 배선을 구비하는 다층 배선층은 픽셀부(3)와 주변 회로부가 상부에 형성된 기판의 표면 상에 층간 절연층을 통해 형성된다. 또한, 예를 들면, 실리콘으로 이루어진 지지 기판은 이 다층 배선층의 상부에 부착된다. 온칩 칼라 필터와 온칩 마이크로 렌즈는 절연층을 통해 순서대로 광입사면이 위치된 기판의 이면측에 적층된다.
다음에, 제1 실시의 형태의 고체 촬상 장치(21)의 동작을 설명한다. 픽셀의 전하 축적 기간에, 기판의 이면측으로부터 입사하는 빛(47)은 포토다이오드(22)의 영역에서 신호 전하로 광전 변환되고(본 예에서 전하는 전자로 구성된다), 이 신호 전하는 n형 전하 축적 영역(38)에 축적된다. p형 반도체 웰영역(36) 아래의 영역을 포함하는 소자 분리 영역(25)에 의해 둘러싸인 전체 영역에 형성된 포토다이오드(22)는 포화 신호 전하량(Qs)이 크게 되도록 한다. 또한, 광전 변환 영역으로 기능하는 p형 반도체 웰영역(36)과 플로팅 디퓨전 소자(24)는 포화 신호 전하량(Qs)이 더 커지도록 한다.
전하 축적 기간에, 판독 게이트 전극(23)에는 부 바이어스 전압이 인가될 수 있다. 부 바이어스 전압이 인가되면, 판독 게이트 전극(23) 아래 및 n형 또는 p형의 폴리실리콘으로 구성된 사이드 월(43) 아래의 전하 축적 영역(38)의 표면이 홀 피닝 상태(hole pinning state)가 된다. 즉, 폴리실리콘으로 구성된 사이드 월(45)이 판독 게이트 전극(23)과 용량 결합되기 때문에, 부 바이어스 전압은 사이드 우러(45)에도 인가된다. 이 홀 피닝 상태로 인해, 전하 축적 영역(38)과 절연층과의 계면에서 발생하는 암 전류를 억제하고, 백점의 발생을 억제할 수 있다.
한편, 포토다이오드(22)의 표면의 p형 반도체 영역(34)에는, 기판 콘택트를 통하여 그라운드 전위가 인가된다. 기판 콘택트란, 판독 트랜지스터 이외의 다른 픽셀 트랜지스터가 형성된 p형 반도체 웰영역의 전위를 안정하게 하기 위해, 이 p형 반도체 웰영역에 그라운드 전위를 인가하기 위한 콘택트를 말한다. 부 바이어스 전압으로 인해, 전하 축적 영역(38)의 표면은 피닝 상태로 되고, p형 반도체로 된다. 이것에 의해, p형 반도체 웰영역(36)에는, p형 반도체 영역(34) 및 홀 피닝 상태의 표면을 통하여 그라운드 전위가 인가되어, p형 반도체 웰영역(36)의 전위가 고정된다.
다음에, 신호 판독 기간에, 판독 게이트 전극(23)에 양의 전압, 즉 판독 전압이 인가되고, 포토다이오드(22)의 전하 축적 영역(38)에 축적된 신호 전하가 판독되어 플로팅 디퓨전 소자(24)로 전송된다. 이 신호 판독 기간에, 도 2에 도시된 바와 같이 플로팅 디퓨전 소자(24)를 둘러싸는 주위 영역으로부터 신호 전하가 판독되어 폴로팅 디퓨전 소자(24)로 전송된다. 플로팅 디퓨전 소자가 포토다이오드의 단부측에 설치된 종래의 구성과 비교하여, 포토다이오드(22)의 주연과 플로팅 디퓨전 소자간의 판독 거리(D1)가 짧아진다. 게다가, 플로팅 디퓨전 소자(24)를 둘러싸는 주위 영역으로부터 신호 전하가 판독되기 때문에, 포토다이오드(22)에 축적된 모든 신호 전하가 쉽게 판독될 수 있다. 즉, 어떠한 신호 전하도 남기지 않고 모든 신호 전하가 쉽게 판독될 수 있다.
또한, 판독 거리(D1)가 단축되고, 포텐셜 변조의 영향이 포토다이오드(22) 둘레에 쉽게 도달하기 때문에, 판독 전압이 낮게 설정될 수 있다.
제1 실시의 형태에 관계된 고체 촬상 장치(21)에 의하면, 플로팅 디퓨전 소자(24)가 포토다이오드(22)에 의해 둘러싸이도록 배치되기 때문에, 포토다이오드(22)의 주연에서 플로팅 디퓨전 소자(24)까지의 판독 거리(D1)가 단축된다. 판독 거리(D1)가 단축되기 때문에, 신호 전하가 쉽게 판독될 수 있고, 잔상을 줄일 수 있다. 판독 게이트 전극(23)이 링 형상으로 형성되기 때문에, 게이트 폭(W)이 크게 설정될 수 있고, 또한 신호 전하가 쉽게 판독될 수 있다.
신호 전하가 쉽게 판독될 수 있기 때문에, 본 실시의 형태의 두 경우에서 포토다이오드 면적을 동일하게 한 경우에도, 포토다이오드의 전하 축적에 사용되는 포텐셜 웰을 더 깊게 설정할 수 있고, 포화 신호 전하량(Qs)를 더 크게 할 수 있다.
또한, 단면 구조를 참조하면, 플로팅 디퓨전 소자(24)가 p형 반도체 웰영역(36)에 의해 둘러싸이고, p형 반도체 웰영역(36)이 포토다이오드(22)에 의해 둘러싸인다. 즉, p형 반도체 웰영역(36) 및 플로팅 디퓨전 소자(24)가 포토다이오드(22)의 표면부에 형성되고, 이 촬상 장치가 이면 조사형이기 때문에, 광전 변환에 사용되는 영역은 넓게 설정될 수 있고, 포화 신호 전하량(Qs)이 증가될 수 있다. 따라서, 고체 촬상 장치의 감도를 올릴 수 있다.
또한, 플로팅 디퓨전 소자(24) 및 p형 반도체 웰영역(36)도 광전 변환 영역으로서 작용하기 때문에, 또한 포화 신호 전하량(Qs)을 더 크게 설정할 수 있다. 신호 전하가 쉽게 판독되어 플로팅 디퓨전 소자(24)에 전달될 수 있기 때문에, 판독 게이트 전압을 낮게 설정할 수 있다. 따라서, 전원 전압을 낮게 설정할 수 있고, 그 결과 소비전력을 절감할 수 있다.
판독 게이트 전극(23)으로서는, 여러 가지의 형상이 생각된다. 예를 들면, 도 4에 나타낸 바와 같이, 판독 게이트 전극(23)은, 윗면에서 봤을 때 4각형 모양의 포토다이오드(22)의 형상과 유사하게 사변형 형상으로 형성될 수 있다. 판독 게이트 전극은 직사각형 형상을 가질 수도 있다.
다른 예로서, 판독 게이트 전극(23)은 링 형상의 일부가 빠진 원형의 링 형상으로 형성될 수 있다. 또한, 판독 게이트 전극은, 도 5에 도시된 바와 같이, 위에서 봤을 때, 플로팅 디퓨전 소자(24)의 둘레 부분의 거의 모두를 둘러쌀 수 있다. 이 경우, 판독 게이트 전극(23)의 누락 부분(23A) 아래의 기판의 표면부는 포토다이오드(22)의 p형 반도체 기판 영역(34)으로부터 연장하는 부분으로 채워진다.
여러 가지 형상의 판독 게이트 전극이 플로팅 디퓨전 소자(24)를 둘러쌀 수 있다. 예를 들면, 판독 게이트 전극은 플로팅 디퓨전 소자(24)를 완전히 둘러싸거나, 부분적으로 둘러싸거나, 또는 유효하게 둘러쌀 수 있다. 이와 같이, 게이트 전극이 플로팅 디퓨전 소자의 전체 또는 일부를 둘러쌀 수 있기 때문에, "둘러싼다"라는 용어는 게이트 전극이 플로팅 디퓨전 소자를 완전히 둘러싸는 것을 의미하는 것은 아니다.
다른 예로서, 판독 게이트 전극(23), 도 6에 도시된 바와 같이 위에서 봤을 때, 플로팅 디퓨전 소자(24)를 둘러싸면서, 그 일부가 포토다이오드(22)의 외측으로 연장하는 원형의 링 형상으로 형성될 수 있다. 판독 게이트 전극(23)의 연장부(23B)에 의해, 판독 게이트 전극(23)은 다층 배선층의 배선에 쉽게 접속될 수 있다. 이 경우, 포토다이오드(22)의 p형 반도체 영역(34)은 연장부(23B) 아래로 연장하도록 형성될 수 있다.
포토다이오드(22)의 형상의 다른 예가 도 7에 도시된다. 포토다이오드(22)는 네 모서리가 위에서 봤을 때 둥근 형상을 갖는 4각형 형상으로 형성된다. 플로팅 디퓨전 소자(24)를 둘러싸는 원형 링 형상의 판독 게이트 전극(23)은 포토다이오드(22)의 중앙 영역에 형성된다. 포토다이오드(22)가 네 개의 둥근 모서리를 갖는 사각형 형상으로 형성되는 경우, 포도다이오드(22)의 임의의 주연에서 플로팅 디퓨전 소자(24)까지의 판독 거리(D1)는 다른 경우에 비해 보다 균일하게 되고, 그 결과 신호 전하가 전체적으로 보다 쉽게 판독될 수 있다.
또한, 플로팅 디퓨전 소자(24)와 판독 게이트 전극(23)이 포토다이오드(22)의 중앙 영역에서 조금 떨어져서 형성될 수 있다. 또한, 이 경우, 종래 기술에 따른 픽셀의 구조와 비교하여, 판독 거리는 더 짧아지고, 신호 전하는 더 쉽게 판독되어 플로팅 디퓨전 소자(24)에 전송될 수 있다.
도 8 내지 도 17은 제1 실시의 형태에 따른 고체 촬상 장치(21)의 제조 방법의 예를 도시한다. 도 8에 도시된 바와 같이, n형 반도체 기판(31)이 마련되고, 그 다음 p형 반도체 영역으로 구성되는 소자 분리 영역(25)이 선택적 이온 주입에 의해 이 n형 반도체 기판(31)에 형성된다. 소자 분리 영역(25)은 기판(31)에서 소정의 깊이로 형성된다. 픽셀부에서, 각각의 소자 분리 영역(25)은 픽셀의 일부를 구성하는 포토다이오드를 둘러싸도록 형성되고, 상기 픽셀은 픽셀 트랜지스터를 포함한다. 도 8은 포토다이오드의 영역을 둘러싸는 소자 분리 영역(25)을 도시하는 도면이다.
다음에, 도 9에 나타낸 바와 같이, 반도체 기판(31)의 표면에 게이트 절연층(예를 들면, 실리콘 이산화막)(42)을 사이에 끼우고 판독 게이트 전극(23)을 형성한다. 판독 게이트 전극(23)은, 소자 분리 영역(25)에 의해 둘러싸인 포토다이오드의 영역의 중앙부에 링 형상(본 예에서는 원혀의 링 형상)으로 형성된다. 판독 게이트 전극(23)은, p형 또는 n형의 폴리실리콘으로 형성된다.
다음에, 도 10에 나타낸 바와 같이, 원형의 링 형상의 판독 게이트 전극(23)을 마스크로 사용하여 판독 게이트 전극(23)에 의해 둘러싸인 기판 표면에 p형 불순물(51)을 이온 주입하여 셀프얼라인먼트에 의해 p형 이온 주입 영역(36A)을 형성한다. p형 불순물(51)의 이온 주입은, 예를 들면 붕소(B) 주입에 의해 달성될 수 있다. 이 이온 주입에서는, 판독 게이트 전극(23) 외측의 기판 표면을 덮으며 또한 판독 게이트 전극(23)의 바깥쪽 원형 링 형상의 부분도 덮는 포토레지스트 마스크(52)를 형성할 필요가 있다.
다음에, 도 11에 도시된 바와 같이, 열처리에 의해 p형 이온 주입 영역(36A)이 확산하도록 하여 판독 게이트 전극(23) 안으로 연장하도록 p형 반도체 웰영역(36)이 형성된다. 이 열처리로 p형 반도체 웰영역(36)의 하부에 기판 농도보다 저농도의 n형 영역(37)이 형성된다.
다음에, 도 12에 나타낸 바와 같이, 링 형상의 판독 게이트 전극(23)을 마스크로 사용하여, 게이트 전극(23)으로 둘러싸인 p형 반도체 웰영역(36)의 표면에, n형 불순물(53)을 이온 주입하고 셀프얼라인먼트에 의해 n형의 플로팅 디퓨전 소자(24)를 형성한다. 즉, 본 예의 플로팅 디퓨전 소자(24)는, 포토다이오드의 영역의 광학 중심에 형성된다. 동시에, 게이트 전극(23)의 외측의 n형 기판의 표면에, 셀프얼라인먼트에 의해 n형의 전하 축적 영역(38)을 형성한다. n형 불순물(53)로서는, 예를 들면 비소(As)를 이용할 수 있다. 이 이온 주입 이전에, p형 반도체 영역으로 형성된 소자 분리 영역(25)을 덮는 포토레지스트 마스크(54)를 형성할 필요가 있다. 판독 게이트 전극(23) 아래에 채널 영역(41)이 형성된다.
다음에, 도 13에 나타낸 바와 같이, 판독 게이트 전극(23)의 측면에 사이드 월(43)을 형성한다. 사이드 월(43)은, 절연층(44)과 p형 또는 n형의 폴리실리콘(45)으로 형성될 수 있다.
다음에, 도 14에 나타낸 바와 같이, 판독 게이트 전극(23) 및 사이드 월(43)을 마스크로 사용하여, n형 기판 표면에 p형 불순물(55)을 이온 주입하여 셀프얼라인먼트에 의해 p형 반도체 영역(34)을 형성한다. 이것에 의해, 소자 분리 영역에 의해 둘러싸인 n형 영역(33)과 p형 반도체 영역(34)에 의해, 포토다이오드(22)가 형성된다. p형 불순물로서는, 예를 들면 붕소(B)를 이용할 수 있다. 이 이온 주입 이전에, 포토레지스트 마스크(56)를 형성할 필요가 있는데, 포토레지스트 마스크의 하나는 판독 게이트 전극(23)의 안쪽 원형 링형상 부분과 플로팅 디퓨전 소자(24)를 덮고, 포토레지스트 마스크의 나머지는 소자 분리 영역(25)의 표면의 바깥쪽 원형 링 형상 부분을 덮는다.
다음에, 도 15에 나타낸 바와 같이, 기판 표면상에 층간 절연층(57)을 통해다층 배선층(59)을 형성한다. 또한, 다층 배선층(59) 위에, 예를 들면 실리콘 기판으로 구성되는 지지 기판(60)을 접합한다.
다음에, 도 16에 나타낸 바와 같이, n형의 반도체 기판(31)의 이면을 연삭, 연마하여 박막화한다. 이 박막화로 p형 반도체 영역에 의한 소자 분리 영역(25)은, 박막화된 기판의 깊이 방향의 전역에 걸쳐 형성된다. 이 판독 게이트 전극(23)이 형성된 면과 반대측의 기판 이면을 광입사면으로서 형성한다.
다음에, 도 16에 나타낸 바와 같이, 기판 이면에 p형 반도체 영역(35)을 형성한다. 또한, 도 17에 도시된 바와 같이, 기판 이면상에 절연층(61)을 통해 온 칩 컬러 필터(62) 및 온 칩 마이크로 렌즈(63)를 형성하고, 고체 촬상 장치(21)를 얻다. 또한, 픽셀부의 외측에는 CMOS 트랜지스터 등에 의한 주변 회로부가 형성되지만, 이 주변 회로부의 형성 공정은 통상과 마찬가지이기 때문에, 설명을 생략한다.
본 실시의 형태에 관계된 고체 촬상 장치의 제조 방법에 의하면, 플로팅 디퓨전 소자 주위를 셀프얼라인먼트로 형성할 수 있다. 즉, 플로팅 디퓨전 소자(24), p형 반도체 웰영역(36), 포토다이오드(22)의 p형 반도체 영역(34) 등을 셀프얼라인먼트로 정밀도 높게 형성할 수 있다. 따라서, 본 실시의 형태의 제조 방법에서는, 신호 전하의 판독이 쉽고 잔상을 줄이고, 또한 포화 신호 전하량(Qs)의 증가를 도모한 고체 촬상 장치를 고정밀도로 제조할 수 있다.
도 18 및 도 19에, 본 발명에 관계된 고체 촬상 장치, 즉 MOS 고체 촬상 장치의 제2 실시의 형태를 나타낸다. 도 18은, 포토다이오드, 플로팅 디퓨전 소자 및 판독 트랜지스터를 포함하는 1 픽셀의 대략 평면 구조(레이아웃)를 나타내고, 도 19는, 도 18의 ⅩＩⅩ-ⅩＩⅩ선을 따른 대략 단면 구조를 나타낸다. 본 실시의 형태는, 이면 조사형의 고체 촬상 장치에 적용한 예이다.
제2 실시의 형태에 관계된 고체 촬상 장치(65)는, 특히, p형 반도체 웰영역(36)의 전위를 확실하게 고정하기 위해, 링 형상의 판독 전극(23)의 일부의 하부에 p형 반도체 웰영역(36)과 포토다이오드(22)의 p형 반도체 영역(34)을 접속하는 접속 영역(66)이 형성된다. 이 접속 영역(66)은, 예를 들면 경사 이온 주입에 의한 p형 반도체 영역에서 형성된다. 그 밖의 구성은, 제1 실시의 형태에서 설명한 것과 마찬가지이기 때문에, 도 2 및 도 3과 대응하는 부분에 동일 부호를 붙이고 중복 설명을 생략한다.
제2 실시의 형태에 관계된 고체 촬상 장치(65)에 의하면, p형의 접속 영역(66)에 의해, 포토다이오드(22)의 p형 반도체 영역(34)과 플로팅 디퓨전 소자(24)를 둘러싸는 p형 반도체 웰영역(36)이 전기적으로 접속된다. p형 반도체 영역(34)은, 전술한 바와 같이 그라운드 전위를 부여받고 있기 때문에, p형 반도체 영역(34) 및 p형의 접속 영역(66)을 통하여, 항상 p형 반도체 웰영역(36)은 그라운드 전위에 고정된다.
따라서 판독 게이트 전극(23)에의 인가 전압이, 부 바이어스 전압으로부터, 정의 판독 전압으로 이행해도, 항상 플로팅 디퓨전 소자(24) 아래의 p형 반도체 웰영역(36)의 전위는, 그라운드 전위에 고정되어 안정하다.
그 밖에, 판독 거리가 단축되고, 포토다이오드의 신호 전하의 판독이 용이하고, 잔상의 감소를 도모하고, 또한 포화 신호 전하량(Qs)의 증가를 도모할 수 있는 등, 제1 실시의 형태에서 설명한 것과 동일한 효과를 이룬다.
또한, 전술한 도 5에 나타내는 구성에 있어서도, p형 반도체 웰영역(36)의 전위는 항상 고정된다. 즉, 이 구성은, 판독 게이트 전극(23)이 일부에서 누락 부분(23A)을 갖고, 포토다이오드(22)의 p형 반도체 영역(34)이 누락 부분(23A)의 영역까지 연장하여 형성된다. 이 p형 반도체 영역(34)의 연장부는, 실질적으로 p형 반도체 웰영역(36)에 접속된 형태가 된다. 따라서, p형 반도체 웰영역(36)에는 이 p형 반도체 영역(34)을 통하여 그라운드 전위가 인가되고, p형 반도체 웰영역(36)의 전위는 그라운드 전위로 고정된다.
도 20에, 본 발명에 관계된 고체 촬상 장치, 즉 MOS 고체 촬상 장치의 제3 실시의 형태를 나타낸다. 도 20은, 픽셀부의 레이아웃의 주요 부분을 나타낸다. 본 실시의 형태는, 이면 조사형의 고체 촬상 장치에 적용한 예이다.
제3 실시의 형태에 관계된 고체 촬상 장치(87)는, 도 20에 나타낸 바와 같이, 2차원 어레이로 배열된 복수의 공유 단위으로 구성되고, 각 공유 단위(88)는 가로 2 픽셀, 세로 4 픽셀의 2차원 어레이로 배열된 8픽셀을 포함하고, 이들 픽셀은 포토다이오드(PD)(22)[221∼228]로 구성된다. 각 포토다이오드(22)는, 전술의 제1 실시의 형태의 구성과 동일한 구성을 갖는다. 즉, 각 포토다이오드(22)는, 그 영역내에 링 형상의 판독 게이트 전극(23)과 판독 게이트 전극(23)에 의해 둘러싸이도록 배치된 플로팅 디퓨전 소자(24)를 갖는다.
공유 단위는 4개의 포토다이오드(PD)(221∼224)로 이루어진 제1 구성부(67)와, 4개의 포토다이오드(225∼228)로 이루어진 제2 구성부(68)를 포함하고, 각 구성부는 2×2 어레이로 배열되고, 이들 구성부 사이에 1개의 증폭 트랜지스터(Tr3)가 배치된다. 제1 구성부(67)의 상측에 1개의 리셋 트랜지스터(Tr2)가 배치된다. 증폭 트랜지스터(Tr3)는, 증폭 게이트 전극(81)과, n형의 소스 영역(82) 및 드레인 영역(83)으로 구성되고, 수평으로 긴 구조를 갖는다. 리셋 트랜지스터(Tr2)는 리셋 게이트 전극(84)와, n형의 소스 영역(85) 및 드레인 영역(86)으로 구성되고, 수평으로 긴 구조를 갖는다. 여기서, 리셋 트랜지스터(Tr2)는 우측에 인접하는 공유 단위(88)에 걸쳐 형성된다. 또한, 좌측의 인접하는 공유 단위의 리셋 트랜지스터(Tr2)의 일부인 드레인 영역(85)이 도 20에 도시되어 있다.
이들 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)는, 8 픽셀에 대하여 공유된다. 즉, 1 공유 단위(88)는, 8개의 포토다이오드와 10개의 픽셀 트랜지스터로 구성된다. 10개의 픽셀 트랜지스터의 내역은, 8개가 판독 트랜지스터(Tr11∼Tr18)와, 1개의 리셋 트랜지스터(Tr2)와, 1개의 증폭 트랜지스터(Tr3)의 합계 10개이다.
각 포토다이오드(221∼228), 증폭 트랜지스터(Tr3), 리셋 트랜지스터(Tr2)는, p형 반도체 영역에 의한 소자 분리 영역(25)에 의해 분리된다. 그 밖의 단면 구조 등의 구성은, 도 2 및 도 3에서 설명한 것과 마찬가지이기 때문에, 중복 설명을 생략한다.
도 21에, 제3 실시의 형태의 1 공유 단위(88)에 관계된 8 픽셀/10 트랜지스터 구성의 등가 회로를 나타낸다. 제1 구성부(67) 및 제2 구성부(68)의 합계 8개의 포토다이오드(22)[221∼228]가, 각각 대응하는 판독 트랜지스터(Tr11∼Tr18)의 소스에 접속된다. 각 판독 트랜지스터(Tr11∼Tr18)의 드레인, 즉 각 독립의 플로팅 디퓨전 소자(FD)(24)(도 21에서는 FD1∼FD8로 나타낸다)는, 8픽셀에 의해 공유되는 증폭 트랜지스터(Tr3)의 게이트에 접속된다. 또한, 플로팅 디퓨전 소자(FD1∼FD8)는, 8픽셀에 의해 공유되는 리셋 트랜지스터(Tr2)의 소스에 접속된다. 증폭 트랜지스터(Tr3)의 소스는, 수직 신호선(70)에 접속되고, 그 드레인이 전원선(69)에 접속된다. 리셋 트랜지스터(Tr2)의 드레인은, 전원선(71)에 접속되고, 그 게이트가 리셋 펄스가 인가되는 리셋 배선(72)에 접속된다. 판독 트랜지스터(Tr11∼Tr18)의 게이트는, 각각 독립의 행 판독 펄스가 인가되는 판독 배선(731∼738)에 접속된다.
제1 구성부(67) 및 제2 구성부(68)의 각각의 4 픽셀에서 사용되는 컬러 필터는, 원색의 적색, 녹, 청(RGB)의 베이어(Bayer) 배열로 할 수 있다. 또는 컬러 필터로서는, 원색의 적색, 녹, 청(RGB)에 백색(W)을 가한 컬러 필터, 그 밖의 보색 계, 또는 보색계와 원색계의 조합 컬러 필터 등, 여러 가지의 컬러 필터를 채용할 수 있다.
제3 실시의 형태에 관계된 고체 촬상 장치(87)에 의하면, 1 공유 단위(88)에 서, 각 픽셀을 구성하는 포토다이오드(22)[221∼228]의 영역내에 플로팅 디퓨전 소자(24) 및 판독 게이트 전극(23)이 형성된다. 따라서, 1 공유 단위(88)에 있어서 각 픽셀의 포토다이오드(22)로부터 플로팅 디퓨전 소자(24)로 전송될 신호 전하는, 전술한 바와 같이, 쉽게 판독되고, 판독되지 않고 남는 신호 전하가 존재하지 않는다. 동시에, 포토다이오드(22)의 전하 축적 영역의 포텐셜을 깊게 설정하는 것이 가능해지고, 또한 이면 조사형으로 하는 것에 의해, 포화 신호 전하량(Qs)을 증가시킬 수 있다.
1 공유 단위(88)가 8 픽셀/10 트랜지스터 구조이기 때문에, 1 픽셀당의 트랜지스터 수가 감소하고, 그만큼, 포토다이오드(221∼228)의 수광면적이 넓어지기 때문에, 공유 단위(88)가 미세화되어도, 각 픽셀의 감도는 떨어지지 않고, 그 겨로가, 고감도, 고화질, 고해상도의 고체 촬상 장치를 얻을 수 있다.
제3 실시의 형태에서는, 가로2×세로4(픽셀)의 합계 8픽셀의 포토다이오드 배열을 1 공유 단위라고 했다. 그러나, 그 밖에, 가로2×세로6(픽셀)의 합계 12픽셀의 포토다이오드 배열, 가로2×세로8(픽셀)의 합계 16픽셀의 포토다이오드 배열 등, 가로2×세로4n 픽셀(n은 정의 정수)의 포토다이오드 배열을 1 공유 단위로서 구성하는 것도 가능하다.
본 실시의 형태에 관계된 픽셀을 구성하는 포토다이오드 배열의 레이아웃은, 상기 예에 한정되지 않고, 2 픽셀 공유, 그 밖의 복수 픽셀 공유의 배열, 픽셀의 정방 배열, 픽셀의 경사 배열 등, 여러 가지의 레이아웃이 생각된다.
본 발명에 관계된 고체 촬상 장치, 즉 MOS 고체 촬상 장치의 제4 실시의 형태는, 표면 조사형의 고체 촬상 장치에 적용한 경우이다. 제4 실시의 형태에 관계된 고체 촬상 장치는, 도시하지 않지만, 기본적으로 전술한 것과 마찬가지로, 포토다이오드(22)의 영역내에 플로팅 디퓨전 소자(24)와, 플로팅 디퓨전 소자(24)를 감싸는 판독 게이트 전극(23)을 가지는 픽셀이 2 차원 어레이로 배열된다. 판독 게이트 전극(23)을 갖는 판독 트랜지스터 및 다른 픽셀 트랜지스터가 형성된 기판 표면측에, 복수층의 배선을 갖는 다층 배선층이 형성된다. 배선은, 플로팅 디퓨전 소자(24) 등을 포함하는 포토다이오드의 영역에 대응하는 부분을 제외하고 형성된다. 또한, 다층 배선층상에 평탄화막을 통해 온 칩 컬러 필터 및 온 칩 마이크로 렌즈가 적층된다.
제4 실시의 형태에 관계된 표면 조사형의 고체 촬상 장치에 의하면, 전술한 바와 마찬가지로, 플로팅 디퓨전 소자(24)가 포토다이오드(22)에 의해 둘러싸여 배치되기 때문에, 포토다이오드(22)의 주연과 플로팅 디퓨전 소자(24) 사이의 판독 거리가 짧아진다. 이것에 의해, 포토다이오드의 신호 전하가 쉽게 판독되어 플로팅 디퓨전 소자로 전송되고, 잔상이 줄어든다. 판독 게이트 전극(23)이 링 형상으로 형성되기 때문에, 게이트 폭(W)이 커지고, 또한 쉽게 판독된다. 신호 전하가 쉽게 판독되기 때문에, 포토다이오드의 전하 축적에 사용되는 포텐셜 웰을 깊게 설정할 수 있고, 포화 신호 전하량(Qs)을 증가시킬 수 있다.
상술의 실시의 형태에 관계된 고체 촬상 장치는, 신호 전하로서 전자를 이용했지만, 신호 전하로서 정공을 이용하는 것도 가능한다. 이 경우에는, 각 반도체 영역을 상기 예와 반대의 도전형으로 형성한다.
본 발명에 관계된 고체 촬상 장치는, 전자기기에 적용될 수 있다. 즉, 본 발명의 고체 촬상 장치는, 고체 촬상 장치를 구비한 디지털 카메라, 디지털 비디오 카메라, 일안 리플렉스 카메라 등의 카메라, 카메라 부착 휴대 기기, 고체 촬상 장치를 구비하는 그 밖의 기기 등의 전자기기에 적용될 수 있다.
도 22에, 본 발명의 전자기기의 일례로서 카메라에 적용한 실시의 형태를 나타낸다. 본 실시의 형태에 관계된 카메라(91)는, 광학계(광학 렌즈)(92)와, 고체 촬상 장치(93)와, 신호 처리 회로(94)를 구비하고 된다. 고체 촬상 장치(93)는, 상술한 각 실시의 형태의 어느 하나의 고체 촬상 장치가 적용된다. 광학계(92)는, 피사체로부터의 이미지 광(입사광)을 고체 촬상 장치(93)의 촬상 면상에 결상시킨다. 이것에 의해, 고체 촬상 장치(93)의 광전 변환부인 포토다이오드에서 일정 기간 신호 전하가 축적된다. 신호 처리 회로(94)는, 고체 촬상 장치(93)의 출력 신호에 대하여 여러 가지의 신호 처리를 가하고 출력한다. 본 실시의 형태의 카메라(91)는, 광학계(92), 고체 촬상 장치(93), 신호 처리 회로(94)가 모듈화한 카메라 모듈의 형태를 포함한다.
본 발명은, 도 22의 카메라, 또는 카메라 모듈을 구비한 예를 들면 휴대 전화로 대표되는 카메라 부착 휴대 기기 등을 구성할 수 있다. 또한, 도 22의 구성은, 광학계(92), 고체 촬상 장치(93), 신호 처리 회로(94)가 모듈화한 촬상 기능을 갖는 모듈, 이른바 촬상 기능 모듈로서 구성될 수 있다. 본 발명에 의해, 이와 같은 촬상 기능 모듈을 구비하는 전자기기가 구성될 수 있다.
본 실시의 형태에 관계된 전자기기에 의하면, 상술한 본 발명의 고체 촬상 장치를 구비하기 때문에, 고체 촬상 장치에 있어서 포토다이오드의 신호 전하가 쉽게 판독되고, 잔상이 줄어들고, 포화 신호량(Qs)의 증가도 도모할 수 있다. 따라서, 화질의 향상, 감도의 향상이 도모되고, 고품질의 전자기기를 제공할 수 있다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 여러 가지 보정예, 조합예, 부분 조합예, 변경예를 실시할 수 있을 것이다.
21: 고체 촬상 장치
22: 포토다이오드
23: 판독 게이트 전극
24: 플로팅 디퓨전 소자
25: 소자 분리 영역
31: 반도체 기판
33: n형 반도체 영역
34: p형 반도체 영역
36: p형 반도체 웰영역
38: 전하 축적 영역
43: 사이드 월
91: 카메라
92: 광학계
93: 고체 촬상 장치
94: 신호 처리 회로

Claims (22)

  1. 적어도 하나의 픽셀을 포함하는 고체 촬상 장치에 있어서,
    상기 픽셀은:
    포토다이오드와;
    상기 포토다이오드의 영역 내의 플로팅 디퓨전 소자; 및
    평면시(plan view)에서 상기 플로팅 디퓨전 소자를 적어도 부분적으로 둘러싸는 판독 게이트 전극을 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1항에 있어서,
    상기 판독 게이트 전극은 평면시에서 상기 플로팅 디퓨전 소자를 유효하게 둘러싸는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 1항에 있어서,
    상기 판독 게이트 전극은 평면시에서 상기 플로팅 디퓨전 소자를 완전히 둘러싸는 것을 특징으로 하는 고체 촬상 장치.
  4. 제 1항에 있어서,
    상기 판독 게이트 전극은 평면시에서 링 형상을 갖는 것을 특징으로 하는 고체 촬상 장치.
  5. 제 4항에 있어서,
    상기 링 형상은 전체적으로 균일한 폭을 갖는 것을 특징으로 고체 촬상 장치.
  6. 제 4항에 있어서,
    상기 링 형상의 일부가 누락되는 것을 특징으로 하는 고체 촬상 장치.
  7. 제 3항에 있어서,
    상기 포토다이오드의 중앙 영역의 표면 아래의 제1 도전형의 반도체 웰영역과;
    상기 포토다이오드의 표면 아래의 다른 제1 도전형의 반도체 영역; 및
    상기 제1 도전형의 반도체 웰영역을 상기 다른 제1 도전형의 반도체 영역에 접속시키기 위한, 상기 판독 게이트 전극의 일부 아래의 접속 영역을 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  8. 제 1항에 있어서,
    상기 판독 게이트 전극은 평면시에서 사변형 형상을 갖는 것을 특징으로 하는 고체 촬상 장치.
  9. 제 8항에 있어서,
    상기 판독 게이트 전극은 평면시에서 직사각형 형상을 갖는 것을 특징으로 하는 고체 촬상 장치.
  10. 제 8항에 있어서,
    상기 사변형 형상의 각 모서리는 평면시에서 둥글게 형성되는 것을 특징으로 하는 고체 촬상 장치.
  11. 제 1항에 있어서,
    상기 판독 게이트 전극은 상기 포토다이오드의 중앙 영역 내에 있는 것을 특징으로 하는 고체 촬상 장치.
  12. 제 1항에 있어서,
    상기 플로팅 디퓨전 소자는 상기 포토다이오드의 광학적 중심에 있는 것을 특징으로 하는 고체 촬상 장치.
  13. 제 1항에 있어서,
    상기 반도체 웰영역은 상기 포토다이오드에 의해 둘러싸이도록 상기 포토다이오드의 표면 아래에 있는 것을 특징으로 하는 고체 촬상 장치.
  14. 제 1항에 있어서,
    상기 고체 촬상 장치는, 상기 판독 게이트 전극과 떨어져서 대향하는 상기 포토다이오드의 표면으로부터 입사광이 입사하는 이면 조사형 장치인 것을 특징으로 하는 고체 촬상 장치.
  15. 제 1항에 있어서,
    상기 포토다이오드는 제1 도전형의 반도체이고 제2 도전형의 반도체 웰영역이 상기 제1 도전형의 반도체 영역에 의해 둘러싸이도록 상기 포토다이오드의 중앙 영역 아래에 있는 것을 특징으로 하는 고체 촬상 장치.
  16. 제 13항에 있어서,
    상기 플로팅 디퓨전 소자는 p형 반도체 웰에 의해 둘러싸이는 것을 특징으로 하는 고체 촬상 장치.
  17. 제 1항에 있어서,
    상기 포토다이오드의 각 변상의 분리 영역; 및
    상기 분리 영역의 하나 또는 둘 내의 부가 트랜지스터를 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  18. 제 1항에 있어서,
    복수의 공유 단위로 구성되는 픽셀부를 포함하고,
    상기 공유 단위 각각은:
    복수의 픽셀을 구비하는 제 1 구성부와;
    복수의 픽셀을 구비하는 제 2 구성부; 및
    상기 제 1 및 제 2 구성부 사이에 배치된 증폭 트랜지스터를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  19. 픽셀 제조 방법에 있어서,
    포토다이오드를 형성하는 단계와;
    상기 포토다이오드 내에 플로팅 디퓨전 영역을 형성하는 단계; 및
    판독 게이트 전극이 평면시에서 상기 플로팅 디퓨전 영역을 적어도 부분적으로 둘러싸도록 상기 플로팅 디퓨전 영역 둘레에 상기 판독 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 픽셀 제조 방법.
  20. 제 19항에 있어서,
    상기 포토다이오드는 n형 반도체이고, 상기 픽셀 제조 방법은:
    상기 판독 게이트 전극을 마스크로 사용하여 셀프얼라인먼트를 통해 상기 판독 게이트 전극에 의해 둘러싸인 상기 n형 반도체 포토다이오드의 표면의 일부에 p형 불순물을 이온 주입하는 단계를 더 포함하는 것을 특징으로 하는 픽셀 제조 방법.
  21. 픽셀을 포함하는 전자기기에 있어서,
    상기 픽셀은:
    포토다이오드와;
    상기 포토다이오드의 영역 내의 플로팅 디퓨전 소자; 및
    평면시(plan view)에서 상기 플로팅 디퓨전 소자를 적어도 부분적으로 둘러싸는 판독 게이트 전극을 더 포함하는 것을 특징으로 하는 전자기기.
  22. 제 20항에 있어서,
    상기 장치는 촬상 기능을 갖는 것을 특징으로 하는 전자기기.
KR1020100080231A 2009-08-28 2010-08-19 고체 촬상 장치와 그 제조 방법, 및 전자기기 KR101683296B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009198119A JP5471174B2 (ja) 2009-08-28 2009-08-28 固体撮像装置とその製造方法、及び電子機器
JPJP-P-2009-198119 2009-08-28

Publications (2)

Publication Number Publication Date
KR20110023763A true KR20110023763A (ko) 2011-03-08
KR101683296B1 KR101683296B1 (ko) 2016-12-20

Family

ID=43623537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100080231A KR101683296B1 (ko) 2009-08-28 2010-08-19 고체 촬상 장치와 그 제조 방법, 및 전자기기

Country Status (5)

Country Link
US (1) US9070609B2 (ko)
JP (1) JP5471174B2 (ko)
KR (1) KR101683296B1 (ko)
CN (1) CN102005461B (ko)
TW (1) TWI447902B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109910A (ko) * 2016-03-22 2017-10-10 에스케이하이닉스 주식회사 이미지 센서 및 그 제조 방법
KR20180051130A (ko) * 2016-11-08 2018-05-16 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서 형성 방법
KR20190110739A (ko) * 2018-03-21 2019-10-01 에스케이하이닉스 주식회사 Pd 바이어스 패턴들을 갖는 이미지 센서
US11050960B2 (en) 2019-08-08 2021-06-29 SK Hynix Inc. Image sensor

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5682150B2 (ja) * 2010-06-14 2015-03-11 ソニー株式会社 固体撮像素子及びその製造方法、撮像装置
KR101845257B1 (ko) 2011-02-07 2018-04-04 삼성전자주식회사 이미지 센서
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2013084744A (ja) * 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および電子機器
JP2013084851A (ja) * 2011-10-12 2013-05-09 Mitsubishi Electric Corp 光電変換回路
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
DE102013110695A1 (de) * 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
JP2014199898A (ja) 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
CN104981906B (zh) * 2013-03-14 2018-01-19 索尼半导体解决方案公司 固态图像传感器、其制造方法和电子设备
JP2014192348A (ja) * 2013-03-27 2014-10-06 Sony Corp 固体撮像装置およびその製造方法、並びに電子機器
JP2014225536A (ja) 2013-05-15 2014-12-04 キヤノン株式会社 固体撮像装置及びカメラ
JP2015012241A (ja) 2013-07-01 2015-01-19 ソニー株式会社 撮像素子およびその製造方法、ならびに電子機器
JP6180882B2 (ja) * 2013-10-31 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、信号処理装置、および電子機器
JP2015126000A (ja) * 2013-12-25 2015-07-06 キヤノン株式会社 光電変換装置の製造方法
JP6215246B2 (ja) 2014-05-16 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP6531255B2 (ja) 2014-07-25 2019-06-19 株式会社ブルックマンテクノロジ 光検出素子及び固体撮像装置
JP6897740B2 (ja) * 2016-03-07 2021-07-07 株式会社リコー 画素ユニット、及び撮像素子
JP6842240B2 (ja) * 2016-03-07 2021-03-17 株式会社リコー 画素ユニット、及び撮像素子
EP3576150B1 (en) * 2017-01-30 2021-11-03 Nikon Corporation Image-capture element and method for manufacturing image-capture element
KR102001585B1 (ko) 2017-08-05 2019-07-17 (주)옵토레인 Cmos 이미지 센서 및 이의 제조 방법
KR102524415B1 (ko) * 2018-03-21 2023-04-24 에스케이하이닉스 주식회사 Pd 바이어스 패턴들을 갖는 이미지 센서
TW202109862A (zh) * 2019-06-26 2021-03-01 日商索尼半導體解決方案公司 攝像裝置
CN110783357B (zh) * 2019-11-11 2022-04-26 锐芯微电子股份有限公司 时间延迟积分的cmos图像传感器及其形成方法
CN110676278B (zh) * 2019-11-11 2022-04-26 锐芯微电子股份有限公司 时间延迟积分的cmos图像传感器及其形成方法
CN115023947A (zh) * 2020-02-13 2022-09-06 索尼半导体解决方案公司 固态成像装置和成像装置
JP2021190433A (ja) 2020-05-25 2021-12-13 ソニーセミコンダクタソリューションズ株式会社 受光素子、固体撮像装置及び電子機器
CN116158088A (zh) * 2020-09-29 2023-05-23 华为技术有限公司 固态成像设备
CN112331688B (zh) * 2020-11-04 2022-07-29 中国电子科技集团公司第四十四研究所 一种同时实现大信号处理和高频转移的ccd结构
CN112614862B (zh) * 2020-12-29 2023-05-12 长春长光辰芯微电子股份有限公司 新型cmos图像传感器像素结构
US11830897B2 (en) * 2021-01-04 2023-11-28 Shenzhen GOODIX Technology Co., Ltd. Square-gate source-follower for CMOS image sensor pixel
JP2022161305A (ja) * 2021-04-08 2022-10-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び固体撮像素子の製造方法
CN113725246A (zh) * 2021-09-08 2021-11-30 上海集成电路研发中心有限公司 图像传感器
KR20230067338A (ko) * 2021-11-09 2023-05-16 삼성전자주식회사 이미지 센서

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172950A (ja) * 2002-11-20 2004-06-17 Sony Corp 固体撮像装置
JP2006041189A (ja) * 2004-07-27 2006-02-09 Hamamatsu Photonics Kk 固体撮像素子
JP2006245499A (ja) * 2005-03-07 2006-09-14 Sony Corp 固体撮像装置
WO2009031304A1 (ja) * 2007-09-05 2009-03-12 Tohoku University 固体撮像素子及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657665B1 (en) * 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP2003218332A (ja) * 2002-01-22 2003-07-31 Sony Corp 固体撮像素子
JP3702854B2 (ja) * 2002-03-06 2005-10-05 ソニー株式会社 固体撮像素子
JP2004014911A (ja) * 2002-06-10 2004-01-15 Renesas Technology Corp 半導体装置およびその製造方法
JP4165250B2 (ja) * 2003-02-21 2008-10-15 セイコーエプソン株式会社 固体撮像装置
JP3829830B2 (ja) * 2003-09-09 2006-10-04 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
JP4525235B2 (ja) * 2004-08-09 2010-08-18 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
JP4492250B2 (ja) 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
JP4785433B2 (ja) * 2005-06-10 2011-10-05 キヤノン株式会社 固体撮像装置
KR100638260B1 (ko) * 2005-06-24 2006-10-25 한국과학기술원 씨모스 이미지 센서
JP2007073864A (ja) * 2005-09-09 2007-03-22 Seiko Epson Corp ラインセンサ及び画像情報読取装置
US7427734B2 (en) * 2005-10-18 2008-09-23 Digital Imaging Systems Gmbh Multiple photosensor pixel
JP4329765B2 (ja) 2006-01-31 2009-09-09 ソニー株式会社 固体撮像装置
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
KR100821469B1 (ko) * 2006-10-13 2008-04-11 매그나칩 반도체 유한회사 개선된 컬러 크로스토크를 갖는 소형 ｃｍｏｓ 이미지 센서및 그 제조 방법
US7649165B2 (en) * 2007-03-23 2010-01-19 Seiko Epson Corporation Image capturing apparatus
US20080258187A1 (en) * 2007-04-18 2008-10-23 Ladd John W Methods, systems and apparatuses for the design and use of imager sensors
JP2009008537A (ja) * 2007-06-28 2009-01-15 Fujifilm Corp 距離画像装置及び撮像装置
JP5292787B2 (ja) 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP5501358B2 (ja) * 2008-07-17 2014-05-21 マイクロソフト インターナショナル ホールディングス ビイ．ヴイ． 電荷感知セルおよび画素の幾何形状が改良された、ｃｍｏｓフォトゲート３ｄカメラシステム
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
US7977717B1 (en) * 2009-02-25 2011-07-12 ON Semiconductor Trading, Ltd Pixel sensing circuit
JP2011035154A (ja) * 2009-07-31 2011-02-17 Sony Corp 固体撮像装置、および、その製造方法、電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172950A (ja) * 2002-11-20 2004-06-17 Sony Corp 固体撮像装置
JP2006041189A (ja) * 2004-07-27 2006-02-09 Hamamatsu Photonics Kk 固体撮像素子
JP2006245499A (ja) * 2005-03-07 2006-09-14 Sony Corp 固体撮像装置
WO2009031304A1 (ja) * 2007-09-05 2009-03-12 Tohoku University 固体撮像素子及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170109910A (ko) * 2016-03-22 2017-10-10 에스케이하이닉스 주식회사 이미지 센서 및 그 제조 방법
KR20180051130A (ko) * 2016-11-08 2018-05-16 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서 형성 방법
KR20190110739A (ko) * 2018-03-21 2019-10-01 에스케이하이닉스 주식회사 Pd 바이어스 패턴들을 갖는 이미지 센서
US11050960B2 (en) 2019-08-08 2021-06-29 SK Hynix Inc. Image sensor

Also Published As

Publication number Publication date
KR101683296B1 (ko) 2016-12-20
CN102005461B (zh) 2014-04-02
JP2011049446A (ja) 2011-03-10
US9070609B2 (en) 2015-06-30
US20110049590A1 (en) 2011-03-03
TW201130121A (en) 2011-09-01
CN102005461A (zh) 2011-04-06
JP5471174B2 (ja) 2014-04-16
TWI447902B (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
KR101683296B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
US11817473B2 (en) Solid-state imaging device, drive method thereof and electronic apparatus
KR101765913B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR101683307B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US8564701B2 (en) Solid-state imaging device having a buried photodiode and a buried floating diffusion positioned for improved signal charge transfer, and electronic apparatus including the solid-state imaging device
JP4350768B2 (ja) 光電変換装置及び撮像装置
US8593553B2 (en) Solid-state imaging device and electronic apparatus
KR20110033780A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR20090056846A (ko) 고체 촬상 소자 및 카메라
JP2010114274A (ja) 固体撮像装置とその製造方法、及び電子機器
CN111312736A (zh) 成像装置和电子设备
JP2010206172A (ja) 撮像装置およびカメラ
CN110729317B (zh) 固态成像装置，制造固态成像装置的方法和电子设备
KR20080076798A (ko) 고체 촬상 소자 및 전자 정보 기기
JP4915127B2 (ja) 固体撮像装置
WO2023286330A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right