JP2013084851A - 光電変換回路 - Google Patents

光電変換回路 Download PDF

Info

Publication number
JP2013084851A
JP2013084851A JP2011225031A JP2011225031A JP2013084851A JP 2013084851 A JP2013084851 A JP 2013084851A JP 2011225031 A JP2011225031 A JP 2011225031A JP 2011225031 A JP2011225031 A JP 2011225031A JP 2013084851 A JP2013084851 A JP 2013084851A
Authority
JP
Japan
Prior art keywords
bpd
charge
floating diffusion
transferred
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011225031A
Other languages
English (en)
Inventor
Masaaki Yoneda
正明 米田
Naoyuki Tokita
直幸 時田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011225031A priority Critical patent/JP2013084851A/ja
Publication of JP2013084851A publication Critical patent/JP2013084851A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 BPDに濃度勾配を設ける特別なウェハプロセスを用いることなく、感度が高く規定の時間内にBPD内の信号電荷がFDに転送される光電変換回路を得る。
【解決手段】 受光領域への入射光により電荷が生成され蓄積される複数のBPDと、一方の端子に少なくとも2つの前記BPDが接続され、オン状態/オフ状態に切り替える制御信号が入力される制御端子が共通接続された少なくとも1つのTGと、各々の前記TGの他方の端子が接続され、各々の前記TGが同時にオン状態に切り替わることにより、各々の前記BPDの前記電荷が同時に転送され集約するFDとを備え、前記FDから各々の前記BPDの前記受光領域の最遠部の間の最大距離が、規定の時間内で各々の前記BPDの前記電荷の全てが各々の前記BPDから前記FDに転送される距離である。
【選択図】 図2

Description

この発明は、イメージセンサなどの画像読取装置に使用される光電変換回路に関するものである。
近年、光電変換回路としては、埋め込み型フォトダイオード(以後BPDと略す)、転送用トランジスタ及びフローティングディフィージョン(以後FDと略す)を用いた構成が用いられている。
FDを用いた構成では、FDに転送される電荷とFDの容量および転送用トランジスタのゲート容量により、感度である電圧変化量が決定される。このため、転送用トランジスタのゲート容量がほぼ固定と考えれば一般的にはFDの容量は小さいほど感度が良い画素となる。
一方、電荷に関しては、複写機などに利用されるリニアイメージセンサではフォトダイオードPDはカメラ等に用いられるエリアセンサに比べ寸法を大きくすることができ、光電変換による電荷量はFDの面積に比例するため、電荷量もより多く得ることができる。
しかしながら、BPDに蓄積される電荷量が多すぎるとFDの最大電荷許容量を超えてしまい線形性が崩れてしまう。また、FDに蓄積できなかった電荷は次の読み取り時の残像の原因にもなる。
この対策として、例えば、特許第4258875のように、BPDに濃度勾配をつけることで、電界を利用し、信号電荷を転送しやすい構造にする方法がある。
特許第4258875号公報
しかしながら、BPDに濃度勾配をつけるためには、複数枚のマスクおよび複数回の製造工程が必要となるウェハプロセスとなるため、ウェハプロセスが複雑となる課題がある。
この発明は上記の課題を解決するためになされたものであり、BPDに濃度勾配を設ける特別なウェハプロセスを用いることなく、感度が高く規定の時間内にBPD内の信号電荷がFDに転送される光電変換回路を得るものである。
この発明による光電変換回路は、受光領域への入射光により電荷が生成され蓄積される複数のフォトダイオードと、一方の端子に少なくとも2つの前記フォトダイオードが接続され、オン状態/オフ状態に切り替える制御信号が入力される制御端子が共通接続された少なくとも1つの転送ゲートと、各々の前記転送ゲートの他方の端子が接続され、各々の前記転送ゲートが同時にオン状態に切り替わることにより、各々の前記フォトダイオードの前記電荷が同時に転送され集約し、各々の前記転送ゲートが同時にオフ状態に切り替わることにより、各々の前記フォトダイオードと遮断されるフローティングディフィージョンとを備え、前記フローティングディフィージョンから各々の前記フォトダイオードの前記受光領域の最遠部の間の最大距離が、規定の時間内で各々の前記フォトダイオードの前記電荷の全てが各々の前記フォトダイオードから前記フローティングディフィージョンに転送される距離であるものである。
この発明によれば、感度が高く規定の時間内にBPD内の信号電荷がFDに転送される光電変換回路が得られる。
この発明の実施の形態1における固体撮像回路の回路構成例である。 この発明の実施形態1における光電変換回路の構造を示す上面図である。 図2において、A−B間の断面図及びポテンシャル図である。
実施の形態1.
図1は、この発明の実施の形態1における固体撮像回路の回路構成例である。画素回路100は、埋め込み型フォトダイオード(BPD)1、埋め込み型フォトダイオード(BPD)1に蓄積された電荷を転送する制御信号によりオン/オフする転送ゲート(TG)2および埋め込み型フォトダイオード(BPD)1に転送された電荷を蓄積するフローティングディフィージョン(FD)3で構成される光電変換回路31と、フローティングディフィージョン(FD)3の電圧を所定の電圧にリセットするためのリセットトランジスタ(MRST)4、フローティングディフィージョン(FD)3の電圧を伝達するためのソースフォロワ用トランジスタ(M1)5と定電流源(SF_BIAS)6、フローティングディフィージョン(FD)3から伝達された信号電圧を蓄積する信号電圧用サンプルホールド回路(SIGSH)7、信号電圧用サンプルホールド回路(SIGSH)7の電圧を後段へ伝えるための信号伝達アンプ(SIGAMP)8、フローティングディフィージョン(FD)3から伝達されたリセット信号を蓄積するリセット電圧用サンプルホールド回路(RSTSH)9、リセット電圧用サンプルホールド回路(RSTSH)9の電圧を後段へ伝えるためのリセット信号伝達アンプ(RSTAMP)10により構成されている。この画素回路100は必要な読み取り画素数に対応して複数配置される。
固体撮像回路200は、各画素回路100から出力される信号伝達アンプ(SIGAMP)8の信号とリセット信号伝達アンプ(RSTAMP)10の信号との出力差分をとり所定の利得を乗ずる作動可変利得アンプ(CDS)21および固体撮像回路200の外部へ信号を伝達する出力アンプ(OUTAMP)22で構成される。
図1の動作説明を行う。まず、転送ゲート(TG)2を制御信号(図示しない)によりオフ状態とし、電荷が発生していない完全空乏状態の埋め込み型フォトダイオード(BPD)1の受光領域に光を照射し、埋め込み型フォトダイオード(BPD)1に電荷を蓄積する。リセットトランジスタ(MRST)4をオンにすることでフローティングディフィージョン(FD)3の電圧を基準電圧へリセットし、リセットトランジスタ(MRST)4をオフにする。リセットした電圧は、ソースフォロワ用トランジスタ(M1)5と定電流源(SF_BIAS)6によって構成されるソースフォロワを通して、リセット電圧用サンプルホールド回路(RSTSH)9へ蓄積される。
次に、転送ゲート(TG)2を制御信号(図示しない)によりオン状態とし、埋め込み型フォトダイオード(BPD)1に蓄積された電荷をフローティングディフィージョン(FD)3へ転送する。フローティングディフィージョン(FD)3へ転送された信号電荷により変動した信号電圧は、ソースフォロワを通して、信号電圧用サンプルホールド回路(SIGSH)7へ蓄積される。信号電圧用サンプルホールド回路(SIGSH)7およびリセット電圧用サンプルホールド回路(RSTSH)9は、それぞれ信号伝達アンプ(SIGAMP)8およびリセット信号伝達アンプ(RSTAMP)10を通して、画素回路100の外部へ出力される。複数の画素回路100は各々の画素回路100に入力される出力制御信号(図示しない)により順次排他的に出力され、順次に各々の画素回路100からのリセット電圧と信号電圧の差分出力が、作動可変利得アンプ(CDS)21を通して出力され、さらに出力アンプ(OUTAMP)22を介して固体撮像素子200の外部へ、順次出力される。
図2は、この発明の実施形態1における光電変換回路の構造を示す上面図である。図2において、光電変換回路31は1個のフローティングディフィージョン(FD)3を挟んで2個の転送ゲート(TG)2が接続され、各々の転送ゲート(TG)2の両端に2個の埋め込み型フォトダイオード(BPD)1が接続されている構成となっており、結果、1個のフローティングディフィージョン(FD)3には4個の埋め込み型フォトダイオード(BPD)1が接続されている。また、図中の距離Dはフローティングディフィージョン(FD)3から埋め込み型フォトダイオード(BPD)1の受光領域の一番離れた電荷eまでの距離を表し、ここでは、規定の読出し時間内に電荷eの完全転送が可能な距離に設定されている。
図3は、図2において、A−B間の断面図及びポテンシャル図である。図3(a)は図2のA−B間の断面図であり、埋め込み型フォトダイオード(BPD)1はシリコン(Si)基板の表面側に埋め込まれたN拡散層およびN拡散層の表面を覆うP拡散層で構成されており、転送ゲート(TG)2が埋め込み型フォトダイオード(BPD)1およびフローティングディフィージョン(FD)3に隣接しており、フローティングディフィージョン(FD)3を挟んで転送ゲート(TG)2および埋め込み型フォトダイオード(BPD)1が配置される構造となっている。なお、2個の転送ゲート(TG)2の制御端子は共通接続されている。また、図3(b)および図3(c)は受光時のポテンシャル図および転送時のポテンシャル図を表す。
図2の動作を説明する。フローティングディフィージョン(FD)3を基準電圧にリセット後、転送ゲート(TG)2をオフした状態で電荷eがない完全空乏化した埋め込み型フォトダイオード(BPD)1へ光を入射すると光電変換により電荷eが発生し、所定の蓄積時間が経過すると、埋め込み型フォトダイオード(BPD)1および転送ゲート(TG)2およびフローティングディフィージョン(FD)3のポテンシャルは図3(b)の状態となる。その後、転送ゲート(TG)2をオンにし、埋め込み型フォトダイオード(BPD)1の電荷eをフローティングディフィージョン(FD)3へ転送したときのポテンシャルは図3(c)となる。ここで、電荷eが移動する距離Dは規定の読出し時間内に完全転送できるように決定しているので、電荷eが埋め込み型フォトダイオード(BPD)1に残ることはなく、フローティングディフィージョン(FD)3へ完全転送されるため、残像は発生しない。
距離Dは、((埋め込み型フォトダイオード(BPD)1からフローティングディフィージョン(FD)3へ電荷eが移動する速度)×(転送の時間))で示され、即ち、((電荷eが埋め込み型フォトダイオード(BPD)1内を移動する速度V1)×(電荷eが埋め込み型フォトダイオード(BPD)1内を移動する時間T1)+(電荷eが埋め込み型フォトダイオード(BPD)1から転送ゲート(TG)2へ移動する速度V2)×(電荷eが埋め込み型フォトダイオード(BPD)1から転送ゲート(TG)2へ移動する時間T2)+(電荷eが転送ゲート(TG)2からフローティングディフィージョン(FD)3へ移動する速度V3)×(電荷eが転送ゲート(TG)2からフローティングディフィージョン(FD)3へ移動する時間T3))で示される。
従って、埋め込み型フォトダイオード(BPD)1からフローティングディフィージョン(FD)3への転送時間は、(T1+T2+T3)となる。
光電変換回路31の感度は、フローティングディフィージョン(FD)3への電荷eの注入前後の電圧変化量が大きいほど感度が高い。フローティングディフィージョン(FD)3への電荷eの注入前後の電圧変化量は、((フローティングディフィージョン(FD)3への注入電荷eの電荷量)/((フローティングディフィージョン(FD)3の容量)+(ソースフォロワ用トランジスタ(M1)5のゲート容量)+α(周辺寄生容量)))で示される。従って、フローティングディフィージョン(FD)3への注入電荷、即ち、埋め込み型フォトダイオード(BPD)1に生成される電荷eの電荷量が多いほど画素31の感度が高くなる。
埋め込み型フォトダイオード(BPD)1に生成される電荷eの電荷量を多くするためには、埋め込み型フォトダイオード(BPD)1の面積が広くなるが、それに伴い距離Dも長くなるため、埋め込み型フォトダイオード(BPD)1からフローティングディフィージョン(FD)3への転送時間が長くなるため、読出し時間が長くなり、短時間で動作させると残像が発生する。
逆に、短時間で動作させるため、距離Dを短くすると、埋め込み型フォトダイオード(BPD)1の面積が狭くなり、光電変換回路31の感度が低下する。
図2においては、規定の読出し時間で埋め込み型フォトダイオード(BPD)1からフローティングディフィージョン(FD)3へ電荷eが転送されるように距離Dを設定した埋め込み型フォトダイオード(BPD)1を、1個のフローティングディフィージョン(FD)3に4個接続しているため、規定の読出し時間で埋め込み型フォトダイオード(BPD)1からフローティングディフィージョン(FD)3へ電荷eが転送されると共に、4個の埋め込み型フォトダイオード(BPD)1の電荷eが1個のフローティングディフィージョン(FD)3に転送されるので、転送される電荷eの電荷量も1個の埋め込み型フォトダイオード(BPD)1よりも多くなり感度も高くなる。
このように、この発明の実施の形態1においては、規定の読出し時間で埋め込み型フォトダイオード(BPD)1に発生した電荷eがフローティングディフィージョン(FD)3へ完全転送される高感度の光電変換回路が得られる。
この発明の実施の形態1においては、1個のフローティングディフィージョン(FD)3の周囲に、4個の矩形状の埋め込み型フォトダイオード(BPD)1を矩形状に配置した構成としたが、前述した、規定の転送時間と所定のフローティングディフィージョン(FD)3への電荷e注入前後の電圧変化量を得るように、1個のフローティングディフィージョン(FD)3に複数の任意形状で所定の面積の埋め込み型フォトダイオード(BPD)1を接続するように構成しても良い。
1 埋め込み型フォトダイオード(BPD)
2 転送ゲート(TG)
3 フローティングディフィージョン(FD)
4 リセットトランジスタ(MRST)
5 ソースフォロワ用トランジスタ(M1)
6 定電流源(SF_BIAS)
7 信号電圧用サンプルホールド回路(SIGSH)
8 信号伝達アンプ(SIGAMP)
9 リセット電圧用サンプルホールド回路(RSTSH)
10 リセット信号伝達アンプ(RSTAMP)
21 差動可変利得アンプ(CDS)
22 出力アンプ(OUTAMP)
31 光電変換回路
100 画素回路
200 固体撮像回路
P P型拡散層
N N型拡散層
e 電荷
D 規定の読出し時間内にBPDからFDへ転送可能な最大距離
VDD 電源電圧

Claims (1)

  1. 受光領域への入射光により電荷が生成され蓄積される複数のフォトダイオードと、
    一方の端子に少なくとも2つの前記フォトダイオードが接続され、オン状態/オフ状態に切り替える制御信号が入力される制御端子が共通接続された少なくとも1つの転送ゲートと、
    各々の前記転送ゲートの他方の端子が接続され、各々の前記転送ゲートが同時にオン状態に切り替わることにより、各々の前記フォトダイオードの前記電荷が同時に転送され集約し、各々の前記転送ゲートが同時にオフ状態に切り替わることにより、各々の前記フォトダイオードと遮断されるフローティングディフィージョンとを備え、
    前記フローティングディフィージョンから各々の前記フォトダイオードの前記受光領域の最遠部の間の最大距離が、規定の時間内で各々の前記フォトダイオードの前記電荷の全てが各々の前記フォトダイオードから前記フローティングディフィージョンに転送される距離である光電変換回路。
JP2011225031A 2011-10-12 2011-10-12 光電変換回路 Pending JP2013084851A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011225031A JP2013084851A (ja) 2011-10-12 2011-10-12 光電変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011225031A JP2013084851A (ja) 2011-10-12 2011-10-12 光電変換回路

Publications (1)

Publication Number Publication Date
JP2013084851A true JP2013084851A (ja) 2013-05-09

Family

ID=48529720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011225031A Pending JP2013084851A (ja) 2011-10-12 2011-10-12 光電変換回路

Country Status (1)

Country Link
JP (1) JP2013084851A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017056346A1 (ja) * 2015-09-29 2017-04-06 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
CN110112166A (zh) * 2019-05-23 2019-08-09 德淮半导体有限公司 一种倾斜栅极背照式cmos图像传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103647A (ja) * 2006-10-20 2008-05-01 National Univ Corp Shizuoka Univ 半導体素子及び固体撮像装置
JP2010183040A (ja) * 2009-02-09 2010-08-19 Sony Corp 固体撮像素子およびカメラシステム
JP2011049446A (ja) * 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011155596A (ja) * 2010-01-28 2011-08-11 Sony Corp 固体撮像装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103647A (ja) * 2006-10-20 2008-05-01 National Univ Corp Shizuoka Univ 半導体素子及び固体撮像装置
JP2010183040A (ja) * 2009-02-09 2010-08-19 Sony Corp 固体撮像素子およびカメラシステム
JP2011049446A (ja) * 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011155596A (ja) * 2010-01-28 2011-08-11 Sony Corp 固体撮像装置及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017056346A1 (ja) * 2015-09-29 2017-04-06 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
JPWO2017056346A1 (ja) * 2015-09-29 2018-07-12 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
US11011557B2 (en) 2015-09-29 2021-05-18 Tower Partners Semiconductor Co., Ltd. Solid-state imaging device
CN110112166A (zh) * 2019-05-23 2019-08-09 德淮半导体有限公司 一种倾斜栅极背照式cmos图像传感器

Similar Documents

Publication Publication Date Title
US9911777B2 (en) Image sensors using different photoconversion region isolation structures for different types of pixel regions
KR102345065B1 (ko) 고체 촬상 소자 및 그 구동 방법 및 전자 기기
CN106851136B (zh) 摄像设备和摄像系统
KR102318462B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US11804510B2 (en) Image sensor including active regions
CN106033762B (zh) 图像传感器和电子器件
US10854649B2 (en) Image sensor including unit pixel block having common selection transistor
JP2015023250A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
KR20190106317A (ko) 이미지 센서, 이를 포함하는 이미지 검출 시스템, 및 이미지 센서의 동작 방법
CN110911433B (zh) 图像传感器及电子设备
US20160126269A1 (en) Solid-state imaging device
KR20210010017A (ko) 이미지 센서
US9924120B2 (en) Pixel unit and image sensor
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN112351227B (zh) 图像感测装置
US20160099283A1 (en) Photosensor with channel region having center contact
US11011569B2 (en) Image sensor including a plurality of transfer transistors coupled between photodiode and floating diffusion region
JP6355401B2 (ja) 固体撮像装置及びカメラ
JP2013084851A (ja) 光電変換回路
US20150122971A1 (en) 3d stacked image sensor
US20150311240A1 (en) Deep well photodiode for nir image sensor
JP4618170B2 (ja) 固体撮像装置
KR20020055120A (ko) 포토다이오드 면적을 증가시킬 수 있는 이미지 센서 및 그제조 방법
KR20020058494A (ko) 전하전송부 하부에 포텐셜 웰을 구비하는 이미지 센서

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161108