KR20020058494A - 전하전송부 하부에 포텐셜 웰을 구비하는 이미지 센서 - Google Patents

Abstract

본 발명은 포토다이오드와 상기 포토다이오드에서 발생된 전하를 전달받는 전하전송부를 구비하는 이미지 센서에 있어서, 상기 전하전송부 하부의 반도체층 전위를 상기 포토다이오드 하부의 반도체층 전위 보다 낮게하여 포토다이오드 이외의 영역에서 발생되어 스미어 노이즈를 발생시키는 전하들이 전하전송부로 이동되는 것을 방지하는데 그 특징이 있다.

Description

전하전송부 하부에 포텐셜 웰을 구비하는 이미지 센서{Image sensor having potential well under charge transport part}

본 발명은 이미지 센서 제조 분야에 관한 것으로, 특히 포토다이오드의 이외의 영역에서 발생된 전하가 전하전송부로 이동하는 것을 방지할 수 있는 이미지 센서에 관한 것이다.

이미지 센서(image sensor)는 1차원 또는 2차원 이상의 광학 정보를 전기신호로 변환하는 장치이다. 이미지 센서의 종류는 크게 나누어 촬상관과 고체 촬상 소자로 분류된다. 촬상관은 텔레비전을 중심으로 하여 화상처리기술을 구사한 계측, 제어, 인식 등에서 널리 상용되며 응용 기술이 발전되었다. 시판되는 고체 이미지 센서는 MOS(metal-oxide-semiconductor)형과 CCD(charge coupled device)형의 2종류가 있다.

CMOS 이미지 센서는 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 화소수 만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. CMOS 이미지 센서는, 종래 이미지센서로 널리 사용되고 있는 CCD 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.

도 1은 4개의 트랜지스터와 2개의 캐패시턴스 구조로 이루어지는 CMOS 이미지센서의 단위화소를 보이는 회로도로서, 광감지 수단인 포토다이오드(PD)와 4개의 NMOS트랜지스터로 구성되는 CMOS 이미지센서의 단위화소를 보이고 있다. 4개의 NMOS트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 플로팅 확산영역(FD)으로 전송하는 신호를 전달하고, 리셋 트랜지스터(Rx)는플로팅 확산영역(FD)을 공급전압(V_DD) 레벨로 리셋시키는 신호를 전달하고, 드라이브 트랜지스터(Dx)는 소스팔로워(Source Follower)로서 역할하며, 셀렉트 트랜지스터(Sx)는 화소 데이터 인에이블(pixel data enable) 신호를 인가받아 화소 데이터 신호를 출력으로 전송하는 역할을 한다.

이와 같이 구성된 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다. 처음에는 리셋 트랜지스터(Rx), 트랜스퍼 트랜지스터(Tx) 및 셀렉트 트랜지스터(Sx)를 온(on)시켜 단위화소를 리셋시킨다. 이때 포토다이오드(PD)는 공핍되기 시작하여 전하축적(carrier charging)이 발생하고, 플로팅 확산영역은 공급전압( VDD)까지 전하축전된다. 그리고 트랜스퍼 트랜지스터(Tx)를 오프시키고 셀렉트 트랜지스터(Sx)를 온시킨 다음 리셋트랜지스터(Rx)를 오프시킨다. 이와 같은 동작 상태에서 단위화소 출력단(SO)으로부터 출력전압 V1을 읽어 버퍼에 저장시키고 난 후, 트랜스퍼 트랜지스터(Tx)를 온시켜 빛의 세기에 따라 변화된 캐패시턴스 Cp의 캐리어들을 캐패시턴스 Cf로 이동시킨 다음, 다시 출력단(Out)에서 출력전압 V2를 읽어들여 V1 - V2에 대한 아날로그 데이터를 디지털 데이터로 변경시키므로 단위화소에 대한 한 동작주기가 완료된다.

도 2는 종래 이미지 센서를 구조를 개략적으로 보이는 단면도로서, p형 반도체 기판(20) 상에 형성된 p형 에피택셜층(epitaxial layer, 21), 상기 에피택셜층(21) 내에 형성된 소자분리막(22)에 의해 분리되며 그 각각이 에피택셜층(21) 내에 형성된 포토다이오드(22), 포토다이오드(22) 상의 에피택셜층(21) 내에 형성된 채널스톱층(23), 포토다이오드(22)와 이격되어 상기 에피택셜층(21) 내에 형성된 전하전송부(24) 그리고 에피택셜층(21) 상에 형성된 게이트 전극(25)을 보이고 있다.

이미지 센서에서는 포토다이오드(022)에 입사된 광에 의해 발생된 전하가 'A'와 같은 경로를 따라 전하전송부(24)로 전송되어야 정상적인 화면으로 구현된다. 그러나, 종래 이미지 센서 구조에서는 포토다이오드(22) 이외의 영역으로 입사된 광에 의해 발생된 전하 역시 'B'와 같은 경로를 따라 전하전송부(24)로 전송되어 스미어 노이즈(smear noise) 형태로 나타나는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명은, 포토다이오드의 이외의 영역에서 발생된 전하가 전하전송부로 이동하는 것을 방지하기 위하여 전하전송부 하부에 포텐셜 웰을 구비하는 이미지 센서를 제공하는데 그 목적이 있다.

도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 보이는 회로도,

도 2는 종래 이미지 센서를 구조를 보이는 단면도,

도 3은 본 발명의 실시예에 따른 이미지 센서를 구조를 개략적으로 보이는 단면도,

*도면의 주요부분에 대한 도면 부호의 설명*

22: 포토다이오드 24: 전하전송부

100: 포텐셜 웰

상기와 같은 목적을 달성하기 위한 본 발명은, 수광영역, 상기 수광영역에서 발생된 전하를 전달받는 전하전송부를 구비하는 이미지 센서에 있어서, 상기 전하전송부 하부의 반도체층 내에 포텐셜 웰을 구비하는 이미지 센서를 제공한다.

또한 상기와 같은 목적을 달성하기 위한 본 발명은, 수광영역, 상기 수광영역에서 발생된 전하를 전달받는 전하전송부를 구비하는 이미지 센서에 있어서, 상기 전하전송부 하부의 상기 반도체층 전위가 상기 포토다이오드 하부의 반도체층전위 보다 낮은 이미지 센서를 제공한다.

본 발명은 포토다이오드와 상기 포토다이오드에서 발생된 전하를 전달받는 전하전송부를 구비하는 이미지 센서에 있어서, 상기 전하전송부 하부의 반도체층 전위를 상기 포토다이오드 하부의 반도체층 전위 보다 낮게하여 포토다이오드 이외의 영역에서 발생되어 스미어 노이즈를 발생시키는 전하들이 전하전송부로 이동되는 것을 방지하는데 그 특징이 있다.

도 4는 본 발명의 실시예에 따른 이미지 센서를 구조를 개략적으로 보이는 단면도로서, p형 반도체 기판(30) 상에 형성된 p형 에피택셜층(31), 상기 에피택셜층(31) 내에 형성된 소자분리막(32)에 의해 분리되며 그 각각이 에피택셜층(31) 내에 형성된 포토다이오드(32), 포토다이오드(32) 상의 에피택셜층(31) 내에 형성된 채널스톱층(33), 포토다이오드(32)와 이격되어 상기 에피택셜층(31) 내에 형성된 전하전송부(34) 그리고 에피택셜층(31) 상에 형성된 게이트 전극(35)을 보이고 있다.

이와 같이 상기 전하전송부(34) 하부의 상기 에피택셜층(31) 전위가 상기 포토다이오드(32) 하부의 에피택셜층(31)을 포함한 주변 에피택셜층(31)의 전위 보다 상대적으로 낮아 전하전송부(34) 하부의 에피택셜층(31) 내에 포텐셜 웰(100)을 구비하는 하게 됨으로써 포토다이오드 이외의 영역에서 발생된 전하가 경로 'C'를 타라 반도체 기판 저면으로 이동하게 된다..

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 단위 화소에서 스미어 노이즈가 발생하는 것을 근본적으로 방지할 수 있다.

Claims (6)

1. 수광영역, 상기 수광영역에서 발생된 전하를 전달받는 전하전송부를 구비하는 이미지 센서에 있어서,

   상기 전하전송부 하부의 반도체층 내에 포텐셜 웰을 구비하는 이미지 센서.
2. 수광영역, 상기 수광영역에서 발생된 전하를 전달받는 전하전송부를 구비하는 이미지 센서에 있어서,

   상기 전하전송부 하부의 상기 반도체층 전위가 상기 포토다이오드 하부의 반도체층 전위 보다 낮은 이미지 센서.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 반도체층은,

   반도체 기판 또는 상기 반도체 기판 상에 형성된 에피택셜층인 것을 특징으로 하는 이미지 센서.
4. 제 3 항에 있어서,

   상기 수광영역은 포토다이오드인 것을 특징으로 하는 이미지 센서.
5. 제 4 항에 있어서,

   제1 도전형의 반도체 기판;

   상기 반도체 기판 상에 형성된 제1 도전형의 에피택셜층;

   상기 에피택셜층 내에 형성된 포토다이오드; 및

   상기 포토다이오드와 이격되어 상기 에피택셜층 내에 형성되며, 상기 포토다이오드 하부의 상기 에피택셜층 보다 그 하부의 상기 에피택셜층의 전위가 상대적으로 낮은 전하전송부를 포함하는 것을 특징으로 하는 이미지 센서.
6. 제 5 항에 있어서,

   상기 포토다이오드 상의 상기 에피택셜층 내에 형성된 채널스톱층을 더 포함하는 것을 특징으로 하는 이미지 센서.