JP2010183040A - 固体撮像素子およびカメラシステム - Google Patents

固体撮像素子およびカメラシステム Download PDF

Info

Publication number
JP2010183040A
JP2010183040A JP2009027895A JP2009027895A JP2010183040A JP 2010183040 A JP2010183040 A JP 2010183040A JP 2009027895 A JP2009027895 A JP 2009027895A JP 2009027895 A JP2009027895 A JP 2009027895A JP 2010183040 A JP2010183040 A JP 2010183040A
Authority
JP
Japan
Prior art keywords
overflow
bpd
pixel
solid
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009027895A
Other languages
English (en)
Other versions
JP5584982B2 (ja
Inventor
Hidekazu Funatsu
英一 船津
Hirotomo Ebihara
弘知 海老原
Yoshiharu Kudo
義治 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009027895A priority Critical patent/JP5584982B2/ja
Priority to TW099101093A priority patent/TWI422021B/zh
Priority to TW102138669A priority patent/TW201407758A/zh
Priority to EP10250118A priority patent/EP2216820A3/en
Priority to RU2010103236/09A priority patent/RU2010103236A/ru
Priority to KR1020100008972A priority patent/KR20100091109A/ko
Priority to BRPI1002395-0A priority patent/BRPI1002395A2/pt
Priority to US12/698,326 priority patent/US8520105B2/en
Priority to CN2010101113920A priority patent/CN101800861B/zh
Publication of JP2010183040A publication Critical patent/JP2010183040A/ja
Priority to US13/948,850 priority patent/US9525835B2/en
Application granted granted Critical
Publication of JP5584982B2 publication Critical patent/JP5584982B2/ja
Priority to US15/364,472 priority patent/US9712765B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Abstract

【課題】感度の高い画素からのオーバーフロー電荷を吸収することのできる固体撮像素子を提供する。
【解決手段】感度の異なる複数の光電変換素子が配列された画素部１１０と、上記画素部の複数の光電変換素子からの出力信号を読み出して加算し、見かけ上一つの画素からの出力信号とする画素読み出し部１２０，１３０と、を有し、画素部１１０は、感度の高い画素からのオーバーフロー電荷を吸収する吸収部が形成されている。
【選択図】図１

Description

本発明は、ＣＭＯＳイメージセンサに代表される固体撮像素子およびカメラシステムに関するものである。
近年、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：電荷結合素子）に代わる固体撮像素子（イメージセンサ）として、ＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサが注目を集めている。
これはＣＭＯＳイメージセンサが次の課題を克服しているからである。
すなわち、ＣＣＤ画素の製造には専用プロセスを必要とし、また、その動作には複数の電源電圧が必要であり、さらに複数の周辺ＩＣを組み合わせて動作させる必要がある。
このようなＣＣＤの場合、システムが非常に複雑化するといった処々の問題を、ＣＭＯＳイメージセンサが克服しているからである。
ＣＭＯＳイメージセンサは、その製造には一般的なＣＭＯＳ型集積回路と同様の製造プロセスを用いることが可能であり、また単一電源での駆動が可能で、さらにＣＭＯＳプロセスを用いたアナログ回路や論理回路を同一チップ内に混在させることができる。
このため、ＣＭＯＳイメージセンサは、周辺ＩＣの数を減らすことができるといった、大きなメリットを複数持ち合わせている。
ＣＣＤの出力回路は、浮遊拡散層（ＦＤ：Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ)を有するＦＤアンプを用いた１チャネル（ｃｈ）出力が主流である。
これに対して、ＣＭＯＳイメージセンサは画素毎にＦＤアンプを持ち合わせており、その出力は、画素アレイの中のある一行を選択し、それらを同時に列方向へと読み出すような列並列出力型が主流である。
これは、画素内に配置されたＦＤアンプでは十分な駆動能力を得ることは難しく、したがってデータレートを下げることが必要で、並列処理が有利とされているからである。
このような、ＣＭＯＳ（イメージセンサ、以下ＣＭＯＳイメージセンサ）は、デジタルカメラやカムコーダー、監視カメラ、車載カメラなどの撮像装置において、撮像素子として広く用いられている。
ところで、高ダイナミックレンジを持つＣＭＯＳイメージセンサを実現する方法として、感度の異なる複数のＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）からの出力信号を加算し、画素からの出力信号とする技術が有用である。特にＰＤとしては、埋め込みＰＤ（Ｂｕｒｉｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ：以下ＢＰＤ）が広く用いられている。ＰＤを形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。ＢＰＤでは、ＰＤの電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減する。
ＰＤの感度は、露光時間を変えたりやＮＤフィルタを設けることで変更できる。
この方法によれば、次の利点がある。
単に大きな画素を用いるよりも高いダイナミックレンジを達成できる。
入射光量に対する出力は非線形になるが、容易に線形に戻せる。カラー画像を取得する場合、色処理がし易い。
しかしながら、感度の高いＢＰＤからのオーバーフロー電荷があると、感度の低いＢＰＤに流れ込んで正しデータを出力できなくなる。
それに対して、オーバーフロー電荷が発生しない様に露光時間を短くして、感度が高い画素が飽和しないようにすると、ダイナミックレンジは拡大しない。
本発明は、感度の高い画素からのオーバーフロー電荷を吸収することが可能で正しいデータ出力を実現でき、しかも高ダイナミックレンジ実現することが可能な固体撮像素子およびカメラシステムを提供することにある。
本発明の第１の観点の固体撮像素子は、感度の異なる複数の光電変換素子が配列された画素部と、上記画素部の複数の光電変換素子からの出力信号を読み出して加算し、見かけ上一つの画素からの出力信号とする画素読み出し部と、を有し、上記画素部は、感度の高い画素からのオーバーフロー電荷を吸収する吸収部が形成されている。
本発明の第２の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、上記固体撮像素子の出力画像信号を処理する信号処理回路と、を有し、上記固体撮像素子は、感度の異なる複数の光電変換素子が配列された画素部と、上記画素部の複数の光電変換素子からの出力信号を読み出して加算し、見かけ上一つの画素からの出力信号とする画素読み出し部と、を含み、上記画素部は、感度の高い画素からのオーバーフロー電荷を吸収する吸収部が形成されている。
本発明によれば、感度の高い画素からのオーバーフロー電荷を吸収することが可能で正しいデータ出力を実現でき、しかも高ダイナミックレンジ実現することができうる。
本発明の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。 本実施形態に係るＣＭＯＳイメージセンサの画素回路の一例を示す図である。 本第１の実施形態に係る画素回路の配置例である。 各画素からの出力の一例を示す図である。 オーバーフロー電荷が発生する様子を示す図である。 本第１の実施形態のオーバーフローパスの説明図である。 本第１の実施形態のオーバーフローパスの説明図であって、図６（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。 本第１の実施形態のオーバーフローパスの説明図であって、図６（Ｂ）に示したＹ−Ｙ’線の位置におけるポテンシャルを示す図である。 本第１の実施形態に係るタイミングチャートであって、露光時間によって各ＢＰＤの感度を変える場合の例を示すタイミングチャートである。 本第１の実施形態に係るタイミングチャートであって、ＮＤフィルタなどを設けることによって各ＢＰＤの感度を変える場合の例を示すタイミングチャートである。 本第２の実施形態のオーバーフローパスの説明図である。 本第２の実施形態のオーバーフローパスの説明図であって、図１１（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。 本第２の実施形態のオーバーフローパスの説明図であって、図１１（Ｂ）に示したＹ−Ｙ’線の位置におけるポテンシャルを示す図である。 本第３の実施形態のオーバーフローパスの説明図である。 本第３の実施形態のオーバーフローパスの説明図であって、図１４（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。 本第３の実施形態のオーバーフローパスの説明図であって、図１４（Ｂ）に示したＹ−Ｙ’線の位置におけるポテンシャルを示す図である。 本第３の実施形態に係るタイミングチャートであって、露光時間によって各ＢＰＤの感度を変える場合の例を示すタイミングチャートである。 本第４の実施形態に係るタイミングチャートであって、ＮＤフィルタなどを設けることによって各ＢＰＤの感度を変える場合の例を示すタイミングチャートである。 本第４の実施形態に係る画素回路の配置例であって、感度の異なる４つのＢＰＤを一つの画素で共有する場合の一例を示す図である。 本第４の実施形態に係るタイミングチャートの一例を示す図である。 本第５の実施形態のオーバーフローパスの説明図である。 本第５の実施形態のオーバーフローパスの説明図であって、図２１（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。 本第６の実施形態に係る画素回路の配置例を示す図である。 本第６の実施形態のオーバーフローパスの説明図である。 本第６の実施形態のオーバーフローパスの説明図であって、図２４（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。 本第７の実施形態に係るＣＭＯＳイメージセンサの画素回路の一例を示す図である。 本第７の実施形態に係る画素回路の配置例を示す図である。 本第７の実施形態のオーバーフローパスの説明図である。 本第７の実施形態のオーバーフローパスの説明図であって、図２７（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。 本実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。 本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
以下、本発明の実施の形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．第４の実施形態
５．第５の実施形態
６．第６の実施形態
７．第７の実施形態
８．第８の実施形態
９．第９の実施形態
＜１．第１の実施形態＞
図１は、本発明の実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）の構成例を示す図である。
本ＣＭＯＳイメージセンサ１００は、画素アレイ部１１０、画素駆動部としての行選択回路（Ｖｄｅｃ）１２０、およびカラム読み出し回路（ＡＦＥ）１３０を有する。
画素アレイ部１１０は、複数の画素回路１１０ＡがＭ行×Ｎ列の２次元状（マトリクス状）に配列されている。
画素アレイ部１１０に配線されているリセット制御線ＬＲＳＴ、転送制御線ＬＴＲＧ、および選択制御線ＬＳＥＬが一組として画素配列の各行単位で配線されている。
これらのリセット制御線ＬＲＳＴ、転送制御線ＬＴＲＧ、および選択制御線ＬＳＥＬは、行選択回路１２０により駆動される。
行選択回路１２０は、画素アレイ部１１０の中の任意の行に配置された画素の動作を制御する。行選択回路１２０は、制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＲＧを通して画素を制御する。
図２は、本実施形態に係るＣＭＯＳイメージセンサの画素回路の一例を示す図である。
この画素回路１１０Ａは、光電変換するため４つのＢＰＤ（Ｂｕｒｉｅｄ ＰｈｏｔｏＤｉｏｄｅ：埋め込みフォトダイオード）１１１ａ〜１１１ｄを有する。
そして、画素回路１１０Ａは、この１個のＢＰＤに対してそれぞれ１つずつ設けられた転送トランジスタ（ＴＧ）１１２ａ〜１１２ｄを有する。画素回路１１０Ａに各一つずつ設けられたリセットトランジスタ１１３、増幅トランジスタ１１４、および選択トランジスタ１１５を能動素子として有する。
このように、画素回路１１０Ａは、４つのＢＰＤでリセットトランジスタ１１３、増幅トランジスタ１１４、選択トランジスタ１１５を共有する共有画素回路として形成される。
画素回路１１０ＡがＭ行×Ｎ列の２次元状に配置されている場合、制御線ＬＲＳＴおよびＬＳＥＬの各制御線はそれぞれＭ本ずつ設けられ、制御線ＬＴＲは４Ｍ本設けられる。
ＢＰＤ１１１ａ〜１１１ｄは、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
ＢＰＤ１１１ａ〜１１１ｄは、それぞれ転送トランジスタ１１２ａ〜１１２ｄを介してフローティングディフュージョンＦＤと接続されている。
転送トランジスタ１１２ａ〜１１２ｄのゲートには転送制御線ＬＴＲＧａ〜ＬＴＲＧｄが接続されている。
転送トランジスタ１１２ａ〜１１２ｄは、転送制御線ＬＴＲＧａ〜ＬＴＲＧｄの電位に応じてＢＰＤ１１１ａ〜１１１ｄで光電変換された電子をフローティングディフュージョンＦＤに転送する。
リセットトランジスタ１１３は、電源ラインＬＶＤＤとフローティングディフュージョンＦＤとの間に接続されている。
リセットトランジスタ１１３は、リセット制御線ＬＲＳＴに印加される電位に従ってフローティングディフュージョンＦＤの電位を電源ラインＬＶＤＤの電位ＶＤＤにリセットする。
フローティングディフュージョンＦＤには、増幅トランジスタ１１４のゲートが接続されている。
増幅トランジスタ１１４は、選択トランジスタ１１５を介して信号線ＬＶＳＬに接続されている。
選択制御線ＬＳＥＬに従って選択トランジスタＳＥＬがオンすると、増幅トランジスタ１１４はフローティングディフュージョンＦＤの電位に応じた信号を信号線ＬＶＳＬに出カする。
信号線ＬＶＳＬを通じて、各画素から出力された電圧は、読み出し回路（ＡＦＥ）１３０に出カされる。
読み出し回路１３０は、信号線ＬＶＳＬに出力されたアナログ信号をＡＤ変換して出力する。
以下、ＢＰＤに蓄積する電荷が電子である場合について説明するが、本発明は電荷がホールである場合にも有効である。その場合には、Ｐ型半導体とＮ型半導体を入れ替えれば良い。
図３は、本実施形態に係る画素回路の配置例である。
図３の例では、各画素ではＢＰＤ１１１ａ〜１１１ｄが２ｘ２の正方に配置されている。そして、４つのＢＰＤ１１１ａ〜１１１ｄの中央にフローティングディフュージョンＦＤが配置されている。
読み出し回路１３０は、各列毎に設けられたＡＤコンバータ（ＡＤＣ）を備える。
ＢＰＤ１１１ａ〜ＢＰＤ１１１ｄの感度ａ〜ｄはそれぞれ異なる。ＢＰＤ１１１ａ〜１１１ｄの感度を変える方法としては、ＮＤフィルタを設けて入射光量を変える方法や露光時間を変える方法がある。
これらＢＰＤ１１１ａ〜ＢＰＤ１１１ｄで検出された信号は各列のＡＤＣで加算して出力される。
図４は、各画素からの出力の一例を示す図である。
図４において、横軸が入射光量を、縦軸が出力信号をそれぞれ示している。
図４は、各ＢＰＤ１１１ａ〜１１１ｄから信号を読み出す際のＡＤＣの分解を１０ビットとし、ＢＰＤ１１１ａ〜１１１ｄの感度比をａ：ｂ：ｃ：ｄ＝８：４：２：１とした場合について示している。
センサーのダイナミックレンジは、読み取ることができる光量の最大値と最小値で決まる。
第１の実施形態の構成によれば、読み取り可能な光量の最小値はほぼそのままで、最大値は８倍に大きくなる。それによってダイナミックレンジを拡大することができる。
しかしながら、感度の異なる複数のＢＰＤ１１１ａ〜１１１ｄで検出した信号を加算する方法では、光量が多くなると感度の高いＢＰＤが飽和してオーバーフロー電荷が発生してしまうという問題があった。
たとえば、図４において光量が１ｘ〜２ｘの範囲では、図５に示すようにＢＰＤ１１１ａでオーバーフロー電荷が発生する。
このオーバーフロー電荷を吸収しないと周辺の画素に漏れこみ、正しい出力値を得ることができない。
それに対して、本第１の実施形態では、吸収部として、ＢＰＤ１１１からフローティングディフュージョンＦＤへのオーバーフローパスＯＦＰを設け、ＢＰＤで発生したオーバーフロー電荷をフローティングディフュージョンＦＤに排出する。
ＢＰＤ１１１のオーバーフロー電荷を吸収するオーバーフローパス等により吸収部が形成される。
図６（Ａ）および（Ｂ）は、本第１の実施形態のオーバーフローパスの説明図である。
図６（Ａ）は本第１の実施形態に係る画素の上面図を、図６（Ｂ）は図６（Ａ）に示したＸ−Ｘ’の位置におけるＢＰＤ１１１、転送トランジスタ（ＴＧ）１１２、ＦＤの断面図をそれぞれ示している。
また、図７は、本第１の実施形態のオーバーフローパスの説明図であって、図６（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。
図８（Ａ）および（Ｂ）は、本第１の実施形態のオーバーフローパスの説明図であって、図６（Ｂ）に示したＹ−Ｙ’線の位置におけるポテンシャルを示す図である。
図８は、転送トランジスタ（ＴＧ）１１２の転送ゲート下におけるポテンシャルである。
本第１の実施形態では、ＢＰＤ１１１で発生したオーバーフロー電荷は転送トランジスタ（ＴＧ）１１２に設けられたオーバーフローパスを通してフローティングディフュージョンＦＤに排出される。
フローティングディフュージョンＦＤには正電位（たとえば電源電圧）が供給されていて、オーバーフロー電荷はフローティングディフュージョンＦＤから排出される。
オーバーフローパスを転送トランジスタ（ＴＧ）１１２に設けることで面積の増加なしにオーバーフロー電荷を排出できる。
ところで、転送トランジスタのゲート（転送ゲート）のゲートｐｏｌｙ−ＳｉをＮ型にドープする場合、オフ時には転送制御線ＬＴＲＧに負電位（たとえば１Ｖ）を印加する、もしくは転送ゲートのゲートｐｏｌｙ−ＳｉをＰ型として０Ｖを印加することが望ましい。
トランジスタ界面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷が発生する。
よって、トランジスタ界面にオーバーフローパスがあると、表面準位から発生した電荷がＢＰＤに流れ込んでしまい正しいデータが読み出せなくなる。
それに対して、転送ゲートに負電圧を印加する（もしくはゲートｐｏｌｙ−ＳｉをＰ型にする）と、図８（Ａ），（Ｂ）に示すように、転送ゲートのトランジスタ界面のポテンシャルが高くなり、ホールが蓄積する。
これにより、トランジスタ界面での電荷の発生を抑制することができる。
しかしながら、トランジスタ界面のポテンシャルを高くすると、トランジスタ界面をオーバーフローパスとすることはできなくなる。
そこで、本第１の実施形態のオーバーフローパスは、図６（Ｂ）および図８に示すように、転送トランジスタＴＧのトランジスタ界面（Ｓｉ−ＳｉＯ２界面）よりも深い位置に設ける。
たとえば、ＢＰＤの深さが２〜４μｍ、フローティングディフュージョンＦＤの深さが０．４μｍ程度である場合、０．２〜０．５μｍ程度の深さにオーバーフローパスＯＦＰを形成する。
そうすることで、表面準位に依るノイズの混入を防ぐことができる。
また、チャネル（たとえば２００〜３００ｎｍ）からも十分に離れているので電荷の転送にも影響しない。オーバーフローパスＯＦＰは、シリコンをＮ型半導体にする不純物、たとえばＡｓを微量に注入することで形成することができる。
図７は、Ｘ−Ｘ’断面での横方向、深さ方向の位置における電子のポテンシャルを示している。
本第１の実施形態のオーバーフローパスは、周辺部に比べて局所的に電子のポテンシャルが低くなるように作られている。
こうすることで、ＢＰＤに蓄積されている電荷が一定量を超えると、越えた分はオーバーフローパスを通してＦＤに排出される。
図９（Ａ）〜（Ｆ）および図１０（Ａ）〜（Ｆ）は、本第１の実施形態に係るタイミングチャートである。
図９（Ａ）〜（Ｆ）は露光時間によってＢＰＤ１１１ａ〜１１１ｄの感度ａ〜ｄを変える場合の例である。
各ＢＰＤ１１１ａ〜１１１ｄの感度比は露光時間で決まり、ａ：ｂ：ｃ：ｄ＝Ｔａ：Ｔｂ：Ｔｃ：Ｔｄとなる。
一方、図１０（Ａ）〜（Ｆ）はＮＤフィルタなどを設けることによってＢＰＤ１１１ａ〜１１１ｄの感度ａ〜ｄを変える場合の例である。
この場合、各ＢＰＤの露光時間は全て等しくＴとしている。
露光期間中には、リセット制御線ＬＲＳＴをハイレベル（Ｈ）とし、リセットトランジスタ１１３をオンすることで、フローティングディフュージョンＦＤに電源電位ＶＤＤを供給する。
ＢＰＤ１１１から電荷を読み出す際には、リセットトランジスタ１１３をオフしてフローティングディフュージョンＦＤを電源ラインＬＶＤＤから切り離す必要がある。
そのため、適切な順序で読み出しを行なわないと、ＢＰＤ１１１からフローティングディフュージョンＦＤに転送された電荷に、オーバーフローパスＯＦＰを通してフローティングディフュージョンＦＤに排出されたオーバーフロー電荷ＯＦＣが混入されてしまう。
そこで，本第１の実施形態では感度の高いＢＰＤから順に読み出しを行う。
たとえば、感度の大きさがａ＞ｂ＞ｃ＞ｄの関係を満足する場合、感度の高い順にＢＰＤ１１１ａ、ＢＰＤ１１１ｂ、ＢＰＤ１１１ｃ、ＢＰＤ１１１ｄの順番で信号を読み出す。
そうすることで、ＢＰＤ１１１から転送した電荷にオーバーフロー電荷ＯＦＣが混入しても、ＡＤＣからは正しい出力値を得ることができる。
たとえば、光量に対する出力値が図４に示した特性である場合、２ｘ〜４ｘの光量が入射している条件ではＢＰＤ１１１ａおよびＢＰＤ１１１ｂでオーバーフロー電荷ＯＦＣが発生する可能性がある。
しかし、ＢＰＤ１１１ｃおよびＢＰＤ１１１ｄは飽和しておらず、オーバーフロー電荷は発生しない。
この条件で最初にＢＰＤ１１１ａから電荷を読み出すとフローティングディフュージョンＦＤにＢＰＤ１１１ｂからのオーバーフロー電荷ＯＦＣが混入するが、ＢＰＤ１１１ａの出力は飽和していてＡＤＣで読み取る値は１０２４で変わらない。
次に、ＢＰＤ１１１ｂから信号を読み出す時には、ＢＰＤ１１１ａの電荷はすでに読み出されていて、ＢＰＤ１１１ａは飽和しておらず、オーバーフロー電荷ＯＦＣの混入は起こらない。
同様に、ＢＰＤ１１１ｃおよびＢＰＤ１１１ｄの電荷を読み出す場合にも飽和しているＢＰＤはないので、オーバーフロー電荷ＯＦＣは混入しない。
よってＡＤＣからの出力値はオーバーフロー電荷の影響を受けず、正しい出力値を得ることができる。
以上のように、本第１の実施形態によれば、感度の異なる複数のＢＰＤからの出力を加算してダイナミックレンジを拡大するＣＭＯＳイメージセンサにおいて、次の効果を得ることができる。
本第１の実施形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を電源に排出することで、正しい出力値を得ることができる。
また、オーバーフローパスＯＦＰとして転送トランジスタ１１２およびフローティングディフュージョンＦＤを用いることで、面積の増大なしに適切にオーバーフロー電荷を処理できる。
さらに、オーバーフローパスＯＦＰをトランジスタ界面から離すことで表面準位に依るノイズの混入を防ぐことができる。
また、感度の高いＢＰＤから順に信号を読み出すことで、フローティングディフュージョンＦＤでのオーバーフロー電荷の混入を防止し、正しい出力値を得ることができる。
以上では、光電変換するための素子としてＢＰＤ（埋め込みＰＤ）を用いた場合について説明したが、埋め込みでないＰＤを用いる場合にも有効である。
以上では、各ＢＰＤからの信号をＡＤＣで読み出した後に加算する場合について説明した。この他、転送トランジスタおよびフローティングディフュージョンＦＤでオーバーフロー電荷ＯＦＣを処理する方法は、各ＢＰＤからの信号をフローティングディフュージョンＦＤに同時に読み出して加算する場合にも有効である。
＜２．第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
本第２の実施形態に係るＣＭＯＳイメージセンサの全体構成は、第１の実施形態と同様、図１の構成をとることができる。
本第２の実施形態に係る画素回路の構成は、第１の実施形態と同様、図２の構成をとることができる。
本第２の実施形態に係る画素回路の配置は、第１の実施形態と同様、図３の構成をとることができる。
本第２の実施形態に係るＢＰＤ１１１ａ〜１１１ｄの感度ａ〜ｄは、第１の実施形態と同様、それぞれ異なる。
本第２の実施形態に係る画素からの出力信号およびダイナミックレンジは、図４に示すように、第１の実施形態と同様である。
本第２の実施形態においても、図５に示すように感度の高いＢＰＤ１１１からオーバーフロー電荷が発生する。
図１１（Ａ）および（Ｂ）は、本第２の実施形態のオーバーフローパスの説明図である。
図１１（Ａ）は本第２の実施形態に係る画素の上面図を、図１１（Ｂ）は図１１（Ａ）に示したＸ−Ｘ’の位置におけるＢＰＤ１１１、転送トランジスタ（ＴＧ）１１２、ＦＤの断面図をそれぞれ示している。
また、図１２は、本第２の実施形態のオーバーフローパスの説明図であって、図１１（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。
図１３（Ａ）および（Ｂ）は、本第２の実施形態のオーバーフローパスの説明図であって、図１１（Ｂ）に示したＹ−Ｙ’線の位置におけるポテンシャルを示す図である。
図１１は、転送トランジスタ（ＴＧ）１１２の転送ゲート下におけるポテンシャルである。
本第２の実施形態においても、ＢＰＤで発生したオーバーフロー電荷ＯＦＣは転送トランジスタ１１２である転送ゲートに形成されたオーバーフローパスＯＦＰを通してフローティングディフュージョンＦＤに排出する。
フローティングディフュージョンＦＤには正電位（たとえば電源電圧）が供給されていて、オーバーフロー電荷はフローティングディフュージョンＦＤから排出される。
オーバーフローパスＯＦＰを転送トランジスタ１１２に設けることで面積の増加なしにオーバーフロー電荷を排出できる。
第２の実施形態においても、第１の実施形態と同様、転送ゲートのゲートｐｏｌｙ−ＳｉをＮ型にドープする場合、オフ時には転送制御線ＬＴＲＧに負電位（たとえば−１Ｖ）を印加する。もしくは転送ゲートのゲートｐｏｌｙ−ＳｉをＰ型として０Ｖを印加することが望ましい。
トランジスタ界面のポテンシャルを高くすると、トランジスタ界面をオーバーフローパスＯＦＰとすることはできなくなる。
そこで、本第２の実施形態ではオーバーフローパスＯＦＰを、図１１（Ａ）および（Ｂ）に示すように、転送トランジスタ（ＴＧ）１１２のトランジスタ界面（Ｓｉ−ＳｉＯ２界面）よりも少し深い位置に作る。
たとえば、ＢＰＤ１１１の深さが２〜４μｍ、フローティングディフュージョンＦＤの深さが０．４μｍ程度である場合、５０〜１００ｎｍ程度の深さにオーバーフローパスＯＦＰを形成する。
深さとしては、プロセスによって深さは変わるが、概ねＢＰＤ表面のＰＤ接合よりも若干深い位置が望ましい。
そうすることで、表面準位に依るノイズの混入を防ぐことができる。
また、転送トランジスタ１１１（転送ゲート）をオンして電荷を転送する際には転送効率を向上することができる。オーバーフローパスＯＦＰはシリコンをＮ型半導体にする不純物、たとえばＡｓを微量に注入することで形成することができる。
図１２はＸ−Ｘ’断面での横方向、深さ方向の位置におけるポテンシャルを示している。
本第２の実施形態のオーバーフローパスＯＦＰは、周辺部に比べて局所的に電子のポテンシャルが低くなるように作られている。
こうすることで、ＢＰＤ１１１に蓄積されている電荷が一定量を超えると、越えた分はオーバーフローパスＯＦＰを通してフローティングディフュージョンＦＤに排出される。
本第２の実施形態に係るタイミングチャートは、図９および図１０の（Ａ）〜（Ｆ）に示す通り、第１の実施形態と同様である。
以上のように、本第２の実施形態によれば、感度の異なる複数のＢＰＤからの出力を加算してダイナミックレンジを拡大するＣＭＯＳイメージセンサにおいて、次の効果を得ることができる。
本第２の実施形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷ＯＦＣを電源に排出することで、正しい出力値を得ることができる。
また、オーバーフローパスＯＦＰとして転送トランジスタ１１１およびフローティングディフュージョンＦＤを用いることで、面積の増大なしに適切にオーバーフロー電荷ＯＦＣを処理できる。
さらに、オーバーフローパスＯＦＰをトランジスタ界面から離すことで表面準位によるノイズの混入を防ぐことができる。
また、感度の高いＢＰＤから順に信号を読み出すことで、フローティングディフュージョンＦＤでのオーバーフロー電荷ＯＦＣの混入を防止し、正しい出力値を得ることができる。
以上では、光電変換するための素子としてＢＰＤ（埋め込みＰＤ）を用いた場合について説明したが、埋め込みでないＰＤを用いる場合にも有効である。
以上では、各ＢＰＤからの信号をＡＤＣで読み出した後に加算する場合について説明した。
ただし、転送トランジスタ（ＴＧ）１１１およびフローティングディフュージョンＦＤでオーバーフロー電荷を処理する方法は、各ＢＰＤからの信号をフローティングディフュージョンＦＤに同時に読み出して加算する場合にも有効である。
＜３．第３の実施形態＞
次に、本発明の第３の実施形態について説明する。
本第３の実施形態に係るＣＭＯＳイメージセンサの全体構成は、第１の実施形態と同様、図１の構成をとることができる。
本第３の実施形態に係る画素回路の構成は、第１の実施形態と同様、図２の構成をとることができる。
本第３の実施形態に係る画素回路の配置は、第１の実施形態と同様、図３の構成をとることができる。
本第３の実施形態に係るＢＰＤ１１１ａ〜１１１ｄの感度ａ〜ｄは、第１の実施形態と同様、それぞれ異なる。
本第３の実施形態に係る画素からの出力信号およびダイナミックレンジは、図４に示す様に、第１の実施形態と同様である。
図１４（Ａ）および（Ｂ）は、本第３の実施形態のオーバーフローパスの説明図である。
図１４（Ａ）は本第３の実施形態に係る画素の上面図を、図１４（Ｂ）は図１４（Ａ）に示したＸ−Ｘ’の位置におけるＢＰＤ１１１、転送トランジスタ（ＴＧ）１１２、ＦＤの断面図をそれぞれ示している。
また、図１５は、本第２の実施形態のオーバーフローパスの説明図であって、図１４（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。
図１６（Ａ）および（Ｂ）は、本第２の実施形態のオーバーフローパスの説明図であって、図１４（Ｂ）に示したＹ−Ｙ’線の位置におけるポテンシャルを示す図である。
図１６は、転送トランジスタ（ＴＧ）１１２の転送ゲート下におけるポテンシャルである。
本第３の実施形態においては、図１４〜図１６に示すように、転送トランジスタ１１２のトランジスタ界面をオーバーフローパスＯＦＰとしてオーバーフロー電荷ＯＦＣをフローティングディフュージョンＦＤに排出する。
具体的には、転送トランジスタのチャネルのポテンシャルを低くする。
そうすることで、ＢＰＤ１１１に蓄積されている電荷が一定を超えると、越えた分の電荷が転送トランジスタ（ＴＧ）１１２のチャネルを通してフローティングディフュージョンＦＤに排出される。
しかしながら、トランジスタ界面をオーバーフローパスＯＦＰとすると、表面準位で発生した電荷がＢＰＤに混入してしまう。
表面準位での電荷の発生は、トランジスタ界面の欠陥準位を水素Ｈや重水素Ｄなどで終端することによって大幅に抑制できることが知られている。
しかしながら、終端処理が不十分であったり、終端したＨまたはＤが脱落してしまうなどによって欠陥準位が残ってしまう。その結果、幾つかのＢＰＤには表面準位で発生したノイズが混入してしまう。
そこで、本第３の実施形態では、図１４（Ｂ）および図１６に示すように、ＢＰＤ１１１を転送ゲートの下まで伸ばして、ＢＰＤ１１１からチャネルに向かって縦方向にオーバーフローパスＯＦＰを設ける。
さらに、ＢＰＤ１１１とトランジスタ界面の間のポテンシャルが、オーバーフローパスＯＦＰの中で最も高くなるようにする。
このように、トランジスタ界面とＢＰＤの間に障壁を設けることで、トランジスタ界面で発生した電荷がＢＰＤに混入することを抑制する。
ＢＰＤ１１１とトランジスタ界面の間の障壁は、トランジスタ界面の近くに設けられている。転送制御線ＬＴＲＧに正電位を印加すると、障壁のポテンシャルも大きく変化する。それによって転送時には障害にならない。また、飽和していないＢＰＤ１１１に対しては、転送制御線ＬＴＲＧに負電位を印加することで、トランジスタ界面での電荷の発生を防ぐことができる。
本第３の実施形態では、図１４〜図１６に示すように、感度の高い飽和するＢＰＤ１１１に接続された転送トランジスタ（ＴＧ）１１２のゲートには正電位もしくは接地電位（たとえば０Ｖ）を印加してオーバーフローパスＯＦＰをオンする。そして、感度の低いＢＰＤ１１１に接続された転送トランジスタ１１２のゲートには負電位（たとえば１Ｖ）を印加して表面準位からの電子の発生を抑制する。
こうすることで、表面準位からのノイズは、感度の高いＢＰＤには混入する可能性があるが、感度の低いＢＰＤにはほとんど混入しない。
そのため、感度の高いＢＰＤに表面準位からのノイズが混入しているか否かは、感度の高いＢＰＤと感度の低いＢＰＤの出力を比較することで判別できる。
たとえば、ＢＰＤ１１１ａとＢＰＤ１１１ｂの感度比ａ：ｂ＝２：１で、ＢＰＤ１１１ａ、ＢＰＤ１１１ｂから読み出した信号をそれぞれＳａ、Ｓｂとする。すると、ＢＰＤ１１１ａとＢＰＤ１１１ｂへの入射光が全く同じ場合、ＳａとＳｂの関係はノイズを考慮して、おおよそ次のようになる。
［数１］
２（Ｓｂ−Ｓｂ１／２−１）＜Ｓａ＜２（Ｓｂ＋Ｓｂ１／２＋１）・・・式（１）
よって、Ｓａ＞２（Ｓｂ＋Ｓｂ１／２＋１）となる場合には表面準位からの電荷の混入があると判定して、出力値を補正することができる。
実際には、各ＢＰＤへの入射光量が完全に等しくはならないことや、感度のばらつき、被写体や撮像素子自体が動くことによる光量の変化などにより、式（１）からはずれる可能性があるので、いくらかのマージンを持たせることが望ましい。
たとえば、２０％程度のマージンを持たせる場合には、Ｓａの出力値がＳｂの出力値に対して、Ｓａ＞２．４（Ｓｂ＋Ｓｂ１／２＋１）となる場合には、Ｓａの出力値を補正する。
図１７（Ａ）〜（Ｆ）および図１８（Ａ）〜（Ｆ）は、本第３の実施形態に係るタイミングチャートの一例を示す図である。
図１７（Ａ）〜（Ｆ）は、露光時間によってＢＰＤ１１１ａ〜１１１ｂの感度ａ〜ｄを変える場合の例である。
各ＢＰＤの感度比は露光時間で決まり、ａ：ｂ：ｃ：ｄ＝Ｔａ：Ｔｂ：Ｔｃ：Ｔｄとなる。
一方、図１８（Ａ）〜（Ｆ）はＮＤフィルタなどを設けることによってＢＰＤ１１１ａ〜１１１ｄの感度ａ〜ｄを変える場合の例である。
各ＢＰＤの露光時間は全て等しくＴとしている。
図１７および図１８では、各ＢＰＤ１１１ａ〜１１１ｄの感度の大きさが、ａ＞ｂ＞ｃ＞ｄとした場合について示している。
ＢＰＤ１１１ａ、ＢＰＤ１１１ｂ、ＢＰＤ１１１ｃでは、リセット後にＴＲＧトランジスタのゲート電圧をオーバーフローパスＯＦＰがオンする程度に引き上げている。
それに対して、ＢＰＤ１１１ｄではリセット後にも転送トランジスタ（ＴＧ）１１２のゲートへの印加電圧が低く保たれ、表面準位からのノイズがＢＰＤ１１１ｄに混入しないようにしている。
読み出し期間では、全ての転送トランジスタ１１２ａ〜１１２ｄ（ＴＲＧａ〜ＴＲＧｄ）のゲートへの印加電圧を低くして、オーバーフローパスＯＦＰをオフする。
それによって、読み出し期間中に、フローティングディフュージョンＦＤにオーバーフロー電荷が混入することを防止する。
露光期間中には、リセット制御線ＬＲＳＴをハイレベル（Ｈ）とし、リセットトランジスタ１１３をオンすることで、フローティングディフュージョンＦＤに電源電位ＶＤＤを供給している。
図１７および図１８の例では、各ＢＰＤ１１１ａ〜１１１ｄのリセット前にも、各転送トランジスタ１１２ａ〜１１２ｄのオーバーフローパスＯＦＰをオンして、オーバーフロー電荷ＯＦＣをフローティングディフュージョンＦＤに排出している。
これは各ＢＰＤ１１１ａ〜１１１ｄがリセット前に飽和していた場合に、オーバーフロー電荷ＯＦＣがリセット後のＢＰＤに混入することを防止する。
たとえば、ＢＰＤ１１１ｂが飽和している場合、ＢＰＤ１１１ｂで発生したオーバーフロー電荷を吸収しないと、ＢＰＤ１１１ａのリセットからＢＰＤ１１１ｂのリセットまでの期間にＢＰＤ１１１ａに混入してしまう。
図１７および図１８に示すように、各ＢＰＤ１１１ａ〜１１１ｄのリセット前の期間にオーバーフローパスＯＦＰをオンしておくことで、オーバーフロー電荷ＯＦＣの混入を防ぐことができる。
以上のように、本第３の実施形態によれば、感度の異なる複数のＢＰＤからの出力を加算してダイナミックレンジを拡大するＣＭＯＳイメージセンサにおいて、次に効果を得ることができる。
本第３の実施形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を電源に排出することで、正しい出力値を得ることができる。
また、オーバーフローパスＯＦＰとして転送トランジスタ１１２およびフローティングディフュージョンＦＤを用いることで、面積の増大なしに適切にオーバーフロー電荷ＯＦＣを処理できる。
さらに感度の低いＢＰＤに接続された転送トランジスタ（ＴＧ）のゲートには低電圧を印加することで、トランジスタ界面の表面準位からのノイズがＢＰＤへの混入を防止し、正しい出力値を得ることができる。
さらに感度の高いＢＰＤに表面準位からノイズが混入しても、感度の低いＢＰＤから読み出した出力値を用いて補正することで正しい出力を得ることができる。
＜４．第４の実施形態＞
次に、本発明の第４の実施形態について説明する。
本第４の実施形態に係るＣＭＯＳイメージセンサの全体構成は、第１〜第３の実施形態と同様、図１の構成をとることができる。
本第４の実施形態に係る画素回路の構成は、第１〜第３の実施形態と同様、図２の構成をとることができる。
本第４の実施形態に係るＢＰＤ１１１ａ〜１１１ｄの感度ａ〜ｄは、第１の実施形態と同様、それぞれ異なる。
本第４の実施形態に係る画素からの出力信号およびダイナミックレンジは、図４に示すように、第１の実施形態と同様である。
本第４の実施形態においても、図５に示すように感度の高いＢＰＤからオーバーフロー電荷が発生する。
本第４の実施形態のオーバーフローパスは第３の実施形態と同様であり、図１４〜図１６に示すように、転送トランジスタ１１２のトランジスタ界面をオーバーフローパスとしてオーバーフロー電荷をフローティングディフュージョンＦＤに排出する。
また、感度の低いＢＰＤからの出力で感度が高いＢＰＤからの出力を補正できる点も第３の実施形態と同様である。
本第４の実施形態に係る画素回路は、感度の高いＢＰＤと感度の低いＢＰＤが隣接して配置される。
図１９は、第４の実施形態に係る画素回路の配置例であって、感度の異なる４つのＢＰＤ１１１ａ〜１１１ｄを一つの画素で共有する場合の一例を示す図である。
図１９は、各ＢＰＤ１１１ａ〜１１１ｄの感度の大きさが、ａ＞ｂ＞ｃ＞ｄである場合について示している。
この場合、最も感度の高いＢＰＤ１１１ａは上下左右で、ＢＰＤ１１１ｃ、ＢＰＤ１１１ｄのみと接していて、ＢＰＤ１１１ａおよびＢＰＤ１１１ｂとは接していない。
このような構成とすることで、ＢＰＤ１１１ａもしくはＢＰＤ１１１ｂで発生したオーバーフロー電荷の大部分は隣接するＢＰＤ１１１ｃもしくはＢＰＤ１１１ｄに流れ、ＢＰＤ１１１ａ、およびＢＰＤ１１１ｂにはほとんど流れない。
図２０（Ａ）〜（Ｆ）は、本第４の実施形態に係るタイミングチャートの一例を示す図である
第４の実施形態では、露光時間によってＢＰＤ１１１ａ〜１１１ｄの感度ａ〜ｄを変える。各ＢＰＤの感度比は露光時間で決まり、ａ：ｂ：ｃ：ｄ＝Ｔａ：Ｔｂ：Ｔｃ：Ｔｄとなる。
ＢＰＤ１１１ａ、ＢＰＤ１１１ｂ、ＢＰＤ１１１ｃでは、ＢＰＤ１１１ｃのリセット後に転送トランジスタ１１２のゲート電圧をオーバーフローパスＯＦＰがオンする程度に引き上げている。
ＢＰＤ１１１ａがリセットされてからＢＰＤ１１１ｃがリセットまでの期間にはＢＰＤ１１１ａの転送ゲートには負電位（たとえば１Ｖ）が印加されている。
また、ＢＰＤ１１１ｂがリセットされてからＢＰＤ１１１ｃがリセットされるまでの期間では、ＢＰＤ１１１ｂの転送ゲートに負電位が印加されている。
そうすることで、トランジスタ界面から電荷が発生する期間を短くし、ＢＰＤへの電荷の混入を抑制している。
ＢＰＤ１１１ａおよびＢＰＤ１１１ｂの転送ゲートに負電圧を印加している期間はオーバーフローパスを閉じているので、オーバーフロー電荷が隣接するＢＰＤ１１１ｃおよびＢＰＤ１１１ｄに流れ込んでしまう。
ただし、ＢＰＤ１１１ａおよびＢＰＤ１１１ｂの転送ゲートに負電位を印加する期間は、ＢＰＤ１１１ｃおよびＢＰＤ１１１ｄのリセットを行う前である。
仮に、ＢＰＤ１１１ｃおよびＢＰＤ１１１ｄにはオーバーフロー電荷が流れ込んでも、リセットで全て電源にはき捨てられ、取り出したい信号の電荷には混入しない。
同時に、ＢＰＤ１１１ｃおよびＢＰＤ１１１ｄの転送ゲートは、ＢＰＤ１１１ｃおよびＢＰＤ１１１ｄがリセットされる前の期間には、正電位もしくは接地電位（０Ｖ）が印加され、オーバーフローパスを開いている。
これにより、ＢＰＤ１１１ｃおよびＢＰＤ１１１ｄが飽和していたとしても、オーバーフロー電荷はフローティングディフュージョンＦＤを介して電源に排出される。
以上のように、第４の実施形態の画素回路の配置、および駆動方法によれば、第３の実施形態の効果に加えて、トランジスタ界面で発生した電荷の感度の高いＢＰＤへの混入を低減せしめ、正しい出力値を得ることができる。
＜５．第５の実施形態＞
次に、本発明の第５の実施形態について説明する。
本第５の実施形態に係るＣＭＯＳイメージセンサの全体構成は、第１の実施形態と同様、図１の構成をとることができる。
本第５の実施形態に係る画素回路の構成は、第１の実施形態と同様、図２の構成をとることができる。
本第５の実施形態に係る画素回路の配置は、第１の実施形態と同様、図３の構成をとることができる。
本第５の実施形態に係るＢＰＤ１１１ａ〜１１１ｄの感度ａ〜ｄは、第１の実施形態と同様、それぞれ異なる。
本第５の実施形態に係る画素からの出力信号およびダイナミックレンジは、図４に示す様に、第１の実施形態と同様である。
本第５の実施形態においては、ＢＰＤ１１１で発生したオーバーフロー電荷を縦型オーバーフロードレイン（ＶＯＤ）により吸収する。
図２１（Ａ）および（Ｂ）は、本第５の実施形態のオーバーフローパスの説明図である。
図２１（Ａ）は本第５の実施形態に係る画素の上面図を、図２１（Ｂ）は図２１（Ａ）に示したＸ−Ｘ’の位置におけるＢＰＤ１１１、転送トランジスタ（ＴＧ）１１２、ＦＤの断面図をそれぞれ示している。
また、図２２は、本第５の実施形態のオーバーフローパスの説明図であって、図２１（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。
図２１および図２２に示すように、第５の実施形態では、Ｐ―ＷｅｌｌおよびＮ基板をオーバーフローパスＯＦＰとして、オーバーフロー電荷ＯＦＣをＮ基板に排出する。
具体的には、ＢＰＤ１１１を囲むＰ−Ｗｅｌｌの中で、ＢＰＤ１１１のＮ＋とＮ基板を隔てる部分が最も低くなるように基板電圧ＶＳＵＢの電位を設定する。
こうすることで、ＢＰＤに蓄積されている電荷が一定を超えると、越えた分の電荷がＶＯＤを通してＮ基板に排出される。
一方、ＢＰＤが飽和しない条件で使用する場合には、オーバーフローパスからオーバーフロー電荷を排出する必要がない。
そのような場合には、Ｎ基板への印加電圧を低くしてＢＰＤとＮ基板の間のＰ−Ｗｅｌｌのポテンシャルが高くなる様にＶＳＵＢの電位を設定する。そうすることで、ＢＰＤの飽和電子数を大きくすることができる。
以上のように、第５の実施形態によれば、感度の異なる複数のＢＰＤからの出力を加算してダイナミックレンジを拡大するＣＭＯＳイメージセンサにおいて、次の効果を得ることができる。
第５の実施形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を電源に排出することで、正しい出力値を得ることができる。
また、ＢＰＤが飽和している場合としていない場合で、ＢＰＤのＮ＋とＮ基板を隔てるＰ−Ｗｅｌｌのポテンシャルを変えることで、ＢＰＤが飽和していない場合にはＢＰＤの飽和電子数を向上することができる。
＜６．第６の実施形態＞
次に、本発明の第６の実施形態について説明する。
本第６の実施形態に係るＣＭＯＳイメージセンサの全体構成は、第１の実施形態と同様、図１の構成をとることができる。
本第６の実施形態に係る画素回路の構成は、第１の実施形態と同様、図２の構成をとることができる。
図２３は、本第６の実施形態に係る画素回路の配置例を示す図である。
図２３の例では、各画素ではＢＰＤ１１１ａ〜１１１ｄが２ｘ２の正方に配置されている。そして、ＢＰＤ１１１ａ〜１１１ｄの中央にＦＤが配置されている。読み出し回路１３０は、列毎に設けられたＡＤコンバータ（ＡＤＣ）を備える。
ＢＰＤ１１１ａ〜ＢＰＤ１１１ｄの感度ａ〜ｄはそれぞれ異なる。ＢＰＤ１１１ａ〜１１１ｄの感度を変える方法としては、ＮＤフィルタを設けて入射光量を変える方法や露光時間を変える方法がある。
これらＢＰＤａ〜ＢＰＤｄで検出された信号は各列のＡＤＣで加算して出力される。各ＢＰＤにはオーバーフロー電荷を排出するオーバーフロードレイン（ＨＯＤ）が接続されている。ＨＯＤは隣接するＢＰＤ間で共有している。
本第６の実施形態においては、ＢＰＤで発生したオーバーフロー電荷を、横型オーバーフロードレイン（ＨＯＤ）をオーバーフローパスとして排出する。
図２４（Ａ）および（Ｂ）は、本第６の実施形態のオーバーフローパスの説明図である。
図２４（Ａ）は本第６の実施形態に係る画素の上面図を、図２４（Ｂ）は図２４（Ａ）に示したＸ−Ｘ’の位置におけるＢＰＤ１１１、転送トランジスタ（ＴＧ）１１２、ＦＤの断面図をそれぞれ示している。
また、図２５は、本第６の実施形態のオーバーフローパスの説明図であって、図２４（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。
第６の実施形態に係る画素において、オーバーフロー電荷を排出する方法について図２５に関連付けて説明する。
ＢＰＤ１１１を囲むＰ−Ｗｅｌｌの中で、ＢＰＤのＮ＋とＨＯＤのＮ＋を隔てる部分のポテンシャルが最も低くなっている。
こうすることで、ＢＰＤ１１に蓄積されている電荷が一定を超えると、越えた分の電荷がＨＯＤを通してＮ基板に排出される。
以上のように、本第６の実施形態によれば、感度の異なる複数のＢＰＤからの出力を加算してダイナミックレンジを拡大するＣＭＯＳイメージセンサにおいて、次の効果を得ることができる。
すなわち、本第６の実施形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を、横型オーバーフロードレイン（ＨＯＤ）を通して電源に排出することで、正しい出力値を得ることができる。
＜７．第７の実施形態＞
次に、本発明の第７の実施形態について説明する。
本第７の実施形態に係るＣＭＯＳイメージセンサの全体構成は、第１の実施形態と同様、図１の構成をとることができる。
図２６は、本第７の実施形態に係るＣＭＯＳイメージセンサの画素回路の一例を示す図である。
本第７の実施形態に係る画素回路１１０Ｂは、第１の実施形態の画素回路１１０Ａの構成に加えて、ＢＰＤで発生したオーバーフロー電荷を処理するためのオーバーフロートランジスタ１１６ａ〜１１６ｄ（ＯＦＧａ〜ＯＦＧｄ）を有する。
ＢＰＤ１１１ａ〜１１１ｄは、それぞれオーバーフロートランジスタ１１６ａ〜１１６ｄ（ＯＦＧａ〜ＯＦＧｄ）を介して電源ラインＬＶＤＤに接続されている
。オーバーフロートランジスタ１１６ａ〜１１６ｄ（ＯＦＧａ〜ＯＦＧｄ）のゲートには所定の電位Ｖｒｅｆが印加されている。
図２７は、本第７の実施形態に係る画素回路の配置例を示す図である。
図２７の例では、各画素ではＢＰＤ１１１ａ〜１１１ｄが２ｘ２の正方に配置されている。そして、ＢＰＤ１１１ａ〜１１１ｄの中央にＦＤが配置されている。読み出し回路１３０は、列毎に設けられたＡＤコンバータ（ＡＤＣ）を備える。
ＢＰＤ１１１ａ〜ＢＰＤ１１１ｄの感度ａ〜ｄはそれぞれ異なる。ＢＰＤ１１１ａ〜１１１ｄの感度を変える方法としては、ＮＤフィルタを設けて入射光量を変える方法や露光時間を変える方法がある。これらＢＰＤ１１１ａ〜ＢＰＤ１１１ｄで検出された信号は各列のＡＤＣで加算して出力される。
オーバーフロートランジスタ１１６ａ〜１１６ｄ（ＯＦＧａ〜ＯＦＧｄ）は各ＢＰＤ１１１ａ〜１１１ｄに対応して設けられていて、隣接するＢＰＤとオーバーフロー電荷を排出するオーバーフロードレイン（ＨＯＤ）を共有している。
本第７の実施形態においては、ＢＰＤで発生したオーバーフロー電荷を横型オーバーフロードレイン（ＨＯＤ）により吸収する。
図２８（Ａ）および（Ｂ）は、本第７の実施形態のオーバーフローパスの説明図である。
図２８（Ａ）は本第７の実施形態に係る画素の上面図を、図２８（Ｂ）は図２８（Ａ）に示したＸ−Ｘ’の位置におけるＢＰＤ１１１、転送トランジスタ（ＴＧ）１１２、ＦＤの断面図をそれぞれ示している。
また、図２９は、本第７の実施形態のオーバーフローパスの説明図であって、図２８（Ａ）に示したＸ−Ｘ’線の位置における電子のポテンシャルを示す図である。
図２８および図２９に示すように、第７の実施形態では、オーバーフローゲート（ＯＦＧ）および横型オーバーフロードレイン（ＨＯＤ）をオーバーフローパスＯＦＰとして、オーバーフロー電荷ＯＦＣを排出する。
第７の実施形態に係る画素において、オーバーフロー電荷を排出する方法について図２９に関連付けて説明する。
感度の高いＢＰＤが飽和する場合、オーバーフローゲート（ＯＦＧ）のゲート電極に印加されるＶｒｅｆの電位は、次のように設定される。
すなわち、電位Ｖｒｅｆは、オーバーフロートランジスタ１１６（ＯＦＧ）のチャネルのポテンシャルが転送トランジスタ（ＴＧ）１１２のチャネルやＰ−Ｗｅｌｌ（不図示）よりも低くなるように設定されている。
こうすることで、ＢＰＤに一定以上の電位が蓄積されると、余剰なオーバーフロー電荷はオーバーフロートランジスタ１１６（ＯＦＧ）を通して、オーバーフロードレイン（ＨＯＤ）に排出される。
一方、いずれのＢＰＤも飽和しない条件では、オーバーフロートランジスタ１１６（ＯＦＧ）ゲートのチャネルのポテンシャルが高くなるように転送制御線ＬＴＲＧの電位を設定しても良い。
そうすることで、ＢＰＤの飽和電子数を大きくすることができる。
以上のように、本第７の実施形態によれば、感度の異なる複数のＢＰＤからの出力を加算してダイナミックレンジを拡大するＣＭＯＳイメージセンサにおいて、次に効果を得ることができる。
第７の実施形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を横型オーバーフロードレイン（ＨＯＤ）を通して電源に排出することで、正しい出力値を得ることができる。
また、ＢＰＤが飽和している場合としていない場合で、ＢＰＤのオーバーフローゲートのチャネルのポテンシャルを変えることで、ＢＰＤが飽和していない場合にはＢＰＤの飽和電子数を向上することができる。
以上説明したように、本発明の第１〜第７の実施形態によれば、感度の異なる複数のＢＰＤからの出力を加算してダイナミックレンジを拡大するＣＭＯＳイメージセンサにおいて、以下の効果を得ることができる。
本第１および第２の実施形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を電源に排出することで、正しい出力値を得ることができる。
また、オーバーフローパスとして転送トランジスタおよびフローティングディフュージョンＦＤを用いることで、面積の増大なしに適切にオーバーフロー電荷を処理できる。
さらに、オーバーフローパスをトランジスタ界面から離すことで表面準位に依るノイズの混入を防ぐことができる。
また、感度の高いＢＰＤから順に信号を読み出すことで、フローティングディフュージョンＦＤでのオーバーフロー電荷の混入を防止し、正しい出力値を得ることができる。
本第３の実施形態の形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を電源に排出することで、正しい出力値を得ることができる。
また、オーバーフローパスとして転送トランジスタおよびフローティングディフュージョンＦＤを用いることで、ＢＰＤの縮小や画素数の減少、チップ面積の増大なしに適切にオーバーフロー電荷を処理できる。
さらに、感度の低いＢＰＤに接続された転送トランジスタのゲートには低電圧を印加することで、トランジスタ界面の表面準位からのノイズがＢＰＤへの混入を防止し、正しい出力値を得ることができる。
さらに、感度の高いＢＰＤに表面準位からノイズが混入しても、感度の低いＢＰＤから読み出した出力値を用いて補正することで正しい出力を得ることができる。
また、本第４の実施形態の画素回路の配置、および駆動方法によれば、第３の実施形態の効果に加えて、トランジスタ界面で発生した電荷の感度の高いＢＰＤへの混入を低減せしめ、正しい出力値を得ることができる。
本第５の実施形態の形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を電源に排出することで、正しい出力値を得ることができる。
また、ＢＰＤが飽和している場合としていない場合で、ＢＰＤのＮ＋とＮ基板を隔てるＰ−Ｗｅｌｌのポテンシャルを変えることで、ＢＰＤが飽和していない場合にはＢＰＤの飽和電子数を向上することができる。
本第６の実施形態の形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を、横型オーバーフロードレイン（ＨＯＤ）を通して電源に排出することで、正しい出力値を得ることができる。
本第７の実施形態の形態によれば、高感度のＢＰＤが飽和する条件でもＢＰＤからのオーバーフロー電荷を横型オーバーフロードレイン（ＨＯＤ）を通して電源に排出することで、正しい出力値を得ることができる。
また、ＢＰＤが飽和している場合としていない場合で、ＢＰＤのオーバーフローゲートのチャネルのポテンシャルを変えることで、ＢＰＤが飽和していない場合にはＢＰＤの飽和電子数を向上することができる。
なお、各実施形態に係るＣＭＯＳイメージセンサは、特に限定されないが、たとえば列並列型のアナログ−デジタル変換装置（以下、ＡＤＣ（Analog digital converter)と略す）を搭載したＣＭＯＳイメージセンサとして構成することも可能である。
＜８．第８の実施形態＞
図３０は、本第８の実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。
この固体撮像素子３００は、図３０に示すように、撮像部としての画素アレイ部３１０、画素駆動部としての行選択回路３２０、水平転送走査回路３３０、タイミング制御回路３４０を有する。
さらに、固体撮像素子３００は、ＡＤＣ群３５０、デジタル−アナログ変換装置（以下、DAC (Digital Analog Converter)と略す）３６０、アンプ回路（Ｓ／Ａ）３７０、および信号処理回路３８０を有する。
画素アレイ部３１０は、フォトダイオードと画素内アンプとを含む、たとえば図２に示すような画素がマトリックス状（行列状）に配置されて構成される。
また、固体撮像素子３００においては、画素アレイ部３１０の信号を順次読み出すための制御回路として次の回路が配置されている。
すなわち、固体撮像素子３００においては、制御回路として内部クロックを生成するタイミング制御回路３４０、行アドレスや行走査を制御する行選択回路３２０、そして列アドレスや列走査を制御する水平転送走査回路３３０が配置される。
ＡＤＣ群３５０は、比較器３５１、カウンタ３５２、およびラッチ３５３を有するＡＤＣが複数列配列されている。
比較器３５１は、ＤＡＣ３６０により生成される参照電圧を階段状に変化させたランプ波形（ＲＡＭＰ）である参照電圧Ｖｓｌｏｐと、行線毎に画素から垂直信号線を経由し得られるアナログ信号とを比較する。
カウンタ３５２は、比較器３５１の比較時間をカウントする。
ＡＤＣ群３５０は、ｎビットデジタル信号変換機能を有し、垂直信号線（列線）毎に配置され、列並列ＡＤＣブロックが構成される。
各ラッチ３５３の出力は、たとえば２ｎビット幅の水平転送線３９０に接続されている。
そして、水平転送線３９０に対応した２ｎ個のアンプ回路３７０、および信号処理回路３８０が配置される。
ＡＤＣ群３５０においては、垂直信号線に読み出されたアナログ信号（電位Ｖｓｌ）は列毎に配置された比較器３５１で参照電圧Ｖｓｌｏｐ（ある傾きを持った線形に変化するスロープ波形）と比較される。
このとき、比較器３５１と同ように列毎に配置されたカウンタ３５２が動作しており、ランプ波形のある電位Ｖｓｌｏｐとカウンタ値が一対一対応を取りながら変化することで垂直信号線の電位（アナログ信号）Ｖｓｌをデジタル信号に変換する。
参照電圧Ｖｓｌｏｐの変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換するものである。
そしてアナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐが交わったとき、比較器３５１の出力が反転し、カウンタ３５２の入力クロックを停止し、ＡＤ変換が完了する。
以上のＡＤ変換期間終了後、水平転送走査回路３３０により、ラッチ３５３に保持されたデータが、水平転送線３９０、アンプ回路３７０を経て信号処理回路３８０に入力され、２次元画像が生成される。
このようにして、列並列出力処理が行われる。
このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。
＜９．第９の実施形態＞
図３１は、本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
本カメラシステム４００は、図３１に示すように、本実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）１００，３００が適用可能な撮像デバイス４１０を有する。
さらに、カメラシステム４００は、この撮像デバイス４１０の画素領域に入射光を導く（被写体像を結像する）光学系、たとえば入射光（像光）を撮像面上に結像させるレンズ４２０を有する。
カメラシステム４００は、撮像デバイス４１０を駆動する駆動回路(ＤＲＶ)４３０と、撮像デバイス４１０の出力信号を処理する信号処理回路(ＰＲＣ)４４０と、を有する。
水平転送走査回路３３０は、撮像デバイス４１０内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ(図示せず)を有し、所定のタイミング信号で撮像デバイス４１０を駆動する。
また、信号処理回路４４０は、撮像デバイス４１０の出力信号に対して所定の信号処理を施す。
信号処理回路４４０で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路４４０で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。
上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス４１０として、先述した撮像素子１００，３００を搭載することで、低消費電力で、高精度なカメラが実現できる。
１００・・・固体撮像素子、１１０・・・画素アレイ部、１１０Ａ・・・画素回路、１２０・・・行選択回路（画素駆動部）、１３０・・・カラム読み出し回路、１１１・・・光電変換素子、１１２・・・転送トランジスタ、１１３・・・リセットトランジスタ、１１４・・・増幅トランジスタ、１１５・・・選択トランジスタ、３００・・・固体撮像素子、３１０・・・画素アレイ部、３２０・・・行選択回路、３３０・・・水平転送走査回路、３４０・・・タイミング制御回路、３５０・・・ＡＤＣ群、３６０・・・ＤＡＣ、３７０・・・アンプ回路（Ｓ／Ａ）、３８０・・・信号処理回路、４００・・・カメラシステム、４１０・・・撮像デバイス、４２０・・・駆動回路、４３０・・・レンズ、４４０・・・信号処理回路。

Claims (12)

  1. 感度の異なる複数の光電変換素子が配列された画素部と、
    上記画素部の複数の光電変換素子からの出力信号を読み出して加算し、見かけ上一つの画素からの出力信号とする画素読み出し部と、を有し、
    上記画素部は、
    感度の高い画素からのオーバーフロー電荷を吸収する吸収部が形成されている
    固体撮像素子。
  2. 上記画素部は、
    上記光電変換素子から転送された電荷を増幅し出力するためのフローティングディフュージョンを有し、
    上記吸収部は、
    上記光電変換素子から上記フローティングディフュージョンにオーバーフロー電荷を排出するオーバーフローパスが形成されている
    請求項１記載の固体撮像素子。
  3. 露光期間中、上記フローティングディフュージョンには電源電圧が供給されていて、上記フローティングディフュージョンに排出されたオーバーフロー電荷は電源に流れる
    請求項２記載の固体撮像素子。
  4. 上記画素読み出し部は、
    感度の高い光電変換素子から感度の低い光電変換素子の順に信号を読み出す
    請求項２または３記載の固体撮像素子。
  5. 上記画素部は、
    上記各光電変換素子の電荷を上記フローティングディフュージョンに選択的に転送する転送トランジスタを有し、
    上記オーバーフローパスは、上記転送トランジスタに形成されている
    請求項２から４のいずれか一に記載の固体撮像素子。
  6. 上記オーバーフローパスは、
    上記転送トランジスタのトランジスタ界面よりも深い所に形成される
    請求項５記載の固体撮像素子。
  7. 上記光電変換素子と上記トランジスタ界面の間のポテンシャルが、上記オーバーフローパスの中で最も高い
    請求項６記載の固体撮像素子。
  8. 上記読み出し部は、
    上記転送トランジスタのゲート電圧を制御することで、上記オーバーフローパスのオン／オフを制御する
    請求項５から７のいずれか一に記載の固体撮像素子。
  9. 上記オーバーフローパスは、オーバーフロー電荷が発生している画素のみでオンされる
    請求項８記載の固体撮像素子。
  10. 上記吸収部は、
    上記光電変換阻止で発生したオーバーフロー電荷を、オーバーフロードレインをオーバーフローパスとして排出する
    請求項１から９のいずれか一に記載の固体撮像素子。
  11. 上記吸収部は、
    上記光電変換阻止で発生したオーバーフロー電荷を、オーバーフロートランジスタおよびオーバーフロードレインをオーバーフローパスとして排出する
    請求項１から９のいずれか一に記載の固体撮像素子。
  12. 固体撮像素子と、
    上記撮像素子に被写体像を結像する光学系と、
    上記撮像素子の出力画像信号を処理する信号処理回路と、を有し、
    上記固体撮像素子は、
    感度の異なる複数の光電変換素子が配列された画素部と、
    上記画素部の複数の光電変換素子からの出力信号を読み出して加算し、見かけ上一つの画素からの出力信号とする画素読み出し部と、を有し、
    上記画素部は、
    感度の高い画素からのオーバーフロー電荷を吸収する吸収部が形成されている
    カメラシステム。
JP2009027895A 2007-02-09 2009-02-09 固体撮像素子およびカメラシステム Expired - Fee Related JP5584982B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2009027895A JP5584982B2 (ja) 2009-02-09 2009-02-09 固体撮像素子およびカメラシステム
TW099101093A TWI422021B (zh) 2009-02-09 2010-01-15 固態影像拾取裝置及照相機系統
TW102138669A TW201407758A (zh) 2009-02-09 2010-01-15 固態影像拾取裝置及照相機系統
EP10250118A EP2216820A3 (en) 2009-02-09 2010-01-25 Solid-state image pickup device and camera system
KR1020100008972A KR20100091109A (ko) 2009-02-09 2010-02-01 고체 촬상 소자 및 카메라 시스템
RU2010103236/09A RU2010103236A (ru) 2009-02-09 2010-02-01 Твердотельное устройство съемки изображения и система камеры
BRPI1002395-0A BRPI1002395A2 (pt) 2009-02-09 2010-02-02 Dispositivo de captação de imagem de estado sólido, e, sistema de câmera
US12/698,326 US8520105B2 (en) 2007-02-09 2010-02-02 Solid-state image pickup device and camera system
CN2010101113920A CN101800861B (zh) 2009-02-09 2010-02-02 固态图像摄取器件和相机系统
US13/948,850 US9525835B2 (en) 2009-02-09 2013-07-23 Solid-state image pickup device and camera system
US15/364,472 US9712765B2 (en) 2009-02-09 2016-11-30 Solid-state image pickup device and camera system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009027895A JP5584982B2 (ja) 2009-02-09 2009-02-09 固体撮像素子およびカメラシステム

Publications (2)

Publication Number Publication Date
JP2010183040A true JP2010183040A (ja) 2010-08-19
JP5584982B2 JP5584982B2 (ja) 2014-09-10

Family

ID=42222481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009027895A Expired - Fee Related JP5584982B2 (ja) 2007-02-09 2009-02-09 固体撮像素子およびカメラシステム

Country Status (8)

Country Link
US (3) US8520105B2 (ja)
EP (1) EP2216820A3 (ja)
JP (1) JP5584982B2 (ja)
KR (1) KR20100091109A (ja)
CN (1) CN101800861B (ja)
BR (1) BRPI1002395A2 (ja)
RU (1) RU2010103236A (ja)
TW (2) TWI422021B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013008425A1 (en) * 2011-07-12 2013-01-17 Sony Corporation Solid-state imaging device, method for driving the same, method for manufacturing the same, and electronic device
JP2013084851A (ja) * 2011-10-12 2013-05-09 Mitsubishi Electric Corp 光電変換回路
JP2014204043A (ja) * 2013-04-08 2014-10-27 キヤノン株式会社 光電変換装置および撮像システム
WO2016152512A1 (ja) * 2015-03-23 2016-09-29 ソニー株式会社 固体撮像装置、及び、電子機器
JP2017162985A (ja) * 2016-03-09 2017-09-14 キヤノン株式会社 撮像装置
JP2019029480A (ja) * 2017-07-28 2019-02-21 キヤノン株式会社 固体撮像素子
JP2019145875A (ja) * 2018-02-15 2019-08-29 キヤノン株式会社 撮像装置および撮像システム、および移動体

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5688540B2 (ja) * 2010-02-26 2015-03-25 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
JP5526928B2 (ja) * 2010-03-30 2014-06-18 ソニー株式会社 固体撮像装置および撮像装置
JP5744463B2 (ja) 2010-10-14 2015-07-08 キヤノン株式会社 光電変換装置
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
FR2971621B1 (fr) * 2011-02-10 2013-02-08 E2V Semiconductors Capteur d'image lineaire a deux lignes et a pixels partages
JP5528627B2 (ja) * 2011-07-13 2014-06-25 富士フイルム株式会社 撮像装置、撮像素子及び感度差補正方法
JP2013055500A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
JP5646421B2 (ja) * 2011-09-22 2014-12-24 株式会社東芝 固体撮像装置および固体撮像システム
JP5907500B2 (ja) 2011-10-06 2016-04-26 国立研究開発法人産業技術総合研究所 光電変換装置、光電変換アレイおよび撮像装置
CN102595059B (zh) * 2012-02-27 2013-05-22 天津大学 一种多次曝光方法
CN102683368B (zh) * 2012-03-20 2015-01-14 格科微电子（上海）有限公司 Cmos图像传感器及其制造方法
JP6149369B2 (ja) * 2012-09-27 2017-06-21 株式会社ニコン 撮像素子
US9305949B2 (en) * 2013-11-01 2016-04-05 Omnivision Technologies, Inc. Big-small pixel scheme for image sensors
JP6317622B2 (ja) * 2014-05-13 2018-04-25 浜松ホトニクス株式会社 固体撮像装置
US20170302872A1 (en) * 2014-10-01 2017-10-19 Sony Corporation Solid-state imaging device, signal processing method, and electronic device
US9741755B2 (en) * 2014-12-22 2017-08-22 Google Inc. Physical layout and structure of RGBZ pixel cell unit for RGBZ image sensor
CN104617120B (zh) * 2015-02-15 2018-04-13 格科微电子（上海）有限公司 背照式图像传感器
US9595555B2 (en) * 2015-05-04 2017-03-14 Semiconductor Components Industries, Llc Pixel isolation regions formed with conductive layers
JP6551882B2 (ja) * 2015-06-08 2019-07-31 パナソニックＩｐマネジメント株式会社 撮像装置および信号処理回路
US9683890B2 (en) 2015-06-30 2017-06-20 Semiconductor Components Industries, Llc Image sensor pixels with conductive bias grids
KR102460175B1 (ko) * 2015-08-21 2022-10-28 삼성전자주식회사 쉐어드 픽셀 및 이를 포함하는 이미지 센서
US9761624B2 (en) 2016-02-09 2017-09-12 Semiconductor Components Industries, Llc Pixels for high performance image sensor
US10182199B2 (en) * 2016-02-22 2019-01-15 Canon Kabushiki Kaisha Imaging device and reproducing device
KR102551141B1 (ko) 2016-03-31 2023-07-03 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
JP2017183563A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器
US9998696B2 (en) * 2016-07-21 2018-06-12 Omnivision Technologies, Inc. Image sensor floating diffusion boosting by transfer gates
JP6914721B2 (ja) * 2017-05-10 2021-08-04 キヤノン株式会社 判別装置及び画像形成装置
KR102354991B1 (ko) 2017-05-24 2022-01-24 삼성전자주식회사 픽셀 회로 및 이를 포함하는 이미지 센서
TWI633787B (zh) * 2017-07-11 2018-08-21 恆景科技股份有限公司 影像感測器及其操作方法
KR102446297B1 (ko) 2018-05-02 2022-09-23 에스케이하이닉스 주식회사 엑스트라 트랜스퍼 트랜지스터 및 엑스트라 플로팅 디퓨전 영역을 포함하는 이미지 센서
WO2019229835A1 (ja) * 2018-05-29 2019-12-05 オリンパス株式会社 固体撮像装置および撮像システム
US10797091B2 (en) * 2018-05-31 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor imaging device having improved dark current performance
WO2020121724A1 (ja) * 2018-12-11 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN109904183B (zh) * 2019-02-25 2021-08-31 德淮半导体有限公司 图像传感器及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363193A (ja) * 2003-06-02 2004-12-24 Fuji Photo Film Co Ltd Ｃｍｏｓ型固体撮像素子
JP2005223681A (ja) * 2004-02-06 2005-08-18 Olympus Corp 固体撮像装置
JP2006032681A (ja) * 2004-07-16 2006-02-02 Sony Corp 半導体装置および物理情報取得装置並びに半導体装置の駆動方法
JP2006093517A (ja) * 2004-09-27 2006-04-06 Seiko Epson Corp 固体撮像装置
JP2007088732A (ja) * 2005-09-21 2007-04-05 Fujifilm Corp 固体撮像素子
JP2008048246A (ja) * 2006-08-18 2008-02-28 Sony Corp 物理量検出装置、物理量検出装置の駆動方法、固体撮像装置、固体撮像装置の駆動方法、及び撮像装置
JP2008099073A (ja) * 2006-10-13 2008-04-24 Sony Corp 固体撮像装置および撮像装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751354A (en) * 1994-04-28 1998-05-12 Canon Kabushiki Kaisha Image sensing apparatus and method with exposure performed based on focus evaluation values
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
US5903021A (en) * 1997-01-17 1999-05-11 Eastman Kodak Company Partially pinned photodiode for solid state image sensors
JP3915161B2 (ja) * 1997-03-04 2007-05-16 ソニー株式会社 ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子
US6107655A (en) * 1997-08-15 2000-08-22 Eastman Kodak Company Active pixel image sensor with shared amplifier read-out
JP3141940B2 (ja) * 1998-05-08 2001-03-07 日本電気株式会社 カラーリニアイメージセンサ
US6727521B2 (en) * 2000-09-25 2004-04-27 Foveon, Inc. Vertical color filter detector group and array
US6307195B1 (en) * 1999-10-26 2001-10-23 Eastman Kodak Company Variable collection of blooming charge to extend dynamic range
JP3724374B2 (ja) 2001-01-15 2005-12-07 ソニー株式会社 固体撮像装置及びその駆動方法
ATE506807T1 (de) * 2001-06-18 2011-05-15 Casio Computer Co Ltd Photosensorsystem und ansteuerungsverfahren dafür
US6777661B2 (en) * 2002-03-15 2004-08-17 Eastman Kodak Company Interlined charge-coupled device having an extended dynamic range
JP2003298038A (ja) * 2002-04-05 2003-10-17 Canon Inc 光電変換素子及びそれを用いた固体撮像装置
US6586789B1 (en) * 2002-10-07 2003-07-01 Lixin Zhao Pixel image sensor
JP3988189B2 (ja) * 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
US7105793B2 (en) * 2003-07-02 2006-09-12 Micron Technology, Inc. CMOS pixels for ALC and CDS and methods of forming the same
JP2005167598A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd 固体撮像装置、固体撮像装置を駆動する駆動装置、駆動方法、及び、固体撮像システム
JP4492250B2 (ja) * 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
US7492404B2 (en) * 2004-08-27 2009-02-17 Eastman Kodak Company Fast flush structure for solid-state image sensors
JP4306603B2 (ja) * 2004-12-20 2009-08-05 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP4416668B2 (ja) * 2005-01-14 2010-02-17 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
KR100642753B1 (ko) * 2005-02-11 2006-11-10 삼성전자주식회사 이미지 센서
JP4794877B2 (ja) * 2005-03-18 2011-10-19 キヤノン株式会社 固体撮像装置及びカメラ
US7361877B2 (en) * 2005-05-27 2008-04-22 Eastman Kodak Company Pinned-photodiode pixel with global shutter
JP4313789B2 (ja) * 2005-07-29 2009-08-12 富士通マイクロエレクトロニクス株式会社 半導体撮像装置およびその製造方法
US7636115B2 (en) * 2005-08-11 2009-12-22 Aptina Imaging Corporation High dynamic range imaging device using multiple pixel cells
US7427734B2 (en) * 2005-10-18 2008-09-23 Digital Imaging Systems Gmbh Multiple photosensor pixel
US20070272828A1 (en) 2006-05-24 2007-11-29 Micron Technology, Inc. Method and apparatus providing dark current reduction in an active pixel sensor
US7773138B2 (en) * 2006-09-13 2010-08-10 Tower Semiconductor Ltd. Color pattern and pixel level binning for APS image sensor using 2×2 photodiode sharing scheme
JP5076528B2 (ja) * 2007-02-06 2012-11-21 株式会社ニコン 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
KR100853195B1 (ko) * 2007-04-10 2008-08-21 삼성전자주식회사 이미지 센서
WO2008133146A1 (ja) * 2007-04-18 2008-11-06 Rosnes Corporation 固体撮像装置
US20080309840A1 (en) * 2007-06-15 2008-12-18 Himax Technologies Inc. Pixel element and liquid crystal display
US7825966B2 (en) * 2007-06-29 2010-11-02 Omnivision Technologies, Inc. High dynamic range sensor with blooming drain
US7964929B2 (en) * 2007-08-23 2011-06-21 Aptina Imaging Corporation Method and apparatus providing imager pixels with shared pixel components
US8619168B2 (en) * 2007-09-28 2013-12-31 Regents Of The University Of Minnesota Image sensor with high dynamic range imaging and integrated motion detection
EP2398055B1 (en) * 2008-01-10 2012-12-12 Stmicroelectronics Sa Pixel circuit for global electronic shutter
JP4693863B2 (ja) * 2008-04-30 2011-06-01 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP2009303043A (ja) * 2008-06-16 2009-12-24 Panasonic Corp 固体撮像装置及びその信号処理方法
JP4661912B2 (ja) * 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
KR101467509B1 (ko) * 2008-07-25 2014-12-01 삼성전자주식회사 이미지 센서 및 이미지 센서 동작 방법
JP4905468B2 (ja) * 2009-01-09 2012-03-28 ソニー株式会社 固体撮像素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363193A (ja) * 2003-06-02 2004-12-24 Fuji Photo Film Co Ltd Ｃｍｏｓ型固体撮像素子
JP2005223681A (ja) * 2004-02-06 2005-08-18 Olympus Corp 固体撮像装置
JP2006032681A (ja) * 2004-07-16 2006-02-02 Sony Corp 半導体装置および物理情報取得装置並びに半導体装置の駆動方法
JP2006093517A (ja) * 2004-09-27 2006-04-06 Seiko Epson Corp 固体撮像装置
JP2007088732A (ja) * 2005-09-21 2007-04-05 Fujifilm Corp 固体撮像素子
JP2008048246A (ja) * 2006-08-18 2008-02-28 Sony Corp 物理量検出装置、物理量検出装置の駆動方法、固体撮像装置、固体撮像装置の駆動方法、及び撮像装置
JP2008099073A (ja) * 2006-10-13 2008-04-24 Sony Corp 固体撮像装置および撮像装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013008425A1 (en) * 2011-07-12 2013-01-17 Sony Corporation Solid-state imaging device, method for driving the same, method for manufacturing the same, and electronic device
US9293503B2 (en) 2011-07-12 2016-03-22 Sony Corporation Solid-state imaging device, method for driving the same, method for manufacturing the same, and electronic device
JP2013084851A (ja) * 2011-10-12 2013-05-09 Mitsubishi Electric Corp 光電変換回路
JP2014204043A (ja) * 2013-04-08 2014-10-27 キヤノン株式会社 光電変換装置および撮像システム
CN107408566A (zh) * 2015-03-23 2017-11-28 索尼半导体解决方案公司 固态成像设备和电子装置
WO2016152512A1 (ja) * 2015-03-23 2016-09-29 ソニー株式会社 固体撮像装置、及び、電子機器
US10431622B2 (en) 2015-03-23 2019-10-01 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus, and electronic apparatus
US10784304B2 (en) 2015-03-23 2020-09-22 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus, and electronic apparatus
CN107408566B (zh) * 2015-03-23 2021-08-17 索尼半导体解决方案公司 固态成像设备和电子装置
JP2017162985A (ja) * 2016-03-09 2017-09-14 キヤノン株式会社 撮像装置
JP2019029480A (ja) * 2017-07-28 2019-02-21 キヤノン株式会社 固体撮像素子
JP2019145875A (ja) * 2018-02-15 2019-08-29 キヤノン株式会社 撮像装置および撮像システム、および移動体
JP7043284B2 (ja) 2018-02-15 2022-03-29 キヤノン株式会社 撮像装置および撮像システム、および移動体

Also Published As

Publication number Publication date
CN101800861B (zh) 2013-03-27
US20170085815A1 (en) 2017-03-23
TW201106475A (en) 2011-02-16
US8520105B2 (en) 2013-08-27
KR20100091109A (ko) 2010-08-18
TW201407758A (zh) 2014-02-16
RU2010103236A (ru) 2011-08-10
EP2216820A3 (en) 2012-04-04
US9712765B2 (en) 2017-07-18
TWI422021B (zh) 2014-01-01
US20130308008A1 (en) 2013-11-21
CN101800861A (zh) 2010-08-11
JP5584982B2 (ja) 2014-09-10
US20100134648A1 (en) 2010-06-03
EP2216820A2 (en) 2010-08-11
BRPI1002395A2 (pt) 2014-02-11
US9525835B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
JP5584982B2 (ja) 固体撮像素子およびカメラシステム
JP5091964B2 (ja) 固体撮像装置
JP4363390B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5025746B2 (ja) 固体撮像装置
US8890982B2 (en) Solid-state imaging device and driving method as well as electronic apparatus
JP5251736B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5601001B2 (ja) 固体撮像素子および駆動方法、並びに電子機器
JP2011015219A (ja) 固体撮像装置
JP6299544B2 (ja) 固体撮像装置
JP2010124418A (ja) 固体撮像装置
JP2008271278A (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP2008021925A (ja) 固体撮像装置及びその駆動方法
US20130153976A1 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device
JP2011199781A (ja) 固体撮像装置
JP2010186826A (ja) 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
JP2013258523A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2011176761A (ja) 固体撮像装置及びカメラシステム
JP2013187233A (ja) 固体撮像装置、固体撮像装置の駆動方法及び電子機器
JP2007088309A (ja) 固体撮像装置
JP2015018907A (ja) 固体撮像装置およびその製造方法、並びに電子機器
JP2013197697A (ja) 固体撮像装置及び電子機器
JP2013187872A (ja) 撮像装置
JP2018088717A (ja) 固体撮像装置
JP2009267994A (ja) Ｃｍｏｓ固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

LAPS Cancellation because of no payment of annual fees