JP5025746B2

JP5025746B2 - 固体撮像装置

Info

Publication number: JP5025746B2
Application number: JP2010064742A
Authority: JP
Inventors: 純次成瀬; 長孝田中
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2010-03-19
Filing date: 2010-03-19
Publication date: 2012-09-12
Anticipated expiration: 2030-03-19
Also published as: US20110228149A1; TW201204033A; CN102196196A; JP2011199643A

Description

本発明は、高感度画素と低感度画素の２種の画素で単位画素を構成した固体撮像装置に関する。

近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像装置において、撮像領域内に高感度画素と低感度画素を隣接して設けることによってダイナミックレンジを拡大する技術が提案されている（例えば、特許文献１参照）。この装置では、高感度画素に対しては画素ピッチよりも開口を大きくし（マイクロレンズの径が大）、低感度画素に対しては画素ピッチよりも開口を小さくしている（マイクロレンズの径が小）。

しかしながら、この種の装置にあっては次のような問題があった。即ち、高感度画素に対しては画素ピッチよりも開口の方が大きいため、高感度画素に対して大きな角度を持って光が入射することになる。このとき、高感度画素及び低感度画素の各々の配線ピッチは共に画素ピッチと同じにしているため、配線ピッチよりも開口の方が大きくなる。このため、大きな角度を持って入射する光が高感度画素の配線で遮られて、いわゆるケラレが発生する問題があった。

特開２００８−９９０７３号公報

本発明の目的は、ダイナミックレンジの拡大と共に高感度画素に対するケラレの発生を抑制し得る固体撮像装置を提供することにある。

本発明の一態様に係わる固体撮像装置は、半導体基板内に一定ピッチＰで連続して形成され、且つ高感度画素に対応するものと低感度画素に対応するものとが交互に配置されたフォトダイオードと、前記基板上に設けられた高感度画素用配線と、前記基板上に設けられた低感度画素用配線と、前記各配線の前記基板と反対側に設けられ前記高感度画素に対する入射光の波長を制限する高感度画素用カラーフィルタと、前記各配線の前記基板と反対側に設けられ前記低感度画素に対する入射光の波長を制限する低感度画素用カラーフィルタとを具備し、前記高感度画素用カラーフィルタのピッチＡは前記低感度画素用カラーフィルタのピッチＢよりも大きく、前記高感度画素用配線のピッチＣは前記ピッチＡと等しく前記ピッチＰよりも大きく、前記低感度画素用配線のピッチＤは前記ピッチＢと等しく前記ピッチＰよりも小さいことを特徴とする。

また、本発明の別の一態様に係わる固体撮像装置は、半導体基板内に一定ピッチＰで連続して形成され、且つ高感度画素に対応するものと低感度画素に対応するものとが交互に配置されたフォトダイオードと、前記基板上に設けられた高感度画素用配線と、前記基板上に設けられた低感度画素用配線と、前記各配線の前記基板と反対側に設けられ前記高感度画素に対する入射光の波長を制限する高感度画素用カラーフィルタと、前記各配線の前記基板と反対側に設けられ前記低感度画素に対する入射光の波長を制限する低感度画素用カラーフィルタとを具備し、前記高感度画素用カラーフィルタのピッチＡは前記低感度画素用カラーフィルタのピッチＢよりも大きく、前記高感度画素用配線のピッチＣは前記ピッチＡよりも小さく前記ピッチＰよりも大きく、前記低感度画素用配線のピッチＤは前記ピッチＢよりも大きく前記ピッチＰよりも小さいことを特徴とする。

また、本発明の更に別の一態様に係わる固体撮像装置は、半導体基板内に一定ピッチＰで連続して形成され、且つ高感度画素に対応するものと低感度画素に対応するものとが交互に配置されたフォトダイオードと、前記基板上に複数層に設けられた高感度画素用配線と、前記基板上に複数層に設けられた低感度画素用配線と、前記各配線の前記基板と反対側に設けられ前記高感度画素に対する入射光の波長を制限する高感度画素用カラーフィルタと、前記各配線の前記基板と反対側に設けられ前記低感度画素に対する入射光の波長を制限する低感度画素用カラーフィルタとを具備し、前記高感度画素用カラーフィルタのピッチＡは前記低感度画素用カラーフィルタのピッチＢよりも大きく、前記高感度画素用配線の下層側のピッチＣ１は上層側のピッチＣ２よりも小さく前記ピッチＰ以上で、前記ピッチＣ２は前記ピッチＡよりも小さく、前記低感度画素用配線の下層側のピッチＤ１は上層側のピッチＤ２よりも大きく前記ピッチＰ以下で、前記ピッチＤ２は前記ピッチＢよりも大きいことを特徴とする。

本発明によれば、高感度画素と低感度画素を隣接して設けた固体撮像装置において、ダイナミックレンジの拡大をはかると共に、高感度画素に対するケラレの発生を抑制することができる。

第１の実施形態に係わるＣＭＯＳイメージセンサの概略構成を示すブロック図。図１のＣＭＯＳイメージセンサにおけるレイアウトイメージの一部を概略的に示す図。図１のＣＭＯＳイメージセンサの動作タイミング及びポテンシャル電位を説明するための図（高照射モード）。図１のＣＭＯＳイメージセンサの動作タイミング及びポテンシャル電位を説明するための図（低照射モード）。図１のＣＭＯＳイメージセンサにおけるダイナミックレンジ拡大効果を説明するための特性図。第１の実施形態におけるマイクロレンズ、配線、及び画素の配置関係を示す断面図。第１の実施形態において高入射角の光が入射した状態を示す断面図。第１の実施形態の変形例に係わるＣＭＯＳイメージセンサにおけるレイアウトイメージの一部を概略的に示す図。第２の実施形態におけるマイクロレンズ、配線、及び画素の位置関係を示す断面図。第２の実施形態において高入射角の光が入射した状態を示す断面図。第３の実施形態におけるマイクロレンズ、配線、及び画素の位置関係を示す断面図。第４の実施形態におけるマイクロレンズ、配線、及び画素の位置関係を示す断面図。

以下、本発明の詳細を図示の実施形態によって説明する。

（第１の実施形態）
図１は、第１の実施形態に係わるＣＭＯＳイメージセンサを概略的に示すブロック図である。なお、このＣＭＯＳイメージセンサの全体構成は後述する別の実施形態においても同様である。

撮像領域１０はｍ行ｎ列に配置された複数の単位画素（ユニットセル）１（ｍ，ｎ）を含む。ここでは、各単位画素のうち、ｍ行目ｎ列目の１つの単位画素１（ｍ，ｎ）、及び撮像領域の各カラムに対応して列方向に形成された垂直信号線のうちの１本の垂直信号線１１（ｎ）を代表的に示す。

撮像領域１０の一端側（図中左側）には、撮像領域の各行に ADRES(m)，RESET(m)，READ1(m)，READ2(m) などの画素駆動信号を供給する垂直シフトレジスタ（Vertical Shift Register）１２が配置されている。

撮像領域１０の上端側（図中上側）には、各カラムの垂直信号線１１（ｎ）に接続されている電流源１３が配置されており、画素ソースフォロワ回路の一部として動作する。

撮像領域の下端側（図中下側）には、各カラムの垂直信号線１１（ｎ）に接続されている相関二重サンプリング（Correlated double Sampling：ＣＤＳ）回路＆アナログ・デジタル変換回路（Analog Digital Convert：ＡＤＣ）回路を含むＣＤＳ＆ＡＤＣ１４と、水平シフトレジスタ（Horizontal Shift Register）１５が配置されている。ＣＤＳ＆ＡＤＣ１４は、画素のアナログ出力をＣＤＳ処理し、デジタル出力に変換する。

信号レベル判定回路１６は、ＣＤＳ＆ＡＤＣ１４でデジタル化された出力信号のレベルに基づいて単位画素の出力信号ＶＳＩＧ（ｎ）が所定値より小さいか大きいかを判定し、判定出力をタイミング発生回路（Timing Generator）１７に供給すると共に、ＣＤＳ＆ＡＤＣ１４にアナログゲイン（Analog Gain）制御信号として供給する。

タイミング発生回路１７は、フォトダイオードの蓄積時間を制御する電子シャッタ制御信号や動作モード切替用の制御信号等をそれぞれ所定のタイミングで発生し、垂直シフトレジスタ１２に供給する。

各単位画素は同一の回路構成を有しており、本実施形態では、各単位画素の中に、高感度画素と低感度画素を一つずつ配置している。ここで、図１中の単位画素１（ｍ，ｎ）の構成を説明する。

単位画素１（ｍ，ｎ）は、入射光を光電変換して蓄積する第１のフォトダイオードＰＤ１と、第１のフォトダイオードＰＤ１に接続され、第１のフォトダイオードＰＤ１の信号電荷を読み出し制御する第１の読み出しトランジスタＲＥＡＤ１と、第１のフォトダイオードＰＤ１よりも光感度が小さく、入射光を光電変換して蓄積する第２のフォトダイオードＰＤ２と、第２のフォトダイオードＰＤ２に接続され、第２のフォトダイオードＰＤ２の信号電荷を読み出し制御する第２の読み出しトランジスタＲＥＡＤ２と、第１及び第２の読み出しトランジスタＲＥＡＤ１，ＲＥＡＤ２の各一端に接続され、第１及び第２の読み出しトランジスタＲＥＡＤ１，ＲＥＡＤ２により読み出された信号電荷を一時的に蓄積するフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤにゲートが接続され、フローティングディフュージョンＦＤの信号を増幅して垂直信号線１１（ｎ）に出力する増幅トランジスタＡＭＰと、増幅トランジスタＡＭＰのゲート電位（ＦＤ電位）にソースが接続されてゲート電位をリセットするリセットトランジスタＲＳＴと、垂直方向における所望水平位置の単位画素を選択制御するために増幅トランジスタＡＭＰに電源電圧を供給制御する選択トランジスタＡＤＲを有する。なお、各トランジスタは、本例ではｎ型のＭＯＳＦＥＴである。

選択トランジスタＡＤＲ、リセットトランジスタＲＳＴ、第１の読み出しトランジスタＲＥＡＤ１、第２の読み出しトランジスタＲＥＡＤ２は、それぞれ対応する行の信号線 ADRES(m)，RESET(m)，READ1(m)，READ2(m) により制御される。また、増幅トランジスタＡＭＰの一端は、対応する列の垂直信号線１１（ｎ）に接続されている。

図２（ａ）は、図１のＣＭＯＳイメージセンサの撮像領域における一部分を取り出して素子形成領域及びゲートのレイアウトイメージを概略的に示す図である。図２（ｂ）は、図１のＣＭＯＳイメージセンサにおける撮像領域の一部を取り出して色フィルタ・マイクロレンズのレイアウトイメージを概略的に示す図である。色フィルタ・マイクロレンズの配列は、通常のＲＧＢベイヤー配列を採用している。

図２（ａ）（ｂ）において、Ｒ（１），Ｒ（２）はＲ用画素、Ｂ（１），Ｂ（２）はＢ用画素、Ｇｂ（１），Ｇｂ（２），Ｇｒ（１），Ｇｒ（２）はＧ用画素に対応する領域を示している。Ｄはドレイン領域を示している。また、信号線との対応関係を示すために、ｍ行目の信号線 ADRES(m)，RESET(m)，READ1(m)，READ2(m) 及び（ｍ＋１）行目の信号線 ADRES(m+1)，RESET(m+1)，READ1(m+1)，READ2(m+1)、ｎ列目の垂直信号線１１（ｎ）、（ｎ＋１）列目の垂直信号線１１（ｎ＋１）を示している。

なお、図２（ａ）では、説明を簡単にするために各種信号線が画素に重なっているように示すが、実際には各種信号線は画素に重ならないで、画素の周辺を通るようになっている。

図２（ａ）（ｂ）に示したように、単位画素の中に高感度画素と低感度画素が配置され、高感度画素上には面積の大きな色フィルタ及びマイクロレンズ２０が配置され、低感度画素上には面積の小さな色フィルタ及びマイクロレンズ３０が配置されている。

図３は、図１のＣＭＯＳイメージセンサにおいて、第１及び第２のフォトダイオードＰＤ１，ＰＤ２に蓄積される信号電荷量が多い場合（明時）に適した低感度モードにおける画素の動作タイミング、リセット動作（Reset Operation）時における半導体基板内のポテンシャル（Potential）電位及び読み出し動作（Read Operation）時のポテンシャル電位の一例を示す図である。信号電荷量が多い場合は、センサの感度を落として、センサがなるべく飽和しないようにして、ダイナミックレンジを拡大することが求められる。

まず、リセットトランジスタＲＳＴをオンさせてリセット動作を行うことにより、リセット動作を行った直後のフローティングディフュージョンＦＤの電位はドレイン（画素の電源）と同じ電位レベルに設定される。リセット動作の終了後は、リセットトランジスタＲＳＴをオフする。すると、垂直信号線１１には、フローティングディフュージョンＦＤの電位に応じた電圧が出力される。この電圧値をＣＤＳ＆ＡＤＣ１４内のＣＤＳ回路に取り込んでおく（暗時レベル）。

次に、第１の読み出しトランジスタＲＥＡＤ１或いは第２の読み出しトランジスタＲＥＡＤ２をオンさせて、それまでにフォトダイオードＰＤ１或いはＰＤ２に蓄積された信号電荷をＦＤに転送する。低感度モードでは、第２の読み出しトランジスタＲＥＡＤ２のみをオンし、より感度の低い第２のフォトダイオードＰＤ２で蓄積した信号電荷のみをフローティングディフュージョンＦＤに転送する読出し動作を行う。この信号電荷の転送に伴って、ＦＤ電位が変化する。垂直信号線１１には、フローティングディフュージョンＦＤの電位に応じた電圧が出力されるので、この電圧値をＣＤＳ回路に取り込む（信号レベル）。その後、ＣＤＳ回路で信号レベルから暗時レベルを引き算することにより、増幅トランジスタＡＭＰのＶｔｈ（閾値）ばらつき等のノイズをキャンセルし、純粋な信号成分のみを取り出す（ＣＤＳ動作）。

なお、低感度モードでは、説明簡便のため、第１のフォトダイオードＰＤ１と第１の読み出しトランジスタＲＥＡＤ１の動作に関しては説明を省略している。実際は、第１のフォトダイオードＰＤ１の信号電荷がフローティングディフュージョンＦＤに溢れてくるのを防止するため、フローティングディフュージョンＦＤのリセット動作を行う直前に第１の読み出しトランジスタＲＥＡＤ１をオンさせ、第１のフォトダイオードＰＤ１に蓄積された信号電荷を排出すると良い。また、フローティングディフュージョンＦＤのリセット動作と第２のフォトダイオードＰＤ２からの信号の読出し動作を行っている期間以外は、常に第１の読み出しトランジスタＲＥＡＤ１をオンさせてもよい。

一方、図４は、図１のＣＭＯＳイメージセンサにおいて、フローティングディフュージョンＦＤに蓄積される信号電荷量が少ない場合（暗時）に適した高感度モードにおける画素の動作タイミング、リセット動作時における半導体基板内のポテンシャル電位及び読み出し動作時のポテンシャル電位の一例を示す図である。フローティングディフュージョンＦＤの信号電荷量が少ない場合は、ＣＭＯＳイメージセンサの感度を上げてＳ／Ｎ比を向上させることが求められる。

まず、リセットトランジスタＲＳＴをオンさせてリセット動作を行うことにより、リセット動作を行った直後のフローティングディフュージョンＦＤの電位（Potential）はドレイン（画素の電源）と同じ電位レベルに設定される。リセット動作の終了後は、リセットトランジスタＲＳＴをオフする。すると、垂直信号線１１には、フローティングディフュージョンＦＤの電位に応じた電圧が出力される。この電圧値をＣＤＳ＆ＡＤＣ１４内のＣＤＳ回路に取り込んでおく（暗時レベル）。

次に、第１及び第２の読み出しトランジスタＲＥＡＤ１，ＲＥＡＤ２をオンさせて、それまでに第１及び第２のフォトダイオードＰＤ１，ＰＤ２に蓄積された信号電荷をフローティングディフュージョンＦＤに転送する。高感度モードでは、第１及び第２の読み出しトランジスタＲＥＡＤ１，ＲＥＡＤ２の両方をオンさせて、暗い状態で取得した信号電荷の全てをフローティングディフュージョンＦＤに転送する読出し動作を行う。この信号電荷の転送に伴って、ＦＤ電位が変化する。垂直信号線１１には、フローティングディフュージョンＦＤの電位に応じた電圧が出力されるので、この電圧値をＣＤＳ回路に取り込む（信号レベル）。その後、信号レベルから暗時レベルを引き算することにより、増幅トランジスタＡＭＰのＶｔｈばらつき等のノイズをキャンセルし、純粋な信号成分のみを取り出す（ＣＤＳ動作）。

一般に、ＣＭＯＳイメージセンサでは、発生する全ノイズの中で、増幅トランジスタＡＭＰで発生する熱雑音や１／ｆノイズが大きな割合を占めている。従って、本実施形態のＣＭＯＳイメージセンサのように、ノイズが発生する前にフローティングディフュージョンＦＤに転送する段階で信号を加算して信号レベルを大きくすることは、Ｓ／Ｎ比を向上させる上で有利である。また、フローティングディフュージョンＦＤに転送する段階で信号を加算することにより、画素数が減少するので、ＣＭＯＳイメージセンサのフレームレートを上げ易いという効果が得られる。

なお、フローティングディフュージョンＦＤで信号電荷を加算することに限定されるものではない。第１及び第２のフォトダイオードＰＤ１，ＰＤ２の信号電荷を、別々に画素ソースフォロワ回路を用いて出力してもよい。この場合、ＣＭＯＳセンサの外部の信号処理回路において、第１及び第２のフォトダイオードＰＤ１，ＰＤ２の信号電荷の単純加算ではなく、例えば２：１の比率で重み付け加算を行うようにしてもよい。

上述したように、本実施形態ではＣＭＯＳイメージセンサにおける単位画素中に、高感度画素と低感度画素をそれぞれ一つ設ける。そして、信号電荷量の少ない時は、高感度画素と低感度画素の信号を両方使用する。その際、単位画素の中で信号電荷を加算して読み出すと良い。また、信号電荷量が多い時は、低感度画素の信号のみを読み出す。このように、二つの動作モードを使い分ける。

本実施形態では単位画素の中に高感度画素と低感度画素を一つずつ配置するので、次式（１）の関係が成り立つと考えてよい。即ち、従来画素の光感度／飽和レベル、高感度画素の光感度／飽和レベル、低感度画素の光感度／飽和レベルを
従来画素の光感度：SENS
従来画素の飽和レベル：VSAT
高感度画素の光感度：SENS1
高感度画素の飽和レベル：VSAT1
低感度画素の光感度：SENS2
低感度画素の飽和レベル：VSAT2
で表すと、
SENS = SENS1 + SENS2
VSAT = VSAT1 + VSAT2 …（１）
高感度画素が飽和して低感度モードに切り替わると、得られる信号電荷量が減少してＳ／Ｎが低下する。高感度画素が飽和する光量は、VSAT1／SENS1 で表される。この光量での低感度画素の信号出力は、VSAT1 × SENS2／SENS1 となる。従って、この光量での信号出力の低下率は、
(VSAT1×SENS2／SENS1)／(VSAT1×SENS／SENS1) ＝ SENS2／SENS …（２）
となる。高感度／低感度モード切替時の信号低下は避けたいので、SENS2／SENS は、１０％から５０％の間に設定するのが妥当と考えられる。本実施形態では、SENS2／SENS＝１／４＝２５％に設定している。

一方、ダイナミックレンジの拡大効果は、低感度モードでの最大入射光量 VSAT2／SENS2 と従来画素の最大入射光量（ダイナミックレンジ）VSAT／SENS との比をとり、
(VSAT2／VSAT)×(SENS／SENS2) …（３）
となる。この式（３）より明らかなように、VSAT2／VSAT は可能な限り大きくした方が良い。これは、高感度画素と低感度画素の飽和レベルは、同程度か、若しくは低感度画素の方を大きくした方が良いということを意味している。数式で表すと、
VSAT1／SENS1 ＜ VSAT2／SENS2 …（４）
を満たすと、ダイナミックレンジを拡大することができる。

図５は、本実施形態のＣＭＯＳイメージセンサにおけるダイナミックレンジ拡大効果を説明するために特性の一例を示す図である。図５中、横軸は入射光量を示し、縦軸はフォトダイオードに発生した信号電荷量を示している。ここでは、高感度画素（ＰＤ１）の特性Ａ、低感度画素（ＰＤ２）の特性Ｂ、従来の単位画素中の画素（従来画素）の特性Ｃを示している。

本実施形態では、高感度画素（ＰＤ１）の光感度は従来画素の３／４に設定され、低感度画素（ＰＤ２）の光感度は従来画素の１／４に設定されている。また、高感度画素（ＰＤ１）の飽和レベルは従来画素の１／２に設定され、低感度画素（ＰＤ２）の飽和レベルは従来画素の１／２に設定されている。

図５から分かるように、高感度画素（ＰＤ１）の光感度は、従来画素と比べて３／４に設定され、低感度画素（ＰＤ２）の光感度は従来画素と比べて１／４に設定されているので、高感度画素（ＰＤ１）と低感度画素（ＰＤ２）の出力を加算する高感度モードでは、信号電荷量は従来の単位画素と同等である。

一方、低感度画素（ＰＤ２）は、従来画素と比べて飽和レベルは１／２、光感度は１／４であるので、結果として、低感度画素（ＰＤ２）が飽和しないで動作する範囲は従来画素と比較して２倍広がっている。即ち、低感度画素（ＰＤ２）の出力を用いる低感度モードでは、ダイナミックレンジは従来画素と比較して２倍拡大していることが分かる。

次に、本実施形態の更なる特徴である、レンズピッチ、配線ピッチ、画素ピッチの関係について説明する。

図６は、本実施形態におけるマイクロレンズ、配線、画素の関係を示す断面図であり、図中の３０は半導体基板、３１は素子分離絶縁膜、３２は画素（ＰＤ）、３３，３４は配線、３５はカラーフィルタ、３６はマイクロレンズを示している。

各画素３２は一定ピッチＰで配置され、隣接する画素３２間は素子分離絶縁膜３１で分離されている。画素３２は、高感度画素３２ａ、低感度画素３２ｂの２種類の画素から構成されており、高感度画素３２ａの開口Ａはマイクロレンズ３６ａで規定され、低感度画素３２ｂの開口Ｂはマイクロレンズ３６ｂにより規定されている。即ち、マイクロレンズ３６ａのピッチがマイクロレンズ３６ｂのピッチよりも大きく、高感度画素３２ａの開口Ａは低感度画素３２ｂの開口Ｂよりも大きい構造となっている。下層側の配線３３は前記出力信号 VSIG に相当するものであり、上層側の配線３４は前記信号線 ADRES，RESET，READ に相当するものである。ここでは特に、上層側の配線３４を高感度画素用３４ａと低感度画素用３４ｂに分けて示している。

なお、マイクロレンズ３６ａのピッチとは、レンズの中心を通る線上で見て、マイクロレンズ３６ａと隣接する２つのマイクロレンズ３６ｂとの境界間の距離である。同様に、マイクロレンズ３６ｂのピッチとは、レンズの中心を通る線上で見て、マイクロレンズ３６ｂと隣接する２つのマイクロレンズ３６ａとの境界間の距離である。このピッチの定義はカラーフィルタ３５及び配線３３，３４についても同様である。

カラーフィルタ３５は高感度画素用のフィルタ３５ａと低感度画素用のフィルタ３５ｂの２種類から構成され、対応するマイクロレンズ３６と同じピッチとなっている。即ち、高感度画素３２ａの開口Ａはマイクロレンズ３６ａ，カラーフィルタ３５ａのピッチと同じであり、低感度画素３２ｂの開口Ｂはマイクロレンズ３６ｂ，カラーフィルタ３５ｂのピッチと同じである。

ここで、配線ピッチは画素ピッチＰと同じではなく、本実施形態では、高感度配線ピッチＣを低感度配線ピッチＤよりも大きくしている。即ち、高感度画素配線ピッチＣと低感度画素配線ピッチＤの境界部（例えば、ここでは配線３３上の配線３４ａと３４ｂの中間点）は、高感度画素３２ａの開口Ａと低感度画素３２ｂの開口Ｂの境界部と一致した構造である。

従って、
Ａ＝Ｃ，Ｂ＝Ｄ
となる。また、半導体基板３０内に作られるＰＤ（フォトダイオード）３２は高感度画素３２ａ，低感度画素３２ｂに対し等間隔に連続して形成される。つまり、画素（ＰＤ）ピッチをＰとすると、以下の関係が成立する。

Ａ＝Ｃ＞Ｐ，Ｂ＝Ｄ＜Ｐ
即ち、
「高感度画素開口Ａと高感度画素配線ピッチＣは等しく、画素ピッチＰより大きい」
「低感度画素開口Ｂと低感度画素配線ピッチＤは等しく、画素ピッチＰより小さい」
となる。

このように、高感度画素３２ａ及び低感度画素３２ｂの各々で配線ピッチを開口ピッチに等しくすることにより、図７に示すように、高入射角で光が入射した場合に高感度画素３２ａにおいても、入射光が配線３３，３４で遮られるのを防止することができる。即ち、高感度画素３２ａにおけるケラレを防止することができる。

なお、高感度画素３２ａの開口率に比べて低感度画素３２ｂの開口率が低下してしまうが、低感度画素３２ｂへの入射光の画角は高感度画素３２ａに比べて小さいので、入射光のケラレの増加は少ない。

以上のように、本実施形態のＣＭＯＳイメージセンサでは、低感度モードを利用することでダイナミックレンジを拡大でき、高感度モードを利用することで光量が少ない場合（暗い場合）での光感度の劣化を少なくできる、という効果が得られる。即ち、光感度と信号電荷取扱量のトレードオフ（二律背反）の関係を乗り越え、暗時の低ノイズを維持したまま、信号電荷取扱量を大きくすることが可能である。

これに加えて本実施形態では、高感度画素配線ピッチＣを高感度画素開口Ａと等しく１画素ピッチＰより大きくし、低感度画素配線ピッチＤを低感度画素開口Ｂと等しく１画素ピッチＰより小さくすることにより、高感度画素に対する入射光のケラレ発生を防止することができる。

さらに、本実施形態は、ＣＭＯＳイメージセンサでダイナミックレンジの拡大を実現し、ＣＭＯＳイメージセンサの利点、即ち間引き動作などを利用してフレームレートの高い、高速センサを容易に設計することが可能である。

なお、本実施形態のＣＭＯＳイメージセンサでは、第１のフォトダイオードＰＤ１だけ、或いは第２のフォトダイオードＰＤ２だけに着目した場合、それぞれ一般的に用いられるＲＧＢベイヤー配列となっているので、高感度モード、低感度モードとも、出力信号はＲＧＢベイヤー配列に対応している。従って、デモザイクなどの色信号処理は、従来の処理をそのまま利用できる。

また、本実施形態のＣＭＯＳイメージセンサでは、第１、第２のフォトダイオードＰＤ１、ＰＤ２が市松模様状に配置されている。そこで、図２（ａ）に示したように、フローティングディフュージョンＦＤを第１及び第２のフォトダイオードＰＤ１，ＰＤ２の間に配置し、さらに残った隙間に各トランジスタＡＭＰ，ＲＳＴを配置すると、画素内で各部品のレイアウトを容易に行うことができる。

＜第１の実施形態の変形例＞
図８は、第１の実施形態の変形例に係わるＣＭＯＳイメージセンサの撮像領域における素子形成領域及びゲートのレイアウトイメージの一部を信号線と共に概略的に示す図である。

図８中、信号線は、ｍ行目の信号線 ADRES(m)，RESET(m)，READ1(m)，READ2(m) 及び（ｍ＋１）行目の信号線 ADRES(m+1)，RESET(m+1)，READ1(m+1)，READ2(m+1)、ｎ列目の２本の垂直信号線 VSIG1(n)，VSIG2(n)、（ｎ＋１）列目の２本の垂直信号線 VSIG1(n+1)，VSIG2(n+1) を示している。なお、色フィルタ及びマイクロレンズのレイアウトは、図２（ｂ）に示した第１の実施形態におけるレイアウトと同じである。

この変形例に係わるＣＭＯＳイメージセンサは、第１の実施形態と同様に、単位画素中に高感度画素と低感度画素が配置され、高感度画素上には面積の大きなマイクロレンズが配置され、低感度画素上には面積の小さなマイクロレンズが配置されている。ここでは、フレームレート（１秒間に出力可能な画面数）を高くするために、撮像領域の各列に対して２本の垂直信号線を配置し、画素ソースフォロアの出力を撮像領域の１行おきに異なる垂直信号線に接続することにより、２行の画素の信号を同時に読み出すことができる。

（第２の実施形態）
図９は、本発明の第２の実施形態に係わる固体撮像装置を説明するためのもので、マイクロレンズ、配線、及び画素の配置関係を示す断面図である。なお、図６と同一部分には同一符号を付して、その詳しい説明は省略する。

各画素は先に説明した第１の実施形態と同様に、高感度画素３２ａ、低感度画素３２ｂの２種類の画素から構成されており、高感度画素３２ａの開口Ａは低感度画素３２ｂの開口Ｂよりも大きい構造となっている。ここで、高感度画素配線ピッチＣと低感度画素配線ピッチＤの境界部は、高感度画素３２ａの開口Ａと低感度画素３２ｂの開口Ｂの境界部に一致しておらず、以下の関係が成立する構造となっている。

Ａ＞Ｃ，Ｂ＜Ｄ
また、半導体基板３０内に作られるＰＤ３２は高感度画素３２ａ，低感度画素３２ｂに対し等間隔に連続して形成される。ここで、画素（ＰＤ）ピッチＰを含めると
Ａ＞Ｃ＞Ｐ，Ｂ＜Ｄ＜Ｐ
の関係が成立する。つまり、
「高感度画素配線ピッチＣは高感度画素開口Ａより小さく、画素ピッチＰより大きい」
「低感度画素配線ピッチＤは高感度画素開口Ｂより大きく、画素ピッチＰより小さい」
となる。

先に説明した第１の実施形態では、低感度画素配線ピッチＤが低感度画素３２ｂの開口Ｂと同等の大きさであったため、高感度画素３２ａの開口率に比べ低感度画素３２ｂの開口率が低下し、ケラレの発生する可能性があった。これに対し本実施形態では、低感度画素配線ピッチＤを低感度画素３２ｂの開口Ｂより大きく、画素ピッチＰより小さく設計することで画素開口率を第１の実施形態の構造より改善させることができる。従って、図１０に示すように、低感度画素３２ｂへ高入射角の光が入射した場合にも、低感度画素用配線３４ｂで光が遮られることはなく、低感度画素３２ｂに発生していた入射光のケラレを低減することができる。

即ち、高感度画素配線ピッチＣと低感度画素配線ピッチＤの最適化を行うことで、高感度画素３２ａ及び低感度画素３２ｂにおいて発生する光のケラレの低減をはかることができる。従って、高感度画素３２ａと低感度画素３２ｂの感度比のズレを抑制することが可能となり、高感度画素３２ａと低感度画素３２ｂを使用した高ダイナミックレンジな固体撮像装置を実現することが可能となる。

（第３の実施形態）
図１１は、本発明の第３の実施形態に係わる固体撮像装置を説明するためのもので、マイクロレンズ、配線、及び画素の配置関係を示す断面図である。なお、図６と同一部分には同一符号を付して、その詳しい説明は省略する。

各画素は先の第１の実施形態と同様に高感度画素３２ａ、低感度画素３２ｂの２種類の画素から構成されており、高感度画素３２ａの開口Ａは低感度画素３２ｂの開口Ｂよりも大きい構造となっている。ここで、高感度画素３２ａの第１層配線３３ａのピッチＣ１、低感度画素の第１層配線３３ｂのピッチＤ１、高感度画素３２ａの第２層配線３４ａのピッチＣ２、低感度画素３２ｂの第２層配線３４ｂのピッチＤ２とする。高感度画素３２ａの開口Ａと低感度画素３２ｂの開口Ｂの境界部は、各配線層の高感度画素配線ピッチと低感度画素配線ピッチの境界部と一致しておらず、以下の関係が成立する構造となっている。

Ａ＞Ｃ２＞Ｃ１，Ｂ＜Ｄ２＜Ｄ１
また、半導体基板３０内に作られるＰＤ３２は高感度画素３２ａ、低感度画素３２ｂに対し等間隔に連続して形成される。ここで画素（ＰＤ）ピッチＰを含めると
Ａ＞Ｃ２＞Ｃ１＞Ｐ，Ｂ＜Ｄ２＜Ｄ１＜Ｐ
の関係が成立する。

このように本構造は、先の第２実施形態での全配線層を一律に動かすのとは異なり、各配線層の画素配線ピッチを決定することにより第２の実施形態よりも更に高感度画素３２ａと低感度画素３２ｂの感度比のズレを抑制することが可能となる。従って、より一層の高感度画素３２ａと低感度画素３２ｂを使用した高ダイナミックレンジな固体撮像装置を実現することが可能である。

なお、配線層は必ずしも２層に限るものではなく、３層以上であっても良い。３層以上の場合、高感度画素では上層ほど配線ピッチを大きくし、低感度画素では上層ほど配線ピッチを小さくすればよい。

（第４の実施形態）
図１２は、本発明の第４の実施形態に係わる固体撮像装置を説明するためのもので、マイクロレンズ、配線、及び画素の配置関係を示す断面図である。なお、図６と同一部分には同一符号を付して、その詳しい説明は省略する。

基本的な構成は先に説明した第３の実施形態と同様であり、本実施形態が第３の実施形態と異なる点は、高感度画素３２ａ及び低感度画素３２ｂの第１層配線３３ａ，３３ｂのピッチを画素ピッチＰと等しくしたことにある。即ち、
Ａ＞Ｃ２＞Ｃ１＝Ｐ，Ｂ＜Ｄ２＜Ｄ１＝Ｐ
の関係が成立する。

つまり、本実施形態での各第１配線ピッチと画素ピッチの関係は、
「高感度画素第１層配線３３ａのピッチＣ１は、画素ピッチＰと等しい」
「低感度画素第１層配線３３ｂのピッチＤ１は、画素ピッチＰと等しい」
関係が成り立ち、第１層配線ピッチと画素ピッチＰは当ピッチということである。

これにより、第２層配線層（ＴＯＰ配線層）では低感度画素３２ｂで発生するケラレを抑制し、第１層配線層（最下層配線層）は隣接する画素に対する光学クロストークの低減及び各画素のＰＤを分離する拡散層に光が入射することを防止し、キャリアのクロストークの発生などを抑制することが可能である。

以上より本実施形態構造は、高感度画素３２ａと低感度画素３２ｂを使用した高ダイナミックレンジな固体撮像装置と共に低混色な固体撮像装置を実現することが可能となる。

（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、ＣＭＯＳイメージセンサの例で説明したが、本発明はＣＭＯＳイメージセンサに限らずＣＣＤイメージセンサに適用することも可能である。さらに、前記図１に示した回路構成は一例であり、本発明は高感度画素と低感度画素を備えた各種の固体撮像装置に適用することができる。

また、前記図６に示したデバイス構成の各構成要素は一例に過ぎず、仕様に応じて適宜変更可能である。例えば、高感度画素では開口Ａを画素ピッチＰよりも大きくするためにマイクロレンズは必須であるが、低感度画素では開口Ｂを画素ピッチＰよりも小さくしているので、マイクロレンズを省略することも可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

１…単位画素、ＰＤ１，ＰＤ２…フォトダイオード、ＦＤ…フローティングディフュージョン、ＲＥＡＤ１，ＲＥＡＤ２…読み出しトランジスタ、ＡＭＰ…増幅トランジスタ、ＲＳＴ…リセットトランジスタ、ＡＤＲ…選択トランジスタ、１０…撮像領域、１１…垂直信号線、１２…垂直シフトレジスタ、１３…電流源、１４…サンプリング＆アナログ・デジタル変換回路、１５…水平シフトレジスタ、１６…信号レベル判定回路、１７…タイミング発生回路、３０…半導体基板、３１…素子分離絶縁膜、３２…画素（ＰＤ）、３３…第１層配線（下層配線）、３４…第２層配線（上層配線）、３５カラーフィルタ、３６…マイクロレンズ。

Claims

半導体基板内に一定ピッチＰで連続して形成され、且つ高感度画素に対応するものと低感度画素に対応するものとが交互に配置されたフォトダイオードと、前記基板上に設けられた高感度画素用配線と、前記基板上に設けられた低感度画素用配線と、前記各配線の前記基板と反対側に設けられ前記高感度画素に対する入射光の波長を制限する高感度画素用カラーフィルタと、前記各配線の前記基板と反対側に設けられ前記低感度画素に対する入射光の波長を制限する低感度画素用カラーフィルタとを具備し、
前記高感度画素用カラーフィルタのピッチＡは前記低感度画素用カラーフィルタのピッチＢよりも大きく、前記高感度画素用配線のピッチＣは前記ピッチＡと等しく前記ピッチＰよりも大きく、前記低感度画素用配線のピッチＤは前記ピッチＢと等しく前記ピッチＰよりも小さいことを特徴とする固体撮像装置。
半導体基板内に一定ピッチＰで連続して形成され、且つ高感度画素に対応するものと低感度画素に対応するものとが交互に配置されたフォトダイオードと、前記基板上に設けられた高感度画素用配線と、前記基板上に設けられた低感度画素用配線と、前記各配線の前記基板と反対側に設けられ前記高感度画素に対する入射光の波長を制限する高感度画素用カラーフィルタと、前記各配線の前記基板と反対側に設けられ前記低感度画素に対する入射光の波長を制限する低感度画素用カラーフィルタとを具備し、
前記高感度画素用カラーフィルタのピッチＡは前記低感度画素用カラーフィルタのピッチＢよりも大きく、前記高感度画素用配線のピッチＣは前記ピッチＡよりも小さく前記ピッチＰよりも大きく、前記低感度画素用配線のピッチＤは前記ピッチＢよりも大きく前記ピッチＰよりも小さいことを特徴とする固体撮像装置。
半導体基板内に一定ピッチＰで連続して形成され、且つ高感度画素に対応するものと低感度画素に対応するものとが交互に配置されたフォトダイオードと、前記基板上に複数層に設けられた高感度画素用配線と、前記基板上に複数層に設けられた低感度画素用配線と、前記各配線の前記基板と反対側に設けられ前記高感度画素に対する入射光の波長を制限する高感度画素用カラーフィルタと、前記各配線の前記基板と反対側に設けられ前記低感度画素に対する入射光の波長を制限する低感度画素用カラーフィルタとを具備し、
前記高感度画素用カラーフィルタのピッチＡは前記低感度画素用カラーフィルタのピッチＢよりも大きく、前記高感度画素用配線の下層側のピッチＣ１は上層側のピッチＣ２よりも小さく前記ピッチＰ以上で、前記ピッチＣ２は前記ピッチＡよりも小さく、前記低感度画素用配線の下層側のピッチＤ１は上層側のピッチＤ２よりも大きく前記ピッチＰ以下で、前記ピッチＤ２は前記ピッチＢよりも大きいことを特徴とする固体撮像装置。
前記高感度画素の開口を規定する高感度画素用マイクロレンズと、前記低感度画素の開口を規定する低感度画素用マイクロレンズとを備え、前記高感度画素用マイクロレンズのピッチは前記高感度画素用カラーフィルタのピッチＡと同じで、前記低感度画素用マイクロレンズのピッチは前記低感度画素用カラーフィルタのピッチＢと同じであることを特徴とする請求項１〜３の何れか１項に記載の固体撮像装置。
前記高感度画素用マイクロレンズと前記低感度画素用マイクロレンズは互いに市松模様状に配置されていることを特徴とする請求項４記載の固体撮像装置。
前記高感度画素に対応する第１のフォトダイオードに接続され、信号電荷を読み出す第１の読み出しトランジスタと、
前記低感度画素に対応する第２のフォトダイオードに接続され、信号電荷を読み出す第２の読み出しトランジスタと、
前記第１及び第２の読み出しトランジスタに接続され信号電荷を蓄積するフローティングディフュージョンと、
前記フローティングディフュージョンの電位をリセットするリセットトランジスタと、
前記フローティングディフュージョンの電位を増幅する増幅トランジスタと、
を更に有することを特徴とする請求項１〜５の何れか１項に記載の固体撮像装置。
前記第１のフォトダイオードの信号電荷と前記第２のフォトダイオードの信号電荷とを前記フローティングディフュージョンで加算した電位を増幅して信号を出力する第１の動作モードと、
前記第２のフォトダイオードの信号電荷が前記第２の読出しトランジスタにより読み出された前記フローティングディフュージョンの電位を増幅して信号を出力する第２の動作モードと、
を有することを特徴とする請求項６記載の固体撮像装置。
前記第１のフォトダイオードの信号電荷と前記第２のフォトダイオードの信号電荷とを、別々に読み出して信号を出力する第１の動作モードと、
前記第２のフォトダイオードの信号電荷を読み出して信号を出力する第２の動作モードと、
を有することを特徴とする請求項６記載の固体撮像装置。
前記第１のフォトダイオードの光感度をSENS1、飽和レベルをVSAT1、前記第２のフォトダイオードの光感度をSENS2、飽和レベルをVSAT2で表すと、
VSAT1／SENS1 ＜ VSAT2／SENS2
の関係式を満たすことを特徴とする請求項７又は８記載の固体撮像装置。