JP2013258523A - 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 - Google Patents
固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 Download PDFInfo
- Publication number
- JP2013258523A JP2013258523A JP2012132682A JP2012132682A JP2013258523A JP 2013258523 A JP2013258523 A JP 2013258523A JP 2012132682 A JP2012132682 A JP 2012132682A JP 2012132682 A JP2012132682 A JP 2012132682A JP 2013258523 A JP2013258523 A JP 2013258523A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- imaging device
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000007787 solid Substances 0.000 title abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 44
- 239000011159 matrix material Substances 0.000 claims abstract description 15
- 230000003321 amplification Effects 0.000 description 14
- 238000003199 nucleic acid amplification method Methods 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 101100205847 Mus musculus Srst gene Proteins 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】複数の行の画素の信号を同時に読み出すに当たって、回路規模を増大させることなく、より高速な読み出し動作を実現可能な固体撮像装置、固体撮像装置の駆動方法、及び、当該固体撮像装置を有する電子機器を提供する。
【解決手段】本開示の固体撮像装置は、光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える。
【選択図】 図1
【解決手段】本開示の固体撮像装置は、光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える。
【選択図】 図1
Description
本開示は、固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。
固体撮像装置の中には、複数の行の画素の信号を同時、かつ、並列的に読み出すことが可能なCMOSイメージセンサがある(例えば、特許文献1参照)。複数の行の画素の信号を同時、かつ、並列的に読み出すことで、複数の行の画素の信号を加算して読み出す加算読み出しや、フレームレートの向上を図るために、行毎に画素の信号を読み出す場合に比べて高速に読み出す高速読み出しなどの動作を実現できる。
上記の従来技術に係る固体撮像装置は、複数の行を同時に選択するために、センサコントローラ側からのアドレス信号を行毎にラッチする機能を有する行選択回路を搭載している。この固体撮像装置では、任意の複数の行のアドレス信号を行選択回路にラッチするラッチセット動作が必要となる。
しかしながら、従来技術に係る固体撮像装置では、画素からのリセットレベルの読み出しや信号レベルの読み出しの開始前にラッチセット動作を行う構成を採っている。このため、特に、複数の画素の信号を同時に読み出す高速読み出しによりフレームレートの向上を図る場合において、ラッチセット動作に要する期間の分が高速読み出しの弊害(妨げ)となる。
その対策として、アドレスをN系統に分けて並列的に、選択する行のアドレスラッチをセットすることで、ラッチセット動作に要する期間を1/Nに短縮することができる。しかし、この場合、アドレスデコーダをN系統搭載する必要があるため、回路規模が増大するという弊害がある。
本開示は、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現可能な固体撮像装置、固体撮像装置の駆動方法、及び、当該固体撮像装置を有する電子機器を提供することを目的とする。
上記の目的を達成するための本開示の固体撮像装置は、
光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置である。
光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置である。
また、上記の目的を達成するための本開示の固体撮像装置の駆動方法は、
光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置の駆動に当たって、
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う固体撮像装置の駆動方法である。
光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置の駆動に当たって、
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う固体撮像装置の駆動方法である。
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行うことで、当該行選択動作を画素からのリセットレベルの読み出しや信号レベルの読み出しの開始前に行う場合に比べて、行選択動作に要する期間を特別に設ける必要がなくなるため、回路を変更しなくても、駆動タイミングを変更するだけで、より高速な読み出し動作を実現できる。
本開示によれば、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現でき、フレームレートの向上を図ることができる。
以下、本開示の技術を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
1.本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器、全般に関する説明
2.実施形態に係る固体撮像装置
2−1.システム構成
2−2.画素回路
2−3.実施形態の特徴部分
3.他の適用例
4.電子機器
5.本開示の構成
1.本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器、全般に関する説明
2.実施形態に係る固体撮像装置
2−1.システム構成
2−2.画素回路
2−3.実施形態の特徴部分
3.他の適用例
4.電子機器
5.本開示の構成
<1.本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器、全般に関する説明>
本開示の固体撮像装置は、CMOSイメージセンサやMOSイメージセンサなど、画素アレイ部の各画素の信号を読み出す順番を自由に設定可能なX−Yアドレス型の固体撮像装置である。
本開示の固体撮像装置は、CMOSイメージセンサやMOSイメージセンサなど、画素アレイ部の各画素の信号を読み出す順番を自由に設定可能なX−Yアドレス型の固体撮像装置である。
そして、本開示の固体撮像装置は、光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える。
また、本開示の固体撮像装置の駆動方法は、光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置において、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う。
アドレス信号に従って行選択を行う画素駆動部は、アドレス信号を一旦ラッチするアドレスラッチ方式の行走査部(垂直走査部)である。複数の行を同時に選択する行選択動作により、複数の行の画素の信号を同時、かつ、並列的に読み出すことができる。この読み出し動作により、例えば、複数の行の画素の信号を加算して読み出す加算読み出しや、フレームレートの向上を図るために、行毎に画素の信号を読み出す場合に比べて高速に読み出す高速読み出しなどの動作を実現できる。
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行うことで、当該行選択動作を画素からのリセットレベルの読み出しや信号レベルの読み出しの開始前に行う場合に比べて、行選択動作に要する期間を特別に設ける必要がなくなる。これにより、回路を変更しなくても、駆動タイミングを変更するだけで、より高速な読み出し動作を実現できる。従って、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現でき、フレームレートの向上を図ることができる。
以上により、回路規模を増大させることなく、より高速な読み出し動作が可能で、高フレームレートの固体撮像装置を実現できる。かかる固体撮像装置、即ち、本開示の固体撮像装置は、携帯電話機等の撮像機能を備える携帯端末機器、デジタルスチルカメラ、一眼レフカメラ、カムコーダ、あるいは、監視用カメラ等の電子機器において、その撮像部(画像取込部)として用いることができる。
尚、本開示の固体撮像装置は、撮像信号を処理する信号処理回路(例えば、DSP(Digital Signal Processor)回路)を、画素アレイ部と同じ半導体基板(チップ)内に設ける構成のものであってもよいし、チップ外に設ける構成のものであってもよい。
また、本開示の固体撮像装置は、所謂、平置構造あるいは積層構造を採ることができる。ここで、平置構造とは、画素アレイ部の周辺回路、即ち、画素アレイ部の各画素を駆動する駆動部や、画素から読み出される信号に対して所定の信号処理を施す信号処理部などを、画素アレイ部と同じチップ上に配置する構造である。また、積層構造とは、画素アレイ部とその周辺回路とを別のチップに搭載し、これらのチップを積層する構造である。
上述した好ましい構成を含む本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器にあっては、画素駆動部について、複数の行を同時に選択する行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間に行う構成とすることができる。
また、上述した好ましい構成を含む本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器にあっては、画素駆動部について、現読み出し期間内で画素の信号読み出しを行う読み出し行についての行選択動作と、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作とを現読み出し期間で行う構成とすることができる。
また、上述した好ましい構成を含む本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器にあっては、画素から読み出されるアナログのリセットレベル及び信号レベルを順にデジタル化するAD変換器を有する構成とすることができる。このとき、画素駆動部について、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間及び信号レベルについてのAD変換期間に行う構成とすることができる。
次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、信号レベルについてのAD変換期間に行うに当たっては、当該AD変換期間の後半部分で行う構成とするのが好ましい。信号レベルのAD変換期間の後半部分では信号レベルの白レベル側についてAD変換が行われる。
また、上述した好ましい構成を含む本開示の固体撮像装置、固体撮像装置の駆動方法、及び、電子機器にあっては、画素駆動部を制御する制御部を有し、当該制御部から画素駆動部にアドレス信号を与える構成とすることができる。このとき、制御部について、画素駆動部に対してアドレス信号をセットする動作を、画素から信号を読み出す読み出し期間に複数回に分けて行う構成とすることができる。
<2.実施形態に係る固体撮像装置>
図1は、本開示の実施形態に係る固体撮像装置の構成の一例を示すシステム構成図である。ここでは、本実施形態に係る固体撮像装置として、CMOSイメージセンサを例に挙げて説明する。但し、本開示の技術は、CMOSイメージセンサへの適用に限られるものではなく、MOSイメージセンサなど、画素アレイ部の各画素の信号を読み出す順番を自由に設定可能なX−Yアドレス型の固体撮像装置全般に対して適用可能である。
図1は、本開示の実施形態に係る固体撮像装置の構成の一例を示すシステム構成図である。ここでは、本実施形態に係る固体撮像装置として、CMOSイメージセンサを例に挙げて説明する。但し、本開示の技術は、CMOSイメージセンサへの適用に限られるものではなく、MOSイメージセンサなど、画素アレイ部の各画素の信号を読み出す順番を自由に設定可能なX−Yアドレス型の固体撮像装置全般に対して適用可能である。
[2−1.システム構成]
図1に示すように、本実施形態に係る固体撮像装置10は、画素アレイ部11、アドレスデコーダ12、行選択回路13、タイミング制御回路14、信号処理部15、及び、制御部16を有する構成となっている。
図1に示すように、本実施形態に係る固体撮像装置10は、画素アレイ部11、アドレスデコーダ12、行選択回路13、タイミング制御回路14、信号処理部15、及び、制御部16を有する構成となっている。
画素アレイ部11は、光電変換素子を含む画素20(図2参照)が行列状(マトリクス状)に2次元配置されて成る。アドレスデコーダ12、行選択回路13、及び、タイミング制御回路14は、画素アレイ部11の各画素20に対して、制御部16から与えられるアドレス信号RADDRに従って行選択動作を行う画素駆動部17を構成している。この画素駆動部17は、アドレス信号を一旦ラッチするアドレスラッチ方式の行走査部(垂直走査部)である。
画素駆動部17において、アドレスデコーダ12は、制御部16から与えられるアドレス信号RADDRを、特定の行を選択するためのアドレスデコード信号ADDRにデコードする。行選択回路13は、制御部16から与えられるラッチセット信号RLSET,SLSET及びラッチリセット信号RLRST,SLRSTと、アドレスデコーダ12から与えられるアドレスデコード信号ADDRに従い、読み出し行とシャッタ行の行アドレスをそれぞれラッチする。ここで、「読み出し行」とは、信号の読み出しを行う画素行を言い、「シャッタ行」とは、光電変換素子に蓄積された電荷を捨ててリセットする画素行を言う。
タイミング制御回路14は、制御部16から与えられる選択タイミング制御信号RSET,RRST,SRST,RTR,STR等と、行選択回路13から与えられる行アドレスに従い、画素アレイ部11の画素行毎に配線された複数の画素駆動線111,112,113(図2参照)に対して駆動信号を適宜出力する。複数の画素駆動線111,112,113及び駆動信号の詳細については後述する。
信号処理部15は、制御部16による制御の下に、画素アレイ部11の各画素20から信号線114を通して出力される信号に対して所定の信号処理を行う。所定の信号処理としては、例えば、信号線114を通して出力される信号を単純にサンプルホールドする処理や、画素固有の固定パターンノイズを除去するCDS(Correlated Double Sampling;相関二重サンプリング)処理や、AD(アナログ−デジタル)変換処理などを例示することができる。尚、ここで例示した信号処理は一例に過ぎず、これらの処理に限られるものではない。
この信号処理部15において、CDS処理では、後述するように、画素20から順に読み出されるリセットレベルと信号レベルとの差分をとることにより、リセットノイズや増幅トランジスタ24(図2参照)の閾値ばらつき等の画素固有の固定パターンノイズを除去する周知のノイズ除去処理が行われる。
AD変換処理を行うAD変換器としては、例えば、画素信号のレベルの大きさに対応した時間軸方向に大きさ(パルス幅)を持つパルス信号を生成し、当該パルス信号のパルス幅の期間において所定のクロックをカウンタでカウントする構成のものを用いることができる。かかる構成のAD変換器において、カウンタのカウント値が画素信号のデジタル値となる。
制御部16は、アドレスデコーダ12に対してアドレス信号RADDRを、行選択回路13に対してラッチセット信号RLSET,SLSET及びラッチリセット信号RLRST,SLRSTを、タイミング制御回路14に対して選択タイミング制御信号RSET,RRST,SRST,RTR,STRを与える。制御部16は更に、信号処理部15における上記の各種の信号処理を実行すべく当該信号処理部15を制御する。
[2−2.画素回路]
図2は、画素20の回路構成の一例を示す回路図である。図2に示すように、本回路例に係る画素20は、光電変換素子として例えばフォトダイオード21を有している。画素20は、フォトダイオード21に加えて、例えば、転送トランジスタ(転送ゲート)22、リセットトランジスタ23、増幅トランジスタ24、及び、選択トランジスタ25の4つのトランジスタを有している。
図2は、画素20の回路構成の一例を示す回路図である。図2に示すように、本回路例に係る画素20は、光電変換素子として例えばフォトダイオード21を有している。画素20は、フォトダイオード21に加えて、例えば、転送トランジスタ(転送ゲート)22、リセットトランジスタ23、増幅トランジスタ24、及び、選択トランジスタ25の4つのトランジスタを有している。
ここでは、4つのトランジスタ22〜25として、例えばNチャネルのトランジスタを用いている。但し、ここで例示した転送トランジスタ22、リセットトランジスタ23、増幅トランジスタ24、及び、選択トランジスタ25の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。すなわち、必要に応じて、Pチャネルのトランジスタを用いる組み合わせとすることができる。
この画素20に対して、例えば、選択線111、リセット線112、及び、転送線113の3本の駆動配線が画素駆動線として同一画素行の各画素に対して共通に設けられている。これら選択線111、リセット線112、及び、転送線113は、各一端が行走査部である画素駆動部17の各画素行に対応した出力端に画素行単位で接続されており、画素20を駆動する駆動信号である選択信号SEL、リセット信号RST、及び、転送信号TRGを伝送する。
フォトダイオード21は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光(入射光)をその光量に応じた電荷量の光電荷(ここでは、光電子)に光電変換してその光電荷を蓄積する。フォトダイオード21のカソード電極は、転送トランジスタ22を介して増幅トランジスタ24のゲート電極と電気的に接続されている。増幅トランジスタ24のゲート電極と電気的に繋がったノード26をFD(フローティングディフュージョン/浮遊拡散領域)部と呼ぶ。
転送トランジスタ22は、フォトダイオード21のカソード電極とFD部26との間に接続されている。転送トランジスタ22のゲート電極には、高レベル(例えば、VDDレベル)がアクティブ(以下、「Highアクティブ」と記述する)の転送信号TRGが転送線113を介して与えられる。この転送信号TRGに応答して、転送トランジスタ22が導通状態となり、フォトダイオード21で光電変換された光電荷をFD部26に転送する。
リセットトランジスタ23は、ドレイン電極が画素電源VDDに、ソース電極がFD部26にそれぞれ接続されている。リセットトランジスタ23のゲート電極には、Highアクティブのリセット信号RSTがリセット線112を介して与えられる。このリセット信号RSTに応答して、リセットトランジスタ23が導通状態となり、FD部26の電荷を画素電源VDDに捨てることによって当該FD部26をリセットする。
増幅トランジスタ24は、ゲート電極がFD部26に、ドレイン電極が画素電源VDDにそれぞれ接続されている。そして、増幅トランジスタ24は、リセットトランジスタ23によってリセットした後のFD部26の電位をリセット信号(リセットレベル)Vresetとして出力する。増幅トランジスタ24はさらに、転送トランジスタ22によって信号電荷を転送した後のFD部26の電位を光蓄積信号(信号レベル)Vsigとして出力する。
選択トランジスタ25は、例えば、ドレイン電極が増幅トランジスタ24のソース電極に、ソース電極が信号線114にそれぞれ接続されている。選択トランジスタ25のゲート電極には、Highアクティブの選択信号SELが選択線111を介して与えられる。この選択信号SELに応答して、選択トランジスタ25が導通状態となり、画素20を選択状態として増幅トランジスタ24から出力される信号を信号線114に読み出す。
上述したことから明らかなように、画素20からは、リセットした後のFD部26の電位がリセットレベルVresetとして、次いで、信号電荷を転送した後のFD部26の電位が信号レベルVsigとして順に信号線114に読み出されることになる。因みに、信号レベルVsigには、リセットレベルVresetの成分も含まれる。
尚、ここでは、選択トランジスタ25について、増幅トランジスタ24のソース電極と信号線114との間に接続する回路構成としたが、画素電源VDDと増幅トランジスタ24のドレイン電極との間に接続する回路構成を採ることも可能である。
また、画素20としては、上記構成の4つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ24と選択トランジスタ25とを兼用した3つのトランジスタからなる画素構成や、複数の光電変換素子間(画素間)で、FD部26以降のトランジスタを共用する画素構成などであっても良く、その画素回路の構成は問わない。
[2−3.実施形態の特徴部分]
以上説明したアドレスラッチ方式の画素駆動部17を搭載する固体撮像装置10では、制御部16から与えられるアドレス信号RADDRに従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素アレイ部11の各画素20から信号を読み出す読み出し期間に行うことを特徴としている。ここで言う、画素20から読み出す信号とは、リセットレベルVreset及び信号レベルVsigのことである。
以上説明したアドレスラッチ方式の画素駆動部17を搭載する固体撮像装置10では、制御部16から与えられるアドレス信号RADDRに従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素アレイ部11の各画素20から信号を読み出す読み出し期間に行うことを特徴としている。ここで言う、画素20から読み出す信号とは、リセットレベルVreset及び信号レベルVsigのことである。
複数の行を同時に選択する行選択動作は、例えば、複数の行の画素の信号を加算して読み出す加算読み出しや、フレームレートの向上を図るために、行毎に画素の信号を読み出す場合に比べて高速に読み出す高速読み出しなどの動作モードで用いることができる。但し、これらの動作モードに限られるものではない。
また、これらの動作モードにおいて、例えば、画素行や画素列を任意に飛ばしながら間欠的に画素の信号を読み出す間引き読み出しなどの動作モードを併用することもできる。尚、間引き読み出しの動作モードでは、信号を読み出さない画素に蓄積された電荷を適宜捨てないと、電荷が溢れて隣接する画素に混入する、所謂、ブルーミング現象が発生する場合がある。このブルーミング対策として、信号を読み出さない画素に蓄積された電荷を適宜捨てるためのシャッタ動作、所謂、アンチブルーミングシャッタ動作が併用される場合もある。
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行うための駆動タイミングは、画素駆動部17に対する制御部16による制御の下に設定される。換言すれば、制御部16は、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に複数回に分けて行うように、画素駆動部17に対する制御を行うことになる。
上述したように、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行うことで、当該行選択動作を画素からのリセットレベルVresetの読み出しや信号レベルVsigの読み出しの開始前に行う場合に比べて、行選択動作に要する期間を特別に設ける必要がなくなる。これにより、回路に変更を加えなくても、制御部16の駆動タイミングを変更するだけで、より高速な読み出し動作を実現できる。従って、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現でき、フレームレートの向上を図ることができる。
以下に、複数の行を同時に選択する行選択動作を、画素アレイ部11の各画素20から信号を読み出す読み出し期間に行うための、本実施形態に係る固体撮像装置の具体的な実施例について説明する。
(実施例1)
図3は、実施例1に係る固体撮像装置の動作タイミングチャートである。ここでは、複数の行を同時に選択する行選択動作について、2行(2ライン)を同時に選択する場合を例に挙げている。
図3は、実施例1に係る固体撮像装置の動作タイミングチャートである。ここでは、複数の行を同時に選択する行選択動作について、2行(2ライン)を同時に選択する場合を例に挙げている。
図3において、XHSは水平同期信号であり、水平同期信号XHSと水平同期信号XHSとの間の期間が画素20から信号、即ち、リセットレベルVreset及び信号レベルVsigを読み出す読み出し期間となる。ADRは、信号の読み出しを行う読み出し行及び光電変換素子に蓄積された電荷を捨ててリセットするシャッタ行の行アドレスである。
RLSETは読み出し行についてのラッチセット信号、RLRSTは読み出し行についてのラッチリセット信号であり、これらの信号RLSET,RLRSTは、制御部16から行選択回路13に対して与えられる。行選択回路13は、ラッチリセット信号RLRSTが与えられると、読み出し行についてのラッチ内容をリセットする。また、行選択回路13は、ラッチセット信号RLSETが与えられると、アドレスデコーダ12から与えられるアドレスデコード信号ADDRに従い、読み出し行についての行アドレスADRをラッチする。
SLSETはシャッタ行についてのラッチセット信号、SLRSTはシャッタ行についてのラッチリセット信号であり、これらの信号SLSET,SLRSTは、制御部16から行選択回路13に対して与えられる。行選択回路13は、ラッチリセット信号SLRSTが与えられると、シャッタ行についてのラッチ内容をリセットする。また、行選択回路13は、ラッチセット信号SLSETが与えられると、アドレスデコーダ12から与えられるアドレスデコード信号ADDRに従い、シャッタ行についての行アドレスADRをラッチする。
RRSTは読み出し行のリセット信号、SRSTはシャッタ行のリセット信号であり、これらの信号RRST,SRSTは、制御部16からタイミング制御回路14に対して与えられる。また、TRGは図2の転送トランジスタ22を駆動する転送信号、RSTは図2のリセットトランジスタ23を駆動するリセット信号であり、これらの信号TRG,RSTは図2の選択トランジスタ25を駆動する選択信号SELと共にタイミング制御回路14から画素アレイ部11に対して与えられる。
参照信号は、信号処理部15が先述したAD変換器を有する場合に用いられる信号である。当該AD変換器は、前にも述べたように、画素信号のレベルの大きさに対応した時間軸方向に大きさ(パルス幅)を持つパルス信号を生成し、当該パルス信号のパルス幅の期間において所定のクロックをカウンタでカウントし、そのカウント値をデジタル値とするものである。
ここで、AD変換器の構成の一例について、図4を用いて具体的に説明する。AD変換器30は、例えば、画素アレイ部11の画素列毎に設けられている。すなわち、AD変換器30は、画素アレイ部11の水平方向(画素列の並び方向)の画素数がm個である場合、m個のAD変換器301〜30mが配列されて成る、所謂、カラムAD変換器となる。
このカラムAD変換器では、時間が経過するにつれて電圧値が階段状に変化する、所謂、ランプ(RAMP)波形(傾斜状の波形)の参照信号Vrefが用いられる。この参照信号Vrefが図3における参照信号である。ランプ波形の参照信号Vrefは、参照信号生成部40で生成される。参照信号生成部40については、例えば、DAC(デジタル−アナログ変換)回路を用いて構成することができる。
AD変換器301〜30mは、例えば、比較器31、カウンタ32、及び、メモリ33等から成る。本例に係るAD変換器30では、カウンタ32として、アップ/ダウンカウンタ(図中、「U/DCNT」と記している)を用いている。
比較器31は、画素アレイ部11の各画素20から信号線114(1141〜114m)を通して読み出される画素信号(信号レベルVsig及びリセットレベルVreset)を比較入力とし、参照信号生成部40から供給されるランプ波の参照信号Vrefを基準入力とし、両者を比較する。
そして、比較器31は、例えば、参照信号Vrefが画素信号よりも大なるときに出力が第1の状態(例えば、高レベル)になり、参照信号Vrefが画素信号以下のときに出力が第2の状態(例えば、低レベル)になる。この比較器31の出力信号が、画素信号のレベルの大きさに対応したパルス幅を持つパルス信号となる。
アップ/ダウンカウンタ32には、比較器31に対する参照信号Vrefの供給開始タイミングと同じタイミングでクロックCKが与えられる。そして、アップ/ダウンカウンタ32は、クロックCKに同期してダウン(DOWN)カウント、または、アップ(UP)カウントを行うことで、比較器31の出力パルスのパルス幅の期間、即ち、比較動作の開始から比較動作の終了までの比較期間を計測する。
このアップ/ダウンカウンタ32のカウント結果(カウント値)が、アナログの画素信号をデジタル化したデジタル値となり、メモリ33に格納される。そして、AD変換器301〜30mの各々でAD変換されたデジタル信号は、列走査部50による制御の下に、順に出力線60に読み出され、当該出力線60を通して撮像データとして出力される。
また、本例に係るAD変換器30(301〜30m)においては、カウンタ32としてアップダウンカウンタを用いていることで、次のようなメリットがある。すなわち、画素20から順に読み出されるリセットレベルVreset及び信号レベルVsigについて、リセットレベルVresetに対してはダウンカウントを行い、信号レベルVsigに対してはアップカウントを行うことで、リセットレベルVresetと信号レベルVsigとの差分をとることができる。その結果、AD変換処理に加えて先述したCDS処理を行うことができる。
図3のタイミングチャートに説明を戻す。実施例1に係る固体撮像装置では、2行を同時に選択する行選択動作(ラッチ動作)を読み出し期間Nに行うに当たって、画素20から読み出される信号を処理するアナログ回路のセトリング期間に行選択動作を行うようにしている。具体的には、図3に示すように、リセットレベルVresetのセトリング期間において、2行分のラッチセット信号RLSETに同期して2行分の読み出し行についての行アドレスをラッチするとともに、2行分のラッチセット信号SLSETに同期して2行分のシャッタ行についての行アドレスをラッチする。
また、2行分の読み出し行に対応して2行分のシャッタ行に対してシャッタ動作を行う他に、先述したように、例えばアンチブルーミングシャッタ動作を行う場合がある。このアンチブルーミングシャッタ動作は、リセットレベルVresetのセトリング期間に行われる。そこで、アンチブルーミングシャッタ動作を行うシャッタ行の行アドレスについては、1つ前の読み出し期間に行うこととする。具体的には、読み出し期間Nを現読み出し期間とし、読み出し期間N+1を次の読み出し期間とした場合、次の読み出し期間N+1でのリセット行についての行選択動作を現読み出し期間Nにおける信号レベルVsigのセトリング期間に行うようにする。
尚、アンチブルーミングシャッタ等で1読み出し期間内に同時にアクセスする画素が多いと、即ち、アンチブルーミングシャッタ動作を行うシャッタ行の行数が多いと、行選択動作(ラッチ動作)が信号レベルVsigのセトリング期間内に収まらない場合がある。このような場合は、信号レベルVsigのセトリング期間に加えて、図3に点線で示すように、信号レベルVsigの読み出し期間、本例では、AD変換期間に行うことになる。
上述したように、実施例1では、読み出し期間N内での信号レベルVsigの読み出しのための読み出し行の行選択動作と、読み出し期間N+1内での画素のリセットを行うシャッタ行の行選択動作とを読み出し期間N内に行うようにしている。これにより、行選択動作と信号読み出し動作(本例では、AD変換動作)とを並列的に行なうことができ、行選択動作のための期間を特別に(別途)確保する必要がないために、高速読み出しを実現できる。
特に、読み出し期間N内における、リセットレベルVresetのセトリング期間及び信号レベルVsigのセトリング期間は、信号のサンプリングを行わない期間であるため、画質の劣化に対して影響のない期間である。従って、リセットレベルVresetのセトリング期間及び信号レベルVsigのセトリング期間に行選択動作(ラッチ動作)を行うことで、画質の劣化を招くことなく、高速読み出しを実現できる。
ところで、例えば、同時に選択する行数が増えたり、アンチブルーミングシャッタ動作を行うシャッタ行の行数が増えたりすることで、上述したように、行選択動作が信号レベルVsigのセトリング期間内に収まらなくなる。このとき、リセットレベルVresetの読み出し期間や信号レベルVsigの読み出し期間でラッチ動作(行選択動作)を行うようにすると、ラッチ動作による電源電圧のレベル変動やラッチ制御信号の変動が、寄生容量を介して画素駆動線111,112,113(図1、図2参照)の電位を変動させる。
画素駆動線111,112,113の電位変動は、画素信号のレベル変動となるため、選択行毎にその変動が固定パターンノイズとなって画質の劣化を招いてしまうという問題がある。このような問題を解消すべく為されたのが、以下に説明する実施例2に係る固体撮像装置である。
(実施例2)
図5は、実施例5に係る固体撮像装置の動作タイミングチャートである。ここでも、実施例1の場合と同様に、複数の行を同時に選択する行選択動作について、2行を同時に選択する場合を例に挙げている。
図5は、実施例5に係る固体撮像装置の動作タイミングチャートである。ここでも、実施例1の場合と同様に、複数の行を同時に選択する行選択動作について、2行を同時に選択する場合を例に挙げている。
実施例2に係る固体撮像装置では、2行を同時に選択する行選択動作を、リセットレベルVresetのセトリング期間及び信号レベルVsigのセトリング期間に加えて、信号レベルVsigの読み出し期間、即ち、AD変換期間の後半部分においても行うことを特徴としている。
具体的には、図5に示すように、リセットレベルVresetのセトリング期間において、2行分のラッチセット信号RLSETに同期して2行分の読み出し行についての行アドレスをラッチするとともに、2行分のラッチセット信号SLSETに同期して2行分のシャッタ行についての行アドレスをラッチする。
また、例えば、次の読み出し期間N+1でアンチブルーミングシャッタ動作を行うシャッタ行の行アドレスについて、その一部については現読み出し期間Nにおける信号レベルVsigのセトリング期間に行い、当該セトリング期間に収まらない部分についてはAD変換期間の後半部分で行うようにする。
すなわち、実施例2に係る固体撮像装置では、複数の行を同時に選択する行選択動作を、リセットレベルVresetのセトリング期間及び信号レベルVsigのセトリング期間に加えて、画質の劣化に対して影響のない期間である、AD変換期間の後半部分の期間においても行うようにしている。
因みに、図5に実線で示す傾斜状の波形の参照信号において、傾斜状波形の上部側が黒レベル側であり、下部側が白レベル側である。従って、信号レベルVsigの読み出し期間であるAD変換期間において、前半部分では黒レベル側についてAD変換が行われ、後半部分では白レベル側についてAD変換が行われることになる。
AD変換期間の後半部分の期間が、画質の劣化に対して影響のない期間であることについて以下に説明する。尚、リセットレベルVresetのセトリング期間及び信号レベルVsigのセトリング期間が画質の劣化に対して影響のない期間であることについては、実施例1でも説明したように、信号のサンプリングが行われない期間であるからである。
信号レベルVsigの読み出し期間における後半の読み出しにおいて、読み出す画素自体が物理的に持つノイズ成分(所謂、光ショットノイズ)が発生する。一般的に、光ショットノイズは、光電変換素子に蓄積された光信号(電子数)の平方根で表される。このため、光信号(電子数)が増えると光ショットノイズも大きくなる。信号レベルVsigは、光信号(電子数)が増えるとリセットレベルVresetよりも低い電位に遷移するため、参照信号との比較に伴うAD変換も信号レベルVsigの読み出し期間の後半となり、より光ショットノイズによる画質への影響が支配的となる。
前述のラッチ動作による固定パターンノイズは、画素選択線111,112,113の電位を変動させることで発生するため線形性のあるノイズとなる。これに対して、光ショットノイズは、画素アレイ部11の画素20個々で異なるため画像全体のランダムなノイズとなる。感応的な内容であるが、線形性のあるノイズはランダムなノイズの1/10であれば、人間の目では認識できないとされている。
このため、ラッチ動作による固定パターンノイズは、当該ラッチ動作を信号レベルVsigの読み出し期間の後半に行うことにより、画質への影響はほぼ無くなってしまう。すなわち、信号レベルVsigの読み出し期間の後半部分の期間は、それよりも前の期間に比べて、画質の劣化に対して影響のない期間ということができる。
<3.他の適用例>
上記実施形態では、光電変換素子を含む画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、本開示の技術はCMOSイメージセンサへの適用に限られるものではない。すなわち、本開示の技術は、光電変換素子を含む画素が行列状に2次元配置されてなるX−Yアドレス型の固体撮像装置全般に対して適用可能である。
上記実施形態では、光電変換素子を含む画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、本開示の技術はCMOSイメージセンサへの適用に限られるものではない。すなわち、本開示の技術は、光電変換素子を含む画素が行列状に2次元配置されてなるX−Yアドレス型の固体撮像装置全般に対して適用可能である。
また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは、粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。
尚、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた、撮像機能を有するモジュール状の形態であってもよい。
<4.電子機器>
本開示の技術が適用される固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機などの電子機器全般において、その撮像部(画像取込部)として用いることができる。尚、電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
本開示の技術が適用される固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機などの電子機器全般において、その撮像部(画像取込部)として用いることができる。尚、電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
[撮像装置]
図6は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。
図6は、本開示の電子機器の一例である撮像装置の構成例を示すブロック図である。
図6に示すように、本開示の撮像装置100は、レンズ群101などを含む光学系、撮像素子102、カメラ信号処理部であるDSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108等を有している。そして、DSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107、及び、電源系108がバスライン109を介して相互に接続された構成となっている。
レンズ群101は、被写体からの入射光(像光)を取り込んで撮像素子102の撮像面上に結像する。撮像素子102は、レンズ群101によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示装置105は、液晶表示装置や有機EL(electro luminescence)表示装置等のパネル型表示装置から成り、撮像素子102で撮像された動画または静止画を表示する。記録装置106は、撮像素子102で撮像された動画または静止画を、メモリカードやビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。
操作系107は、ユーザによる操作の下に、本撮像装置100が持つ様々な機能について操作指令を発する。電源系108は、DSP回路103、フレームメモリ104、表示装置105、記録装置106、及び、操作系107の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
このような撮像装置100は、ビデオカメラやデジタルスチルカメラ、更には、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置100において、撮像素子102として、複数の行の画素の信号を同時に読み出すに当たり、回路規模を増大させることなく、より高速な読み出し動作を実現可能な、先述した実施形態に係る固体撮像装置を用いることができる。これにより、撮像装置100の高フレームレート化に大きく寄与できることになる。
<5.本開示の構成>
尚、本開示は以下のような構成を採ることができる。
[1]光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置。
[2]画素駆動部は、複数の行を同時に選択する行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間に行う上記[1]に記載の固体撮像装置。
[3]画素駆動部は、現読み出し期間内で画素の信号読み出しを行う読み出し行についての行選択動作と、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作とを現読み出し期間に行う上記[1]または上記[2]に記載の固体撮像装置。
[4]画素から読み出されるアナログのリセットレベル及び信号レベルを順にデジタル化するAD変換器を有し、
画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間及び信号レベルについてのAD変換期間に行う上記[3]に記載の固体撮像装置。
[5]画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、信号レベルについてのAD変換期間の後半部分に行う上記[4]に記載の固体撮像装置。
[6]AD変換器は、信号レベルのAD期間の後半部分では信号レベルの白レベル側についてAD変換を行う上記[5]に記載の固体撮像装置。
[7]画素駆動部を制御する制御部を有し、
制御部は、画素駆動部に対してアドレス信号をセットする動作を、画素から信号を読み出す読み出し期間に複数回に分けて行う上記[1]から上記[6]のいずれか記載の固体撮像装置。
[8]光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置の駆動に当たって、
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う固体撮像装置の駆動方法。
[9]光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置を有する電子機器。
尚、本開示は以下のような構成を採ることができる。
[1]光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置。
[2]画素駆動部は、複数の行を同時に選択する行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間に行う上記[1]に記載の固体撮像装置。
[3]画素駆動部は、現読み出し期間内で画素の信号読み出しを行う読み出し行についての行選択動作と、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作とを現読み出し期間に行う上記[1]または上記[2]に記載の固体撮像装置。
[4]画素から読み出されるアナログのリセットレベル及び信号レベルを順にデジタル化するAD変換器を有し、
画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間及び信号レベルについてのAD変換期間に行う上記[3]に記載の固体撮像装置。
[5]画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、信号レベルについてのAD変換期間の後半部分に行う上記[4]に記載の固体撮像装置。
[6]AD変換器は、信号レベルのAD期間の後半部分では信号レベルの白レベル側についてAD変換を行う上記[5]に記載の固体撮像装置。
[7]画素駆動部を制御する制御部を有し、
制御部は、画素駆動部に対してアドレス信号をセットする動作を、画素から信号を読み出す読み出し期間に複数回に分けて行う上記[1]から上記[6]のいずれか記載の固体撮像装置。
[8]光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置の駆動に当たって、
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う固体撮像装置の駆動方法。
[9]光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置を有する電子機器。
10・・・固体撮像装置、11・・・画素アレイ部、12・・・アドレスデコーダ、13・・・行選択回路、14・・・タイミング制御回路、15・・・信号処理部、16・・・制御部、17・・・画素駆動部、20・・・画素、21・・・フォトダイオード、22・・・転送トランジスタ(転送ゲート)、23・・・リセットトランジスタ、24・・・増幅トランジスタ、25・・・選択トランジスタ、30(301〜30m)・・・AD変換器、40・・・参照信号生成部、50・・・列走査部、60・・・出力線
Claims (9)
- 光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置。 - 画素駆動部は、複数の行を同時に選択する行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間に行う請求項1に記載の固体撮像装置。
- 画素駆動部は、現読み出し期間内で画素の信号読み出しを行う読み出し行についての行選択動作と、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作とを現読み出し期間に行う請求項1に記載の固体撮像装置。
- 画素から読み出されるアナログのリセットレベル及び信号レベルを順にデジタル化するAD変換器を有し、
画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、画素から読み出される信号を処理するアナログ回路のセトリング期間及び信号レベルについてのAD変換期間に行う請求項3に記載の固体撮像装置。 - 画素駆動部は、次の読み出し期間内で画素のリセットを行うリセット行についての行選択動作を、信号レベルについてのAD変換期間の後半部分に行う請求項4に記載の固体撮像装置。
- AD変換器は、信号レベルのAD期間の後半部分では信号レベルの白レベル側についてAD変換を行う請求項5に記載の固体撮像装置。
- 画素駆動部を制御する制御部を有し、
制御部は、画素駆動部に対してアドレス信号をセットする動作を、画素から信号を読み出す読み出し期間に複数回に分けて行う請求項1に記載の固体撮像装置。 - 光電変換素子を含む画素が行列状に配置されて成る画素アレイ部の各画素に対して、アドレス信号に従って行選択動作を行う固体撮像装置の駆動に当たって、
複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う固体撮像装置の駆動方法。 - 光電変換素子を含む画素が行列状に配置されて成る画素アレイ部と、
画素アレイ部の各画素に対して、アドレス信号に従って行を選択する際に、複数の行を同時に選択する行選択動作を、画素から信号を読み出す読み出し期間に行う画素駆動部とを備える固体撮像装置を有する電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132682A JP2013258523A (ja) | 2012-06-12 | 2012-06-12 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
US13/896,548 US9185320B2 (en) | 2012-06-12 | 2013-05-17 | Solid-state imaging device, method for driving solid-state imaging device, and electronic device |
CN201310220580.0A CN103491321A (zh) | 2012-06-12 | 2013-06-05 | 固态成像器件、驱动固态成像器件的方法和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012132682A JP2013258523A (ja) | 2012-06-12 | 2012-06-12 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013258523A true JP2013258523A (ja) | 2013-12-26 |
Family
ID=49715024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012132682A Pending JP2013258523A (ja) | 2012-06-12 | 2012-06-12 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9185320B2 (ja) |
JP (1) | JP2013258523A (ja) |
CN (1) | CN103491321A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110933341B (zh) * | 2018-09-20 | 2022-08-16 | 西安中兴新软件有限责任公司 | 图像传感器及其控制方法、终端、计算机可读存储介质 |
CN111669526B (zh) * | 2020-06-18 | 2023-02-10 | 中国电子科技集团公司第四十四研究所 | 提高帧频高速全数字数据读出的cmos图像传感器 |
CN114640812B (zh) * | 2020-12-15 | 2024-04-16 | 格科微电子(上海)有限公司 | 图像传感器的复位与读出时序控制方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4792923B2 (ja) * | 2005-11-07 | 2011-10-12 | ソニー株式会社 | 物理量検出装置、物理量検出装置の駆動方法および撮像装置 |
US8063350B2 (en) * | 2007-08-03 | 2011-11-22 | Cognex Corporation | Circuits and methods allowing for pixel array exposure pattern control |
JP5101946B2 (ja) * | 2007-08-03 | 2012-12-19 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP5446738B2 (ja) | 2009-11-02 | 2014-03-19 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
-
2012
- 2012-06-12 JP JP2012132682A patent/JP2013258523A/ja active Pending
-
2013
- 2013-05-17 US US13/896,548 patent/US9185320B2/en active Active
- 2013-06-05 CN CN201310220580.0A patent/CN103491321A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20130329104A1 (en) | 2013-12-12 |
US9185320B2 (en) | 2015-11-10 |
CN103491321A (zh) | 2014-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11146752B2 (en) | Solid-state imaging apparatus, driving method of the solid-state imaging apparatus, and electronic equipment | |
JP5516960B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および、電子機器 | |
JP5458582B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
JP5552858B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
US9054009B2 (en) | Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same | |
US9432602B2 (en) | Solid-state imaging device, driving method, and electronic device | |
JP5251736B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
US9060145B2 (en) | Solid-state image taking apparatus, method for driving solid-state image taking apparatus and electronic apparatus | |
US8004587B2 (en) | Solid-state imaging device, signal processing method for the same, and imaging apparatus | |
TWI528814B (zh) | 固態成像裝置及其驅動方法及電子系統 | |
US20080259178A1 (en) | Solid-state imaging device, signal processing method for the same, and imaging apparatus | |
US20120154656A1 (en) | Solid-state imaging element, driving method, and electronic apparatus | |
US20090316015A1 (en) | Solid-state image pickup device, signal processing method for the same, and image pickup apparatus using the same | |
JP2014060519A (ja) | 固体撮像素子及びその制御方法、並びに電子機器 | |
JP2008167004A (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US10659709B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
US8610809B2 (en) | Solid-state imaging device and camera system that controls a unit of plural rows | |
US10368026B2 (en) | Solid-state image sensing apparatus, control method, and electronic device | |
US9025056B2 (en) | Solid state imaging element and camera system that determine in which horizontal read period a dummy pixel section is to be shuttered | |
WO2018012068A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
US20110037882A1 (en) | Solid-state imaging device, method of driving solid-state imaging device, and electronic apparatus | |
US9185320B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic device | |
JP2019062399A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
US20140320719A1 (en) | Solid-state image device, method for driving same, and camera system | |
JP5672363B2 (ja) | 固体撮像素子およびカメラシステム |