JP5744463B2

JP5744463B2 - 光電変換装置

Info

Publication number: JP5744463B2
Application number: JP2010231533A
Authority: JP
Inventors: 享裕黒田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2010-10-14
Filing date: 2010-10-14
Publication date: 2015-07-08
Anticipated expiration: 2030-10-14
Also published as: CN102572310A; CN102572310B; US8704147B2; JP2012084790A; US20120091322A1

Description

本発明は、光電変換装置に関する。

デジタルカメラや、デジタルビデオカメラ等の高画質化が求められるに伴い、光電変換装置の低照度時における光検出範囲を拡大する要求がある。光電変換素子により発生した電流をトランジスタのベース部に入力し、増幅した電流をエミッタ部より出力する光電変換装置が開示されている（例えば、特許文献１参照）。

特開２０００−０７７６４４号公報

特許文献１の光検出範囲は、単位時間当たりに発生する電流と、後段の信号処理回路が信号を検出できる範囲で決まる。光検出範囲を拡大する方法として、単位時間当たりに発生する電流を減らす方法が考えられる。しかし、この場合、高照度側の光検出範囲は広がるが、低照度側の光検出範囲は、後段の信号回路が微小信号を検出できる範囲で制限されるため、低下するという問題がある。

本発明は上記問題を鑑みてなされたものであり、低照度側の光検出範囲を低下させることなく、高照度側の光検出範囲を拡大することができる光電変換装置を提供することを目的とする。

本発明の光電変換装置は、光を電流に変換する第１の光電変換素子と、光を電流に変換する第２の光電変換素子と、ベースに入力された前記第１の光電変換素子の電流を増幅し、増幅した電流を第１及び第２のエミッタから出力する第１のバイポーラトランジスタと、ベースに入力された前記第２の光電変換素子の電流を増幅し、増幅した電流を第３及び第４のエミッタから出力する第２のバイポーラトランジスタと、前記第１のバイポーラトランジスタの前記第１のエミッタの電流及び前記第２のバイポーラトランジスタの前記第３のエミッタの電流を加算する電流加算部と、前記第１のバイポーラトランジスタの前記第２のエミッタの電流を外部に出力する第１の出力ノードと、前記電流加算部により加算された電流を外部に出力する第２の出力ノードと、前記第２のバイポーラトランジスタの前記第４のエミッタの電流を外部に出力する第３の出力ノードとを有することを特徴とする。

低照度時は電流加算部により加算された電流を用い、高照度時は第１及び／又は第２のバイポーラトランジスタのエミッタの電流を用いることにより、光検出範囲を広げることが可能となる。

本発明の第１の実施形態による光電変換装置の概略構成図である。本発明の第１の実施形態による光検出範囲の説明図である。本発明の第１の実施形態による光検出範囲の説明図である。本発明の第１の実施形態による光電変換装置の回路構成図である。本発明の第２の実施形態による光電変換装置の概略構成図である。本発明の第２の実施形態による光電変換装置の回路構成図である。本発明の第３の実施形態による光電変換装置の概略構成図である。本発明の第４の実施形態による光電変換装置の概略構成図である。本発明の第５の実施形態による光電変換装置の概略構成図である。本発明の第５の実施形態における対数圧縮回路図である。本発明の第５の実施形態における信号蓄積回路図である。

（第１の実施形態）
図１は、本発明の第１の実施形態の光電変換装置を示す概略構成図である。１は第１の光電変換素子、２は第２の光電変換素子である。３は第１の電流増幅器（第１のバイポーラトランジスタ）、４は第２の電流増幅器（第２のバイポーラトランジスタ）である。第１の電流増幅器３は、第１のｎｐｎバイポーラトランジスタであり、ベースが第１の光電変換素子１に接続されている。第２の電流増幅器４は、第２のｎｐｎバイポーラトランジスタであり、ベースが第２の光電変換素子２に接続されている。第１の電流増幅器３は複数のエミッタ５及び６を備え、第２の電流増幅器４は複数のエミッタ７及び８を備えることでマルチエミッタの構成となっている。第１の光電変換素子１は、例えばフォトダイオードであり、カソードが電源電位ノードに接続され、アノードが第１の電流増幅器３のベースに接続される。第１の電流増幅器３のコレクタは、電源電位ノードに接続される。第２の光電変換素子２は、例えばフォトダイオードであり、カソードが電源電位ノードに接続され、アノードが第２の電流増幅器４のベースに接続される。第２の電流増幅器４のコレクタは、電源電位ノードに接続される。光電変換素子１及び２は、光電変換により光を電流に変換する。第１の電流増幅器３は、ベースに入力された第１の光電変換素子１の電流を増幅し、増幅した電流を複数のエミッタ５及び６から出力する。第２の電流増幅器４は、ベースに入力された第２の光電変換素子２の電流を増幅し、増幅した電流を複数のエミッタ７及び８から出力する。電流加算部９は、第１の電流増幅器３の一のエミッタ５の電流及び第２の電流増幅器４の一のエミッタ７の電流を加算し、加算した電流を出力する。第１の電流増幅器４の他のエミッタ６は上記の増幅した電流を出力し、第２の電流増幅器４の他のエミッタ８は上記の増幅した電流を出力し、それと同時に、電流加算部９は上記の加算した電流を出力する。

図２は、エミッタ５及び６又はエミッタ７及び８より出力される電流の比率が１：１の場合の光量と単位時間当たりの電流の関係を示した図である。２０は特許文献１における光量と電流との関係を示し、２１はエミッタ６又は８より出力される光量と電流との関係を示している。２２は、後段の信号処理回路が検出可能な電流の範囲を示しており、大電流は回路の信号飽和で、小電流は回路のノイズで制限される。２３が２２に対応した特許文献１の光検出範囲、２４がエミッタ６又は８より得られる光検出範囲を示している。エミッタ６又は８より得られる光検出範囲は、単位時間当たりの電流を少なくすることで、高照度側の光検出範囲を広げることが可能である。更に、電流加算部９より出力される加算後の電流は、２０と等しい。従って、図１の光電変換装置における光検出範囲は、２５となり、低照度側の光検出範囲を低下させることなく、高照度側の光検出範囲を拡大することが可能である。

図３は、エミッタ５及び６又はエミッタ７及び８より出力される電流の比率が１：２の場合の光量と単位時間当たりの電流の関係を示した図である。２０と２２及び２３は、図２と同様である。２５はエミッタ６又は８より出力される光量と電流との関係を示し、２７が２２に対応した光検出範囲を示している。更に、２６は、電流加算部９より出力される光量と電流との関係を示し、２８が２２に対応した光検出範囲を示している。従って、図１の光電変換装置における光検出範囲は、２９となり、エミッタ５及び６又はエミッタ７及び８より出力される電流の比率を変えることで、高照度側と低照度側の光検出範囲を拡大することが可能である。

図４は、電流加算部９の具体的な回路構成図の一例である。図４において、１から８で示した部位は、図１と同様である。電流加算部９は、ｎｐｎバイポーラトランジスタ１０１、１０２、１０３、１０４及びｐｎｐバイポーラトランジスタ１０５，１０６で構成される。バイポーラトランジスタ１０１は、コレクタ及びベースがエミッタ５に接続され、エミッタが基準電位ノードに接続される。バイポーラトランジスタ１０２は、ベースがエミッタ５に接続され、コレクタがバイポーラトランジスタ１０４のコレクタに接続され、エミッタが基準電位ノードに接続される。バイポーラトランジスタ１０３は、コレクタ及びベースがエミッタ７に接続され、エミッタが基準電位ノードに接続される。バイポーラトランジスタ１０４は、ベースがエミッタ７に接続される。バイポーラトランジスタ１０５は、コレクタ及びベースがバイポーラトランジスタ１０４のコレクタに接続され、エミッタが基準電位ノードに接続される。バイポーラトランジスタ１０６のベースは、バイポーラトランジスタ１０５のベースに接続される。バイポーラトランジスタ１０１及び１０２、並びにバイポーラトランジスタ１０３及び１０４は、それぞれカレントミラー回路を構成する。エミッタ５とエミッタ７より出力された信号は、それぞれカレントミラー回路を介して、バイポーラトランジスタ１０５と１０６で構成されるカレントミラー回路で加算され、バイポーラトランジスタ１０６のコレクタ１０７より加算信号が出力される。

図１及び図４の実施形態によれば、光電変換素子１の信号はエミッタ６より、光電変換素子２の信号はエミッタ８より、光電変換素子１と光電変換素子２の加算信号は電流加算部９より得ることが可能である。更に、光電変換素子１及び２の信号と加算信号を同時に得ることが可能である。従って、低照度時は、電流加算部９より出力される加算信号を用い、高照度時は、エミッタ６又は８より出力される信号を用いることで、光電変換装置の光検出範囲を特許文献１より広げることが可能となる。

（第２の実施形態）
図５は、本発明の第２の実施形態の光電変換装置を示す概略構成図である。図５において、１から８で示した部位は、図１と同様である。図５において、電流加算部１０は、エミッタ６とエミッタ７から出力された電流を加算し、出力する。また、電流加算部１０は、加算制御部１２に与えられた信号に応じて、エミッタ６又はエミッタ７より出力された電流をそのまま出力する。同様に、加算電流部１１は、エミッタ５とエミッタ８に接続され、加算制御部１３に与えられた信号に応じて、エミッタ５とエミッタ８からの電流を加算して出力、又は加算せずに出力する。

図６は、電流加算部１０及び１１の具体的な回路構成図の一例である。図６において、１から８で示した部位は、図５と同様である。図６において、電流加算部１０は、バイポーラトランジスタ２０１〜２０６で構成され、図４のバイポーラトランジスタ１０１〜１０６と同様の構成を有する。バイポーラトランジスタ２０１及び２０２、並びに２０３及び２０４は、それぞれカレントミラー回路を構成する。エミッタ６とエミッタ７より出力された信号は、それぞれカレントミラー回路を介して、バイポーラトランジスタ２０５と２０６で構成されるカレントミラー回路で加算され、バイポーラトランジスタ２０６のコレクタ２０９より加算信号が出力される。ｎ型ＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタ２０７は、加算制御部１２に相当する。ＭＯＳ電界効果トランジスタ２０７は、ゲートが端子２０８に接続され、ドレインがバイポーラトランジスタ２０２のコレクタに接続され、ソースがバイポーラトランジスタ２０４のコレクタに接続される。端子２０８がハイレベルのときには、エミッタ６及び７の信号の加算信号がコレクタ２０９に出力され、端子２０８がローレベルのときは、エミッタ６より入力された信号がそのままコレクタに２０９に出力される。同様に、電流加算部１１は、バイポーラトランジスタ３０１〜３０６で構成され、図４のバイポーラトランジスタ１０１〜１０６と同様の構成を有する。ｎ型ＭＯＳ電界効果トランジスタ３０７は、加算制御部１３に相当し、ゲートが端子３０８に接続され、ドレインがバイポーラトランジスタ３０４のコレクタに接続され、ソースがバイポーラトランジスタ３０２のコレクタに接続される。端子３０８がハイレベルのときには、エミッタ５とエミッタ８より入力された信号が加算され、バイポーラトランジスタ３０６のコレクタ３０９に出力され、端子３０８がローレベルのときは、エミッタ８より入力された信号がそのままコレクタ３０９に出力される。電流加算部１０は、端子２０８により加算が指示されると上記の加算した電流を出力し、端子２０８により非加算が指示されると電流増幅器３の一のエミッタ６又は電流増幅器４の一のエミッタ７の電流を出力する。同様に、電流加算部１１は、端子３０８により加算が指示されると上記の加算した電流を出力し、端子３０８により非加算が指示されると電流増幅器３の他の一のエミッタ５又は電流増幅器４の他の一のエミッタ８の電流を出力する。

図５及び図６の実施形態によれば、加算制御部１２及び１３に与える信号の組み合わせにより、光電変換素子１及び２の信号のみをあるいは非加算信号と加算信号を同時に得ることが可能である。従って、低照度時は加算信号を用い、高照度時は非加算信号を用いることで、光電変換装置の光検出範囲を特許文献１より広げることが可能となる。更に、第１の実施形態では３系統の信号を出力していたが、本実施形態では２系統の出力であるので、後段の信号処理回路が少なくて済むため、コスト低減が可能となる。

（第３の実施形態）
図７は、本発明の第３の実施形態の光電変換装置を示す概略構成図である。図７において、３から９で示される部位は、図１と同様である。図７において、４００は光電変換素子１及び２の断面を示す。４０１はｐ型半導体基板を示し、その上にｎ型ウェル４０２が形成されている。ｎ型ウェル４０２は、電源電位ノードに接続される。４０３及び４０４はｎ型ウェル４０２上に形成されたｎ型領域であり、ｎ型ウェル４０２とは異なる濃度で形成されている。４０５及び４０６はｐ型領域であり、ｐｎ接合フォトダイオードを形成することにより光電変換素子１及び２として機能する。ｐ型領域４０５は、電流増幅器３に、ｐ型領域４０６は、電流増幅器４に接続されている。ここで、ｎ型領域４０３と４０４は、互いに大きさが異なるように形成されている。従って、ｎ型領域４０３と４０４とで、光電変換により発生する電流は異なり、感度の異なる光電変換素子１及び２として機能する。第１の光電変換素子１の受光面積及び第２の光電変換素子２の受光面積は、相互に大きさが異なり、相互に異なる感度で光を電流に変換する。上述したように、ｎ型領域４０３で発生した信号は、エミッタ６より、ｎ型領域４０４で発生した信号は、エミッタ８より、更にｎ型領域４０３と４０４で発生した信号の加算信号は電流加算部９より同時に出力される。その結果、光電変換装置の光検出範囲を上述した実施形態よりもさらに広げることが可能となる。

（第４の実施形態）
図８は、本発明の第４の実施形態の光電変換装置を示す概略構成図である。図８において、３から９で示される部位は、図１と同様である。図８において、５００は光電変換素子１及び２の断面を示す。５０１はｐ型半導体基板を示し、その上にｎ型ウェル５０２が形成されている。５０３はｐ型領域であり、ｐｎ接合フォトダイオードを形成することにより光電変換素子２として機能する。更に、ｐ型領域５０３は、ｐ⁺型領域５０４及び５０５を介して電流増幅器４と接続されている。５０６は、ｐ型領域５０３の上に形成されたｎ型領域を示している。５０７は、ｎ型領域５０６の上に形成されたｐ型領域であり、ｐｎ接合フォトダイオードを形成することにより光電変換素子１として機能する。更に、ｐ型領域５０７は、ｐ⁺型領域５０８及び５０９を介して電流増幅器３と接続されている。５１０は、ｐ型領域５０７の上に形成されたｎ型領域である。ｎ型ウェル５０２及びｎ型領域５１０は、電源電位ノードに接続される。ここで、ｐ型領域５０３と５０７は、基板に対して異なる深さに形成されているため、異なる波長帯域の光に対する信号を得ることが可能である。第１の光電変換素子１及び第２の光電変換素子２は、相互に半導体基板上の異なる深さに設けられ、相互に異なる感度で光を電流に変換する。上述したように、エミッタ８、エミッタ６及び電流加算部９により、深い領域の光電変換素子２で発生した信号、浅い領域の光電変換素子１で発生した信号、及び二つの光電変換素子１及び２で発生した信号の加算信号を得ることが可能となる。その結果、光電変換装置の光検出範囲を上述した実施形態よりもさらに広げることが可能となる。本実施形態は深さ方向の異なる信号を検出する。従って、高照度時は異なる色信号をホワイトバランス情報として利用することができる。

（第５の実施形態）
図９は、本発明の第５の実施形態の光電変換装置を示す概略構成図である。図９において、１から９で示される部位は、図１と同様である。図９において、１４は対数変換部であり、対数変換回路１４ａ、１４ｂ及び１４ｃから成る。また、１５は信号蓄積部であり、信号蓄積回路１５ａ、１５ｂ及び１５ｃから成る。対数変換回路１４ａは、エミッタ６の電流を対数変換し、対数変換した信号を信号蓄積回路１５ａに出力する。信号蓄積回路１５ａは、対数変換回路１４ａにより対数変換された信号を蓄積する。対数変換回路１４ｂは、電流加算部９の出力電流を対数変換し、対数変換した信号を信号蓄積回路１５ｂに出力する。信号蓄積回路１５ｂは、対数変換回路１４ｂにより対数変換された信号を蓄積する。対数変換回路１４ｃは、エミッタ８の電流を対数変換し、対数変換した信号を信号蓄積回路１５ｃに出力する。信号蓄積回路１５ｃは、対数変換回路１４ｃにより対数変換された信号を蓄積する。

図１０は、対数変換回路１４ａ、１４ｂ及び１４ｃの具体的な回路構成例である。対数変換回路６００は、対数変換回路１４ａ、１４ｂ及び１４ｃに対応し、トランジスタ６０１、６０２及び６０３と、定電流源６０４とから成る。電流増幅器３又は４、又は電流加算部９からの信号が入力線６０５より入力され、対数変換された信号が、出力線６０６より出力される。対数変換回路６００は、入力線６０５の信号を対数変換し、対数変換した信号を出力線６０６に出力する。

図１１は、信号蓄積回路１５ａ、１５ｂ及び１５ｃの具体的な回路構成例である。信号蓄積回路７００は、信号蓄積回路１５ａ、１５ｂ及び１５ｃに対応し、トランジスタ７０２、７０３及び蓄積容量７０１とから成る。端子７０５の電圧制御によりトランジスタ７０２がオンしている時は、対数変換回路６００より出力された信号７０４が、蓄積容量７０１に蓄積される。これにより、光電変換素子１又は２で発生した電流に基づく光の時間蓄積信号を保持し、端子７０６の電圧制御によりトランジスタ７０３をオンすれば、蓄積容量７０１に保持された光の時間蓄積信号を電圧信号７０７として取り出すことが可能である。本実施形態では、対数変換を行うことで、広い光検出範囲を効果的に得られる光電変換装置が可能となる。

第１〜第５の実施形態によれば、低照度時は電流加算部９〜１１により加算された電流を用い、高照度時は第１及び／又は第２の電流増幅器３，４のエミッタの電流を用いることにより、光検出範囲を広げることが可能となる。

なお、上述した第１〜第５の実施形態において、二つの光電変換素子１及び２の信号を電流加算部９，１０，１１により加算する場合を例にとって説明したが、これに限るものではない。例えば、三つ以上の光電変換素子の信号を電流加算部により加算する場合でも、同様の効果を得ることが可能である。

また、上述した実施の形態において、電流増幅器３，４は、二つのエミッタを備える場合を例にとって説明したが、これに限るものではない。例えば、電流増幅器が三つ以上のエミッタを備え、加算を行う光電変換素子の組み合わせを変える場合でも、同様の効果を得ることが可能である。

更に、上述した実施の形態において、電流加算部９〜１１はバイポーラトランジスタで構成する場合を例にとって説明したが、ＭＯＳ型電界効果トランジスタで構成しても、同様の効果を得ることが可能である。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。第１〜第５の実施形態は、種々の組み合わせが可能である。

１第１の光電変換素子、２第２の光電変換素子、３第１の電流増幅器、４第２の電流増幅器、９電流加算部

Claims

光を電流に変換する第１の光電変換素子と、
光を電流に変換する第２の光電変換素子と、
ベースに入力された前記第１の光電変換素子の電流を増幅し、増幅した電流を第１及び第２のエミッタから出力する第１のバイポーラトランジスタと、
ベースに入力された前記第２の光電変換素子の電流を増幅し、増幅した電流を第３及び第４のエミッタから出力する第２のバイポーラトランジスタと、
前記第１のバイポーラトランジスタの前記第１のエミッタの電流及び前記第２のバイポーラトランジスタの前記第３のエミッタの電流を加算する電流加算部と、
前記第１のバイポーラトランジスタの前記第２のエミッタの電流を外部に出力する第１の出力ノードと、
前記電流加算部により加算された電流を外部に出力する第２の出力ノードと、
前記第２のバイポーラトランジスタの前記第４のエミッタの電流を外部に出力する第３の出力ノードと
を有することを特徴とする光電変換装置。
光を電流に変換する第１の光電変換素子と、
光を電流に変換する第２の光電変換素子と、
ベースに入力された前記第１の光電変換素子の電流を増幅し、増幅した電流を第１及び第２のエミッタから出力する第１のバイポーラトランジスタと、
ベースに入力された前記第２の光電変換素子の電流を増幅し、増幅した電流を第３及び第４のエミッタから出力する第２のバイポーラトランジスタと、
第１の制御信号に応じて、前記第１のバイポーラトランジスタの前記第２のエミッタの電流及び前記第２のバイポーラトランジスタの前記第３のエミッタの電流を加算した電流に対応する電流を出力し、又は前記第１のバイポーラトランジスタの前記第２のエミッタの電流に対応する電流を出力する第１の電流加算部と、
第２の制御信号に応じて、前記第１のバイポーラトランジスタの前記第１のエミッタの電流及び前記第２のバイポーラトランジスタの前記第４のエミッタの電流を加算した電流に対応する電流を出力し、又は前記第２のバイポーラトランジスタの前記第４のエミッタの電流に対応する電流を出力する第２の電流加算部と、
前記第１の電流加算部の出力電流を外部に出力する第１の出力ノードと、
前記第２の電流加算部の出力電流を外部に出力する第２の出力ノードと
を有することを特徴とする光電変換装置。
前記第１のバイポーラトランジスタの前記第２のエミッタが前記増幅した電流を前記第１の出力ノードに出力し、前記第２のバイポーラトランジスタの前記第４のエミッタが前記増幅した電流を前記第３の出力ノードに出力している時に、前記電流加算部は前記加算した電流を前記第２の出力ノードに出力することを特徴とする請求項１記載の光電変換装置。
前記第１の光電変換素子及び前記第２の光電変換素子は、相互に異なる感度で光を電流に変換することを特徴とする請求項１〜３のいずれか１項に記載の光電変換装置。
前記第１の光電変換素子の受光面積及び前記第２の光電変換素子の受光面積は、相互に大きさが異なることを特徴とする請求項４記載の光電変換装置。
前記第１の光電変換素子及び前記第２の光電変換素子は、相互に半導体基板上の異なる深さに設けられることを特徴とする請求項４記載の光電変換装置。
さらに、前記第１のバイポーラトランジスタの前記第２のエミッタの電流、前記第２のバイポーラトランジスタの前記第４のエミッタの電流、又は前記電流加算部の出力電流を対数変換する対数変換部と、
前記対数変換部により対数変換された信号を蓄積する信号蓄積部とを有することを特徴とする請求項１又は３記載の光電変換装置。