JP2008098445A

JP2008098445A - 受光回路

Info

Publication number: JP2008098445A
Application number: JP2006279124A
Authority: JP
Inventors: Takatoshi Noda; 貴俊野田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-10-12
Filing date: 2006-10-12
Publication date: 2008-04-24

Abstract

【課題】利得制御回路を付加することなく、入射光パワーのダイナミックレンジの広い特性を得ることができる受光回路を実現する。
【解決手段】本発明の受光回路は、外部から入射される入射光を電気信号に変換する光電変換素子１１と、第１の入力に電気信号が供給され、第２の入力に参照信号が供給され、電気信号と参照信号の電位差が増幅される差動増幅器１２を有し、差動増幅器１２は、入力段において、ゲート端子に光電変換素子１１からの電気信号が入力され、バックゲートがＧＮＤに接続されているＮＭＯＳ１４と、ゲート端子（Ｇ）に参照信号が入力され、ソース端子（Ｓ）がＮＭＯＳ１４のソース端子とともに定電流源１７を介してＧＮＤに接続されているＮＭＯＳ１５と、ＮＭＯＳ１５のバックゲート（Ｂ）とＧＮＤとの間に接続され、入射光の一部が入射される光電変換素子１８を有する。
【選択図】図１

Description

本発明は、光電変換素子を用いた受光回路に関する。

従来の受光回路は、入射光を電気信号に変換する光電変換素子、電気信号を増幅する差動増幅器、および利得制御回路を備えていた。利得制御回路は、差動増幅器の出力を受けて入射光の光電力に応じた制御信号を生成し、これを差動増幅器にフィードバックすることにより差動増幅器の利得を調整する。

このように、従来の受光回路では、ダイナミックレンジを広げるために、受光回路から出力された電気信号の振幅を読み取り、差動増幅器の利得を落とすなどの新たな利得制御回路が必要であった（例えば、特許文献１を参照。）。このため、従来の受光回路では、広いダイナミックレンジを持った受光回路の小型化には限界があった。
特開２００３−２６４５０６号公報

本発明は、利得制御回路を付加することなく、入射光パワーのダイナミックレンジの広い特性を得ることができる受光回路を提供する。

本発明の一態様によれば、外部から入射される入射光を電気信号に変換する第１の光電変換素子と、第１の入力に前記第１の光電変換素子からの前記電気信号が供給され、第２の入力に比較の基準となる参照信号が供給され、前記電気信号と前記参照信号の電位差が増幅される差動増幅手段を有し、前記差動増幅手段は、ゲート端子に前記第１の光電変換素子からの前記電気信号が入力され、バックゲートが基準電位に接続されている第１のトランジスタと、ゲート端子に前記参照信号が入力され、ソース端子が前記第１のトランジスタのソース端子に接続されている第２のトランジスタと、前記第２のトランジスタのバックゲートに接続され、前記入射光の一部が入射される第２の光電変換素子と、を有することを特徴とする受光回路が提供される。

本発明の別の一態様によれば、外部から入射される入射光を電気信号に変換する第１の光電変換素子と、ゲート端子に前記第１の光電変換素子からの前記電気信号が入力され、ドレイン端子が負荷を介して第１の基準電位に接続され、バックゲートが第２の基準電位に接続された第１のＭＯＳトランジスタと、ドレイン端子が前記第１の基準電位に接続され、ソース端子が前記第１のＭＯＳトランジスタのソース端子に接続された第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのゲート端子に接続された第１のゲートバイアス手段と、前記第２のＭＯＳトランジスタのゲート端子に接続された第２のゲートバイアス手段と、前記第２のＭＯＳトランジスタのバックゲートに接続され、前記入射光の一部が入射される第２の光電変換素子と、を有することを特徴とする受光回路が提供される。

本発明によれば、利得制御回路を用いずに、広いダイナミックレンジを有する受光回路を実現することができる。

以下、図面を参照しながら、本発明の実施例を説明する。

図１は、本発明の実施例に係わる受光回路を示す回路図である。
本発明の実施例に係わる受光回路は、入射光を電気信号に変換する光電変換素子１１、光電変換素子１１からの電気信号を増幅する差動増幅器１２、および差動増幅器１２の入力をバイアスする２つのゲートバイアス回路１３ａ、１３ｂを備えている。

光電変換素子１１は、入射光を電気信号に変換するｐｎ接合からなり、差動増幅器１２の第１の入力と電源電位（以下、「Ｖｃｃ」という。）との間に逆バイアスされるように接続されている。

ゲートバイアス回路１３ａは、所定の出力抵抗値を持ち、差動増幅器１２の第１の入力に接続されている。

ゲートバイアス回路１３ｂは、所定の出力抵抗値を持ち、差動増幅器１２の第２の入力に接続されている。

差動増幅器１２は、第１の入力に入力される光電変換素子１１からの電気信号と第２の入力に入力される参照信号との電位差を増幅し出力する。ここでは、参照信号としてゲートバイアス回路１３ｂの出力電圧が直接入力されている。

差動増幅器１２は、図１に示したように、一対のｎ型ＭＯＳトランジスタ１４および１５（以下、「ＮＭＯＳ１４および１５」という。）、ＮＭＯＳ１４の負荷回路１６、ＮＭＯＳ１４および１５のソースに共通に接続された定電流源１７、およびＮＭＯＳ１５のバックゲートに接続された光電変換素子１８を備えている。

ＮＭＯＳ１４のドレイン端子には負荷回路１６の一端が接続され、負荷回路１６の他端はＶｃｃに接続され、ＮＭＯＳ１４のゲート端子は差動増幅器１２の第１の入力として光電変換素子の一端およびゲートバイアス回路１３ａに接続され、ＮＭＯＳ１４のソース端子には定電流源１７の一端が接続され、定電流源１７の他端は接地電位（以下、「ＧＮＤ」という。）に接続され、ＮＭＯＳ１４のバックゲートはＧＮＤに接続されている。

ＮＭＯＳ１５のドレイン端子（Ｄ）はＶｃｃに接続され、ＮＭＯＳ１５のゲート端子（Ｇ）は差動増幅器１２の第２の入力としてゲートバイアス回路１３ｂに接続され、ＮＭＯＳ１５のソース端子（Ｓ）はＮＭＯＳ１４のソース端子および定電流源１７の一端に接続され、ＮＭＯＳ１５のバックゲート（Ｂ）には光電変換素子１８の一端が接続され、光電変換素子１８の他端はＧＮＤに接続されている。

光電変換素子１８は、入射光の一部を受光できるようにレイアウトされ、入射光の一部を受光した時に、ＮＭＯＳ１５のバックゲートの電位をＮＭＯＳ１４のバックゲートの電位よりも高くするように順バイアスされている。

すなわち、光が入射した場合、ＮＭＯＳ１５はバックゲート効果により利得が上昇し、ＮＭＯＳ１４の利得はＮＭＯＳ１５の利得よりも低減し、負荷回路１６に発生する出力信号は減少する。この動作によって入射光のダイナミックレンジを広げることができる。

図２は、本発明の実施例に係わる受光回路におけるＮＭＯＳ１５および光電変換素子１８の構造を示す断面図である。
本発明の実施例に係わる受光回路におけるＮＭＯＳ１５は、図２に示したように、ｎ型の基板２１（サブストレート）の主面表面近傍に形成されたｐ型のウェル２２中に形成されている。また、本発明の実施例に係わる受光回路における光電変換素子１８は、ＮＭＯＳ１５のバックゲートを形成するウェル２２と基板２１との間のｐｎ接合によって形成されている。

基板２１は、表面近傍に形成された高濃度のｎ型領域（サブストレート電極２３）を介してＧＮＤに接続されている。

ＮＭＯＳ１５は、ウェル２２上にゲート酸化膜を介して形成されたＧＡＴＥ２４と、ＧＡＴＥ２４を挟んでウェル２２の表面近傍に対向して形成された２つのｎ型領域（ドレイン領域２５およびソース領域２６）とによって構成されている。

ＧＡＴＥ２４はＮＭＯＳ１５のゲート端子（Ｇ）としてゲートバイアス回路１３ｂに電気的に接続され、ドレイン領域２５はＮＭＯＳ１５のドレイン端子（Ｄ）としてＶｃｃに電気的に接続され、ソース領域２６はＮＭＯＳ１５のソース端子（Ｓ）として定電流源１７の一端に電気的に接続されている。

ウェル２２は、他の素子、例えばＮＭＯＳ１４が形成されているウェルとは分離されており、ＮＭＯＳ１５専用となっている。また、ウェル２２と基板２１との境界であるｐｎ接合（光電変換素子１８）が基板２１表面と接する部分には、入射光を取り入れやすくするために、基板２１上の遮光物（例えば、パッシベーション膜なと）が除去された開口部２７が設けられている。

上記実施例によれば、入射光の一部を受けて、差動増幅器１２のＮＭＯＳ１５のバックゲート（Ｂ）が順方向にバイアスされるので、特別な利得制御回路を用いずに広いダイナミックレンジを有する受光回路を実現することができる。

上述の実施例では、差動増幅器１２は、説明を容易にするために一対のＮＭＯＳ１４および１５で構成されるとしたが、本発明はこれに限られるものではなく、例えば、ｐ型ＭＯＳトランジスタを用いた構成とすることもできる。また、入力段にＭＯＳトランジスタが用いられていれば、一般の差動増幅器への適用も原理的に可能である。

さらに、上述の実施例では、光電変換素子１１は、差動増幅器１２の第１の入力とＶｃｃとの間に接続されるとしたが、本発明はこれに限られるものではなく、例えば、差動増幅器１２の第１の入力とＧＮＤとの間に逆バイアスされるように接続される構成にすることもできる。

さらに、上述の実施例では、負荷回路１６はＮＭＯＳ１４のドレイン端子とＶｃｃとの間に接続されるとしたが、本発明はこれに限られるものではなく、例えば、ＮＭＯＳ１５のドレイン側もしくはＮＭＯＳ１４とＮＭＯＳ１５の両方に接続されるよう構成することもできる。

本発明の実施例に係わる受光回路を示す回路図。本発明の実施例に係わる受光回路におけるＮＭＯＳ１５および光電変換素子１８の構造を示す断面図。

符号の説明

１１、１８光電変換素子
１２差動増幅器
１３ａ、１３ｂゲートバイアス回路
１４、１５ｎ型ＭＯＳトランジスタ（ＮＭＯＳ）
１６負荷回路
１７定電流源
２１基板
２２ウェル
２３サブストレート電極
２４ＧＡＴＥ
２５ドレイン領域
２６ソース領域
２７開口部

Claims

外部から入射される入射光を電気信号に変換する第１の光電変換素子と、
第１の入力に前記第１の光電変換素子からの前記電気信号が供給され、第２の入力に比較の基準となる参照信号が供給され、前記電気信号と前記参照信号の電位差が増幅される差動増幅手段を有し、
前記差動増幅手段は、
ゲート端子に前記第１の光電変換素子からの前記電気信号が入力され、バックゲートが基準電位に接続されている第１のトランジスタと、
ゲート端子に前記参照信号が入力され、ソース端子が前記第１のトランジスタのソース端子に接続されている第２のトランジスタと、
前記第２のトランジスタのバックゲートに接続され、前記入射光の一部が入射される第２の光電変換素子と、
を有することを特徴とする受光回路。
前記第２のトランジスタは、第１導電型の基板表面の近傍に形成された第２導電型のウェル中に形成されており、
前記第２の光電変換素子は、前記ウェルと前記基準電位に接続されている前記基板との間のｐｎ接合によって形成されていることを特徴とする請求項１に記載の受光回路。
外部から入射される入射光を電気信号に変換する第１の光電変換素子と、
ゲート端子に前記第１の光電変換素子からの前記電気信号が入力され、ドレイン端子が負荷を介して第１の基準電位に接続され、バックゲートが第２の基準電位に接続された第１のＭＯＳトランジスタと、
ドレイン端子が前記第１の基準電位に接続され、ソース端子が前記第１のＭＯＳトランジスタのソース端子に接続された第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのゲート端子に接続された第１のゲートバイアス手段と、
前記第２のＭＯＳトランジスタのゲート端子に接続された第２のゲートバイアス手段と、
前記第２のＭＯＳトランジスタのバックゲートに接続され、前記入射光の一部が入射される第２の光電変換素子と、
を有することを特徴とする受光回路。
前記第２の光電変換素子は、前記第２のＭＯＳトランジスタのバックゲートの電位が前記第１のＭＯＳトランジスタのバックゲートの電位より高くなるように構成されている請求項３に記載の受光回路。
前記第２のＭＯＳトランジスタは、第１導電型の基板表面の近傍に形成された第２導電型のウェル中に形成されており、
前記第２の光電変換素子は、前記ウェルと前記第２の基準電位に接続されている前記基板との間のｐｎ接合によって形成されていることを特徴とする請求項４に記載の受光回路。