JP2014216349A

JP2014216349A - 光電変換装置

Info

Publication number: JP2014216349A
Application number: JP2013089703A
Authority: JP
Inventors: 秀央小林; Hidehisa Kobayashi
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2013-04-22
Filing date: 2013-04-22
Publication date: 2014-11-17
Also published as: US9264641B2; US20140312210A1

Abstract

【課題】光応答性を向上させることができる光電変換装置を提供することを課題とする。【解決手段】光電変換装置は、光電変換により光電流を出力する光電変換素子（１０）と、前記光電変換素子の出力端子の電位を検出する検出手段（３０）と、前記検出手段により検出された電位に基づくフィードバック信号を入力するフィードバック入力段（５０）と、前記光電流を検出する電流検出手段（６０）と、前記電流検出手段により検出された光電流に基づいて増幅電流を生成し、前記増幅電流を前記フィードバック入力段に出力する電流増幅手段（７０）とを有し、前記フィードバック入力段は、前記光電流及び前記増幅電流を加算した電流を出力することを特徴とする。【選択図】図１

Description

本発明は、光電変換装置に関する。

特許文献１の図１は、フォトトランジスタを用いた光電変換装置を表している。同図においては、定電流源とその定電流源によって駆動されるＭＯＳＦＥＴでソース接地回路を構成しており、そのＭＯＳＦＥＴのゲートとソース間の電圧で、フォトトランジスタのベース電位を定めている。同図において、光量が変化した際、フォトトランジスタのコレクタ電流が変化するので、そのベースとエミッタ間の電圧が変化するが、この時、フォトトランジスタのベース電位ではなくエミッタ電位が主に変動する構成となっている。光電流でバイアスされたベースではなく、より大きな電流（〜ＨＦＥ×光電流）でバイアスされたエミッタの電位が動くようにすることで光応答性を向上させている。すなわち、光量が変化してから、ベース電位とエミッタ電位の変化が完了するまでの時間の短縮を行っている。

特開２０００−７７６４４号公報

特許文献１のソース接地回路では、光量の指数関数的な増加に対して、ベースとエミッタ間の電圧がリニアに増加していく。これは、ベースとエミッタ間の電圧Ｖｂｅとコレクタ電流Ｉｃの間に次式（１）の関係が成り立つためである。

ここで、Ｉｓは飽和電流、ｑは電気素量、ｋはボルツマン定数、Ｔは絶対温度である。光量が増加する際には、ベース電位がわずかに上昇することで、特許文献１の図１のソース接地回路の出力が低下することにより、エミッタ電位が低下する。よって、光量の変化の際には、ベース電位にも多少の変動を生じる。この変動が依然として、光応答性を律速してしまう。これは、ベースとエミッタ間の容量（フォトトランジスタの接合容量）にミラー効果が働いて、大きな容量としてみえるためである。ソース接地回路は反転増幅器として働くことにより、ベースの変動に対してエミッタは反対の方向に変動する。ベースからエミッタへの反転増幅のゲインが例えば２０であるとすると、ベースとエミッタ間容量はおよそ２０倍の容量として寄与し、ベースの電位変動が小さくても、充電に必要な電荷量が大きくなる。これにより、光応答性が律速される。

本発明の目的は、光応答性を向上させることができる光電変換装置を提供することである。

本発明の光電変換装置は、光電変換により光電流を出力する光電変換素子と、前記光電変換素子の出力端子の電位を検出する検出手段と、前記検出手段により検出された電位に基づくフィードバック信号を入力するフィードバック入力段と、前記光電流を検出する電流検出手段と、前記電流検出手段により検出された光電流に基づいて増幅電流を生成し、前記増幅電流を前記フィードバック入力段に出力する電流増幅手段とを有し、前記フィードバック入力段は、前記光電流及び前記増幅電流を加算した電流を出力することを特徴とする。

本発明によれば、光応答性を向上させることができる光電変換装置を提供することができる。

本発明の第１の実施形態の構成例を示す図である。本発明の第１の実施形態の構成例を示す図である。本発明の第１の実施形態の構成例を示す図である。本発明の第１の実施形態の構成例を示す図である。本発明の第１の実施形態の構成例を示す図である。本発明の第１の実施形態の構成例を示す図である。本発明の第２の実施形態の構成例を示す図である。本発明の第３の実施形態の構成例を示す図である。本発明の第４の実施形態の構成例を示す図である。本発明の第５の実施形態の構成例を示す図である。本発明の第５の実施形態による分光特性例を示す図である。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る光電変換装置の構成例を示す図である。図１の光電変換装置は、光電変換素子１０と、光電変換素子１０で発生した光電流が入力される端子２０と、端子２０の電位を検出する検出手段３０と、検出手段３０からのフィードバック信号を端子２０にフィードバックするフィードバック手段４０を有する。光電変換素子１０は、光電変換により光電流を出力端子２０に出力する。また、フィードバック手段４０は、フィードバック入力段５０と電流検出手段６０と端子６５を有し、電流検出手段６０は、光電変換素子１０からの光電流を端子６５へ出力する。また、図１の光電変換装置は、電流検出手段６０からの検出信号を基に増幅電流を生成する電流増幅手段７０を有する。電流増幅手段７０は、増幅電流を端子６５へ出力する。端子６５に入力される光電流と増幅電流は、加算されてフィードバック入力段５０に入力される。また、図１の光電変換装置は、電流出力端子８０を有する。フィードバック入力段５０は、検出手段３０により検出された電位に基づくフィードバック信号を入力し、光電流及び増幅電流を加算した電流を端子８０へ出力する。

検出手段３０は、光電流が入力される出力端子２０の電位を検出し、フィードバック信号をフィードバック手段４０に出力する。フィードバック手段４０は、フィードバックをかけることにより、光電流が変化した際の端子２０の電位変動を低減する。具体的には、フィードバック入力段５０は、検出手段３０からのフィードバック信号に基づいて、端子６５の電位を変動させることにより、端子２０の電位変動が低減される。また、端子２０と端子６５の間の容量を小さく抑えることにより、光応答性を向上させた光電変換装置を提供することができる。

図２は、図１の光電変換装置の構成例を示す回路図である。まず、図１と図２の対応について説明する。図２においては、検出手段３０は、定電流源１００と第１のＭＯＳＦＥＴ１１０とを有する。フィードバック入力段５０は、第２のＭＯＳＦＥＴ９０を有する。電流検出手段６０は、バイポーラトランジスタ（第３のトランジスタ）１２０を有する。電流増幅手段７０は、第４のバイポーラトランジスタ１３０を有する。１４０は第１の基準電位端子である。ｐチャネルＭＯＳＦＥＴ１１０は、ソースが電源電位ノードに接続され、ゲートが端子２０に接続される。定電流源１００は、ＭＯＳＦＥＴ１１０のドレイン及びグランド電位ノード間に接続される。光電変換素子１０は、例えばフォトダイオードであり、アノードが端子２０に接続され、カソードが電源電位ノードに接続される。ｎｐｎバイポーラトランジスタ１２０は、コレクタが端子２０に接続され、ベースが基準電位端子１４０に接続され、エミッタが端子６５に接続される。ｐチャネルＭＯＳＦＥＴ９０は、ｐチャネルＭＯＳＦＥＴ１１０に対して同一の極性であり、ソースが端子６５に接続され、ゲートがＭＯＳＦＥＴ１１０のドレインに接続され、ドレインが端子８０に接続される。ｎｐｎバイポーラトランジスタ１３０は、コレクタが電源電位ノードに接続され、ベースが基準電位端子１４０に接続され、エミッタが端子６５に接続される。

定電流源１００とＭＯＳＦＥＴ１１０は、ソース接地回路を構成する。ＭＯＳＦＥＴ１１０のゲートとソース間の電圧が、端子２０の電位を定めている。光電変換素子１０で発生する光電流は、バイポーラトランジスタ１２０のコレクタ電流となる。よって、光電流が増加した際、バイポーラトランジスタ１２０のベースとエミッタ間電圧が増加する。この時、基準電位端子１４０には基準電位が与えられており、その電位は一定であるため、バイポーラトランジスタ１２０のエミッタ電位が低下する。このエミッタ電位の低下は、端子２０のわずかな上昇によって、ＭＯＳＦＥＴ９０のゲート電位が低下することによって起こる。このように、端子２０の電位はおよそ一定であるが、光電流が変動した際には、わずかに変動することによって、バイポーラトランジスタ１２０のエミッタ電位が大きく変動する。このように、フィードバック信号をフィードバック入力段５０であるＭＯＳＦＥＴ９０は、検出手段３０からのフィードバック信号を入力し、端子６５の電位を制御することにより、端子２０の電位変動を抑制することができる。また、バイポーラトランジスタ１３０は、増幅電流を生成し、ＭＯＳＦＥＴ９０のソースに供給する。バイポーラトランジスタ１２０及び１３０は、カレントミラー回路を構成しているため、バイポーラトランジスタ１３０から供給される増幅電流は、両トランジスタ１２０及び１３０のエミッタ面積比によって決定される。バイポーラトランジスタ１２０のコレクタとエミッタ間容量の間にミラー効果が働くが、その容量は、空乏層容量と拡散容量が寄与するベースとエミッタ間容量に比べて小さいため、端子２０に付随する容量を小さく抑えることが可能となる。よって、光応答性を向上させる光電変換装置を提供することができる。

なお、バイポーラトランジスタ１２０のコレクタとベース間には、空乏層容量と拡散容量が存在するが、基準電位端子１４０の電位が固定であるため、それらの容量にはミラー効果は働かない。また、光電流が増加していくと、バイポーラトランジスタ１２０のエミッタ電位が低下していくとともに、ＭＯＳＦＥＴ９０のゲートとソース間電圧が大きくなっていくため、ＭＯＳＦＥＴ９０のゲート電位が低下していく。よって、基準電位端子１４０の電位を高くし、ＭＯＳＦＥＴ９０のゲート電位を高く設定することにより、回路のダイナミックレンジを広げることが可能となる。端子２０の電位より基準電位端子１４０の電位を高くすると、バイポーラトランジスタ１２０は活性領域で動作することが可能なので、そのような電位設定により、ダイナミックレンジの向上が可能となる。

電流検出手段６０及び電流増幅手段７０は、バイポーラトランジスタ１２０及び１３０に限られるものではない。例えば、図３に示すように、電流検出手段６０及び電流増幅手段７０として、それぞれｎチャネルＭＯＳＦＥＴ１５０及び１６０を用いても構わない。ＭＯＳＦＥＴ（第３のトランジスタ）１５０は、ドレインが端子２０に接続され、ゲートが基準電位端子１４０に接続され、ソースが端子６５に接続される。第４のＭＯＳＦＥＴ１６０は、ｐチャネルＭＯＳＦＥＴ１１０に対して逆の極性であり、ドレインが電源電位ノードに接続され、ゲートが基準電位端子１４０に接続され、ソースが端子６５に接続される。ＭＯＳＦＥＴ１５０及び１６０が弱反転領域で動作する際のドレイン電流Ｉｄは、次式（２）のように、ゲート及びソース間電圧Ｖｇｓに対して指数関数的に増加する。

ここで、ｑは電気素量、ｋはボルツマン定数、Ｔは絶対温度である。よって、光電流が指数関数的に増加した際、ＭＯＳＦＥＴ１５０のゲート及びソース間電圧がリニアに増加する。この時、基準電位端子１４０には基準電位が与えられており、電位は一定であるため、ＭＯＳＦＥＴ１５０のソース電位が低下する。このとき、端子２０の電位変動はわずかな上昇に抑えられる。また、ＭＯＳＦＥＴ１５０と１６０は、カレントミラー回路を構成しているため、ＭＯＳＦＥＴ１６０から供給される増幅電流は、両トランジスタ１５０及び１６０の（Ｗ／Ｌ）の比によって決定される。Ｗはゲート幅、Ｌはゲート長である。ミラー効果が働くＭＯＳＦＥＴ１５０のドレイン及びソース間容量は小さいため、端子２０に付随する容量を小さく抑えることが可能となる。

また、電流増幅手段７０は、図４のように、抵抗１７０を用いても構わない。抵抗１７０は、基準電位端子１４０及び端子６５間に接続される。光電変換素子１０で発生する光電流が増加した際、ＭＯＳＦＥＴ１５０のソース電位が低下する。これによって、その低下分だけ、抵抗１７０の両端電圧は増加し、基準電位端子１４０から抵抗１７０を介して端子６５に流れ込む増幅電流が増加する。光電流の増加分をΔＩｄ、ＭＯＳＦＥＴ１５０のトランスコンダクタンスをｇｍ、ＭＯＳＦＥＴ１５０のソース電位の低下分をΔＶｇｓとすると、ΔＩｄ＝ｇｍ・ΔＶｇｓとなる。一方、抵抗１７０の電流の増加分ΔＩｒは、抵抗１７０の抵抗値をＲとして、ΔＩｒ＝ΔＶｇｓ／Ｒとなる。両者の比から電流増幅率ΔＩｒ／ΔＩｄは、次式（３）のようになる。

また、電流増幅手段７０は、図５のように、ｎチャネルＭＯＳＦＥＴ１５０に対して逆の極性のｎチャネルＭＯＳＦＥＴ１８０を用いてもよい。第４のＭＯＳＦＥＴ１８０は、ソースが基準電位端子１４０に接続され、ゲート及びドレインが端子６５に接続される。ＭＯＳＦＥＴ１８０のオン抵抗は、およそ１／ｇｍｐとなる。ここで、ｇｍｐは、ＭＯＳＦＥＴ１８０のトランスコンダクタンスである。電流増幅率ΔＩｒ／ΔＩｄは、式（３）のＲに１／ｇｍｐを代入することにより、ｇｍｐ／ｇｍとなる。

また、図６に示すように、第２の電流出力端子８５を設け、第２の電流出力端子８５からも増幅電流を取り出すことが可能である。バイポーラトランジスタ１３０は、コレクタが第２の電流出力端子８５に接続され、ベースが基準電位端子１４０に接続され、エミッタが端子６５に接続される。本実施形態では、第１の電流出力端子８０及び第２の電流出力端子８５から電流を出力することができる。また、図４及び図５においては、基準電位端子１４０からも増幅電流を取り出すことが可能である。

（第２の実施形態）
図７は、本発明の第２の実施形態に係る光電変換装置の構成例を示す回路図である。以下、本実施形態が上述した第１の実施形態（図３）と異なる点についてのみ説明する。電流増幅手段７０は、ＭＯＳＦＥＴ１６０に加えて、ｐチャネルＭＯＳＦＥＴ１９０及び２００によって構成されるカレントミラー回路を第２の電流増幅手段として有している。ｐチャネルＭＯＳＦＥＴ１９０及び２００は、ｐチャネルＭＯＳＦＥＴ１１０に対して同一の極性のＭＯＳＦＥＴである。第５のＭＯＳＦＥＴ１９０は、ソースが電源電位ノードに接続され、ゲート及びドレインがＭＯＳＦＥＴ１６０のドレインに接続される。第６のＭＯＳＦＥＴ２００は、ソースが電源電位ノードに接続され、ゲートがＭＯＳＦＥＴ１９０のゲートに接続され、ドレインが端子６５に接続される。これにより、高い電流増幅率を得る場合に、電流増幅手段７０に必要とされるトータルの素子数を削減することが可能となる。

例えば、図３において、ＭＯＳＦＥＴ１５０のドレイン電流すなわち光電流の２０倍の増幅電流をＭＯＳＦＥＴ１６０から得たい場合、ＭＯＳＦＥＴ１５０及び１６０のゲート長が互いに等しいとすると、ＭＯＳＦＥＴ１６０のゲート幅を２０倍にする必要がある。すなわち、ＭＯＳＦＥＴ１５０と同じサイズのＭＯＳＦＥＴを２０個並列に接続することにより、ＭＯＳＦＥＴ１６０を構成することになる。一方、図７において、ＭＯＳＦＥＴ１５０と１６０と１９０と２００のゲート長が互いに等しいとする。また、ＭＯＳＦＥＴ１５０と１９０のゲート幅が等しいとする。この場合、ＭＯＳＦＥＴ１６０のゲート幅をＭＯＳＦＥＴ１５０の５倍、ＭＯＳＦＥＴ２００のゲート幅をＭＯＳＦＥＴ１９０の３倍とすると、ＭＯＳＦＥＴ１６０から光電流の５倍、ＭＯＳＦＥＴ２００から１５倍の増幅電流が得られる。よって、トータル２０倍の増幅電流が得られる。このとき、ＭＯＳＦＥＴ１６０、１９０、２００をあわせて９個分の素子で２０倍の増幅率が得られる。よって、素子数を削減することが可能となる。

なお、応答性の観点からは、ＭＯＳＦＥＴ１５０及び１６０によるカレントミラー回路の増幅率をＭＯＳＦＥＴ１９０及び２００によるカレントミラー回路の増幅率より高くすることが望ましい。それにより、ＭＯＳＦＥＴ１６０のドレイン電流を増加させることができ、また、ＭＯＳＦＥＴ２００のゲート幅を低減することで、ＭＯＳＦＥＴ１９０及び２００のゲートに付随する容量を低減することができる。よって、応答性を向上させることが可能となる。

（第３の実施形態）
図８は、本発明の第３の実施形態に係る光電変換装置の構成例を示す回路図である。以下、本実施形態が上述した第２の実施形態（図７）と異なる点についてのみ説明する。電流増幅手段７０は、さらに、ｐチャネルＭＯＳＦＥＴ２１０及び２２０と、第２の基準電位端子２３５とを有する。ｐチャネルＭＯＳＦＥＴ１９０、２００、２１０及び２２０は、ｐチャネルＭＯＳＦＥＴ１１０に対して同一の極性のＭＯＳＦＥＴである。第５のＭＯＳＦＥＴ１９０は、ソースが電源電位ノードに接続され、ゲートがＭＯＳＦＥＴ１６０のドレインに接続される。第６のＭＯＳＦＥＴ２００は、ソースが電源電位ノードに接続され、ゲートがＭＯＳＦＥＴ１９０のゲートに接続される。第７のＭＯＳＦＥＴ２１０は、ソースがＭＯＳＦＥＴ１９０のドレインに接続され、ゲートが第２の基準電位端子２３５に接続され、ドレインがＭＯＳＦＥＴ１６０のドレインに接続される。第８にＭＯＳＦＥＴ２２０は、ソースがＭＯＳＦＥＴ２００のドレインに接続され、ゲートが第２の基準電位端子２３５に接続され、ドレインが端子６５に接続される。ＭＯＳＦＥＴ２１０及び２２０が、ＭＯＳＦＥＴ１９０及び２００のドレイン電圧の変動を抑える役割を果たすことにより、電流ゲインの光量依存を低減し、線形性を向上させることが可能となる。

まず、ＭＯＳＦＥＴ２１０及び２２０がない場合、すなわち図７の場合のＭＯＳＦＥＴ１９０と２００によるカレントミラー回路の電流ゲインの導出を行う。今、ＭＯＳＦＥＴ１９０及び２００が飽和領域で動作していると仮定する。この時、一般的なＭＯＳＦＥＴのドレイン電流Ｉｄは、次式（４）のようになる。

ここで、Ｖｔｈは閾値電圧、λはチャネル長変調係数である。また、βは次式（５）の通りである。ここで、μ₀はキャリアの移動度、Ｃ_oxはＭＯＳＦＥＴの単位面積当たりのゲート容量、ＷはＭＯＳＦＥＴのゲート幅、ＬはＭＯＳＦＥＴのゲート長である。

ここで、ＭＯＳＦＥＴ１９０のゲート長をＬ１、ゲート幅をＷ１、ドレイン電流をＩ_d1とし、ＭＯＳＦＥＴ２００のゲート長をＬ２、ゲート幅をＷ２、ドレイン電流をＩ_d2とする。すると、電流ゲインΔＩ_d2／ΔＩ_d1は、式（４）及び式（５）より、次式（６）のように導出できる。

ここで、Ｖｄｓ１はＭＯＳＦＥＴ１９０のドレイン及びソース間電圧であり、Ｖｄｓ２はＭＯＳＦＥＴ２００のドレイン及びソース間電圧である。また、λ１はＭＯＳＦＥＴ１９０のチャネル長変調係数であり、λ２はＭＯＳＦＥＴ２００のチャネル長変調係数である。図７において、ドレイン及びソース間電圧Ｖｄｓ１及びＶｄｓ２は、光電流に依存する。よって、式（６）より、電流ゲインΔＩ_d2／ΔＩ_d1は、光量に対して緩やかに依存する。それに対して、図８においては、電流ゲインΔＩ_d2／ΔＩ_d1は、次式（７）のようになる。

ここで、ｇｍ１及びｒ１は、それぞれＭＯＳＦＥＴ２１０のトランスコンダクタンス及び出力抵抗であり、ｇｍ２及びｒ２は、それぞれＭＯＳＦＥＴ２２０のトランスコンダクタンス及び出力抵抗である。電圧Ｖｄｓ１及びＶｄｓ２がそれぞれｇｍ×ｒのファクターだけ低減されることにより、式（７）のようになる。式（６）及び式（７）より、ＭＯＳＦＥＴ２１０及び２２０によって、ＭＯＳＦＥＴ１９０及び２００のドレイン電圧の変動を抑えることにより、電流ゲインの光量依存を低減し、線形性を向上させることが可能となっていることがわかる。

（第４の実施形態）
図９は、本発明の第４の実施形態に係る光電変換装置の構成例を示す回路図である。以下、本実施形態が上述した第２の実施形態（図７）と異なる点についてのみ説明する。光電変換装置は、第１の光電変換装置２３０と、第２の光電変換装置２３１と、ｐチャネルＭＯＳＦＥＴ２４０とを有する。第１の光電変換装置２３０は、図７の光電変換装置の構成を有する。第２の光電変換装置２３１は、第１の光電変換装置２３０と同様の構成を有する。検出手段３１は検出手段３０に対応し、ＭＯＳＦＥＴ１１１はＭＯＳＦＥＴ１１０に対応し、電流源１０１は電流源１００に対応する。光電変換素子１１は光電変換素子１０に対応し、端子２１は端子２０に対応する。フィードバック手段４１はフィードバック手段４０に対応し、フィードバック入力段５１はフィードバック入力段５０に対応し、電流検出手段６１は電流検出手段６０に対応する。ＭＯＳＦＥＴ９１及び１５１は、それぞれＭＯＳＦＥＴ９０及び１５０に対応する。基準電位端子１４１は基準電位端子１４０に対応し、電流増幅手段７１は電流増幅手段７０に対応する。ＭＯＳＦＥＴ１６１、１９１及び２０１は、それぞれＭＯＳＦＥＴ１６０、１９０及び２００に対応する。第９のＭＯＳＦＥＴ２４０は、ソースが電源電位ノードに接続され、ゲートがＭＯＳＦＥＴ１９０のゲートに接続され、ドレインが端子２１に接続される。ＭＯＳＦＥＴ２４０から供給される電流により、第２の光電変換装置２３１の応答性を更に向上させることが可能となる。

ＭＯＳＦＥＴ１９０には、光電変換素子１０の光電流が増幅された電流が流れている。ＭＯＳＦＥＴ２４０のサイズがＭＯＳＦＥＴ１９０と等しいとすると、ＭＯＳＦＥＴ２４０にはＭＯＳＦＥＴ１９０と同じ電流が流れている。この電流を端子２１に供給することにより、端子２１の充電の速度を速めることで、更に応答性を向上させることが可能となる。ただし、光電変換素子１０の感度が光電変換素子１１の感度よりも低く、発生する光電流が小さい場合、もしくは端子２０に付随する容量が端子２１に付随する容量よりも大きい場合、ＭＯＳＦＥＴ２４０の電流の応答性が悪くなってしまう。これにより、光応答性向上の効果が得られない。これは、光電変換素子１１の光電流による端子２１の充電に対して、光電変換素子１０の光電流による端子２０の充電完了が遅くなることにより、端子２１の充電が終わってしまってから、ＭＯＳＦＥＴ２４０の電流がセトリングするためである。したがって、第１の光電変換装置２３０のフォトダイオード１０のアノードの端子２０に付随する容量は、第２の光電変換装置２３１のフォトダイオード１１のアノードの端子２１に付随する容量よりも小さいことが好ましい。

（第５の実施形態）
図１０は、本発明の第５の実施形態に係る光電変換装置の構成例を示す図である。以下、本実施形態が上述した第４の実施形態と異なる点についてのみ説明する。図１０の第１の読み出し回路３３０及び第１の光電変換素子１０は、図９の第１の光電変換装置２３０に対応する。第１の読み出し回路３３０は、図９の第１の光電変換装置２３０に対して、光電変換素子１０を除いたものである。図１０の第２の読み出し回路３３１及び第２の光電変換素子１１は、図９の第１の光電変換装置２３１に対応する。第２の読み出し回路３３１は、図９の第２の光電変換装置２３１に対して、光電変換素子１１を除いたものである。

Ｎ⁺領域２５０上に、Ｎ型領域２６０、Ｐ型領域２７０、Ｎ型領域２８０、Ｐ型領域２９０、表面Ｎ⁺領域３００が積層されている。すなわち、Ｎ型領域（第１の導電型）とＰ型領域（第２の導電型）が交互に複数積層されている。第２の導電型は、第１の導電型に対して逆の導電型である。Ｐ型領域２７０及び２９０は、それぞれ異なる深さに形成されている。シリコンに入射した光は波長の長いものほど深く侵入するので、Ｐ型領域２７０及び２９０からは異なる波長帯域の光に対する光信号を得ることができる。第１の光電変換装置３３０の光電変換装置１０は、Ｎ型領域２６０、Ｐ型領域２７０及びＮ型領域２８０により構成される。第２の光電変換装置３３１の光電変換装置１１は、Ｎ型領域２８０、Ｐ型領域２９０及び表面Ｎ⁺領域３００により構成される。光電変換素子１０及び１１は、深さ方向に積層されている。Ｐ型領域２７０及び２９０のそれぞれにコンタクト部３１０及び３２０を設けて、それぞれの光電変換素子１０及び１１から光電流を読み出す構成となっている。第１の読み出し回路３３０は第１の光電変換素子１０の読み出しを行い、第２の読み出し回路３３１は第２の光電変換素子１１の読み出しを行う。また、Ｎ型領域２８０及び表面Ｎ⁺型領域３００中にＮ型コンタクト部３４０を設けて、Ｎ型コンタクト部３４０を電源電圧端子に接続している。

図１０において、ａはＮ型領域２８０の深さ方向の不純物プロファイルのピーク位置、ｂはＮ⁺領域２５０上に形成された半導体層のトータルの厚さを示している。光電変換素子１０及び１１の分光特性は、主に、この二つのファクターａ及びｂにより決まる。ａ及びｂが、ある値の場合の分光特性シミュレーション結果を図１１に示す。図１１において、横軸が照射光の波長、縦軸がそれぞれの光電換素子１０及び１１から得られる光電流である。３６０が第２の光電変換素子１１の特性であり、３５０が第１の光電変換素子１０の特性である。図１１のような分光特性の場合、ほとんどの分光特性の光源に対して、光電変換素子１１は光電変換素子１０よりも小さな光電流しか得ることができない。このため、端子２１の充電の速度が端子２０の充電の速度に対して遅くなるため、電流出力端子８１から出力される電流の応答性は電流出力端子８０から出力される電流の応答性に対して悪くなってしまう。そこで、ＭＯＳＦＥＴ２４０から端子２１に電流を供給することにより、端子２１の充電の速度を高め、電流出力端子８１から出力される電流の応答性を向上させることが可能となる。光電変換素子１０及び１１感度は、白色光照射時に得られるトータルの光キャリア数に比例する。

なお、電流出力端子８１からの出力電流に基づく信号と、電流出力端子８０からの出力電流に基づく信号とを差分処理することにより、光電流特性３５０の信号成分を除去し、光電流特性３６０を有する信号を得ることが可能である。

上記の第１〜第５の実施形態では、光電変換素子１０及び１１としてホールを集めるタイプのものを用いた場合を例にとって説明したが、これに限られるものではない。光電変換素子１０及び１１として電子を集めるタイプのものを用いた場合でも、同様な構成をとることにより、同様な効果が得られる。また、検出手段３０及び３１として、ソース接地回路を用いた場合を例にとって説明したが、これに限られるものではない。例えば、オペアンプを用いた反転増幅器でも構わない。

また、上記の第１〜第５の実施形態では、フィードバック入力段５０及び５１として、ＭＯＳＦＥＴ９０及び９１を用いた場合を例にとって説明したが、これに限られるものではない。例えば、バイポーラトランジスタでも構わない。また、電流検出手段６０及び６１として、ＭＯＳＦＥＴ又はバイポーラトランジスタを用いた場合を例にとって説明したが、これに限られるものではない。

また、第１及び第２の実施形態において、電流増幅手段７０及び７１として、ＭＯＳＦＥＴ又はバイポーラトランジスタ又は抵抗を用いた場合を例にとって説明したが、これに限られるものではない。また、第５の実施形態では、深さ方向に積層した光電変換素子１０及び１１の数を２の場合を例にとって説明したが、これに限られるものではない。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０光電変換素子、２０端子、３０検出手段、４０フィードバック手段、５０フィードバック入力段、６０電流検出手段、６５端子、７０電流増幅手段、８０電流出力端子

Claims

光電変換により光電流を出力する光電変換素子と、
前記光電変換素子の出力端子の電位を検出する検出手段と、
前記検出手段により検出された電位に基づくフィードバック信号を入力するフィードバック入力段と、
前記光電流を検出する電流検出手段と、
前記電流検出手段により検出された光電流に基づいて増幅電流を生成し、前記増幅電流を前記フィードバック入力段に出力する電流増幅手段とを有し、
前記フィードバック入力段は、前記光電流及び前記増幅電流を加算した電流を出力することを特徴とする光電変換装置。
前記光電変換素子は、フォトダイオードであり、
前記検出手段は、
ゲートが前記出力端子である前記フォトダイオードのアノードに接続され、ソースが電源電位ノードに接続される第１のＭＯＳＦＥＴと、
前記第１のＭＯＳＦＥＴに接続される定電流源とを有し、
前記フィードバック入力段は、前記第１のＭＯＳＦＥＴに対して同一の極性であり、ゲートが前記第１のＭＯＳＦＥＴのドレインに接続され、ドレインから前記加算した電流を出力する第２のＭＯＳＦＥＴを有し、
前記電流検出手段は、コレクタ又はドレインが前記フォトダイオードのアノードに接続され、ベース又はゲートが第１の基準電位端子に接続され、エミッタ又はソースが前記第２のＭＯＳＦＥＴのソースに接続される第３のトランジスタを有し、
前記電流増幅手段は、前記第１の基準電位端子及び前記第２のＭＯＳＦＥＴのソースに接続されることを特徴とする請求項１記載の光電変換装置。
前記第３のトランジスタは、前記第１のＭＯＳＦＥＴに対して逆の極性のＭＯＳＦＥＴであり、ドレインが前記フォトダイオードのアノードに接続され、ゲートが前記第１の基準電位端子に接続され、ソースが前記第２のＭＯＳＦＥＴのソースに接続されることを特徴とする請求項２記載の光電変換装置。
前記第３のトランジスタは、バイポーラトランジスタであり、コレクタが前記フォトダイオードのアノードに接続され、ベースが前記第１の基準電位端子に接続され、エミッタが前記第２のＭＯＳＦＥＴのソースに接続されることを特徴とする請求項２記載の光電変換装置。
前記電流増幅手段は、前記第１のＭＯＳＦＥＴに対して逆の極性の第４のＭＯＳＦＥＴを有し、
前記第４のＭＯＳＦＥＴは、ゲートが前記第１の基準電位端子に接続され、ソースが前記第２のＭＯＳＦＥＴのソースに接続されることを特徴とする請求項３記載の光電変換装置。
前記電流増幅手段は、第４のバイポーラトランジスタを有し、
前記第４のバイポーラトランジスタは、ベースが前記第１の基準電位端子に接続され、エミッタが前記第２のＭＯＳＦＥＴのソースに接続されることを特徴とする請求項４記載の光電変換装置。
前記電流増幅手段は、前記第１のＭＯＳＦＥＴに対して同一の極性の第４のＭＯＳＦＥＴを有し、
前記第４のＭＯＳＦＥＴは、ソースが前記第１の基準電位端子に接続され、ゲート及びドレインが前記第２のＭＯＳＦＥＴのソースに接続されることを特徴とする請求項２又は３記載の光電変換装置。
前記電流増幅手段は、前記第１の基準電位端子及び前記第２のＭＯＳＦＥＴのソース間に接続される抵抗を有することを特徴とする請求項２又は３記載の光電変換装置。
前記第１の基準電位端子の電位は、前記フォトダイオードのアノードの電位より高いことを特徴とする請求項２〜８のいずれか１項に記載の光電変換装置。
前記電流増幅手段は、カレントミラー回路を有することを特徴とする請求項５記載の光電変換装置。
前記カレントミラー回路は、前記第１のＭＯＳＦＥＴに対して同一の極性の第５のＭＯＳＦＥＴ及び第６のＭＯＳＦＥＴを有し、
前記第５のＭＯＳＦＥＴは、ゲート及びドレインが前記第４のＭＯＳＦＥＴのドレインに接続され、
前記第６のＭＯＳＦＥＴは、ゲートが前記第５のＭＯＳＦＥＴのゲートに接続され、ドレインが前記第２のＭＯＳＦＥＴのソースに接続されることを特徴とする請求項１０記載の光電変換装置。
前記カレントミラー回路は、前記第１のＭＯＳＦＥＴに対して同一の極性の第５のＭＯＳＦＥＴ、第６のＭＯＳＦＥＴ、第７のＭＯＳＦＥＴ及び第８のＭＯＳＦＥＴを有し、
前記第５のＭＯＳＦＥＴは、ゲートが前記第４のＭＯＳＦＥＴのドレインに接続され、
前記第６のＭＯＳＦＥＴは、ゲートが前記第５のＭＯＳＦＥＴのゲートに接続され、
前記第７のＭＯＳＦＥＴは、ソースが前記第５のＭＯＳＦＥＴのドレインに接続され、ゲートが第２の基準電位端子に接続され、ドレインが前記第４のＭＯＳＦＥＴのドレインに接続され、
前記第８のＭＯＳＦＥＴは、ソースが前記第６のＭＯＳＦＥＴのドレインに接続され、ゲートが前記第２の基準電位端子に接続され、ドレインが前記第２のＭＯＳＦＥＴのソースに接続されることを特徴とする請求項１０記載の光電変換装置。
前記光電変換素子、前記検出手段、前記フィードバック入力段、前記電流検出手段及び前記電流増幅手段を有する第１の光電変換装置と、
前記光電変換素子、前記検出手段、前記フィードバック入力段、前記電流検出手段及び前記電流増幅手段を有する第２の光電変換装置と、
ゲートが前記第１の光電変換装置の前記第５のＭＯＳＦＥＴのゲートに接続され、ドレインが前記フォトダイオードのアノードに接続される第９のＭＯＳＦＥＴとを有することを特徴とする請求項１１記載の光電変換装置。
前記第１の光電変換装置の前記光電変換素子の感度は、前記第２の光電変換装置の前記光電変換素子の感度よりも高いことを特徴とする請求項１３記載の光電変換装置。
前記第１の光電変換装置の前記フォトダイオードのアノードに付随する容量は、前記第２の光電変換装置の前記フォトダイオードのアノードに付随する容量よりも小さいことを特徴とする請求項１３又は１４記載の光電変換装置。
前記第１の光電変換装置の前記光電変換素子及び前記第２の光電変換装置の前記光電変換素子は、第１の導電型の領域と、前記第１の導電型に対して逆の導電型である第２の導電型の領域とが交互に複数積層されていることを特徴とする請求項１３〜１５のいずれか１項に記載の光電変換装置。
前記第１の光電変換装置の出力電流に基づく信号及び前記第２の光電変換装置の出力電流に基づく信号が差分処理されることを特徴とする請求項１６記載の光電変換装置。