JPH0774553A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPH0774553A JPH0774553A JP5242139A JP24213993A JPH0774553A JP H0774553 A JPH0774553 A JP H0774553A JP 5242139 A JP5242139 A JP 5242139A JP 24213993 A JP24213993 A JP 24213993A JP H0774553 A JPH0774553 A JP H0774553A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- transistor
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 14
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000005685 electric field effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000037230 mobility Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 トランジスタのしきい電圧が変動しても増幅
装置の線形入力範囲の下限値が変わらないようにする。 【構成】 増幅装置の入力を受ける電界効果トランジス
タ１７のソース電極に印加される電源電圧を、電界効果
トランジスタで構成されたソースフォロワ２１，２２の
出力で供給した。増幅装置の入力を受けるバイポーラト
ランジスタのエミッタ電極に印加される電源電圧を、バ
イポーラトランジスタで構成されたエミッタフォロワの
出力で供給した。
装置の線形入力範囲の下限値が変わらないようにする。 【構成】 増幅装置の入力を受ける電界効果トランジス
タ１７のソース電極に印加される電源電圧を、電界効果
トランジスタで構成されたソースフォロワ２１，２２の
出力で供給した。増幅装置の入力を受けるバイポーラト
ランジスタのエミッタ電極に印加される電源電圧を、バ
イポーラトランジスタで構成されたエミッタフォロワの
出力で供給した。
Description
【０００１】
【産業上の利用分野】本発明は増幅装置、特にトランジ
スタで構成される増幅装置に関する。本発明は、例えば
センサ信号等を増幅する前置増幅装置に好適に用いられ
るものである。
スタで構成される増幅装置に関する。本発明は、例えば
センサ信号等を増幅する前置増幅装置に好適に用いられ
るものである。
【０００２】
【従来の技術】図３は従来の前置増幅装置（プリアン
プ）が使われている２次元センサの等価回路を表わして
いる。同図において、１はベースに光エネルギーを受け
ることにより生成されたキャリアが蓄積されるセンサを
構成するバイポーラトランジスタ、２はバイポーラトラ
ンジスタ１のベース電位を制御するための容量、３はバ
イポーラトランジスタ１のベース電位をリセットするた
めのＰ型ＭＯＳトランジスタで、バイポーラトランジス
タ１，容量２，Ｐ型ＭＯＳトランジスタ３で１つの光電
変換セルが構成されている。４はセルを駆動するための
駆動線、５はバイポーラトランジスタ１のエミッタに接
続する垂直出力線、６は垂直シフトレジスタに選択され
て駆動する行の駆動線４にパルスを送るバッファ用ＭＯ
Ｓトランジスタ、７は駆動パルスを印加するためのパル
ス入力端子、８はセルの出力信号電圧を蓄積するための
容量、９は垂直出力線５と容量８との間をスイッチング
するためのＭＯＳトランジスタ、１０は水平出力線、１
１は水平シフトレジスタの出力に選択されて、容量８の
信号電圧を水平出力線１０に転送するためのＭＯＳトラ
ンジスタ、１２は水平出力線１０をリセットするための
ＭＯＳトランジスタ、１３はセンサセル，垂直出力線
５，容量８をリセットするためのＭＯＳトランジスタ、
１４は本センサ系の基準となるリセット電圧を与える電
源端子、１５はＭＯＳトランジスタ９のゲートにパルス
を印加するための端子、１６はＭＯＳトランジスタ１３
のゲートにパルスを印加するための端子、１７はそのゲ
ートが水平出力線１０と接続されるアンプ用ＭＯＳトラ
ンジスタ、１８はそのウェルとソースがアンプ用ＭＯＳ
トランジスタ１７のドレインと接続され、ゲート，ドレ
インが電源電圧に接続されるアンプ用の負荷ＭＯＳトラ
ンジスタ、１９はＭＯＳトランジスタ１２のゲートにパ
ルスを印加するための端子、２０はアンプ用ＭＯＳトラ
ンジスタ１７と負荷ＭＯＳトランジスタ１８とで形成さ
れたプリアンプの出力端子である。
プ）が使われている２次元センサの等価回路を表わして
いる。同図において、１はベースに光エネルギーを受け
ることにより生成されたキャリアが蓄積されるセンサを
構成するバイポーラトランジスタ、２はバイポーラトラ
ンジスタ１のベース電位を制御するための容量、３はバ
イポーラトランジスタ１のベース電位をリセットするた
めのＰ型ＭＯＳトランジスタで、バイポーラトランジス
タ１，容量２，Ｐ型ＭＯＳトランジスタ３で１つの光電
変換セルが構成されている。４はセルを駆動するための
駆動線、５はバイポーラトランジスタ１のエミッタに接
続する垂直出力線、６は垂直シフトレジスタに選択され
て駆動する行の駆動線４にパルスを送るバッファ用ＭＯ
Ｓトランジスタ、７は駆動パルスを印加するためのパル
ス入力端子、８はセルの出力信号電圧を蓄積するための
容量、９は垂直出力線５と容量８との間をスイッチング
するためのＭＯＳトランジスタ、１０は水平出力線、１
１は水平シフトレジスタの出力に選択されて、容量８の
信号電圧を水平出力線１０に転送するためのＭＯＳトラ
ンジスタ、１２は水平出力線１０をリセットするための
ＭＯＳトランジスタ、１３はセンサセル，垂直出力線
５，容量８をリセットするためのＭＯＳトランジスタ、
１４は本センサ系の基準となるリセット電圧を与える電
源端子、１５はＭＯＳトランジスタ９のゲートにパルス
を印加するための端子、１６はＭＯＳトランジスタ１３
のゲートにパルスを印加するための端子、１７はそのゲ
ートが水平出力線１０と接続されるアンプ用ＭＯＳトラ
ンジスタ、１８はそのウェルとソースがアンプ用ＭＯＳ
トランジスタ１７のドレインと接続され、ゲート，ドレ
インが電源電圧に接続されるアンプ用の負荷ＭＯＳトラ
ンジスタ、１９はＭＯＳトランジスタ１２のゲートにパ
ルスを印加するための端子、２０はアンプ用ＭＯＳトラ
ンジスタ１７と負荷ＭＯＳトランジスタ１８とで形成さ
れたプリアンプの出力端子である。
【０００３】図３においては、簡単のためセル数２×２
のもので表示しているが、この従来の２次元センサの動
作は、特開昭６３−１８６４６６号公報に記載されてい
る。
のもので表示しているが、この従来の２次元センサの動
作は、特開昭６３−１８６４６６号公報に記載されてい
る。
【０００４】次にＭＯＳトランジスタ１７，１８で形成
されるプリアンプの特性について図４を用いて説明す
る。
されるプリアンプの特性について図４を用いて説明す
る。
【０００５】入力電位の変化分ΔＶinに対し、出力電位
の変化分ΔＶOUT の比ΔＶOUT ／ΔＶin、すなわち増幅
率（ゲイン）は、ＭＯＳトランジスタ１７，１８の相互
コンタクタンスをそれぞれｇm1，ｇm2とすると、
の変化分ΔＶOUT の比ΔＶOUT ／ΔＶin、すなわち増幅
率（ゲイン）は、ＭＯＳトランジスタ１７，１８の相互
コンタクタンスをそれぞれｇm1，ｇm2とすると、
【０００６】
【数１】 で表わされる。ＭＯＳトランジスタ１７，１８とも飽和
動作領域において、ｇm1，ｇm2は一定値であり、入力に
対し、出力は線形となる。この線形入力範囲をＶ1 〜Ｖ
2 とすると、ＭＯＳトランジスタ１７，１８のしきい値
をＶth、電源電圧をＶDD、ゲインを−ｇとして、理論上
Ｖ1 ＝Ｖth，Ｖ2 ＝ＶDD／（１＋ｇ）＋ｇ／（１＋ｇ）
・Ｖthとなる。このアンプへの入力電圧は、センサの基
準リセット電位をＶVCとし、センサの飽和電圧をＶSAT
とすると、ＶVC〜（ＶVC＋ＶSAT ）であり、図４に示す
ように、Ｖ1 ＜ＶVC，（ＶVC＋ＶSAT ）＜Ｖ2 となるよ
うにアンプを設定することにより、センサの出力を線形
性よく増幅することができる。
動作領域において、ｇm1，ｇm2は一定値であり、入力に
対し、出力は線形となる。この線形入力範囲をＶ1 〜Ｖ
2 とすると、ＭＯＳトランジスタ１７，１８のしきい値
をＶth、電源電圧をＶDD、ゲインを−ｇとして、理論上
Ｖ1 ＝Ｖth，Ｖ2 ＝ＶDD／（１＋ｇ）＋ｇ／（１＋ｇ）
・Ｖthとなる。このアンプへの入力電圧は、センサの基
準リセット電位をＶVCとし、センサの飽和電圧をＶSAT
とすると、ＶVC〜（ＶVC＋ＶSAT ）であり、図４に示す
ように、Ｖ1 ＜ＶVC，（ＶVC＋ＶSAT ）＜Ｖ2 となるよ
うにアンプを設定することにより、センサの出力を線形
性よく増幅することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例ではプリアンプの線形入力範囲を決めるＭＯＳトラ
ンジスタのしきい電圧Ｖthは素子形成工程上のばらつ
き、または動作温度によって変動するため、アンプの線
形入力範囲（Ｖ1 〜Ｖ2 ）が、センサ出力で決まるアン
プ入力範囲（ＶVC〜ＶVC＋ＶSAT ）から脱してしまうと
いう可能性があった。また、しきい電圧Ｖthが変動して
もＶth（＝Ｖ1 ）＜ＶVCを満足するようにＶVCを高めに
設定し、なおかつ（ＶVC＋ＶSAT ）＜Ｖ2 となるよう
に、アンプの線形入力範囲を拡げようとすると、アンプ
のゲインｇを小さくしなければならないという課題があ
った。
来例ではプリアンプの線形入力範囲を決めるＭＯＳトラ
ンジスタのしきい電圧Ｖthは素子形成工程上のばらつ
き、または動作温度によって変動するため、アンプの線
形入力範囲（Ｖ1 〜Ｖ2 ）が、センサ出力で決まるアン
プ入力範囲（ＶVC〜ＶVC＋ＶSAT ）から脱してしまうと
いう可能性があった。また、しきい電圧Ｖthが変動して
もＶth（＝Ｖ1 ）＜ＶVCを満足するようにＶVCを高めに
設定し、なおかつ（ＶVC＋ＶSAT ）＜Ｖ2 となるよう
に、アンプの線形入力範囲を拡げようとすると、アンプ
のゲインｇを小さくしなければならないという課題があ
った。
【０００８】
【課題を解決するための手段】本発明の増幅装置は、電
界効果トランジスタで構成される増幅装置において、入
力を受ける電界効果トランジスタのソース電極に印加さ
れる電源電圧を、電界効果トランジスタで構成されたソ
ースフォロワの出力で供給したことを特徴とする。
界効果トランジスタで構成される増幅装置において、入
力を受ける電界効果トランジスタのソース電極に印加さ
れる電源電圧を、電界効果トランジスタで構成されたソ
ースフォロワの出力で供給したことを特徴とする。
【０００９】また本発明の増幅装置は、バイポーラトラ
ンジスタで構成される増幅装置において、入力を受ける
バイポーラトランジスタのエミッタ電極に印加される電
源電圧を、バイポーラトランジスタで構成されたエミッ
タフォロワの出力で供給したことを特徴とする。
ンジスタで構成される増幅装置において、入力を受ける
バイポーラトランジスタのエミッタ電極に印加される電
源電圧を、バイポーラトランジスタで構成されたエミッ
タフォロワの出力で供給したことを特徴とする。
【００１０】
【作用】本発明は、増幅装置の入力を受ける電界効果ト
ランジスタのソース電極に印加される電源電圧を、電界
効果トランジスタで構成されるソースフォロワの出力で
供給することで、電界効果トランジスタのしきい電圧の
変動等によらず、増幅装置の線形入力範囲の下限又は上
限が入力電圧範囲の下限又は上限を超えた値となるよう
にしたものである。
ランジスタのソース電極に印加される電源電圧を、電界
効果トランジスタで構成されるソースフォロワの出力で
供給することで、電界効果トランジスタのしきい電圧の
変動等によらず、増幅装置の線形入力範囲の下限又は上
限が入力電圧範囲の下限又は上限を超えた値となるよう
にしたものである。
【００１１】本発明は、増幅装置の入力を受けるバイポ
ーラトランジスタのエミッタ電極に印加される電源電圧
を、バイポーラトランジスタで構成されるエミッタフォ
ロワの出力で供給することで、バイポーラトランジスタ
のしきい電圧の変動等によらず、増幅装置の線形入力範
囲の下限又は上限が入力電圧範囲の下限又は上限を超え
た値となるようにしたものである。
ーラトランジスタのエミッタ電極に印加される電源電圧
を、バイポーラトランジスタで構成されるエミッタフォ
ロワの出力で供給することで、バイポーラトランジスタ
のしきい電圧の変動等によらず、増幅装置の線形入力範
囲の下限又は上限が入力電圧範囲の下限又は上限を超え
た値となるようにしたものである。
【００１２】例えば、入力信号を光電変換装置における
光センサからのセンサ信号出力とした場合、センサのリ
セット電位から電界効果トランジスタのしきい電圧分だ
け低い電圧をソースフォロワを用いて形成し、この電圧
を増幅装置の入力を受けるトランジスタのソース電極に
供給することにより、電界効果トランジスタのしきい電
圧が変動しても増幅装置の線形入力範囲の下限値が変わ
らないようにしてやることができ、高ゲイン、Ｖth変動
依存の小さい増幅装置の入出力特性を実現することがで
きる。
光センサからのセンサ信号出力とした場合、センサのリ
セット電位から電界効果トランジスタのしきい電圧分だ
け低い電圧をソースフォロワを用いて形成し、この電圧
を増幅装置の入力を受けるトランジスタのソース電極に
供給することにより、電界効果トランジスタのしきい電
圧が変動しても増幅装置の線形入力範囲の下限値が変わ
らないようにしてやることができ、高ゲイン、Ｖth変動
依存の小さい増幅装置の入出力特性を実現することがで
きる。
【００１３】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。なお、以下に説明する実施例は２次元
センサに用いられるプリアンプに本発明を用いた場合に
ついて説明するが、本発明はかかる用途に限定されるも
のではない。
詳細に説明する。なお、以下に説明する実施例は２次元
センサに用いられるプリアンプに本発明を用いた場合に
ついて説明するが、本発明はかかる用途に限定されるも
のではない。
【００１４】図１は本発明の増幅装置の第１の実施例を
示す図である。なお、図１において、図３と同じ構成部
材については同一符号を付して説明を省略する。図１に
おいて、２１はＭＯＳトランジスタ、２２は抵抗であ
り、ＭＯＳトランジスタ２１のゲートとドレインとに端
子１４からアンプ入力のリセット電源レベルの電圧（Ｖ
VC）が印加されている。
示す図である。なお、図１において、図３と同じ構成部
材については同一符号を付して説明を省略する。図１に
おいて、２１はＭＯＳトランジスタ、２２は抵抗であ
り、ＭＯＳトランジスタ２１のゲートとドレインとに端
子１４からアンプ入力のリセット電源レベルの電圧（Ｖ
VC）が印加されている。
【００１５】ＭＯＳトランジスタ２１と抵抗２２とは合
わせてソースフォロワを形成しており、その出力、すな
わち、ＭＯＳトランジスタ２１のソースはアンプの低電
圧電源となっている。ＭＯＳトランジスタ２１のしきい
値レベルをＶthとすると、このソースフォロワ出力レベ
ルは（ＶVC−Ｖth−Δ）となる。Δはソースフォロワの
設計値で決まる小さな電圧である。
わせてソースフォロワを形成しており、その出力、すな
わち、ＭＯＳトランジスタ２１のソースはアンプの低電
圧電源となっている。ＭＯＳトランジスタ２１のしきい
値レベルをＶthとすると、このソースフォロワ出力レベ
ルは（ＶVC−Ｖth−Δ）となる。Δはソースフォロワの
設計値で決まる小さな電圧である。
【００１６】このようにアンプの低電位を定めることに
より、アンプの線形入力レンジの下限は（ＶVC−Δ）と
なり、アンプの入力の最小値ＶVCから、常にΔの余裕を
もっていることになる。ＭＯＳトランジスタ１７とＭＯ
Ｓトランジスタ２１とを同一チップの近い場所に形成さ
れるようにすれば、両者のしきい値の製造ばらつきによ
る変動及び温度による変動はほぼ同じ量になり、従来の
ようにしきい電圧値の変動を考えて、線形入力レンジの
下限値と電圧ＶVCとに大きなマージンを持たせなくてよ
くなり、大きなゲインでもって広範囲の入力レンジのア
ンプを設計することができる。
より、アンプの線形入力レンジの下限は（ＶVC−Δ）と
なり、アンプの入力の最小値ＶVCから、常にΔの余裕を
もっていることになる。ＭＯＳトランジスタ１７とＭＯ
Ｓトランジスタ２１とを同一チップの近い場所に形成さ
れるようにすれば、両者のしきい値の製造ばらつきによ
る変動及び温度による変動はほぼ同じ量になり、従来の
ようにしきい電圧値の変動を考えて、線形入力レンジの
下限値と電圧ＶVCとに大きなマージンを持たせなくてよ
くなり、大きなゲインでもって広範囲の入力レンジのア
ンプを設計することができる。
【００１７】図２は本発明の増幅装置の第２の実施例を
示し、同図において、ＭＯＳトランジスタ１７の基板側
電極とソース電極とが接続され、ＭＯＳトランジスタ２
１の基板側電極とソース電極とが接続されている。第１
の実施例においては、ＭＯＳトランジスタ１８はソース
電極と基板側電極とが接続されているのに対し、ＭＯＳ
トランジスタ１７はソース電位と基板電位が異なり、バ
ックゲートバイアスがかかった状態になっていたため、
ＭＯＳトランジスタ１７とＭＯＳトランジスタ１８との
チャンネル移動度が異なってくるために、アンプのゲイ
ンが下がってくるという問題の出る可能性があったが、
図２のような構成にすることで、ＭＯＳトランジスタ１
７，１８のチャンネル移動度はつねに同じであるため、
アンプゲインの設計が正確になる。アンプの入力レンジ
がＭＯＳトランジスタのしきい電圧変動に対して、一定
となるのは、第１の実施例と同じである。
示し、同図において、ＭＯＳトランジスタ１７の基板側
電極とソース電極とが接続され、ＭＯＳトランジスタ２
１の基板側電極とソース電極とが接続されている。第１
の実施例においては、ＭＯＳトランジスタ１８はソース
電極と基板側電極とが接続されているのに対し、ＭＯＳ
トランジスタ１７はソース電位と基板電位が異なり、バ
ックゲートバイアスがかかった状態になっていたため、
ＭＯＳトランジスタ１７とＭＯＳトランジスタ１８との
チャンネル移動度が異なってくるために、アンプのゲイ
ンが下がってくるという問題の出る可能性があったが、
図２のような構成にすることで、ＭＯＳトランジスタ１
７，１８のチャンネル移動度はつねに同じであるため、
アンプゲインの設計が正確になる。アンプの入力レンジ
がＭＯＳトランジスタのしきい電圧変動に対して、一定
となるのは、第１の実施例と同じである。
【００１８】なお、以上説明した実施例は入力電圧の下
限を所定のリセット電位で設定する場合についてであっ
たが、入力電圧の上限を所定のリセット電位で設定する
場合にも本発明を適用できることは勿論である。たとえ
ば、図１において、構成要素であるＮ型ＭＯＳトランジ
スタをＰ型ＭＯＳトランジスタ構成とする時には、ＧＮ
Ｄは高電位ＶDDに、トランジスタ１８のドレイン電源は
ＧＮＤにおきかわる。この時、ＰＭＯＳトランジスタ構
成アンプの入力電圧の上限がリセット電位で設定され
る。
限を所定のリセット電位で設定する場合についてであっ
たが、入力電圧の上限を所定のリセット電位で設定する
場合にも本発明を適用できることは勿論である。たとえ
ば、図１において、構成要素であるＮ型ＭＯＳトランジ
スタをＰ型ＭＯＳトランジスタ構成とする時には、ＧＮ
Ｄは高電位ＶDDに、トランジスタ１８のドレイン電源は
ＧＮＤにおきかわる。この時、ＰＭＯＳトランジスタ構
成アンプの入力電圧の上限がリセット電位で設定され
る。
【００１９】また、本発明は電界効果トランジスタで構
成される増幅装置に限定されず、バイポーラトランジス
タで構成される増幅装置にも適用することができる。こ
の場合は入力を受けるバイポーラトランジスタのエミッ
タ電極に印加される電源電圧を、バイポーラトランジス
タで構成されたエミッタフォロワの出力で供給すればよ
い。
成される増幅装置に限定されず、バイポーラトランジス
タで構成される増幅装置にも適用することができる。こ
の場合は入力を受けるバイポーラトランジスタのエミッ
タ電極に印加される電源電圧を、バイポーラトランジス
タで構成されたエミッタフォロワの出力で供給すればよ
い。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
増幅装置の入力を受ける電界効果トランジスタのソース
電極に印加される電源電圧を電界効果トランジスタで構
成されるソースフォロワの出力で供給するか、又は増幅
装置の入力を受けるバイポーラトランジスタのエミッタ
電極に印加される電源電圧をバイポーラトランジスタで
構成されるエミッタフォロワの出力で供給することによ
り、増幅装置を構成するトランジスタのしきい電圧値が
製造条件，温度変動によって設計値からずれても、増幅
装置の線形入力レンジは変わらないようにできるため、
高ゲインで広い入力レンジの増幅装置を提供することが
できる。
増幅装置の入力を受ける電界効果トランジスタのソース
電極に印加される電源電圧を電界効果トランジスタで構
成されるソースフォロワの出力で供給するか、又は増幅
装置の入力を受けるバイポーラトランジスタのエミッタ
電極に印加される電源電圧をバイポーラトランジスタで
構成されるエミッタフォロワの出力で供給することによ
り、増幅装置を構成するトランジスタのしきい電圧値が
製造条件，温度変動によって設計値からずれても、増幅
装置の線形入力レンジは変わらないようにできるため、
高ゲインで広い入力レンジの増幅装置を提供することが
できる。
【図１】本発明の増幅装置の第１の実施例を示す回路図
である。
である。
【図２】本発明の増幅装置の第２の実施例を示す回路図
である。
である。
【図３】従来のアンプを使ったセンサの回路図である。
【図４】アンプの入出力特性を示す図である。
１２ ＭＯＳトランジスタ １４ 電源端子 １７ ＭＯＳトランジスタ １８ ＭＯＳトランジスタ １９ パルス入力端子 ２１ ＭＯＳトランジスタ ２２ 抵抗
Claims (4)
- 【請求項１】 電界効果トランジスタで構成される増幅
装置において、入力を受ける電界効果トランジスタのソ
ース電極に印加される電源電圧を、電界効果トランジス
タで構成されたソースフォロワの出力で供給したことを
特徴とする増幅装置。 - 【請求項２】 入力電圧の下限又は上限が所定のリセッ
ト電位で設定される増幅装置であって、該リセット電位
を設定するための電圧源が、前記ソースフォロワの電圧
源及び入力電圧供給源となっている請求項１記載の増幅
装置。 - 【請求項３】 バイポーラトランジスタで構成される増
幅装置において、入力を受けるバイポーラトランジスタ
のエミッタ電極に印加される電源電圧を、バイポーラト
ランジスタで構成されたエミッタフォロワの出力で供給
したことを特徴とする増幅装置。 - 【請求項４】 入力電圧の下限又は上限が所定のリセッ
ト電位で設定される増幅装置であって、該リセット電位
を設定するための電圧源が、前記エミッタフォロワの電
圧源及び入力電圧供給源となっている請求項１記載の増
幅装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24213993A JP3293699B2 (ja) | 1993-09-03 | 1993-09-03 | 増幅装置 |
| EP94113697A EP0642219B1 (en) | 1993-09-03 | 1994-09-01 | Amplifier |
| DE69416474T DE69416474T2 (de) | 1993-09-03 | 1994-09-01 | Verstärker |
| KR1019940022048A KR100187777B1 (ko) | 1993-09-03 | 1994-09-02 | 증폭 장치 |
| US08/713,369 US5654673A (en) | 1993-09-03 | 1996-09-13 | Amplifier having field effect or bipolar transistors and a power supply voltage supplied by a source or emitter following respectively |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24213993A JP3293699B2 (ja) | 1993-09-03 | 1993-09-03 | 増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774553A true JPH0774553A (ja) | 1995-03-17 |
| JP3293699B2 JP3293699B2 (ja) | 2002-06-17 |
Family
ID=17084897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24213993A Expired - Fee Related JP3293699B2 (ja) | 1993-09-03 | 1993-09-03 | 増幅装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5654673A (ja) |
| EP (1) | EP0642219B1 (ja) |
| JP (1) | JP3293699B2 (ja) |
| KR (1) | KR100187777B1 (ja) |
| DE (1) | DE69416474T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10228326A (ja) * | 1997-02-14 | 1998-08-25 | Canon Inc | 定電圧出力回路 |
| JP3282663B2 (ja) * | 1997-09-01 | 2002-05-20 | 日本電気株式会社 | オンチップソースフォロアアンプを有する固体撮像素子 |
| KR100296451B1 (ko) * | 1998-09-21 | 2001-10-26 | 윤종용 | 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로 |
| US6603456B1 (en) * | 1999-02-09 | 2003-08-05 | Kabushiki Kaisha Toshiba | Signal amplifier circuit load drive circuit and liquid crystal display device |
| JP2003124757A (ja) * | 2001-10-16 | 2003-04-25 | Texas Instr Japan Ltd | アーリー効果の影響を低減する方法および装置 |
| JP4520952B2 (ja) * | 2006-02-14 | 2010-08-11 | セイコーインスツル株式会社 | 音楽練習支援機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1186108B (it) * | 1985-11-27 | 1987-11-18 | Sgs Microelettronica Spa | Circuito ripetitore di tensione a basso offset |
| JPH084131B2 (ja) * | 1987-01-29 | 1996-01-17 | キヤノン株式会社 | 光電変換装置 |
| EP0327846A1 (de) * | 1988-02-10 | 1989-08-16 | Siemens Aktiengesellschaft | Schaltungsanordnung zum verzerrungsarmen Schalten von Signalen |
| IT1229360B (it) * | 1989-05-23 | 1991-08-08 | Ist Nazionale Fisica Nucleare | Amplificatore ad alto guadagno con basso rumore e bassa dissipazione di potenza, impiegante transistori ad effetto di campo. |
| US5045808A (en) * | 1990-02-26 | 1991-09-03 | Triquint Semiconductor, Inc. | Single-stage high-gain amplifier |
-
1993
- 1993-09-03 JP JP24213993A patent/JP3293699B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-01 EP EP94113697A patent/EP0642219B1/en not_active Expired - Lifetime
- 1994-09-01 DE DE69416474T patent/DE69416474T2/de not_active Expired - Fee Related
- 1994-09-02 KR KR1019940022048A patent/KR100187777B1/ko not_active IP Right Cessation
-
1996
- 1996-09-13 US US08/713,369 patent/US5654673A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0642219A1 (en) | 1995-03-08 |
| DE69416474D1 (de) | 1999-03-25 |
| DE69416474T2 (de) | 1999-07-22 |
| KR950010336A (ko) | 1995-04-28 |
| EP0642219B1 (en) | 1999-02-10 |
| KR100187777B1 (ko) | 1999-06-01 |
| JP3293699B2 (ja) | 2002-06-17 |
| US5654673A (en) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400208B2 (en) | Temperature detector circuit and oscillation frequency compensation device using the same | |
| US4048575A (en) | Operational amplifier | |
| US9105553B2 (en) | Solid-state imaging apparatus with plural current source circuits | |
| US8552357B2 (en) | Photoelectric conversion apparatus | |
| JPH1051246A (ja) | 低電圧演算増幅器とその方法 | |
| US7646246B2 (en) | Semiconductor device | |
| JP3293699B2 (ja) | 増幅装置 | |
| US6605996B2 (en) | Automatically gain controllable linear differential amplifier using variable degeneration resistor | |
| JP3315651B2 (ja) | 光センサと固体撮像装置 | |
| KR960016214B1 (ko) | 증폭회로 | |
| US4580106A (en) | Differential amplifier with bipolar transistors which is compatible with standard complimentary MOS (CMOS) technology | |
| KR940004402B1 (ko) | 센스 앰프를 구비한 반도체 기억장치 | |
| KR100203965B1 (ko) | 반도체 집적회로 | |
| JP2004165911A (ja) | トランジスタの駆動方法 | |
| US5012134A (en) | DC bootstrapped unity gain buffer | |
| US4577119A (en) | Trimless bandgap reference voltage generator | |
| JPH08184505A (ja) | 温度検出装置 | |
| JPH0724308B2 (ja) | 半導体装置 | |
| US3836862A (en) | Field effect transistor linear amplifier with clocked biasing means | |
| US4506176A (en) | Comparator circuit | |
| JP2651246B2 (ja) | Ｃｍｏｓ入力バッファ回路 | |
| JP3548244B2 (ja) | 光電変換装置 | |
| US3510791A (en) | Semiconductor differential amplifier providing no level shift between the input and output signal levels | |
| JP2959382B2 (ja) | ゲート接地アンプおよびアンプ付イメージセンサ | |
| JPS6228089Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |