KR100187777B1 - 증폭 장치 - Google Patents

증폭 장치 Download PDF

Info

Publication number
KR100187777B1
KR100187777B1 KR1019940022048A KR19940022048A KR100187777B1 KR 100187777 B1 KR100187777 B1 KR 100187777B1 KR 1019940022048 A KR1019940022048 A KR 1019940022048A KR 19940022048 A KR19940022048 A KR 19940022048A KR 100187777 B1 KR100187777 B1 KR 100187777B1
Authority
KR
South Korea
Prior art keywords
amplifier
transistor
input
field effect
output
Prior art date
Application number
KR1019940022048A
Other languages
English (en)
Other versions
KR950010336A (ko
Inventor
마히토 시노하라
Original Assignee
미따라이 하지메
캐논 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이 하지메, 캐논 가부시기가이샤 filed Critical 미따라이 하지메
Publication of KR950010336A publication Critical patent/KR950010336A/ko
Application granted granted Critical
Publication of KR100187777B1 publication Critical patent/KR100187777B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 트랜지스터의 한계전압이 변동해도 증폭장치의 선형입력범위의 하한치가 변화되는 것을 방지하는 것을 목적으로 하며, 이 목적을 달성하기 위하여, 증폭장치의 입력을 수신하는 전계효과트랜지스터(17)의 소스전극에 인가되는 전원전압은, 전계효과트랜지스터로 구성된 소스폴로워(21, 22)의 출력에 의해 공급되거나, 또는 증폭장치의 입력을 수신하는 바이폴러트랜지스터의 이미터전극에 인가되는 전원전압은, 바이폴러트랜지스터로 구성된 이미터폴로워의 출력에 의해 공급되는 구성으로 하였다.

Description

증폭장치
제1도는 본 발명에 의한 증폭장치의 제1실시예를 도시한 회로도.
제2도는 본 발명에 의한 증폭장치의 제2실시예를 도시한 회로도.
제3도는 종래의 증폭장치를 사용한 센서의 회로도.
제4도는 증폭장치의 입출력특성을 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
12, 17, 18, 21 : MOS트랜지스터 14 : 전원단자
19 : 펄스입력단자 22 : 저항
본 발명은 증폭장치에 관한 것으로서, 특히 트랜지스터로 구성된 증폭장치에 관한 것이다. 본 발명은 예를 들면 센서신호 등을 증폭하는 정치증폭장치에 적합하게 이용되는 것이다.
제3도는 종래의 전치증폭장치가 사용되고 있는 2차원 센서의 등가회로도를 표시하고 있다. 제3도에서, 상기 2차원 센서는, 바이폴러트랜지스터(1)의 베이스에 광에너지를 입사할 때에 생성된 캐리어가 축적되는 센서를 구성하는 바이폴러트랜지스터(1), 상기 바이폴러트랜지스터(1)의 베이스전위를 제어하기 위한 용량(2) 및 상기 바이폴러트랜지스터(1)의 베이스전위를 리세트하기 위한 P-MOS트랜지스터(3)로 각각 구성된 광전변환셀을 구비하고 있다. 상기 2차원센서는 또한 각 셀을 구동하기 위한 구동선(4), 상기 바이폴러트랜지스터(1)의 이미터에 접속된 수직출력선(5), 수직시프트레지스터에 의해 각각 선택되어서, 구동될 구동선(4)에 펄스를 공급하는 버퍼용 MOS트랜지스터(6), 구동펄스를 인가하기 위한 펄스입력단자(7), 셀로부터의 출력신호전압을 축적하기 위한 용량(8), 상기 수직출력선(5)과 용량(5)과의 사이를 절환하기 위한 MOS트랜지스터(9), 수평출력선(10), 수평시프트레지스터로부터의 출력에 의해 각각 선택되어서, 대응하는 용량(8)으로부터의 신호전압을 수평출력선(10)에 전송하기 위한 MOS트랜지스터(11), 수평출력선(10)을 리세트하기 위한 MOS트랜지스터(12), 상기 센서셀과 수직출력선(5)및 용량(8)을 리세트하기 위한 MOS트랜지스터(13), 센서계의 기준전압으로서 리세트전압을 인가하는 전원단자(14), 상기 MOS트랜지스터(9)의 게이트에 펄스를 인가하기 위한 단자(15), 상기 MOS트랜지스터(13)의 게이트에 펄스를 인가하기 위한 단자(16), 증폭장치용 MOS트랜지스터(17)의 게이트가 수평출력선(10)과 접속되는 증폭장치용 MOS트랜지스터(17), 부하 MOS트랜지스터(18)의 웰(Well)과 소스가 상기 증폭장치용 MOS트랜지스터(17)의 드레인에 접속되고, 부하 MOS트랜지스터(18)의 게이트와 드레인이 전원전압에 접속되는 부하MOS트랜지스터(18), 상기 MOS트랜지스터(12)의 게이트에 펄스를 인가하기 위한 펄스입력단자(19)및 상기 증폭장치용 MOS트랜지스터(17)와 부하 MOS트랜지스터(18)에 의해서 형성된 전치증폭장치의 출력단자(20)를 구비하고 있다.
제3도에서는, 간단하게 하기 위해서 셀수가 2 × 2개인 센서를 예시하였으나, 이 종래의 2차센서의 동작은 일본국 특개소63-186466호 공보에 기재되어 있다.
다음에, MOS트랜지스터(17), (18)에 의해서 형성된 정치증폭장치의 특성에 대해서 제4도를 참조하여 설명한다.
입력전압의 변화분 △Vin에 대한 출력전압의 변화분 △Vout의 비△Vout / △Vin, 즉 이득은, MOS트랜지스터(17), (18)의 상호콘던턴스를 각각 gm1, gm2라 하면,
로 표현된다. MOS트랜지스터(17), (18)양자는 포화동작영역에서 일정한 상호콘덕턴스 gm1, gm2를 지니며, 증폭장치의 입력에 대해서 출력은 선형으로 된다. 이 선형입력범위를 V1과 V2사이의 범위라고 가정하면, 이들 전압 V1, V2는 각각 이론상 V1=Vth, V2=VDD/(1+g)+ g/(1+g)· Vth로 된다(여기에서, Vth는 MOS트랜지스터(17), (18)의 한계치이고, VDD는 전원전압이고, -g는 증폭장치의 이득이다). 이 증폭장치에 입력되는 입력전압은 VVC∼(VVC+VSAT)의 범위로 된다(여기서, VVC는 센서의 기준리세트전위이고, VSAT는 센서의 포화전압이다)제4도에 도시한 바와 같이, 증폭장치가 V1VVC, (VVC+VSAT)V2를 만족하도록 설정되면, 센서의 출력을 높은 선형성으로 증폭하는 것이 가능하다.
그러나, 상기 종래예에서는, 전치증폭기의 선형입력범위를 결정하는 MOS트랜지스터의 한계치전압Vth은 소자형성공정상의 편차 또는 동작온도의 변화에 의해 변동하므로, 해당 증폭기의 선형입력범위(V1∼V2)가, 증폭기입력범위(VVC∼VVC+VSAT)로부터 벗어날 가능성이 있다. 또, 한계치전압(Vth)이 변동해도 Vth(=V1)VVC를 만족하도록 VVC를 비교적 높게 설정하고, 또(VVC+VSAT)V2를 만족하도록 선형입력범위를 넓게 하면, 증폭장치의 이득(g)을 적게 해야만 한다고 하는 과제가 있었다.
본 발명에 의하면, 전계효과트랜지스터로 구성된 증폭장치는, 입력을 수신하는 전계효과트랜지스터의 소스전극에 인가되는 전원전압은, 전계효과트랜지스터로 구성된 소스폴로워의 출력에 의해 공급되는 것을 특징으로 한다.
또, 본 발명에 의하면, 바이폴러트랜지스터로 구성된 증폭장치는, 입력을 수신하는 바이폴러트랜지스터의 이미터전극에 인가되는 전원전압은, 바이폴러트랜지스터로 구성된 이미터폴러워의 출력에 의해 공급되는 것을 특징으로 한다.
본 발명에 의하면, 증폭장치에서 입력을 수신하는 전계효과트랜지스터의 소스전극에 인가되는 전원전압은, 전계효과 트랜지스터로 구성된 소스폴로워의 출력에 의해 공급되므로, 전계효과트랜지스터의 한계치전압의 변동 등에 관계없이, 증폭장치의 선형입력범위의 하한 또는 상한이 입력전압범위의 하한보다 낮거나 또는 상한보다 높은 값으로 된다.
또, 본 발명에 의하면, 증폭장치에서 입력을 수신하는 바이폴러트랜지스터의 이미터전극에 인가되는 전원전압은, 바이폴러트랜지스터로 구성된 이미터폴로워의 출력에 의해 공급되므로, 바이폴러트랜지스터의 한계치전압의 변동 등에 관계없이, 증폭장치의 선형입력범위의 하한 또는 상한이, 입력전압범위의 하한보다 낮거나 또는 상한보다 높은 값으로 된다.
예를 들면, 입력신호를 광전변환장치의 광센서로부터의 센서신호출력으로 가정한 경우, 센서의 리세트전위보다 전계효과트랜지스터의 한계치전압치만큼 낮은 전압은 소스폴로워를 이용해서 형성되고, 또한 이 전압은 증폭장치에서 입력을 수신하는 트랜지스터의 소스전극에 공급된다. 따라서, 전계효과트랜지스터의 한계치전압이 변동해도, 증폭장치의 선형입력범위의 하한치가 변하지 않도록 제어할 수 있고, 또 이득이 높고 또한 Vth변동의 의존도가 작은 증폭장치의 입출력특성을 실현하는 것이 가능하다.
이하, 본 발명의 바람직한 실시예에 대해, 첨부도면을 참조해서 상세히 설명한다. 또, 이하에 설명하는 실시예는 2차원센서에 이용되는 전치증폭장치에 본 발명을 적용한 경우를 설명하고 있으나, 본 발명은 이러한 용도로 한정되는 것은 아니다.
제1도는 본 발명에 의한 증폭장치의 제1실시예를 도시한 회로도이다.
또, 제1도에 있어서 제3도와 동일한 구성부재에 대해서는 동일부호를 붙이고 그에 대한 상세한 설명을 생략한다. 제1도에 있어서, MOS트랜지스터(21)는 저항(22)에 접속되어 있다. 증폭장치입력의 리세트전원레벨의 전압(VVC)이 단자(14)로부터 MOS트랜지스터(21)의 게이트와 드레인에 인가되고 있다.
MOS트랜지스터(21)와 저항(22)은 소스폴로워를 구성하고 있고, 그 소스폴로워의 출력, 즉 MOS트랜지스터(21)의 소스는 증폭장치의 저전압전원으로서 기능하고 있다. MOS트랜지스터(21)의 한계치레벨을 Vth로 나타내면, 이 소스폴로워의 출력레벨은(VVC-Vth-△)로 된다(여기서, △는 소스폴로워의 설계치에 의해 결정되는 낮은 전압이다).
이와 같은 방식으로 증폭장치의 저전위를 결정하면, 증폭장치의 선형입력범위의 하한은(VVC-△)로 되어, 증폭장치입력의 최소치VVC로부터 항상 마진(△)을 가지게 된다. MOS트랜지스터(17)와 MOS트랜지스터(21)를 단일칩상에 서로 가까운 위치에 형성하면, 이들 트랜지스터의 한계치는, 제조편차 및 온도변화에 의해 초래되는 변동량이 거의 동일하게 되고, 이 때문에, 종래예와 달이 한계치전압의 변동을 고려해서, 선형입력범위의 하한치와 전압(VVC)에 큰 마진을 가지게 할 필요가 없어, 큰 이득 및 광범위한 입력범위를 지닌 증폭장치를 설계하는 것이 가능하다.
제2도는 본 발명에 의한 증폭장치의 제2실시예를 도시한 것으로서, 동도에 있어서, MOS트랜지스터(17)의 기판측전극과 소스전극이 서로 접속되고, MOS트랜지스터(21)의 기판측전극과 소스전극이 서로 접속되어 있다 제1실시예에 있어서는, MOS트랜지스터(18)의 소스전극과 기판측전극이 서로 접속되어 있는 반면, MOS트랜지스터(17)는 소스전위와 기판전위가 상이하며, 백게이트바이어스(back-gate-bias)가 걸린 상태로 되어 있기 때문에, MOS트랜지스터(17), (18)의 채널이동도의 차이에 의해, 증폭장치의 이득이 낮게 될 수도 있었으나, 제2도에 도시한 구성에 의하면, MOS트랜지스터(17), (18)는 항상 동일한 채널이동도를 지니므로, 증폭장치의 이득을 정확하게 설계할 수 있다. 이 증폭장치의 입력범위는 제1실시예와 마찬가지로 MOS트랜지스터의 한계치전압변동에 대해서 일정하게 된다.
이상의 각 실시예에 있어서는, 입력전압의 하한을 소정의 리세트전위에 의거해서 설정하였으나, 입력전압의 상한을 소정의 리세트전위에 의거해서 설정한 경우에도 본 발명을 적용할 수 있음은 물론이다. 예를 들면, 제1도에서 구성요소인 n-MOS트랜지스터를 p-MOS트랜지스퍼로 교체한 때에는, GND는 고전위 VDD로 되고, 트랜지스터(18)용의 드레인전원은 GND 로 된다. 이때, p-MOS트랜지스터로 구성된 증폭장치에서 입력전압의 상한은 리세트전위에 의거해서 설정된다.
또, 본 발명은 전계효과트랜지스터로 구성된 증폭장치로 한정되지 않고 바이폴러트랜지스터로 구성된 증폭장치에도 적용할 수 있다. 이 경우, 입력을 수신하는 바이플러트랜스터의 이미터전극에 인가되는 전원전압은, 바이폴러트랜지스터로 구성된 이미터폴로워의 출력에 의해 공급될 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 증폭장치에서 입력을 수신하는 전계효과 트랜지스터의 소스전극에 인가되는 전원전압은, 전계효과트랜지스터로 구성된 소스폴로워의 출력에 의해 공급되거나, 또는 증폭장치에서 입력을 수신하는 바이폴러트랜지스터의 이미터전극에 인가되는 전원전압은 바이폴러트랜지스터로 구성된 이미터폴로워의 출력에 의해 공급되므로, 증폭장치를 구성하는 트랜지스터의 한계치전압이 제조조건, 온도변화에 의한 설계치로부터 벗어나는 경우에는, 증폭장치의 선형입력범위는 변하지 않도록 제어할 수 있으므로, 높은 이득 및 광범위한 입력범위를 지닌 증폭장치를 제공하는 것이 가능하다.

Claims (6)

  1. 증폭장치는 소스폴로워를 가지고, 상기 소스폴로워는, 입력을 수신하는 입력단자에 접속된 제1전계효과트랜지스터(17)와, 기준전압(14)의 입력단자를 리세트하는 제2전계효과트랜지스터(12)와, 기준전압에 접속된 드레인과 상기 제1전계효과트랜지스터에 접속된 소스를 가지는 제3전계효과트랜지스터(21)를 포함하는 증폭장치 에 있어서, 상기 소스폴로워로부터의 출력은 상기 제1트랜지스터(17)의 소스에 공급되는 것을 특징으로 하는 증폭장치.
  2. 상기 제1, 제3전계효과트랜지스터는 각각 기판측전극과 소스전극이 단락되어 있는 것을 특징으로 하는 증폭장치.
  3. 제3항에 있어서, 상기 제1, 제3전계효과트랜지스터는 동일한 칩위에 서로 접근하여 형성되어 있는 것을 특징으로 하는 증폭장치.
  4. 증폭장치는 이미터폴로워를 가지고, 상기 이미터폴로워는, 입력을 수신하는 입력단자에 접속된 제1바이폴러트랜지스터와 기준전압의 입력단자를 리세트하는 제2바이폴러트랜지스터와, 기준전압에 접속된 콜렉터와 상기 제1바이폴러트랜지스터에 접속된 이미터를 가지는 제3바이폴러트77지스터를 포함하는 증폭장치에 있어서, 상기 이미터폴로워로부터의 출력은 상기 제1바이폴러트랜지스터의 이미터에 공급되는 것을 특징으로 하는 증폭장치.
  5. 제4항에 있어서, 상기 제1, 제3바이폴러트랜지스터는 각각 기판측전극과 이미터전극이 단락되어 있는 것을 특징으로 하는 증폭장치.
  6. 제5항에 있어서, 상기 제1, 제3바이폴러트랜지스터는 동일한 칩위에 서로 접근하여 형성되어 있는 것을 특징으로 하는 증폭장치.
KR1019940022048A 1993-09-03 1994-09-02 증폭 장치 KR100187777B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-242139 1993-09-03
JP24213993A JP3293699B2 (ja) 1993-09-03 1993-09-03 増幅装置

Publications (2)

Publication Number Publication Date
KR950010336A KR950010336A (ko) 1995-04-28
KR100187777B1 true KR100187777B1 (ko) 1999-06-01

Family

ID=17084897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022048A KR100187777B1 (ko) 1993-09-03 1994-09-02 증폭 장치

Country Status (5)

Country Link
US (1) US5654673A (ko)
EP (1) EP0642219B1 (ko)
JP (1) JP3293699B2 (ko)
KR (1) KR100187777B1 (ko)
DE (1) DE69416474T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10228326A (ja) * 1997-02-14 1998-08-25 Canon Inc 定電圧出力回路
JP3282663B2 (ja) * 1997-09-01 2002-05-20 日本電気株式会社 オンチップソースフォロアアンプを有する固体撮像素子
KR100296451B1 (ko) * 1998-09-21 2001-10-26 윤종용 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로
US6603456B1 (en) * 1999-02-09 2003-08-05 Kabushiki Kaisha Toshiba Signal amplifier circuit load drive circuit and liquid crystal display device
JP2003124757A (ja) * 2001-10-16 2003-04-25 Texas Instr Japan Ltd アーリー効果の影響を低減する方法および装置
JP4520952B2 (ja) * 2006-02-14 2010-08-11 セイコーインスツル株式会社 音楽練習支援機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1186108B (it) * 1985-11-27 1987-11-18 Sgs Microelettronica Spa Circuito ripetitore di tensione a basso offset
JPH084131B2 (ja) * 1987-01-29 1996-01-17 キヤノン株式会社 光電変換装置
EP0327846A1 (de) * 1988-02-10 1989-08-16 Siemens Aktiengesellschaft Schaltungsanordnung zum verzerrungsarmen Schalten von Signalen
IT1229360B (it) * 1989-05-23 1991-08-08 Ist Nazionale Fisica Nucleare Amplificatore ad alto guadagno con basso rumore e bassa dissipazione di potenza, impiegante transistori ad effetto di campo.
US5045808A (en) * 1990-02-26 1991-09-03 Triquint Semiconductor, Inc. Single-stage high-gain amplifier

Also Published As

Publication number Publication date
DE69416474D1 (de) 1999-03-25
DE69416474T2 (de) 1999-07-22
EP0642219B1 (en) 1999-02-10
US5654673A (en) 1997-08-05
JP3293699B2 (ja) 2002-06-17
EP0642219A1 (en) 1995-03-08
KR950010336A (ko) 1995-04-28
JPH0774553A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
US6222357B1 (en) Current output circuit with controlled holdover capacitors
EP0403195B1 (en) Current mirror circuit
US5095284A (en) Subthreshold CMOS amplifier with wide input voltage range
US6496057B2 (en) Constant current generation circuit, constant voltage generation circuit, constant voltage/constant current generation circuit, and amplification circuit
US8013660B2 (en) System and method for charge integration
US6864751B1 (en) Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range
EP3685506B1 (en) A low-noise transimpedance amplifier incorporating a regulator
CA2127474A1 (en) Bicmos logic circuit
US4460874A (en) Three-terminal operational amplifier/comparator with offset compensation
KR100187777B1 (ko) 증폭 장치
US7068090B2 (en) Amplifier circuit
KR960016214B1 (ko) 증폭회로
US5012134A (en) DC bootstrapped unity gain buffer
EP0367330A1 (en) Linear-gain amplifier arrangement
JP4571431B2 (ja) 信号増幅回路
EP0657994A1 (en) Oscillation circuit oscillating even on low power voltage
JP3548244B2 (ja) 光電変換装置
JPH118534A (ja) 半導体集積回路
JP3701037B2 (ja) サンプル・ホールド回路
JP4797600B2 (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置
US6989709B2 (en) CMOS low voltage high-speed differential amplifier
US20230213475A1 (en) Semiconductor device and cell potential measuring device
KR0148997B1 (ko) 전하전송장치에 있어서의 출력회로
JP2959382B2 (ja) ゲート接地アンプおよびアンプ付イメージセンサ
US4540949A (en) Reference voltage circuit including a three-terminal operational amplifier with offset compensation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee