JP3701037B2 - サンプル・ホールド回路 - Google Patents
サンプル・ホールド回路 Download PDFInfo
- Publication number
- JP3701037B2 JP3701037B2 JP00123594A JP123594A JP3701037B2 JP 3701037 B2 JP3701037 B2 JP 3701037B2 JP 00123594 A JP00123594 A JP 00123594A JP 123594 A JP123594 A JP 123594A JP 3701037 B2 JP3701037 B2 JP 3701037B2
- Authority
- JP
- Japan
- Prior art keywords
- hold
- circuit
- polarity
- sample
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、逐次変化するアナログ信号の所定の時刻におけるアナログ信号レベルをサンプル動作により抜き出して取り出すためのサンプル・ホールド回路に関する。特に、本発明は、温度に対し比較的安定で製造の容易な半導体集積回路を用いて実現されるサンプル・ホールド回路に関するものである。
【０００２】
サンプル・ホールド回路は、逐次変化する信号のうちで必要な信号が乗っている時間内の信号レベルをサンプル動作モード時に捕らえ、次のホールドモード時にこの信号レベルを保持する機能を有しており、現在種々の分野に適用が考えられている。例えば、磁気ディスク装置等において、データ読み出し動作時に読み取り信号を出力したり、データ書き込み動作時に書き込み信号を入力したりする際に、これらの動作を安定に行うために、サンプル・ホールド回路を利用してサーボ信号を頻繁に取り込むことが不可欠である。
【０００３】
また、一般的に、常にある一定値に保持された基準電圧レベルを適切な値に設定しなおす必要がある場合等にも、サンプル・ホールド回路がよく用いられる。上記のように、磁気ディスク装置等のデータ読み出し動作およびデータ書き込み動作や、基準電圧レベルの再設定動作に対しサンプル・ホールド回路を適用する場合、このサンプル・ホールド回路に対し、ホールド電圧の電圧レベルの精度が高いこと、および、サンプル・ホールド回路の温度による変動が極力少ないことが要求される。
【０００４】
本発明は、ホールド電圧の電圧レベルの精度が高く、かつ、温度変動に対して安定な特性を有するサンプル・ホールド回路を集積回路上で比較的容易に実現するための一方策について言及するものである。
【０００５】
【従来の技術】
図６は従来のサンプル・ホールド回路を示すブロック図である。ここでは、サンプル・ホールド回路の主要部を代表的に図示し、増幅回路の電源端子等の細かい部分は省略することとする。
図６においては、ドライブ回路等の他の回路１００から送出されるアナログ信号Viのうちで必要な信号が乗っている時間内の所定の時刻における信号レベルをオン／オフ切替動作により捕らえるためのスイッチ回路部１０１が設けられている。このスイッチ回路部１０１は、通常、アナログスイッチにより構成されており、外部の制御信号Vsにより、スイッチのオン／オフ切替動作が行われる。この場合、アナログスイッチがオン状態になった時刻に、サンプル・ホールド回路がサンプル動作モードになってアナログ信号Viが捕らえられる。さらに、上記スイッチ回路部１０１には、ホールド用コンデンサ等からなるホールド用容量素子１０２が接続されている。このホールド用容量素子１０２は、アナログスイッチがオフ状態になった時刻、すなわち、サンプル・ホールド回路がホールドモードになったときに、アナログスイッチにより捕らえられたアナログ信号Viの信号レベルを一定の時間だけ保持するものである。
【０００６】
このようにして保持されたホールド電圧は、ホールドアンプ等からなるホールド電圧増幅回路部１０３に入力される。このホールド電圧増幅回路部１０３は、上記ホールド電圧を適度に増幅してサンプル・ホールド信号Voを出力すると共に、出力側に接続される論理回路等に対するバッファとして機能する。
上記サンプル・ホールド回路では、アナログスイッチのスイッチのオン／オフ切替動作を一定の周期で繰り返し行うことにより、各種のＡＣのアナログ信号Viが、ＤＣレベルのサンプル・ホールド信号Voに変換される。また、グランドを含む安定な基準電圧Vrを生成する基準電圧源をホールド用コンデンサに対し直列に接続することは、安定なホールド信号を出力するため必要である。
【０００７】
このようなサンプル・ホールド回路におけるスイッチ回路部１０１の入力側の端子に対しドライブ回路等を直接接続した場合、特にアナログスイッチがオン状態のときには、スイッチ回路部１０１の入力インピーダンスが低くなってドライブ回路等にかかる負荷が大きくなる。さらに、アナログスイッチのオン／オフ切替動作を一定の周期で行う場合、このアナログスイッチがオン状態からオフ状態へ移行するタイミング、および、オフ状態からオン状態へ移行するタイミングにおいて大きなノイズが発生する。これらのノイズは、スイッチ回路部１０１の入力側からドライブ回路等の他の回路１００に入り込んで悪影響を及ぼすおそれがある。
【０００８】
このような不都合を回避して回路系全体を安定に動作させるために、通常、サンプル・ホールド回路のスイッチ回路部１０１と他の回路１００との間に、入力バッファアンプ等からなる入力バッファ回路部１０４が付加される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のように、サンプル・ホールド回路に入力バッファアンプ等を付加した場合、この入力バッファアンプ等が元々有しているオフセット電圧による誤差が、ホールドアンプ等により増幅された後に、サンプル・ホールド信号Voに対し余計な出力電圧として重畳される。このように入力バッファアンプ等に起因する出力電圧によって、サンプル・ホールド回路内のホールド電圧の電圧レベルの精度が低下するという問題が生じてくる。
【００１０】
本発明は上記問題点に鑑みてなされたものであり、ホールド電圧の電圧レベルの精度が高く、かつ、温度変動に対して安定であって、しかも、入力バッファアンプ等の入力バッファ回路部を付加してもオフセット電圧分の誤差が増加することのないサンプル・ホールド回路を簡単な回路構成により提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
図１は、本発明の原理構成を示すブロック図である。ただし、ここでは、サンプル・ホールド回路の主要部のみを図示することとする。
図１に示すように、本発明のサンプル・ホールド回路は、任意のアナログ信号Viの所定の時刻における信号レベルをオン／オフ切替動作により捕らえるためのスイッチ回路部１と、このスイッチ回路部１により捕らえられた信号レベルを保持するためのホールド用容量素子２と、このホールド用容量素子２により保持された信号レベルを所定のサンプル・ホールド信号Voとして取り出すためのホールド電圧増幅回路部３と、上記スイッチ回路部１と他の回路とを分離する目的でこのスイッチ回路部１の入力側に付加される入力バッファ回路部４とを備えている。
【００１２】
さらに、ホールド電圧増幅回路部３の出力側と入力側との間に、上記入力バッファ回路部４と同等の特性を有する帰還回路部５を設けている。この帰還回路部５は、ホールド電圧増幅回路部３の出力側から入力側へホールド電圧増幅回路部３の出力信号（サンプル・ホールド信号Vo）を負帰還するものである。
さらに、好ましくは、上記帰還回路部５と同等の特性を有する電圧源回路部をホールド用容量素子２に対し直列に配置すると共に、この電圧源回路部の出力側をホールド用容量素子２に接続するような構成がなされる。
【００１３】
さらに、好ましくは、上記入力バッファ回路部４、帰還回路部５および電圧源回路部の各々は、極性の異なる２種類のバイポーラトランジスタを含むエミッタ・ホロア形回路により構成される。
さらに、好ましくは、上記入力バッファ回路部４、帰還回路部５および電圧源回路部の各々は、極性の異なる２種類のＭＯＳトランジスタを含むソース・ホロア形回路により構成される。
【００１４】
【作用】
本発明のサンプル・ホールド回路においては、入力バッファ回路部４と同等の回路構成、または、同等の伝達特性およびオフセット電圧を有する帰還回路部５を、ホールド電圧増幅回路部３の出力端子と反転入力端子との間に接続している。すなわち、ホールド電圧増幅回路部３からの出力信号が、帰還回路部５を介してホールド電圧増幅回路部３の入力側に負帰還されるような回路構成になっている。
【００１５】
この場合、帰還回路部５により、入力バッファ回路部４と同じレベルのオフセット電圧がホールド電圧増幅回路部３の反転入力端子に入力されるので、ホールド電圧増幅回路部３の非反転入力端子に入り込む入力バッファ回路部４のオフセット電圧が相殺され、最終的に、オフセット電圧による誤差が生じないような高精度のサンプル・ホールド信号Voを取り出すことが可能となる。
【００１６】
さらに、本発明の実施態様では、帰還回路部５と同等の回路構成、または、同等の温度特性のオフセット電圧を有する電圧源回路部を、例えば、基準電圧Vr生成用の基準電圧源６とホールド用容量素子２との間に挿入する形でホールド用容量素子２と直列に接続している。
この場合、ホールド電圧増幅回路部３の反転入力端子に帰還回路部５が接続されると共に、このホールド電圧増幅回路部３の非反転入力端子に同じ温度特性の電圧源回路部が接続されることになる。したがって、特に、スイッチ回路部１がオフ状態になってホールド用容量素子２がアナログ信号Viの信号レベルを保持するホールドモードになったときに、帰還回路部５の温度変動により生ずるオフセット電圧の誤差分が、電圧源回路部により相殺される。
【００１７】
かくして、本発明では、入力バッファ回路部と同等の特性を有する簡単な回路を付加するのみで、温度変動も考慮したオフセット電圧分の誤差を零にすることができるので、ホールド電圧の電圧レベルの精度が高く、かつ、温度変動に対して安定なサンプル・ホールド回路を簡単な回路構成により提供することが可能となる。
【００１８】
【実施例】
以下、図２〜図６の添付図面を用いて本発明の実施例を詳細に説明する。
図２は、本発明の第１の実施例を示すブロック図である。なお、これ以降、前述した構成要素と同一のものについては、同様の参照番号を付して表すこととする。
【００１９】
図２において、前述のスイッチ回路部１（図１）は、スイッチングトランジスタ等の半導体のスイッチ素子を含むアナログスイッチ１１により構成される。このアナログスイッチ１１は、外部の制御信号Vsにより、スイッチのオン／オフ切替動作が行われる。さらに、ホールド用容量素子２（図１）は、ホールドコンデンサ１２からなる。このホールドコンデンサ１２は、好ましくは、アナログスイッチ１１の出力端子と基準電圧源６との間に接続される。なお、この基準電圧源６は、グランド端子（アース端子）を含む安定なレベルを保持する基準電圧源であり、安定なホールド電圧を保つために必要なものである。さらに、入力バッファ回路部４（図１）は、サンプル・ホールド回路と他の回路１０とが分離できる程度に充分高い入力インピーダンスを有するような半導体集積回路の入力バッファアンプ１４により構成される。
【００２０】
さらに、図２において、ホールド電圧増幅回路部３（図１）は、非反転形オペアンプからなる半導体集積回路のホールドアンプ１３により構成される。このホールドアンプ１３の非反転入力端子（＋）に対し、アナログスイッチ１１の出力端子とホールドコンデンサ１２の一方の端子が接続される。さらに、帰還回路部５（図１）は、入力バッファアンプ１４と同等の回路構成、または、同等の伝達特性およびオフセット電圧を有する半導体集積回路のオフセット補償用アンプ１５により構成される。このオフセット補償用アンプ１５は、好ましくは、ホールドアンプ１３の出力端子と反転入力端子（−）との間に接続される。この場合、オフセット補償用アンプ１５の利得がほぼ１なので、ホールドアンプ１３の利得もほぼ１となる。上記のような回路構成にすれば、入力バッファアンプ１４自体のオフセット電圧がホールドアンプ１３の非反転入力端子に入力されると共に、上記入力バッファアンプ１４と同じレベルのオフセット電圧がホールドアンプ１３の反転入力端子に差動分として負帰還されるので、入力バッファ回路部４のオフセット電圧が相殺され、最終的に、オフセット電圧補償がなされた高精度のサンプル・ホールド信号Voを取り出すことができる。
【００２１】
ついで、図２のオフセット補償用アンプ１５の作用により入力バッファアンプ１４のオフセット電圧が相殺される様子を具体的な計算式により説明する。
ここで、入力バッファアンプ１４が元々有している入出力間オフセット電圧をＶio1 、ホールドアンプ１３の入力電圧をＶin、同ホールドアンプ１３の入力オフセット電圧をＶioA とすると、従来のサンプル・ホールド回路（例えば、図６）におけるサンプル動作モードでのサンプル・ホールド信号Voに相当する出力電圧Ｖo は、ホールドアンプ１３の利得を１とすれば、下記の式（１）のように表される。
【００２２】
Ｖo ＝Ｖin＋Ｖio1 ＋ＶioA （１）
また一方で、図２の本発明の第１の実施例においては、オフセット補償用アンプ１５の入力間オフセット電圧をＶio2 とすると、ホールドアンプ１３の非反転入力端子の入力電圧は、前述の式（１）と同じくＶin＋Ｖio1 ＋ＶioA であるから、ホールドアンプ１３の出力電圧Ｖo は、下記の式（２）のように表される。
【００２３】
Ｖo ＝Ｖin＋Ｖio1 ＋ＶioA −Ｖio2 （２）
もし、Ｖio1 ＝Ｖio2 になるように、すなわち、入力バッファアンプ１４およびオフセット補償用アンプ１５が互いに同等の回路構成、または、同等のオフセット電圧を有するように予め設定すれば、結局、ホールドアンプ１３の出力電圧Ｖo はＶin＋ＶioA となり、入力バッファアンプ１４のオフセット電圧による誤差を零にすることができる。したがって、図２の実施例では、入力バッファアンプ１４のオフセット電圧が比較的大きい場合でも、このオフセット電圧の影響をなくすことが可能となる。
【００２４】
図２の実施例のサンプル・ホールド回路は、従来のサンプル・ホールド回路（図６）に比較してオフセット補償用アンプ１５が付加されているが、このオフセット補償用アンプ１５は、サンプル・ホールド回路内の入力バッファアンプ１４やホールドアンプ１３と一緒に半導体集積回路により作製することができる。したがって、図２の実施例においては、回路の製造工程および製造コストは実質的に増加しない。さらに、入力バッファアンプ１４およびオフセット補償用アンプ１５の回路構成は、全く同等にすればよいので、異なる種類の回路素子を作製する場合よりも、製造工程がはるかに簡単になる。
【００２５】
図３は、本発明の第２の実施例を示すブロック図である。
図３においては、前述の第１の実施例のサンプル・ホールド回路（図２）に対し、電圧源回路部である温度補償用アンプ１６を付加している。この温度補償用アンプ１６は、オフセット補償用アンプ１５等と同じように半導体集積回路により実現される。さらに、温度補償用アンプ１６は、ホールドアンプ１３のホールドコンデンサ１２の他方の端子と基準電圧源６との間に挿入される形でホールドアンプ１３の非反転入力端子の側に接続される。
【００２６】
さらに詳しく説明すると、図３の第２の実施例では、ホールドアンプ１３の反転入力端子に対しオフセット補償用アンプ１５が接続されると共に、上記ホールドアンプ１３の非反転入力端子に対し、オフセット補償用アンプ１５と同じ温度特性のオフセット電圧を有する温度補償用アンプ１６が接続されることになる。前述の第１の実施例（図３）において、アナログスイッチ１１がオン状態でサンプル・ホールド回路がサンプル動作モードになっているときは、サンプル・ホールド回路内に温度変動が生じても、この温度変動による入力バッファアンプ１４のオフセット電圧のドリフト分をオフセット補償用アンプ１５により相殺することができる。しかしながら、アナログスイッチ１１がオフ状態になってホールドコンデンサ１２がアナログ信号Viの信号レベルを保持するホールドモードになったときは、入力バッファアンプ１４がホールドアンプ１３から切り離され、オフセット補償用アンプ１５のみがホールドアンプ１３に接続されることになる。このため、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト分が、ホールドアンプ１３の出力端子に直接現れてしまう。
【００２７】
図３の第２の実施例は、この温度変動によるオフセット電圧のドリフト分が生ずるのを防止するために、ホールドアンプ１３の入力バッファアンプ１４側の非反転入力端子に対し、オフセット補償用アンプ１５と同じ温度特性のオフセット電圧を有する温度補償用アンプ１６を接続するものである。このような回路構成にすれば、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト分が、温度補償用アンプ１６により相殺されるので、温度変動も考慮したオフセット電圧分の誤差を零にすることができ、最終的に、温度補償がなされた高精度のサンプル・ホールド信号Voを取り出すことができる。
【００２８】
さらに、図３の温度補償用アンプ１６の作用によって、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト分が相殺される様子を具体的な計算式により説明する。
ここで、入力バッファアンプ１４、オフセット補償用アンプ１５、温度補償用アンプ１６およびホールドアンプ１３の温度変動によるオフセット電圧のドリフト量を、それぞれ、ΔＶio1 、ΔＶio2 、ΔＶio3 およびΔＶioA とすると、サンプル動作モード時の温度変動による出力電圧の変動量は、下記の式（３）のように表される。
【００２９】
ΔＶo ＝ΔＶio1 ＋ΔＶioA −ΔＶio2 （３）
もし、ΔＶio1 ＝ΔＶio2 になるように予め設定すれば、出力電圧の変動量はΔＶo ＝ΔＶioA となり、入力バッファアンプ１４の影響をなくすることができる。
しかしながら、ホールドモード時の温度変動による出力電圧の変動量は、温度補償用アンプ１６が付加されていないとした場合にはΔＶioA −ΔＶio2 となり、オフセット補償用アンプ１５の影響が現れてしまう。
【００３０】
ここで、図３に示すように、温度補償用アンプ１６をホールドアンプ１３に接続した場合、ホールドモード時の温度変動による出力電圧の変動量は、下記の式（４）のように表される。
ΔＶo ＝ΔＶioA −ΔＶio2 ＋ΔＶio3 （４）
もし、ΔＶio2 ＝ΔＶio3 になるように、すなわち、オフセット補償用アンプ１５および温度補償用アンプ１６が互いに同等の回路構成、または、同等の温度特性のオフセット電圧を有するように予め設定すれば、結局、ホールドアンプ１３の出力電圧の変動量ΔＶo はΔＶioA のみとなる。したがって、図３の実施例では、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト分が相殺され、温度変動に起因する出力電圧の変動幅を最小限に抑えることが可能となる。
【００３１】
図３の実施例のサンプル・ホールド回路は、従来のサンプル・ホールド回路（図６）に比較してオフセット補償用アンプ１５および温度補償用アンプ１６が付加されているが、これらの２種類のアンプは、サンプル・ホールド回路内の入力バッファアンプ１４やホールドアンプ１３と一緒に半導体集積回路により作製することができる。したがって、図３の実施例においても、回路の製造工程および製造コストは実質的に増加しない。さらに、この場合には、入力バッファアンプ１４、オフセット補償用アンプ１５および温度補償用アンプ１６の回路構成は、すべて同等にすればよいので、入力バッファアンプ１４と特性の異なる２種類のアンプを付加する場合よりも、製造工程がはるかに簡単になる。
【００３２】
なお、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト量が無視できる場合には、サンプル・ホールド回路の温度変動が大きいときでも、温度補償用アンプ１６を省略した図２のサンプル・ホールド回路を使用することが可能である。
図４は、本発明の第２の実施例をバイポーラトランジスタにより構成した場合の具体例を示す回路図である。
【００３３】
図４においては、入力バッファアンプ１４、オフセット補償用アンプ１５および温度補償用アンプ１６（いずれも図３）の各々は、極性の異なる２種類のバイポーラトランジスタ（ＰＮＰトランジスタおよびＮＰＮトランジスタ）を含み、かつ、充分高い入力インピーダンスを有するエミッタ・ホロア形回路により構成される。
【００３４】
さらに詳しく説明すると、エミッタ・ホロア形回路からなる入力バッファアンプ１４では、第１の極性のバイポーラトランジスタ、例えばＰＮＰトランジスタ４２のベースを入力側の端子とし、このＰＮＰトランジスタ４２のエミッタを、第１の極性のバイポーラトランジスタと反対の極性を有するような第２の極性のバイポーラトランジスタ、例えばＮＰＮトランジスタ４４のベースおよび第１の定電流源４１に接続している。さらに、このＮＰＮトランジスタ４４のエミッタを出力側（アナログスイッチ１１の入力側）の端子および第２の定電流源４３に接続し、かつ、ＰＮＰトランジスタ４２のコレクタをアース端子に接続すると共に、ＮＰＮトランジスタ４４のコレクタをコレクタ電圧Ｖc 供給用の電源端子に接続している。
【００３５】
同様に、エミッタ・ホロア形回路からなるオフセット補償用アンプ１５は、ＰＮＰトランジスタ５２のベースを入力側（ホールドアンプ１３の出力側）の端子とし、このＰＮＰトランジスタ５２のエミッタを、ＮＰＮトランジスタ５４のベースおよび第１の定電流源５１に接続している。さらに、このＮＰＮトランジスタ５４のエミッタを出力側（ホールドアンプ１３の反転入力側）の端子および第２の定電流源５３に接続し、かつ、ＰＮＰトランジスタ５２のコレクタをアース端子に接続すると共に、ＮＰＮトランジスタ５４のコレクタをコレクタ電圧Ｖc 供給用の電源端子に接続している。
【００３６】
同様に、エミッタ・ホロア形回路からなる温度補償用アンプ１６は、ＰＮＰトランジスタ６２のベースを入力側（基準電圧源６側）の端子とし、このＰＮＰトランジスタ６２のエミッタを、ＮＰＮトランジスタ６４のベースおよび第１の定電流源６１に接続している。さらに、このＮＰＮトランジスタ６４のエミッタを出力側（ホールドアンプ１３の非反転入力側）の端子および第２の定電流源６３に接続し、かつ、ＰＮＰトランジスタ６２のコレクタをアース端子に接続すると共に、ＮＰＮトランジスタ６４のコレクタをコレクタ電圧ＶC 供給用の電源端子に接続している。
【００３７】
図４から明らかなように、これらのオフセット補償用アンプ１５、入力バッファアンプ１４および温度補償用アンプ１６は、それぞれ、同等のバイポーラトランジスタ素子および電流源素子から構成される半導体集積回路により容易に実現することができる。
図５は、本発明の第２の実施例をＭＯＳトランジスタにより構成した場合の具体例を示す回路図である。
【００３８】
図５においては、入力バッファアンプ１４、オフセット補償用アンプ１５および温度補償用アンプ１６（いずれも図３）の各々は、極性の異なる２種類のＭＯＳトランジスタ（Ｐチャネル形ＭＯＳトランジスタおよびＮチャネル形ＭＯＳトランジスタ）を含み、かつ、前述のエミッタ・ホロア形回路と同じように充分高い入力インピーダンスを有するソース・ホロア形回路により構成される。
【００３９】
さらに詳しく説明すると、ソース・ホロア形回路からなる入力バッファアンプ１４では、第１の極性のＭＯＳトランジスタ、例えばＰチャネル形ＭＯＳトランジスタ７２のゲートを入力側の端子とし、このＰチャネル形ＭＯＳトランジスタ７２のソースを、第１の極性のＭＯＳトランジスタと反対の極性を有するような第２の極性のＭＯＳトランジスタ、例えばＮチャネル形ＭＯＳトランジスタ７４のゲートおよび第１の定電流源７１に接続している。さらに、このＮチャネル形ＭＯＳトランジスタ７４のソースを出力側の端子および第２の定電流源７３に接続し、かつ、Ｐチャネル形ＭＯＳトランジスタ７２のドレインをアース端子に接続すると共に、Ｎチャネル形ＭＯＳトランジスタ７４のドレインをドレイン電圧ＶD 供給用の電源端子に接続している。
【００４０】
同様に、ソース・ホロア形回路からなるオフセット補償用アンプ１５は、Ｐチャネル形ＭＯＳトランジスタ８２のゲートを入力側の端子とし、このＰチャネル形ＭＯＳトランジスタ８２のソースを、Ｎチャネル形ＭＯＳトランジスタ８４のゲートおよび第１の定電流源８１に接続している。さらに、このＮチャネル形ＭＯＳトランジスタ８４のソースを出力側の端子および第２の定電流源８３に接続し、かつ、Ｐチャネル形ＭＯＳトランジスタ８２のドレインをアース端子に接続すると共に、Ｎチャネル形ＭＯＳトランジスタ８４のドレインをドレイン電圧ＶD 供給用の電源端子に接続している。
【００４１】
同様に、ソース・ホロア形回路からなる温度補償用アンプ１６は、Ｐチャネル形ＭＯＳトランジスタ９２のゲートを入力側の端子とし、このＰチャネル形ＭＯＳトランジスタ９２のソースを、Ｎチャネル形ＭＯＳトランジスタ９４のゲートおよび第１の定電流源９１に接続している。さらに、このＮチャネル形ＭＯＳトランジスタ９４のソースを出力側の端子および第２の定電流源９３に接続し、かつ、Ｐチャネル形ＭＯＳトランジスタ９２のドレインをアース端子に接続すると共に、Ｎチャネル形ＭＯＳトランジスタ９４のドレインをドレイン電圧ＶD 供給用の電源端子に接続している。
【００４２】
これらのオフセット補償用アンプ１５、入力バッファアンプ１４および温度補償用アンプ１６は、前述のバイポーラトランジスタの場合と同じように、それぞれ、同等のＭＯＳトランジスタ素子および電流源素子から構成される半導体集積回路により容易に実現することができる。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、入力バッファアンプ等の入力バッファ回路部が付加されたサンプル・ホールド回路に対し、この入力バッファ回路部と同等のオフセット電圧を有する帰還回路部を設けることにより、入力バッファ回路部のオフセット電圧を相殺することができる。さらに、この帰還回路部と同等の温度特性のオフセット電圧を有する電圧源回路部を設けることにより、ホールドモード時のオフセット電圧の温度変動に起因するドリフト分を最小限に抑えることができる。
【００４４】
この結果、ホールド電圧の電圧レベルの精度が高く、かつ、温度変動に対して安定なサンプル・ホールド回路を簡単な回路構成により実現することが可能になる。
【図面の簡単な説明】
【図１】本発明の原理構成を示すブロック図である。
【図２】本発明の第１の実施例を示すブロック図である。
【図３】本発明の第２の実施例を示すブロック図である。
【図４】本発明の第２の実施例をバイポーラトランジスタにより構成した場合の具体例を示す回路図である。
【図５】本発明の第２の実施例をＭＯＳトランジスタにより構成した場合の具体例を示す回路図である。
【図６】従来のサンプル・ホールド回路を示すブロック図である。
【符号の説明】
１…スイッチ回路部
２…ホールド用容量素子
３…ホールド電圧増幅回路部
４…入力バッファ回路部
５…帰還回路部
１４…入力バッファアンプ
１５…オフセット補償用アンプ
１６…温度補償用アンプ
【産業上の利用分野】
本発明は、逐次変化するアナログ信号の所定の時刻におけるアナログ信号レベルをサンプル動作により抜き出して取り出すためのサンプル・ホールド回路に関する。特に、本発明は、温度に対し比較的安定で製造の容易な半導体集積回路を用いて実現されるサンプル・ホールド回路に関するものである。
【０００２】
サンプル・ホールド回路は、逐次変化する信号のうちで必要な信号が乗っている時間内の信号レベルをサンプル動作モード時に捕らえ、次のホールドモード時にこの信号レベルを保持する機能を有しており、現在種々の分野に適用が考えられている。例えば、磁気ディスク装置等において、データ読み出し動作時に読み取り信号を出力したり、データ書き込み動作時に書き込み信号を入力したりする際に、これらの動作を安定に行うために、サンプル・ホールド回路を利用してサーボ信号を頻繁に取り込むことが不可欠である。
【０００３】
また、一般的に、常にある一定値に保持された基準電圧レベルを適切な値に設定しなおす必要がある場合等にも、サンプル・ホールド回路がよく用いられる。上記のように、磁気ディスク装置等のデータ読み出し動作およびデータ書き込み動作や、基準電圧レベルの再設定動作に対しサンプル・ホールド回路を適用する場合、このサンプル・ホールド回路に対し、ホールド電圧の電圧レベルの精度が高いこと、および、サンプル・ホールド回路の温度による変動が極力少ないことが要求される。
【０００４】
本発明は、ホールド電圧の電圧レベルの精度が高く、かつ、温度変動に対して安定な特性を有するサンプル・ホールド回路を集積回路上で比較的容易に実現するための一方策について言及するものである。
【０００５】
【従来の技術】
図６は従来のサンプル・ホールド回路を示すブロック図である。ここでは、サンプル・ホールド回路の主要部を代表的に図示し、増幅回路の電源端子等の細かい部分は省略することとする。
図６においては、ドライブ回路等の他の回路１００から送出されるアナログ信号Viのうちで必要な信号が乗っている時間内の所定の時刻における信号レベルをオン／オフ切替動作により捕らえるためのスイッチ回路部１０１が設けられている。このスイッチ回路部１０１は、通常、アナログスイッチにより構成されており、外部の制御信号Vsにより、スイッチのオン／オフ切替動作が行われる。この場合、アナログスイッチがオン状態になった時刻に、サンプル・ホールド回路がサンプル動作モードになってアナログ信号Viが捕らえられる。さらに、上記スイッチ回路部１０１には、ホールド用コンデンサ等からなるホールド用容量素子１０２が接続されている。このホールド用容量素子１０２は、アナログスイッチがオフ状態になった時刻、すなわち、サンプル・ホールド回路がホールドモードになったときに、アナログスイッチにより捕らえられたアナログ信号Viの信号レベルを一定の時間だけ保持するものである。
【０００６】
このようにして保持されたホールド電圧は、ホールドアンプ等からなるホールド電圧増幅回路部１０３に入力される。このホールド電圧増幅回路部１０３は、上記ホールド電圧を適度に増幅してサンプル・ホールド信号Voを出力すると共に、出力側に接続される論理回路等に対するバッファとして機能する。
上記サンプル・ホールド回路では、アナログスイッチのスイッチのオン／オフ切替動作を一定の周期で繰り返し行うことにより、各種のＡＣのアナログ信号Viが、ＤＣレベルのサンプル・ホールド信号Voに変換される。また、グランドを含む安定な基準電圧Vrを生成する基準電圧源をホールド用コンデンサに対し直列に接続することは、安定なホールド信号を出力するため必要である。
【０００７】
このようなサンプル・ホールド回路におけるスイッチ回路部１０１の入力側の端子に対しドライブ回路等を直接接続した場合、特にアナログスイッチがオン状態のときには、スイッチ回路部１０１の入力インピーダンスが低くなってドライブ回路等にかかる負荷が大きくなる。さらに、アナログスイッチのオン／オフ切替動作を一定の周期で行う場合、このアナログスイッチがオン状態からオフ状態へ移行するタイミング、および、オフ状態からオン状態へ移行するタイミングにおいて大きなノイズが発生する。これらのノイズは、スイッチ回路部１０１の入力側からドライブ回路等の他の回路１００に入り込んで悪影響を及ぼすおそれがある。
【０００８】
このような不都合を回避して回路系全体を安定に動作させるために、通常、サンプル・ホールド回路のスイッチ回路部１０１と他の回路１００との間に、入力バッファアンプ等からなる入力バッファ回路部１０４が付加される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のように、サンプル・ホールド回路に入力バッファアンプ等を付加した場合、この入力バッファアンプ等が元々有しているオフセット電圧による誤差が、ホールドアンプ等により増幅された後に、サンプル・ホールド信号Voに対し余計な出力電圧として重畳される。このように入力バッファアンプ等に起因する出力電圧によって、サンプル・ホールド回路内のホールド電圧の電圧レベルの精度が低下するという問題が生じてくる。
【００１０】
本発明は上記問題点に鑑みてなされたものであり、ホールド電圧の電圧レベルの精度が高く、かつ、温度変動に対して安定であって、しかも、入力バッファアンプ等の入力バッファ回路部を付加してもオフセット電圧分の誤差が増加することのないサンプル・ホールド回路を簡単な回路構成により提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
図１は、本発明の原理構成を示すブロック図である。ただし、ここでは、サンプル・ホールド回路の主要部のみを図示することとする。
図１に示すように、本発明のサンプル・ホールド回路は、任意のアナログ信号Viの所定の時刻における信号レベルをオン／オフ切替動作により捕らえるためのスイッチ回路部１と、このスイッチ回路部１により捕らえられた信号レベルを保持するためのホールド用容量素子２と、このホールド用容量素子２により保持された信号レベルを所定のサンプル・ホールド信号Voとして取り出すためのホールド電圧増幅回路部３と、上記スイッチ回路部１と他の回路とを分離する目的でこのスイッチ回路部１の入力側に付加される入力バッファ回路部４とを備えている。
【００１２】
さらに、ホールド電圧増幅回路部３の出力側と入力側との間に、上記入力バッファ回路部４と同等の特性を有する帰還回路部５を設けている。この帰還回路部５は、ホールド電圧増幅回路部３の出力側から入力側へホールド電圧増幅回路部３の出力信号（サンプル・ホールド信号Vo）を負帰還するものである。
さらに、好ましくは、上記帰還回路部５と同等の特性を有する電圧源回路部をホールド用容量素子２に対し直列に配置すると共に、この電圧源回路部の出力側をホールド用容量素子２に接続するような構成がなされる。
【００１３】
さらに、好ましくは、上記入力バッファ回路部４、帰還回路部５および電圧源回路部の各々は、極性の異なる２種類のバイポーラトランジスタを含むエミッタ・ホロア形回路により構成される。
さらに、好ましくは、上記入力バッファ回路部４、帰還回路部５および電圧源回路部の各々は、極性の異なる２種類のＭＯＳトランジスタを含むソース・ホロア形回路により構成される。
【００１４】
【作用】
本発明のサンプル・ホールド回路においては、入力バッファ回路部４と同等の回路構成、または、同等の伝達特性およびオフセット電圧を有する帰還回路部５を、ホールド電圧増幅回路部３の出力端子と反転入力端子との間に接続している。すなわち、ホールド電圧増幅回路部３からの出力信号が、帰還回路部５を介してホールド電圧増幅回路部３の入力側に負帰還されるような回路構成になっている。
【００１５】
この場合、帰還回路部５により、入力バッファ回路部４と同じレベルのオフセット電圧がホールド電圧増幅回路部３の反転入力端子に入力されるので、ホールド電圧増幅回路部３の非反転入力端子に入り込む入力バッファ回路部４のオフセット電圧が相殺され、最終的に、オフセット電圧による誤差が生じないような高精度のサンプル・ホールド信号Voを取り出すことが可能となる。
【００１６】
さらに、本発明の実施態様では、帰還回路部５と同等の回路構成、または、同等の温度特性のオフセット電圧を有する電圧源回路部を、例えば、基準電圧Vr生成用の基準電圧源６とホールド用容量素子２との間に挿入する形でホールド用容量素子２と直列に接続している。
この場合、ホールド電圧増幅回路部３の反転入力端子に帰還回路部５が接続されると共に、このホールド電圧増幅回路部３の非反転入力端子に同じ温度特性の電圧源回路部が接続されることになる。したがって、特に、スイッチ回路部１がオフ状態になってホールド用容量素子２がアナログ信号Viの信号レベルを保持するホールドモードになったときに、帰還回路部５の温度変動により生ずるオフセット電圧の誤差分が、電圧源回路部により相殺される。
【００１７】
かくして、本発明では、入力バッファ回路部と同等の特性を有する簡単な回路を付加するのみで、温度変動も考慮したオフセット電圧分の誤差を零にすることができるので、ホールド電圧の電圧レベルの精度が高く、かつ、温度変動に対して安定なサンプル・ホールド回路を簡単な回路構成により提供することが可能となる。
【００１８】
【実施例】
以下、図２〜図６の添付図面を用いて本発明の実施例を詳細に説明する。
図２は、本発明の第１の実施例を示すブロック図である。なお、これ以降、前述した構成要素と同一のものについては、同様の参照番号を付して表すこととする。
【００１９】
図２において、前述のスイッチ回路部１（図１）は、スイッチングトランジスタ等の半導体のスイッチ素子を含むアナログスイッチ１１により構成される。このアナログスイッチ１１は、外部の制御信号Vsにより、スイッチのオン／オフ切替動作が行われる。さらに、ホールド用容量素子２（図１）は、ホールドコンデンサ１２からなる。このホールドコンデンサ１２は、好ましくは、アナログスイッチ１１の出力端子と基準電圧源６との間に接続される。なお、この基準電圧源６は、グランド端子（アース端子）を含む安定なレベルを保持する基準電圧源であり、安定なホールド電圧を保つために必要なものである。さらに、入力バッファ回路部４（図１）は、サンプル・ホールド回路と他の回路１０とが分離できる程度に充分高い入力インピーダンスを有するような半導体集積回路の入力バッファアンプ１４により構成される。
【００２０】
さらに、図２において、ホールド電圧増幅回路部３（図１）は、非反転形オペアンプからなる半導体集積回路のホールドアンプ１３により構成される。このホールドアンプ１３の非反転入力端子（＋）に対し、アナログスイッチ１１の出力端子とホールドコンデンサ１２の一方の端子が接続される。さらに、帰還回路部５（図１）は、入力バッファアンプ１４と同等の回路構成、または、同等の伝達特性およびオフセット電圧を有する半導体集積回路のオフセット補償用アンプ１５により構成される。このオフセット補償用アンプ１５は、好ましくは、ホールドアンプ１３の出力端子と反転入力端子（−）との間に接続される。この場合、オフセット補償用アンプ１５の利得がほぼ１なので、ホールドアンプ１３の利得もほぼ１となる。上記のような回路構成にすれば、入力バッファアンプ１４自体のオフセット電圧がホールドアンプ１３の非反転入力端子に入力されると共に、上記入力バッファアンプ１４と同じレベルのオフセット電圧がホールドアンプ１３の反転入力端子に差動分として負帰還されるので、入力バッファ回路部４のオフセット電圧が相殺され、最終的に、オフセット電圧補償がなされた高精度のサンプル・ホールド信号Voを取り出すことができる。
【００２１】
ついで、図２のオフセット補償用アンプ１５の作用により入力バッファアンプ１４のオフセット電圧が相殺される様子を具体的な計算式により説明する。
ここで、入力バッファアンプ１４が元々有している入出力間オフセット電圧をＶio1 、ホールドアンプ１３の入力電圧をＶin、同ホールドアンプ１３の入力オフセット電圧をＶioA とすると、従来のサンプル・ホールド回路（例えば、図６）におけるサンプル動作モードでのサンプル・ホールド信号Voに相当する出力電圧Ｖo は、ホールドアンプ１３の利得を１とすれば、下記の式（１）のように表される。
【００２２】
Ｖo ＝Ｖin＋Ｖio1 ＋ＶioA （１）
また一方で、図２の本発明の第１の実施例においては、オフセット補償用アンプ１５の入力間オフセット電圧をＶio2 とすると、ホールドアンプ１３の非反転入力端子の入力電圧は、前述の式（１）と同じくＶin＋Ｖio1 ＋ＶioA であるから、ホールドアンプ１３の出力電圧Ｖo は、下記の式（２）のように表される。
【００２３】
Ｖo ＝Ｖin＋Ｖio1 ＋ＶioA −Ｖio2 （２）
もし、Ｖio1 ＝Ｖio2 になるように、すなわち、入力バッファアンプ１４およびオフセット補償用アンプ１５が互いに同等の回路構成、または、同等のオフセット電圧を有するように予め設定すれば、結局、ホールドアンプ１３の出力電圧Ｖo はＶin＋ＶioA となり、入力バッファアンプ１４のオフセット電圧による誤差を零にすることができる。したがって、図２の実施例では、入力バッファアンプ１４のオフセット電圧が比較的大きい場合でも、このオフセット電圧の影響をなくすことが可能となる。
【００２４】
図２の実施例のサンプル・ホールド回路は、従来のサンプル・ホールド回路（図６）に比較してオフセット補償用アンプ１５が付加されているが、このオフセット補償用アンプ１５は、サンプル・ホールド回路内の入力バッファアンプ１４やホールドアンプ１３と一緒に半導体集積回路により作製することができる。したがって、図２の実施例においては、回路の製造工程および製造コストは実質的に増加しない。さらに、入力バッファアンプ１４およびオフセット補償用アンプ１５の回路構成は、全く同等にすればよいので、異なる種類の回路素子を作製する場合よりも、製造工程がはるかに簡単になる。
【００２５】
図３は、本発明の第２の実施例を示すブロック図である。
図３においては、前述の第１の実施例のサンプル・ホールド回路（図２）に対し、電圧源回路部である温度補償用アンプ１６を付加している。この温度補償用アンプ１６は、オフセット補償用アンプ１５等と同じように半導体集積回路により実現される。さらに、温度補償用アンプ１６は、ホールドアンプ１３のホールドコンデンサ１２の他方の端子と基準電圧源６との間に挿入される形でホールドアンプ１３の非反転入力端子の側に接続される。
【００２６】
さらに詳しく説明すると、図３の第２の実施例では、ホールドアンプ１３の反転入力端子に対しオフセット補償用アンプ１５が接続されると共に、上記ホールドアンプ１３の非反転入力端子に対し、オフセット補償用アンプ１５と同じ温度特性のオフセット電圧を有する温度補償用アンプ１６が接続されることになる。前述の第１の実施例（図３）において、アナログスイッチ１１がオン状態でサンプル・ホールド回路がサンプル動作モードになっているときは、サンプル・ホールド回路内に温度変動が生じても、この温度変動による入力バッファアンプ１４のオフセット電圧のドリフト分をオフセット補償用アンプ１５により相殺することができる。しかしながら、アナログスイッチ１１がオフ状態になってホールドコンデンサ１２がアナログ信号Viの信号レベルを保持するホールドモードになったときは、入力バッファアンプ１４がホールドアンプ１３から切り離され、オフセット補償用アンプ１５のみがホールドアンプ１３に接続されることになる。このため、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト分が、ホールドアンプ１３の出力端子に直接現れてしまう。
【００２７】
図３の第２の実施例は、この温度変動によるオフセット電圧のドリフト分が生ずるのを防止するために、ホールドアンプ１３の入力バッファアンプ１４側の非反転入力端子に対し、オフセット補償用アンプ１５と同じ温度特性のオフセット電圧を有する温度補償用アンプ１６を接続するものである。このような回路構成にすれば、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト分が、温度補償用アンプ１６により相殺されるので、温度変動も考慮したオフセット電圧分の誤差を零にすることができ、最終的に、温度補償がなされた高精度のサンプル・ホールド信号Voを取り出すことができる。
【００２８】
さらに、図３の温度補償用アンプ１６の作用によって、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト分が相殺される様子を具体的な計算式により説明する。
ここで、入力バッファアンプ１４、オフセット補償用アンプ１５、温度補償用アンプ１６およびホールドアンプ１３の温度変動によるオフセット電圧のドリフト量を、それぞれ、ΔＶio1 、ΔＶio2 、ΔＶio3 およびΔＶioA とすると、サンプル動作モード時の温度変動による出力電圧の変動量は、下記の式（３）のように表される。
【００２９】
ΔＶo ＝ΔＶio1 ＋ΔＶioA −ΔＶio2 （３）
もし、ΔＶio1 ＝ΔＶio2 になるように予め設定すれば、出力電圧の変動量はΔＶo ＝ΔＶioA となり、入力バッファアンプ１４の影響をなくすることができる。
しかしながら、ホールドモード時の温度変動による出力電圧の変動量は、温度補償用アンプ１６が付加されていないとした場合にはΔＶioA −ΔＶio2 となり、オフセット補償用アンプ１５の影響が現れてしまう。
【００３０】
ここで、図３に示すように、温度補償用アンプ１６をホールドアンプ１３に接続した場合、ホールドモード時の温度変動による出力電圧の変動量は、下記の式（４）のように表される。
ΔＶo ＝ΔＶioA −ΔＶio2 ＋ΔＶio3 （４）
もし、ΔＶio2 ＝ΔＶio3 になるように、すなわち、オフセット補償用アンプ１５および温度補償用アンプ１６が互いに同等の回路構成、または、同等の温度特性のオフセット電圧を有するように予め設定すれば、結局、ホールドアンプ１３の出力電圧の変動量ΔＶo はΔＶioA のみとなる。したがって、図３の実施例では、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト分が相殺され、温度変動に起因する出力電圧の変動幅を最小限に抑えることが可能となる。
【００３１】
図３の実施例のサンプル・ホールド回路は、従来のサンプル・ホールド回路（図６）に比較してオフセット補償用アンプ１５および温度補償用アンプ１６が付加されているが、これらの２種類のアンプは、サンプル・ホールド回路内の入力バッファアンプ１４やホールドアンプ１３と一緒に半導体集積回路により作製することができる。したがって、図３の実施例においても、回路の製造工程および製造コストは実質的に増加しない。さらに、この場合には、入力バッファアンプ１４、オフセット補償用アンプ１５および温度補償用アンプ１６の回路構成は、すべて同等にすればよいので、入力バッファアンプ１４と特性の異なる２種類のアンプを付加する場合よりも、製造工程がはるかに簡単になる。
【００３２】
なお、オフセット補償用アンプ１５の温度変動によるオフセット電圧のドリフト量が無視できる場合には、サンプル・ホールド回路の温度変動が大きいときでも、温度補償用アンプ１６を省略した図２のサンプル・ホールド回路を使用することが可能である。
図４は、本発明の第２の実施例をバイポーラトランジスタにより構成した場合の具体例を示す回路図である。
【００３３】
図４においては、入力バッファアンプ１４、オフセット補償用アンプ１５および温度補償用アンプ１６（いずれも図３）の各々は、極性の異なる２種類のバイポーラトランジスタ（ＰＮＰトランジスタおよびＮＰＮトランジスタ）を含み、かつ、充分高い入力インピーダンスを有するエミッタ・ホロア形回路により構成される。
【００３４】
さらに詳しく説明すると、エミッタ・ホロア形回路からなる入力バッファアンプ１４では、第１の極性のバイポーラトランジスタ、例えばＰＮＰトランジスタ４２のベースを入力側の端子とし、このＰＮＰトランジスタ４２のエミッタを、第１の極性のバイポーラトランジスタと反対の極性を有するような第２の極性のバイポーラトランジスタ、例えばＮＰＮトランジスタ４４のベースおよび第１の定電流源４１に接続している。さらに、このＮＰＮトランジスタ４４のエミッタを出力側（アナログスイッチ１１の入力側）の端子および第２の定電流源４３に接続し、かつ、ＰＮＰトランジスタ４２のコレクタをアース端子に接続すると共に、ＮＰＮトランジスタ４４のコレクタをコレクタ電圧Ｖc 供給用の電源端子に接続している。
【００３５】
同様に、エミッタ・ホロア形回路からなるオフセット補償用アンプ１５は、ＰＮＰトランジスタ５２のベースを入力側（ホールドアンプ１３の出力側）の端子とし、このＰＮＰトランジスタ５２のエミッタを、ＮＰＮトランジスタ５４のベースおよび第１の定電流源５１に接続している。さらに、このＮＰＮトランジスタ５４のエミッタを出力側（ホールドアンプ１３の反転入力側）の端子および第２の定電流源５３に接続し、かつ、ＰＮＰトランジスタ５２のコレクタをアース端子に接続すると共に、ＮＰＮトランジスタ５４のコレクタをコレクタ電圧Ｖc 供給用の電源端子に接続している。
【００３６】
同様に、エミッタ・ホロア形回路からなる温度補償用アンプ１６は、ＰＮＰトランジスタ６２のベースを入力側（基準電圧源６側）の端子とし、このＰＮＰトランジスタ６２のエミッタを、ＮＰＮトランジスタ６４のベースおよび第１の定電流源６１に接続している。さらに、このＮＰＮトランジスタ６４のエミッタを出力側（ホールドアンプ１３の非反転入力側）の端子および第２の定電流源６３に接続し、かつ、ＰＮＰトランジスタ６２のコレクタをアース端子に接続すると共に、ＮＰＮトランジスタ６４のコレクタをコレクタ電圧ＶC 供給用の電源端子に接続している。
【００３７】
図４から明らかなように、これらのオフセット補償用アンプ１５、入力バッファアンプ１４および温度補償用アンプ１６は、それぞれ、同等のバイポーラトランジスタ素子および電流源素子から構成される半導体集積回路により容易に実現することができる。
図５は、本発明の第２の実施例をＭＯＳトランジスタにより構成した場合の具体例を示す回路図である。
【００３８】
図５においては、入力バッファアンプ１４、オフセット補償用アンプ１５および温度補償用アンプ１６（いずれも図３）の各々は、極性の異なる２種類のＭＯＳトランジスタ（Ｐチャネル形ＭＯＳトランジスタおよびＮチャネル形ＭＯＳトランジスタ）を含み、かつ、前述のエミッタ・ホロア形回路と同じように充分高い入力インピーダンスを有するソース・ホロア形回路により構成される。
【００３９】
さらに詳しく説明すると、ソース・ホロア形回路からなる入力バッファアンプ１４では、第１の極性のＭＯＳトランジスタ、例えばＰチャネル形ＭＯＳトランジスタ７２のゲートを入力側の端子とし、このＰチャネル形ＭＯＳトランジスタ７２のソースを、第１の極性のＭＯＳトランジスタと反対の極性を有するような第２の極性のＭＯＳトランジスタ、例えばＮチャネル形ＭＯＳトランジスタ７４のゲートおよび第１の定電流源７１に接続している。さらに、このＮチャネル形ＭＯＳトランジスタ７４のソースを出力側の端子および第２の定電流源７３に接続し、かつ、Ｐチャネル形ＭＯＳトランジスタ７２のドレインをアース端子に接続すると共に、Ｎチャネル形ＭＯＳトランジスタ７４のドレインをドレイン電圧ＶD 供給用の電源端子に接続している。
【００４０】
同様に、ソース・ホロア形回路からなるオフセット補償用アンプ１５は、Ｐチャネル形ＭＯＳトランジスタ８２のゲートを入力側の端子とし、このＰチャネル形ＭＯＳトランジスタ８２のソースを、Ｎチャネル形ＭＯＳトランジスタ８４のゲートおよび第１の定電流源８１に接続している。さらに、このＮチャネル形ＭＯＳトランジスタ８４のソースを出力側の端子および第２の定電流源８３に接続し、かつ、Ｐチャネル形ＭＯＳトランジスタ８２のドレインをアース端子に接続すると共に、Ｎチャネル形ＭＯＳトランジスタ８４のドレインをドレイン電圧ＶD 供給用の電源端子に接続している。
【００４１】
同様に、ソース・ホロア形回路からなる温度補償用アンプ１６は、Ｐチャネル形ＭＯＳトランジスタ９２のゲートを入力側の端子とし、このＰチャネル形ＭＯＳトランジスタ９２のソースを、Ｎチャネル形ＭＯＳトランジスタ９４のゲートおよび第１の定電流源９１に接続している。さらに、このＮチャネル形ＭＯＳトランジスタ９４のソースを出力側の端子および第２の定電流源９３に接続し、かつ、Ｐチャネル形ＭＯＳトランジスタ９２のドレインをアース端子に接続すると共に、Ｎチャネル形ＭＯＳトランジスタ９４のドレインをドレイン電圧ＶD 供給用の電源端子に接続している。
【００４２】
これらのオフセット補償用アンプ１５、入力バッファアンプ１４および温度補償用アンプ１６は、前述のバイポーラトランジスタの場合と同じように、それぞれ、同等のＭＯＳトランジスタ素子および電流源素子から構成される半導体集積回路により容易に実現することができる。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、入力バッファアンプ等の入力バッファ回路部が付加されたサンプル・ホールド回路に対し、この入力バッファ回路部と同等のオフセット電圧を有する帰還回路部を設けることにより、入力バッファ回路部のオフセット電圧を相殺することができる。さらに、この帰還回路部と同等の温度特性のオフセット電圧を有する電圧源回路部を設けることにより、ホールドモード時のオフセット電圧の温度変動に起因するドリフト分を最小限に抑えることができる。
【００４４】
この結果、ホールド電圧の電圧レベルの精度が高く、かつ、温度変動に対して安定なサンプル・ホールド回路を簡単な回路構成により実現することが可能になる。
【図面の簡単な説明】
【図１】本発明の原理構成を示すブロック図である。
【図２】本発明の第１の実施例を示すブロック図である。
【図３】本発明の第２の実施例を示すブロック図である。
【図４】本発明の第２の実施例をバイポーラトランジスタにより構成した場合の具体例を示す回路図である。
【図５】本発明の第２の実施例をＭＯＳトランジスタにより構成した場合の具体例を示す回路図である。
【図６】従来のサンプル・ホールド回路を示すブロック図である。
【符号の説明】
１…スイッチ回路部
２…ホールド用容量素子
３…ホールド電圧増幅回路部
４…入力バッファ回路部
５…帰還回路部
１４…入力バッファアンプ
１５…オフセット補償用アンプ
１６…温度補償用アンプ
Claims (6)
- 任意のアナログ信号（Vi）の所定の時刻における信号レベルをオン／オフ切替動作により捕らえるためのスイッチ回路部（１）と、該スイッチ回路部（１）により捕らえられた信号レベルを保持するためのホールド用容量素子（２）と、該ホールド用容量素子（２）により保持された信号レベルを所定のサンプル・ホールド信号（Vo）として取り出すためのホールド電圧増幅回路部（３）とを有するサンプル・ホールド回路において、該サンプル・ホールド回路と他の回路とを分離する目的で前記スイッチ回路部（１）の入力側に入力バッファ回路部（４）を付加する場合、
前記ホールド電圧増幅回路部（３）の出力側と入力側との間に、前記入力バッファ回路部（４）と同等の特性を有し、かつ、該ホールド電圧増幅回路部（３）の出力側から該入力側へ前記サンプル・ホールド信号（Vo）を負帰還する帰還回路部（５）を設け、
前記ホールド電圧増幅回路部（３）の出力側から前記サンプル・ホールド信号（Vo）を取り出すときに、前記帰還回路部（５）により、前記入力バッファ回路部（４）が有しているオフセット電圧を相殺することを特徴とするサンプル・ホールド回路。 - 前記帰還回路部（５）と同等の特性を有する電圧源回路部を前記ホールド用容量素子（２）に対し直列に配置すると共に、該電圧源回路部の出力側を該ホールド用容量素子（２）に接続し、
前記スイッチ回路部（１）がオフ状態になって前記ホールド用容量素子（２）が前記信号レベルを保持するホールドモードになったときに、前記電圧源回路部により、前記帰還回路部（５）の温度変動により生ずるオフセット電圧を相殺する請求項１記載のサンプル・ホールド回路。 - 前記入力バッファ回路部（４）および前記帰還回路部（５）の各々が、
第１の極性のバイポーラトランジスタのベースを入力側の端子とし、該第１の極性のバイポーラトランジスタのエミッタを、該第１の極性のバイポーラトランジスタと反対の極性を有するような第２の極性のバイポーラトランジスタのベースおよび第１の定電流源に接続し、該第２の極性のバイポーラトランジスタのエミッタを出力側の端子および第２の定電流源に接続し、該第１および第２の極性のバイポーラトランジスタのコレクタを、それぞれ、アース端子および所定の電源端子に接続してなるエミッタ・ホロア形回路から構成される請求項１記載のサンプル・ホールド回路。 - 前記電圧源回路部が、
第１の極性のバイポーラトランジスタのベースを入力側の端子とし、該第１の極性のバイポーラトランジスタのエミッタを、該第１の極性のバイポーラトランジスタと反対の極性を有するような第２の極性のバイポーラトランジスタのベースおよび第１の定電流源に接続し、該第２の極性のバイポーラトランジスタのエミッタを出力側の端子および第２の定電流源に接続し、該第１および第２の極性のバイポーラトランジスタのコレクタを、それぞれ、アース端子および所定の電源端子に接続してなるエミッタ・ホロア形回路から構成される請求項２記載のサンプル・ホールド回路。 - 前記入力バッファ回路部（４）および前記帰還回路部（５）の各々が、
第１の極性のＭＯＳトランジスタのゲートを入力側の端子とし、該第１の極性のＭＯＳトランジスタのソースを、該第１の極性のＭＯＳトランジスタと反対の極性を有するような第２の極性のＭＯＳトランジスタのゲートおよび第１の定電流源に接続し、該第２の極性のＭＯＳトランジスタのソースを出力側の端子および第２の定電流源に接続し、該第１および第２の極性のＭＯＳトランジスタのドレインを、それぞれ、アース端子および所定の電源端子に接続してなるソース・ホロア形回路から構成される請求項１記載のサンプル・ホールド回路。 - 前記電圧源回路部が、
第１の極性のＭＯＳトランジスタのゲートを入力側の端子とし、該第１の極性のＭＯＳトランジスタのソースを、該第１の極性のＭＯＳトランジスタと反対の極性を有するような第２の極性のＭＯＳトランジスタのゲートおよび第１の定電流源に接続し、該第２の極性のＭＯＳトランジスタのソースを出力側の端子および第２の定電流源に接続し、該第１および第２の極性のＭＯＳトランジスタのドレインを、それぞれ、アース端子および所定の電源端子に接続してなるソース・ホロア形回路から構成される請求項２記載のサンプル・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00123594A JP3701037B2 (ja) | 1994-01-11 | 1994-01-11 | サンプル・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00123594A JP3701037B2 (ja) | 1994-01-11 | 1994-01-11 | サンプル・ホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07211095A JPH07211095A (ja) | 1995-08-11 |
| JP3701037B2 true JP3701037B2 (ja) | 2005-09-28 |
Family
ID=11495810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00123594A Expired - Lifetime JP3701037B2 (ja) | 1994-01-11 | 1994-01-11 | サンプル・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3701037B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4549743B2 (ja) * | 2004-06-07 | 2010-09-22 | 富士通セミコンダクター株式会社 | 温度センサ回路及びそれの校正方法 |
| US7589506B2 (en) * | 2005-11-03 | 2009-09-15 | International Rectifier Corporation | Signal-to-noise improvement for power loss minimizing dead time |
| US10868554B1 (en) * | 2019-12-06 | 2020-12-15 | Analog Devices International Unlimited Company | Time-efficient offset cancellation for multi-stage converters |
-
1994
- 1994-01-11 JP JP00123594A patent/JP3701037B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07211095A (ja) | 1995-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814648A (en) | Low 1/f noise amplifier for CCD imagers | |
| US7791380B2 (en) | Current sampling method and circuit | |
| CN104568169B (zh) | 带有失调消除功能的红外焦平面读出电路 | |
| JPS6355108B2 (ja) | ||
| US4783602A (en) | Operational transconductance amplifier for use in sample-and-hold circuits and the like | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| JP2008005005A (ja) | サンプルホールド回路 | |
| US4587443A (en) | Auto-zero sample and hold circuit | |
| US3696305A (en) | High speed high accuracy sample and hold circuit | |
| JPH084137B2 (ja) | 電荷転送装置の出力回路 | |
| JPH0691380B2 (ja) | 増幅器 | |
| US5155449A (en) | FET buffer amplifier | |
| JP3701037B2 (ja) | サンプル・ホールド回路 | |
| JP2666522B2 (ja) | 電荷転送装置 | |
| US5703477A (en) | Current driver circuit with transverse current regulation | |
| US7724081B2 (en) | Amplifier front-end with low-noise level shift | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JPS60229420A (ja) | 非重畳２相タイミング信号発生器用雑音抑圧インターフエース回路 | |
| JPS6365172B2 (ja) | ||
| KR20090071385A (ko) | 전류 샘플링 방법 및 회로 | |
| WO1981000928A1 (en) | Sample and hold circuit with offset cancellation | |
| US8044834B2 (en) | Track-and-hold circuit and A/D converter | |
| EP0240682A2 (en) | Sample holding circuit | |
| US11073493B2 (en) | Sensor device | |
| US5113091A (en) | Apparatus and method for comparing signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |