JP3293699B2 - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JP3293699B2 JP3293699B2 JP24213993A JP24213993A JP3293699B2 JP 3293699 B2 JP3293699 B2 JP 3293699B2 JP 24213993 A JP24213993 A JP 24213993A JP 24213993 A JP24213993 A JP 24213993A JP 3293699 B2 JP3293699 B2 JP 3293699B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- transistor
- amplifier
- mos transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 22
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000037230 mobility Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は増幅装置、特にトランジ
スタで構成される増幅装置に関する。本発明は、例えば
センサ信号等を増幅する前置増幅装置に好適に用いられ
るものである。
スタで構成される増幅装置に関する。本発明は、例えば
センサ信号等を増幅する前置増幅装置に好適に用いられ
るものである。
【０００２】
【従来の技術】図３は従来の前置増幅装置（プリアン
プ）が使われている２次元センサの等価回路を表わして
いる。同図において、１はベースに光エネルギーを受け
ることにより生成されたキャリアが蓄積されるセンサを
構成するバイポーラトランジスタ、２はバイポーラトラ
ンジスタ１のベース電位を制御するための容量、３はバ
イポーラトランジスタ１のベース電位をリセットするた
めのＰ型ＭＯＳトランジスタで、バイポーラトランジス
タ１，容量２，Ｐ型ＭＯＳトランジスタ３で１つの光電
変換セルが構成されている。４はセルを駆動するための
駆動線、５はバイポーラトランジスタ１のエミッタに接
続する垂直出力線、６は垂直シフトレジスタに選択され
て駆動する行の駆動線４にパルスを送るバッファ用ＭＯ
Ｓトランジスタ、７は駆動パルスを印加するためのパル
ス入力端子、８はセルの出力信号電圧を蓄積するための
容量、９は垂直出力線５と容量８との間をスイッチング
するためのＭＯＳトランジスタ、１０は水平出力線、１
１は水平シフトレジスタの出力に選択されて、容量８の
信号電圧を水平出力線１０に転送するためのＭＯＳトラ
ンジスタ、１２は水平出力線１０をリセットするための
ＭＯＳトランジスタ、１３はセンサセル，垂直出力線
５，容量８をリセットするためのＭＯＳトランジスタ、
１４は本センサ系の基準となるリセット電圧を与える電
源端子、１５はＭＯＳトランジスタ９のゲートにパルス
を印加するための端子、１６はＭＯＳトランジスタ１３
のゲートにパルスを印加するための端子、１７はそのゲ
ートが水平出力線１０と接続されるアンプ用ＭＯＳトラ
ンジスタ、１８はそのウェルとソースがアンプ用ＭＯＳ
トランジスタ１７のドレインと接続され、ゲート，ドレ
インが電源電圧に接続されるアンプ用の負荷ＭＯＳトラ
ンジスタ、１９はＭＯＳトランジスタ１２のゲートにパ
ルスを印加するための端子、２０はアンプ用ＭＯＳトラ
ンジスタ１７と負荷ＭＯＳトランジスタ１８とで形成さ
れたプリアンプの出力端子である。
プ）が使われている２次元センサの等価回路を表わして
いる。同図において、１はベースに光エネルギーを受け
ることにより生成されたキャリアが蓄積されるセンサを
構成するバイポーラトランジスタ、２はバイポーラトラ
ンジスタ１のベース電位を制御するための容量、３はバ
イポーラトランジスタ１のベース電位をリセットするた
めのＰ型ＭＯＳトランジスタで、バイポーラトランジス
タ１，容量２，Ｐ型ＭＯＳトランジスタ３で１つの光電
変換セルが構成されている。４はセルを駆動するための
駆動線、５はバイポーラトランジスタ１のエミッタに接
続する垂直出力線、６は垂直シフトレジスタに選択され
て駆動する行の駆動線４にパルスを送るバッファ用ＭＯ
Ｓトランジスタ、７は駆動パルスを印加するためのパル
ス入力端子、８はセルの出力信号電圧を蓄積するための
容量、９は垂直出力線５と容量８との間をスイッチング
するためのＭＯＳトランジスタ、１０は水平出力線、１
１は水平シフトレジスタの出力に選択されて、容量８の
信号電圧を水平出力線１０に転送するためのＭＯＳトラ
ンジスタ、１２は水平出力線１０をリセットするための
ＭＯＳトランジスタ、１３はセンサセル，垂直出力線
５，容量８をリセットするためのＭＯＳトランジスタ、
１４は本センサ系の基準となるリセット電圧を与える電
源端子、１５はＭＯＳトランジスタ９のゲートにパルス
を印加するための端子、１６はＭＯＳトランジスタ１３
のゲートにパルスを印加するための端子、１７はそのゲ
ートが水平出力線１０と接続されるアンプ用ＭＯＳトラ
ンジスタ、１８はそのウェルとソースがアンプ用ＭＯＳ
トランジスタ１７のドレインと接続され、ゲート，ドレ
インが電源電圧に接続されるアンプ用の負荷ＭＯＳトラ
ンジスタ、１９はＭＯＳトランジスタ１２のゲートにパ
ルスを印加するための端子、２０はアンプ用ＭＯＳトラ
ンジスタ１７と負荷ＭＯＳトランジスタ１８とで形成さ
れたプリアンプの出力端子である。
【０００３】図３においては、簡単のためセル数２×２
のもので表示しているが、この従来の２次元センサの動
作は、特開昭６３−１８６４６６号公報に記載されてい
る。
のもので表示しているが、この従来の２次元センサの動
作は、特開昭６３−１８６４６６号公報に記載されてい
る。
【０００４】次にＭＯＳトランジスタ１７，１８で形成
されるプリアンプの特性について図４を用いて説明す
る。
されるプリアンプの特性について図４を用いて説明す
る。
【０００５】入力電位の変化分ΔＶinに対し、出力電位
の変化分ΔＶOUT の比ΔＶOUT ／ΔＶin、すなわち増幅
率（ゲイン）は、ＭＯＳトランジスタ１７，１８の相互
コンタクタンスをそれぞれｇm1，ｇm2とすると、
の変化分ΔＶOUT の比ΔＶOUT ／ΔＶin、すなわち増幅
率（ゲイン）は、ＭＯＳトランジスタ１７，１８の相互
コンタクタンスをそれぞれｇm1，ｇm2とすると、
【０００６】
【数１】 で表わされる。ＭＯＳトランジスタ１７，１８とも飽和
動作領域において、ｇm1，ｇm2は一定値であり、入力に
対し、出力は線形となる。この線形入力範囲をＶ1 〜Ｖ
2 とすると、ＭＯＳトランジスタ１７，１８のしきい値
をＶth、電源電圧をＶDD、ゲインを−ｇとして、理論上
Ｖ1 ＝Ｖth，Ｖ2 ＝ＶDD／（１＋ｇ）＋ｇ／（１＋ｇ）
・Ｖthとなる。このアンプへの入力電圧は、センサの基
準リセット電位をＶVCとし、センサの飽和電圧をＶSAT
とすると、ＶVC〜（ＶVC＋ＶSAT ）であり、図４に示す
ように、Ｖ1 ＜ＶVC，（ＶVC＋ＶSAT ）＜Ｖ2 となるよ
うにアンプを設定することにより、センサの出力を線形
性よく増幅することができる。
動作領域において、ｇm1，ｇm2は一定値であり、入力に
対し、出力は線形となる。この線形入力範囲をＶ1 〜Ｖ
2 とすると、ＭＯＳトランジスタ１７，１８のしきい値
をＶth、電源電圧をＶDD、ゲインを−ｇとして、理論上
Ｖ1 ＝Ｖth，Ｖ2 ＝ＶDD／（１＋ｇ）＋ｇ／（１＋ｇ）
・Ｖthとなる。このアンプへの入力電圧は、センサの基
準リセット電位をＶVCとし、センサの飽和電圧をＶSAT
とすると、ＶVC〜（ＶVC＋ＶSAT ）であり、図４に示す
ように、Ｖ1 ＜ＶVC，（ＶVC＋ＶSAT ）＜Ｖ2 となるよ
うにアンプを設定することにより、センサの出力を線形
性よく増幅することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例ではプリアンプの線形入力範囲を決めるＭＯＳトラ
ンジスタのしきい電圧Ｖthは素子形成工程上のばらつ
き、または動作温度によって変動するため、アンプの線
形入力範囲（Ｖ1 〜Ｖ2 ）が、センサ出力で決まるアン
プ入力範囲（ＶVC〜ＶVC＋ＶSAT ）から脱してしまうと
いう可能性があった。また、しきい電圧Ｖthが変動して
もＶth（＝Ｖ1 ）＜ＶVCを満足するようにＶVCを高めに
設定し、なおかつ（ＶVC＋ＶSAT ）＜Ｖ2 となるよう
に、アンプの線形入力範囲を拡げようとすると、アンプ
のゲインｇを小さくしなければならないという課題があ
った。
来例ではプリアンプの線形入力範囲を決めるＭＯＳトラ
ンジスタのしきい電圧Ｖthは素子形成工程上のばらつ
き、または動作温度によって変動するため、アンプの線
形入力範囲（Ｖ1 〜Ｖ2 ）が、センサ出力で決まるアン
プ入力範囲（ＶVC〜ＶVC＋ＶSAT ）から脱してしまうと
いう可能性があった。また、しきい電圧Ｖthが変動して
もＶth（＝Ｖ1 ）＜ＶVCを満足するようにＶVCを高めに
設定し、なおかつ（ＶVC＋ＶSAT ）＜Ｖ2 となるよう
に、アンプの線形入力範囲を拡げようとすると、アンプ
のゲインｇを小さくしなければならないという課題があ
った。
【０００８】
【課題を解決するための手段】本発明の増幅装置は、ゲ
ートに入力を受ける増幅用の第１の電界効果トランジス
タと、リセット電位を与えて前記ゲートをリセットする
ための第２の電界効果トランジスタと、を具備する増幅
装置において、前記リセット電位を与える端子に接続さ
れたゲート及びドレインと、前記第１の電界効果トラン
ジスタのソースに接続されたソースとを有する第３の電
界効果トランジスタを備え、前記第１の電界効果トラン
ジスタに前記第３の電界効果トランジスタのソースより
電源電圧を供給するソースフォロワを具備することを特
徴とする。
ートに入力を受ける増幅用の第１の電界効果トランジス
タと、リセット電位を与えて前記ゲートをリセットする
ための第２の電界効果トランジスタと、を具備する増幅
装置において、前記リセット電位を与える端子に接続さ
れたゲート及びドレインと、前記第１の電界効果トラン
ジスタのソースに接続されたソースとを有する第３の電
界効果トランジスタを備え、前記第１の電界効果トラン
ジスタに前記第３の電界効果トランジスタのソースより
電源電圧を供給するソースフォロワを具備することを特
徴とする。
【０００９】
【００１０】
【作用】本発明は、増幅装置の入力を受ける電界効果ト
ランジスタのソース電極に印加される電源電圧を、電界
効果トランジスタで構成されるソースフォロワの出力で
供給することで、電界効果トランジスタのしきい電圧の
変動等によらず、増幅装置の線形入力範囲の下限又は上
限が入力電圧範囲の下限又は上限を超えた値となるよう
にしたものである。
ランジスタのソース電極に印加される電源電圧を、電界
効果トランジスタで構成されるソースフォロワの出力で
供給することで、電界効果トランジスタのしきい電圧の
変動等によらず、増幅装置の線形入力範囲の下限又は上
限が入力電圧範囲の下限又は上限を超えた値となるよう
にしたものである。
【００１１】
【００１２】例えば、入力信号を光電変換装置における
光センサからのセンサ信号出力とした場合、センサのリ
セット電位から電界効果トランジスタのしきい電圧分だ
け低い電圧をソースフォロワを用いて形成し、この電圧
を増幅装置の入力を受けるトランジスタのソース電極に
供給することにより、電界効果トランジスタのしきい電
圧が変動しても増幅装置の線形入力範囲の下限値が変わ
らないようにしてやることができ、高ゲイン、Ｖth変動
依存の小さい増幅装置の入出力特性を実現することがで
きる。
光センサからのセンサ信号出力とした場合、センサのリ
セット電位から電界効果トランジスタのしきい電圧分だ
け低い電圧をソースフォロワを用いて形成し、この電圧
を増幅装置の入力を受けるトランジスタのソース電極に
供給することにより、電界効果トランジスタのしきい電
圧が変動しても増幅装置の線形入力範囲の下限値が変わ
らないようにしてやることができ、高ゲイン、Ｖth変動
依存の小さい増幅装置の入出力特性を実現することがで
きる。
【００１３】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。なお、以下に説明する実施例は２次元
センサに用いられるプリアンプに本発明を用いた場合に
ついて説明するが、本発明はかかる用途に限定されるも
のではない。
詳細に説明する。なお、以下に説明する実施例は２次元
センサに用いられるプリアンプに本発明を用いた場合に
ついて説明するが、本発明はかかる用途に限定されるも
のではない。
【００１４】図１は本発明の増幅装置の第１の実施例を
示す図である。なお、図１において、図３と同じ構成部
材については同一符号を付して説明を省略する。図１に
おいて、２１はＭＯＳトランジスタ、２２は抵抗であ
り、ＭＯＳトランジスタ２１のゲートとドレインとに端
子１４からアンプ入力のリセット電源レベルの電圧（Ｖ
VC）が印加されている。
示す図である。なお、図１において、図３と同じ構成部
材については同一符号を付して説明を省略する。図１に
おいて、２１はＭＯＳトランジスタ、２２は抵抗であ
り、ＭＯＳトランジスタ２１のゲートとドレインとに端
子１４からアンプ入力のリセット電源レベルの電圧（Ｖ
VC）が印加されている。
【００１５】ＭＯＳトランジスタ２１と抵抗２２とは合
わせてソースフォロワを形成しており、その出力、すな
わち、ＭＯＳトランジスタ２１のソースはアンプの低電
圧電源となっている。ＭＯＳトランジスタ２１のしきい
値レベルをＶthとすると、このソースフォロワ出力レベ
ルは（ＶVC−Ｖth−Δ）となる。Δはソースフォロワの
設計値で決まる小さな電圧である。
わせてソースフォロワを形成しており、その出力、すな
わち、ＭＯＳトランジスタ２１のソースはアンプの低電
圧電源となっている。ＭＯＳトランジスタ２１のしきい
値レベルをＶthとすると、このソースフォロワ出力レベ
ルは（ＶVC−Ｖth−Δ）となる。Δはソースフォロワの
設計値で決まる小さな電圧である。
【００１６】このようにアンプの低電位を定めることに
より、アンプの線形入力レンジの下限は（ＶVC−Δ）と
なり、アンプの入力の最小値ＶVCから、常にΔの余裕を
もっていることになる。ＭＯＳトランジスタ１７とＭＯ
Ｓトランジスタ２１とを同一チップの近い場所に形成さ
れるようにすれば、両者のしきい値の製造ばらつきによ
る変動及び温度による変動はほぼ同じ量になり、従来の
ようにしきい電圧値の変動を考えて、線形入力レンジの
下限値と電圧ＶVCとに大きなマージンを持たせなくてよ
くなり、大きなゲインでもって広範囲の入力レンジのア
ンプを設計することができる。
より、アンプの線形入力レンジの下限は（ＶVC−Δ）と
なり、アンプの入力の最小値ＶVCから、常にΔの余裕を
もっていることになる。ＭＯＳトランジスタ１７とＭＯ
Ｓトランジスタ２１とを同一チップの近い場所に形成さ
れるようにすれば、両者のしきい値の製造ばらつきによ
る変動及び温度による変動はほぼ同じ量になり、従来の
ようにしきい電圧値の変動を考えて、線形入力レンジの
下限値と電圧ＶVCとに大きなマージンを持たせなくてよ
くなり、大きなゲインでもって広範囲の入力レンジのア
ンプを設計することができる。
【００１７】図２は本発明の増幅装置の第２の実施例を
示し、同図において、ＭＯＳトランジスタ１７の基板側
電極とソース電極とが接続され、ＭＯＳトランジスタ２
１の基板側電極とソース電極とが接続されている。第１
の実施例においては、ＭＯＳトランジスタ１８はソース
電極と基板側電極とが接続されているのに対し、ＭＯＳ
トランジスタ１７はソース電位と基板電位が異なり、バ
ックゲートバイアスがかかった状態になっていたため、
ＭＯＳトランジスタ１７とＭＯＳトランジスタ１８との
チャンネル移動度が異なってくるために、アンプのゲイ
ンが下がってくるという問題の出る可能性があったが、
図２のような構成にすることで、ＭＯＳトランジスタ１
７，１８のチャンネル移動度はつねに同じであるため、
アンプゲインの設計が正確になる。アンプの入力レンジ
がＭＯＳトランジスタのしきい電圧変動に対して、一定
となるのは、第１の実施例と同じである。
示し、同図において、ＭＯＳトランジスタ１７の基板側
電極とソース電極とが接続され、ＭＯＳトランジスタ２
１の基板側電極とソース電極とが接続されている。第１
の実施例においては、ＭＯＳトランジスタ１８はソース
電極と基板側電極とが接続されているのに対し、ＭＯＳ
トランジスタ１７はソース電位と基板電位が異なり、バ
ックゲートバイアスがかかった状態になっていたため、
ＭＯＳトランジスタ１７とＭＯＳトランジスタ１８との
チャンネル移動度が異なってくるために、アンプのゲイ
ンが下がってくるという問題の出る可能性があったが、
図２のような構成にすることで、ＭＯＳトランジスタ１
７，１８のチャンネル移動度はつねに同じであるため、
アンプゲインの設計が正確になる。アンプの入力レンジ
がＭＯＳトランジスタのしきい電圧変動に対して、一定
となるのは、第１の実施例と同じである。
【００１８】なお、以上説明した実施例は入力電圧の下
限を所定のリセット電位で設定する場合についてであっ
たが、入力電圧の上限を所定のリセット電位で設定する
場合にも本発明を適用できることは勿論である。たとえ
ば、図１において、構成要素であるＮ型ＭＯＳトランジ
スタをＰ型ＭＯＳトランジスタ構成とする時には、ＧＮ
Ｄは高電位ＶDDに、トランジスタ１８のドレイン電源は
ＧＮＤにおきかわる。この時、ＰＭＯＳトランジスタ構
成アンプの入力電圧の上限がリセット電位で設定され
る。
限を所定のリセット電位で設定する場合についてであっ
たが、入力電圧の上限を所定のリセット電位で設定する
場合にも本発明を適用できることは勿論である。たとえ
ば、図１において、構成要素であるＮ型ＭＯＳトランジ
スタをＰ型ＭＯＳトランジスタ構成とする時には、ＧＮ
Ｄは高電位ＶDDに、トランジスタ１８のドレイン電源は
ＧＮＤにおきかわる。この時、ＰＭＯＳトランジスタ構
成アンプの入力電圧の上限がリセット電位で設定され
る。
【００１９】
【００２０】
【発明の効果】以上説明したように、本発明によれば、
増幅装置の入力を受ける電界効果トランジスタのソース
電極に印加される電源電圧を電界効果トランジスタで構
成されるソースフォロワの出力で供給することにより、
増幅装置を構成するトランジスタのしきい電圧値が製造
条件，温度変動によって設計値からずれても、増幅装置
の線形入力レンジは変わらないようにできるため、高ゲ
インで広い入力レンジの増幅装置を提供することができ
る。
増幅装置の入力を受ける電界効果トランジスタのソース
電極に印加される電源電圧を電界効果トランジスタで構
成されるソースフォロワの出力で供給することにより、
増幅装置を構成するトランジスタのしきい電圧値が製造
条件，温度変動によって設計値からずれても、増幅装置
の線形入力レンジは変わらないようにできるため、高ゲ
インで広い入力レンジの増幅装置を提供することができ
る。
【図１】本発明の増幅装置の第１の実施例を示す回路図
である。
である。
【図２】本発明の増幅装置の第２の実施例を示す回路図
である。
である。
【図３】従来のアンプを使ったセンサの回路図である。
【図４】アンプの入出力特性を示す図である。
１２ ＭＯＳトランジスタ １４ 電源端子 １７ ＭＯＳトランジスタ １８ ＭＯＳトランジスタ １９ パルス入力端子 ２１ ＭＯＳトランジスタ ２２ 抵抗
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−10717（ＪＰ，Ａ) 特開 平６−90121（ＪＰ，Ａ) 特開 昭63−38312（ＪＰ，Ａ) 特開 昭59−221013（ＪＰ，Ａ) 特開 昭58−80908（ＪＰ，Ａ) 特開 昭52−28841（ＪＰ，Ａ) 実開 昭59−137618（ＪＰ，Ｕ) 実開 平２−55720（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/00 - 3/72
Claims (3)
- 【請求項１】 ゲートに入力を受ける増幅用の第１の電
界効果トランジスタと、リセット電位を与えて前記ゲー
トをリセットするための第２の電界効果トランジスタ
と、を具備する増幅装置において、 前記リセット電位を与える端子に接続されたゲート及び
ドレインと、前記第１の電界効果トランジスタのソース
に接続されたソースとを有する第３の電界効果トランジ
スタを備え、 前記第１の電界効果トランジスタに前記第３の電界効果
トランジスタのソースより電源電圧を供給するソースフ
ォロワを具備することを特徴とする増幅装置。 - 【請求項２】 前記第１の電界効果トランジスタと、前
記第１の電界効果トランジスタのドレインに接続された
負荷となる第４の電界効果トランジスタとは、それぞ
れ、その基板側電極とソースとが短絡されている請求項
１に記載の増幅装置。 - 【請求項３】 前記ソースフォロワの負荷は抵抗である
請求項１又は２に記載の増幅装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24213993A JP3293699B2 (ja) | 1993-09-03 | 1993-09-03 | 増幅装置 |
| EP94113697A EP0642219B1 (en) | 1993-09-03 | 1994-09-01 | Amplifier |
| DE69416474T DE69416474T2 (de) | 1993-09-03 | 1994-09-01 | Verstärker |
| KR1019940022048A KR100187777B1 (ko) | 1993-09-03 | 1994-09-02 | 증폭 장치 |
| US08/713,369 US5654673A (en) | 1993-09-03 | 1996-09-13 | Amplifier having field effect or bipolar transistors and a power supply voltage supplied by a source or emitter following respectively |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24213993A JP3293699B2 (ja) | 1993-09-03 | 1993-09-03 | 増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774553A JPH0774553A (ja) | 1995-03-17 |
| JP3293699B2 true JP3293699B2 (ja) | 2002-06-17 |
Family
ID=17084897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24213993A Expired - Fee Related JP3293699B2 (ja) | 1993-09-03 | 1993-09-03 | 増幅装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5654673A (ja) |
| EP (1) | EP0642219B1 (ja) |
| JP (1) | JP3293699B2 (ja) |
| KR (1) | KR100187777B1 (ja) |
| DE (1) | DE69416474T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022007B (zh) * | 2006-02-14 | 2011-09-14 | 精工电子有限公司 | 音乐练习支持用具 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10228326A (ja) * | 1997-02-14 | 1998-08-25 | Canon Inc | 定電圧出力回路 |
| JP3282663B2 (ja) * | 1997-09-01 | 2002-05-20 | 日本電気株式会社 | オンチップソースフォロアアンプを有する固体撮像素子 |
| KR100296451B1 (ko) * | 1998-09-21 | 2001-10-26 | 윤종용 | 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로 |
| US6603456B1 (en) * | 1999-02-09 | 2003-08-05 | Kabushiki Kaisha Toshiba | Signal amplifier circuit load drive circuit and liquid crystal display device |
| JP2003124757A (ja) * | 2001-10-16 | 2003-04-25 | Texas Instr Japan Ltd | アーリー効果の影響を低減する方法および装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1186108B (it) * | 1985-11-27 | 1987-11-18 | Sgs Microelettronica Spa | Circuito ripetitore di tensione a basso offset |
| JPH084131B2 (ja) * | 1987-01-29 | 1996-01-17 | キヤノン株式会社 | 光電変換装置 |
| EP0327846A1 (de) * | 1988-02-10 | 1989-08-16 | Siemens Aktiengesellschaft | Schaltungsanordnung zum verzerrungsarmen Schalten von Signalen |
| IT1229360B (it) * | 1989-05-23 | 1991-08-08 | Ist Nazionale Fisica Nucleare | Amplificatore ad alto guadagno con basso rumore e bassa dissipazione di potenza, impiegante transistori ad effetto di campo. |
| US5045808A (en) * | 1990-02-26 | 1991-09-03 | Triquint Semiconductor, Inc. | Single-stage high-gain amplifier |
-
1993
- 1993-09-03 JP JP24213993A patent/JP3293699B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-01 EP EP94113697A patent/EP0642219B1/en not_active Expired - Lifetime
- 1994-09-01 DE DE69416474T patent/DE69416474T2/de not_active Expired - Fee Related
- 1994-09-02 KR KR1019940022048A patent/KR100187777B1/ko not_active IP Right Cessation
-
1996
- 1996-09-13 US US08/713,369 patent/US5654673A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022007B (zh) * | 2006-02-14 | 2011-09-14 | 精工电子有限公司 | 音乐练习支持用具 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0642219A1 (en) | 1995-03-08 |
| DE69416474D1 (de) | 1999-03-25 |
| DE69416474T2 (de) | 1999-07-22 |
| KR950010336A (ko) | 1995-04-28 |
| EP0642219B1 (en) | 1999-02-10 |
| JPH0774553A (ja) | 1995-03-17 |
| KR100187777B1 (ko) | 1999-06-01 |
| US5654673A (en) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9105553B2 (en) | Solid-state imaging apparatus with plural current source circuits | |
| JPH1051246A (ja) | 低電圧演算増幅器とその方法 | |
| JP3360025B2 (ja) | 定電圧回路 | |
| US4668919A (en) | High speed operational amplifier | |
| JP3293699B2 (ja) | 増幅装置 | |
| US4678947A (en) | Simulated transistor/diode | |
| US7646246B2 (en) | Semiconductor device | |
| KR100436074B1 (ko) | 안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로 | |
| US6483384B1 (en) | High speed amplifier | |
| KR960016214B1 (ko) | 증폭회로 | |
| JPH1126740A (ja) | 固体撮像装置 | |
| US5012134A (en) | DC bootstrapped unity gain buffer | |
| KR100203965B1 (ko) | 반도체 집적회로 | |
| US7405623B2 (en) | Sensing circuit | |
| US4506176A (en) | Comparator circuit | |
| US4112387A (en) | Bias circuit | |
| JP3548244B2 (ja) | 光電変換装置 | |
| JPH0732261B2 (ja) | 半導体受光装置 | |
| US3510791A (en) | Semiconductor differential amplifier providing no level shift between the input and output signal levels | |
| JP2959382B2 (ja) | ゲート接地アンプおよびアンプ付イメージセンサ | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JPH0720960A (ja) | 電流発生装置 | |
| US7279976B1 (en) | Differential amplifier with controlled common mode output voltage | |
| JP4159793B2 (ja) | 過渡速度を向上させた増幅器を備えた電子回路 | |
| JPH0421365B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |