JP2022144241A - 光電変換装置、基板及び機器 - Google Patents

光電変換装置、基板及び機器 Download PDF

Info

Publication number
JP2022144241A
JP2022144241A JP2021045157A JP2021045157A JP2022144241A JP 2022144241 A JP2022144241 A JP 2022144241A JP 2021045157 A JP2021045157 A JP 2021045157A JP 2021045157 A JP2021045157 A JP 2021045157A JP 2022144241 A JP2022144241 A JP 2022144241A
Authority
JP
Japan
Prior art keywords
circuit
photoelectric conversion
conversion device
resistance element
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021045157A
Other languages
English (en)
Other versions
JP2022144241A5 (ja
Inventor
秀央 小林
Hidehisa Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021045157A priority Critical patent/JP2022144241A/ja
Priority to US17/693,521 priority patent/US11688755B2/en
Publication of JP2022144241A publication Critical patent/JP2022144241A/ja
Publication of JP2022144241A5 publication Critical patent/JP2022144241A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Abstract

Figure 2022144241000001
【課題】光電変換装置の内部温度の変化による影響を軽減する。
【解決手段】光電変換装置は、光を電気信号に変換する受光回路と、光から変換された電気信号を表すデータ信号を保持する第１保持回路と、リセット状態の受光回路から読み出されたノイズ信号を保持する第２保持回路と、第１保持回路に保持されたデータ信号と、第２保持回路に保持されたノイズ信号との差分に応じた電圧が印加される第１抵抗素子と、第１抵抗素子を流れるアナログ電流をデジタルデータに変換するＡＤ変換器と、第２抵抗素子と、第２抵抗素子を流れる電流に基づいて、光電変換装置の内部温度に応じたアナログ出力を生成する温度検知回路と、を備える。
【選択図】図６

Description

本発明は、光電変換装置、基板及び機器に関する。
相関二重サンプリングを行うことによってデータ信号からノイズを除去する光電変換装置が知られている。特許文献１では、データ信号用サンプルホールド回路の出力端と、リセット信号用サンプルホールド回路の出力端との間に抵抗素子が接続されている。この抵抗素子には、データ信号とリセット信号との電位差に比例する電流が流れる。この電流の値がＡＤ変換器によってデジタルデータに変換され、画素値として外部装置へ出力される。
国際公開第２０１９／０６９６１４号
データ信号用サンプルホールド回路の出力端と、リセット信号用サンプルホールド回路の出力端との間に接続された抵抗素子の抵抗値は、光電変換装置の内部温度によって変化する。そのため、この抵抗素子に印加された電圧が同じであったとしても、この抵抗素子を流れる電流の値は内部温度に応じて異なる。その結果、得られる画素値も変化してしまう。本発明の一部の側面は、光電変換装置の内部温度の変化による影響を軽減することを目的とする。
上記課題に鑑みて、光電変換装置であって、光を電気信号に変換する受光回路と、前記光から変換された前記電気信号を表すデータ信号を保持する第１保持回路と、リセット状態の前記受光回路から読み出されたノイズ信号を保持する第２保持回路と、前記第１保持回路に保持された前記データ信号と、前記第２保持回路に保持された前記ノイズ信号との差分に応じた電圧が印加される第１抵抗素子と、前記第１抵抗素子を流れるアナログ電流をデジタルデータに変換するＡＤ変換器と、第２抵抗素子と、前記第２抵抗素子を流れる電流に基づいて、前記光電変換装置の内部温度に応じたアナログ出力を生成する温度検知回路と、を備えることを特徴とする光電変換装置が提供される。
上記手段により、光電変換装置の内部温度の変化による影響が軽減する。
第１実施形態に係る光電変換装置の構成例を説明する図。 第１実施形態に係る画素回路の回路構成例を説明する図。 第１実施形態に係る画素回路の回路構成例を説明する図。 第１実施形態に係る読み出し回路の回路構成例を説明する図。 第１実施形態に係るΔΣ変調器の回路構成例を説明する図。 第１実施形態に係る電流生成回路及び温度検知回路の回路構成例を説明する図。 第１実施形態に係る電流生成回路及び温度検知回路の別の回路構成例を説明する図。 第２実施形態に係る光電変換装置の構成例を説明する図。 第２実施形態に係る温度検知回路の回路構成例を説明する図。 第３実施形態に係る光電変換装置の構成例を説明する図。 変形例に係る光電変換装置の構成例を説明する図。 他の実施形態に係る機器の構成例を説明する図。
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
以下では、光電変換装置１００が撮像に用いられる実施形態について主に説明する。この場合に、光電変換装置１００は、画像を生成するための撮像素子（イメージセンサ）として使うことができる。また、光電変換装置１００の他の例として、測距素子（焦点検出やＴＯＦ（Time Of Flightの略語。）を用いた距離測定等に用いられるセンサ）、測光素子（入射光量の測定等に用いられるセンサ）、ＬｉＤＡＲ（Light Detection and Rangingの略語。）センサなどがある。以下に説明する実施形態は光電変換装置一般に適用できる。
＜第１実施形態＞
図１のブロック図を参照して、第１実施形態に係る光電変換装置１００の構成例について説明する。図１に示す例において、光電変換装置１００は、画素部１１０と、読み出し部１２０と、ＡＤ変換部１３０と、水平走査回路１４０と、信号処理回路１５０と、出力回路１６０と、垂直走査回路１７０と、タイミング制御回路１８０とを有する。
画素部１１０は、２次元アレイ状に配列された複数の画素回路１１１と、画素行ごとに設けられた複数の駆動線１１２と、画素列ごとに設けられた複数の信号線１１３とを含む。画素行とは、図１において左右方向に並んだ複数の画素回路１１１のことである。画素列とは、図１において上下方向に並んだ複数の画素回路１１１のことである。
画素回路１１１は、入射した光を電気信号に変換する。そのため、画素回路１１１は、受光回路とも呼ばれうる。複数の画素回路１１１のそれぞれに、駆動線１１２を通じて垂直走査回路１７０から制御信号が供給される。アクティブレベルの制御信号が供給された画素回路１１１から信号線１１３を通じて読み出し部１２０によって電気信号が読み出される。
読み出し部１２０は、信号線１１３ごとに設けられた複数の読み出し回路１２１と、これらの読み出し回路１２１の動作を制御する制御回路１２２とを含む。読み出し回路１２１は、画素回路１１１によって生成された電気信号に応じたアナログ信号を読み出し、ＡＤ変換部１３０へ供給する。
ＡＤ変換部１３０は、信号線１１３ごとに設けられた複数のＡＤ変換器１３１と、これらのＡＤ変換器１３１の動作を制御する制御回路１３２と、温度検知回路１３３とを含む。ＡＤ変換器１３１は、読み出し回路１２１から供給されたアナログ信号をデジタル信号に変換する。以下の説明において、ＡＤ変換器１３１は、ΔΣＡＤ変換器であってもよいし、スロープ型ＡＤ変換器であってもよいし、逐次比較型ＡＤ変換器であってもよい。温度検知回路１３３は、光電変換装置１００の内部温度を検知し、この内部温度に応じたアナログ出力を各ＡＤ変換器１３１へ供給する。
水平走査回路１４０は、複数のＡＤ変換器１３１から順にデジタル信号を読み出し、信号処理回路１５０に供給する。光電変換装置１００は、ＡＤ変換部１３０と水平走査回路１４０との間に、デジタル信号を記憶するためのメモリ回路を有してもよい。信号処理回路１５０は、各画素回路１１１で生成された電気信号に相当するデジタル信号を処理する。信号処理回路１５０は、例えばデジタル信号に対して補正処理や補完処理などを行ってもよい。
信号処理回路１５０によって処理されたデジタル信号は出力回路１６０から光電変換装置１００の外部にある外部装置１９０に出力される。外部装置１９０は、例えば光電変換装置１００を組み込んだ機器の制御装置であってもよい。タイミング制御回路１８０は、光電変換装置１００の各回路に制御信号を供給することによって、光電変換装置１００の全体的な動作を制御する。
図２の回路図を参照して、画素回路１１１の具体的な回路構成例について説明する。画素回路１１１は、入射した光を電気信号に変換する任意の構成をとりうる。図２では、その一例について説明するが、画素回路１１１は他の構成であってもよい。
図２に説明する例において、画素回路１１１は、光電変換素子２０１と、転送トランジスタ２０２と、リセットトランジスタ２０３と、増幅トランジスタ２０４と、選択トランジスタ２０５とを含む。図２の例では、画素部１１０は、各画素行に対して３本の駆動線１１２を含み、それぞれ制御信号ＰＲＥＳ、ＰＴＸ、ＰＳＥＬを画素回路１１１に供給する。
光電変換素子２０１は、入射した光を電荷に変換し、この電荷を蓄積する。光電変換素子２０１は、例えばフォトダイオードやフォトトランジスタであってもよい。光電変換素子２０１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサであってもよい。これにかえて、光電変換素子２０１は、ＳＰＡＤ（Single Photon Avalanche Diode）センサであってもよい。
光電変換素子２０１は、転送トランジスタ２０２を通じてフローティングディフュージョン２０６に接続されている。転送トランジスタ２０２のゲートには垂直走査回路１７０から制御信号ＰＴＸが供給される。制御信号ＰＴＸがアクティブレベルになったことに応じて、転送トランジスタ２０２が導通状態となる。これに応じて、光電変換素子２０１に蓄積されていた信号電荷がフローティングディフュージョン２０６に転送される。
フローティングディフュージョン２０６は、増幅トランジスタ２０４のゲートにも接続されている。増幅トランジスタ２０４の一方の主電極は、選択トランジスタ２０５を介して信号線１１３に接続されている。増幅トランジスタ２０４の他方の主電極は、電源電位ＶＤＤに接続されている。選択トランジスタ２０５のゲートには垂直走査回路１７０から制御信号ＰＳＥＬが供給される。制御信号ＰＳＥＬがアクティブレベルになったことに応じて、選択トランジスタ２０５が導通状態となる。これに応じて、増幅トランジスタ２０４の一方の主電極が読み出し回路１２１の電流源に接続される。これによって、増幅トランジスタ２０４はソースフォロワとして動作し、フローティングディフュージョン２０６の電位に応じた信号が信号線１１３に読み出される。
リセットトランジスタ２０３は、フローティングディフュージョン２０６と電源電位ＶＤＤとの間に接続されている。リセットトランジスタ２０３のゲートには、垂直走査回路１７０から制御信号ＰＲＥＳが供給される。制御信号ＰＲＥＳがアクティブレベルになったことに応じて、リセットトランジスタ２０３が導通状態となる。これに応じて、フローティングディフュージョン２０６の電位が電源電位ＶＤＤにリセットされる。
図３の回路図を参照して、読み出し回路１２１の具体的な回路構成例について説明する。読み出し回路１２１は、画素回路１１１で生成された電気信号を読み出す任意の構成を取りうる。図３では、その一例について説明するが、読み出し回路１２１は他の構成であってもよい。
図３に説明する例において、読み出し回路１２１は、電流源３０１、３０８、３０９と、サンプルホールド回路３０２、３０３と、増幅器３０４、３０６と、トランジスタ３０５、３０７と、抵抗素子３１２とを有する。
電流源３０１は、画素回路１１１（具体的にはその増幅トランジスタ２０４）にバイアス電流を供給する。サンプルホールド回路３０２、３０３はそれぞれ、画素回路１１１からの出力電圧を保持する。サンプルホールド回路は、保持回路とも呼ばれうる。タイミング制御回路１８０は、光電変換素子２０１がリセット状態にある場合の電気信号（以下、ノイズ信号と呼ぶ）と、入射光に応じた電気信号（以下、データ信号と呼ぶ）とをそれぞれ出力するように画素回路１１１を制御する。制御回路１２２は、タイミング制御回路１８０からの指示に従って、ノイズ信号を読み出し、これをサンプルホールド回路３０２に保持するように読み出し回路１２１を制御する。また、制御回路１２２は、タイミング制御回路１８０からの指示に従って、画素回路１１１からデータ信号を読み出し、これをサンプルホールド回路３０３に保持するように読み出し回路１２１を制御する。
増幅器３０４及びトランジスタ３０５は、ソースフォロワとして機能する。電流源３０８は、このソースフォロワに対してバイアス電流を供給する。電流源３０８とトランジスタ３０５との間のノード３１０の電位は、サンプルホールド回路３０２に保持されている電圧（ノイズ信号）に応じた値となる。
増幅器３０６及びトランジスタ３０７は、ソースフォロワとして機能する。電流源３０９は、このソースフォロワに対してバイアス電流を供給する。電流源３０９とトランジスタ３０７との間のノード３１１の電位は、サンプルホールド回路３０３に保持されている電圧（データ信号）に応じた値となる。
抵抗素子３１２は、ノード３１０とノード３１１との間に接続されている。そのため、抵抗素子３１２に印加される電圧は、ノード３１０とノード３１１との電位差となる。言い換えると、抵抗素子３１２には、サンプルホールド回路３０２に保持されたノイズ信号と、サンプルホールド回路３０３に保持されたデータ信号との差分に応じた電圧が印加される。よって、読み出し回路１２１からＡＤ変換器１３１へ、データ信号とノイズ信号との差分に応じたアナログ電流信号が供給される。このように、読み出し回路１２１は、相関二重サンプリング（ＣＤＳ）を行う機能を有する。
図４のブロック図を参照して、ＡＤ変換器１３１の具体的な回路構成例について説明する。ＡＤ変換器１３１は、ΔΣＡＤ変換器である。ＡＤ変換器１３１は、入力アナログ信号をデジタル信号に変換する。図４（ａ）のＡＤ変換器１３１は、１次のΔΣ変調器４０４と、デシメーションフィルタ４０５とを有する。図４（ｂ）のＡＤ変換器１３１は、２次のΔΣ変調器４０７と、デシメーションフィルタ４０５とを有する。これにかえて、ＡＤ変換器１３１は、３次以上のΔΣ変調器を有してもよい。高次のΔΣ変調器を使用することによって、ノイズシェーピングの効果が向上する。ΔΣ変調器４０４、４０７は、入力アナログ信号を１ビット・デジタル信号列に変換する。デシメーションフィルタ４０５は、この１ビット・デジタル信号列に対してデシメーション処理（間引き処理）を行う。例えば、デシメーションフィルタ４０５は、所定の時間長において１ビット・デジタル信号列のうち１となる時間の比率に相当するデジタル信号を生成する。ΔΣ変調器４０４は、入力アナログ信号を２ビット以上のデジタル信号列に変換してもよい。
図４（ａ）に示されるように、１次のΔΣ変調器４０４は、減算器４０１と、積分器４０２と、量子化器４０３と、ＤＡ変換器（ＤＡＣ）４０６とを有する。減算器４０１には、ＡＤ変換器１３１への入力（すなわち、読み出し回路１２１からのアナログ信号）が供給される。さらに、減算器４０１には、ＤＡ変換器４０６のアナログ信号も供給される。減算器４０１は、読み出し回路１２１からのアナログ信号と、ＤＡ変換器４０６からのアナログ信号との差分を積分器４０２に供給する。
積分器４０２は、減算器４０１からの出力を積分する。量子化器４０３は、積分器４０２による積分結果を量子化する。例えば、量子化器４０３は、この積分結果に基づく１ビット・デジタル信号列を生成し、デシメーションフィルタ４０５へ供給する。量子化器４０３からの出力がΔΣ変調器４０４からの出力となる。
量子化器４０３からの出力は、ＤＡ変換器４０６へも供給される。ＤＡ変換器４０６は、量子化器４０３からの出力に応じた信号を生成し、これを減算器４０１へ供給する。ＤＡ変換器４０６が減算器４０１へ供給する信号は、上述のように、読み出し回路１２１から供給されたアナログ信号から減算される。
図４（ｂ）に示されるように、２次のΔΣ変調器４０４は、減算器４０１、４０８と、積分器４０２、４０９と、量子化器４０３と、ＤＡ変換器（ＤＡＣ）４０６、４１０と、を有する。減算器４０１、積分器４０２、量子化器４０３、及びＤＡ変換器（ＤＡＣ）４０６の構成は、１次のΔΣ変調器４０４の場合と同様である。
減算器４０８には、積分器４０２からの出力が供給される。さらに、減算器４０８には、ＤＡ変換器４１０のアナログ信号も供給される。減算器４０８は、積分器４０２からのアナログ信号と、ＤＡ変換器４１０からのアナログ信号との差分を積分器４０９に供給する。積分器４０９は、減算器４０８からの出力を積分する。量子化器４０３は、積分器４０９による積分結果を量子化する。
量子化器４０３からの出力は、ＤＡ変換器４１０へも供給される。ＤＡ変換器４１０は、量子化器４０３からの出力に応じた信号を生成し、これを減算器４０８へ供給する。ＤＡ変換器４１０が減算器４０８へ供給する信号は、上述のように、積分器４０２から供給されたアナログ信号から減算される。
図５を参照して、ＡＤ変換器１３１への入力がアナログ電流信号である場合のΔΣ変調器４０４、４０７の回路構成例について説明する。図５（ａ）は、１次のΔΣ変調器４０４の回路構成例を示し、図５（ｂ）は、２次のΔΣ変調器４０７の回路構成例を示す。
まず、１次のΔΣ変調器４０４の回路構成例について説明する。減算器４０１は、読み出し回路１２１と、ＤＡ変換器４０６と、積分器４０２とのそれぞれに接続されたノード５０１によって構成される。ノード５０１に供給された読み出し回路１２１からのアナログ電流信号から、ＤＡ変換器４０６からのアナログ電流が減算され、その結果の電流が積分器４０２に供給される。
積分器４０２は、容量５０２によって構成される。容量５０２は、減算器４０１からの出力を積分するように当該出力によって充電される。容量５０２の電圧が量子化器４０３に供給される。量子化器４０３は、比較器５０３によって構成される。比較器５０３は、積分器４０２から供給される電圧の値に応じて、ハイレベル又はローレベルの電圧を出力する。
ＤＡ変換器４０６は、スイッチ素子５０４と、電流生成回路５０５とによって構成される。電流生成回路５０５は、減算器４０１に供給するアナログ電流を生成する。スイッチ素子５０４は、減算器４０１と電流生成回路５０５との間の信号経路上に位置する。スイッチ素子５０４のオン・オフは、量子化器４０３からの出力によって切り替わる。量子化器４０３からの出力がハイレベルである場合に、スイッチ素子５０４はオンとなり、その結果、電流生成回路５０５から減算器４０１に電流が供給される。一方、量子化器４０３からの出力がローレベルである場合に、スイッチ素子５０４はオフとなり、その結果、電流生成回路５０５から減算器４０１に電流が供給されない。このように、ＤＡ変換器４０６から減算器４０１へ供給されるアナログ電流の値は、量子化器４０３からの出力によって変化する。
次に、２次のΔΣ変調器４０７の回路構成例について説明する。ΔΣ変調器４０７は、減算器４０１、４０８と、積分器４０２、４０９と、Ｇｍアンプ５０６と、量子化器４０３と、ＤＡ変換器４０６、４１０と、を有する。減算器４０１、積分器４０２、量子化器４０３、及びＤＡ変換器４０６の回路構成は１次のΔΣ変調器４０４のものと同様である。Ｇｍアンプ５０６は増幅器であり、積分器４０２から供給されるアナログ電圧信号をアナログ電流信号に変換し、これを減算器４０８に供給する。Ｇｍアンプ５０６の反転入力端子に、積分器４０２からアナログ電圧信号が供給され、Ｇｍアンプ５０６の非反転入力端子に、制御回路１３２から基準電圧Ｖｒｅｆが供給される。
減算器４０８は、Ｇｍアンプ５０６と、ＤＡ変換器４１０と、積分器４０９とのそれぞれに接続されたノード５０７によって構成される。ノード５０７に供給されたＧｍアンプ５０６からのアナログ電流信号から、ＤＡ変換器４１０からのアナログ電流が減算され、その結果の電流が積分器４０９に供給される。積分器４０９は、容量５０８によって構成される。容量５０８は、Ｇｍアンプ５０６からの出力を積分するように当該出力によって充電される。容量５０８の電圧が量子化器４０３に供給される。
ＤＡ変換器４１０は、スイッチ素子５０９と、電流生成回路５１０とによって構成される。電流生成回路５１０は、減算器４０８に供給するアナログ電流を生成する。スイッチ素子５０９は、減算器４０８と電流生成回路５１０との間の信号経路上に位置する。スイッチ素子５０９のオン・オフは、量子化器４０３からの出力によって切り替わる。量子化器４０３からの出力がハイレベルである場合に、スイッチ素子５０９はオンとなり、その結果、電流生成回路５１０から減算器４０８に電流が供給される。一方、量子化器４０３からの出力がローレベルである場合に、スイッチ素子５０９はオフとなり、その結果、電流生成回路５１０から減算器４０８に電流が供給されない。このように、ＤＡ変換器４１６から減算器４０８へ供給されるアナログ電流の値は、量子化器４０３からの出力によって変化する。
図６の回路図を参照して、電流生成回路５０５及び温度検知回路１３３の具体的な回路構成例について説明する。温度検知回路１３３は、光電変換装置１００の内部温度に応じたアナログ出力を生成する任意の構成を取りうる。電流生成回路５０５は、温度検知回路１３３から供給されたアナログ出力に応じた電流を生成する任意の構成を取りうる。
温度検知回路１３３は、図６に示す回路素子を有しうる。バンドギャップ回路６００は、定電圧をオペアンプ６０１の非反転入力端子へ供給する。オペアンプ６０１の反転入力端子は、抵抗素子６０５を介して接地に接続されている。オペアンプ６０１の出力端子は、Ｎ型トランジスタ６０４のゲートに供給される。Ｎ型トランジスタ６０４のソースは、抵抗素子６０５を介して接地に接続されている。Ｎ型トランジスタ６０４のドレインは、Ｐ型トランジスタ６０２及び６０３によって構成されるカレントミラー回路の一端に接続されている。Ｐ型トランジスタ６０２及び６０３によって構成されるカレントミラー回路の他端は、Ｎ型トランジスタ６０６を介して接地に接続されている。Ｎ型トランジスタ６０６のゲートとドレインとは互いに短絡されている。Ｎ型トランジスタ６０６のゲート電圧が温度検知回路１３３からの出力として電流生成回路５０５へ供給される。このように、温度検知回路１３３は、抵抗素子６０５を流れる電流に基づいて、光電変換装置１００の内部温度に応じたアナログ電圧出力を生成する。
電流生成回路５０５は、カスケード接続されたＮ型トランジスタ６１０及び６１１を有する。Ｎ型トランジスタ６１０のゲートには、温度検知回路１３３からアナログ電圧がバイアス電圧として供給される。Ｎ型トランジスタ６１１のゲートには、別のバイアス電圧が（例えば、ＡＤ変換部１３０の制御回路１３２から）供給される。したがって、電流生成回路５０５は、温度検知回路１３３から供給されたアナログ電圧に応じた電流を生成し、スイッチ素子５０４へ供給する。
光電変換装置１００の内部温度の変化によってバンドギャップ回路６００が受ける影響は極めて小さい。そのため、バンドギャップ回路６００は、光電変換装置１００の内部温度によらず、一定の電圧をオペアンプ６０１へ供給するとみなしうる。以下では、バンドギャップ回路６００が１．２Ｖの電圧を出力する例について説明する。オペアンプ６０１の両入力端子間の電圧はゼロとみなしうるため、抵抗素子６０５に印加される電圧は１．２Ｖとなる。そのため、抵抗素子６０５の抵抗値をＲ［Ω］と置くと、抵抗素子６０５には１．２／Ｒ［Ａ］の電流が流れる。Ｎ型トランジスタ６０６のゲート電圧は、Ｎ型トランジスタ６０６を流れる電流の値に依存する。そのため、抵抗素子６０５の抵抗値が変化すると、温度検知回路１３３からのアナログ出力電圧の値も変化する。その結果として、電流生成回路５０５が生成する電流の値も変化する。
光電変換装置１００の内部温度の変化に従って、抵抗素子３１２の抵抗値が上昇したとする。この場合に、画素回路１１１への入射光量が同じであったとしても、ＡＤ変換部１３０に供給される信号（すなわち、相関二重サンプリング後の画素信号）の値は小さくなる。本実施形態では、光電変換装置１００の内部温度の変化に従って、抵抗素子６０５の抵抗値も上昇する。これに応じて、電流生成回路５０５が生成する電流の値が小さくなるため、ＡＤ変換器１３１のゲインが大きくなる。その結果、光電変換装置１００の内部温度の変化による画素信号の減少が軽減される。光電変換装置１００の内部温度の変化に従って抵抗素子３１２の抵抗値が下降した場合にも、同様に、この温度変化による画素信号の増加が軽減される。このように、温度検知回路１３３が生成したアナログ出力は、光電変換装置１００の内部温度の変化による画素信号の変動を軽減するようにＡＤ変換器１３１のゲインを変更する。
抵抗素子３１２と抵抗素子６０５とは、同様の温度特性を有するように形成されてもよい。例えば、抵抗素子３１２と抵抗素子６０５とは、同一の材料で形成されてもよい。抵抗素子３１２及び抵抗素子６０５は、ポリ抵抗、拡散抵抗、メタル抵抗などであってもよい。また、抵抗素子３１２と抵抗素子６０５とは、同一の基板に形成されてもよい。例えば、光電変換装置１００が複数の基板を接合することによって形成される場合に、抵抗素子３１２と抵抗素子６０５とが、複数の基板のうちの同一の１つの基板に形成されてもよい。同一の基板に形成することによって、これらの抵抗素子間のプロセスばらつきが低減する。
図７の回路図を参照して、電流生成回路５０５の別の回路構成例について説明する。温度検知回路１３３は、図７に示す回路素子を有しうる。Ｐ型トランジスタ７０１～７０３によってカレントミラー回路が構成される。Ｎ型トランジスタ７０４及び７０５によって、カレントミラー回路が構成される。Ｎ型トランジスタ７０５のソースは、抵抗素子６０５を介して接地に接続されている。Ｐ型トランジスタ７０３のドレインは、Ｎ型トランジスタ７０６を介して接地に接続されている。Ｎ型トランジスタ７０６のゲートとドレインとは互いに短絡されている。Ｎ型トランジスタ７０６のゲート電圧が温度検知回路１３３からの出力として電流生成回路５０５へ供給される。このような回路構成であっても、抵抗素子６０５の抵抗値が変化すると、温度検知回路１３３からのアナログ出力電圧の値も変化する。
上述の例では、温度検知回路１３３からのアナログ出力電圧が電流生成回路５０５へ供給され、電流生成回路５０５が生成する電流の値が変化した。これにかえて又はこれに加えて、温度検知回路１３３からのアナログ出力電圧が電流生成回路５１０へ供給され、電流生成回路５１０が生成する電流の値が変化してもよい。この変形例によっても、温度検知回路１３３が生成したアナログ出力は、光電変換装置１００の内部温度の変化による画素信号の変動を軽減するようにＡＤ変換器１３１のゲインを変更する。
＜第２実施形態＞
図８のブロック図を参照して、第２実施形態に係る光電変換装置８００の構成例について説明する。第２実施形態に係る光電変換装置８００のうち、第１実施形態に係る光電変換装置１００と同様であってもよい構成要素については同一の参照符号を付し、重複する説明を省略する。光電変換装置８００は、温度検知回路１３３のかわりに、温度検知回路８０１及びＡＤ変換器８０２を有する点で、光電変換装置１００と異なる。
温度検知回路８０１は、光電変換装置１００の内部温度を検知し、この内部温度に応じたアナログ出力をＡＤ変換器８０２へ供給する。ＡＤ変換器８０２は、温度検知回路８０１から供給されたアナログ出力をデジタルデータに変換し、信号処理回路１５０へ供給する。ＡＤ変換器８０２は、ΔΣＡＤ変換器、スロープ型ＡＤ変換器、逐次比較型ＡＤ変換器のような何れの構成であってもよい。また、ＡＤ変換器８０２は、ＡＤ変換器１３１と同じタイプであってもよいし、別のタイプであってもよい。信号処理回路１５０は、ＡＤ変換器８０２から供給されたデジタルデータに基づいて、光電変換装置１００の内部温度を推定する。信号処理回路１５０は、推定された内部温度に基づいて、抵抗素子３１２の抵抗値の変化に起因する画素信号の変動を抑制するように、画素信号（すなわち、ＡＤ変換部１３０からの出力）を補正する。
図９の回路図を参照して、温度検知回路８０１の具体的な回路構成例について説明する。温度検知回路８０１は、光電変換装置１００の内部温度に応じたアナログ出力を生成する任意の構成を取りうる。温度検知回路８０１は、図９に示す回路素子を有しうる。
Ｐ型トランジスタ９０１～９０３によってカレントミラー回路が構成される。Ｎ型トランジスタ９０４及び９０５によって、カレントミラー回路が構成される。Ｎ型トランジスタ９０４のソースは、バイポーラトランジスタ９０８を介して接地に接続されている。Ｎ型トランジスタ９０５のソースは、抵抗素子９０６及びバイポーラトランジスタ９０９を介して接地に接続されている。Ｐ型トランジスタ９０３のドレインは、抵抗素子９０７を介して接地に接続されている。Ｐ型トランジスタ９０３と抵抗素子９０７との間のノードの電圧値がアナログ出力としてＡＤ変換器８０２に供給される。
バイポーラトランジスタ９０８のエミッタサイズに対して、バイポーラトランジスタ９０９のエミッタサイズがｎ倍であるとする。この場合に、バイポーラトランジスタ９０８のコレクタ電位は、バイポーラトランジスタ９０９のコレクタ電位と比較して、Ｖｔ×ｌｏｇ（ｎ）だけ高くなる。ここで、Ｖｔは光電変換装置１００の内部温度に比例する値であり、室温において約２６ｍＶとなる。抵抗素子９０６の抵抗値をＲ１［Ω］とすると、抵抗素子９０６を流れる電流は、Ｖｔ×ｌｏｇ（ｎ）／Ｒ１［Ａ］となる。抵抗素子９０７の抵抗値をＲ２［Ω］とすると、温度検知回路８０１からの出力電圧は、Ｖｔ×ｌｏｇ（ｎ）×（Ｒ２／Ｒ１）［Ａ］となる。このように、温度検知回路１３３は、抵抗素子９０６及び９０７を流れる電流に基づいて、光電変換装置８００の内部温度に応じたアナログ電圧出力を生成する。
信号処理回路１５０は、ＡＤ変換器８０２から供給されたデジタルデータに基づいて、光電変換装置１００の内部温度を推定する。信号処理回路１５０は、推定された内部温度に基づいて、画素信号を補正する。例えば、信号処理回路１５０に、光電変換装置１００の内部温度と補正値との対応表が事前に記憶されていてもよい。信号処理回路１５０は、推定された内部温度を、この対応表に照らし合わせることによって、画素信号の補正値を決定してもよい。このように、信号処理回路１５０は、光電変換装置１００の内部温度の変化による画素信号の変動を軽減するように画素信号を補正する。
上述の例では、信号処理回路１５０が光電変換装置１００の内部温度を推定し、画素信号を表すデジタルデータを補正した。これにかえて、ＡＤ変換部１３０の制御回路１３２がＡＤ変換器８０２から供給されたデジタルデータに基づいて光電変換装置１００の内部温度を推定し、推定された内部温度に基づいてＡＤ変換部１３１のゲインを変更してもよい。制御回路１３２は、光電変換装置１００の内部温度の変化による画素信号の変動を軽減するようにＡＤ変換部１３１のゲインを変更する。
具体的に、ＡＤ変換器１３１のゲインを変更することは、量子化器４０３からの同一の出力に対してＤＡ変換器４０６から減算器４０１へ供給されるアナログ電流の値を変更することを含んでもよい。また、ＡＤ変換器１３１の設定を変更することは、量子化器４０３からの同一の出力に対してＤＡ変換器４１０から減算器４０８へ供給されるアナログ電流の値を変更することを含んでもよい。
ＡＤ変換器１３１のゲインを変更することは、Ｇｍアンプ５０６に供給される基準電圧Ｖｒｅｆの値を変更することを含んでもよい。基準電圧Ｖｒｅｆの値を変更することによって、積分器４０２からの同一の出力に対して、Ｇｍアンプ５０６からの出力が変化する。これによって、ＡＤ変換器１３１のゲインも変化する。
ＡＤ変換器１３１のゲインを変更することは、デシメーションフィルタ４０５の設定を変更することを含んでもよい。変更される設定は、例えば、デシメーションフィルタ４０５の定数や、デシメーションフィルタ４０５のクロック信号の周波数であってもよい。
上述の例では、信号処理回路１５０が光電変換装置１００の内部温度を推定し、画素信号を表すデジタルデータを補正した。これにかえて、信号処理回路１５０は、推定された内部温度を、出力回路１６０を通じて外部装置１９０へ出力してもよい。これによって、外部装置１９０は、画素信号を表すデジタルデータを、この推定された内部温度で補正することが可能になる。
＜第３実施形態＞
図１０のブロック図を参照して、第３実施形態に係る光電変換装置１０００の構成例について説明する。第３実施形態に係る光電変換装置１０００のうち、第２実施形態に係る光電変換装置８００と同様であってもよい構成要素については同一の参照符号を付し、重複する説明を省略する。光電変換装置１０００は、温度検知回路１３３を有しておらず、オプティカルブラック画素回路１００１を有する点で、光電変換装置８００と異なる。
オプティカルブラック画素回路１００１は、画素回路１１１と比較して、光電変換素子２０１が遮光層によって覆われている点が異なり、他の点は同じであってもよい。オプティカルブラック画素回路１００１は、画素回路１１１とともに、画素部１１０を構成する。画素部１１０に光が照射された場合であっても、オプティカルブラック画素回路１００１の光電変換素子２０１に光は実質的に到達しない。
第３実施形態において、信号処理回路１５０は、オプティカルブラック画素回路１００１から読み出された信号に基づいて、光電変換装置１００の内部温度を推定する。オプティカルブラック画素回路１００１から読み出された信号は、暗電流の値に依存し、暗電流は、光電変換装置１００の温度に依存する。そのため、オプティカルブラック画素回路１００１から読み出された信号に基づいて光電変換装置１００の内部温度を推定可能である。信号処理回路１５０は、推定された内部温度に基づいて、画素信号を補正する。例えば、信号処理回路１５０に、光電変換装置１００の内部温度と補正値との対応表が事前に記憶されていてもよい。信号処理回路１５０は、推定された内部温度を、この対応表に照らし合わせることによって、画素信号の補正値を決定してもよい。このように、信号処理回路１５０は、光電変換装置１００の内部温度の変化による画素信号の変動を軽減するように画素信号を補正する。
第３実施形態においても、第２実施形態と同様に、オプティカルブラック画素回路１００１から読み出された信号に基づいて、ＡＤ変換部１３０の制御回路１３２が光電変換装置１００の内部温度を推定してもよい。そして、制御回路１３２は、推定された内部温度に基づいてＡＤ変換部１３１のゲインを変更してもよい。さらに、信号処理回路１５０は、推定された内部温度を、出力回路１６０を通じて外部装置１９０へ出力してもよい。
＜変形例＞
上述の実施形態で、光電変換装置１００は、画素列ごとに１つのＡＤ変換器１３１を有する。これにかえて、光電変換装置１００は、複数の画素列に対して共通のＡＤ変換器１３１を有してもよい。フローティングディフュージョン２０６の容量が切り替え可能であってもよい。フローティングディフュージョン２０６は、複数の光電変換素子で共有されてもよい。複数の光電変換素子が単一のマイクロレンズの下に形成され、位相差を検出可能であってもよい。１つの画素列に対して複数の信号線１１３が配置されてもよく、この場合に、選択トランジスタが複数配置されてもよい。比較器５０３は、オートゼロ動作用の容量やスイッチを有する構成であってもよい。光電変換装置１００は、１枚の基板で形成されてもよいし、互いに積層され接合された２枚の基板で形成されてもよいし、互いに積層され接合された３枚以上の基板で形成されてもよい。
図１１を参照して、光電変換装置１００が、互いに積層され接合された２枚の基板１１０１及び１１０２で形成された構成例について説明する。画素部１１０及び垂直走査回路１７０は、基板１１０１に配置されている。読み出し部１２０、ＡＤ変換部１３０、水平走査回路１４０、信号処理回路１５０、出力回路１６０、及びタイミング制御回路１８０は、基板１１０２に配置されている。これにかえて、一部の構成要素が別の基板に配置されてもよい。例えば、垂直走査回路１７０は、基板１１０１ではなく基板１１０２に配置されてもよい。上述の温度検知回路１３３は、基板１１０２に配置されてもよい。これにかえて、温度検知回路１３３のうち抵抗素子６０５のみが基板１１０１に配置され、残りの構成要素が基板１１０２に配置されてもよい。さらに、温度検知回路１３３の全体が基板１１０１に配置されてもよい。
図１１では第１実施形態の光電変換装置１００に基づいて説明したが、他の実施形態の光電変換装置８００及び１０００についても同様に変形されてもよい。この場合に、温度検知回路８０１の全体が基板１１０１に配置されてもよいし、温度検知回路８０１の全体が基板１１０２に配置されてもよい。さらに、温度検知回路８０１の構成要素が基板１１０１と基板１１０２とに分かれて配置されてもよい。
＜その他の実施形態＞
図１２（ａ）を参照しながら、半導体装置１２０３を備える機器１２００に係る実施形態について詳細に説明する。半導体装置１２０３は、上述の何れの実施形態の光電変換装置であってもよい。半導体装置１２０３は、半導体デバイス１２０１と、半導体デバイス１２０１を収容するパッケージ１２０２とを含んでもよい。パッケージ１２０２は、半導体デバイス１２０１が固定された基体と、半導体デバイス１２０１に対向するガラスなどの蓋体と、を含んでもよい。パッケージ１２０２は、基体に設けられた端子と半導体デバイス１２０１に設けられた端子（ボンディングパッド）とを接続するボンディングワイヤやバンプなどの接合部材をさらに含んでもよい。
機器１２００は、光学装置１２０４、制御装置１２０５、処理装置１２０６、表示装置１２０７、記憶装置１２０８、および機械装置１２０９の少なくともいずれかを備えてもよい。光学装置１２０４は、例えばレンズやシャッター、ミラーである。光学装置１２０４は、光電変換装置に対応する。制御装置１２０５は、半導体装置１２０３を制御する。制御装置１２０５は、例えばＦＰＧＡ（Field Programmable Gate Arrayの略語。）やＡＳＩＣ（Application Specific Integrated Circuitの略語。）などの半導体装置である。
処理装置１２０６は、半導体装置１２０３から出力された信号を処理する。処理装置１２０６は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵ（Central Processing Unitの略語。）やＡＳＩＣなどの半導体装置である。表示装置１２０７は、半導体装置１２０３で得られた情報（画像）を表示する、ＥＬ（Electro-Luminescenceの略語。）表示装置や液晶表示装置である。記憶装置１２０８は、半導体装置１２０３で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置１２０８は、ＳＲＡＭ（Static Random Access Memoryの略語。）やＤＲＡＭ（Dynamic Random Access Memoryの略語。）などの揮発性メモリ、又はフラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
機械装置１２０９は、モーターやエンジンなどの可動部又は推進部を有する。機器１２００では、半導体装置１２０３から出力された信号を表示装置１２０７に表示したり、機器１２００が備える通信装置（不図示）によって外部に送信したりする。そのために、機器１２００は、半導体装置１２０３が有する記憶回路や演算回路とは別に、記憶装置１２０８や処理装置１２０６をさらに備えてもよい。機械装置１２０９は、半導体装置１２０３から出力され信号に基づいて制御されてもよい。
また、機器１２００は、撮影機能を有する情報端末（例えばスマートフォンやウェアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置１２０９は、ズーミングや合焦、シャッター動作のために光学装置１２０４の部品を駆動してもよい。これにかえて、カメラにおける機械装置１２０９は防振動作のために半導体装置１２０３を移動してもよい。
また、機器１２００は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置１２０９は移動装置として用いられてもよい。輸送機器としての機器１２００は、半導体装置１２０３を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものであってもよい。運転（操縦）の補助および／または自動化のための処理装置１２０６は、半導体装置１２０３で得られた情報に基づいて移動装置としての機械装置１２０９を操作するための処理を行ってもよい。これにかえて、機器１２００は、内視鏡などの医療機器や、分析測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器であってもよい。
図１２（ｂ）及び図１２（ｃ）を用いて、撮像システム及び移動体に係る実施形態について説明する。図１２（ｂ）は、車載カメラに関する撮像システム１２１０の一例を示したものである。撮像システム１２１０は、光電変換装置１２１１を有する。光電変換装置１２１１は、上述の実施形態の何れの光電変換装置であってもよい。撮像システム１２１０は、光電変換装置１２１１により取得された複数の画像データに対し、画像処理を行う処理装置である画像処理部１２１２を有する。また、撮像システム１２１０は、光電変換装置１２１１により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である視差取得部１２１３を有する。さらに、撮像システム１２１０は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部１２１４と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部１２１５と、を有する。ここで、視差取得部１２１３や距離取得部１２１４は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１２１５はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述した各種の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置は、ＦＰＧＡ、ＡＳＩＣ等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム１２１０は、車両情報取得装置１２１６と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム１２１０は、衝突判定部１２１５での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１２１７に接続されている。すなわち、制御ＥＣＵ１２１７は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム１２１０は、衝突判定部１２１５での判定結果に基づいて、ドライバーへ警報を発する警報装置１２１８にも接続されている。例えば、衝突判定部１２１５の判定結果として衝突可能性が高い場合に、制御ＥＣＵ１２１７はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１２１８は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム１２１０で撮像する。図１２（ｃ）に、車両前方（撮像範囲１２１９）を撮像する場合の撮像システム１２１０を示した。車両情報取得装置１２１６は、撮像システム１２１０を動作させ撮像を実行させるように指示を送る。
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の移動手段である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢよりも大きい」旨の記載があれば、「ＡはＢよりも大きくない」旨の記載を省略しても、本明細書は「ＡはＢよりも大きくない」旨を開示しているといえる。なぜなら、「ＡはＢよりも大きい」旨を記載している場合には、「ＡはＢよりも大きくない」場合を考慮していることが前提だからである。発明の範囲を公にするために請求項を添付する。
１００ 光電変換装置、１１１ 画素回路、１２１ 読み出し回路、１３１ ＡＤ変換器

Claims (15)

  1. 光電変換装置であって、
    光を電気信号に変換する受光回路と、
    前記光から変換された前記電気信号を表すデータ信号を保持する第１保持回路と、
    リセット状態の前記受光回路から読み出されたノイズ信号を保持する第２保持回路と、
    前記第１保持回路に保持された前記データ信号と、前記第２保持回路に保持された前記ノイズ信号との差分に応じた電圧が印加される第１抵抗素子と、
    前記第１抵抗素子を流れるアナログ電流をデジタルデータに変換するＡＤ変換器と、
    第２抵抗素子と、
    前記第２抵抗素子を流れる電流に基づいて、前記光電変換装置の内部温度に応じたアナログ出力を生成する温度検知回路と、を備えることを特徴とする光電変換装置。
  2. 前記ＡＤ変換器は、ΔΣＡＤ変換器であり、
    前記温度検知回路が生成した前記アナログ出力は、前記ΔΣＡＤ変換器のゲインを変更する
    ことを特徴とする請求項１に記載の光電変換装置。
  3. 前記第１抵抗素子を流れるアナログ電流は、第１アナログ電流であり、
    前記ΔΣＡＤ変換器は、
    前記第１アナログ電流が供給される減算器と、
    前記減算器からの出力を積分する積分器と、
    前記積分器による積分結果を量子化する量子化器と、
    前記量子化器からの出力に対してデシメーション処理を行うデシメーションフィルタと、
    前記第１アナログ電流から減算されるように、前記量子化器からの出力に応じた第２アナログ電流を前記減算器に供給するＤＡ変換器と、を含み、
    前記ＤＡ変換器は、前記第２アナログ電流を生成する電流生成回路を含み、
    前記量子化器からの同一の出力に対して前記電流生成回路が生成する前記第２アナログ電流の値は、前記温度検知回路が生成した前記アナログ出力に基づいて変化する
    ことを特徴とする請求項２に記載の光電変換装置。
  4. 光電変換装置であって、
    光を電気信号に変換する受光回路と、
    前記光から変換された前記電気信号を表すデータ信号を保持する第１保持回路と、
    リセット状態の前記受光回路から読み出されたノイズ信号を保持する第２保持回路と、
    前記第１保持回路に保持された前記データ信号と、前記第２保持回路に保持された前記ノイズ信号との差分に応じた電圧が印加される抵抗素子と、
    前記抵抗素子を流れるアナログ電流をデジタルデータに変換するＡＤ変換器と、
    前記光電変換装置の内部温度に応じたアナログ出力を生成する温度検知回路と、
    前記アナログ出力に基づいて前記光電変換装置の内部温度を推定する処理回路と、
    を備えることを特徴とする光電変換装置。
  5. 前記処理回路は、前記推定された内部温度に基づいて前記ＡＤ変換器のゲインを変更する
    ことを特徴とする請求項４に記載の光電変換装置。
  6. 前記処理回路は、前記推定された内部温度に基づいて前記デジタルデータを補正する
    ことを特徴とする請求項４に記載の光電変換装置。
  7. 前記処理回路は、前記推定された内部温度を外部装置に出力する
    ことを特徴とする請求項４に記載の光電変換装置。
  8. 前記光電変換装置は、前記温度検知回路が生成した前記アナログ出力をデジタルデータに生成するＡＤ変換器を備え、
    前記処理回路は、前記アナログ出力に対応する前記デジタルデータに基づいて前記光電変換装置の内部温度を推定する
    ことを特徴とする請求項４乃至７の何れか１項に記載の光電変換装置。
  9. 前記抵抗素子は、第１抵抗素子であり、
    前記光電変換装置は、第２抵抗素子をさらに備え、
    前記温度検知回路は、前記第２抵抗素子を流れる電流に基づいて前記アナログ出力を生成する
    ことを特徴とする請求項４乃至８の何れか１項に記載の光電変換装置。
  10. 前記温度検知回路は、オプティカルブラック画素回路を含み、
    前記温度検知回路が生成する前記アナログ出力は、前記オプティカルブラック画素回路からの出力に基づく
    ことを特徴とする請求項４乃至８の何れか１項に記載の光電変換装置。
  11. 前記第１抵抗素子と前記第２抵抗素子とは同一の材料で形成されている
    ことを特徴とする請求項１乃至３及び９の何れか１項に記載の光電変換装置。
  12. 前記第１抵抗素子と前記第２抵抗素子とは同一の基板に形成されている
    ことを特徴とする請求項１乃至３及び９の何れか１項に記載の光電変換装置。
  13. 請求項１乃至１２の何れか１項に記載の光電変換装置と、
    前記光電変換装置に対応した光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報を表示する表示装置、
    前記光電変換装置で得られた情報を記憶する記憶装置、及び
    前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備える機器。
  14. 光を電気信号に変換する受光回路が設けられた基板に積層するための基板であって、
    前記光から変換された前記電気信号を表すデータ信号を保持する第１保持回路と、
    リセット状態の前記受光回路から読み出されたノイズ信号を保持する第２保持回路と、
    前記第１保持回路に保持された前記データ信号と、前記第２保持回路に保持された前記ノイズ信号との差分に応じた電圧が印加される第１抵抗素子と、
    前記第１抵抗素子を流れるアナログ電流をデジタルデータに変換するＡＤ変換器と、
    第２抵抗素子と、
    前記第２抵抗素子を流れる電流に基づいて、前記光電変換装置の内部温度に応じたアナログ出力を生成する温度検知回路と、を備えることを特徴とする基板。
  15. 光を電気信号に変換する受光回路が設けられた基板に積層するための基板であって、
    前記光から変換された前記電気信号を表すデータ信号を保持する第１保持回路と、
    リセット状態の前記受光回路から読み出されたノイズ信号を保持する第２保持回路と、
    前記第１保持回路に保持された前記データ信号と、前記第２保持回路に保持された前記ノイズ信号との差分に応じた電圧が印加される抵抗素子と、
    前記抵抗素子を流れるアナログ電流をデジタルデータに変換するＡＤ変換器と、
    前記光電変換装置の内部温度に応じたアナログ出力を生成する温度検知回路と、
    前記アナログ出力に基づいて前記光電変換装置の内部温度を推定する処理回路と、
    を備えることを特徴とする基板。
JP2021045157A 2021-03-18 2021-03-18 光電変換装置、基板及び機器 Pending JP2022144241A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021045157A JP2022144241A (ja) 2021-03-18 2021-03-18 光電変換装置、基板及び機器
US17/693,521 US11688755B2 (en) 2021-03-18 2022-03-14 Photoelectric conversion device, substrate, and equipment comprising a circuit to determine an internal temperature of the photoelectric conversion device based on a current following in a resistive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021045157A JP2022144241A (ja) 2021-03-18 2021-03-18 光電変換装置、基板及び機器

Publications (2)

Publication Number Publication Date
JP2022144241A true JP2022144241A (ja) 2022-10-03
JP2022144241A5 JP2022144241A5 (ja) 2024-03-18

Family

ID=83284274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021045157A Pending JP2022144241A (ja) 2021-03-18 2021-03-18 光電変換装置、基板及び機器

Country Status (2)

Country Link
US (1) US11688755B2 (ja)
JP (1) JP2022144241A (ja)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224472A (ja) 1999-02-04 2000-08-11 Fuji Photo Film Co Ltd 撮像制御装置および撮像制御方法
JP4784397B2 (ja) 2006-05-26 2011-10-05 コニカミノルタホールディングス株式会社 撮像装置
JP5004775B2 (ja) 2007-12-04 2012-08-22 キヤノン株式会社 撮像装置及び撮像システム
JP2011238856A (ja) 2010-05-12 2011-11-24 Canon Inc 光電変換装置
JP6045136B2 (ja) 2011-01-31 2016-12-14 キヤノン株式会社 光電変換装置
JP6080447B2 (ja) 2011-12-01 2017-02-15 キヤノン株式会社 光電変換装置
JP2014216349A (ja) 2013-04-22 2014-11-17 キヤノン株式会社 光電変換装置
EP2818967B1 (en) * 2013-06-28 2018-08-22 Dialog Semiconductor GmbH Device and method for determining an operating temperature of an electronic component
JP6223055B2 (ja) 2013-08-12 2017-11-01 キヤノン株式会社 光電変換装置
JP6245997B2 (ja) 2014-01-16 2017-12-13 キヤノン株式会社 固体撮像装置及び撮像システム
JP6246004B2 (ja) 2014-01-30 2017-12-13 キヤノン株式会社 固体撮像装置
JP6057931B2 (ja) 2014-02-10 2017-01-11 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP6412328B2 (ja) 2014-04-01 2018-10-24 キヤノン株式会社 固体撮像装置およびカメラ
JP2016144151A (ja) 2015-02-04 2016-08-08 キヤノン株式会社 固体撮像装置の駆動方法、固体撮像装置およびカメラ
JP6619631B2 (ja) 2015-11-30 2019-12-11 キヤノン株式会社 固体撮像装置および撮像システム
JP6889571B2 (ja) 2017-02-24 2021-06-18 キヤノン株式会社 撮像装置および撮像システム
CN111164965B (zh) 2017-10-03 2023-07-18 索尼半导体解决方案公司 固态摄像器件和电子设备
US11463644B2 (en) 2018-08-31 2022-10-04 Canon Kabushiki Kaisha Imaging device, imaging system, and drive method of imaging device
JP2020191543A (ja) 2019-05-22 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP6986046B2 (ja) 2019-05-30 2021-12-22 キヤノン株式会社 光電変換装置および機器
JP7345301B2 (ja) 2019-07-18 2023-09-15 キヤノン株式会社 光電変換装置および機器
JP7303682B2 (ja) 2019-07-19 2023-07-05 キヤノン株式会社 光電変換装置及び撮像システム
JP7374639B2 (ja) 2019-07-19 2023-11-07 キヤノン株式会社 光電変換装置及び撮像システム
JP7171649B2 (ja) 2020-05-15 2022-11-15 キヤノン株式会社 撮像装置および撮像システム
US11470275B2 (en) 2020-06-15 2022-10-11 Canon Kabushiki Kaisha Photoelectric conversion device, photoelectric conversion system and moving body
US11736813B2 (en) 2020-07-27 2023-08-22 Canon Kabushiki Kaisha Imaging device and equipment

Also Published As

Publication number Publication date
US11688755B2 (en) 2023-06-27
US20220302199A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US11496704B2 (en) Photoelectric conversion device having select circuit with a switch circuit having a plurality of switches, and imaging system
JP7374639B2 (ja) 光電変換装置及び撮像システム
US10531033B2 (en) Solid state imaging device
JP2017184185A (ja) 撮像装置、撮像システム、および、移動体
JP2019068382A (ja) 固体撮像装置および撮像システム
US20230247322A1 (en) Photoelectric conversion apparatus, a/d converter, and equipment
US20240080588A1 (en) Photoelectric conversion device and imaging system
JP2022144241A (ja) 光電変換装置、基板及び機器
JP2022119636A (ja) 光電変換装置、ａｄ変換器及び機器
JP2022119637A (ja) 光電変換装置、ａｄ変換器及び機器
JP2022119484A (ja) 光電変換装置
US20230282654A1 (en) Photoelectric conversion device
JP2020191600A (ja) 光電変換装置および光電変換システム
JP2023072534A (ja) 光電変換装置及び機器
US20220247958A1 (en) Photoelectric converter, photoelectric conversion system, and moving body
US11843880B2 (en) Photoelectric conversion device
US20230247332A1 (en) Photoelectric conversion device and method of driving photoelectric conversion device
US20230179893A1 (en) Photoelectric conversion device
US20230370737A1 (en) Photoelectric conversion device, imaging system, movable object, equipment, signal processing device and signal processing method
JP2023084647A (ja) 光電変換装置
US20230179881A1 (en) Photoelectric conversion device
JP2023042083A (ja) 光電変換装置
JP2022119469A (ja) 光電変換装置
JP2023087543A (ja) 光電変換装置及び機器
JP2020173691A (ja) 半導体装置、光電変換装置、光電変換システム及び移動体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240308