JP5027843B2 - バイアス回路、マイク回路 - Google Patents
バイアス回路、マイク回路 Download PDFInfo
- Publication number
- JP5027843B2 JP5027843B2 JP2009080340A JP2009080340A JP5027843B2 JP 5027843 B2 JP5027843 B2 JP 5027843B2 JP 2009080340 A JP2009080340 A JP 2009080340A JP 2009080340 A JP2009080340 A JP 2009080340A JP 5027843 B2 JP5027843 B2 JP 5027843B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- bias circuit
- semiconductor element
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
- Circuit For Audible Band Transducer (AREA)
Description
本発明は、このような点に鑑みてなされたものであって、入力インピーダンスの温度による変化を低減することができるバイアス回路、及びこのようなバイアス回路を使用して通過信号周波数の温度変化を抑えるマイク回路を提供することを目的とする。
本発明の請求項3に記載のバイアス回路は、請求項2において、前記第1電圧が環境温度に応じて変化する割合と、前記第2電圧が環境温度に応じて変化する割合との差が、前記信号線をバイアスする前記第1半導体素子、前記第2半導体素子のインピーダンスの環境温度による変化を抑えるように設定されることを特徴とする。
本発明の請求項5に記載のバイアス回路は、請求項1から3のいずれか1項において、前記第1半導体素子、前記第2半導体素子が、ゲートとドレインとが接続された電界効果型トランジスタであることを特徴とする。
請求項2に記載の発明は、第1電圧が環境温度に応じて変化する割合と、第2電圧が環境温度に応じて変化する割合との差が環境温度によらず一定の値を有するため、環境温度の上昇に対応して一定の割合で低下する電圧を信号線に印加することができる。このため、広い環境温度範囲において信号線が第1半導体素子、第2半導体素子によりバイアスされるインピーダンスが環境温度の変化によって変化することを緩和することができる。
請求項4に記載の発明は、PNジャンクションを使った接合型素子を使って本発明のバイアス回路を実現することができる。
請求項5に記載の発明は、ゲートとドレインとが接続された電界効果型トランジスタを使って本発明のバイアス回路を実現することができる。
請求項6に記載のマイク回路は、第1半導体素子、第2半導体素子のインピーダンスの環境温度の変化による変化、ひいては信号線がバイアスされるインピーダンスの温度による変化を緩和するバイアス回路を用いたマイク回路を提供することができる。このため、通過信号周波数の環境温度による変化を抑えるマイク回路を提供することができる。
(実施形態1)
図1は、本発明の実施形態1のバイアス回路が適用されるマイク回路を示している。図1のマイク回路は、MEMSマイク等のシリコンマイクの回路であって、マイク素子100と、アンプ回路103とを接続する信号線をバイアスするバイアス回路105を備えている。実施形態1では、バイアス回路105によってバイアスされる信号線を、アンプ回路103の入力端子101、あるいは単に入力端子101と記す。
バイアス回路105は、電圧発生回路102と、ダイオード素子105a、ダイオード素子105bを備えている。ダイオード素子105aのマイナス側電極(陰極、カソード)はアンプ回路103の入力端子101に接続される。また、プラス側電極(陽極、アノード)が電圧発生回路102の電圧V1の出力端子102aに接続される。ダイオード素子105bのプラス側電極(陽極、アノード)はアンプ回路103の入力端子101に接続される。マイナス側電極(陰極、カソード)は電圧発生回路102の電圧V2の出力端子102bに接続される。
なお、実施形態1では、ダイオード素子105a、105bの端子間にかかる電圧を−2mV/℃に制御することにより、素子インピーダンスの温度依存性を完全に打ち消すことができるものとして以下の説明を行う。
ダイオード素子201は、N型半導体基板領域(Nウェル領域)にP+タイプのイオン拡散を行って形成されたPNジャンクション(面積100μm2)のダイオード素子である。実施形態1では、電圧V1の値は室温(25℃)で0.6Vであり、−2mV/℃という負の傾きを持っている。抵抗素子202は、60kΩの抵抗値を持ったポリシリコンで形成されている。V2の値は室温(25℃)で0.6Vであり、温度に無関係に一定である。
なお、ダイオード素子は、低温時に正方向の端子間電圧がかかりやすくなり、高温時に負方向の端子間電圧がかかりやすくなる。実施形態1では、回路が通常使用される室温近くで両者が交差する2つの電圧値を、各々電圧V1、電圧V2に設定する。
図5は、図1に示したアンプ回路103の具体的な構成を例示した図である。図5に示したアンプ回路は、P型MOSトランジスタ素子501によるソースフォロアとしてバッファリングするものであることができる。
次に、本発明の実施形態2について説明する。
実施形態2は、図1に示した電圧発生回路102の構成が実施形態1と相違する。このため、実施形態1と同一の構成については図示及び説明を省くものとする。
図6は、実施形態2の電圧発生回路を説明するための図である。図6に示した電圧発生回路は、直列に接続されたダイオード素子601、602に対して一定の値(0.1μA)の電流I3を注入することによって電圧V1を発生する。また、電圧発生回路は、ダイオード素子603に対して一定の値(10μA)の電流I4を注入することによって電圧V2を発生している。
図8は、このような実施形態2の効果を説明するための図であって、横軸に平衡電圧V3を基準にした場合の入力端子101の電圧を、縦軸に入力インピーダンスを示している。図8によれば、低温時、室温時、高温時の入力インピーダンスが温度によらず一致していることが分かる。
なお、以上述べた本発明の実施形態1、実施形態2は、いずれも以上述べた構成に限定されるものではない。例えば、電圧発生回路は、定電流源を使ってダイオード素子に電流を供給する構成に限定されるものではない。例えば、電源と抵抗素子を使っても同様に電流を供給することができる。
また、実施形態1、実施形態2のバイアス回路は、図2、図6に示したV1とV2の電位差の温度に対応する変化が負の傾きを持つように変化するものであればよい。そして、このような構成を実現するにあたり、バイアス回路を構成するダイオード素子の段数は任意の数とする。また、図2に示したダイオード素子201、図6に示したダイオード素子601〜603間の任意の位置に抵抗素子を挿入してもよい。さらに、挿入された抵抗素子の任意の位置からのV1、V2を出力するものであってもよい。
また、図1に示したダイオード素子105a、105bは、PN接合型のダイオード素子に限定されるものでなく、図11に示す電界効果型トランジスタであってもよい。なお、電界効果型トランジスタを使用する場合、ゲート端子とドレイン端子とが接続された構成とする。
さらに、本発明のバイアス回路およびマイク回路は半導体集積回路上に形成することが望ましい。さらにマイク素子等と同一の半導体基板上に形成することも可能であるし、異なる半導体基板に形成した上で同一のパッケージ内に封入し、パッケージ内で接続することも可能である。
101 入力端子
102 電圧発生回路
102a、102b、104 出力端子
103 アンプ回路
105 バイアス回路
105a、105b ダイオード素子
201、601、602、603 ダイオード素子
202 抵抗素子
501 トランジスタ素子
Claims (6)
- 信号線をバイアスするバイアス回路であって、
電圧源と、
前記電圧源の第1出力端子にアノードが接続され、前記信号線にカソードが接続される第1半導体素子と、前記電圧源の第2出力端子にカソードが接続され、前記信号線にアノードが接続される第2半導体素子と、を備え、
前記第1出力端子から出力される第1電圧から、前記第2出力端子から出力される第2電圧を引いた差の電圧は、
前記電圧源が置かれる環境温度の上昇に対応して低下することを特徴とするバイアス回路。 - 前記第1電圧が環境温度に応じて変化する割合と、前記第2電圧が環境温度に応じて変化する割合との差が環境温度によらず一定の値を有することを特徴とする請求項1に記載のバイアス回路。
- 前記第1電圧が環境温度に応じて変化する割合と、前記第2電圧が環境温度に応じて変化する割合との差は、前記信号線をバイアスする前記第1半導体素子、前記第2半導体素子のインピーダンスの環境温度による変化を抑えるように設定されることを特徴とする請求項2に記載のバイアス回路。
- 前記第1半導体素子、前記第2半導体素子が、P型半導体とN型半導体とを接合して構成される素子であることを特徴とする請求項1から3のいずれか1項に記載のバイアス回路。
- 前記第1半導体素子、前記第2半導体素子が、ゲートとドレインとが接続された電界効果型トランジスタであることを特徴とする請求項1から3のいずれか1項に記載のバイアス回路。
- マイク素子から増幅器へ信号を入力する信号線と、当該信号線をバイアスするバイアス回路と、を含むマイク回路であって、
前記バイアス回路は、
電圧源と、
前記電圧源の第1出力端子にアノードが接続され、前記信号線にカソードが接続される第1半導体素子と、前記電圧源の第2出力端子にカソードが接続され、前記信号線にアノードが接続される第2半導体素子と、を備え、
前記第1出力端子から出力される第1電圧から、前記第2出力端子から出力される第2電圧を引いた差の電圧は、
前記電圧源が置かれる環境温度の上昇に対応して低下することを特徴とするマイク回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009080340A JP5027843B2 (ja) | 2009-03-27 | 2009-03-27 | バイアス回路、マイク回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009080340A JP5027843B2 (ja) | 2009-03-27 | 2009-03-27 | バイアス回路、マイク回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010233102A JP2010233102A (ja) | 2010-10-14 |
JP5027843B2 true JP5027843B2 (ja) | 2012-09-19 |
Family
ID=43048472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009080340A Active JP5027843B2 (ja) | 2009-03-27 | 2009-03-27 | バイアス回路、マイク回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5027843B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107534817A (zh) * | 2015-03-24 | 2018-01-02 | Tdk株式会社 | 具有改进的灵敏度的mems麦克风 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101205512B1 (ko) * | 2011-04-28 | 2012-11-28 | 주식회사 씨자인 | 가변 입력 임피던스 전처리 증폭기를 포함하는 디지털 콘덴서형 마이크로폰 및 상기 전처리 증폭기의 가변 입력 임피던스 조절 방법 |
JP6691059B2 (ja) * | 2014-04-23 | 2020-04-28 | Tdk株式会社 | マイクロフォンアセンブリおよびマイクロフォンアセンブリの温度依存性を低減する方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3371045B2 (ja) * | 1994-12-26 | 2003-01-27 | 株式会社オーディオテクニカ | コンデンサマイクロホン |
-
2009
- 2009-03-27 JP JP2009080340A patent/JP5027843B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107534817A (zh) * | 2015-03-24 | 2018-01-02 | Tdk株式会社 | 具有改进的灵敏度的mems麦克风 |
CN107534817B (zh) * | 2015-03-24 | 2020-04-14 | Tdk株式会社 | 具有改进的灵敏度的mems麦克风 |
Also Published As
Publication number | Publication date |
---|---|
JP2010233102A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
CN107547058B (zh) | 用于多级运算放大器的系统和方法 | |
JP5253275B2 (ja) | コンデンサマイクの増幅回路 | |
KR100672032B1 (ko) | 수직형 트랜지스터를 이용한 반도체 회로 | |
US7605656B2 (en) | Operational amplifier with rail-to-rail common-mode input and output range | |
TW201106126A (en) | Reference voltage circuit and electronic device | |
WO2011132240A1 (ja) | コンデンサマイクロフォン用増幅装置 | |
JP2011187647A (ja) | 光電変換装置 | |
JP5027843B2 (ja) | バイアス回路、マイク回路 | |
US7646246B2 (en) | Semiconductor device | |
US8674770B2 (en) | Transimpedance amplifier and light receiving circuit | |
JPWO2016051473A1 (ja) | 演算増幅回路 | |
JP2018110281A (ja) | アクティブインダクタ及び増幅回路 | |
JP2017184122A (ja) | 差動増幅器 | |
US10291188B2 (en) | Preamplifier and method | |
US20150015326A1 (en) | Bulk-modulated current source | |
JP5205803B2 (ja) | 半導体装置 | |
JP2006165808A (ja) | 差動増幅回路 | |
US20180309415A1 (en) | Amplifier circuit having poly resistor with biased depletion region | |
JP6859168B2 (ja) | 差動増幅回路 | |
CN100429865C (zh) | 恒定电流产生电路 | |
WO2012172927A1 (ja) | トンネル電流回路 | |
JP2018179571A (ja) | 電流センス回路 | |
JP2009225096A (ja) | 光電流・電圧変換回路 | |
JP6744604B2 (ja) | 入力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5027843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |