WO2012172927A1 - トンネル電流回路 - Google Patents

トンネル電流回路 Download PDF

Info

Publication number
WO2012172927A1
WO2012172927A1 PCT/JP2012/062894 JP2012062894W WO2012172927A1 WO 2012172927 A1 WO2012172927 A1 WO 2012172927A1 JP 2012062894 W JP2012062894 W JP 2012062894W WO 2012172927 A1 WO2012172927 A1 WO 2012172927A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
current
tunnel current
circuit
tunnel
Prior art date
Application number
PCT/JP2012/062894
Other languages
English (en)
French (fr)
Inventor
光俊 菅原
Original Assignee
Sugawara Mitsutoshi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sugawara Mitsutoshi filed Critical Sugawara Mitsutoshi
Priority to US13/261,789 priority Critical patent/US20140197815A1/en
Publication of WO2012172927A1 publication Critical patent/WO2012172927A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Definitions

  • the present invention relates to an analog electronic circuit using a tunnel current,
  • the present invention relates to an analog electronic circuit using a tunnel current that is also useful when configuring a low current consumption band gap reference circuit.
  • a reference voltage generation circuit called a band gap reference is known.
  • a voltage generated in a silicon semiconductor PN junction hereinafter referred to as “junction”
  • junction has a negative temperature coefficient of about 0.7 V and about ⁇ 2 mV / ° C. at room temperature, and a pair in which the current density flowing in the junction is changed.
  • the potential difference becomes a positive temperature coefficient proportional to the absolute temperature, and is amplified by a predetermined resistance ratio and added to the junction voltage to cancel the temperature coefficient.
  • Patent Publication 2002-304224 “Voltage Generation Circuit and Voltage Generation Method” Inventor Mitsutoshi Sugawara Japanese Patent Application No. 2010-235993 “Reference Voltage Generation Circuit” Inventor Mitsutoshi Sugawara USP6384586 “RegulatedLow Voltage Generation Circuit” innovator Mitsutoshi Sugawara
  • FIG. 4 shows a conventional CMOS type bandgap reference circuit invented by the present inventor described in Patent Document 1, which can be manufactured by a CMOS process and has a temperature coefficient lower than a silicon bandgap voltage of about 1.3V. This is a bandgap reference circuit that can generate a substantially zero reference voltage.
  • I1 Is ⁇ exp (q ⁇ VD1 ⁇ (k ⁇ T))
  • Is is a saturation current determined by the size of the process and the junction
  • q is an electron charge
  • k is a Boltzmann coefficient
  • T is an absolute temperature
  • Is is a saturation current determined by the size of the process and the junction
  • q is an electron charge
  • k is a Boltzmann coefficient
  • T is an absolute temperature.
  • Is is almost equal on the integrated circuit
  • m is a current density ratio.
  • VD1 ⁇ VD2 (k ⁇ T ⁇ q) ⁇ ln (m ⁇ I1 ⁇ I2)
  • T a voltage proportional to the absolute temperature T.
  • Vout V3 * R3 / (R2 + R3) + R2 * R3 / (R2 + R3) / R1 * n * k * T * ln (m) / q It becomes.
  • the first item has a negative temperature characteristic that is proportional to the temperature characteristic of the junction, and the second item has a positive temperature coefficient that is proportional to the absolute temperature. Therefore, by selecting R1, R2, R3, m appropriately, A voltage having an arbitrary temperature coefficient of zero or positive can be obtained. Industrially, zero is frequently used and may be used for purposes such as correcting positive and negative temperature coefficients.
  • the area of the junction D2 is 10 times that of D1
  • the item is half of the junction voltage, which is about 350 mV and becomes -1 mV / ° C
  • the second term is about 300 mV and becomes +1 mV / ° C. In total, the temperature coefficient cancels at about 650 mV, and can be made almost zero.
  • the power consumption is mainly determined by the current ratio between the resistor R1 and the current source.
  • the power supply voltage is 1V, 40 ⁇ W of power is consumed.
  • a bandgap reference circuit with a small area and power consumption of nW class or less without using a high resistance. Further, if the present invention is applied, a reference voltage having a temperature coefficient of almost zero lower than the band gap voltage of about 1.3 V of silicon having a small area and power consumption of nW class or less can be generated without using a high resistance. A reference voltage generation circuit can be provided. Furthermore, each circuit in the bandgap reference circuit of the present invention can be used universally as a circuit having a small area and power consumption of nW class or less without using a high resistance.
  • tunnel current is used instead of resistance.
  • the tunnel current is a current that starts to flow remarkably when the distance between the electrodes of the insulator is about 10 nm or less, and the principle is explained by quantum mechanics.
  • an element that actively uses a tunnel current is referred to as a “tunnel current element”, and a circuit using the element is referred to as a “tunnel current circuit”.
  • a tunnel current element it is proposed to actively use a “gate tunnel leak current” flowing between a gate and a back gate of a MOS transistor which has begun to be seen in an integrated circuit process after 90 nm.
  • the drain and source of such a MOS transistor are not substantially operating and may be omitted.
  • a tunnel element without a drain or source can be formed.
  • an electrode that goes around the gate electrode can be formed simultaneously with the source and drain.
  • the element has a conductor or semiconductor electrode opposed to each other with a very thin insulating film interposed therebetween, and such a structure can be made irrespective of the MOS transistor.
  • the tunnel current is as small as about pA to nA is utilized.
  • the reference voltage generation circuit using the tunnel current element of the present invention is: In a reference voltage generation circuit that adds a voltage proportional to a difference voltage when a current having a different current density is passed through a semiconductor junction and a voltage proportional to a forward voltage generated in the semiconductor junction to obtain an output voltage.
  • By means for flowing a current proportional to the current flowing through the first tunneling current element through the second plurality of tunneling elements A voltage proportional to the differential voltage is generated.
  • a means for suppressing or compensating for unnecessary tunnel current generated in other elements is also provided.
  • FIG. 1 shows a first embodiment of the present invention.
  • VD1 ⁇ VD2 (k ⁇ T ⁇ q) ⁇ ln (10 ⁇ I1 ⁇ I2)
  • T 300 ° K.
  • This is a differential amplifier composed of an N-channel transistor differential pair M6 and M7, P-channel transistor active loads M1 and M2, and a tunnel current element Ts which operates equivalently as a current source.
  • both ends of the tunnel current element T0 become equal to VD1-VD2 as much as possible.
  • the process so far is the same as the conventional example except for the tunnel current element Ts.
  • a gate-to-back gate of a P-channel transistor is used as an example of a tunnel current element.
  • the source and drain of such a transistor are connected to, for example, a back gate.
  • circuit simulation can be performed using an existing transistor model such as BSIM4.
  • BSIM4 transistor model
  • the tunnel current elements T1 to T10 having the same shape as the tunnel current element T0 are connected in series and the currents of the P-channel transistors M4 and M5 are set equal to each other, whereby an equal current flows through the tunnel current elements T0 to T10.
  • each tunnel current element The voltages at both ends of each tunnel current element are equal to each other. That is, a voltage 10 times that of the tunnel current element T0 is generated at both ends of the series connection of the tunnel current elements T1 to T10.
  • This voltage is a voltage proportional to the absolute temperature at about 600 mV and having a temperature characteristic of +2 mV / ° C. at room temperature, as in the conventional example.
  • This voltage is added to the forward voltage VD3 (approximately 0.7 V) generated at the junction D3 having a temperature characteristic of about ⁇ 2 mV / ° C., and is output as the reference voltage Vout.
  • the reference voltage At about 1.3 V, the reference voltage has zero temperature characteristics.
  • the voltage and temperature coefficient of VD3 vary somewhat depending on the process and current density. Therefore, the number and size of the tunnel current elements are adjusted accordingly, and the voltage of the desired temperature characteristic including zero is designed to obtain a voltage. .
  • the current consumption is about 10 pA for each current, the entire current can be suppressed to about several tens of pA. A power consumption of about several tens to 100 pW can be realized.
  • the area of the tunnel current element is reduced, the current is reduced proportionally. Therefore, for example, if the area of each tunnel current element is 10 ⁇ m ⁇ 10 ⁇ m, the power consumption can be reduced to 1/9.
  • a resistor is used as in the conventional example, it is a good contrast to the fact that the area of the resistor and the current consumption are inversely proportional.
  • the above-mentioned size, current value, etc. are examples for explanation, and can be changed as appropriate according to requirements and processes.
  • the gate / tunnel / leakage current of transistors other than the tunnel current element is a concern, it is necessary to make these transistors with high withstand voltage transistors for input / output that have a thick gate thickness and little tunnel current flows.
  • the number of tunneling current elements connected in series is not limited to the above example, and can be appropriately selected according to the area ratio of the junctions D1 and D2. It is also possible to adjust the voltage generated at both ends of the series connection of tunnel current elements T1 to T10 by adjusting the ratio of P-channel transistors M3 and M4. For example, the drive capability of the load can be increased by doubling the size of the P-channel transistor M5 and doubling the area of the tunnel current element.
  • the electrode area of the tunnel current element T0 is about four times T1.
  • the circuit made with the conventional resistance ratio is replaced to reduce the power consumption.
  • the electrode area of T2 to T5 is the same as the area of T1
  • the voltage at both ends of T1 to T5 is 10 times that of T0, so that T6 to T10 can be omitted (not shown).
  • the electrode area ratio including the fraction and any number can be set, and desired characteristics can be adjusted.
  • FIG. 2 shows a second embodiment of the present invention.
  • Components having the same functions as those in FIG. Due to the drain current of the P-channel transistor M5, a voltage five times the voltage generated in the tunnel current element T0 is generated at both ends of the series connection of the tunnel current elements T1 to T5. In the case of the same area ratio of the junction as in FIG. 1, this voltage is -1 mV / ° C. at 300 mV.
  • a forward voltage VD3 is generated at the junction D3 by the newly added P-channel transistor M8, divided by two by the tunnel current elements T11 to T14, and a voltage half of VD3 is generated by the voltage follower circuit by the differential amplifier A2. I am letting.
  • This voltage is about 350 mV and has a temperature characteristic of about ⁇ 1 mV / ° C.
  • the sum of this voltage and the voltage generated at both ends of the series connection of the tunnel current elements T1 to T5 is generated at the output terminal Vout.
  • the voltage is about 650 mV, and the temperature coefficient cancels out and becomes almost zero.
  • the voltage division ratio can be arbitrarily selected, such as 1/3 or 2/3. In that case, a desired output voltage can be selected by appropriately selecting a ratio of the junction area ratio and the number and size of tunnel current elements connected in series. And temperature coefficient can be realized.
  • the power is reduced by an order of magnitude compared to the prior art, and the power supply voltage operates with only 1 V, and a voltage half that of the bandgap reference can be obtained. If the ratio of the transistors M3, M4, M5, and M8 is 1: 1: 1: 1, the power consumption is only 40 pW.
  • FIG. 3 shows an embodiment in which the second embodiment of the present invention is described at the transistor level. Components having the same functions as those in FIG. Here, an example is shown in which transistors whose gate tunnel current is not negligible are used. It is known that the PNP transistors Q1, Q2 and Q3 have bases and collectors respectively connected and operate as equivalent junctions. In particular, in the CMOS process, a PNP transistor having a substrate as a collector, an N well as a base, and a diffusion layer for the source and drain of a P-channel transistor as an emitter can be made without additional cost.
  • the forward voltage VD3 generated in the PNP transistor Q3 is divided into two by the tunnel current elements T11 to T14.
  • T11 and T12 in the opposite directions, the back gate between them can be connected by the same N well, and the wiring connecting the lead electrode of the back gate and both can be omitted.
  • the drain can also be shared.
  • T13 and T14 As a result, the size can be further reduced. It is to be noted that any partial pressure can be obtained by appropriately selecting the size and number of the tunnel current elements using the formula described in the paragraph 0018.
  • the differential amplifier A2 includes a differential pair composed of P-channel transistors M15 and M16, an active load composed of N-channel transistors M18 and M19, and a common source circuit composed of an N-channel transistor M17. Since the differential amplifier A2 operates as a voltage follower, the gates of the transistors M15 and M16 and the drain of the transistor M17 have substantially the same potential, and the back gates of the transistors M15 and M16 are connected thereto. For this reason, in both the transistors M15 and M16, the gate and back gate are almost 0 V, and no current flows between them. That is, the gate tunnel current of these transistors can be made zero.
  • the drain current of the P-channel transistor M15 becomes the drain current of the N-channel transistor M18 and is also supplied as the gate / tunnel current of the N-channel transistors M18 and M19.
  • the gate-tunnel current of the N-channel transistor M17 is set to be approximately equal to the latter.
  • the gate area of the N-channel transistor M17 is made substantially equal to the sum of the N-channel transistors M18 and M19, and all these current densities are made equal.
  • the gate-back gate voltages of these three transistors are equalized, the gate-back gate tunnel currents are made uniform, and the drain currents when the P-channel transistors M15 and M16 are balanced can be made to flow out equally.
  • the main part of the differential amplifier A1 includes a differential pair composed of N-channel transistors M6 and M7, an active load composed of P-channel transistors M1 and M2, and a tunnel current element Ts regarded as a substantially constant current source.
  • the tunnel current element Ts can be made in a substrate portion between the gate and the back gate of an N-channel transistor, and can be made smaller than that made of a P-channel transistor.
  • the P channel transistor M10 operating as a constant current source and the N channel transistor M13 operating as a diode generate a voltage VGS higher than the common source voltage of the differential pair composed of the N channel transistors M6 and M7. Since this voltage is approximately equal to the gate voltages of both N-channel transistors M6 and M7, this voltage biases these common back gates. As a result, the base-back gate voltage of these transistors becomes almost 0 V, and no gate-tunnel current flows.
  • a process called a deep N well is generally used, but is not limited thereto.
  • a P-channel transistor M11 is inserted in order to compensate the balance deterioration due to the gate-tunnel current of the circuit composed of the P-channel transistors M1, M2 and M10.
  • the source current of the P channel transistor M11 is a small value because it is only the gate tunnel current of the P channel transistors M1, M2 and M10. Therefore, the P-channel transistor M11 can be made as small as possible, and the gate / tunnel current can be suppressed.
  • the P-channel transistor M12 is inserted in order to compensate for the influence of the gate / tunnel current of the current source P-channel transistors M3, M4, M5, M14 and M8 in the subsequent stage.
  • the balance can be further improved by designing the current value and the gate size so that the gate and tunnel currents of the P-channel transistor M12 and the P-channel transistor M11 are approximately equal.
  • the band gap preference circuit can be configured with the same size as the conventional one with 1 nA or less, which is 4 digits smaller than the conventional one.
  • the operating time of a portable device powered by a battery can be dramatically increased. It is possible to use not only a battery but also a weak power source by a magnetic field, an electric field, photovoltaic power generation, a contact potential, etc., and can be applied to a device embedded in a living body without a battery.
  • this invention is not limited to what was illustrated as an Example, It can also cut out a part and can implement it, combining arbitrarily.
  • the reference voltage generation circuit of FIG. 2 is described at the transistor level.
  • T1 to T14 Ts Tunnel current elements D1 to D3 Semiconductor junctions M1 to M19 Transistors I0 to I4 Current sources R1 to R3 Resistors A1 and A2 Differential amplifier VDD Power supply GND Ground Vout Output terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

消費電力の少ない基準電圧を発生する回路を、従来並みのサイズで提供することを目的とする。 半導体接合に異なる電流密度の電流を流したときの差電圧に比例する電圧と、半導体接合に生ずる順方向電圧に比例する電圧とを加算して出力電圧とするバンドギャップリファレンス回路において、 前記差電圧が印加される第一のトンネル電流素子と、 第二のトンネル電流素子もしくは第二の複数のトンネル電流素子を直列接続した回路と、 前記第一のトンネル電流素子に流れる電流に比例した電流を前記第二のトンネル電流素子に流す手段によって、 上記「差電圧に比例する電圧」を発生させることを特徴とする。

Description

トンネル電流回路
本発明はトンネル電流を利用したアナログ電子回路に関し、
特に低消費電流バンドギャップリファレンス回路を構成する際にも有用なトンネル電流を利用したアナログ電子回路に関する。
従来からバンドギャップリファレンスと称される基準電圧発生回路が知られている。これは例えばシリコン半導体ＰＮ接合（以下「接合」という）に生ずる電圧が常温で約０．7Ｖ、約－２ｍＶ／℃という負の温度係数を持つことと、接合に流れる電流密度を変えた対を作るとその電位差が絶対温度に比例する正の温度係数になるので、それを所定の抵抗比で増幅して前記接合の電圧と加算して温度係数を相殺する回路である。
特許公開２００２－３０４２２４「電圧発生回路および電圧発生方法」　発明者　菅原光俊 特願２０１０－２３５９９３「基準電圧発生回路」　発明者　菅原光俊 USP6384586 “RegulatedLow Voltage Generation Circuit” innovator Mitsutoshi Sugawara
図４は特許文献１に記載した本願発明者の発明になる従来のＣＭＯＳ型バンドギャップリファレンス回路であり、ＣＭＯＳプロセスでも作れ、かつシリコンのバンドギャップ電圧約１．３Ｖよりも低電圧の温度係数がほぼゼロの基準電圧も発生できるバンドギャップリファレンス回路である。
以下、簡単に原理と動作説明をする。
電流源Ｉ１により接合Ｄ１に生ずる電圧ＶＤ１の関係は
Ｉ１＝Ｉｓ×ｅｘｐ（ｑ×ＶＤ１÷（ｋ×Ｔ））
で与えられる。ここでＩｓはプロセスと接合の大きさで決まる飽和電流、ｑは電子の電荷、ｋはボルツマン係数、Ｔは絶対温度である。同様に電流源Ｉ２により接合Ｄ２に生ずる電圧ＶＤ２は
Ｉ２＝ｍ×Ｉｓ×ｅｘｐ（ｑ×ＶＤ２÷（ｋ×Ｔ））
で与えられる。ここでＩｓは集積回路上ではほぼ等しく、ｍは電流密度比である。この二式から
ＶＤ１－ＶＤ２＝（ｋ×Ｔ÷ｑ）×ｌｎ（ｍ×Ｉ１÷Ｉ２）
となり、絶対温度Ｔに比例する電圧が得られる。例えば、接合Ｄ２の面積をＤ１の１０倍とし、Ｉ１＝Ｉ２とすれば、常温Ｔ＝３００°Ｋで、Ｖ１－Ｖ２≒６０ｍＶとなる。
これを差動アンプＡ１で、その入力電圧差がゼロに近づくように負帰還をかけることにより、抵抗Ｒ１の両端がＶＤ１－ＶＤ２に限りなく等しくなる。従ってオームの法則により
Ｉ２＝（ＶＤ１－ＶＤ２）÷Ｒ１
となる。
一方、バイアス電流源Ｉ４によって接合Ｄ３に生ずる電圧ＶＤ３を、抵抗Ｒ２とＲ３で分圧し、そこにＩ２のｎ倍の電流Ｉ３を流入させると、テブナンの定理により、出力電圧
Ｖｏｕｔ＝ＶＤ３×Ｒ３÷（Ｒ２＋Ｒ３）＋Ｉ３×（Ｒ２／／Ｒ３）
が得られる。ここで／／は抵抗の並列を示し、Ｒ２／／Ｒ３≡Ｒ２×Ｒ３÷（Ｒ２＋Ｒ３）である。
Ｖｏｕｔ＝Ｖ３×Ｒ３÷（Ｒ２＋Ｒ３）＋Ｒ２×Ｒ３÷（Ｒ２＋Ｒ３）÷Ｒ１×ｎ×ｋ×Ｔ×ｌｎ（ｍ）÷ｑ
となる。
第一項目は接合の温度特性に比例する負の温度特性を持ち、第二項目は絶対温度に比例する正の温度係数を持つので、Ｒ１，Ｒ２，Ｒ３，ｍを適正に選ぶことにより負、ゼロ、正の任意の温度係数を持つ電圧が得られる。
工業的にはゼロが頻繁に使われ、正や負の温度係数を補正する等の目的で用いることもある。
例えば、接合Ｄ２の面積をＤ１の１０倍とし、Ｉ１＝Ｉ２＝Ｉ３，Ｒ２＝Ｒ３＝１０×Ｒ１とすれば、ｍ＝１０，ｎ＝１となり、常温Ｔ＝３００°Ｋのとき、第一項目は接合の電圧の半分で約３５０ｍＶで－１ｍＶ／℃となり、第二項は約３００ｍＶで＋１ｍＶ／℃となる。合わせて約６５０ｍＶで温度係数が相殺されてほぼゼロにできる。
このとき、消費電力は主に抵抗Ｒ１と電流源の電流比によって決まり、例えばＲ１＝６ｋΩ時、Ｒ１の両端の電位差が６０ｍＶなので、Ｉ２＝１０μＡとなりＩ１＋Ｉ２＋Ｉ３＋Ｉ４＝４０μＡとなる。電源電圧が１Ｖの場合４０μＷの電力を消費する。なおＲ２＝Ｒ３＝６０ｋΩである。例えば消費電力を１／１０の４μＷにする場合は、Ｒ１＝６０ｋΩとすれば良いが、Ｒ２＝Ｒ３＝６００ｋΩとなり、集積回路上に作るとき、相当に広い面積が必要となる。さらに１／１００００の４００ｐＷにすることを考えると、Ｒ２＝Ｒ３＝６ＧΩが必要となり、もはや工業的にリズナブルな面積では作れないという欠点がある。
この回路に限らず、ほぼ全てのバンドギャップリファレンス回路が類似の方式なので、低消費電力化に際して同様な課題を持っている。
本発明を適用すれば、高抵抗を使わずに、小さな面積でｎＷクラス以下の消費電力のバンドギャップリファレンス回路を提供することができる。
また本発明を適用すれば、高抵抗を使わずに、小さな面積でｎＷクラス以下の消費電力のシリコンのバンドギャップ電圧約１．３Ｖよりも低電圧の温度係数がほぼゼロの基準電圧も発生できる基準電圧発生回路を提供することができる。
さらに本発明のバンドギャップリファレンス回路内部の各回路は、高抵抗を使わずに、小さな面積でｎＷクラス以下の消費電力の回路として汎用的に利用できる。
本発明では、抵抗の代わりに、トンネル電流を用いる。トンネル電流は絶縁物の電極間距離を１０ｎｍ程度以下にすると顕著に流れ始める電流であり、原理は量子力学で説明される。トンネル電流を積極的に用いた素子として、本発明では「トンネル電流素子」と称し、これを用いた回路を「トンネル電流回路」と称する。
トンネル電流素子の第一の例として、９０ｎｍ以降の集積回路プロセスで見え始めたＭＯＳ型トランジスタのゲートとバック・ゲート間に流れる「ゲート・トンネル・リーク電流」を積極的に使うことを提唱する。トンネル電流素子として使う場合には、かかるＭＯＳ型トランジスタのドレインとソースは、実質的に動作しておらず、無くてもさしつかえない。薄いゲート絶縁膜の上側全部をトンネル素子の電極としてゲート電極と同時に形成し、かつソースやドレインのイオン注入する穴を設けぬことにより、ドレインやソースの無いトンネル素子ができる。あるいはゲート電極を一周するような電極を、ソースやドレインと同時に形成することもできる。また、単に極めて薄い絶縁膜をはさんで導体もしくは半導体の電極が対向した素子であれば良く、このような構造をＭＯＳトランジスタと無関係に作ることもできる。
本発明では、かかるトンネル電流がｐＡ乃至ｎＡ程度と小さいことを利用する。
本発明のトンネル電流素子を使った基準電圧発生回路は、
半導体接合に異なる電流密度の電流を流したときの差電圧に比例する電圧と、半導体接合に生ずる順方向電圧に比例する電圧とを加算して、出力電圧とする基準電圧発生回路において、
前記差電圧が印加される第一のトンネル電流素子と、
第二のトンネル電流素子もしくはそれを直列接続した回路と、
前記第一のトンネル電流素子に流れる電流に比例した電流を前記第二の複数のトンネル素子に流す手段によって、
上記差電圧に比例する電圧を発生させることを特徴とする。
　本発明では、上記トンネル電流素子を高精度で利用するため、それ以外の素子に生ずる不要なトンネル電流を抑制する、あるいは補償する手段も提供する。
図１は、本発明の第一の実施例である。
ＰチャネルトランジスタＭ３のドレイン電流をＩ1とするとき、接合Ｄ１に生ずる電圧ＶＤ１との関係は
Ｉ１＝Ｉｓ×ｅｘｐ（ｑ×ＶＤ１÷（ｋ×Ｔ））
で与えられる。ここでＩｓはプロセスと接合の大きさで決まる飽和電流、ｑは電子の電荷、ｋはボルツマン係数、Ｔは絶対温度である。同様にＰチャネルトランジスタＭ４のドレイン電流をＩ２とするとき、接合Ｄ１の１０倍の面積を持つ接合Ｄ２に生ずる電圧ＶＤ２の関係は
Ｉ２＝１０×Ｉｓ×ｅｘｐ（ｑ×ＶＤ２÷（ｋ×Ｔ））
で与えられる。この二式から
ＶＤ１－ＶＤ２＝（ｋ×Ｔ÷ｑ）×ｌｎ（１０×Ｉ１÷Ｉ２）
となり、絶対温度Ｔに比例する電圧が得られる。Ｉ１＝Ｉ２とすれば、常温Ｔ＝３００°Ｋで、Ｖ１－Ｖ２≒６０ｍＶとなる。
これを、Ｎチャネルトランジスタ差動対Ｍ６及びＭ７と、Ｐチャネルトランジスタの能動負荷Ｍ１及びＭ２、等価的に電流源として動作するトンネル電流素子Ｔｓからなる差動アンプで、その差動入力電圧差がゼロに近づくように負帰還をかけることにより、トンネル電流素子Ｔ０の両端がＶＤ１－ＶＤ２に限りなく等しくなる。
ここまでは、トンネル電流素子Ｔｓを除き、従来例と同様である。
ここでトンネル電流素子の一例として、Ｐチャネルトランジスタのゲート対バックゲートを用いる。かかるトランジスタのソースとドレインは例えばバックゲートに接続しておく。こうすると既存のＢＳＩＭ４等のトランジスタ・モデルを使って回路シミュレーションをすることができる。例えばゲート面積が３０μｍ×３０μｍの場合、プロセスにも依るが、６０ｍＶ印加すると約１０ｐＡ程度の電流が流れる。本実施例ではまず、トンネル電流素子Ｔ０と同じ形状のトンネル電流素子Ｔ１～Ｔ１０を直列にし、ＰチャネルトランジスタＭ４とＭ５の電流を等しく設定することにより、トンネル電流素子Ｔ０～Ｔ１０に等しい電流が流れ、それぞれのトンネル電流素子の両端の電圧は互いに等しくなる。つまりトンネル電流素子Ｔ１～Ｔ１０の直列接続の両端には、トンネル電流素子Ｔ０の１０倍の電圧が生ずる。この電圧は、従来例と同様に、約６００ｍＶで絶対温度に比例し常温で＋２ｍＶ／℃の温度特性を持つ電圧である。この電圧と、約－２ｍＶ／℃の温度特性を持つ接合Ｄ３に生ずる順方向電圧ＶＤ３（ほぼ０．7Ｖ）とを加算し、基準電圧Ｖｏｕｔとして出力する。約１．３Ｖで温度特性ゼロの基準電圧となる。実際にはＶＤ３の電圧や温度係数はプロセスや電流密度で多少変わるので、それに合わせてトンネル電流素子の個数や大きさを調整し、ゼロを含む所望の温度特性の電圧が得られる値に設計する。
消費電流は各電流が１０ｐＡ程度なので、全体でも数１０ｐＡ程度に抑えられる。消費電力も数１０～１００ｐＷ程度が実現できる。特徴的なのは、トンネル電流素子の面積を小さくすると、比例して電流が小さくなることである。従って例えば各トンネル電流素子の面積を１０μｍ×１０μｍとすると消費電力を１／９にできる。従来例のように抵抗を使った場合、抵抗の面積と消費電流が反比例するのとは好対照である。上記のサイズや電流値等は説明のための一例であり、要求やプロセスに合わせて適宜変更できる。
なお、トンネル電流素子以外のトランジスタのゲート・トンネル・リーク電流が気になる場合、それらのトランジスタを、ゲート膜厚が厚くてトンネル電流がほとんど流れない入出力用の耐圧の高いトランジスタで作るのが簡単である。
また直列接続されるトンネル電流素子の個数は上記の例に限らず、接合Ｄ１とＤ２の面積比に合わせて適宜選ぶことが出来る。またＰチャネルトランジスタＭ３とＭ４の比を調整して、トンネル電流素子Ｔ１～Ｔ１０の直列接続の両端に生ずる電圧を調整することもできる。例えばＰチャネルトランジスタＭ５のサイズを２倍にし、トンネル電流素子の面積も２倍にすることで、負荷の駆動能力を上げることもできる。
９０ｎｍ以降の集積回路プロセスのＭＯＳトランジスタを実測すると、トンネル電流素子の電圧Ｖと電流Ｉの関係は、Ｉ＝Ｖのｎ乗であり、ｎは概略２であることがわかる。任意の大きさの二つのトンネル電流素子の場合、
　Ｉ１＝ａ・Ｖ１ｎ
　Ｉ２＝ｂ・Ｖ２ｎ
　Ｉ１とＩ２が比例関係にある場合、つまりＩ２＝ｍ・Ｉ１のとき、
　ｂ・Ｖ２ｎ＝ｍ・ａ・Ｖ２ｎ
　∴Ｖ２＝(ｍ・ａ／ｂ)１／ｎ・Ｖ１
となり、Ｖ１とＶ２も比例関係にあることがわかる。
本実施例の別な形態として、トンネル電流素子Ｔ０の電極面積をＴ１の約４倍とする。
上記の関係を利用して、従来の抵抗比で作っていた回路を置き換えて、低消費電力化する。前項のｎ≒２、ｍ＝１、ａ≒４、ｂ＝１に相当し、Ｔ２の両端の電圧はＴ０のちょうど２倍に設定可能である。同様にＴ２～Ｔ５の電極面積もＴ１の面積と同じにすれば、Ｔ１～Ｔ５の両端の電圧はＴ０の１０倍となるので、Ｔ６～Ｔ１０を省略できる（図示せず）。これによりこの部分の面積を削減できる利点がある。この数値例に限定すること無く、端数を含む任意の電極面積比と任意の個数にすることが出来、所望の特性に調整出来る。
図２は、本発明の第二の実施例である。図１と同じ機能のものには同じ記号を付し、説明を省略する。ＰチャネルトランジスタＭ５のドレイン電流により、トンネル電流素子Ｔ１～Ｔ５の直列接続の両端に、トンネル電流素子Ｔ０に生ずる電圧の５倍の電圧を生ずる。図１と同じ接合の面積比の場合、この電圧は３００ｍＶでー１ｍＶ／℃となる。
一方、新たに追加したＰチャネルトランジスタＭ８によって接合Ｄ３に順方向電圧ＶＤ３を発生させ、トンネル電流素子Ｔ１１～Ｔ１４により２分圧し、差動アンプＡ２によるボルテージフォロア回路により、ＶＤ３の半分の電圧を発生させている。この電圧は約３５０ｍＶで、約－１ｍＶ／℃の温度特性である。この電圧と前記トンネル電流素子Ｔ１～Ｔ５の直列接続の両端に生じた電圧の和が出力端子Ｖｏｕｔに生ずる。その電圧は約６５０ｍＶで、温度係数は相殺されほぼゼロになる。
分圧比を１／３や２／３等任意に選ぶことも可能であり、その場合は接合の面積比と直列接続するトンネル電流素子の個数やサイズの比を適宜選択して、所望の出力電圧や温度係数を実現可能である。
本実施例では、従来より桁違いに省電力で、かつ電源電圧がわずか１Ｖでも動作し、バンドギャップリファレンスの半分の電圧が得られる。トランジスタＭ３、Ｍ４、Ｍ５、およびＭ８の比を１：１：１：１とすると、わずか４０ｐＷの消費電力である。
図３は、本発明の第二の実施例をトランジスタ・レベルで記載した実施例である。図２と同じ機能のものには同じ記号を付し、説明を省略する。ここではすべてゲートのトンネル電流が無視できないトランジスタを使う例を示す。ＰＮＰトランジスタＱ１，Ｑ２およびＱ３はそれぞれベースとコレクタが接続されており、等価接合として動作することが知られている。特にＣＭＯＳプロセスでは追加コスト無しで、基板をコレクタとし、Ｎウェルをベースとし、Ｐチャネルトランジスタのソースやドレインのための拡散層をエミッタとするＰＮＰトランジスタを作れるので、これを利用した例である。
ＰＮＰトランジスタＱ３に発生させた順方向電圧ＶＤ３を、トンネル電流素子Ｔ１１～Ｔ１４により２分圧している。ここでＴ１１とＴ１２を逆方向にしてつなぐことにより、両者間のバックゲートを同一のＮウェルとすることで接続でき、バックゲートの引き出し電極と両者をつなぐ配線を省略できる。ドレインも共通にすることができる。Ｔ１３、Ｔ１４も同様である。これらにより、さらに小型にできる。
なお００１８項で述べた式を使い、トンネル電流素子のサイズや個数を適宜選ぶことにより、任意の分圧が可能である。
差動アンプＡ２は、ＰチャネルトランジスタＭ１５とＭ１６からなる差動対と、ＮチャネルトランジスタＭ１８とＭ１９からなる能動負荷と、ＮチャネルトランジスタＭ１７からなるソース接地回路から構成されている。
差動アンプＡ２は、ボルテージフォロアとして動作するので、トランジスタＭ１５とＭ１６のゲートとトランジスタＭ１７のドレインはほぼ同電位となっており、トランジスタＭ１５とＭ１６のバックゲートはそこに接続されている。このため、トランジスタＭ１５とＭ１６は、どちらもゲートとバックゲート間がほぼ０Ｖとなり、これらの間の電流は全く流れない。つまりこれらのトランジスタのゲート・トンネル電流をゼロにすることができる。
ＰチャネルトランジスタＭ１５のドレイン電流は、ＮチャネルトランジスタＭ１８のドレイン電流となる他、ＮチャネルトランジスタＭ１８とＭ１９のゲート・トンネル電流としても供給される。これを補償するために、ＮチャネルトランジスタＭ１７のゲート・トンネル電流を後者とほぼ等しくなるように設定する。具体的には、ＮチャネルトランジスタＭ１７のゲート面積を、ＮチャネルトランジスタＭ１８とＭ１９の和とほぼ等しくし、かつ、これらすべての電流密度を等しくする。これによりこれら三つのトランジスタのゲート・バックゲート間電圧は等しくなり、ゲート・バックゲート間トンネル電流をそろえ、ＰチャネルトランジスタＭ１５とＭ１６のバランス時のドレイン電流を等しく流し出すことができる。
差動アンプＡ１の主要部は、ＮチャネルトランジスタＭ６とＭ７からなる差動対と、ＰチャネルトランジスタＭ１とＭ２からなる能動負荷と、概略定電流源とみなされるトンネル電流素子Ｔｓで構成される。
トンネル電流素子Ｔｓは、Ｎチャネルトランジスタのゲートとバックゲート間を用いると、サブストレート部に作ることができ、Ｐチャネルトランジスタで作るより小型にできる。
定電流源として動作するＰチャネルトランジスタＭ１０と、ダイオードとして動作するＮチャネルトランジスタＭ１３によって、ＮチャネルトランジスタＭ６とＭ７からなる差動対の共通ソース電圧よりＶＧＳ高い電圧を作り出している。この電圧は概略ＮチャネルトランジスタＭ６とＭ７の両ゲート電圧と等しいので、この電圧でこれらの共通バックゲートをバイアスする。これによりこれらのトランジスタのベースとバックゲート間電圧はほぼ０Ｖとなり、ゲート・トンネル電流は流れない。なおＮチャネルトランジスタのバックゲートをサブストレートと異なる電位にバイアスするためには、ディープＮウェルという工程を用いるのが一般的だが、これに限定されない。
ＰチャネルトランジスタＭ１、Ｍ２とＭ１０からなる回路のゲート・トンネル電流によるバランス劣化を補償するため、ＰチャネルトランジスタＭ１１を挿入している。ＰチャネルトランジスタＭ１１のソース電流は、ＰチャネルトランジスタＭ１、Ｍ２とＭ１０のゲート・トンネル電流のみのため、小さな値である。よってＰチャネルトランジスタＭ１１をできるだけ小さくすることができ、ゲート・トンネル電流を抑えることができる。
ＰチャネルトランジスタＭ１２は、後段の電流源ＰチャネルトランジスタＭ３、Ｍ４、Ｍ５、Ｍ１４とＭ８のゲート・トンネル電流の影響を補償するために挿入したものである。このＰチャネルトランジスタＭ１２と上記ＰチャネルトランジスタＭ１１のゲート・トンネル電流を概略等しくするように電流値やゲート寸法を設計することにより、さらにバランスを高めることができる。
本実施例では、上記の幾つもの発明を適用することにより、回路内の不要なゲート・トンネル電流による影響を相殺したり、抑えたりすることにより、ゲート・トンネル電流が無視できないトランジスタを使っても、精度を劣化させずにバンドギャップリファレンス回路が構成できることを示せた。
必要に応じ、起動回路を付したり、アンプＡ１やＡ２に発振対策をすることがある。
本発明では、従来より４桁小さい１ｎＡ以下でバンドギッャプリファレンス回路を、従来並みの大きさで構成することができる。と同時に、差動アンプ、カレントミラーや能動負荷、分圧等で、トンネル電流を応用したり、不要なトンネル電流の影響を補償することを広く応用することにより、他のアナログ回路も低電力化することができる。
これにより電池で動かすポータブル機器の稼働時間を飛躍的に伸ばすことができる。電池のみならず、磁界や電界や光発電や接触電位等による微弱な電源を利用することも可能となり、電池無しで生体内に埋め込む機器等へも応用できる。
なお、本発明は実施例として例示したものに限定することなく、一部を切り出して実施したり、任意に組み合わせて実施することも可能である。
 
第一の実施例で、消費電力の少ない約１．３Ｖで温度係数ゼロの基準電圧発生回路 第二の実施例で、消費電力の少ない約６５０ｍＶで温度係数ゼロの基準電圧発生回路 第三の実施例で、図２の基準電圧発生回路をトランジスタ・レベルで記載したもの 従来例で、特許文献１に記載された回路図
Ｔ１～Ｔ１４、Ｔｓ　　　　　　　　　　　　　トンネル電流素子
Ｄ１～Ｄ３　　　　　　　　　　　　　　　　　半導体接合
Ｍ１～Ｍ１９　　　　　　　　　　　　　　　　トランジスタ
Ｉ０～Ｉ４　　　　　　　　　　　　　　　　　電流源
Ｒ１～Ｒ３　　　　　　　　　　　　　　　　　抵抗
Ａ１、Ａ２　　　　　　　　　　　　　　　　　差動アンプ
ＶＤＤ　　　　　　　　　　　　　　　　　　　電源
ＧＮＤ　　　　　　　　　　　　　　　　　　　接地
Ｖｏｕｔ　　　　　　　　　　　　　　　　　　出力端子
 

Claims (9)

  1. 複数のトンネル電流素子を直列に電圧源に接続し、前記複数のトンネル電流素子の接続点の電圧を出力とする電圧分割用トンネル電流回路。
  2. ソースを共通接続したトランジスタ対と、
    かかるトランジスタ対のドレインの少なくとも一方に負荷が接続され、
    かかるトランジスタ対のゲートに信号とバイアス電圧が接続された差動増幅器において、
    一端が上記共通ソースに接続され、他端が正又は負の電源に接続されたトンネル電流素子を有することを特徴とする差動増幅用トンネル電流回路。
  3. ＭＯＳトランジスタのバックゲートを、ゲートと概略同電位に接続することにより、かかるトランジスタのゲート・トンネル電流を押さえることを特徴とするトンネル電流回路。
  4. 能動負荷を有する差動増幅器と、かかる能動負荷にゲートが接続されるかかる能動負荷と同一極性の第三のトランジスタからなる増幅回路において、
    能動負荷を構成するトランジスタ対のゲート・トンネル電流の和と、第三のトランジスタのゲート・トンネル電流を概略等しくたことを特徴とする増幅用トンネル電流回路。
  5. 少なくとも２個のＭＯＳトランジスタ対からなるカレントミラー回路において、
    かかるトランジスタ対の共通ゲート接続端にソースが接続された第三のトランジスタを有し、
    かかる第三のトランジスタのゲートは前記ＭＯＳトランジスタ対の一方のドレインに接続され、
    かかる第三のトランジスタのドレインは電流を流すに足りる電位に接続されたことを特徴とするトンネル電流回路。
  6. 前各項のトンネル電流素子は、ＭＯＳトランジスタのゲート電極とバックゲート電極間の絶縁膜もしくはかかる絶縁膜と同一工程で作られる絶縁膜に流れるトンネル電流を使うことを特徴とするトンネル電流回路。
  7. 半導体接合に異なる電流密度の電流を流したときの差電圧に比例する電圧と、半導体接合に生ずる順方向電圧に比例する電圧とを加算して出力電圧とするバンドギャップリファレンス回路において、
    前記差電圧が印加される第一のトンネル電流素子と、
    第二のトンネル電流素子もしくは第二の複数のトンネル電流素子を直列接続した回路と、
    前記第一のトンネル電流素子に流れる電流に比例した電流を前記第二のトンネル電流素子に流す手段を有し、
    上記「差電圧に比例する電圧」を発生させることを特徴とするバンドギャップリファレンス用トンネル電流回路。
  8. 半導体接合に異なる電流密度の電流を流したときの差電圧に比例する電圧と、半導体接合に生ずる順方向電圧に比例する電圧とを加算して出力電圧とするバンドギャップリファレンス回路において、
    前記差電圧が印加される第一のトンネル電流素子と、
    第二のトンネル電流素子もしくは第二の複数のトンネル電流素子を直列接続した回路と、
    前記第一のトンネル電流素子に流れる電流に比例した電流を前記第二のトンネル電流素子に流して上記「差電圧に比例する電圧」を発生させる手段と、
    　　上記もしくは別の半導体接合に生ずる順方向電圧を分圧する請求項１の分圧回路と、
    　　かかる分圧回路の出力電圧をバッファするアンプを有し、
    　　かかるアンプの出力を上記「半導体接合に生ずる順方向電圧に比例する電圧」とすることを特徴とするバンドギャップリファレンス用トンネル電流回路。
  9. 　前２項のバンドギャップリファレンス用トンネル電流回路において、
    　　内蔵するアンプに請求項２～５のトンネル電流回路を適用したことを特徴とするバンドギャップリファレンス用トンネル電流回路。
     
     
PCT/JP2012/062894 2011-06-12 2012-05-21 トンネル電流回路 WO2012172927A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/261,789 US20140197815A1 (en) 2011-06-12 2012-05-21 Tunneling current circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-130765 2011-06-12
JP2011130765A JP5707634B2 (ja) 2011-06-12 2011-06-12 トンネル電流回路

Publications (1)

Publication Number Publication Date
WO2012172927A1 true WO2012172927A1 (ja) 2012-12-20

Family

ID=47356921

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/062894 WO2012172927A1 (ja) 2011-06-12 2012-05-21 トンネル電流回路

Country Status (3)

Country Link
US (1) US20140197815A1 (ja)
JP (1) JP5707634B2 (ja)
WO (1) WO2012172927A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111247768A (zh) * 2017-10-17 2020-06-05 量子加密有限公司 基于量子效应的唯一标识符

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11349446B2 (en) * 2020-03-10 2022-05-31 SiliconIntervention Inc. Amplifier bias control using tunneling current

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779154A (ja) * 1993-06-30 1995-03-20 Toshiba Corp 一電子トンネル素子を用いたインバータ
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
JP2002304224A (ja) * 2000-12-08 2002-10-18 Nec Corp 電圧発生回路および電圧発生方法
US20030107431A1 (en) * 2001-12-10 2003-06-12 Tang Stephen H. Balancing gate-leakage current in differential pair circuits
JP2004147175A (ja) * 2002-10-25 2004-05-20 Renesas Technology Corp 半導体装置
JP2012088978A (ja) * 2010-10-20 2012-05-10 Mitsutoshi Sugawara 基準電圧発生回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588672A (en) * 1968-02-08 1971-06-28 Tektronix Inc Current regulator controlled by voltage across semiconductor junction device
US5384530A (en) * 1992-08-06 1995-01-24 Massachusetts Institute Of Technology Bootstrap voltage reference circuit utilizing an N-type negative resistance device
JP4194237B2 (ja) * 1999-12-28 2008-12-10 株式会社リコー 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP2004085526A (ja) * 2001-12-05 2004-03-18 Renesas Technology Corp 半導体装置
US6989659B2 (en) * 2002-09-09 2006-01-24 Acutechnology Semiconductor Low dropout voltage regulator using a depletion pass transistor
JP2005204297A (ja) * 2003-12-18 2005-07-28 Matsushita Electric Ind Co Ltd バイアス回路を搭載した増幅装置
US7498869B2 (en) * 2007-01-15 2009-03-03 International Business Machines Corporation Voltage reference circuit for low voltage applications in an integrated circuit
JP4726885B2 (ja) * 2007-11-30 2011-07-20 ルネサスエレクトロニクス株式会社 半導体回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779154A (ja) * 1993-06-30 1995-03-20 Toshiba Corp 一電子トンネル素子を用いたインバータ
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
JP2002304224A (ja) * 2000-12-08 2002-10-18 Nec Corp 電圧発生回路および電圧発生方法
US20030107431A1 (en) * 2001-12-10 2003-06-12 Tang Stephen H. Balancing gate-leakage current in differential pair circuits
JP2004147175A (ja) * 2002-10-25 2004-05-20 Renesas Technology Corp 半導体装置
JP2012088978A (ja) * 2010-10-20 2012-05-10 Mitsutoshi Sugawara 基準電圧発生回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111247768A (zh) * 2017-10-17 2020-06-05 量子加密有限公司 基于量子效应的唯一标识符
CN111247768B (zh) * 2017-10-17 2023-09-12 量子加密有限公司 基于量子效应的唯一标识符

Also Published As

Publication number Publication date
JP2013003615A (ja) 2013-01-07
JP5707634B2 (ja) 2015-04-30
US20140197815A1 (en) 2014-07-17

Similar Documents

Publication Publication Date Title
US10198022B1 (en) Ultra-low power bias current generation and utilization in current and voltage source and regulator devices
TWI303361B (en) Constant-current circuit and system power source using this constant-current circuit
JP6204772B2 (ja) カスコード増幅器
JP2008108009A (ja) 基準電圧発生回路
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
TWI542967B (zh) 低偏移帶隙電路和校正器
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
JP5640636B2 (ja) 基準電圧発生回路
JP5262718B2 (ja) バイアス回路
JP4023991B2 (ja) 基準電圧発生回路及び電源装置
JP3195770B2 (ja) 基準電圧発生回路
JP5707634B2 (ja) トンネル電流回路
TWI716323B (zh) 電壓產生器
JP2007287095A (ja) 基準電圧発生回路
CN107422777A (zh) Ptat电流源
TW200848975A (en) Current generator
US10310539B2 (en) Proportional to absolute temperature reference circuit and a voltage reference circuit
TWI564692B (zh) 能隙參考電路
US20150015326A1 (en) Bulk-modulated current source
JP5175131B2 (ja) 半導体集積回路装置
US20150061747A1 (en) Proportional-to-supply analog current generator
CN100429865C (zh) 恒定电流产生电路
US20130328621A1 (en) Semiconductor integrated circuit
JP5199222B2 (ja) 演算増幅器および演算増幅装置
Ameziane et al. A New CMOS OP-AMP Design with an Improved Adaptive biasing circuitry

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12800674

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13261789

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12800674

Country of ref document: EP

Kind code of ref document: A1