JPH0779154A - 一電子トンネル素子を用いたインバータ - Google Patents
一電子トンネル素子を用いたインバータInfo
- Publication number
- JPH0779154A JPH0779154A JP5162461A JP16246193A JPH0779154A JP H0779154 A JPH0779154 A JP H0779154A JP 5162461 A JP5162461 A JP 5162461A JP 16246193 A JP16246193 A JP 16246193A JP H0779154 A JPH0779154 A JP H0779154A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- tunnel element
- tunnel
- electron tunnel
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 微細加工に適し、高集積化が可能な、一電子
トンネル素子を用いたインバータを提供する。 【構成】 電子１個の充電エネルギーが動作温度での熱
エネルギーよりも大きい極微細トンネル接合を多重接続
してなる一電子トンネル素子を用いたインバータであっ
て、一端が電源端子１６に接続された第１の一電子トン
ネル素子１１と、一端がグランド端子１７に接続された
第２の一電子トンネル素子１２と、第１の一電子トンネ
ル素子１１を構成するトンネル接合１１ａ，１１ｂの中
間接続点Ａ1 と第１のキャパシタ１３を介して接続され
且つ第２の一電子トンネル素子１２を構成するトンネル
接合１２ａ，１２ｂの中間接続点Ｂ1 と第２のキャパシ
タ１４を介して接続された入力端子１５と、第１の一電
子トンネル素子１１の他端および前記第２の一電子トン
ネル素子１２の他端に接続された出力端子１８とを備え
る。
トンネル素子を用いたインバータを提供する。 【構成】 電子１個の充電エネルギーが動作温度での熱
エネルギーよりも大きい極微細トンネル接合を多重接続
してなる一電子トンネル素子を用いたインバータであっ
て、一端が電源端子１６に接続された第１の一電子トン
ネル素子１１と、一端がグランド端子１７に接続された
第２の一電子トンネル素子１２と、第１の一電子トンネ
ル素子１１を構成するトンネル接合１１ａ，１１ｂの中
間接続点Ａ1 と第１のキャパシタ１３を介して接続され
且つ第２の一電子トンネル素子１２を構成するトンネル
接合１２ａ，１２ｂの中間接続点Ｂ1 と第２のキャパシ
タ１４を介して接続された入力端子１５と、第１の一電
子トンネル素子１１の他端および前記第２の一電子トン
ネル素子１２の他端に接続された出力端子１８とを備え
る。
Description
【０００１】
【産業上の利用分野】本発明は、一電子トンネル素子を
用いたインバータに関し、より詳細には、電子１個の充
電エネルギーが動作温度での熱エネルギーよりも大きい
極微細トンネル接合を多重接続してなる一電子トンネル
素子を用いたインバータに関するものである。
用いたインバータに関し、より詳細には、電子１個の充
電エネルギーが動作温度での熱エネルギーよりも大きい
極微細トンネル接合を多重接続してなる一電子トンネル
素子を用いたインバータに関するものである。
【０００２】
【従来の技術】従来よりＳｉ−ＭＯＳＦＥＴを基本とす
る素子の高集積化が図られている。しかし、素子の微細
化に伴って構造の複雑さが増大することや、微細化が進
むほど加工の困難性が増大することなどにより、このよ
うな素子の高集積化には限界がある。このため、構造が
簡単で微細加工が容易な素子の登場が望まれている。
る素子の高集積化が図られている。しかし、素子の微細
化に伴って構造の複雑さが増大することや、微細化が進
むほど加工の困難性が増大することなどにより、このよ
うな素子の高集積化には限界がある。このため、構造が
簡単で微細加工が容易な素子の登場が望まれている。
【０００３】構造が簡単で微細加工が容易な素子の候補
としては、近年、クーロン閉塞と呼ばれる動作原理を用
いた素子が考えられており[K.K.Likharev,IBM J.Res.De
velop.,32,144(1988)]、単一電子トンネル素子と称され
ている。
としては、近年、クーロン閉塞と呼ばれる動作原理を用
いた素子が考えられており[K.K.Likharev,IBM J.Res.De
velop.,32,144(1988)]、単一電子トンネル素子と称され
ている。
【０００４】単一トンネル接合で１個の電子がトンネル
する場合には、トンネルの前後で ΔＥ＝ｅ2 ／２Ｃ 程度の静電エネルギーΔＥの変化が問題となる（ｅは電
気素量、Ｃは単一トンネル接合の接合容量）。
する場合には、トンネルの前後で ΔＥ＝ｅ2 ／２Ｃ 程度の静電エネルギーΔＥの変化が問題となる（ｅは電
気素量、Ｃは単一トンネル接合の接合容量）。
【０００５】ここで、接合容量Ｃが極めて小さい極微細
トンネル接合では、静電エネルギーΔＥは熱エネルギー
よりも大きくなり得る。接合部の帯電量によっては、電
子のトンネリングが静電エネルギーΔＥと同程度のエネ
ルギーの増加をもたらすため、一電子のトンネリングと
いえども禁止される。これがクーロン閉塞と呼ばれる現
象であり、トンネル現象は本来電子の波動性によるもの
であるにも拘らず、電子は粒子的に１個づつトンネリン
グする。
トンネル接合では、静電エネルギーΔＥは熱エネルギー
よりも大きくなり得る。接合部の帯電量によっては、電
子のトンネリングが静電エネルギーΔＥと同程度のエネ
ルギーの増加をもたらすため、一電子のトンネリングと
いえども禁止される。これがクーロン閉塞と呼ばれる現
象であり、トンネル現象は本来電子の波動性によるもの
であるにも拘らず、電子は粒子的に１個づつトンネリン
グする。
【０００６】上述の文献に開示されているように、クー
ロン閉塞が明確に現れるためには、静電エネルギーΔＥ
が熱的ゆらぎおよび量子力学的ゆらぎのいづれよりも大
きいことが必要である。すなわち、ｋB をボルツマン定
数、ｈをプランク定数、Ｔを絶対温度、Ｃを単一トンネ
ル接合の接合容量、Ｒを単一トンネル接合の接合抵抗と
すると、 ΔＥ》ｋB ・Ｔ ΔＥ》（ｈ／２π）／（Ｒ・Ｃ） が満たされていなければならない。
ロン閉塞が明確に現れるためには、静電エネルギーΔＥ
が熱的ゆらぎおよび量子力学的ゆらぎのいづれよりも大
きいことが必要である。すなわち、ｋB をボルツマン定
数、ｈをプランク定数、Ｔを絶対温度、Ｃを単一トンネ
ル接合の接合容量、Ｒを単一トンネル接合の接合抵抗と
すると、 ΔＥ》ｋB ・Ｔ ΔＥ》（ｈ／２π）／（Ｒ・Ｃ） が満たされていなければならない。
【０００７】このような単一トンネル接合を用いること
により、一電子トンネル素子を形成することができる。
により、一電子トンネル素子を形成することができる。
【０００８】しかし、１個のトンネル接合を用いて構成
した一電子トンネル素子は、回路全体の電磁モードの励
起により安定したクーロン閉塞を期待することができな
い。このため、上述のようなトンネル接合を直列に接続
してなる多重トンネル接合構造の一電子トンネル素子が
提案されている[Y.V.Nazarov,Zh.Eksp.Teor.Fiz.,96,97
5(1989);M.H.Devoret et al.,Phys.Rev.Lett.64,1824(1
990)] 。
した一電子トンネル素子は、回路全体の電磁モードの励
起により安定したクーロン閉塞を期待することができな
い。このため、上述のようなトンネル接合を直列に接続
してなる多重トンネル接合構造の一電子トンネル素子が
提案されている[Y.V.Nazarov,Zh.Eksp.Teor.Fiz.,96,97
5(1989);M.H.Devoret et al.,Phys.Rev.Lett.64,1824(1
990)] 。
【０００９】また、このような多重トンネル接合構造の
一電子トンネル素子を用いたインバータとして、K.K.Li
kharev,IEEE Trans.Magn.,23,1142(1987) で技術開示さ
れたものが知られている。
一電子トンネル素子を用いたインバータとして、K.K.Li
kharev,IEEE Trans.Magn.,23,1142(1987) で技術開示さ
れたものが知られている。
【００１０】図４は、かかるインバータの構成を示す電
気回路図である。
気回路図である。
【００１１】同図において、一電子トンネル素子４１
は、トンネル接合４１ａおよびトンネル接合４１ｂを二
重接合することによって構成されている。同様に、一電
子トンネル素子４２は、トンネル接合４２ａおよびトン
ネル接合４２ｂを二重接合することによって構成されて
いる。また、トンネル接合４１ａとトンネル接合４１ｂ
との中間接続点（以下、「アイランド」と記す）Ａ4 は
抵抗素子４３を介して入力端子４５に接続されており、
同様に、トンネル接合４２ａとトンネル接合４２ｂとの
アイランドＢ4 も抵抗素子４４を介して入力端子４５に
接続されている。そして、一電子トンネル素子４１の一
端は電源端子４６に接続され、一電子トンネル素子４２
の一端はグランド端子４７に接続され、両者の他端はそ
れぞれ出力端子４８に接続されている。
は、トンネル接合４１ａおよびトンネル接合４１ｂを二
重接合することによって構成されている。同様に、一電
子トンネル素子４２は、トンネル接合４２ａおよびトン
ネル接合４２ｂを二重接合することによって構成されて
いる。また、トンネル接合４１ａとトンネル接合４１ｂ
との中間接続点（以下、「アイランド」と記す）Ａ4 は
抵抗素子４３を介して入力端子４５に接続されており、
同様に、トンネル接合４２ａとトンネル接合４２ｂとの
アイランドＢ4 も抵抗素子４４を介して入力端子４５に
接続されている。そして、一電子トンネル素子４１の一
端は電源端子４６に接続され、一電子トンネル素子４２
の一端はグランド端子４７に接続され、両者の他端はそ
れぞれ出力端子４８に接続されている。
【００１２】ここで、抵抗素子４３の抵抗値と抵抗素子
４４の抵抗値とは同一（＝Ｒ0 ）である。
４４の抵抗値とは同一（＝Ｒ0 ）である。
【００１３】かかる構成によれば、トンネル接合を構成
する金属の仕事関数の違いによってトンネル接合４１
ａ，４１ｂのアイランドＡ4 やトンネル接合４２ａ，４
２ｂのアイランドＢ4 にランダムな電荷が発生すること
を、防止することができる。
する金属の仕事関数の違いによってトンネル接合４１
ａ，４１ｂのアイランドＡ4 やトンネル接合４２ａ，４
２ｂのアイランドＢ4 にランダムな電荷が発生すること
を、防止することができる。
【００１４】
【発明が解決しようとする課題】しかしながら、図４に
示したインバータでは、高い感度を得るために入力コン
ダクタンスを零の近傍まで低下させようとすると、
Ｒ0 》Ｒ（Ｒ0 は抵抗素子４３，４４の抵抗値、Ｒはト
ンネル接合４１ａ，４１ｂ，４２ａ，４２ｂの接合抵
抗）としなければならない。このため、トンネル接合４
１ａ，４１ｂ，４２ａ，４２ｂの接合抵抗Ｒに制限が生
じるという欠点を有している。
示したインバータでは、高い感度を得るために入力コン
ダクタンスを零の近傍まで低下させようとすると、
Ｒ0 》Ｒ（Ｒ0 は抵抗素子４３，４４の抵抗値、Ｒはト
ンネル接合４１ａ，４１ｂ，４２ａ，４２ｂの接合抵
抗）としなければならない。このため、トンネル接合４
１ａ，４１ｂ，４２ａ，４２ｂの接合抵抗Ｒに制限が生
じるという欠点を有している。
【００１５】また、クーロン閉塞の条件が、入力端子４
５からの入力電圧Ｖg に対して周期的にならないので、
素子設計のマージンが少ないという欠点もある。
５からの入力電圧Ｖg に対して周期的にならないので、
素子設計のマージンが少ないという欠点もある。
【００１６】このように、図４に示したインバータは、
設計上の制約が大きいため微細加工に不向きであり、素
子の高集積化には限界がある。
設計上の制約が大きいため微細加工に不向きであり、素
子の高集積化には限界がある。
【００１７】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、微細加工に適し、高集積化が
可能な一電子トンネル素子を用いたインバータを提供す
ることを目的とする。
みてなされたものであり、微細加工に適し、高集積化が
可能な一電子トンネル素子を用いたインバータを提供す
ることを目的とする。
【００１８】
(1) 本発明に係わる一電子トンネル素子を用いたインバ
ータは、電子１個の充電エネルギーが動作温度での熱エ
ネルギーよりも大きい極微細トンネル接合を直列に多重
接続してなる一電子トンネル素子を用いたインバータで
あって、一端が電源端子に接続された第１の一電子トン
ネル素子と、一端がグランド端子に接続された第２の一
電子トンネル素子と、前記第１の一電子トンネル素子を
構成するトンネル接合列の任意の中間接続点と第１のキ
ャパシタを介して接続され且つ前記第２の一電子トンネ
ル素子を構成するトンネル接合列の任意の中間接続点と
第２のキャパシタを介して接続された入力端子と、前記
第１の一電子トンネル素子の他端および前記第２の一電
子トンネル素子の他端に接続された出力端子と、を備え
たことを特徴とする。 (2) このような一電子トンネル素子を用いたインバータ
においては、前記第１の一電子トンネル素子の前記中間
接続点に誘起される電荷と前記第２の一電子トンネル素
子の前記中間接続点に誘起される電荷との差を、電子１
個の電荷の半分の奇数倍とすることが望ましい。
ータは、電子１個の充電エネルギーが動作温度での熱エ
ネルギーよりも大きい極微細トンネル接合を直列に多重
接続してなる一電子トンネル素子を用いたインバータで
あって、一端が電源端子に接続された第１の一電子トン
ネル素子と、一端がグランド端子に接続された第２の一
電子トンネル素子と、前記第１の一電子トンネル素子を
構成するトンネル接合列の任意の中間接続点と第１のキ
ャパシタを介して接続され且つ前記第２の一電子トンネ
ル素子を構成するトンネル接合列の任意の中間接続点と
第２のキャパシタを介して接続された入力端子と、前記
第１の一電子トンネル素子の他端および前記第２の一電
子トンネル素子の他端に接続された出力端子と、を備え
たことを特徴とする。 (2) このような一電子トンネル素子を用いたインバータ
においては、前記第１の一電子トンネル素子の前記中間
接続点に誘起される電荷と前記第２の一電子トンネル素
子の前記中間接続点に誘起される電荷との差を、電子１
個の電荷の半分の奇数倍とすることが望ましい。
【００１９】
【作用】第１の一電子トンネル素子を構成するトンネル
接合列の中間接続点および第２の一電子トンネル素子を
構成するトンネル接合列の中間接続点を、それぞれキャ
パシタを介して入力端子を接続することにより、クーロ
ン閉塞の条件を入力端子からの入力電圧に対して周期的
にすることができ、これにより、素子設計のマージンを
大きくすることができる。
接合列の中間接続点および第２の一電子トンネル素子を
構成するトンネル接合列の中間接続点を、それぞれキャ
パシタを介して入力端子を接続することにより、クーロ
ン閉塞の条件を入力端子からの入力電圧に対して周期的
にすることができ、これにより、素子設計のマージンを
大きくすることができる。
【００２０】また、第１の一電子トンネル素子の中間接
続点に誘起される電荷と第２の一電子トンネル素子の中
間接続点に誘起される電荷との差を、電子１個の電荷の
奇数倍とすることにより、一方の一電子トンネル素子を
高抵抗とし、他方の一電子トンネル素子を低抵抗とする
ことが可能となるので、インバータの感度を向上させる
ことができる。
続点に誘起される電荷と第２の一電子トンネル素子の中
間接続点に誘起される電荷との差を、電子１個の電荷の
奇数倍とすることにより、一方の一電子トンネル素子を
高抵抗とし、他方の一電子トンネル素子を低抵抗とする
ことが可能となるので、インバータの感度を向上させる
ことができる。
【００２１】
【実施例】以下、本発明に係わる一電子トンネル素子を
用いたインバータの一実施例について説明する。
用いたインバータの一実施例について説明する。
【００２２】図１は、本実施例に係わる一電子トンネル
素子を用いたインバータの構成を示す電気回路図であ
る。
素子を用いたインバータの構成を示す電気回路図であ
る。
【００２３】同図において、一電子トンネル素子１１
は、トンネル接合１１ａおよびトンネル接合１１ｂを二
重接合することによって構成されている。同様に、一電
子トンネル素子１２は、トンネル接合１２ａおよびトン
ネル接合１２ｂを二重接合することによって構成されて
いる。また、トンネル接合１１ａとトンネル接合１１ｂ
とのアイランド（本発明の中間接続点）Ａ1 はキャパシ
タ１３を介して入力端子１５に接続されている。これと
同様に、トンネル接合１２ａとトンネル接合１２ｂとの
アイランドＢ1 もキャパシタ１４を介して入力端子１５
に接続されている。そして、一電子トンネル素子１１の
一端は電源端子１６に接続され、一電子トンネル素子１
２の一端はグランド端子１７に接続され、両者の他端は
それぞれ出力端子１８に接続されている。ここで、電源
端子１６には、図示しない電源から、基準電圧Ｅが供給
される。
は、トンネル接合１１ａおよびトンネル接合１１ｂを二
重接合することによって構成されている。同様に、一電
子トンネル素子１２は、トンネル接合１２ａおよびトン
ネル接合１２ｂを二重接合することによって構成されて
いる。また、トンネル接合１１ａとトンネル接合１１ｂ
とのアイランド（本発明の中間接続点）Ａ1 はキャパシ
タ１３を介して入力端子１５に接続されている。これと
同様に、トンネル接合１２ａとトンネル接合１２ｂとの
アイランドＢ1 もキャパシタ１４を介して入力端子１５
に接続されている。そして、一電子トンネル素子１１の
一端は電源端子１６に接続され、一電子トンネル素子１
２の一端はグランド端子１７に接続され、両者の他端は
それぞれ出力端子１８に接続されている。ここで、電源
端子１６には、図示しない電源から、基準電圧Ｅが供給
される。
【００２４】本実施例では、キャパシタ１３のキャパシ
タンスＣg1およびキャパシタ１４のキャパシタンスＣg2
は、アイランドＡ1 に誘起される電荷ｑ1 とアイランド
Ｂ1に誘起される電荷ｑ2 との差が、電子１個の電荷の
半分の奇数倍となるように決定される。すなわち、キャ
パシタンスＣg1，Ｃg2は、ｎを整数として、 ｑ1 −ｑ2 ＝（ｅ／２）（２ｎ＋１） ・・・（１） となるように決定される。
タンスＣg1およびキャパシタ１４のキャパシタンスＣg2
は、アイランドＡ1 に誘起される電荷ｑ1 とアイランド
Ｂ1に誘起される電荷ｑ2 との差が、電子１個の電荷の
半分の奇数倍となるように決定される。すなわち、キャ
パシタンスＣg1，Ｃg2は、ｎを整数として、 ｑ1 −ｑ2 ＝（ｅ／２）（２ｎ＋１） ・・・（１） となるように決定される。
【００２５】なお、各トンネル接合１１ａ，１１ｂ，１
２ａ，１２ｂの接合電極１１ａ′，１１ｂ′，１２
ａ′，１２ｂ′は線幅が０．０５μｍで厚さが０．０３
μｍのアルミニウムを用いてＳｉＯ2 上に形成し、接合
部の面積は０．０１×０．０１μｍ2 とした。また、ト
ンネル障壁部としては、厚さ３０Ａ（オングストロー
ム）のアルミニウム酸化物を用いた。各トンネル接合１
１ａ，１１ｂ，１２ａ，１２ｂは、接合抵抗を６００ｋ
Ωとし、接合容量を３ａＦとした。キャパシタンスはＣ
g1＝３０ａＦ、Ｃg2＝１４ａＦである。
２ａ，１２ｂの接合電極１１ａ′，１１ｂ′，１２
ａ′，１２ｂ′は線幅が０．０５μｍで厚さが０．０３
μｍのアルミニウムを用いてＳｉＯ2 上に形成し、接合
部の面積は０．０１×０．０１μｍ2 とした。また、ト
ンネル障壁部としては、厚さ３０Ａ（オングストロー
ム）のアルミニウム酸化物を用いた。各トンネル接合１
１ａ，１１ｂ，１２ａ，１２ｂは、接合抵抗を６００ｋ
Ωとし、接合容量を３ａＦとした。キャパシタンスはＣ
g1＝３０ａＦ、Ｃg2＝１４ａＦである。
【００２６】次に、図１に示したインバータの動作原理
について説明する。
について説明する。
【００２７】上述したように、単一トンネル接合の一電
子トンネル素子では、回路全体の電磁モードの励起のた
めに安定したクーロン閉塞は期待できず、トンネル接合
を直列に繋いだ多重構造の一電子トンネル素子を使用す
る方が有利である。このため、本実施例でも、二重構造
の一電子トンネル素子１１，１２を使用している。
子トンネル素子では、回路全体の電磁モードの励起のた
めに安定したクーロン閉塞は期待できず、トンネル接合
を直列に繋いだ多重構造の一電子トンネル素子を使用す
る方が有利である。このため、本実施例でも、二重構造
の一電子トンネル素子１１，１２を使用している。
【００２８】ここで、このような二重構造の一電子トン
ネル素子１１，１２のアイランドＡ1 ，Ｂ1 の電荷
ｑ1 ，ｑ2 は、クーロン閉塞が利用できる状況では、 ｑ＝ｎ・ｅ （ｎは整数、ｑはｑ1 またはｑ2 ） となるが、一電子トンネル素子をアイランドＡ1 ，Ｂ1
と容量的に結合するゲート構造（電荷変調部）とするこ
とにより、電流電圧特性を電子１個の電荷ｅの周期で変
化させることができる。
ネル素子１１，１２のアイランドＡ1 ，Ｂ1 の電荷
ｑ1 ，ｑ2 は、クーロン閉塞が利用できる状況では、 ｑ＝ｎ・ｅ （ｎは整数、ｑはｑ1 またはｑ2 ） となるが、一電子トンネル素子をアイランドＡ1 ，Ｂ1
と容量的に結合するゲート構造（電荷変調部）とするこ
とにより、電流電圧特性を電子１個の電荷ｅの周期で変
化させることができる。
【００２９】図２（ａ）に、ゲート構造の一電子トンネ
ル素子を用いた回路の一例を示す。同図において、一電
子トンネル素子２１は、トンネル接合２１ａおよびトン
ネル接合２１ｂを二重接合することによって構成されて
いる。アイランドＣは、キャパシタ２２を介して入力端
子２３に接続されている。そして、トンネル接合２１ａ
とトンネル接合２１ｂとの間には電源２４が設けられて
おり、定電圧が印加される。また、トンネル接合２１ａ
と電源２４との間には、外部回路のインピーダンス２５
が設けられている。図２（ａ）に示したような回路で
は、クーロン閉塞が期待できる動作温度における一電子
トンネル素子２１のトンネル電流とアイランドＣの電荷
ｑとの関係は、インピーダンス２５の値に係わらず、図
２（ｂ）に示したようになる。これは、クーロン閉塞の
安定条件が、ゲート電圧に対してｅの単位で周期的にな
るためである。
ル素子を用いた回路の一例を示す。同図において、一電
子トンネル素子２１は、トンネル接合２１ａおよびトン
ネル接合２１ｂを二重接合することによって構成されて
いる。アイランドＣは、キャパシタ２２を介して入力端
子２３に接続されている。そして、トンネル接合２１ａ
とトンネル接合２１ｂとの間には電源２４が設けられて
おり、定電圧が印加される。また、トンネル接合２１ａ
と電源２４との間には、外部回路のインピーダンス２５
が設けられている。図２（ａ）に示したような回路で
は、クーロン閉塞が期待できる動作温度における一電子
トンネル素子２１のトンネル電流とアイランドＣの電荷
ｑとの関係は、インピーダンス２５の値に係わらず、図
２（ｂ）に示したようになる。これは、クーロン閉塞の
安定条件が、ゲート電圧に対してｅの単位で周期的にな
るためである。
【００３０】このように、入力端子１５とアイランドＡ
1 ，Ｂ1 との間にキャパシタ１３，１４を介在させるこ
とにより、従来のインバータ（図４参照）と比較して設
計の自由度を大きくすることができる。そして、このよ
うに自由度が大きいことにより、アイランドＡ1 ，Ｂ1
に発生するランダム電荷をチューニングすることが可能
となる。また、微細加工後の半導体装置内をガスに晒す
ことによって、ランダム電荷を中和させることとしても
よい。
1 ，Ｂ1 との間にキャパシタ１３，１４を介在させるこ
とにより、従来のインバータ（図４参照）と比較して設
計の自由度を大きくすることができる。そして、このよ
うに自由度が大きいことにより、アイランドＡ1 ，Ｂ1
に発生するランダム電荷をチューニングすることが可能
となる。また、微細加工後の半導体装置内をガスに晒す
ことによって、ランダム電荷を中和させることとしても
よい。
【００３１】トンネル電流の変調は有効的な電流（コン
ダクタンス）の変調を意味する。したがって、本実施例
のように、一電子トンネル素子１１，１２として同じも
のを使用し、入力端子１５とアイランドＡ1 ，Ｂ1 との
間のキャパシタンスＣg1，Ｃg2のみが異なるようにイン
バータを構成することとすれば、共通のゲート電圧Ｖg
に対して一方の一電子トンネル素子を高抵抗とし、他方
の一電子トンネル素子を低抵抗とすることが可能とな
る。
ダクタンス）の変調を意味する。したがって、本実施例
のように、一電子トンネル素子１１，１２として同じも
のを使用し、入力端子１５とアイランドＡ1 ，Ｂ1 との
間のキャパシタンスＣg1，Ｃg2のみが異なるようにイン
バータを構成することとすれば、共通のゲート電圧Ｖg
に対して一方の一電子トンネル素子を高抵抗とし、他方
の一電子トンネル素子を低抵抗とすることが可能とな
る。
【００３２】図２（ｃ）に、ゲート電圧Ｖg と、この電
圧Ｖg によってアイランドＡ1 ，Ｂ1 に誘起される電荷
との関係を示す。同図は、アイランドＡ1 に誘起される
電荷とアイランドＢ1 との差がｅ／２の奇数倍になる場
合を示してる。同図からわかるようにゲート電圧Ｖg が
ローレベルＶg L のときは、δＶg の範囲内で、一電子
トンネル素子１１は低抵抗状態（図中、ＲL ）となり、
一電子トンネル素子１２は高抵抗状態（図中、ＲH ）と
なる。逆に、ゲート電圧Ｖg がハイレベルＶg H のとき
は、δＶg の範囲内で、一電子トンネル素子１１は高抵
抗（ＲH ）となり、一電子トンネル素子１２は低抵抗
（ＲL ）となる。したがって、上述の式（２）を満たす
ようにキャパシタンスＣg1，Ｃg2を定めれば、δＶg お
よび抵抗値ＲH ，ＲL の値が各一電子トンネル素子１
１，１２に対して対象となるようにすることができる。
圧Ｖg によってアイランドＡ1 ，Ｂ1 に誘起される電荷
との関係を示す。同図は、アイランドＡ1 に誘起される
電荷とアイランドＢ1 との差がｅ／２の奇数倍になる場
合を示してる。同図からわかるようにゲート電圧Ｖg が
ローレベルＶg L のときは、δＶg の範囲内で、一電子
トンネル素子１１は低抵抗状態（図中、ＲL ）となり、
一電子トンネル素子１２は高抵抗状態（図中、ＲH ）と
なる。逆に、ゲート電圧Ｖg がハイレベルＶg H のとき
は、δＶg の範囲内で、一電子トンネル素子１１は高抵
抗（ＲH ）となり、一電子トンネル素子１２は低抵抗
（ＲL ）となる。したがって、上述の式（２）を満たす
ようにキャパシタンスＣg1，Ｃg2を定めれば、δＶg お
よび抵抗値ＲH ，ＲL の値が各一電子トンネル素子１
１，１２に対して対象となるようにすることができる。
【００３３】このようにして、上述の式（１）の条件を
満たすことにより、動作が安定で且つオフ時の電流値が
零の近傍となるようなインバータを得ることができる。
満たすことにより、動作が安定で且つオフ時の電流値が
零の近傍となるようなインバータを得ることができる。
【００３４】図３に、このようなインバータにおける、
ゲート電圧Ｖg と出力電圧ＶOUT との関係を示す。
ゲート電圧Ｖg と出力電圧ＶOUT との関係を示す。
【００３５】同図に示したように、Ｅ＝５０ｍＶに対し
ゲート電圧Ｖg がローレベル（図中Ｖg L ，＝５ｍＶ）
のときは、出力電圧ＶOUT はハイレベルとなる（ＶOUT
H ，＝５０ｍＶ）。一方、ゲート電圧Ｖg がハイレベル
のときは（Ｖg H ，＝１０ｍＶ）、出力電圧ＶOUT はロ
ーレベルとなる（ＶOUT L ，＝２５ｍＶ）。このよう
に、上述の式（１）を満たすことにより、オフ時の電流
値が零の近傍となるような高感度のインバータを得るこ
とができる。
ゲート電圧Ｖg がローレベル（図中Ｖg L ，＝５ｍＶ）
のときは、出力電圧ＶOUT はハイレベルとなる（ＶOUT
H ，＝５０ｍＶ）。一方、ゲート電圧Ｖg がハイレベル
のときは（Ｖg H ，＝１０ｍＶ）、出力電圧ＶOUT はロ
ーレベルとなる（ＶOUT L ，＝２５ｍＶ）。このよう
に、上述の式（１）を満たすことにより、オフ時の電流
値が零の近傍となるような高感度のインバータを得るこ
とができる。
【００３６】なお、本実施例では、式（１）を満たすよ
うにキャパシタンスＣg1，Ｃg2を定め、これにより上述
の式（１）を満足させたが、２組の抵抗、キャパシタを
用い、これらの抵抗値、キャパシタンスを適当に設定す
ることによっても、式（１）を満足させることも可能で
ある。
うにキャパシタンスＣg1，Ｃg2を定め、これにより上述
の式（１）を満足させたが、２組の抵抗、キャパシタを
用い、これらの抵抗値、キャパシタンスを適当に設定す
ることによっても、式（１）を満足させることも可能で
ある。
【００３７】また、本実施例では、一電子トンネル素子
を用いて単体のインバータを構成した場合について説明
したが、このようなインバータを用いて複雑なメモリや
論理回路を構成することも可能であることは、もちろん
である。
を用いて単体のインバータを構成した場合について説明
したが、このようなインバータを用いて複雑なメモリや
論理回路を構成することも可能であることは、もちろん
である。
【００３８】さらに、本実施例では、金属（アルミニウ
ム）と金属化合物（アルミニウム酸化物）とによってト
ンネル接合を形成したが、これに限定されるものではな
い。例えば、アルミニウムに代えてシリコン等によるＭ
ＯＳトランジスタのチャネル部を用いてもよい。また、
トンネル接合は、シリコン酸化物やシリコンＭＯＳトラ
ンジスタのチャネル部を電子の波長程度に局所的に狭め
た、いわゆるポイントコンタクトのピンチオフ状態とし
てもよい。
ム）と金属化合物（アルミニウム酸化物）とによってト
ンネル接合を形成したが、これに限定されるものではな
い。例えば、アルミニウムに代えてシリコン等によるＭ
ＯＳトランジスタのチャネル部を用いてもよい。また、
トンネル接合は、シリコン酸化物やシリコンＭＯＳトラ
ンジスタのチャネル部を電子の波長程度に局所的に狭め
た、いわゆるポイントコンタクトのピンチオフ状態とし
てもよい。
【００３９】さらに、また、極微細トンネル接合を直列
に３重以上に接続して一電子トンネル素子を構成しても
良い。
に３重以上に接続して一電子トンネル素子を構成しても
良い。
【００４０】その他、本発明の要旨を逸脱しない範囲で
種々変型して実施できる。
種々変型して実施できる。
【００４１】
【発明の効果】以上詳細に説明したように、本発明に係
わる一電子トンネル素子を用いたインバータによれば、
素子設計のマージンを大きくすることができ、且つ、イ
ンバータの感度を向上させることができるので、微細加
工に適し、高集積化が可能となる。
わる一電子トンネル素子を用いたインバータによれば、
素子設計のマージンを大きくすることができ、且つ、イ
ンバータの感度を向上させることができるので、微細加
工に適し、高集積化が可能となる。
【図１】本発明の一実施例に係わる一電子トンネル素子
を用いたインバータの構成を示す電気回路図である。
を用いたインバータの構成を示す電気回路図である。
【図２】図１に示したインバータの原理を説明するため
の図であり、（ａ）はゲート構造の一電子トンネル素子
を用いた回路の一構成例を示す電気回路図、（ｂ）は
（ａ）に示した一電子トンネル素子のトンネル電流と中
間接続点の電荷との関係を示すグラフ、（ｃ）は図１に
示したインバータのゲート電圧と当該電圧によって各ア
イランドに誘起される電荷との関係を示すグラフであ
る。
の図であり、（ａ）はゲート構造の一電子トンネル素子
を用いた回路の一構成例を示す電気回路図、（ｂ）は
（ａ）に示した一電子トンネル素子のトンネル電流と中
間接続点の電荷との関係を示すグラフ、（ｃ）は図１に
示したインバータのゲート電圧と当該電圧によって各ア
イランドに誘起される電荷との関係を示すグラフであ
る。
【図３】図１に示したインバータのゲート電圧と出力電
圧との関係を示すグラフである。
圧との関係を示すグラフである。
【図４】従来の一電子トンネル素子を用いたインバータ
の一構成例を示す電気回路図である。
の一構成例を示す電気回路図である。
１１，１２ 一電子トンネル素子 １１ａ，１１ｂ，１２ａ，１２ｂ トンネル接合 １３，１４ キャパシタ １５ 入力端子 １６ 電源端子 １７ グランド端子 １８ 出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/08 7210−4Ｍ 29/66 29/88 49/00
Claims (2)
- 【請求項１】電子１個の充電エネルギーが動作温度での
熱エネルギーよりも大きい極微細トンネル接合を直列に
多重接続してなる一電子トンネル素子を用いたインバー
タであって、 一端が電源端子に接続された第１の一電子トンネル素子
と、 一端がグランド端子に接続された第２の一電子トンネル
素子と、 前記第１の一電子トンネル素子を構成するトンネル接合
列の任意の中間接続点と第１のキャパシタを介して接続
され且つ前記第２の一電子トンネル素子を構成するトン
ネル接合列の任意の中間接続点と第２のキャパシタを介
して接続された入力端子と、 前記第１の一電子トンネル素子の他端および前記第２の
一電子トンネル素子の他端に接続された出力端子と、 を備えたことを特徴とする一電子トンネル素子を用いた
インバータ。 - 【請求項２】前記第１の一電子トンネル素子の前記中間
接続点に誘起される電荷と前記第２の一電子トンネル素
子の前記中間接続点に誘起される電荷との差が、電子１
個の電荷の半分の奇数倍であることを特徴とする請求項
１記載の一電子トンネル素子を用いたインバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5162461A JPH0779154A (ja) | 1993-06-30 | 1993-06-30 | 一電子トンネル素子を用いたインバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5162461A JPH0779154A (ja) | 1993-06-30 | 1993-06-30 | 一電子トンネル素子を用いたインバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779154A true JPH0779154A (ja) | 1995-03-20 |
Family
ID=15755063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5162461A Pending JPH0779154A (ja) | 1993-06-30 | 1993-06-30 | 一電子トンネル素子を用いたインバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779154A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235196A (ja) * | 1994-02-22 | 1995-09-05 | Nec Corp | 単一電子帯電効果を利用したサンプリング回路 |
| WO2012172927A1 (ja) * | 2011-06-12 | 2012-12-20 | Sugawara Mitsutoshi | トンネル電流回路 |
-
1993
- 1993-06-30 JP JP5162461A patent/JPH0779154A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07235196A (ja) * | 1994-02-22 | 1995-09-05 | Nec Corp | 単一電子帯電効果を利用したサンプリング回路 |
| WO2012172927A1 (ja) * | 2011-06-12 | 2012-12-20 | Sugawara Mitsutoshi | トンネル電流回路 |
| JP2013003615A (ja) * | 2011-06-12 | 2013-01-07 | Mitsutoshi Sugawara | トンネル電流回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Heij et al. | Single-electron inverter | |
| US6661022B2 (en) | Information processing structures | |
| Takahashi et al. | Multigate single-electron transistors and their application to an exclusive-OR gate | |
| Amlani et al. | Experimental demonstration of a leadless quantum-dot cellular automata cell | |
| JP2718375B2 (ja) | チャージポンプ回路 | |
| JP2008288346A (ja) | 半導体素子 | |
| Takahashi et al. | Silicon single-electron devices and their applications | |
| EP1028472A2 (en) | Coulomb-blockade element and method of manufacturing the same | |
| Tsukagoshi et al. | Operation of logic function in a Coulomb blockade device | |
| US5844834A (en) | Single-electron memory cell configuration | |
| US6414536B1 (en) | Electrically adjustable CMOS integrated voltage reference circuit | |
| JP2684600B2 (ja) | 温度に対して安定な電流源 | |
| JPH0779154A (ja) | 一電子トンネル素子を用いたインバータ | |
| US6307422B1 (en) | Circuit configuration having single-electron components, a method for its operation and use of the method for addition of binary numbers | |
| JP3462524B2 (ja) | ロジック素子 | |
| US20060131621A1 (en) | Device using ambipolar transport in SB-MOSFET and method for operating the same | |
| US6194737B1 (en) | Phase-locked circuit device using a single-electron tunneling junction element and method of fabricating the same | |
| Averin | Charge sensitivity of the single electron tunneling transistor with discrete energy spectrum | |
| JPH11168205A (ja) | クーロンブロッケイド型論理素子及びその製造方法 | |
| Takahashi et al. | Development of silicon single-electron devices | |
| JPH07298607A (ja) | 半導体昇圧回路 | |
| EP0649174A1 (en) | Controllable conduction device with multiple tunnel junction | |
| JP3311033B2 (ja) | 一電子トンネリング素子 | |
| JP3866508B2 (ja) | 単電子転送回路およびこの制御方法 | |
| Kaizawa et al. | Single-electron device with Si nanodot array and multiple input gates |