JP5640636B2 - 基準電圧発生回路 - Google Patents

Description

本発明は基準電圧発生回路に関し、特に絶対温度に比例した基準電圧と、それを用いてゼロを含む任意の温度係数を持つ基準電圧の発生回路に関する。

従来からバンドギャップリファレンスと称される基準電圧発生回路が知られている。これは例えばシリコン半導体ＰＮ接合（以下「接合」という）に生ずる電圧が常温で約０．7Ｖ、約−２ｍＶ／℃という負の温度係数を持つことと、接合に流れる電流密度を変えた対を作るとその電位差が絶対温度に比例する正の温度係数になるので、それを所定の抵抗比で増幅して前記接合の電圧と加算して温度係数を相殺する回路である。

特許公開２００２−３０４２２４「電圧発生回路および電圧発生方法」 発明者 菅原光俊 特開平２−０１２５０９「定電圧回路」 発明者 菅原光俊 ＵＳＰ ６，３８４，５８６”Ｒｅｇｕｌａｔｅｄ Ｌｏｗ−Ｖｏｌｔａｇｅ Ｇｅｎａｔｉｏｎ Ｃｉｒｃｕｉｔ” ｉｎｖｅｎｔｏｒ ＭｉｔＳｕｔｏＳｈｉＳｕｇａｗａｒａ

図４は特許文献１に記載した本願発明者の発明になる従来のＣＭＯＳ型バンドギャップリファレンス回路であり、ＣＭＯＳプロセスでも作れ、かつシリコンのバンドギャップ電圧約１．３Ｖよりも低電圧の温度係数がほぼゼロの基準電圧も発生できる基準電圧発生回路である。

以下、簡単に原理と動作説明をする。
電流源Ｉ１により接合Ｄ１に生ずる電圧ＶＤ１の関係は
Ｉ１＝Ｉｓ×ｅｘｐ（ｑ×ＶＤ１÷（ｋ×Ｔ））
で与えられる。ここでＩｓはプロセスと接合の大きさで決まる飽和電流、ｑは電子の電荷、ｋはボルツマン係数、Ｔは絶対温度である。同様に電流源Ｉ２により接合Ｄ２に生ずる電圧ＶＤ２は
Ｉ２＝ｍ×Ｉｓ×ｅｘｐ（ｑ×ＶＤ２÷（ｋ×Ｔ））
で与えられる。ここでＩｓは集積回路上ではほぼ等しく、ｍはトランジスタのサイズ比である。この二式から
ＶＤ１−ＶＤ２＝（ｋ×Ｔ÷ｑ）×ｌｎ（ｍ×Ｉ１÷Ｉ２）
となり、絶対温度Ｔに比例する電圧が得られる。例えば、接合Ｄ２の面積をＤ１の１０倍とし、Ｉ１＝Ｉ２とすれば、常温Ｔ＝３００°Ｋで、Ｖ１−Ｖ２≒６０ｍＶとなる。

これを差動アンプＡ１で、その入力電圧差がゼロに近づくように負帰還をかけることにより、抵抗Ｒ１の両端がＶＤ１−ＶＤ２とほとんど等しくなる。従ってオームの法則により
Ｉ２＝（ＶＤ１−ＶＤ２）÷Ｒ１
となる。
一方、バイアス電流源Ｉ４によって接合Ｄ３に生ずる電圧ＶＤ３を、抵抗Ｒ２とＲ３で分圧し、そこにＩ２のｎ倍の電流Ｉ３を流入させると、テブナンの定理により、出力電圧
Ｖｏｕｔ＝ＶＤ３×Ｒ３÷（Ｒ２＋Ｒ３）＋Ｉ３×（Ｒ２／／Ｒ３）
が得られる。ここで／／は抵抗の並列を示し、Ｒ２／／Ｒ３≡Ｒ２×Ｒ３÷（Ｒ２＋Ｒ３）である。
Ｖｏｕｔ＝Ｖ３×Ｒ３÷（Ｒ２＋Ｒ３）＋Ｒ２×Ｒ３÷（Ｒ２＋Ｒ３）÷Ｒ１×ｎ×ｋ×Ｔ×ｌｎ（ｍ）÷ｑ
となる。
第一項目は接合の温度特性に比例する負の温度特性を持ち、第二項目は絶対温度に比例する正の温度係数を持つので、Ｒ１，Ｒ２，Ｒ３，ｍを適正に選ぶことにより負、ゼロ、正の任意の温度係数を持つ電圧が得られる。
工業的にはゼロが頻繁に使われ、正や負の温度係数を補正する等の目的で用いることもある。

例えば、接合Ｄ２の面積をＤ１の１０倍とし、Ｉ１＝Ｉ２＝Ｉ３，Ｒ２＝Ｒ３＝１０×Ｒ１とすれば、ｍ＝１０，ｎ＝１となり、常温Ｔ＝３００°Ｋのとき、第一項目は接合の電圧の半分で約３５０ｍＶで−１ｍＶ／℃となり、第二項は約３００ｍＶで＋１ｍＶ／℃となる。合わせて約６５０ｍＶで温度係数が相殺されてほぼゼロにできる。

このとき、消費電力は主に抵抗Ｒ１と電流源の電流比によって決まり、例えばＲ１＝６ｋΩ時、Ｒ１の両端の電位差が６０ｍＶなので、Ｉ２＝１０μＡとなりＩ１＋Ｉ２＋Ｉ３＋Ｉ４＝４０μＡとなる。電源電圧が１Ｖの場合４０μＷの電力を消費する。なおＲ２＝Ｒ３＝６０ｋΩである。例えば消費電力を
１／１０の４μＷにする場合は、Ｒ１＝６０ｋΩとすれば良いが、Ｒ２＝Ｒ３＝６００ｋΩとなり、集積回路上に作るとき、相当に広い面積が必要となる。さらに１／１０００の４ｎＷにすることを考えると、Ｒ２＝Ｒ３＝６００ＭΩが必要となり、もはや工業的にリズナブルな面積では作れないという欠点がある。
この回路に限らず、ほぼ全てのバンドギャップリファレンス回路が類似の方式なので、同様な課題を持っていた。

本発明を適用すれば、高抵抗を使わずに、小さな面積でｎＷクラスの消費電力の基準電圧(バンドギャップリファレンス) 発生回路を提供することができる。

本発明では、抵抗の代わりに、特に９０ｎｍ以降の集積回路プロセスで顕著に見え始めたＭＯＳ型トランジスタのゲート電流を使う。

本発明の基準電圧発生回路は、
第一から第三の互いに比例する電流源手段と、
かかる第一の電流源手段に接続された第一の接合と、
前記第二の電流源手段の電流が流れる第二の接合と、
かかる第二の接合に直列接続された第一のＭＯＳトランジスタのゲートとバックゲート間接続と、
かかる直列接続の両端電圧と前記第一の接合の両端電圧を等しくする回路と、
前記第三の電流源手段の電流が流れる複数のＭＯＳトランジスタのゲートとバックゲート間接続の直列接続回路と、
かかる直列接続回路と直列接続された第三の接合からなり、
前記第三の電流源手段の電流が流れる複数のＭＯＳトランジスタのゲートとバックゲート間接続の直列接続回路と
かかる直列接続回路と第三の接合の直列接続の両端から出力を取出すことを特徴とする。
第三の接合と第三の電流源手段の代わりに、第一もしくは第二のそれらにて兼用してもよい。

図１は、本発明の第一の実施例である。
ＰチャネルトランジスタＭ３のドレイン電流をＩ1とするとき、接合Ｄ１に生ずる電圧ＶＤ１との関係は
Ｉ１＝Ｉｓ×ｅｘｐ（ｑ×ＶＤ１÷（ｋ×Ｔ））
で与えられる。ここでＩｓはプロセスと接合の大きさで決まる飽和電流、ｑは電子の電荷、ｋはボルツマン係数、Ｔは絶対温度である。同様にＰチャネルトランジスタＭ４のドレイン電流をＩ２とするとき、接合Ｄ１の１０倍の面積を持つ接合Ｄ２に生ずる電圧ＶＤ２の関係は
Ｉ２＝１０×Ｉｓ×ｅｘｐ（ｑ×ＶＤ２÷（ｋ×Ｔ））
で与えられる。この二式から
ＶＤ１−ＶＤ２＝（ｋ×Ｔ÷ｑ）×ｌｎ（１０×Ｉ１÷Ｉ２）
となり、絶対温度Ｔに比例する電圧が得られる。Ｉ１＝Ｉ２とすれば、常温Ｔ＝３００°Ｋで、Ｖ１−Ｖ２≒６０ｍＶとなる。
これを、Ｎチャネルトランジスタ差動対Ｍ６及びＭ７と、Ｐチャネルトランジスタの能動負荷Ｍ１及びＭ２なる差動アンプで、その差動入力電圧差がゼロに近づくように負帰還をかけることにより、ＰチャネルトランジスタＭ１０のゲート・バックゲート間電圧がＶＤ１−ＶＤ２とほとんど等しくなる。
ここまでは従来例と同様である。

ＰチャネルトランジスタＭ１０には、ゲートからバックゲートとソースとドレインを短絡した端子へと、トンネル効果によるゲート電流が流れる。一例として、ゲート面積が３０μｍ×３０μｍの場合、プロセスにも依るが１Ｖ印加すると１ｎＡ程度のゲート電流が流れるとする。１Ｖでは等価的に１ＧΩの抵抗のように考えられる。しかし印過電圧とゲート電流の関係は直線ではないため、例えば６０ｍＶでは１０ｐＡ程度となる。非直線性のため、従来例のように６０ｍＶの１０倍の電圧つくるために、トランジスタサイズを調整しても精度よく作ることはできない。そこで、本実施例ではＰチャネルトランジスタＭ１０と同じ形状のＰチャネルトランジスタＭ１１〜Ｍ２０を用意し、同じゲート・バックゲート間電圧のときにはほぼ同じゲート電流が流れることを利用する。ＰチャネルトランジスタＭ４とＭ５の電流を等しく設定することで、ＰチャネルトランジスタＭ１１〜Ｍ２０のそれぞれのゲート・バックゲート間の電圧はＰチャネルトランジスタＭ１０と互いに等しくなる。つまりＰチャネルトランジスタＭ１１〜Ｍ２０の各ゲート・バックゲートの直列接続の両端には、ＰチャネルトランジスタＭ１０のそれの１０倍の電圧が生ずる。この電圧は、従来例と同様に、約６００ｍＶで絶対温度に比例し常温で＋２ｍＶ／℃の温度特性を持つ電圧である。この電圧と、約−２ｍＶ／℃の温度特性を持つ接合Ｄ３に生ずる順方向電圧ＶＤ３（ほぼ０．7Ｖ）とを加算し、基準電圧Ｖｏｕｔとして出力する。約１．３Ｖで温度特性ゼロの基準電圧となる。
なお図１では、ＰチャネルトランジスタＭ９のゲート・バックゲート間のゲート電流を、差動アンプの定電流源の代わりに使っている。

消費電流は各電流が１０ｐＡ程度なので、全体でも数１０ｐＡ程度に抑えられる。消費電力も数１０〜１００ｐＷ程度が実現できる。特徴的なのは、ＰチャネルトランジスタＭ１０〜Ｍ２０のゲート面積を小さくすると、比例してそのゲート電流が小さくなることである。従って例えば各トランジスタのゲート面積を１０μｍ×１０μｍとすると消費電力を１／９にできる。従来例のように抵抗を使った場合、抵抗の面積と消費電流が反比例するのとは好対照である。上記のサイズや電流値等は説明のための一例であり、プロセスに合わせて適宜変更できる。

なお、ゲート電流を明示的に使うトランジスタ以外のトランジスタのゲート電流が気になる場合、それらのトランジスタは、ゲート膜厚が厚くてトンネル電流がほとんど流れない入出力用の耐圧の高いトランジスタで作るのが簡単である。
またＰチャネルトランジスタＭ１１〜Ｍ２０に相当する個数は上記の例に限らず、接合Ｄ１とＤ２の面積比に合わせて、上記各式により適宜選ぶことが出来る。またＰチャネルトランジスタＭ３とＭ４の比を調整して、出力電圧Ｖｏｕｔを調整することもできる。またＰチャネルトランジスタＭ５のサイズを２倍にし、トンネル電流素子の面積も２倍にすることで、負荷の駆動能力を上げることもできる。

図２は、本発明の第二の実施例である。図１と同じ機能のものには同じ記号を付し、説明を省略する。差動アンプはまとめてＡ１と表す。図１のＰチャネルトランジスタＭ５を省略し、ＰチャネルトランジスタＭ４のドレイン電流を、ＰチャネルトランジスタＭ１１〜Ｍ２０の各ゲート・バックゲート間のゲート電流として流す。前述のように差動アンプＡ１の入力電流を無視できるようにしておけば、同じ電流がＰチャネルトランジスタＭ１０のゲート・バックゲート間のゲート電流となる。従ってＰチャネルトランジスタＭ１１〜Ｍ２０の各ゲート・バックゲートの直列接続の両端の電圧は、ＰチャネルトランジスタＭ１０のそれの１０倍の６００ｍＶになる。一方、差動アンプＡ１の動作で、その両入力端子の差電圧はほとんどゼロなので、どちらもＶＤ１≒０．７Ｖにほぼ等しい。よって出力電圧Ｖｏｕｔは約１．３Ｖとなり、前述と同様に温度特性が相殺される。なおＰチャネルトランジスタＭ２１〜Ｍ３０の各ゲート・バックゲートの直列接続は、ＰチャネルトランジスタＭ３とＭ４のドレイン電圧を等しくして、ドレイン電流比の精度を高めるために挿入したものである。言い換えると、ＰチャネルトランジスタＭ３のドレイン側から出力を取り出しても同じ電圧が得られる。

本実施例では、図１のＰチャネルトランジスタＭ５に流れる電流相当分が不要なので、さらに消費電力を小さくできる。

図３は、本発明の第三の実施例である。図１と同じ機能のものには同じ記号を付し、説明を省略する。この回路は、本願発明者の発明である特許文献２で開示された回路をベースにしている。図１の差動アンプＡ１の代わりに、ゲートが共通接続されたＮチャネルトランジスタＭ８、Ｍ０の各ソースにそれぞれ、接合Ｄ１と、接合Ｄ２とＰチャネルトランジスタＭ１０のゲート・バックゲート間の直列接続を接続し、両者に等しい電圧が掛かるように負帰還構成している。ＰチャネルトランジスタＭ１０のゲート・バックゲート間に流れるゲート電流Ｉ２と、ＮチャネルトランジスタＭ８のドレイン電流は等しく、その電流がＰチャネルトランジスタＭ４、Ｍ３、Ｍ５からなるカレントミラー回路に流れる。カレントミラー動作により、Ｉ２に比例したＰチャネルトランジスタＭ３のドレインに電流がＩ１となる。またＩ２に比例したＰチャネルトランジスタＭ５のドレインに電流が、ＰチャネルトランジスタＭ１１〜Ｍ２０の各ゲート・バックゲートの直列接続に流れ、その両端に、ＰチャネルトランジスタＭ１０のゲート・バックゲート間電圧の10倍の電圧を生じ、接合Ｄ３の順方向電圧ＶＤ３と加算される。

接合Ｄ１と、接合Ｄ２の電流密度比が１：１０の場合、実施例１で示した数値例と同様に、１．３Ｖで温度係数を相殺した電圧が出力Ｖｏｕｔとして得られる。他の電流密度比の場合は、ＰチャネルトランジスタＭ１１〜Ｍ２０の各ゲート・バックゲートの直列接続に相当する直列接続数を変えるなどにより、実施例１で示した式に示すゼロを含む所望の温度特性を得ることが出来る。

本実施例は、差動アンプが不要という利点がある。

本発明の各回路は、一般的なＣＭＯＳプロセスで作ることが出来、巨大な抵抗を使わずに従来より桁違いに低い消費電力の基準電圧発生回路を構成することが出来るので、特に電池を使う機器で長時間使えるという利点があり、環境対策にも有効である。

なお、本発明は実施例として例示したものに限定することなく、また任意に組み合わせて実施することも可能である。
また各実施例ではよく使われる温度係数ゼロになるよう接合や容量の個数を選んでいるが、必要によりこれらの個数を変えることで、所望の正又は負の温度係数を持つ基準電圧を発生する回路を構成できる。

第一の実施例で、消費電力の少ない温度係数ゼロの基準電圧発生回路 第二の実施例で、消費電力の少ない温度係数ゼロの基準電圧発生回路 第三の実施例で、消費電力の少ない温度係数ゼロの基準電圧発生回路 従来例で、特許文献１に記載された回路図

Ｄ１〜Ｄ３ 半導体接合
Ｍ０〜Ｍ３０ ＭＯＳトランジスタ
Ｑ１〜Ｑ３ バイポーラトランジスタ
Ｉ０〜Ｉ４ 電流源もしくはその電流値
Ｒ１〜Ｒ３ 抵抗
Ａ１ 差動アンプ
ＶＤＤ 電源
ＧＮＤ 接地
Ｖｏｕｔ 出力端子

Claims (2)

1. 第一から第三の比例する電流源手段と、
   かかる第一の電流源手段に接続された第一の半導体接合と、
   前記第二の電流源手段の電流が流れる第二の半導体接合と、
   かかる第二の半導体接合に直列接続された第一のＭＯＳトランジスタのゲートとバックゲート間接続と、
   かかる直列接続の両端電圧と前記第一の半導体接合の両端電圧を等しくする回路と、
   前記第三の電流源手段の電流が流れる複数のＭＯＳトランジスタのゲートとバックゲート間接続の直列接続回路と、
   かかる直列接続回路と直列接続された第三の半導体接合からなり、
   前記第三の電流源手段の電流が流れる複数のＭＯＳトランジスタのゲートとバックゲート間接続の直列接続回路と
   かかる直列接続回路と第三の半導体接合の直列接続の両端から出力を取出すことを特徴とする基準電圧発生回路。
2. 第一から第二の比例する電流源手段と、
   かかる第一の電流源手段に接続された第一の半導体接合と、
   前記第二の電流源手段の電流が流れる第二の半導体接合と、
   かかる第二の半導体接合に直列接続された第一のＭＯＳトランジスタのゲートとバックゲート間接続と、
   かかる直列接続の両端電圧と前記第一の半導体接合の両端電圧を等しくする回路と、
   前記第一もしくは第二の電流源手段の電流が流れる複数のＭＯＳトランジスタのゲートとバックゲート間接続の直列接続回路と、
   かかる直列接続の両端の電圧に前記第一もしくは第二の半導体接合の両端電圧を加算する手段からなり、
   かかる加算出力を取出すことを特徴とする基準電圧発生回路。