JP4905468B2 - 固体撮像素子 - Google Patents

Description

本発明は、固体撮像素子及びその駆動方法に関し、より具体的には、単板式カラー固体撮像素子及びその駆動方法に関する。

従来のＣＣＤイメージセンサやＣＭＯＳイメージセンサ等といった単板式カラー固体撮像素子においては、受光／電荷蓄積層の上方に、赤色、緑色あるいは青色を透過するカラーフィルタが配置されている。そして、カラー映像の情報を得るために、カラーフィルタを通過し、受光／電荷蓄積層によって受光された可視光を、固体撮像素子から信号として出力する。ところで、カラーフィルタにおいては、入射光の約２／３が各色のカラーフィルタで吸収されてしまうために、可視光の利用効率が悪く、感度が低いという欠点がある。また、各固体撮像素子で１色の色信号しか得られないため、解像度も悪く、特に、偽色が目立つという欠点もある。

そこで、このような欠点を克服するために、３層の受光／電荷蓄積層を積層した固体撮像素子が研究、開発されている（例えば、特開２００６−２７８４４６号公報参照）。このような構造を有する固体撮像素子は、例えば光入射面から順に、青色、緑色、赤色のそれぞれの３原色光に対して電荷を発生させる受光／電荷蓄積層が、３層、積層された画素構造を有する。そして、各固体撮像素子毎に、各受光／電荷蓄積層で発生した電荷を独立に読み出す信号読出し回路を備えており、入射光の殆どを光電変換する。それ故、可視光の利用効率が１００％に近く、１つの固体撮像素子で赤色、緑色、青色の３原色に対応した信号が得られるため、高感度で高解像度の良好な画像が得られるという利点がある。

特開２００６−２７８４４６号公報

しかしながら、上述した特許公開公報に開示された固体撮像素子にあっては、積層された受光／電荷蓄積層のそれぞれにＭＯＳ型スイッチが設けられている。即ち、３つのＭＯＳ型スイッチが独立して設けられている。それ故、固体撮像素子全体の面積が大きくなり、微細化に適さないという問題がある。また、各受光／電荷蓄積層から電荷を転送するための接続領域を設けているが、この接続領域をｎ⁺半導体層又はｐ⁺半導体層から構成した場合、接続領域がｋＴＣノイズの影響を受けるといった問題がある。

従って、本発明の目的は、受光／電荷蓄積層を積層した固体撮像素子であって、固体撮像素子全体の面積を小さくすることができ、また、電荷転送時にノイズが与える影響を小さくし得る構成、構造を有する固体撮像素子及びその駆動方法を提供することにある。

上記の目的を達成するための本発明の固体撮像素子、あるいは又、上記の目的を達成するための本発明の第１の態様乃至第３の態様に係る固体撮像素子の駆動方法における固体撮像素子は、
（Ａ）半導体層に形成され、Ｍ層（但し、Ｍ≧２）の受光／電荷蓄積層が積層されて成る受光／電荷蓄積領域、
（Ｂ）半導体層に形成された電荷出力領域、
（Ｃ）受光／電荷蓄積領域と電荷出力領域との間に位置する半導体層の部分から構成された空乏層形成領域、並びに、
（Ｄ）空乏層形成領域における空乏層の形成状態を制御する制御電極領域、
を備え、
各受光／電荷蓄積層から空乏層形成領域へと延在する受光／電荷蓄積層延在部を更に備えている。

尚、本発明の固体撮像素子、本発明の第１の態様あるいは第２の態様に係る固体撮像素子の駆動方法における固体撮像素子にあっては、空乏層形成領域における各受光／電荷蓄積層延在部の射影像は、重なっていなくともよいし、重なっていてもよい。ここで、受光／電荷蓄積層延在部を投影して射影像を得るときの投影方向は、本質的に任意であるが、ここでは、半導体層の法線方向（『Ｚ方向』と呼ぶ場合がある）とする。以下の説明においても同様である。

また、本発明の第１の態様に係る固体撮像素子の駆動方法にあっては、
制御電極領域は、１つの制御電極部から成り、
電荷出力領域は、１つの電荷出力部から成り、
制御電極部に制御電圧を、順次、印加することで空乏層形成領域に形成された空乏層を介して、受光／電荷蓄積層に蓄積された電荷を、順次、電荷出力部へと転送する。

また、本発明の第２の態様に係る固体撮像素子の駆動方法にあっては、
受光／電荷蓄積層延在部と制御電極領域との間に位置する空乏層形成領域の部分の厚さは、各受光／電荷蓄積層によって異なっており、
制御電極領域は、Ｍ個の制御電極部から成り、
電荷出力領域は、Ｍ個の電荷出力部から成り、
制御電極部に制御電圧を印加することで空乏層形成領域に形成された空乏層を介して、受光／電荷蓄積層に蓄積された電荷を電荷出力部へと転送する。尚、制御電極部に制御電圧を、順次、印加することで空乏層形成領域に形成された空乏層を介して、受光／電荷蓄積層に蓄積された電荷を、順次、電荷出力部へと転送する形態とすることもできるし、制御電極部のそれぞれに異なる値を有する制御電圧を同時に印加することで空乏層形成領域に形成された空乏層を介して、各受光／電荷蓄積層に蓄積された電荷を同時に各電荷出力部へと転送する形態とすることもできる。

また、本発明の第３の態様に係る固体撮像素子の駆動方法にあっては、
空乏層形成領域における各受光／電荷蓄積層延在部の射影像は重なっておらず、
受光／電荷蓄積層延在部と制御電極領域との間に位置する空乏層形成領域の部分の厚さは、各受光／電荷蓄積層において同じであり、
制御電極領域は、１つの制御電極部から成り、
電荷出力領域は、Ｍ個の電荷出力部から成り、
制御電極部に制御電圧を印加することで空乏層形成領域に形成された空乏層を介して、受光／電荷蓄積層に蓄積された電荷を、同時に、電荷出力部へと転送する。

本発明の固体撮像素子あるいは本発明の第１の態様〜第３の態様に係る固体撮像素子の駆動方法にあっては、空乏層形成領域における空乏層の形成状態を制御する制御電極領域が備えられている。従って、制御電極領域に適切な制御電圧を印加することで、空乏層形成領域において空乏層を形成し、空乏層を介して、受光／電荷蓄積層に蓄積された電荷を電荷出力領域（電荷出力部）へと転送することができるので、固体撮像素子全体の大きさを小さくすることができるし、電荷転送時にノイズが与える影響を小さくすることができる。このように、制御電極領域に適切な制御電圧を印加することで、空乏層を延ばし、これによって、受光／電荷蓄積層に蓄積された電荷の電荷出力領域（電荷出力部）への転送を制御する構成、構造の固体撮像素子は、本発明者が調べた限りでは知られていない。

図１の（Ａ）及び（Ｂ）は、それぞれ、実施例１の固体撮像素子の模式的な一部断面図及び第１層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図であり、図１の（Ａ）は、図１の（Ｂ）の矢印Ａ−Ａに沿った模式的な一部断面図である。 図２の（Ａ）及び（Ｂ）は、それぞれ、実施例１の固体撮像素子の模式的な一部断面図及び第２層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図であり、図２の（Ａ）は、図２の（Ｂ）の矢印Ａ−Ａに沿った模式的な一部断面図である。 図３の（Ａ）及び（Ｂ）は、それぞれ、実施例１の固体撮像素子の模式的な一部断面図及び第３層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図であり、図３の（Ａ）は、図３の（Ｂ）の矢印Ａ−Ａに沿った模式的な一部断面図である。 図４の（Ａ）及び（Ｂ）は、それぞれ、実施例２の固体撮像素子における制御電極部及び電荷出力部の配置状態を示す模式図、及び、第１層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図である。 図５の（Ａ）及び（Ｂ）は、それぞれ、実施例２の固体撮像素子における第２層目及び第３層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図である。 図６の（Ａ）及び（Ｂ）は、それぞれ、実施例３の固体撮像素子の模式的な一部断面図及び第１層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図であり、図６の（Ａ）は、図６の（Ｂ）の矢印Ａ−Ａに沿った模式的な一部断面図である。 図７の（Ａ）及び（Ｂ）は、それぞれ、実施例３の固体撮像素子の模式的な一部断面図及び第２層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図であり、図７の（Ａ）は、図７の（Ｂ）の矢印Ａ−Ａに沿った模式的な一部断面図である。 図８の（Ａ）及び（Ｂ）は、それぞれ、実施例３の固体撮像素子の模式的な一部断面図及び第３層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図であり、図８の（Ａ）は、図８の（Ｂ）の矢印Ａ−Ａに沿った模式的な一部断面図である。 図９は、実施例１の固体撮像素子の駆動方法を説明するための、各種領域におけるポテンシャルを示す図である。 図１０は、図９に引き続き、実施例１の固体撮像素子の駆動方法を説明するための、各種領域におけるポテンシャルを示す図である。 図１１は、実施例１の固体撮像素子の駆動方法を説明するための、図９及び図１０とは見方を変えた各種領域におけるポテンシャルを示す図である。 図１２は、実施例２の固体撮像素子の駆動方法を説明するための、各種領域におけるポテンシャルを示す図である。 図１３は、実施例２の固体撮像素子の駆動方法を説明するための、図１２とは見方を変えた各種領域におけるポテンシャルを示す図である。 図１４は、実施例３の固体撮像素子の駆動方法を説明するための、各種領域におけるポテンシャルを示す図である。 図１５は、実施例３の固体撮像素子の駆動方法を説明するための、図１４とは見方を変えた各種領域におけるポテンシャルを示す図である。 図１６の（Ａ）〜（Ｄ）は、実施例１の固体撮像素子の製造方法を説明するためのシリコン半導体基板等の模式的な一部断面図である。 図１７の（Ａ）〜（Ｃ）は、図１６の（Ｄ）に引き続き、実施例１の固体撮像素子の製造方法を説明するためのシリコン半導体基板等の模式的な一部断面図である。 図１８の（Ａ）〜（Ｃ）は、図１７の（Ｃ）に引き続き、実施例１の固体撮像素子の製造方法を説明するためのシリコン半導体基板等の模式的な一部断面図である。 図１９は、実施例１の固体撮像素子の構造を裏面照射型としたときの係る固体撮像素子の模式的な一部断面図である。 図２０は、実施例１の固体撮像素子の構造を裏面照射型としたときの係る固体撮像素子の変形例の模式的な一部断面図である。 図２１は、制御電極領域への印加電圧Ｖ_TGと、生成される空乏層の厚さの関係を示すグラフである。

以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本発明の固体撮像素子、及び、本発明の第１の態様乃至第３の態様に係る固体撮像素子の駆動方法、全般に関する説明
２．実施例１（本発明の固体撮像素子、及び、本発明の第１の態様に係る固体撮像素子の駆動方法の具体的な説明）
３．実施例２（本発明の固体撮像素子、及び、本発明の第２の態様に係る固体撮像素子の駆動方法の具体的な説明）
４．実施例３（本発明の固体撮像素子、及び、本発明の第３の態様に係る固体撮像素子の駆動方法の具体的な説明、その他）

［本発明の固体撮像素子、及び、本発明の第１の態様乃至第３の態様に係る固体撮像素子の駆動方法、全般に関する説明］
本発明の第１の態様乃至第３の態様に係る固体撮像素子の駆動方法にあっては、電荷蓄積前に、各受光／電荷蓄積層を完全空乏化する形態とすることができる。

本発明の固体撮像素子、あるいは、上記の好ましい形態を含む本発明の第１の態様乃至第３の態様に係る固体撮像素子の駆動方法にあっては、
空乏層形成領域は、第１導電型を有し、
電荷出力領域、受光／電荷蓄積層及び受光／電荷蓄積層延在部は、第２導電型を有し、
受光／電荷蓄積層は、第１導電型を有する上層及び下層に挟まれている形態とすることができる。ここで、第１導電型がｐ型である場合、第２導電型はｎ型であり、キャリアは電子である。一方、第１導電型がｎ型である場合、第２導電型はｐ型であり、キャリアはホールである。

上記の好ましい形態を含む本発明の固体撮像素子にあっては、本発明の第１の態様に係る固体撮像素子の駆動方法を実行するために、
制御電極領域は、１つの制御電極部から成り、
電荷出力領域は、１つの電荷出力部から成り、
制御電極部への第ｍ番目（但し、１≦ｍ≦Ｍ）の値を有する制御電圧の印加（即ち、Ｍ回の制御電圧の印加）に基づき空乏層形成領域に形成された空乏層を介して、第ｍ層目の受光／電荷蓄積層に蓄積された電荷が、電荷出力部へと転送される構成とすることができる。尚、ｍの値が小さいほど、受光／電荷蓄積層は光入射面に近い方に位置する構成とすることができる。

あるいは又、上記の好ましい形態を含む本発明の固体撮像素子にあっては、本発明の第２の態様に係る固体撮像素子の駆動方法を実行するために、
受光／電荷蓄積層延在部と制御電極領域との間に位置する空乏層形成領域の部分の厚さは、各受光／電荷蓄積層によって異なっており、
制御電極領域は、Ｍ個の制御電極部から成り、
電荷出力領域は、Ｍ個の電荷出力部から成り、
第ｍ番目（但し、１≦ｍ≦Ｍ）の制御電極部への制御電圧の印加（即ち、Ｍ回の制御電圧の順次の印加、あるいは又、印加電圧の値を変えてのＭ個の制御電極部への１回の印加）に基づき空乏層形成領域に形成された空乏層を介して、第ｍ層目の受光／電荷蓄積層に蓄積された電荷が、第ｍ番目の電荷出力部へと転送される構成とすることができる。尚、ｍの値が小さいほど、受光／電荷蓄積層は光入射面に近い方に位置する構成とすることができる。

あるいは又、上記の好ましい形態を含む本発明の固体撮像素子にあっては、空乏層形成領域における各受光／電荷蓄積層延在部の射影像は重なっていない形態とすることができる。そしてこの場合、本発明の第３の態様に係る固体撮像素子の駆動方法を実行するために、
受光／電荷蓄積層延在部と制御電極領域との間に位置する空乏層形成領域の部分の厚さは、各受光／電荷蓄積層において同じであり、
制御電極領域は、１つの制御電極部から成り、
電荷出力領域は、Ｍ個の電荷出力部から成り、
制御電極部への制御電圧の印加（即ち、１回の制御電圧の印加）に基づき空乏層形成領域に形成された空乏層を介して、第ｍ層目（但し、１≦ｍ≦Ｍ）の受光／電荷蓄積層に蓄積された電荷が、第ｍ番目の電荷出力部へと転送される構成とすることができる。尚、ｍの値が小さいほど、受光／電荷蓄積層は光入射面に近い方に位置する構成とすることができる。

更には、以上に説明した好ましい形態、構成を含む本発明の固体撮像素子においては、電荷蓄積前に、各受光／電荷蓄積層は完全空乏化される構成とすることが好ましい。これによって、ｋＴＣノイズ発生を抑制することができる。尚、場合によっては、完全には空乏化されていなくともよい。前回の動作においても、各受光／電荷蓄積層に蓄積された電荷は電荷出力領域（電荷出力部）へと転送されるが、この動作の完了時に、各受光／電荷蓄積層は完全空乏化され得る。従って、このような動作も、「電荷蓄積前に各受光／電荷蓄積層は完全空乏化される」といった概念に包含される。上述したように、本発明の第１の態様乃至第３の態様に係る固体撮像素子の駆動方法にあっても、電荷蓄積前に各受光／電荷蓄積層を完全空乏化する形態とすることができるが、ここでの「電荷蓄積前」も、同様の意味に用いる。

また、以上に説明した好ましい形態、構成を含む本発明の固体撮像素子、以上に説明した好ましい形態、構成を含む本発明の第１の態様あるいは第２の態様に係る固体撮像素子の駆動方法において、空乏層形成領域の不純物濃度は、半導体層の法線方向（Ｚ方向）に沿って制御電極領域から離れるほど、低い構成とすることができる。

あるいは又、以上に説明した好ましい形態、構成を含む本発明の固体撮像素子、以上に説明した好ましい形態、構成を含む本発明の第１の態様あるいは第２の態様に係る固体撮像素子の駆動方法において、受光／電荷蓄積層に蓄積された電荷が電荷出力部へと転送される際に制御電極領域に印加される制御電圧の値の絶対値（あるいは、受光／電荷蓄積層に蓄積された電荷を電荷出力部に転送する際に制御電極部に印加する制御電圧の値の絶対値）は、半導体層の法線方向（Ｚ方向）に沿って制御電極領域から離れた所に位置する受光／電荷蓄積層ほど高い構成とすることができる。

あるいは又、以上に説明した好ましい形態、構成を含む本発明の固体撮像素子、以上に説明した好ましい形態、構成を含む本発明の第１の態様あるいは第２の態様に係る固体撮像素子の駆動方法において、受光／電荷蓄積層延在部と制御電極領域との間に位置する空乏層形成領域の部分の不純物濃度は、受光／電荷蓄積層延在部と制御電極領域との間に位置する空乏層形成領域の部分の厚さに依存して、異なっている構成とすることができる。一方、以上に説明した好ましい形態、構成を含む本発明の第３の態様に係る固体撮像素子の駆動方法において、空乏層形成領域の不純物濃度は同じ（一定）である構成とすることができる。

以上に説明した各種の好ましい形態、構成を含む本発明の固体撮像素子、以上に説明した各種の好ましい形態、構成を含む本発明の第１の態様乃至第３の態様に係る固体撮像素子の駆動方法にあっては、電荷が電子である場合、受光／電荷蓄積層に蓄積された電荷を電荷出力領域（あるいは電荷出力部）へと転送する際、電子に対する電荷出力領域（あるいは電荷出力部）のポテンシャルは空乏層のポテンシャルよりも低く、空乏層のポテンシャルは受光／電荷蓄積層のポテンシャルよりも低い構成とすることができる。

以上に説明した各種の好ましい形態、構成を含む本発明の固体撮像素子、以上に説明した好ましい形態、構成を含む本発明の第１の態様乃至第３の態様に係る固体撮像素子の駆動方法（以下、これらを総称して、単に、『本発明』と呼ぶ場合がある）において、制御電極領域の具体的な構成、構造として、空乏層形成領域の上方に絶縁膜を介して形成された転送ゲート（トランスファーゲート）から構成された、一種のＭＯＳ型スイッチを挙げることができる。また、半導体層は、例えば、エピタキシャル成長法にて、第２導電型を有するシリコン半導体基板上に形成されたシリコン層から構成することができる。場合によっては、半導体層を、シリコン半導体基板の表面領域から構成することもできる。

Ｍの具体的な値として、限定するものではないが、２，３を挙げることができる。Ｍ＝３とした場合、半導体層の光入射面に最も近い領域に位置する受光／電荷蓄積層（便宜上、第１層目の受光／電荷蓄積層（ｍ＝１）と呼ぶ）は、半導体層の光入射面から、例えば、平均的に０．１μｍ乃至０．３μｍに位置し、次に近い領域に位置する受光／電荷蓄積層（便宜上、第２層目の受光／電荷蓄積層（ｍ＝２）と呼ぶ）は、半導体層の光入射面から、例えば、平均的に０．５μｍ乃至０．８μｍに位置し、最も遠い領域に位置する受光／電荷蓄積層（便宜上、第３層目の受光／電荷蓄積層（ｍ＝Ｍ＝３）と呼ぶ）は、半導体層の光入射面から、例えば、平均的に１．５μｍ乃至３μｍに位置する。尚、このような構成にあっては、第１層目の受光／電荷蓄積層は青色の光（波長：例えば、４００ｎｍ乃至５００ｎｍ）を受光し、電荷を蓄積し、第２層目の受光／電荷蓄積層は緑色の光（波長：例えば、５００ｎｍ乃至６００ｎｍ）を受光し、電荷を蓄積し、第３層目の受光／電荷蓄積層は赤色の光（波長：例えば、６００ｎｍ乃至７００ｎｍ）を受光し、電荷を蓄積する。

本発明の固体撮像素子によって、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の単板式カラー固体撮像素子、単板式カラー固体撮像装置を構成することができる。また、本発明の固体撮像素子は、表面照射型とすることもできるし、裏面照射型とすることもできる。

実施例１は、本発明の固体撮像素子、及び、本発明の第１の態様に係る固体撮像素子の駆動方法に関する。実施例１の固体撮像素子の模式的な一部断面図を、図１の（Ａ）、図２の（Ａ）及び図３の（Ａ）に示し、第１層目、第２層目及び第３層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図を図１の（Ｂ）、図２の（Ｂ）及び図３の（Ｂ）に示す。尚、図１の（Ａ）、図２の（Ａ）及び図３の（Ａ）は、図１の（Ｂ）、図２の（Ｂ）及び図３の（Ｂ）の矢印Ａ−Ａに沿った模式的な一部断面図である。また、図１の（Ｂ）、図２の（Ｂ）及び図３の（Ｂ）は、図１の（Ａ）の矢印ａ−ａ，ｂ−ｂ，ｃ−ｃに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図である。

実施例１、後述する実施例２〜実施例３の固体撮像素子、あるいは又、実施例１、後述する実施例２〜実施例３の固体撮像素子の駆動方法における固体撮像素子によって、ＣＭＯＳイメージセンサが構成され、且つ、表面照射型の単板式カラー固体撮像素子、単板式カラー固体撮像装置が構成される。そして、この固体撮像素子は、
（Ａ）半導体層１１に形成され、Ｍ層（但し、Ｍ≧２であり、実施例にあっては、具体的には、Ｍ＝３）の受光／電荷蓄積層１２１，１２２，１２３，２２１，２２２，２２３，３２１，３２２，３２３が積層されて成る受光／電荷蓄積領域１２０，２２０，３２０、
（Ｂ）半導体層１１に形成された電荷出力領域（電荷保持領域）１４０，２４０，３４０、
（Ｃ）受光／電荷蓄積領域１２０，２２０，３２０と電荷出力領域１４０，２４０，３４０との間に位置する半導体層１１の部分から構成された空乏層形成領域１５０，２５０，３５０、並びに、
（Ｄ）空乏層形成領域１５０，２５０，３５０における空乏層の形成状態を制御する制御電極領域１６０，２６０，３６０、
を備え、更に、
各受光／電荷蓄積層１２１，１２２，１２３，２２１，２２２，２２３，３２１，３２２，３２３から空乏層形成領域１５０，２５０，３５０へと延在する受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａ，２２１Ａ，２２２Ａ，２２３Ａ，３２１Ａ，３２２Ａ，３２３Ａを備えている。尚、電荷出力領域１４０，２４０，３４０は、固体撮像素子によってＣＭＯＳイメージセンサが構成されている場合、浮遊拡散領域（フローティング・ディフュージョン）とも呼ばれる。一方、固体撮像素子によってＣＣＤイメージセンサが構成されている場合、電荷出力領域１４０，２４０，３４０は、周知の垂直ＣＣＤ構造を有する。

そして、実施例１にあっては、空乏層形成領域１５０における各受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａの射影像は重なっておらず、しかも、並置された状態にある。また、制御電極領域１６０は、１つの制御電極部１６１から成り、電荷出力領域１４０は、１つの電荷出力部（電荷保持部）１４１から成る。ここで、実施例１の固体撮像素子にあっては、制御電極部１６１への第ｍ番目（但し、１≦ｍ≦Ｍ）の値を有する制御電圧の印加（即ち、Ｍ回の制御電圧の印加）に基づき空乏層形成領域１５０に形成された空乏層を介して、第ｍ層目の受光／電荷蓄積層１２１，１２２，１２３に蓄積された電荷が、電荷出力部１４１へと転送される。尚、実施例１、あるいは、後述する実施例２〜実施例３において、ｍの値が小さいほど、受光／電荷蓄積層は光入射面に近い方に位置する。具体的には、ｍの値が小さいほど、受光／電荷蓄積層は半導体層１１の浅い領域（半導体の光入射面に近い領域）に位置する。

実施例１、あるいは、後述する実施例２〜実施例３において、空乏層形成領域１５０，２５０，３５０は、第１導電型（具体的には、ｐ^-型）を有する。また、電荷出力領域、受光／電荷蓄積層及び受光／電荷蓄積層延在部は、第２導電型（具体的には、ｎ型）を有する。尚、より具体的には、電荷出力領域１４０，２４０，３４０はｎ⁺型不純物領域であり、受光／電荷蓄積領域１２０，２２０，３２０及び受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａ，２２１Ａ，２２２Ａ，２２３Ａ，３２１Ａ，３２２Ａ，３２３Ａは、ｎ型不純物領域である。更には、受光／電荷蓄積層は、第１導電型を有する上層及び下層に挟まれている。具体的には、第１層目の受光／電荷蓄積層１２１，２２１，３２１は、第１導電型（具体的には、ｐ型）を有する上層３０及び下層３１に挟まれている。また、第２層目の受光／電荷蓄積層１２２，２２２，３２２は、第１導電型（具体的には、ｐ型）を有する上層３１及び下層３２に挟まれている。また、空乏層形成領域１５０，２５０，３５０は、第１導電型を有する層（ｐ型不純物領域）３０，３１，３２，３３によって囲まれている。更には、第３層目の受光／電荷蓄積層１２３，２２３，３２３は、第１導電型（具体的には、ｐ型）を有する上層３２及び下層３３に挟まれている。ここで、上述したとおり、電荷出力領域１４０，２４０，３４０における第２導電型（具体的には、ｎ型）の不純物の濃度は、受光／電荷蓄積層１２１，１２２，１２３，２２１，２２２，２２３，３２１，３２２，３２３及び受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａ，２２１Ａ，２２２Ａ，２２３Ａ，３２１Ａ，３２２Ａ，３２３Ａにおける第２導電型（具体的には、ｎ型）の不純物の濃度よりも高い。

実施例１、あるいは、後述する実施例２〜実施例３において、電荷は電子であり、受光／電荷蓄積層１２１，１２２，１２３，２２１，２２２，２２３，３２１，３２２，３２３に蓄積された電荷を電荷出力領域１４０，２４０，３４０（あるいは電荷出力部）へと転送する際、電荷出力領域１４０，２４０，３４０（あるいは電荷出力部）のポテンシャルは空乏層のポテンシャルよりも低く、空乏層のポテンシャルは受光／電荷蓄積層１２１，１２２，１２３，２２１，２２２，２２３，３２１，３２２，３２３のポテンシャルよりも低い。また、電荷蓄積前に、各受光／電荷蓄積層１２１，１２２，１２３，２２１，２２２，２２３，３２１，３２２，３２３は完全空乏化される。

ここで、上述したとおり、第１層目の受光／電荷蓄積層１２１，２２１，３２１は、第１導電型（具体的には、ｐ型）を有する上層３０によって覆われている。即ち、第１層目の受光／電荷蓄積層１２１，２２１，３２１は、露出した状態にはない。それ故、暗電流の低減、ｋＴＣノイズの低減を図ることができる。

実施例１、あるいは、後述する実施例２〜実施例３において、制御電極領域１６０，２６０，３６０は、空乏層形成領域１５０，２５０，３５０の上方に絶縁膜６１を介して形成された転送ゲート（トランスファーゲート）から構成された、一種のＭＯＳ型スイッチから成る。半導体層１１は、エピタキシャル成長法にて、第２導電型（具体的には、ｎ型）を有するシリコン半導体基板１０上に形成されたシリコン層から構成されている。

制御電極領域１６０，２６０，３６０、受光／電荷蓄積領域１２０，２２０，３２０、及び、電荷出力領域１４０，２４０，３４０は、入射する可視光に対して透明な平滑化層６３によって覆われている。ここで、可視光が入射する平滑化層６３は、例えば、ＳｉＯ₂やＳｉＮから成る。平滑化層６３の上には、オンチップマイクロレンズ（図示せず）が設けられている。また、受光／電荷蓄積領域１２０，２２０，３２０以外の領域の上方には遮光層６２が形成されている。平滑化層６３には、各種の配線（図示せず）が形成されている。平滑化層６３に入射した可視光は、遮光層６２に設けられた開口部を通過し、受光／電荷蓄積領域１２０，２２０，３２０に入射する。

実施例１の固体撮像素子にあっては、受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａと制御電極領域との間に位置する空乏層形成領域１５０の部分１５１，１５２，１５３の不純物濃度は、受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａと制御電極領域との間に位置する空乏層形成領域１５０の部分１５１，１５２，１５３の厚さに依存して、異なっている。具体的には、空乏層形成領域１５０の不純物濃度は、半導体層１１の法線方向（Ｚ方向）に沿って制御電極領域１６０から離れるほど（即ち、実施例１にあっては、半導体層１１のより深い領域ほど）、低い。より具体的には、第１層目の受光／電荷蓄積層１２１の受光／電荷蓄積層延在部１２１Ａと同じレベル（半導体層１１の光入射面から０．２μｍの所）に位置する空乏層形成領域１５０の部分１５１の不純物濃度は約５×１０¹⁶／ｃｍ³（Ｖ_TG＝１ボルトで空乏層が０．２μｍに達する濃度）である。また、第２層目の受光／電荷蓄積層１２２の受光／電荷蓄積層延在部１２２Ａと同じレベル（半導体層１１の光入射面から０．６μｍの所）に位置する空乏層形成領域１５０の部分１５２の不純物濃度は約１×１０¹⁶／ｃｍ³（Ｖ_TG＝２ボルトで空乏層が０．６μｍに達する濃度）である。更には、第３層目の受光／電荷蓄積層１２３の受光／電荷蓄積層延在部１２３Ａと同じレベル（半導体層１１の光入射面から２μｍの所）に位置する空乏層形成領域１５０の部分１５３の不純物濃度は約８×１０¹⁴／ｃｍ³（Ｖ_TG＝５ボルトで空乏層が３μｍに達する濃度）である。尚、半導体層１１の光入射面とは、より具体的には、第１導電型（ｐ型）を有する上層３０の表面を指す。

空乏層形成領域１５０の不純物濃度を上記のとおりに設定することで、制御電極領域１６０（制御電極部１６１）に、それぞれ、Ｖ_TG-B＝１ボルト、Ｖ_TG-G＝２ボルト、Ｖ_TG-R＝５ボルトの電圧を印加することで、空乏層形成領域１５０に形成された空乏層を介して、第１層目、第２層目、第３層目の受光／電荷蓄積層１２１，１２２，１２３に蓄積された電荷が、受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａを介して、電荷出力部１４１へと転送される。制御電極領域１６０への印加電圧Ｖ_TGと、生成される空乏層の厚さの関係を、図２１に示す。尚、図２１において、白菱形印の「Ａ」で示す曲線、白四角印の「Ｂ」で示す曲線、白円印の「Ｃ」で示す曲線、白三角印の「Ｄ」で示す曲線、黒菱形印の「Ｅ」で示す曲線、黒四角印の「Ｆ」で示す曲線、は、不純物濃度が、それぞれ、１×１０¹⁴／ｃｍ³、２×１０¹⁴／ｃｍ³、１×１０¹⁵／ｃｍ³、１×１０¹⁶／ｃｍ³、１×１０¹⁷／ｃｍ³、１×１０ ¹⁸ ／ｃｍ³における関係を示す。

以下、図９〜図１１を参照して、実施例１の固体撮像素子の駆動方法を説明するが、実施例１にあっては、基本的には、制御電極部１６１に制御電圧を、順次、印加することで空乏層形成領域１５０に形成された空乏層を介して、受光／電荷蓄積層１２１，１２２，１２３に蓄積された電荷を、順次、電荷出力部１４１へと転送する。尚、受光／電荷蓄積層１２１，１２２，１２３に蓄積された電荷が電荷出力部１４１へと転送される際に制御電極部１６１に印加される制御電圧の値の絶対値は、半導体層１１の法線方向（Ｚ方向）に沿って制御電極領域１６０から離れた所に位置する受光／電荷蓄積層ほど高い。具体的には、半導体層１１のより深い所に位置する受光／電荷蓄積層ほど高い。

ここで、図９〜図１５において、「ＦＤ」は、電荷出力領域あるいは電荷出力部におけるポテンシャルを意味する。また、「Ｂ」、「Ｇ」、「Ｒ」は、それぞれ、第１層目の受光／電荷蓄積層、第２層目の受光／電荷蓄積層、第３層目の受光／電荷蓄積層におけるポテンシャルを意味する。更には、「ＦＤリセット」は、電荷出力領域あるいは電荷出力部の初期化（リセット）を意味する。また、「Ｂ読み出し」は、第１層目の受光／電荷蓄積層に蓄積された電荷を電荷出力領域あるいは電荷出力部へと転送することを意味し、「Ｇ読み出し」は、第２層目の受光／電荷蓄積層（あるいは、第１層目の受光／電荷蓄積層及び第２層目の受光／電荷蓄積層）に蓄積された電荷を電荷出力領域あるいは電荷出力部へと転送することを意味し、「Ｒ読み出し」は、第３層目の受光／電荷蓄積層（あるいは、第１層目の受光／電荷蓄積層、第２層目の受光／電荷蓄積層及び第３層目の受光／電荷蓄積層）に蓄積された電荷を電荷出力領域あるいは電荷出力部へと転送することを意味する。

［工程−１００］
実施例１の固体撮像素子の駆動方法にあっては、先ず、電荷蓄積前に、各受光／電荷蓄積層１２１，１２２，１２３を完全空乏化する。具体的には、前回の動作において、各受光／電荷蓄積層に蓄積された電荷が電荷出力領域（電荷出力部）へと転送されるが、この動作の完了時に、各受光／電荷蓄積層１２１，１２２，１２３は完全空乏化される。従って、このような動作によって、各受光／電荷蓄積層１２１，１２２，１２３を完全空乏化することができる。

［工程−１１０］
その後、電荷出力部１４１に、例えば、Ｖ_FD-B＝５ボルトを印加し、同時に、制御電極部１６１にＶ_TG-B＝５ボルトを印加する。これによって、各受光／電荷蓄積層１２１，１２２，１２３に、所謂逆バイアスが加えられ、各受光／電荷蓄積層１２１，１２２，１２３における受光状態に依存して、各受光／電荷蓄積層１２１，１２２，１２３に電荷（実施例１にあっては、電子）が蓄積される。但し、この工程は、省略することができる。

［工程−１２０］
所定の露光時間が経過した後、電荷出力部１４１に、例えば、Ｖ_FD-reset＝５ボルトを印加する。但し、Ｖ_FD-resetの値は５ボルト以外の値（例えば、３ボルトの電源電圧等）であってもよい。これによって、電荷出力領域１４０が初期化（リセット）される。

［工程−１３０］
その後、第１層目の受光／電荷蓄積層１２１に蓄積された電荷を、電荷出力領域１４０へと転送する（Ｂ読み出し）。具体的には、例えば、制御電極部１６１に、第１番目の値を有する制御電圧（Ｖ_TG-B＝１ボルト）を印加する。これによって、空乏層形成領域１５０に空乏層が形成され、しかも、この空乏層は、第１層目の受光／電荷蓄積層延在部１２１Ａに達するが、第２層目及び第３層目の受光／電荷蓄積層延在部１２２Ａ，１２３Ａには達しない状態となる。その結果、第１層目の受光／電荷蓄積層１２１が、第１層目の受光／電荷蓄積層延在部１２１Ａ、空乏層を介して電荷出力部１４１と導通状態となり、第１層目の受光／電荷蓄積層１２１に蓄積された電荷が電荷出力領域１４０へと転送される。次いで、電荷出力領域１４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。尚、図９と図１０において、「Ｂ読み出し」は重複して図示している。

［工程−１４０］
次いで、［工程−１２０］を再び実行して電荷出力領域１４０を初期化（リセット）した後、第２層目の受光／電荷蓄積層１２２に蓄積された電荷を、電荷出力領域１４０へと転送する（Ｇ読み出し）。具体的には、例えば、制御電極部１６１に、第２番目の値を有する制御電圧（Ｖ_TG-G＝２ボルト）を印加する。これによって、空乏層形成領域１５０に空乏層が形成され、しかも、この空乏層は、第２層目の受光／電荷蓄積層延在部１２２Ａに達するが、第３層目の受光／電荷蓄積層延在部１２３Ａには達しない状態となる。その結果、第１層目の受光／電荷蓄積層１２１及び第２層目の受光／電荷蓄積層１２２が、第１層目及び第２層目の受光／電荷蓄積層延在部１２１Ａ，１２２Ａ、空乏層を介して電荷出力部１４１と導通状態となり、第２層目の受光／電荷蓄積層１２２に蓄積された電荷が電荷出力領域１４０へと転送される。次いで、電荷出力領域１４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。

［工程−１５０］
その後、［工程−１２０］を再び実行して電荷出力領域１４０を初期化（リセット）した後、第３層目の受光／電荷蓄積層１２３に蓄積された電荷を、電荷出力領域１４０へと転送する（Ｒ読み出し）。具体的には、例えば、制御電極部１６１に、第３番目の値を有する制御電圧（Ｖ_TG-R＝５ボルト）を印加する。これによって、空乏層形成領域１５０に空乏層が形成され、しかも、この空乏層は、第３層目の受光／電荷蓄積層延在部１２３Ａに達する。その結果、第１層目の受光／電荷蓄積層１２１、第２層目の受光／電荷蓄積層１２２及び第３層目の受光／電荷蓄積層１２３が、第１層目、第２層目及び第３層目の受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａ、空乏層を介して電荷出力部１４１と導通状態となり、第３層目の受光／電荷蓄積層１２３に蓄積された電荷が電荷出力領域１４０へと転送される。次いで、電荷出力領域１４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。

実施例１にあっては、［工程−１３０］において、第１層目の受光／電荷蓄積層１２１に蓄積された電荷を、電荷出力領域１４０へと転送するが、第１層目の受光／電荷蓄積層１２１に蓄積された電荷は、青色、緑色及び赤色の光を受光することに起因した電荷である。また、［工程−１４０］において、第２層目の受光／電荷蓄積層１２２に蓄積された電荷を、電荷出力領域１４０へと転送するが、第２層目の受光／電荷蓄積層１２２に蓄積された電荷は、緑色及び赤色の光を受光することに起因した電荷である。更には、［工程−１５０］において、第３層目の受光／電荷蓄積層１２３に蓄積された電荷を、電荷出力領域１４０へと転送するが、第３層目の受光／電荷蓄積層１２３に蓄積された電荷は、赤色の光を受光することに起因した電荷である。それ故、電荷出力領域１４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出され、信号検出回路にて演算を行うことで、青色の光の受光量、緑色の光の受光量、及び、赤色の光の受光量を得ることができる。尚、後述する実施例２あるいは実施例３においても同様である。尚、機械的なシャッター機構を設けない場合、［工程−１３０］、［工程−１４０］、［工程−１５０］においても受光／電荷蓄積領域は受光している状態にあるが、［工程−１３０］、［工程−１４０］、［工程−１５０］の時間は極めて短時間であるため、特に問題が生じることはない。

実施例１の固体撮像素子あるいは固体撮像素子の駆動方法にあっては、空乏層形成領域１５０における空乏層の形成状態を制御する制御電極領域１６０が備えられており、しかも、空乏層形成領域１５０における各受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａの射影像は重なっておらず、更には、並置された状態にある。従って、制御電極領域１６０に適切な制御電圧を印加することで、空乏層形成領域１５０において空乏層を形成し、空乏層を介して、受光／電荷蓄積層１２１，１２２，１２３に蓄積された電荷を電荷出力領域１４０（電荷出力部１４１）へと転送することができ、固体撮像素子全体の大きさを小さくすることができる。

実施例１の固体撮像素子は、シリコン半導体基板１０上にエピタキシャル成長法（その場導入（in-situ doping）を行うエピタキシャル成長法）にてｐ型不純物を含む半導体層１１を形成した後、周知のイオン注入法に基づき、受光／電荷蓄積層１２１，１２２，１２３、受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａ、電荷出力領域（浮遊拡散領域）１４０、空乏層形成領域１５０を形成し、次いで、半導体層１１の表面に絶縁膜６１を形成し、空乏層形成領域１５０の上方に制御電極領域１６０を形成し、全面に、平滑化層６３、遮光層６２、平滑化層６３を形成するといった方法に基づき、製造することができる。

あるいは又、シリコン半導体基板等の模式的な一部端面図である図１６の（Ａ）〜（Ｄ）、図１７の（Ａ）〜（Ｃ）、図１８の（Ａ）〜（Ｃ）を参照して以下に説明する方法に基づき、実施例１の固体撮像素子を製造することもできる。尚、図１６の（Ａ）〜（Ｄ）、図１７の（Ａ）〜（Ｃ）、図１８の（Ａ）〜（Ｃ）は、図１の（Ｂ）の矢印Ａ−Ａに沿ったと同様の模式的な一部断面図である。

［工程−Ａ］
先ず、シリコン半導体基板１０上にエピタキシャル成長法にてｐ型不純物を含む半導体層１１Ａを形成する（図１６の（Ａ）参照）。次いで、周知のイオン注入法に基づき、半導体層１１Ａに、第３層目の受光／電荷蓄積層１２３、空乏層形成領域１５０を形成する（図１６の（Ｂ）参照）。尚、半導体層１１Ａは、下層３３に相当する。

［工程−Ｂ］
次いで、全面に、エピタキシャル成長法にてｐ型不純物を含む半導体層１１Ｂを形成する（図１６の（Ｃ）参照）。次いで、周知のイオン注入法に基づき、半導体層１１Ｂの表面領域に、第２層目の受光／電荷蓄積層１２２、空乏層形成領域１５０を形成する（図１６の（Ｄ）参照）。尚、第２層目の受光／電荷蓄積層１２２と第３層目の受光／電荷蓄積層１２３との間に位置する半導体層１１Ｂは、上層３２あるいは下層３２に相当する。

［工程−Ｃ］
次いで、全面に、エピタキシャル成長法にてｐ型不純物を含む半導体層１１Ｃを形成する（図１７の（Ａ）参照）。次いで、周知のイオン注入法に基づき、半導体層１１Ｃの表面領域に、第１層目の受光／電荷蓄積層１２１、空乏層形成領域１５０を形成する（図１７の（Ｂ）参照）。尚、第１層目の受光／電荷蓄積層１２１と第２層目の受光／電荷蓄積層１２２との間に位置する半導体層１１Ｃは、上層３１あるいは下層３１に相当する。

［工程−Ｄ］
次いで、全面に、エピタキシャル成長法にてｐ型不純物を含む半導体層１１Ｄを形成し、半導体層１１Ｄの表面を酸化することで、ＳｉＯ₂から成る絶縁膜６１を形成する（図１７の（Ｃ）参照）。次いで、周知のイオン注入法に基づき、半導体層１１Ｄに、空乏層形成領域１５０を形成する（図１８の（Ａ）参照）。尚、絶縁膜６１と第１層目の受光／電荷蓄積層１２１との間に位置する半導体層１１Ｄは、上層３０に相当する。

［工程−Ｅ］
その後、周知の方法で、空乏層形成領域１５０の上方に制御電極領域１６０を形成する（図１８の（Ｂ）参照）。

［工程−Ｆ］
次いで、周知のイオン注入法に基づき、半導体層１１Ｄに電荷出力領域（浮遊拡散領域）１４０を形成する（図１８の（Ｃ）参照）。

［工程−Ｇ］
その後、全面に、平滑化層６３、遮光層６２、平滑化層６３を形成することで、実施例１の固体撮像素子を得ることができる。尚、後述する実施例２あるいは実施例３の固体撮像素子も、基本的には、以上に説明した方法に基づき製造することができる。

実施例２は、本発明の固体撮像素子、及び、本発明の第２の態様に係る固体撮像素子の駆動方法に関する。実施例２の固体撮像素子における制御電極部及び電荷出力部の配置状態を示す模式図を図４の（Ａ）に示し、第１層目、第２層目及び第３層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図を図４の（Ｂ）、図５の（Ａ）及び（Ｂ）に示す。

実施例２にあっても、空乏層形成領域２５０における各受光／電荷蓄積層延在部２２１Ａ，２２２Ａ，２２３Ａの射影像は重なっておらず、しかも、並置された状態にある。また、受光／電荷蓄積層延在部２２１Ａ，２２２Ａ，２２３Ａと制御電極領域との間に位置する空乏層形成領域２５０の部分２５１，２５２，２５３の厚さは、実施例１と同様に、各受光／電荷蓄積層２２１，２２２，２２３によって異なっている。更には、制御電極領域２６０は、Ｍ個（実施例２にあっても、Ｍ＝３）の制御電極部２６１，２６２，２６３から成り、電荷出力領域２４０は、Ｍ個の電荷出力部（電荷保持部）２４１，２４２，２４３から成る。そして、第ｍ番目（但し、１≦ｍ≦Ｍ）の制御電極部への制御電圧の印加（実施例２にあっては、印加電圧の値を変えてのＭ個の制御電極部２６１，２６２，２６３への１回の印加）に基づき空乏層形成領域２５０に形成された空乏層を介して、第ｍ層目の受光／電荷蓄積層に蓄積された電荷が、第ｍ番目の電荷出力部へと転送される。

受光／電荷蓄積層延在部２２１Ａ，２２２Ａ，２２３Ａと制御電極領域との間に位置する空乏層形成領域２５０の部分２５１，２５２，２５３の厚さに関して、受光／電荷蓄積層延在部２２１Ａ，２２２Ａ，２２３Ａのレベルは、上述した実施例１と同様の値である。そして、実施例２の固体撮像素子にあっても、受光／電荷蓄積層延在部２２１Ａ，２２２Ａ，２２３Ａと制御電極領域との間に位置する空乏層形成領域２５０の部分２５１，２５２，２５３の不純物濃度は、受光／電荷蓄積層延在部２２１Ａ，２２２Ａ，２２３Ａと制御電極領域との間に位置する空乏層形成領域２５０の部分２５１，２５２，２５３の厚さに依存して、異なっている。具体的には、実施例１と同様に、空乏層形成領域２５０の不純物濃度は、半導体層１１の法線方向（Ｚ方向）に沿って制御電極領域２６０から離れるほど（即ち、半導体層１１のより深い領域ほど）、低い。

以下、図１２〜図１３を参照して、実施例２の固体撮像素子の駆動方法を説明するが、実施例２にあっては、基本的には、制御電極部に制御電圧を印加することで空乏層形成領域に形成された空乏層を介して、受光／電荷蓄積層に蓄積された電荷を電荷出力部へと転送する。尚、実施例２にあっては、制御電極部２６１，２６２，２６３のそれぞれに異なる値を有する制御電圧Ｖ_TGを同時に印加することで空乏層形成領域２５０に形成された空乏層を介して、各受光／電荷蓄積層２２１，２２２，２２３に蓄積された電荷を同時に各電荷出力部２４１，２４２，２４３へと転送する。代替的に、制御電極部２６１，２６２，２６３に制御電圧を、順次、印加することで空乏層形成領域２５０に形成された空乏層を介して、受光／電荷蓄積層２２１，２２２，２２３に蓄積された電荷を、順次、電荷出力部２４１，２４２，２４３へと転送してもよい。受光／電荷蓄積層２２１，２２２，２２３に蓄積された電荷が電荷出力部２４１，２４２，２４３へと転送される際に制御電極部２６１，２６２，２６３に印加される制御電圧の値の絶対値は、半導体層１１の法線方向（Ｚ方向）に沿って制御電極領域２６０から離れた所に位置する受光／電荷蓄積層ほど（具体的には、半導体層１１のより深い所に位置する受光／電荷蓄積層ほど）、高い。

［工程−２００］
実施例２の固体撮像素子の駆動方法にあっても、実施例１の［工程−１００］と同様にして、各受光／電荷蓄積層２２１，２２２，２２３を完全空乏化する。

［工程−２１０］
その後、実施例１の［工程−１１０］と同様にして、各受光／電荷蓄積層２２１，２２２，２２３に、所謂逆バイアスを加え、各受光／電荷蓄積層２２１，２２２，２２３における受光状態に依存して、各受光／電荷蓄積層２２１，２２２，２２３に電荷（実施例２にあっても、電子）を蓄積させる。

［工程−２２０］
所定の露光時間が経過した後、実施例１の［工程−１２０］と同様にして、但し、第１番目の電荷出力部２４１、第２番目の電荷出力部２４２、及び、第３番目の電荷出力部２４３に、例えば、Ｖ_FD-resetボルトを印加し、同時に、第１番目の制御電極部２６１、第２番目の制御電極部２６２及び第３番目の制御電極部２６３にＶ_TG-resetボルトを印加する。これによって、第１番目の電荷出力部２４１、第２番目の電荷出力部２４２、及び、第３番目の電荷出力部２４３が初期化（リセット）される。

［工程−２３０］
その後、第１層目の受光／電荷蓄積層２２１に蓄積された電荷を、第１番目の電荷出力部２４１へと転送し、同時に、第２層目の受光／電荷蓄積層２２２に蓄積された電荷を、第２番目の電荷出力部２４２へと転送し、同時に、第３層目の受光／電荷蓄積層２２３に蓄積された電荷を、第３番目の電荷出力部２４３へと転送する（図１２及び図１３における「読み出し」参照）。具体的には、例えば、第１番目の電荷出力部２４１にＶ_FD-Bボルトを印加し、第１番目の制御電極部２６１に、第１番目の値を有する制御電圧Ｖ_TG-Bボルトを印加する。同時に、第２番目の電荷出力部２４２にＶ_FD-Gボルトを印加し、第２番目の制御電極部２６２にＶ_TG-Gボルトを印加する。同時に、第３の電荷出力部２４３にＶ_FD-Rボルトを印加し、同時に、第３番目の制御電極部２６３にＶ_TG-Rボルトを印加する。これによって、空乏層形成領域２５０に空乏層が形成され、しかも、この空乏層は、第１番目の制御電極部２６１の直下においては、第１層目の受光／電荷蓄積層延在部２２１Ａに達するが、第２層目及び第３層目の受光／電荷蓄積層延在部２２２Ａ，２２３Ａには達しない状態となる。また、第２番目の制御電極部２６２の直下においては、第２層目の受光／電荷蓄積層延在部２２２Ａに達するが、第３層目の受光／電荷蓄積層延在部２２３Ａには達しない状態となる。更には、第３番目の制御電極部２６３の直下においては、第３層目の受光／電荷蓄積層延在部２２３Ａに達する。その結果、第１層目の受光／電荷蓄積層２２１が、第１層目の受光／電荷蓄積層延在部２２１Ａ、空乏層を介して第１番目の電荷出力部２４１と導通状態となり、第１層目の受光／電荷蓄積層２２１に蓄積された電荷が第１番目の電荷出力部２４１へと転送される。また、第２層目の受光／電荷蓄積層２２２が、第２層目の受光／電荷蓄積層延在部２２２Ａ、空乏層を介して第２番目の電荷出力部２４２と導通状態となり、第２層目の受光／電荷蓄積層２２２に蓄積された電荷が第２番目の電荷出力部２４２へと転送される。更には、第３層目の受光／電荷蓄積層２２３が、第３層目の受光／電荷蓄積層延在部２２３Ａ、空乏層を介して第３番目の電荷出力部２４３と導通状態となり、第３層目の受光／電荷蓄積層２２３に蓄積された電荷が第３番目の電荷出力部２４３へと転送される。次いで、電荷出力部２４１，２４２，２４３において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。

実施例２の固体撮像素子あるいは本発明の第２の態様に係る固体撮像素子の駆動方法にあっても、空乏層形成領域２５０における空乏層の形成状態を制御する制御電極部２６１，２６２，２６３が備えられており、しかも、空乏層形成領域２５０における各受光／電荷蓄積層延在部２２１Ａ，２２２Ａ，２２３Ａの射影像は重なっておらず、更には、並置された状態にある。従って、制御電極部２６１，２６２，２６３に適切な制御電圧を印加することで、空乏層形成領域２５０において空乏層を形成し、空乏層を介して、受光／電荷蓄積層２２１，２２２，２２３に蓄積された電荷を、一度に、電荷出力部２４１，２４２，２４３へと転送することができ、固体撮像素子全体の大きさを小さくすることができる。しかも、制御電極部２６１，２６２，２６３への制御電圧の印加を１回行えばよいので、動作シークエンスの簡素化を図ることができる。

実施例３は、本発明の固体撮像素子、及び、本発明の第３の態様に係る固体撮像素子の駆動方法に関する。実施例３の固体撮像素子の模式的な一部断面図を、図６の（Ａ）、図７の（Ａ）及び図８の（Ａ）に示し、第１層目、第２層目及び第３層目の受光／電荷蓄積層等の配置状態を示す模式的な一部断面図を図６の（Ｂ）、図７の（Ｂ）及び図８の（Ｂ）に示す。尚、図６の（Ａ）、図７の（Ａ）及び図８の（Ａ）は、図６の（Ｂ）、図７の（Ｂ）及び図８の（Ｂ）の矢印Ａ−Ａに沿った模式的な一部断面図である。また、図６の（Ｂ）、図７の（Ｂ）及び図８の（Ｂ）は、図６の（Ａ）の矢印ａ−ａ，ｂ−ｂ，ｃ−ｃに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図である。

実施例３にあっても、空乏層形成領域３５０における各受光／電荷蓄積層延在部３２１Ａ，３２２Ａ，３２３Ａの射影像は重なっておらず、しかも、並置された状態にある。但し、受光／電荷蓄積層延在部３２１Ａ，３２２Ａ，３２３Ａと制御電極領域との間に位置する空乏層形成領域３５０の部分３５１，３５２，３５３の厚さは、各受光／電荷蓄積層３２１，３２２，３２３において同じである。また、制御電極領域３６０は１つの制御電極部３６１から成り、電荷出力領域３４０は、Ｍ個の電荷出力部（電荷保持部）３４１，３４２，３４３から成る。そして、制御電極部３６１への制御電圧の印加（即ち、１回の制御電圧の印加）に基づき空乏層形成領域３５０に形成された空乏層を介して、第ｍ層目（但し、１≦ｍ≦Ｍ）の受光／電荷蓄積層に蓄積された電荷が、第ｍ番目の電荷出力部へと転送される。

受光／電荷蓄積層延在部３２１Ａ，３２２Ａ，３２３Ａと制御電極領域との間に位置する空乏層形成領域３５０の部分３５１，３５２，３５３の厚さに関して、受光／電荷蓄積層延在部３２１Ａ，３２２Ａ，３２３Ａの制御電極領域３６０に最も近い部分３２１Ｂ，３２２Ｂ，３２３Ｂのレベルは、上述した実施例１における第１層目の受光／電荷蓄積層１２１の受光／電荷蓄積層延在部１２１Ａと同じレベルである。尚、実施例３の固体撮像素子にあっては、実施例１や実施例２と異なり、受光／電荷蓄積層延在部３２１Ａ，３２２Ａ，３２３Ａと制御電極領域との間に位置する空乏層形成領域３５０の部分３５１，３５２，３５３の不純物濃度は同じ（一定）である。具体的には、空乏層形成領域３５０の部分３５１，３５２，３５３の不純物濃度は、実施例１における第１層目の受光／電荷蓄積層の受光／電荷蓄積層延在部と同じレベルに位置する空乏層形成領域１５０の部分１５１の不純物濃度と同じである。

以下、図１４〜図１５を参照して、実施例３の固体撮像素子の駆動方法を説明するが、実施例３にあっては、基本的には、制御電極部に制御電圧を印加することで空乏層形成領域に形成された空乏層を介して、受光／電荷蓄積層に蓄積された電荷を、同時に、電荷出力部へと転送する。

［工程−３００］
実施例３の固体撮像素子の駆動方法にあっても、実施例１の［工程−１００］と同様にして、先ず、電荷蓄積前に、各受光／電荷蓄積層３２１，３２２，３２３を完全空乏化する。

［工程−３１０］
その後、実施例１の［工程−１１０］と同様にして、各受光／電荷蓄積層３２１，３２２，３２３に、所謂逆バイアスを加え、各受光／電荷蓄積層３２１，３２２，３２３における受光状態に依存して、各受光／電荷蓄積層３２１，３２２，３２３に電荷（実施例３にあっても、電子）を蓄積させる。

［工程−３２０］
所定の露光時間が経過した後、実施例１の［工程−１２０］と同様にして、但し、第１番目の電荷出力部３４１、第２番目の電荷出力部３４２、及び、第３番目の電荷出力部３４３に、例えば、Ｖ_FD-resetボルトを印加し、同時に、制御電極部３６１にＶ_TG-resetボルトを印加する。これによって、第１番目の電荷出力部３４１、第２番目の電荷出力部３４２、及び、第３番目の電荷出力部３４３が初期化（リセット）される。

［工程−３３０］
その後、第１層目の受光／電荷蓄積層３２１に蓄積された電荷を、第１番目の電荷出力部３４１へと転送し、同時に、第２層目の受光／電荷蓄積層３２２に蓄積された電荷を、第２番目の電荷出力部３４２へと転送し、同時に、第３層目の受光／電荷蓄積層３２３に蓄積された電荷を、第３番目の電荷出力部３４３へと転送する（図１４及び図１５における「読み出し」参照）。具体的には、例えば、第１番目の電荷出力部３４１、第２番目の電荷出力部３４２及び第３番目の電荷出力部３４３に同時にＶ_FD-Bボルトを印加し、同時に、制御電極部３６１に制御電圧Ｖ_TG-Bボルトを印加する。これによって、空乏層形成領域３５０に空乏層が形成され、しかも、この空乏層は、第１層目の受光／電荷蓄積層延在部３２１Ａの部分３２１Ｂ、第２層目の受光／電荷蓄積層延在部３２２Ａの部分３２２Ｂ及び第３層目の受光／電荷蓄積層延在部３２３Ａの部分３２３Ｂに達する。その結果、第１層目の受光／電荷蓄積層３２１が、第１層目の受光／電荷蓄積層延在部３２１Ａ，３２１Ｂ、空乏層を介して第１番目の電荷出力部３４１と導通状態となり、第１層目の受光／電荷蓄積層３２１に蓄積された電荷が第１番目の電荷出力部３４１へと転送される。同時に、第２層目の受光／電荷蓄積層３２２が、第２層目の受光／電荷蓄積層延在部３２２Ａ，３２２Ｂ、空乏層を介して第２番目の電荷出力部３４２と導通状態となり、第２層目の受光／電荷蓄積層３２２に蓄積された電荷が第２番目の電荷出力部３４２へと転送される。更には、第３層目の受光／電荷蓄積層３２３が、第３層目の受光／電荷蓄積層延在部３２３Ａ，３２３Ｂ、空乏層を介して第３番目の電荷出力部３４３と導通状態となり、第３層目の受光／電荷蓄積層３２３に蓄積された電荷が第３番目の電荷出力部３４３へと転送される。次いで、電荷出力部３４１，３４２，３４３において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。

実施例３の固体撮像素子あるいは本発明の第３の態様に係る固体撮像素子の駆動方法にあっても、空乏層形成領域３５０における空乏層の形成状態を制御する制御電極部３６１が備えられており、しかも、空乏層形成領域３５０における各受光／電荷蓄積層延在部３２１Ａ，３２２Ａ，３２３Ａの射影像は重なっておらず、更には、並置された状態にある。従って、制御電極部３６１に適切な制御電圧を印加することで、空乏層形成領域３５０において空乏層を形成し、空乏層を介して、受光／電荷蓄積層３２１，３２２，３２３に蓄積された電荷を、一度に、電荷出力部３４１，３４２，３４３へと転送することができ、固体撮像素子全体の大きさを小さくすることができる。しかも、制御電極部３６１への制御電圧の印加を１回行えばよいので、動作シークエンスの簡素化を図ることができる。

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した固体撮像素子の構成、構造は例示であり、適宜、変更することができる。実施例においては、各受光／電荷蓄積層延在部を並置された状態としたが、これに限定するものではない。受光／電荷蓄積領域の平面形状を矩形とし、係る矩形形状の受光／電荷蓄積領域の３つの辺から各受光／電荷蓄積層延在部が延びるような構成、構造としてもよい。Ｍの数は３に限定されず、２でもよいし、４以上とすることもできる。

実施例にあっては、専ら表面照射型の固体撮像素子を説明したが、固体撮像素子を裏面照射型とすることもできる。具体的には、例えば、実施例１にて説明した固体撮像素子を裏面照射型とする場合、図１９に示すように、シリコン半導体基板１０から光を入射させる。シリコン半導体基板１０には、絶縁層６４、遮光層６２が形成され、更に、半導体層１１が形成されている。そして、半導体層１１に、受光／電荷蓄積層１２１，１２２，１２３、受光／電荷蓄積層延在部１２１Ａ，１２２Ａ，１２３Ａ、電荷出力領域（浮遊拡散領域）１４０、空乏層形成領域１５０が形成されている。更には、半導体層１１の表面には絶縁膜６１が形成され、空乏層形成領域１５０の下方に制御電極領域１６０が形成され、更には、平滑化層６３が形成されている。尚、制御電極領域１６０は、第３層目の受光／電荷蓄積層よりも下方に設けられている。あるいは、代替的に、図２０に示すように、制御電極領域１６０を、第１層目の受光／電荷蓄積層よりも上方に設けてもよい。尚、図２０において、参照番号６５は絶縁層である。

１０・・・シリコン半導体基板、１１・・・半導体層、１２０，２２０，３２０・・・受光／電荷蓄積領域、１２１，１２２，１２３，２２１，２２２，２２３，３２１，３２２，３２３・・・受光／電荷蓄積層、１２１Ａ，１２２Ａ，１２３Ａ，２２１Ａ，２２２Ａ，２２３Ａ，３２１Ａ，３２２Ａ，３２３Ａ，３２１Ｂ，３２２Ｂ，３２３Ｂ・・・受光／電荷蓄積層延在部、３０，３１，３２，３３・・・第１導電型を有する層、１４０，２４０，３４０・・・電荷出力領域（浮遊拡散領域）、１４１，２４１，２４２，２４３，３４１，３４２，３４３・・・電荷出力部、１５０，２５０，３５０・・・空乏層形成領域、１５１，１５２，１５３，２５１，２５２，２５３，３５１，３５２，３５３・・・受光／電荷蓄積層延在部と制御電極領域との間に位置する空乏層形成領域の部分、１６０，２６０，３６０・・・制御電極領域、１６１，２６１，２６２，２６３，３６１・・・制御電極部、６１・・・絶縁膜、６２・・・遮光層、６３・・・平滑化層、６４，６５・・・絶縁層

Claims (2)

1. （Ａ）半導体層に形成され、Ｍ層（但し、Ｍ≧２）の受光／電荷蓄積層が積層されて成る受光／電荷蓄積領域、
   （Ｂ）半導体層に形成された電荷出力領域、
   （Ｃ）受光／電荷蓄積領域と電荷出力領域との間に位置する半導体層の部分から構成された空乏層形成領域、並びに、
   （Ｄ）空乏層形成領域における空乏層の形成状態を制御する制御電極領域、
   を備え、
   各受光／電荷蓄積層から空乏層形成領域へと延在する受光／電荷蓄積層延在部を更に備えており、
   空乏層形成領域は、第１導電型を有し、
   電荷出力領域、受光／電荷蓄積層及び受光／電荷蓄積層延在部は、第２導電型を有し、
   受光／電荷蓄積層は、第１導電型を有する上層及び下層に挟まれており、
   空乏層形成領域の不純物濃度は、半導体層の法線方向に沿って制御電極領域から離れるほど、低い固体撮像素子。
2. 電荷が電子である場合、受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送する際、電子に対する電荷出力領域のポテンシャルは空乏層のポテンシャルよりも低く、空乏層のポテンシャルは受光／電荷蓄積層のポテンシャルよりも低い請求項１に記載の固体撮像素子。

Images