JP5136524B2 - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
JP5136524B2
JP5136524B2 JP2009188750A JP2009188750A JP5136524B2 JP 5136524 B2 JP5136524 B2 JP 5136524B2 JP 2009188750 A JP2009188750 A JP 2009188750A JP 2009188750 A JP2009188750 A JP 2009188750A JP 5136524 B2 JP5136524 B2 JP 5136524B2
Authority
JP
Japan
Prior art keywords
insulating film
transparent insulating
film
state imaging
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009188750A
Other languages
English (en)
Other versions
JP2009278129A (ja
Inventor
秀夫 神戸
孝之 江崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009188750A priority Critical patent/JP5136524B2/ja
Publication of JP2009278129A publication Critical patent/JP2009278129A/ja
Application granted granted Critical
Publication of JP5136524B2 publication Critical patent/JP5136524B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、固体撮像装置と、その製造方法に関する。
表面照射型固体撮像装置では、画素内に受光部だけでなく読み出しトランジスタ等が配置されているため、CCD固体撮像装置においても、CMOS型固体撮像装置においても、受光部面積が限られてくる。
受光部拡大のため、CCD型固体撮像装置あるいはCMOS型固体撮像装置において、オンチップレンズや、光導電膜を用いた積層型受光部が採用されている。
あるいは、CCD固体撮像装置において、透明電極や薄型ポリシリコン電極を用いたフレームトランスファー型CCDが採用されている。
上記構造では、実効的な受光部開口面積を増加させて感度向上を図っているが、画素が微細になるに従い、画素配線や転送ゲート電極部による入射光のけられ(本来受光部に入射すべき光が遮られてしまうことを称する)が顕著になるそのため、さらなる高感度化のための構造として、裏面照射型の固体撮像装置が期待されている。
裏面照射型の固体撮像装置として、CCD型固体撮像装置(例えば、特許文献1参照)とCMOS型固体撮像装置(例えば、特許文献2参照)のそれぞれが提案されている。
裏面照射型のCCD型固体撮像装置では、スミア特性を考慮して、FT型(フレームトランスファー型)またはFIT型(フレームインターライントランスファー型)の構造が採用されている。
CCD型固体撮像装置あるいはCMOS型固体撮像装置のいずれの場合においても、基板として、例えば、p型シリコン基板が用いられるが、裏面(光入射面)の界面での暗電流を抑制するための構造として、3つの構造が挙げられる(例えば、特許文献3参照)。
第1の構造は、裏面に濃度の高いp+ 層を形成し、裏面での空乏化を抑制する構造である。
第2の構造は、裏面に絶縁膜を介して透明電極を形成し、透明電極に負電圧を印加して、基板の裏面を正孔蓄積状態にする構造である。
第3の構造は、基板の裏面に形成された絶縁膜に負電荷を注入して、その負電荷により基板裏面を正孔蓄積状態にする構造である。
特開2002−151673号公報 特開2003−31785号公報 特開平6−350068号公報
上記特許文献3に記載された発明では、基板の裏面に反射防止膜として酸化シリコン膜を形成し、当該酸化シリコン膜を介してイオン注入によりp型不純物を導入している。しかしながら、酸化シリコン膜では、可視光において平均75%から80%の透過率が期待できるのみである。すなわち、20%から25%の光の損失が発生し、感度の低下に繋がる。
本発明は、上記の事情に鑑みてなされたものであり、その目的は、基板の光入射面側の透明絶縁膜における光の透過率を向上させることができ、かつ、暗電流抑制機能と量子効率のロスを防止する機能を備えた、固体撮像装置を提供することにある。
本発明によれば、光の入射に応じた電荷を生成する固体撮像装置であって、
第1導電型の半導体基板と、
当該薄膜化された基板の光照射面となる第2面と対向する第1の面側の基板に画素毎に埋め込みフォトダイオードを構成する、第1導電型半導体領域と第2導電型半導体領域とが積層されてなり、前記光照射面からの入射光量に応じて信号電荷を生成して当該信号電荷を蓄積する受光部と、
前記光照射面となる前記基板の第2面に、積層して形成された異なる屈折率を持つ第1および第2の透明性絶縁膜を有し、前記第1および第2の透明性絶縁膜との界面あるいは前記第2の透明性絶縁膜中に前記信号電荷と同じ極性の第1のキャリアが注入され、前記第1の透明性絶縁膜と接する前記基板の界面領域に前記第1のキャリアと極性が異なる第2のキャリア蓄積層が励起されている、透明性絶縁領域と、
を有し、
前記埋め込みフォトダイオードを構成する前記第1導電型半導体領域は、前記半導体基板より高濃度に第1導電型不純物を含み
前記第1の透明性絶縁膜の膜厚と前記第2の透明性絶縁膜の膜厚との膜厚を、前記第1および第2の透明性絶縁膜における薄膜の多重干渉効果により、前記第1の透明性絶縁膜のみを用いた場合と比べて入射光に対して高い透過率が得られるように、前記第1の透明性絶縁膜および前記第2の透明性絶縁膜の膜厚が調整されている、
固体撮像装置が提供される。
また本発明によれば、体撮像装置を製造する方法であって、
第1導電型半導体基板を薄膜化する工程と、
当該薄膜化された基板の光照射面となる第2面と対向する第1の面側の基板に画素毎に、埋め込みフォトダイオードを構成する、第1導電型半導体領域とと第2導電型半導体領域とが積層されてなり、前記光照射面からの入射光量に応じて信号電荷を生成して当該信号電荷を蓄積する受光部を形成する工程と、
記薄膜化された基板の第2面に第1の透明性の絶縁膜を形成する工程と、
前記第1の透明性絶縁膜に接して前記第1の透明性絶縁膜と屈折率の異なる第2の透明性絶縁膜を形成する工程と、
前記第2面側からUV光を照射して電子を励起させ、前記第1の透明性絶縁膜と前記第2の透明性絶縁膜との界面あるいは前記2の透明性絶縁膜内に、前記信号電荷と同じ極性の第1のキャリアを注入し、前記第1の絶縁膜と前記基板との界面付近に第2のキャリア蓄積層を励起させる層を形成する工程と、
を有し、
前記第1導電型半導体領域は前記半導体基板より高濃度に第1導電型不純物を含み
前記第2導電型半導体領域は、当該第1導電型半導体領域に接して前記半導体基板内に 前記第1の透明性絶縁層を形成する工程と前記第2の透明性絶縁層を形成する工程において、前記第の透明性絶縁膜の膜厚と前記第の透明性絶縁膜の膜厚との膜厚を、前記第1および第2の透明性絶縁膜における薄膜の多重干渉効果により、前記第1の透明性絶縁膜のみを用いた場合と比べて入射光に対して高い透過率が得られるように、前記第1の透明性絶縁膜および前記第2の透明性絶縁膜の膜厚が調整して形成する、
固体撮像装置の製造方法が提供される。
上記の本発明の固体撮像装置では、第1絶縁膜上に形成された透明性の第2絶縁膜には、第1絶縁膜との界面あるいは膜中に、信号電荷と同じ極性の電荷が保持されている。このため、基板には、当該基板と第1絶縁膜との界面付近に信号電荷と逆極性の電荷の層が誘起される。この逆極性の電荷の層が誘起されることにより、信号電荷が基板の第2面付近に溜まることが防止される。
また、第1絶縁膜上には第2絶縁膜が形成され、両者の膜厚が調整されていることから、第1絶縁膜のみを用いた場合と比べて、光の多重干渉効果により入射光に対して高い透過率が得られる。
本発明によれば、基板の光入射面側の透明絶縁膜における光の透過率を向上させることができ、かつ、暗電流を抑制する機能と、量子効率ロスを防止する機能を備えた固体撮像装置を提供することができる。
本実施形態に係る固体撮像装置の受光部における要部断面図である。 本実施形態に係る固体撮像装置の製造における工程断面図である。 本実施形態に係る固体撮像装置の製造における工程断面図である。 本実施形態に係る固体撮像装置の製造における工程断面図である。 (a)は比較例の半導体基板1の裏面付近のエネルギーバンド図であり、(b)は本実施形態の半導体基板1の裏面付近のエネルギーバンド図である。 比較例の構造の透過率を示す図である。 本実施形態の構造の透過率を示す図である。 種々の膜厚の酸化シリコン膜と窒化シリコン膜を採用した場合における、青色光と緑色光に対する透過率を示す図である。
以下に、本発明の固体撮像装置の実施の形態について、図面を参照して説明する。本発明は、CCD型固体撮像装置およびCMOS型固体撮像装置のいずれにも適用可能である。
図1は、本実施形態に係る固体撮像装置の受光部における要部断面図である。
本実施形態では、例えば、p型シリコンからなる半導体基板1を用いる。半導体基板1の厚さは、固体撮像装置の仕様にもよるが、可視光用の場合には4〜6μmであり、近赤外線用では6〜10μmとなる。
半導体基板1には、画素毎にn型半導体領域2とp型半導体領域3が形成されている。n型半導体領域2は、半導体基板1において光電変換された信号電荷を実質的に蓄積する領域である。
p型半導体領域3は、n型半導体領域2よりも第1面(表面)側に形成されており、半導体基板1よりも高濃度にp型不純物を含有する。p型半導体領域3は、n型半導体領域2と、その周囲のp型領域との間に発生する空乏層が半導体基板1の表面にまで達することを防止して、暗電流の発生を抑え、量子効率を向上させる。
上記のn型半導体領域2とp型半導体領域3とにより、半導体基板1に埋め込まれた形態となる、埋め込みフォトダイオードからなる受光部4が構成される。受光部4は、実質的にn型半導体領域2において信号電荷を一定期間蓄積する。
半導体基板1の、埋め込みフォトダイオードが形成される側の、第1面上には、例えば酸化シリコン等からなる絶縁層5を介して画素回路を構成する電極6が形成されている。電極6を被覆して、例えば酸化シリコンからなる層間絶縁膜7が形成されている。
CCD型固体撮像装置の場合には、画素回路には、CCD垂直転送レジスタが含まれる。この場合には、電極6は、例えばCCD垂直転送レジスタの転送電極に相当し、電極6直下の半導体基板1にはn型領域からなる転送チャネルが形成される。
CMOS型固体撮像装置の場合には、画素回路には、読み出しトランジスタ、増幅トランジスタ、リセットトランジスタ、アドレストランジスタ等の各種のトランジスタが含まれる。この場合には、電極6は、例えば各種のトランジスタのゲート電極に相当し、半導体基板1には各種のトランジスタのソース・ドレイン領域や、フローティングディフュージョン(浮動拡散)領域が形成される。
なお、半導体基板1は4〜10μm程度に薄膜化されているため、図示はしないが、必要に応じて層間絶縁膜7上には支持基板が形成されていてもよい。支持基板としては、半導体基板1との熱膨張係数の相違による反りの発生を防止するため、半導体基板1と同じシリコン基板を用いることが好ましい。
半導体基板1の第1面と対向する第2面(裏面)側には、透明性の(光透過性の)第1絶縁膜と、第1絶縁膜よりも屈折率の高い透明性の(光透過性の)第2絶縁膜が形成されている。
本実施形態では、透明性の第1絶縁膜として酸化シリコン膜8が形成され、第2絶縁膜として窒化シリコン膜9が形成されている。
透明性の酸化シリコン膜8と窒化シリコン膜9の膜厚は、酸化シリコン膜8のみを用いた場合と比べて、光の多重干渉効果により入射光に対して高い透過率が得られるように、両者の膜厚が調整されている。
酸化シリコン膜8の膜厚は、15nm以上40nm以下の範囲であり、窒化シリコン膜の膜厚は、20nm以上50nm以下の範囲である。
この範囲において、透明性の酸化シリコン膜8と窒化シリコン膜9との互いの膜厚を最適化することにより、酸化シリコン膜を単独で用いた場合に比べて、入射光に対して高い透過率が得られる。
窒化シリコン膜9には、酸化シリコン膜8との界面あるいは窒化シリコン膜9の膜中に、信号電荷と同じ極性の電荷、本実施形態では、電子が注入されている。
窒化シリコン膜9を採用する理由は、第1にMONOS等の不揮発性メモリに採用されているように、良好な電荷保持特性をもつからである。第2の理由は、酸化シリコン膜8よりも屈折率が高いため、膜厚の調整により、多重干渉効果により、酸化シリコン膜8のみを単独で形成した場合よりも、入射光に対して高い透過率が得られるからである。
窒化シリコン膜9に電子が蓄積されているため、半導体基板1において、半導体基板1と酸化シリコン膜8との界面付近には、多くの正孔hからなる正孔蓄積層10が誘起される。この正孔蓄積層10により、後述するように暗電流の発生および量子効率ロスが防止される。
酸化シリコン膜8と対向する側の窒化シリコン膜9には、窒化シリコン膜9に蓄積された電子が、外部へ抜けて消失することを防止するための保護膜11が形成されている。保護膜11としては、屈折率が低めで、可視光近辺で光吸収の少ない材料が好ましい。保護膜11としては、半導体素子で一般的に仕様されている透明性の樹脂膜の多くが使用可能であり、また、低温プラズマCVD法により生成された酸化シリコン膜や、同様に形成された酸化窒化シリコン膜でもよい。
次に、上記の本実施形態に係る固体撮像装置の製造方法について、図2〜図4を参照して説明する。本実施形態では、例えばSOI基板を用いて固体撮像装置を作製する例について説明する。
まず、図2(a)に示すように、p型シリコンからなる半導体基板(SOI層)1と、酸化シリコン膜8と、シリコン基板12を有するSOI基板を用意する。ここで、酸化シリコン膜8の膜厚は、15nm〜40nmの範囲で調整される。そして、半導体基板1の第1面(表面)側に従来と同様の方法で、受光部や画素回路を形成する。
すなわち、SOI基板の半導体基板1の第1面に、イオン注入法によりn型半導体領域2、p型半導体領域3の他、図示しない各種の半導体領域を形成する。
続いて、酸化シリコン膜からなる絶縁層5を形成し、さらに電極6を形成する。電極6は、例えば、タングステンやアルミニウムからなる。電極6の形成後、酸化シリコンを堆積させて層間絶縁膜7を形成する。
必要に応じて層間絶縁膜7上に、図示しない支持基板を接着させた後、シリコン基板12を研削およびエッチングすることにより酸化シリコン膜8を露出させる。
次に、図2(b)に示すように、半導体基板1の表裏を反転させて、酸化シリコン膜8上に、例えばプラズマCVD法により窒化シリコン膜9を形成する。窒化シリコン膜9の膜厚は、20〜50nmの範囲で選択される。なお、SOI基板を用いない場合には、半導体基板1を薄膜化した後、酸化シリコン膜8と窒化シリコン膜9を順に堆積させればよい。
次に、図3に示すように、例えば、プラスに帯電した電極20を半導体基板1の裏面(第2面)側に配置した状態で、半導体基板1の第2面側からUV光を照射する。UV光により半導体基板1の裏面近傍の電子eが励起され、励起された電子eは酸化シリコン膜8を飛び越えて、酸化シリコン膜8と窒化シリコン膜9の界面や、窒化シリコン膜9の膜中に捕獲される。
プラスに帯電した電極20により発生する電界により、UV光の照射により励起された電子は、酸化シリコン膜8を効率的に飛び越える。なお、UV光の照射のみ、あるいは酸化シリコン膜8に電界をかけるのみでも、酸化シリコン膜8と窒化シリコン膜9の界面、あるいは窒化シリコン膜9中に電子を注入することが可能である。
図4(a)に示すように、酸化シリコン膜8と窒化シリコン膜9との界面、および窒化シリコン膜9の膜中に励起された電子が蓄積される結果、p型シリコンからなる半導体基板1において、酸化シリコン膜8との界面付近に、正孔hが集まり正孔蓄積層10が誘起される。
次に、図4(b)に示すように、窒化シリコン膜9上に、保護膜11を形成する。上記したように、保護膜11の形成では、例えば、透明性の樹脂膜の塗布、低温プラズマCVD法による酸化シリコン膜の堆積、あるいは、低温プラズマCVD法による酸化窒化シリコン膜の堆積を行う。
図示はしないが、以降の工程としては必要に応じて保護膜11上に、カラーフィルタを形成し、オンチップレンズを形成する。これにより、固体撮像装置が製造される。
次に、本実施形態に係る固体撮像装置における、暗電流発生および量子効率ロスの抑制効果について説明する。
(比較例)
図5(a)は、窒化シリコン膜9がない場合における半導体基板1の裏面付近のエネルギーバンドを示す図である。図5(a)に示すように、通常、半導体基板1上に酸化シリコン8を堆積させると、酸化シリコン膜8中、あるいは半導体基板1と酸化シリコン膜8との界面にはプラスの電荷が生じやすい。これは、酸化シリコンのみならず、他の絶縁膜にも当てはまる。この結果、半導体基板1の裏面(第2面)付近のポテンシャルが引き上げられ、電位の井戸が生じる。半導体基板1の裏面(第2面)付近に、電位の井戸が形成されてしまうと、光電変換によって生じた電子がこの裏面付近にも蓄積されてしまって感度に寄与しないことや、界面からの少数キャリア(p型半導体基板1の場合には電子)の熱的発生が増加して暗電流が増加し、その結果撮像素子としてのS/N比が低下する。
このため、半導体基板1において、酸化シリコン膜8との界面が正孔で満たされる構造が好ましい。
図5(b)は、本実施形態に係る固体撮像装置において、半導体基板1の裏面(第2面)付近のエネルギーバンドを示す模式図である。
本実施形態では、酸化シリコン膜8と窒化シリコン膜9の界面、および窒化シリコン膜9の膜中に電子が蓄積されていることから、半導体基板1の裏面側の界面に正孔蓄積層が誘起される。この結果、半導体基板1の裏面側の界面におけるポテンシャルが低くなる方向にシフトし、界面付近に電位の井戸が形成されない。
このように、半導体基板1の裏面(第2面)の界面には、電位の井戸(電位が高い部分)が形成されていないことから、光電変換によって生じた電子は、最も電位の高いn型半導体領域2に有効に蓄積される。
n型半導体領域2に蓄積された電子は、完全に読み出したり、排出したりすることができるため、暗電流の発生を抑制することができ、また、量子効率を向上させることができる。
次に、本実施形態に係る固体撮像装置における、可視光に対する透過率の向上効果について説明する。
(比較例)
図6(a)に示すように、比較例として半導体基板1の第2面側に2μmの膜厚の酸化シリコン膜8のみを形成した。図6(a)に示す構造において、入射光Lに対する透過光TLの割合(透過率)と、反射光RLの割合(反射率)を測定した結果を図6(b)に示す。図6(b)では、T1が透過率を示すグラフであり、R1が反射率を示すグラフである。
図6(a)に示すように、半導体基板1の裏面(第2面)に酸化シリコン膜8のみを形成した場合には、可視光(例えば、450nm〜740nm)において平均75%から80%の透過率が得られるのみである。
図7(a)は、半導体基板1の第2面側に16nmの膜厚の酸化シリコン膜8と、40nmの膜厚の窒化シリコン膜9を形成した場合における、可視光に対する透過率および反射率の測定結果を示す図である。図7(a)において、T2は透過率を示し、R2は反射率を示す。
図7(b)は、半導体基板1の第2面側に30nmの膜厚の酸化シリコン膜8と、35nmの膜厚の窒化シリコン膜9を形成した場合における、可視光に対する透過率および反射率の測定結果を示す図である。図7(b)において、T3は透過率を示し、R3は反射率を示す。
図7に示すように、半導体基板1の第2面側に、酸化シリコン膜8と窒化シリコン膜9の積層膜を形成し、両者の膜厚を調整すると、光の多重干渉効果により、酸化シリコン膜8を単独で用いた場合の透過率よりも高い透過率を得ることができる。
図7に示す例では、可視光領域で、90%から98%の透過率を得ることができる。
酸化シリコン膜8と窒化シリコン膜9の膜厚の調整により、種々の透過率特性が得られる。例えば、固体撮像装置では、可視光のうちでも短波長側、すなわち青(450nm)から緑(540nm)の波長領域の光に対する感度を高めたいという要望がある。図7に示す例では、このような短波長側の透過率を上げて感度を向上させるのに最適な膜厚の一例である。
図8は、種々の膜厚の酸化シリコン膜8と、窒化シリコン膜9を積層した場合における透過率の測定結果である。図8では、縦軸が酸化シリコン膜8の膜厚を示し、横軸が窒化シリコン膜9の膜厚を示す。
図8では、短波長側の感度向上を考慮して、各膜厚における青色光(450nm)に対する透過率と、緑色光(540nm)に対する透過率(%)を示す。
図8に示すように、酸化シリコン膜8の膜厚を15nm以上40nm以下の範囲、窒化シリコン膜9の膜厚を20nm以上50nm以下の範囲で選択することにより、90%以上の透過率が多くの場合に得られる。なお、当然に、これらの範囲において、最適な膜厚の組み合わせを選択する。
透過率向上のみを考慮すれば、酸化シリコン膜8と窒化シリコン膜9の膜厚は、上記の範囲外より厚くすることも可能である。しかし、本実施形態では、酸化シリコン膜8は、窒化シリコン膜9へ電荷を通過させる機能を担い、窒化シリコン膜9は電荷を蓄積する機能を担う。
このため、電子の通過の観点からは、酸化シリコン膜840nm以下が好ましい。また、使用する窒化シリコン膜9の膜厚との関係により、高い透過率を得るためには、15nm以上あることが好ましい(図8参照)。
また、半導体基板1の裏面(第2面)に有効に正孔蓄積層10を誘起させるためには、窒化シリコン膜9は、酸化シリコン膜8との界面付近に電子を蓄積することが好ましい。窒化シリコン膜9の膜厚があまりに大きくなると、蓄積される電子の空間分布が広がり、半導体基板1に有効に正孔蓄積層10を誘起できなくなるからである。このため、窒化シリコン膜9の膜厚は、50nm以下が好ましい。
また、高い透過率を得るためには、窒化シリコン膜9の膜厚は、20nm以上あることが好ましい(図8参照)。
以上説明したように、本実施形態に係る固体撮像装置によれば、半導体基板1と、酸化シリコン膜8との界面に正孔蓄積層10を誘起することができることから、暗電流発生を抑制することができ、感度を向上させることができる。
同様に正孔蓄積層10を誘起することができることにより、半導体基板1の裏面での量子効率ロスを抑制することができ、混色や残像を抑え、かつ高感度化を図ることができる。
上述したように、本実施の形態によれば、酸化シリコン膜8上に窒化シリコン膜9を積層し、両者の膜厚を調整することにより、酸化シリコン膜8を単独で用いた場合に比べて、光の多重干渉効果により、可視光に対する透過率を向上させることができ、感度を向上させることができる。
例えば、可視光近辺において90%以上の透過率を確保することができ、酸化シリコン膜8のみを用いる場合に比べて感度を25%向上させることができる。
本発明は、上記の実施形態の説明に限定されない。
信号電荷として正孔を用いる場合には、酸化シリコン膜8と窒化シリコン膜9との界面および窒化シリコン膜9の膜中に正孔を蓄積させ、半導体基板1の裏面に電子蓄積層を誘起させればよい。
また、信号電荷として正孔を用いる場合には、各種の半導体領域の極性を逆にすればよい。
さらに、本実施形態では、第1絶縁膜として酸化シリコン膜8を用い、第2絶縁膜として窒化シリコン膜9を用いる例について説明したが、他の絶縁膜を使用したり、不純物を注入してもよい。他の絶縁膜を採用する場合には、相対的に、第2絶縁膜の方が、第1絶縁膜に比べて屈折率の高くなるようにすればよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
1…半導体基板、2…n型半導体領域、3…p型半導体領域、4…受光部、5…絶縁層、6…電極、7…層間絶縁膜、8…酸化シリコン膜、9…窒化シリコン膜、10…正孔蓄積層、11…保護膜、20…電極

Claims (10)

  1. 光の入射に応じた電荷を生成する固体撮像装置であって、
    第1導電型の半導体基板と、
    当該薄膜化された基板の光照射面となる第2面と対向する第1の面側の基板に画素毎に埋め込みフォトダイオードを構成する、第1導電型半導体領域と第2導電型半導体領域とが積層されてなり、前記光照射面からの入射光量に応じて信号電荷を生成して当該信号電荷を蓄積する受光部と、
    前記光照射面となる前記基板の第2面に、積層して形成された異なる屈折率を持つ第1および第2の透明性絶縁膜を有し、前記第1および第2の透明性絶縁膜との界面あるいは前記第2の透明性絶縁膜中に前記信号電荷と同じ極性の第1のキャリアが注入され、前記第1の透明性絶縁膜と接する前記基板の界面領域に前記第1のキャリアと極性が異なる第2のキャリア蓄積層が励起されている、透明性絶縁領域と、
    を有し、
    前記埋め込みフォトダイオードを構成する前記第1導電型半導体領域は、前記半導体基板より高濃度に第1導電型不純物を含み
    前記第1の透明性絶縁膜の膜厚と前記第2の透明性絶縁膜の膜厚との膜厚を、前記第1および第2の透明性絶縁膜における薄膜の多重干渉効果により、前記第1の透明性絶縁膜のみを用いた場合と比べて入射光に対して高い透過率が得られるように、前記第1の透明性絶縁膜および前記第2の透明性絶縁膜の膜厚が調整されている、
    固体撮像装置。
  2. 前記第2の透明性絶縁膜の屈折率は、前記第1の透明性絶縁膜の屈折率より大きい、
    請求項1に記載の固体撮像装置。
  3. 前記第2の透明性絶縁膜に接して、前記第1の透明性絶縁膜と前記第2の透明性絶縁膜との界面あるいは前記第2の透明性絶縁膜中に保持された前記第1のキャリアが外部へ拡散することを防止する保護膜が形成された、
    請求項1または2に記載の固体撮像装置。
  4. 前記信号電荷を蓄積する受光部が形成された前記基板の第1面側に、絶縁層を介して、前記受光部に蓄積された電荷を取り出す回路が形成されている、
    請求項1〜3のいずれかに記載の固体撮像装置。
  5. 前記第1の透明性絶縁膜は、酸化シリコンを含み、
    前記第2の透明性絶縁膜は、窒化シリコンを含む
    請求項1〜4のいずれかに記載の固体撮像装置。
  6. 前記酸化シリコン膜の膜厚が、15nm以上40nm以下の範囲であり、
    前記窒化シリコン膜の膜厚が、20nm以上50nm以下の範囲である
    請求項5に記載の固体撮像装置。
  7. 体撮像装置を製造する方法であって、
    第1導電型半導体基板を薄膜化する工程と、
    当該薄膜化された基板の光照射面となる第2面と対向する第1の面側の基板に画素毎に、埋め込みフォトダイオードを構成する、第1導電型半導体領域とと第2導電型半導体領域とが積層されてなり、前記光照射面からの入射光量に応じて信号電荷を生成して当該信号電荷を蓄積する受光部を形成する工程と、
    記薄膜化された基板の第2面に第1の透明性の絶縁膜を形成する工程と、
    前記第1の透明性絶縁膜に接して前記第1の透明性絶縁膜と屈折率の異なる第2の透明性絶縁膜を形成する工程と、
    前記第2面側からUV光を照射して電子を励起させ、前記第1の透明性絶縁膜と前記第2の透明性絶縁膜との界面あるいは前記2の透明性絶縁膜内に、前記信号電荷と同じ極性の第1のキャリアを注入し、前記第1の絶縁膜と前記基板との界面付近に第2のキャリア蓄積層を励起させる層を形成する工程と、
    を有し、
    前記第1導電型半導体領域は前記半導体基板より高濃度に第1導電型不純物を含み
    前記第2導電型半導体領域は、当該第1導電型半導体領域に接して前記半導体基板内に 前記第1の透明性絶縁層を形成する工程と前記第2の透明性絶縁層を形成する工程において、前記第の透明性絶縁膜の膜厚と前記第の透明性絶縁膜の膜厚との膜厚を、前記第1および第2の透明性絶縁膜における薄膜の多重干渉効果により、前記第1の透明性絶縁膜のみを用いた場合と比べて入射光に対して高い透過率が得られるように、前記第1の透明性絶縁膜および前記第2の透明性絶縁膜の膜厚が調整して形成する、
    固体撮像装置の製造方法。
  8. 前記第2の透明性絶縁膜の屈折率は、前記第1の透明性絶縁膜の屈折率より大きい、
    請求項7に記載の固体撮像装置の製造方法。
  9. 前記第2の透明性絶縁膜に接して、前記第1の透明性絶縁膜と前記第2の透明性絶縁膜との界面あるいは前記第2の透明性絶縁膜中に保持された前記第1のキャリアが外部へ拡散することを防止する保護膜を形成する工程を更に有する、
    請求項7または8に記載の固体撮像装置の製造方法。
  10. 記基板の第1の面側に、絶縁層を介して、前記受光部に蓄積された電荷を取り出す回路をさらに形成する工程を有する、
    請求項7〜9のいずれかに記載の固体撮像装置の製造方法。
JP2009188750A 2009-08-17 2009-08-17 固体撮像装置およびその製造方法 Expired - Fee Related JP5136524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009188750A JP5136524B2 (ja) 2009-08-17 2009-08-17 固体撮像装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009188750A JP5136524B2 (ja) 2009-08-17 2009-08-17 固体撮像装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004233760A Division JP4779320B2 (ja) 2004-08-10 2004-08-10 固体撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009278129A JP2009278129A (ja) 2009-11-26
JP5136524B2 true JP5136524B2 (ja) 2013-02-06

Family

ID=41443197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009188750A Expired - Fee Related JP5136524B2 (ja) 2009-08-17 2009-08-17 固体撮像装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5136524B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6065565A (ja) * 1983-09-20 1985-04-15 Toshiba Corp 固体撮像素子
JP3064380B2 (ja) * 1990-10-17 2000-07-12 ソニー株式会社 固体撮像装置及びその駆動方法
JP3079567B2 (ja) * 1990-11-30 2000-08-21 ソニー株式会社 固体撮像装置
JPH04343472A (ja) * 1991-05-21 1992-11-30 Nec Corp 固体撮像素子
JPH07211879A (ja) * 1994-01-27 1995-08-11 Fujitsu Ltd 固体撮像素子
JPH08241977A (ja) * 1995-03-03 1996-09-17 Hamamatsu Photonics Kk 半導体装置の製造方法
JP3077608B2 (ja) * 1996-11-15 2000-08-14 日本電気株式会社 電荷転送装置およびその製造方法
JP3782297B2 (ja) * 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
JP2002141940A (ja) * 2000-11-02 2002-05-17 Nec Eng Ltd パケット通信装置
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 X−yアドレス型固体撮像素子
JP2003051589A (ja) * 2001-08-07 2003-02-21 Sharp Corp 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置

Also Published As

Publication number Publication date
JP2009278129A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
JP4779320B2 (ja) 固体撮像装置およびその製造方法
US11024660B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
TWI683430B (zh) 具有吸收增強半導體層的影像感測器
US9000493B2 (en) Solid-state imaging device, method for producing same, and camera
JP5725239B2 (ja) 固体撮像装置の製造方法、及び、カメラ
JP4742057B2 (ja) 裏面照射型固体撮像素子
JP4621719B2 (ja) 裏面照射型撮像素子
JP3702854B2 (ja) 固体撮像素子
TW200400627A (en) Solid-state image sensing device and camera system using the same
TWI493696B (zh) 在影像感測器中光偵測器之隔離
JP2008294175A (ja) 固体撮像装置およびカメラ
JP2009182223A (ja) 裏面照射型固体撮像素子
JP2011054741A (ja) 裏面照射型固体撮像装置
WO2011070693A1 (ja) 固体撮像装置
JP5136081B2 (ja) 固体撮像素子
JP2012114479A (ja) 固体撮像装置
JP4751803B2 (ja) 裏面照射型撮像素子
JP5136524B2 (ja) 固体撮像装置およびその製造方法
JP5110075B2 (ja) 裏面照射型固体撮像装置の製造方法
JP2007208052A (ja) 固体撮像素子
JP2005026717A (ja) 固体撮像素子
JP2001345437A (ja) 固体撮像素子及びその製造方法
JP2010171042A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees