JP6551882B2 - 撮像装置および信号処理回路 - Google Patents

撮像装置および信号処理回路 Download PDF

Info

Publication number
JP6551882B2
JP6551882B2 JP2015116062A JP2015116062A JP6551882B2 JP 6551882 B2 JP6551882 B2 JP 6551882B2 JP 2015116062 A JP2015116062 A JP 2015116062A JP 2015116062 A JP2015116062 A JP 2015116062A JP 6551882 B2 JP6551882 B2 JP 6551882B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
terminal
output
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015116062A
Other languages
English (en)
Other versions
JP2017005435A (ja
Inventor
直樹 島崎
直樹 島崎
雅史 村上
雅史 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015116062A priority Critical patent/JP6551882B2/ja
Priority to CN201610140052.8A priority patent/CN106254727B/zh
Priority to US15/164,910 priority patent/US10306167B2/en
Publication of JP2017005435A publication Critical patent/JP2017005435A/ja
Priority to US16/383,013 priority patent/US10681291B2/en
Application granted granted Critical
Publication of JP6551882B2 publication Critical patent/JP6551882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本開示は、光電変換部を有する撮像装置に関する。また、本開示は、信号処理回路に関する。
デジタルビデオカメラおよびデジタルスチルカメラが広く用いられている。これらのカメラには、ＣＣＤ（Charge Coupled Device）またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが用いられる。ＣＭＯＳイメージセンサは、高速駆動などの点でＣＣＤよりも有利であり、撮像装置（例えば撮像素子）において主流となってきている。
撮像装置の分野においては、高精細化の要求がある。高精細化に伴って画素数が増加すると、一画素あたりの面積が小さくなり、各画素において受光部の占める面積が減少する。受光部の面積が減少すると、感度が低下してしまう。また、一画素あたりの面積が縮小することによって、各画素における飽和電荷量も減少する。
特許文献１は、積層型の撮像素子を提案している。特許文献１に開示される積層型の撮像素子では、信号を読み出すための回路の上方に、有機光電変換膜と画素電極とを含む光電変換層が積層されており、信号を読み出すための回路と画素電極とが導電性プラグを介して電気的に接続されている。積層型の撮像素子では、画素サイズを縮小しても受光部の面積を大きく取れるので、比較的高い感度および比較的大きな飽和電荷量を実現しやすい。
撮像装置の分野においては、ダイナミックレンジ拡大の要求もある。特許文献２および特許文献３は、画素内の回路に容量素子を設けた撮像装置を提案している。特許文献２の図１および特許文献３の図１に開示される撮像素子では、トランジスタを介してフローティングディフュージョンに容量素子を接続することにより、飽和電荷量を増大させている。
特開２０１１−２２８６２１号公報 特許第４４６７５４２号公報 特許第４５０２２７８号公報
しかしながら、特許文献２の図１および特許文献３の図１に開示される構成では、容量素子の一方の電極がトランジスタのソースまたはドレインに接続されている。そのため、トランジスタのｐｎ接合において生じた暗電流に起因するノイズ（以下、単に「暗電流ノイズ」と呼ぶことがある）が容量素子に蓄積されてしまう。すなわち、本来の信号に暗電流ノイズが重畳される。
フローティングディフュージョンへの暗電流ノイズの混入を抑制しながら、ダイナミックレンジを拡大できると有益である。
本願の限定的ではないある例示的な実施形態によれば、以下が提供される。
光電変換部と、前記光電変換部によって生成された信号を検出する信号検出回路と、前記信号検出回路の信号を読み出す出力信号線と、電圧供給回路とを備え、前記信号検出回路は、第１、第２および第３トランジスタを含み、前記第１トランジスタの制御端子および前記第２トランジスタの制御端子は、前記光電変換部の出力に接続されており、前記第１トランジスタの入力端子および出力端子のうちの一方は、前記出力信号線に接続されており、前記第３トランジスタの入力端子および出力端子のうちの一方は、前記第２トランジスタの入力端子および出力端子のうちの一方と接続されており、前記第３トランジスタの入力端子および出力端子のうちの他方は、前記出力信号線に接続されており、前記電圧供給回路は、前記第３トランジスタの制御端子との電気的な接続を有し、前記第３トランジスタの制御端子に第１電圧または第２電圧を選択的に供給する、撮像装置。
本開示の実施形態によれば、２つのモードを選択可能な撮像装置または信号処理回路が提供される。
図１は、本開示の第１の実施形態による撮像装置の例示的な回路構成を示す概略図である。 図２は、単位画素セル１０Ａの回路構成の概略図である。 図３は、光電変換部１２Ａおよび信号検出回路１４の構成の一例を示す図である。 図４は、リセット制御線２６の電圧レベルの一例を示すタイミングチャートである。 図５は、光電変換部１２Ｂを有する単位画素セル１０Ｂの構成を示す図である。 図６は、リセット制御線２６の電圧レベルおよび転送制御線２７の電圧レベルの一例を示すタイミングチャートである。 図７は、本開示の第２の実施形態による撮像装置における、単位画素セルおよび電圧供給回路の間の配線を示す。 図８は、図７に示す撮像装置１１０Ａにおける電圧供給回路５０の構成の一例を示す図である。 図９は、本開示の第２の実施形態による撮像装置の他の一例を示す図である。 図１０は、本開示の第３の実施形態による撮像装置の一例を示す図である。 図１１は、単位画素セル２０Ａを用いた信号の読み出し動作を説明するための例示的なタイミングチャートである。 図１２は、本開示の第３の実施形態による撮像装置の他の一例を示す図である。 図１３は、本開示の第３の実施形態による撮像装置のさらに他の一例を示す図である。 図１４は、本開示の第３の実施形態による撮像装置のさらに他の一例を示す図である。 図１５は、本開示の第４の実施形態による撮像装置の例示的な回路構成を示す図である。 図１６は、本開示の第４の実施形態による撮像装置の他の一例を示す図である。 図１７は、本開示の第４の実施形態による撮像装置のさらに他の一例を示す図である。 図１８は、本開示の第４の実施形態による撮像装置のさらに他の一例を示す図である。 図１９は、本開示の第５の実施形態によるカメラシステムの一例を模式的に示す図である。 図２０は、本開示の第６の実施形態による信号処理回路の一例を示す図である。
本開示の実施形態の説明の前に、まず、本開示の一態様の概要を説明する。本開示の一態様の概要は以下のとおりである。
［項目１］
光電変換部と、
光電変換部によって生成された信号を検出する信号検出回路と、
信号検出回路の信号を読み出す出力信号線と、
電圧供給回路と
を備え、
信号検出回路は、第１、第２および第３トランジスタを含み、
第１トランジスタの制御端子および第２トランジスタの制御端子は、光電変換部の出力に接続されており、
第１トランジスタの入力端子および出力端子のうちの一方は、出力信号線に接続されており、
第３トランジスタの入力端子および出力端子のうちの一方は、第２トランジスタの入力端子および出力端子のうちの一方と接続されており、第３トランジスタの入力端子および出力端子のうちの他方は、出力信号線に接続されており、
電圧供給回路は、第３トランジスタの制御端子との電気的な接続を有し、第３トランジスタの制御端子に第１電圧または第２電圧を選択的に供給する、撮像装置。
項目１の構成によれば、第３トランジスタの制御端子に印加する電圧を切り替えることによって、撮像装置のモードを切り替えることができる。
［項目２］
第２トランジスタの入力端子および出力端子のうちの他方は、一定電圧が印加される電源線に接続されている、項目１に記載の撮像装置。
項目２の構成によれば、高速な信号読み出しが可能なモードと、ダイナミックレンジの拡大が可能なモードとを切り替えることができる。
［項目３］
電圧供給回路は、第２トランジスタの入力端子および出力端子のうちの他方との電気的な接続を有し、第２トランジスタの入力端子および出力端子のうちの他方に第３電圧または第４電圧を選択的に供給する、項目１に記載の撮像装置。
項目３の構成によれば、ダイナミックレンジをより増大させ得る。
［項目４］
光電変換部は、光電変換膜、光電変換膜の受光面側に形成された第１電極、および、光電変換膜に関して第１電極と反対側に形成された第２電極を有し、
第１トランジスタの制御端子および第２トランジスタの制御端子は、光電変換部の第２電極に接続されており、
撮像装置は、リセットトランジスタを有し、
リセットトランジスタの入力端子および出力端子のうちの一方は、第２電極に接続されている、項目１から３のいずれかに記載の撮像装置。
項目４の構成によれば、より大きな受光面積を有する画素を実現し得る。
［項目５］
光電変換部は、フォトダイオードおよび転送トランジスタを含み、
転送トランジスタの入力端子および出力端子のうちの一方は、フォトダイオードに接続されており、他方は、第１トランジスタの制御端子および第２トランジスタの制御端子に接続されており、
撮像装置は、リセットトランジスタを有し、
リセットトランジスタの入力端子および出力端子のうちの一方は、転送トランジスタと、第１トランジスタの制御端子および第２トランジスタの制御端子とを接続するノードに接続されている、項目１から３のいずれかに記載の撮像装置。
項目５の構成によれば、リセットに伴って生じるｋＴＣノイズの影響を相関二重サンプリング（Correlated Double Sampling（ＣＤＳ））を利用して低減し得る。
［項目６］
少なくとも第１トランジスタの出力信号を負帰還させるフィードバック回路をさらに備える、項目４または５に記載の撮像装置。
項目６の構成によれば、ｋＴＣノイズを縮小し得る。
［項目７］
フィードバック回路は、反転入力端子が出力信号線に接続された反転増幅器をフィードバックループの一部に含み、
リセットトランジスタの入力端子および出力端子のうちの他方は、フィードバック回路の出力線に接続されている、項目６に記載の撮像装置。
項目７の構成によれば、第１トランジスタのしきい値の画素間におけるバラつきの影響を低減し得る。
［項目８］
電圧供給回路は、被写体の輝度に応じて、第１電圧または第２電圧のいずれか一方を第３トランジスタの制御端子に供給する、項目１から７のいずれかに記載の撮像装置。
項目８の構成によれば、撮影シーンに応じて、広ダイナミックレンジに適したモードおよび高速な信号読み出しが可能なモードのいずれかに撮像装置のモードをセットし得る。
［項目９］
入力および出力と、
入力に制御端子が接続され、かつ、入力端子および出力端子のうちの一方が出力に接続された第１トランジスタと、
入力に制御端子が接続された第２トランジスタと、
入力端子および出力端子のうちの一方が第２トランジスタの入力端子および出力端子のうちの一方と接続され、かつ、他方が出力に接続された第３トランジスタと、
第３トランジスタの制御端子に第１電圧または第２電圧を選択的に供給する電圧供給回路と
を備える、信号処理回路。
項目９の構成によれば、ローパスフィルタとしての特性を強く示すモードと、高速な信号読み出しが可能なモードとを切り替え可能な信号処理回路を実現し得る。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
（第１の実施形態）
図１は、本開示の第１の実施形態による撮像装置の例示的な回路構成の概略を示す。図１に示す撮像装置１００Ａは、１以上の単位画素セルを含む画素アレイＰＡと、周辺回路とを有する。ここでは、２行２列のマトリクス状に配列された４つの単位画素セル１０Ａが図示されている。単位画素セル１０Ａは、半導体基板上に例えば二次元に配列されることにより、感光領域（画素領域）を形成する。言うまでもないが、図１に示す単位画素セル１０Ａの数および配置は、あくまでも説明のための例示にすぎない。画素アレイＰＡに含まれる単位画素セル１０Ａの数は、４つに限定されない。単位画素セル１０Ａは、一次元に配列されていてもよい。言い換えれば、撮像装置１００Ａは、ラインセンサであり得る。
後に詳しく説明するように、単位画素セル１０Ａの各々は、入射した光を光電変換する光電変換部と、光電変換部によって生成された信号を検出する信号検出回路とを有する。信号検出回路の出力は、マトリクス状に配列された単位画素セル１０Ａの列毎に設けられた出力信号線２５を介して読み出される。図示するように、出力信号線２５は、２以上の画素の間で共有され得る。
撮像装置１００Ａの周辺回路は、電圧供給回路３０と、垂直走査回路（「行走査回路」とも呼ばれる）３２と、定電流源３４と、カラム信号処理回路３６（「行信号蓄積回路」とも呼ばれる）と、水平信号読み出し回路（「列走査回路」とも呼ばれる）３８とを含む。図示するように、定電流源３４およびカラム信号処理回路３６は、マトリクス状に配列された単位画素セル１０Ａの列に対応して設けられる。各定電流源３４のおよび各カラム信号処理回路３６は、対応する出力信号線２５に接続されている。カラム信号処理回路３６は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換（ＡＤ変換）などを行う。カラム信号処理回路３６には、水平信号読み出し回路３８が接続されている。水平信号読み出し回路３８は、複数のカラム信号処理回路３６から水平共通信号線４０に信号を順次読み出す。
単位画素セル１０Ａの各々は、電圧供給回路３０に接続されたモード制御線２９に接続されている。電圧供給回路３０は、少なくとも、互いに大きさの異なる２つの電圧（第１電圧ＶＢ１および第２電圧ＶＢ２）の一方を選択的にモード制御線２９に供給するように構成されている。電圧供給回路３０は、電圧の変換を行うコンバータなどを含み得る。電圧供給回路３０は、垂直走査回路３２の一部であってもよい。
単位画素セル１０Ａの各々は、さらに、第１電源線２１、第２電源線２２、リセット電源線２３、アドレス信号線２４、リセット制御線２６および蓄積制御線２８に接続されている。第１電源線２１および第２電源線２２は、不図示の電源との接続を有し、撮像装置１００Ａの動作に必要な電圧を単位画素セル１０Ａの各々に供給する。第１電源線２１に印加される電圧ＶＳ１の例は、電源電圧（例えば３．３Ｖ）である。以下では、第２電源線２２に印加される電圧ＶＡ１として、電圧ＶＳ１と同様の３．３Ｖを用いる例を説明する。電圧ＶＳ１および電圧ＶＡ１は、同じであってもよいし、異なっていてもよい。
リセット電源線２３は、不図示の電源との接続を有し、後述するリセット動作における基準電圧ＶＲ１を単位画素セル１０Ａの各々に供給する。電圧ＶＲ１は、例えば１Ｖまたは１Ｖ近傍の正電圧である。蓄積制御線２８は、不図示の電源との接続を有し、撮像装置１００Ａの動作時に、共通の一定電圧Ｖｐを各単位画素セル１０Ａの光電変換部に供給する。
この例では、垂直走査回路３２に、アドレス信号線２４およびリセット制御線２６が接続されている。垂直走査回路３２は、アドレス信号線２４に所定の電圧を印加することにより、単位画素セル１０Ａを行単位で選択する。単位画素セル１０Ａを行単位で選択することにより、選択された単位画素セル１０Ａの信号電圧の読み出しと、後述する画素電極のリセットとが実行される。なお、上述の第１電源線２１、第２電源線２２、リセット電源線２３および蓄積制御線２８のうちの１つ以上が、垂直走査回路３２との接続を有していてもよい。このような構成においても、単位画素セル１０Ａの各々に所定の電圧を印加し得る。
図２は、単位画素セル１０Ａの回路構成の概略を示す。単位画素セル１０Ａは、光電変換部１２Ａおよび信号検出回路１４を有する。信号検出回路１４は、信号検出用ノード１３を介して光電変換部１２Ａに接続されている。光電変換部１２Ａは、入射した光を光電変換する。信号検出回路１４は、光電変換部１２Ａによって生成された信号を検出する。なお、図２においては、垂直走査回路３２、カラム信号処理回路３６および水平信号読み出し回路３８の図示が省略されている。以降の説明における他の図面においても、垂直走査回路３２、カラム信号処理回路３６および水平信号読み出し回路３８の図示を省略することがある。
図３は、光電変換部１２Ａおよび信号検出回路１４の構成の一例を示す。図３に例示する構成において、光電変換部１２Ａは、第１電極（対向電極）５ａと、光電変換膜５ｂと、第２電極（画素電極）５ｃとを有する光電変換素子５Ａを含んでいる。図３において模式的に示すように、光電変換膜５ｂは、第１電極５ａおよび第２電極５ｃの間に配置される。光電変換膜５ｂは、有機材料またはアモルファスシリコンなどの無機材料から形成される。
撮像装置１００Ａにおいて、光は、第１電極５ａ側から光電変換膜５ｂに向かって入射する。つまり、第１電極５ａは、光電変換膜５ｂの受光面側に配置されている。第１電極５ａは、ＩＴＯなどの透明な導電性材料から形成される。第２電極５ｃは、光電変換膜５ｂに関して第１電極５ａと反対側に配置される。第２電極５ｃは、アルミニウム、銅などの金属、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。第２電極５ｃは、典型的には、各単位画素セル１０Ａ毎に設けられている。すなわち、単位画素セル１０Ａにおける第２電極５ｃは、典型的には、隣接する他の単位画素セル１０Ａの第２電極５ｃとは電気的に分離されている。一方、第１電極５ａおよび光電変換膜５ｂは、典型的には、２以上の単位画素セル１０Ａにわたって形成される。
第１電極５ａは、蓄積制御線２８に接続されており、第２電極５ｃは、信号検出用ノード１３に接続されている。蓄積制御線２８を介して第１電極５ａの電位を制御することにより、光電変換によって生じた正孔−電子対のうち、正孔および電子のいずれか一方を第２電極５ｃによって収集することができる。信号電荷として正孔を利用する場合、第２電極５ｃよりも第１電極５ａの電位を高くすればよい。もちろん、信号電荷として電子を利用することも可能である。以下では、信号電荷として正孔を利用する例を説明する。
例えば、電圧Ｖｐとして１０Ｖ程度の電圧が蓄積制御線２８を介して第１電極５ａに印加される。これにより、フローティングディフュージョンの少なくとも一部を構成する信号検出用ノード１３に信号電荷を蓄積することができる。なお、蓄積制御線２８を介して各単位画素セル１０Ａに印加する電圧は、全ての単位画素セル１０Ａに対して共通であってもよいし、いくつかの単位画素セル１０Ａからなる画素ブロック毎に異なっていてもよい。蓄積制御線２８を介して画素ブロック毎に異なる電圧を供給することにより、各画素の感度を可変とすることが可能である。
後に詳しく説明するように、信号検出回路１４は、複数のトランジスタを含む。これらのトランジスタは、典型的には、半導体基板に形成された電界効果トランジスタ（ＦＥＴ）である。以下では、特に断りの無い限り、トランジスタとしてＮチャンネルＭＯＳを用いる例を説明する。なお、本明細書における「半導体基板」は、その全体が半導体である基板に限定されず、感光領域が形成される側の表面に半導体層が設けられた絶縁基板などであってもよい。半導体基板の例は、ｐ型シリコン基板である。撮像装置の動作時における基板電位は、例えば０Ｖである。
光電変換素子５Ａは、半導体基板に支持される。典型的には、半導体基板上には、半導体基板に形成されたトランジスタを覆う層間絶縁層が形成されており、光電変換素子５Ａは、この層間絶縁層上に配置される。層間絶縁層内には、光電変換素子５Ａの第２電極５ｃと信号検出回路１４とを接続する配線層、プラグなどが設けられる。層間絶縁層内の配線層およびプラグは、典型的には金属から形成されており、信号検出用ノード１３の少なくとも一部を構成する。
以下、信号検出回路１４の構成を詳細に説明する。
図３に示すように、信号検出回路１４は、第１トランジスタ４１、第２トランジスタ４２および第３トランジスタ４３を含む。ここでは、第１トランジスタ４１、第２トランジスタ４２および第３トランジスタ４３は、半導体基板に形成されており、それぞれが、制御端子（ここではゲート）、ならびに、入力端子および出力端子を有する。この例では、信号検出回路１４は、さらに、アドレストランジスタ４４と、リセットトランジスタ４６とを含んでいる。ここでは、アドレストランジスタ４４およびリセットトランジスタ４６も半導体基板に形成されており、アドレストランジスタ４４およびリセットトランジスタ４６のそれぞれも、制御端子、入力端子および出力端子を有する。リセットトランジスタ４６は、単位画素セル１０Ａの各々に設けられてもよいし、２以上の単位画素セル１０Ａの間で共有されてもよい。
図３に例示する構成において、リセットトランジスタ４６の入力端子および出力端子の一方（ここではソースおよびドレインの一方）は、リセット電源線２３に接続されている。リセットトランジスタ４６の入力端子および出力端子の他方は、信号検出用ノード１３に接続されることにより、光電変換素子５Ａの第２電極５ｃに電気的に接続されている。
図示するように、第１トランジスタ４１の制御端子（ここではゲート）は、光電変換部１２Ａの出力に接続されている。すなわち、第１トランジスタ４１の制御端子は、信号検出用ノード１３に接続されている。第１トランジスタ４１の入力端子および出力端子の一方（ここではソース）は、アドレストランジスタ４４を介して出力信号線２５および定電流源３４に接続されており、他方（ここではドレイン）は、第１電源線２１に接続されている。
アドレストランジスタ４４の制御端子（ここではゲート）には、アドレス信号線２４が接続されている。アドレス信号線２４の電位により、アドレストランジスタ４４の状態が決定される。アドレス信号線２４の電位がハイレベルであれば、アドレストランジスタ４４がオンし、アドレストランジスタ４４、第１トランジスタ４１および定電流源３４によってソースフォロアが形成され、信号検出用ノード１３に蓄積された電荷に応じた信号が出力信号線２５に出力される。すなわち、第１トランジスタ４１は、光電変換部１２Ａによって生成された信号を増幅する。アドレス信号線２４の電位がローレベルであれば、アドレストランジスタ４４はオフとなり、第１トランジスタ４１と出力信号線２５とが電気的に分離される。
第２トランジスタ４２の制御端子（ここではゲート）は、第１トランジスタ４１の制御端子と同様に、光電変換部１２Ａの出力に接続されている。すなわち、第２トランジスタ４２の制御端子も信号検出用ノード１３に接続されている。第２トランジスタ４２の入力端子および出力端子の一方（ここではソース）は、第３トランジスタ４３を介して、第１トランジスタ４１およびアドレストランジスタ４４の間のノードに接続されている。別の言い方をすれば、第２トランジスタ４２の入力端子および出力端子の一方は、第３トランジスタ４３およびアドレストランジスタ４４を介して、出力信号線２５および定電流源３４に接続されている。第２トランジスタ４２の入力端子および出力端子の他方（ここではドレイン）は、第２電源線２２に接続されている。この例では、撮像装置の動作時、第２トランジスタ４２の入力端子および出力端子の他方に、第２電源線２２を介して一定の電圧（ここでは３．３Ｖ）が供給される。
第３トランジスタ４３は、第２トランジスタ４２と、アドレストランジスタ４４との間に接続されている。より詳細には、第３トランジスタ４３の入力端子および出力端子の一方（ここではドレイン）は、第２トランジスタ４２の入力端子および出力端子のうち、第２電源線２２に接続されていない方（ここではソース）に接続されている。第３トランジスタ４３の入力端子および出力端子の他方（ここではソース）は、第１トランジスタ４１およびアドレストランジスタ４４の間のノードに接続されている。すなわち、第３トランジスタ４３の入力端子および出力端子のうち、第２トランジスタ４２に接続されていない方は、アドレストランジスタ４４を介して出力信号線２５に接続されている。第３トランジスタ４３の制御端子（ここではゲート）は、モード制御線２９に接続されている。すなわち、第３トランジスタ４３の制御端子は、電圧供給回路３０との電気的な接続を有する。
図３に例示する構成において、電圧供給回路３０は、第１スイッチ３１ａおよび第２スイッチ３１ｂを有する電圧切り替え回路を含んでいる。第１スイッチ３１ａは、第３トランジスタ４３のゲートと、第１電圧ＶＢ１を供給する電圧源との間に接続されており、第２スイッチ３１ｂは、第３トランジスタ４３のゲートと、第２電圧ＶＢ２を供給する電圧源との間に接続されている。第１スイッチ３１ａおよび第２スイッチ３１ｂの各々におけるオンおよびオフを切り替えることにより、第１電圧ＶＢ１を与える電圧源とモード制御線２９との間の接続を確立するか、あるいは、第２電圧ＶＢ２を与える電圧源とモード制御線２９との間の接続を確立するかを切り替えることができる。
第１スイッチ３１ａおよび第２スイッチ３１ｂは、典型的には、ＦＥＴである。第１スイッチ３１ａのオンおよびオフを切り替えるための制御電圧Ｖ１ならびに第２スイッチ３１ｂのオンおよびオフを切り替えるための制御電圧Ｖ２は、例えば、プロセッサなどを含む不図示の制御装置から供給される。撮像装置１００Ａの動作時、制御電圧Ｖ１およびＶ２を用いることにより、第３トランジスタ４３のゲートに第１電圧ＶＢ１または第２電圧ＶＢ２を選択的に印加することができる。なお、電圧供給回路３０は、例えば画素毎に設けられていてもよい。
第１電圧ＶＢ１は、第３トランジスタ４３のしきい値電圧よりも低く、第２電圧ＶＢ２は、第３トランジスタ４３のしきい値電圧よりも高い。撮像装置１００Ａの動作時、モード制御線２９を介して電圧供給回路３０から第３トランジスタ４３のゲートに第１電圧ＶＢ１が印加されると、撮像装置１００Ａは、第３トランジスタ４３がオフする第１モードにセットされる。他方、第３トランジスタ４３のゲートに第２電圧ＶＢ２が印加されると、撮像装置１００Ａは、第３トランジスタ４３がオンする第２モードにセットされる。このように、本開示の実施形態では、モード制御線２９に印加される電圧レベルに応じて、撮像装置が第１モードまたは第２モードのいずれかにセットされる。
（第１モード）
第３トランジスタ４３がオフした状態の第１モードでは、第２トランジスタ４２のソースおよびドレインのうち、第２電源線２２に接続されていない方（ここではソース）が、出力信号線２５から電気的に分離される。このとき、第２トランジスタ４２は、キャパシタとして機能する。第２トランジスタ４２をキャパシタとして機能させることにより、単位画素セル１０Ａ中に容量素子を別途設けることなく飽和電荷量を増大することができる。
このように、本開示の実施形態によれば、単位画素セル１０Ａ中に容量素子を別途設けることなくダイナミックレンジを拡大し得る。したがって、本開示の実施形態は、高精細化に有利である。また、単位画素セル１０Ａ中に大面積の容量素子を別途設ける必要がないので、素子レイアウトの自由度が高い。
上述したように、特許文献２の図１および特許文献３の図１に開示される構成においては、飽和電荷量を増大するための容量素子が、トランジスタを介してフローティングディフュージョンに接続されている。これに対し、本開示の実施形態では、図３に例示するように、フローティングディフュージョンの少なくとも一部を構成する信号検出用ノード１３には、キャパシタとして機能する第２トランジスタ４２のゲートが接続されている。つまり、本開示の実施形態では、キャパシタとして機能する第２トランジスタ４２と光電変換部１２Ａとの間にｐｎ接合が介在していない。したがって、ｐｎ接合に起因する暗電流ノイズの蓄積を抑制しながら、ダイナミックレンジを拡大し得る。
（第２モード）
他方、第３トランジスタ４３がオンした状態の第２モードでは、アドレストランジスタ４４のオン時、第２トランジスタのソースおよびドレインのうち、第２電源線２２に接続されていない方（ここではソース）が、出力信号線２５に電気的に接続される。これにより、アドレストランジスタ４４、第２トランジスタ４２および定電流源３４によってソースフォロアが形成される。したがって、第２トランジスタ４２は、光電変換部１２Ａによって生成された信号を増幅する増幅トランジスタとして機能する。
このとき、第１トランジスタ４１のソースおよびドレインのうち、第１電源線２１に接続されていない方（ここではソース）も、出力信号線２５に接続されている。したがって、第１トランジスタ４１も、光電変換部１２Ａによって生成された信号を増幅する増幅トランジスタとして機能する。すなわち、第２モードでは、信号検出用ノード１３に蓄積された電荷に応じた信号が、第１トランジスタ４１および第２トランジスタ４２によって並列的に出力信号線２５に読み出される。
このように、第２モードでは、第１トランジスタ４１および第２トランジスタ４２が増幅トランジスタとして機能するので、単一の増幅トランジスタを用いた信号読み出しと比較して駆動能力が向上する。そのため、単一の増幅トランジスタを用いた信号読み出しと比較して高速に信号読み出しを行うことが可能である。なお、第１トランジスタ４１および第２トランジスタ４２の間で特性が完全に一致している必要はない。第１トランジスタ４１および第２トランジスタ４２の間で少なくともしきい値が概ね同じであれば、信号の並列的な読み出しは可能である。
例えば撮影時のシーンが暗い場合、大きな飽和電荷量は必要ない。そのため、特許文献２の図１および特許文献３の図１のように、飽和電荷量を増大するための容量素子をフローティングディフュージョンに接続した構成では、単位画素セル内において容量素子の占める領域を有効に活用できないことがある。これに対し、本開示の実施形態では、撮影時のシーンが暗い場合に第２モードを選択すれば、第２トランジスタ４２を増幅トランジスタとして機能させることができる。つまり、撮影時のシーンに応じて第２トランジスタ４２の機能を切り替え、第２トランジスタ４２に撮影時のシーンに応じた動作を実行させることができる。このように、本開示の実施形態によれば、第１モードおよび第２モードのいずれにおいても第２トランジスタ４２を有効に活用できるので、本開示の実施形態は、高精細化においても有利である。
なお、第２トランジスタ４２をキャパシタとみなしたときの容量値Ｃｇは、ゲート−ソース間に形成される容量の値ＣGSと、ゲート−ドレイン間に形成される容量の値ＣGDと、ゲート−基板間に形成される容量の値ＣGBの和で表すことができる。すなわち、Ｃｇ＝ＣGS＋ＣGD＋ＣGBである。
第１モードでは、ソースがフローティングであるので、容量値ＣGSは、実質的に０である。容量値ＣGDは、ゲート−ドレイン間のオーバーラップ容量の値である。第１モードにおいては、第２トランジスタ４２をカットオフ領域で動作させ得る。つまり、第１モードでは、ゲート−基板間に、ゲート絶縁層容量および空乏層容量の直列接続が形成されている。したがって、容量値ＣGBは、ゲート絶縁層容量および空乏層の容量の合成容量の値である。
他方、第２のモードでは、第２トランジスタ４２がソースフォロア動作を行うので、ゲート−ソース間に形成される容量の値ＣGSは、第１モードと同様に実質的に０である。また、ゲート−ドレイン間には、第１モードと同様にオーバーラップ容量が形成されるので、ゲート−ドレイン間に形成される容量の値ＣGDも、第１モードのときと同じである。しかしながら、第２トランジスタ４２がソースフォロア動作を行う第２のモードでは、ゲート−基板間の容量の値ＣGBは、０である。そのため、第２トランジスタ４２をキャパシタとみなしたときの容量値Ｃｇは、第２モード時よりも第１モード時の方が大きい。
次に、図４を参照して、撮像装置１００Ａの例示的な動作を説明する。図４は、リセット制御線２６の電圧レベルの一例を示すタイミングチャートである。図４において、横軸および縦軸は、それぞれ、時刻Ｔおよびリセットトランジスタ４６のゲート電圧Ｖｒを表している。
まず、時刻Ｔ＝ｔ１において、リセット制御線２６の電位ＣＯＮ１をハイレベルにする。リセット制御線２６の電位ＣＯＮ１をハイレベルにすることにより、リセットトランジスタ４６がオン状態となり、信号検出用ノード１３の電位が基準電圧ＶＲ１にリセットされる。リセットにおける基準電圧ＶＲ１は、電源電圧（例えば３．３Ｖ）と接地（０Ｖ）との範囲内で任意に設定し得る。言い換えれば、リセットにおける基準電圧として、一定の範囲内であれば任意の電圧（例えば電源電圧以外の電圧）を利用してよい。
次に、時刻ｔ２においてリセット制御線２６の電位ＣＯＮ１をローレベルにする。リセット制御線２６の電位ＣＯＮ１をローレベルにすることにより、リセットトランジスタ４６がオフ状態となる。その後、アドレストランジスタ４４をオフ状態とし、露光を開始する。光電変換部１２Ａによって生成された信号電荷は、フローティングディフュージョンに蓄積される。フローティングディフュージョンは、信号検出用ノード１３をその一部に含む。
所定の期間の経過後、アドレストランジスタ４４をオン状態とし（時刻ｔ３）、出力信号線２５を介して信号検出用ノード１３の電圧レベルを読み出す。このとき、第１スイッチ３１ａおよび第２スイッチ３１ｂがそれぞれオンおよびオフであれば、モード制御線２９を介して第３トランジスタ４３のゲートに第１電圧ＶＢ１が印加されるので、撮像装置１００Ａは、第３トランジスタ４３がオフ状態の第１モードにある。第１モードにおいては、第１トランジスタ４１がソースフォロアとして機能することにより、信号検出用ノード１３の電圧レベルが出力信号線２５に読み出される。
第１モードでは、第２トランジスタ４２は、ソースフォロア動作を行わず、キャパシタとして機能する。そのため、第１モードにおけるフローティングディフュージョンの容量は、第３トランジスタ４３がオン状態の第２モードよりも大きい。つまり、第１モードでは、第２モードと比較してフローティングディフュージョンの容量が大きくなるような動作が実行される。蓄積された信号電荷に応じた電圧レベルは、第１トランジスタ４１を介して読み出される。
他方、第１スイッチ３１ａおよび第２スイッチ３１ｂがそれぞれオフおよびオンであれば、モード制御線２９を介して第３トランジスタ４３のゲートに第２電圧ＶＢ２が印加されるので、撮像装置１００Ａは、第３トランジスタ４３がオン状態の第２モードにある。第２モードにおいては、第１トランジスタ４１および第２トランジスタ４２のそれぞれがソースフォロアとして機能し、蓄積された信号電荷に応じた電圧レベルが第１トランジスタ４１および第２トランジスタ４２を介して読み出されるので、第１モードよりも高速な信号読み出しが行われる。
その後、所定のタイミングでリセット制御線２６の電位ＣＯＮ１をハイレベルにし、信号検出用ノード１３の電位をリセットする。また、アドレストランジスタ４４をオン状態とすることによって、出力信号線２５を介して信号検出用ノード１３の電圧レベルを読み出す。この時に得られた電圧レベルと、時刻ｔ３において取得された電圧レベルとの差分をとることにより、固定ノイズを除去した信号が得られる。
（第１の実施形態の変形例）
本開示の実施形態における単位画素セルの構成は、図３を参照して説明した例に限定されない。図５は、本開示の第１の実施形態による撮像装置の他の一例を示す。図５に示す撮像装置１００Ｂが有する単位画素セル１０Ｂと、図３を参照して説明した単位画素セル１０Ａとの間の相違点は、単位画素セル１０Ｂが、光電変換部１２Ａに代えて、フォトダイオード５Ｂを含む光電変換部１２Ｂを有する点である。このように、本開示の実施形態には、光電変換素子としてフォトダイオードも用い得る。
図５に例示する構成において、光電変換部１２Ｂは、転送トランジスタ４７を含む。この転送トランジスタ４７は、フォトダイオード５Ｂおよび信号検出用ノード１３の間に接続されている。すなわち、転送トランジスタ４７の入力端子および出力端子のうちの一方（ここではソースおよびドレインのうちの一方）は、フォトダイオード５Ｂとの接続を有し、他方は、第１トランジスタ４１のゲートおよび第２トランジスタ４２のゲートとの接続を有する。転送トランジスタ４７の制御端子（ここではゲート）には、転送制御線２７が接続されている。転送制御線２７は、例えば垂直走査回路３２（図１参照）に接続されている。垂直走査回路３２が転送制御線２７の電位ＣＯＮ２を制御することにより、転送トランジスタ４７のオンおよびオフが制御される。転送トランジスタ４７は、典型的には、第１トランジスタ４１、第２トランジスタ４２および第３トランジスタと同様に半導体基板に形成される。
上述したように、信号検出回路１４は、リセットトランジスタ４６を含む。リセットトランジスタ４６のソースおよびドレインのうち、リセット電源線２３に接続されていない側は、信号検出用ノード１３に接続される。すなわち、この例では、リセットトランジスタ４６のソースおよびドレインのうち、リセット電源線２３に接続されていない側は、転送トランジスタ４７と、第１トランジスタ４１のゲートおよび第２トランジスタ４２のゲートとを接続するノードに接続されている。リセットトランジスタ４６は、２以上の単位画素セル１０Ｂの間で共有されてもよい。
図６を参照して、単位画素セル１０Ｂを有する撮像装置の例示的な動作を説明する。図６は、リセット制御線２６の電圧レベルおよび転送制御線２７の電圧レベルの一例を示すタイミングチャートである。図６中の下側のグラフにおいて、縦軸は、転送トランジスタ４７のゲート電圧Ｖｔを表している。なお、第１スイッチ３１ａおよび第２スイッチ３１ｂがそれぞれオンおよびオフであれば、撮像装置１００Ｂは、第３トランジスタ４３がオフ状態の第１モードで動作する。第１スイッチ３１ａおよび第２スイッチ３１ｂがそれぞれオフおよびオンであれば、撮像装置１００Ｂは、第３トランジスタ４３がオン状態の第２モードで動作する。
まず、アドレストランジスタ４４がオフの状態で、時刻ｔ２１において、リセット制御線２６の電位ＣＯＮ１および転送制御線２７の電位ＣＯＮ２をハイレベルにし、リセットトランジスタ４６および転送トランジスタ４７をオンする。リセットトランジスタ４６および転送トランジスタ４７をオンすることにより、フォトダイオード５Ｂおよび信号検出用ノード１３から電荷が排出され、フォトダイオード５Ｂおよび信号検出用ノード１３がリセットされる。
次に、時刻ｔ２２において、リセット制御線２６の電位ＣＯＮ１および転送制御線２７の電位ＣＯＮ２をローレベルにし、リセットトランジスタ４６および転送トランジスタ４７をオフする。その後、時刻ｔ２２〜ｔ２３の期間において、露光を実行する。
次に、時刻ｔ２３において、リセット制御線２６の電位ＣＯＮ１をハイレベルにすることにより、リセットトランジスタ４６をオンし、信号検出用ノード１３の電位を基準電圧ＶＲ１にリセットする。
次に、時刻ｔ２４において、リセット制御線２６の電位ＣＯＮ１をローレベルにすることによってリセットトランジスタ４６をオフする。さらに、アドレストランジスタ４４をオン状態とし、出力信号線２５を介して信号検出用ノード１３の電圧レベルを読み出す。
その後、時刻ｔ２５において、転送制御線２７の電位ＣＯＮ２をハイレベルとすることにより、転送トランジスタ４７をオンする。転送トランジスタ４７をオンすることにより、光電変換部１２Ｂによって生成された信号電荷を、信号検出用ノード１３をその一部に含むフローティングディフュージョンに転送する。このとき、撮像装置１００Ｂが第１モードであれば、第２トランジスタ４２は、キャパシタとして機能し、光電変換部１２Ｂによって生成された信号電荷の少なくとも一部を蓄積する。信号電荷の転送後（時刻ｔ２６）、転送制御線２７の電位ＣＯＮ２をローレベルとすることにより、転送トランジスタ４７をオフする。
その後、アドレストランジスタ４４をオン状態とすることにより、転送された信号電荷に応じた電圧レベルが読み出される。第１モードでは、フローティングディフュージョンに蓄積された信号電荷に応じた電圧レベルは、第１トランジスタ４１を介して出力信号線２５に読み出される。一方、撮像装置が第２モードであれば、蓄積された信号電荷に応じた電圧レベルは、第１トランジスタ４１および第２トランジスタ４２を介してより高速に読み出される。この時に得られた電圧レベルと、時刻ｔ２４において取得された電圧レベルとの差分をとることにより、ｋＴＣノイズの影響を除去した信号が得られる。
以上に説明したように、第１の実施形態では、電圧供給回路３０から第３トランジスタ４３のゲートに印加される電圧を切り替えることにより、撮像装置を第１モードまたは第２モードのいずれかにセットすることができる。第３トランジスタがオフする第１モードでは、信号検出用ノード１３にゲートが接続された第２トランジスタ４２をキャパシタとして機能させることができるので、ダイナミックレンジを拡大することができる。本開示の実施形態では、キャパシタとして機能する第２トランジスタ４２と信号検出用ノード１３との間にはトランジスタのｐｎ接合が介在しない。そのため、キャパシタとしての第２トランジスタ４２への暗電流ノイズの蓄積を抑制することが可能である。第３トランジスタがオンする第２モードでは、第１トランジスタ４１および第２トランジスタ４２が信号検出用トランジスタとして機能するので、第２トランジスタ４２を有効に活用して高速な信号読み出しを行うことが可能である。
（第２の実施形態）
図７は、本開示の第２の実施形態による撮像装置における、単位画素セルおよび電圧供給回路の間の配線を示す。図７に示す撮像装置１１０Ａは、単位画素セル１０Ａと、電圧供給回路５０とを有する。図２を参照して説明した撮像装置１００Ａと、図７に示す撮像装置１１０Ａとの間の相違点は、撮像装置１１０Ａでは、電圧供給回路５０に、各単位画素セル１０Ａとの接続を有する第２電源線５２が接続されている点である。以下に説明するように、電圧供給回路５０は、互いに大きさの異なる２つの電圧（電圧ＶＡ１および電圧ＶＡ２）の一方を選択的に第２電源線５２に供給するように構成されている。
図８は、撮像装置１１０Ａにおける電圧供給回路５０の構成の一例を示す。図８に例示する構成において、電圧供給回路５０は、図３を参照して説明した電圧供給回路３０と同様に、第１スイッチ３１ａおよび第２スイッチ３１ｂを有する。この例では、電圧供給回路５０は、第３スイッチ３１ｃおよび第４スイッチ３１ｄをさらに有する。つまり、ここでは、電圧供給回路５０は、４つのスイッチを有する電圧切り替え回路を含む。
第３スイッチ３１ｃの一端は、第２電源線５２に接続されており、他端は、電圧ＶＡ１を供給する電圧源に接続されている。第４スイッチ３１ｄの一端は、第２電源線５２に接続されており、他端は、電圧ＶＡ１よりも低い電圧ＶＡ２を供給する電圧源に接続されている。したがって、第３スイッチ３１ｃおよび第４スイッチ３１ｄの各々におけるオンおよびオフを切り替えることにより、電圧ＶＡ１を与える電圧源と第２電源線５２との間の接続を確立するか、あるいは、電圧ＶＡ２を与える電圧源と第２電源線５２との間の接続を確立するかを切り替えることができる。ここでは、電圧ＶＡ１および電圧ＶＡが、それぞれ、３．３Ｖの電源電圧および０Ｖである例を説明する。電圧供給回路５０は、電圧の変換を行うコンバータなどを含んでいてもよいし、垂直走査回路３２の一部であってもよい。電圧供給回路５０は、例えば画素毎に設けられていてもよい。
図示するように、第２電源線５２は、第２トランジスタ４２のソースおよびドレインのうち、第３トランジスタ４３のソースまたはドレインに接続されていない側（ここでは第２トランジスタ４２のドレイン）に接続されている。したがって、電圧供給回路５０は、第２電源線５２を介して、電圧ＶＡ１および電圧ＶＡ２の一方を選択的に第２トランジスタ４２のドレイン（またはソース）に印加することができる。
第３スイッチ３１ｃおよび第４スイッチ３１ｄは、典型的には、電界効果トランジスタである。第３スイッチ３１ｃのオンおよびオフを切り替えるための制御電圧Ｖ３ならびに第４スイッチ３１ｄのオンおよびオフを切り替えるための制御電圧Ｖ４は、例えば、プロセッサなどを含む不図示の制御装置から供給される。撮像装置１１０Ａの動作時、制御電圧Ｖ３およびＶ４を用いることにより、第２トランジスタのドレイン（またはソース）に電圧ＶＡ１または電圧ＶＡ２を選択的に印加することができる。つまり、第２の実施形態では、電圧供給回路５０によって第２電源線５２の電位が制御される。
上述したように、電圧供給回路５０は、第１スイッチ３１ａおよび第２スイッチ３１ｂを有している。したがって、電圧供給回路５０は、第３トランジスタ４３のゲートに第１電圧ＶＢ１または第２電圧ＶＢ２を選択的に印加することができる。
（第１モード）
電圧供給回路５０からモード制御線２９に印加される電圧が第１電圧ＶＢ１のとき、撮像装置１１０Ａは、第３トランジスタ４３がオフ状態の第１モードにセットされる。第１モードでは、第１トランジスタ４１が信号検出トランジスタとして機能し、第２トランジスタ４２がキャパシタとして機能する。
第１モードにおいて、第３スイッチ３１ｃおよび第４スイッチ３１ｄをそれぞれオンおよびオフとすると、第２電源線５２を介して、第２トランジスタ４２のドレインに電圧ＶＡ１（ここでは３．３Ｖの電源電圧）が印加される。このとき、第２トランジスタ４２は、第１の実施形態における第１モード時と同様に動作し、第１の実施形態における第１モード時と同様の容量値を示す。
この例では、第３スイッチ３１ｃおよび第４スイッチ３１ｄをそれぞれオフおよびオンとすることもできる。第３スイッチ３１ｃおよび第４スイッチ３１ｄがそれぞれオフおよびオンであると、第２トランジスタ４２のドレインには、電圧ＶＡ１よりも低い電圧ＶＡ２（ここでは０Ｖ）が印加される。第３トランジスタ４３をオフとし、かつ、第２トランジスタ４２のドレインに電圧ＶＡ２を印加することにより、第２トランジスタ４２のゲートの下にチャネルを形成することが可能である。
チャネルが形成された状態においては、チャネルによって電場が遮蔽されるので、ゲート−基板間に空乏層容量は形成されない。また、第１の実施形態における第１モード時では容量値ＣGSが実質的に０であることに対し、第２トランジスタ４２のドレインに電圧ＶＡ２を印加した状態では、ゲート−ドレイン間およびゲート−ソース間にオーバーラップ容量が存在する。
第２トランジスタ４２のドレインに電圧ＶＡ２を印加した状態における、第２トランジスタ４２の容量値Ｃｇは、ゲート−ソース間のオーバーラップ容量値と、ゲート−ドレイン間のオーバーラップ容量値と、ゲート絶縁層の容量値との和である。したがって、第２トランジスタ４２のドレインに電圧ＶＡ２を印加した状態における、第２トランジスタ４２の容量値Ｃｇは、第１の実施形態における第１モード時と比較して増大する。
このように、第２の実施形態によれば、電圧供給回路５０からモード制御線２９に印加する電圧を切り替えることにより、第１の実施形態と比較して、第２トランジスタ４２の容量値Ｃｇをさらに増大することが可能である。すなわち、ダイナミックレンジをさらに拡大することが可能である。
（第２モード）
電圧供給回路５０からモード制御線２９に印加される電圧が第２電圧ＶＢ２のとき、撮像装置１１０Ａは、第３トランジスタ４３がオン状態の第２モードにセットされる。第２モードでは、第３スイッチ３１ｃおよび第４スイッチ３１ｄをそれぞれオンおよびオフとすることにより、電圧供給回路５０から第２電源線５２に電圧ＶＡ１（ここでは３．３Ｖ）を印加する。このとき、第２トランジスタ４２は、ソースフォロワを形成する。したがって、第１トランジスタ４１および第２トランジスタ４２を介した高速な信号読み出しが実行される。
撮像装置１１０Ａにおける動作は、図４を参照して説明した、撮像装置１００Ａの例示的な動作と同様であり得る。したがって、ここでは、撮像装置１１０Ａの動作の説明を省略する。
（第２の実施形態の変形例）
図９は、本開示の第２の実施形態による撮像装置の他の一例を示す。図９に示す撮像装置１１０Ｂと、図８を参照して説明した撮像装置１１０Ａとの間の相違点は、撮像装置１１０Ｂが、光電変換部１２Ａに代えて、フォトダイオード５Ｂを含む光電変換部１２Ｂを有する点である。図９に示すように、フォトダイオード５Ｂを含む光電変換部１２Ｂを有する単位画素セル１０Ｂと、第２トランジスタのドレイン（またはソース）に電圧ＶＡ１および電圧ＶＡ２の一方を選択的に印加可能な電圧供給回路５０とを組み合わせてもよい。このような構成によれば、図８を参照して説明した撮像装置１１０Ａと同様に、第１モードにおいてキャパシタとして機能する第２トランジスタの容量値として、より大きな容量値を実現し得る。
撮像装置１１０Ｂにおける動作は、図６を参照して説明した、撮像装置１００Ｂの例示的な動作と同様であり得る。したがって、ここでは、撮像装置１１０Ｂの動作の説明を省略する。
（第３の実施形態）
図１０は、本開示の第３の実施形態による撮像装置の一例を示す。図１０に示す撮像装置１２０Ａは、光電変換部１２Ａおよび信号検出回路１６を含む単位画素セル２０Ａを有している。
信号検出回路１６は、第１トランジスタ４１の出力を負帰還させるフィードバック回路ＦＣ１を含む。図１０に例示する構成では、リセットトランジスタ４６のソースおよびドレインのうち、信号検出用ノード１３に接続されていない側が、第１トランジスタ４１およびアドレストランジスタ４４の間のノードに接続されている。単位画素セル２０Ａでは、リセットトランジスタ４６のオン時、第１トランジスタ４１の出力を負帰還させるフィードバックループが信号検出回路１６内に形成される。すなわち、この例では、リセットトランジスタ４６は、フィードバック回路ＦＣ１の一部を構成する。
撮像装置１２０Ａは、第１トランジスタ４１に所定の電圧を供給する電圧切り替え回路６０を有する。電圧切り替え回路６０は、第１電源線５１を介して、単位画素セル２０Ａにおける第１トランジスタ４１のソースおよびドレインのうち、出力信号線２５に接続されていない側（ここではドレイン）に接続されている。第３の実施形態では、電圧切り替え回路６０および第１トランジスタ４１によって、増幅器４８が構成される。
電圧切り替え回路６０は、電圧ＶＳ１、および、電圧ＶＳ１よりも低い電圧ＶＳ２の一方を選択的に第１トランジスタ４１のドレイン（またはソース）に供給するように構成されている。図１０に例示する構成では、電圧切り替え回路６０は、スイッチ６１ａおよびスイッチ６１ｂを有する。スイッチ６１ａは、第１電源線５１と、電圧ＶＳ１を供給する電圧源との間に接続されており、スイッチ６１ｂは、第１電源線５１と、電圧ＶＳ２を供給する電圧源との間に接続されている。第１スイッチ６１ａおよび第２スイッチ６１ｂは、典型的には、電界効果トランジスタ（ＦＥＴ）である。スイッチ６１ａのオンおよびオフを切り替えるための制御電圧Ｖ５ならびにスイッチ６１ｂのオンおよびオフを切り替えるための制御電圧Ｖ６は、例えば、プロセッサなどを含む不図示の制御装置から供給される。
図１１を参照して、撮像装置１２０Ａにおける信号の読み出し動作の典型例を説明する。以下に説明するように、この例では、リセットトランジスタ４６のゲートに、時間的に大きさの変化する電圧を印加する。これにより、リセットトランジスタ４６をフィードバック回路ＦＣ１において帯域制御回路として機能させることが可能である。
図１１は、単位画素セル２０Ａを用いた信号の読み出し動作を説明するための例示的なタイミングチャートである。図１１に示すグラフの縦軸は、上から順に、リセットトランジスタ４６のゲート電圧Ｖｒ、アドレス信号線２４の電圧レベルＶａ、および、第１電源線５１の電圧レベルＶｄをそれぞれ示す。グラフ中に示す電圧ＶＴｆは、リセットトランジスタ４６のしきい値電圧である。以下に説明する信号読み出し動作は、第１モードおよび第２モードに共通である。
まず、時刻ｔ１１において、アドレス信号線２４の電位をローレベルにし、アドレストランジスタ４４をオフする。また、リセット制御線２６の電位ＣＯＮ１をハイレベルにし、リセットトランジスタ４６をオンにする。このとき、電圧切り替え回路６０のスイッチ６１ａおよびスイッチ６１ｂをそれぞれオフおよびオンとし、第１トランジスタ４１のドレイン（またはソース）に電圧ＶＳ２（典型的にはＧＮＤ）を印加する。これらの動作により、信号検出用ノード１３がリセットされる。リセットにおける基準電圧は、第１トランジスタ４１の出力である。このとき、リセットトランジスタ４６の動作帯域は、広帯域である第１の帯域である。第１の帯域は、ハイレベルのゲート電位に対応した帯域を意味する。
次に、時刻ｔ１３から時刻ｔ１４の期間において、リセットトランジスタ４６がオン状態からオフ状態に徐々に変化するようにリセット制御線２６の電位ＣＯＮ１を変化させる。すなわち、リセットトランジスタ４６のしきい値電圧ＶＴｆを跨ぐように、リセット制御線２６の電位ＣＯＮ１をハイレベルからローレベルに向けて変化させる。このとき、リセットトランジスタ４６の動作帯域が、第１の帯域よりも狭い第２の帯域となるように電位ＣＯＮ１を制御する。ここでは、時刻ｔ１３においてリセット制御線２６の電位をハイレベルとローレベルの間の電位Ｖｍ１に低下させている。さらに、時刻ｔ１３から時刻ｔ１４までの間においてリセット制御線２６の電位を電位Ｖｍ２まで連続的に低下させている。また、ここでは、リセット制御線２６の電位を電位Ｖｍ２まで低下させた後、時刻ｔ１５においてリセット制御線２６の電位をローレベルに変化させている。電位Ｖｍ２は、電位Ｖｍ１よりも低く、かつ、ローレベルよりも高い電位である。もちろん、ハイレベルからローレベルまで連続的にリセット制御線２６の電位を変化させてもよい。
第２の帯域が第１トランジスタ４１の動作帯域よりも低い状態においては、リセットトランジスタ４６で発生する熱ノイズは、増幅器４８の増幅率を（−Ａ）とすれば、フィードバック回路ＦＣ１により１／（１＋Ａ）1/2倍に抑制される。第２の帯域が第１トランジスタ４１の動作帯域よりも低い状態で、時刻ｔ１５においてリセット制御線２６の電位をローレベルにし、リセットトランジスタ４６をオフすると、信号検出用ノード１３に残存するｋＴＣノイズも、帰還がない場合と比較して、１／（１＋Ａ）1/2倍に抑制される。この例では、リセットトランジスタ４６は、信号検出用ノード１３に対する、リセットにおける基準電圧の印加／非印加を切り替えるスイッチング素子として機能するだけではなく、増幅器４８の出力信号に帯域制限をかけて信号検出用ノード１３に出力する機能を有する。
次に、時刻ｔ１５〜ｔ１６の期間において、露光を実行する。露光後、時刻ｔ１６においてアドレス信号線２４の電位をハイレベルにして、アドレストランジスタ４４をオンにする。また、電圧切り替え回路６０のスイッチ６１ａおよびスイッチ６１ｂをそれぞれオンおよびオフとし、第１トランジスタ４１のドレイン（またはソース）に電圧ＶＳ１（典型的には電源電圧）を印加する。
時刻ｔ１６における信号検出用ノード１３の電圧は、時刻ｔ１５から時刻ｔ１６までの期間に光電変換部１２Ａによって生成された電気信号に応じた分だけ、リセットにおける基準の電圧から変化している。撮像装置１２０Ａが例えば第１モード（このとき、第３トランジスタ４３はオフ状態）のときは、第１トランジスタ４１と定電流源３４とがソースフォロア回路を形成し、信号検出用ノード１３の電圧は、増幅器４８により増幅（例えば増幅率は１程度）されて出力信号線２５に出力される（時刻ｔ１７）。撮像装置１２０Ａが例えば第２モード（このとき、第３トランジスタ４３はオン状態）のときは、第１トランジスタ４１および第２トランジスタ４２を介した信号の読み出しが実行される。
典型的には、光電変換素子５Ａの第２電極５ｃ（画素電極）と信号検出回路１６との間に、これらを接続する金属配線層、金属プラグなどが介在する。光電変換素子５Ａの第２電極５ｃと、第１トランジスタ４１のゲートおよび第２トランジスタ４２のゲートとの間に金属層および／または金属プラグが介在すると、画素電極によって収集された電荷をフローティングディフュージョンに完全に転送することが困難である。そのため、このような構成においては、画素内に転送トランジスタを設けて相関二重サンプリングを適用する手法を単純に適用することは有効ではない。第３の実施形態では、各単位画素セル中にフィードバックループを形成することによって、ｋＴＣノイズの影響を低減している。
なお、リセットトランジスタ４６のゲートに印加する電圧は、時間の経過に伴って増大する電圧であってもよい。リセットトランジスタ４６のゲートに印加する電圧の変化は、連続的な変化であってもよいし、例えば階段状の変化であってもよい。なお、電圧切り替え回路６０は、例えば画素毎に設けられていてもよい。電圧切り替え回路６０を画素毎に設けることにより、画素アレイ中の同一の列に属する２以上の画素において、同時にフィードバックループを形成することができる。すなわち、フィードバックループを形成することによるノイズキャンセルをより多くの画素において同時に実行し得るので、ノイズのキャンセルに要するトータルの期間を短縮し得る。
（第３の実施形態の第１の変形例）
図１２は、本開示の第３の実施形態による撮像装置の他の一例を示す。図１０を参照して説明した撮像装置１２０Ａが単位画素セル２０Ａを有することに対して、図１２に示す撮像装置１２０Ｂは、単位画素セル２０Ｂを有している。撮像装置１２０Ａが有する単位画素セル１０Ａと、図１２に示す単位画素セル２０Ｂとの間の相違点は、単位画素セル２０Ｂが、光電変換部１２Ａに代えて、フォトダイオード５Ｂを含む光電変換部１２Ｂを有する点である。このような構成によっても、上述の撮像装置１２０Ａと同様に、ｋＴＣノイズの影響を低減することが可能である。
撮像装置１２０Ｂにおける動作は、図６を参照して説明した、撮像装置１００Ｂの例示的な動作と同様であり得る。なお、光電変換部１２Ｂにおける転送トランジスタ４７を省略することも可能である。転送トランジスタ４７を省略した構成は、画素の微細化に有利である。また、転送トランジスタ４７を省略することにより、例えば図５に示す構成と比較して、単位画素セルに占めるフォトダイオード５Ｂの面積の割合を増加させ得る。撮像装置１２０Ｂから転送トランジスタ４７を省略した構成を有する撮像装置における動作は、図１０に示す撮像装置１２０Ａと同様であり得る。したがって、ここでは、撮像装置１２０Ｂの動作の説明を省略する。
（第３の実施形態の第２の変形例）
図１３は、本開示の第３の実施形態による撮像装置のさらに他の一例を示す。図１３に示す撮像装置１３０Ａと、図１０を参照して説明した撮像装置１２０Ａとの間の相違点は、撮像装置１３０Ａが、電圧供給回路３０に代えて、電圧供給回路５０を有する点である。このような構成によれば、第２の実施形態と同様に、第１モードにおいてキャパシタとして機能する第２トランジスタ４２の容量値をより増大させる効果が得られる。
撮像装置１３０Ａにおける動作は、図１１を参照して説明した、撮像装置１２０Ａの例示的な動作と同様であり得る。したがって、ここでは、撮像装置１３０Ａの動作の説明を省略する。
（第３の実施形態の第３の変形例）
図１４は、本開示の第３の実施形態による撮像装置のさらに他の一例を示す。上述の撮像装置１３０Ａが単位画素セル２０Ａを有することに対して、図１４に示す撮像装置１３０Ｂは、単位画素セル２０Ｂを有している。撮像装置１３０Ｂにおける信号読み出しの動作は、図１２に示す撮像装置１２０Ｂと同様であり得る。このような構成によっても、第１モードにおいてキャパシタとして機能する第２トランジスタ４２の容量値をより増大させる効果を得ることが可能である。
（第４の実施形態）
図１５は、本開示の第４の実施形態による撮像装置の例示的な回路構成を示す。図１５に示す撮像装置１４０Ａは、上述した光電変換部１２Ａ、信号検出回路１４および電圧供給回路３０を有する。撮像装置１４０Ａは、さらに、信号検出回路１４の出力を負帰還させるフィードバック回路ＦＣ２を有している。
図１５に例示する構成において、撮像装置１４０Ａは、周辺回路の一部として反転増幅器１５を含む。反転増幅器１５は、画素アレイＰＡ（図１参照）の列毎に設けられる。図示するように、反転増幅器１５の反転入力端子は、対応する出力信号線２５に接続されている。したがって、反転増幅器１５は、第１モードでは、第１トランジスタ４１の出力を反転入力端子に受け、第２モードでは、第１トランジスタ４１の出力および第２トランジスタ４２の出力を反転入力端子に受ける。反転増幅器１５の出力端子は、その反転増幅器１５の反転入力端子との接続を有する単位画素セル１０Ａとの電気的接続を有する。より詳細には、反転増幅器１５の出力端子と、単位画素セル１０Ａ中のリセットトランジスタ４６のソースおよびドレインのうち、信号検出用ノード１３に接続されていない側とが、各列に対応して設けられたフィードバック線２３Ｆを介して接続されている。
アドレス信号線２４およびリセット制御線２６の電位を制御して、アドレストランジスタ４４およびリセットトランジスタ４６をオン状態とすることにより、選択された単位画素セル１０Ａの出力を負帰還させるフィードバックループを形成することができる。フィードバックループの形成は、フィードバック線２３Ｆを共有する単位画素セル１０Ａのうちの１つに対して実行される。この例では、反転増幅器１５は、フィードバック回路ＦＣ２におけるフィードバックループの一部である。反転増幅器１５をフィードバックアンプと呼んでもよい。
反転増幅器１５の非反転入力端子には、所定の電圧（例えば１Ｖまたは１Ｖ近傍の正電圧）ＶＲ２が供給される。この電圧ＶＲ２は、リセット動作における基準電圧である。電圧ＶＲ２としては、上述の電圧ＶＲ１と同様に、例えば１Ｖまたは１Ｖ近傍の正電圧を適用し得る。
撮像装置１４０Ａにおけるアドレストランジスタ４４およびリセットトランジスタ４６の動作は、図１１を参照して説明した、撮像装置１２０Ａの例示的な動作と同様であり得る。したがって、ここでは、撮像装置１４０Ａの動作の詳細な説明を省略する。この例では、アドレストランジスタ４４およびリセットトランジスタ４６のオン時、出力信号線２５の電圧が電圧ＶＲ２と等しくなるような電圧に、信号検出用ノード１３の電圧がリセットされる。そのため、画素アレイＰＡに含まれる第１トランジスタ４１間のしきい値のバラつきの影響を列単位で除去することが可能である。
（第４の実施形態の第１の変形例）
図１６は、本開示の第４の実施形態による撮像装置の他の一例を示す。図１５を参照して説明した撮像装置１４０Ａが単位画素セル１０Ａを有することに対して、図１６に示す撮像装置１４０Ｂは、単位画素セル１０Ｂを有している。このような構成によっても、上述の撮像装置１４０Ａと同様に、第１トランジスタ４１間のしきい値のバラつきの影響を低減することが可能である。撮像装置１４０Ｂにおける動作は、光電変換部１２Ｂによって生成された信号電荷をフローティングディフュージョンに転送する点を除いて、図１５に示す撮像装置１４０Ａの動作と同様であり得る。したがって、ここでは、撮像装置１４０Ｂの動作の説明を省略する。
（第４の実施形態の第２の変形例）
図１７は、本開示の第４の実施形態による撮像装置のさらに他の一例を示す。図１７に示す撮像装置１５０Ａと、図１５を参照して説明した撮像装置１４０Ａとの間の相違点は、撮像装置１５０Ａが、電圧供給回路３０に代えて、電圧供給回路５０を有する点である。このような構成によれば、第１トランジスタ４１間のしきい値のバラつきの影響を低減する効果に加えて、第１モードにおいてキャパシタとして機能する第２トランジスタ４２の容量値をより増大させる効果が得られる。
（第４の実施形態の第３の変形例）
図１８は、本開示の第４の実施形態による撮像装置のさらに他の一例を示す。上述の撮像装置１５０Ａが単位画素セル１０Ａを有することに対して、図１８に示す撮像装置１５０Ｂは、単位画素セル１０Ｂを有している。このような構成によっても、第１トランジスタ４１間のしきい値のバラつきの影響を低減する効果と、第１モードにおいてキャパシタとして機能する第２トランジスタ４２の容量値をより増大させる効果とを得ることが可能である。
（第５の実施形態）
図１９は、本開示の第５の実施形態によるカメラシステムの一例を示す。図１９に示すカメラシステム２００は、レンズ光学系２１０と、図１〜図３を参照して説明した撮像装置１００Ａと、信号処理部２２０とを有する。
レンズ光学系２１０は、例えばオートフォーカス用レンズ、ズーム用レンズおよび絞りを含んでいる。レンズ光学系２１０は、撮像装置１００Ａの撮像面に光を集光する。
信号処理部２２０は、例えばメモリおよびＤＳＰ（Digital Signal Processor）などを有し、撮像装置１００Aからの出力信号を処理する信号処理回路として機能する。信号処理部２２０は、例えばガンマ補正、色補間処理、空間補間処理、およびオートホワイトバランスなど、撮像装置１００Aによって得られたデータの処理を行う。信号処理部２２０は、カメラシステム２００全体を制御するシステムコントローラとは別個の処理回路であってもよいし、システムコントローラの一部であってもよい。システムコントローラは、例えばマイクロコンピュータによって実現され得る。
この例では、電圧供給回路３０における第１スイッチ３１ａのオンおよびオフを切り替えるための制御電圧Ｖ１ならびに第２スイッチ３１ｂのオンおよびオフを切り替えるための制御電圧Ｖ２が、信号処理部２２０から供給される。以下に説明するように、信号処理部２２０は、被写体の輝度に応じた制御信号を電圧供給回路３０に供給するように構成されている。
信号処理部２２０は、例えば、撮像装置１００Aによって得られた信号に基づいて被写体の輝度を検出し、予め用意されたしきい値と検出された輝度とを検出することにより、被写体の輝度を判定する。「被写体の輝度」は、撮影すべきシーンに含まれる物体の輝度または撮影時のシーンにおける明るさを意味する。被写体の輝度は、例えば、各画素の出力のうち、最も高い輝度値を示す画素の出力であり得る。信号処理部２２０は、検出された輝度がしきい値よりも大きい場合には、被写体が第１の輝度状態にあると判定する。一方、検出された輝度がしきい値以下である場合には、信号処理部２２０は、被写体が第２の輝度状態にあると判定する。判定に用いられるしきい値は、例えばメモリに格納されている。
被写体が第１の輝度状態にあると判定されると、信号処理部２２０は、制御信号Ｖ１およびＶ２を用いて、第１スイッチ３１ａおよび第２スイッチ３１ｂをそれぞれオンおよびオフする。これにより、電圧供給回路３０から第３トランジスタ４３のゲートに第１電圧ＶＢ１が印加され、撮像装置１００Ａが第１モードにセットされる。第１モードでは、第２トランジスタ４２がキャパシタとして機能するので、第２モードよりも広いダイナミックレンジで撮像装置１００Ａを動作させることができる。したがって、より明るい環境下での撮影が可能である。
他方、被写体が第２の輝度状態にあると判定されると、信号処理部２２０は、制御信号Ｖ１およびＶ２を用いて、第１スイッチ３１ａおよび第２スイッチ３１ｂをそれぞれオフおよびオンする。これにより、電圧供給回路３０から第３トランジスタ４３のゲートに第２電圧ＶＢ２が印加され、撮像装置１００Ａが第２モードにセットされる。第２モードにおいては、第１トランジスタ４１および第２トランジスタ４２を介した高速な信号読み出しが実行される。
このように、本開示の実施形態では、電圧供給回路が、被写体の輝度に応じて第１電圧ＶＢ１および第２電圧ＶＢ２の一方を第３トランジスタ４３のゲートに供給する。そのため、被写体が第１の輝度状態にあるときには、ダイナミックレンジの大きい第１モードに撮像装置がセットされ、被写体が第２の輝度状態にあるときには、高速な信号読み出しが可能な第２モードに撮像装置がセットされる。したがって、撮影シーンに応じて撮像装置のモードを第１モードまたは第２モードに切り替えて、広ダイナミックレンジと高速な信号読み出しとを適切に使い分けることができる。
図１９では、撮像装置１００Ａを有するカメラシステム２００を例示した。しかしながら、撮像装置１００Ａに代えて、上述の撮像装置１００Ｂ、１１０Ａ、１１０Ｂ、１２０Ａ、１２０Ｂ、１３０Ａ、１３０Ｂ、１４０Ａ、１４０Ｂ、１５０Ａおよび１５０Ｂのいずれを適用しても同様の効果が得られる。
カメラシステムは、被写体の輝度を検出するセンサを有していてもよい。信号処理部２２０が、被写体の輝度を検出するセンサの出力に応じて被写体の輝度を判定するように構成されていてもよい。
（第６の実施形態）
図２０は、本開示の第６の実施形態による信号処理回路の一例を示す。図２０に示す信号処理回路２５０は、入力（ここでは入力端子２８０）および出力（ここでは出力信号線２５）の間に接続されたバッファ１８と、電圧供給回路３０とを有する。信号処理回路２５０は、入力信号を増幅および／またはフィルタリングする。
信号処理回路２５０の入力端子２８０は、信号源に接続される。図２０に例示する構成では、入力端子２８０とバッファ１８とを接続する信号検出用ノード１９にスイッチ２７０（典型的にはＦＥＴ）が設けられている。また、図２０に例示する構成では、スイッチ２７０とバッファ１８の間に、一方の電極の電位が固定された容量素子２６０が接続されている。スイッチ２７０におけるオンおよびオフは、例えば不図示の制御装置から供給される制御電圧Ｖ７によって制御される。
バッファ１８は、アドレストランジスタを有しない点を除いて上述の信号検出回路１４と同様の構成を有する。すなわち、バッファ１８は、第１トランジスタ４１、第２トランジスタ４２および第３トランジスタ４３を含んでいる。図示するように、第１トランジスタ４１のゲートは、信号検出用ノード１９およびスイッチ２７０を介して入力端子２８０に接続されており、ソースまたはドレインの一方（ここではソース）は、出力信号線２５に接続されている。第２トランジスタ４２のゲートは、第１トランジスタ４１のゲートと同様に、信号検出用ノード１９に接続されている。第３トランジスタ４３のソースまたはドレインの一方（ここではドレイン）は、第２トランジスタ４２のソースまたはドレインの一方（ここではソース）と接続されており、他方は、出力信号線２５に接続されている。
電圧供給回路３０は、第３トランジスタ４３のゲートとの電気的接続を有する。電圧供給回路３０は、第３トランジスタ４３のゲートに第１電圧ＶＢ１または第１電圧ＶＢ１より高い第２電圧ＶＢ２のいずれかを選択的に供給する。第３トランジスタ４３のゲートに第１電圧ＶＢ１が供給されている時、第３トランジスタ４３がオフ状態となり、信号処理回路２５０は、第２トランジスタ４２がキャパシタとして機能する第１モードで動作する。一方、第３トランジスタ４３のゲートに第２電圧ＶＢ２が供給されている時、第３トランジスタ４３がオン状態となり、信号処理回路２５０は、第２トランジスタ４２が増幅トランジスタとして機能する第２モードで動作する。
信号の読み出しにおいては、まず、スイッチ２７０をオンした後にオフし、信号電圧を容量素子２６０に取得および保持する。バッファ１８は、容量素子２６０に保持された電圧に応じた信号を出力信号線２５に出力する。
このとき、信号処理回路２５０が第１モードであれば、第１トランジスタ４１を介した信号読み出しが実行される。第１モードでは第２トランジスタ４２がキャパシタとして機能するので、第２トランジスタ４２のゲートとの接続を有するノードの容量は、第３トランジスタ４３がオン状態の第２モードよりも大きい。したがって、信号処理回路２５０を、より大きな時定数を有するフィルタ回路として用い得る。なお、第６の実施形態においても、キャパシタとして機能する第２トランジスタ４２は、トランジスタのｐｎ接合を介することなく信号検出用ノード１９に接続されている。そのため、暗電流ノイズの低減された信号読み出しを実行し得る。
他方、信号処理回路２５０が第２モードであれば、第１トランジスタ４１および第２トランジスタ４２を介した信号読み出しが実行される。そのため、バッファ１８における駆動能力が第１モードよりも増強され、より高速な信号読み出しを実行し得る。信号を読み出した後は、第１モードおよび第２モードのいずれにおいても、リセットトランジスタ４６をオンすることにより、信号検出用ノード１９の電圧をリセットすることができる。
このように、信号処理回路２５０は、ローパスフィルタとしての特性を強く示す第１モードと、高速な信号読み出しが可能な第２モードとの切り替えが可能である。信号処理回路２５０は、例えば、イメージセンサ、送受信機の離散型アナログフィルタなどに適用できる。例えば２次元イメージセンサに信号処理回路２５０を適用する場合には、画素アレイの列毎に信号処理回路２５０を接続してもよい。増幅回路の一部として信号処理回路２５０を使用してもよい。
以上に説明したように、本開示の実施形態によれば、フローティングディフュージョンへの暗電流ノイズの混入を抑制しながら、ダイナミックレンジを拡大し得る。なお、上述の各実施形態では、第１トランジスタ４１、第２トランジスタ４２、第３トランジスタ４３、アドレストランジスタ４４、リセットトランジスタ４６および転送トランジスタ４７の各々がＮチャンネルＭＯＳである例を説明した。しかしながら、本開示の実施形態におけるトランジスタは、ＮチャンネルＭＯＳに限定されない。第１トランジスタ４１、第２トランジスタ４２、第３トランジスタ４３、アドレストランジスタ４４、リセットトランジスタ４６および転送トランジスタ４７は、ＰチャンネルＭＯＳであってもよい。また、これらの全てがＮチャンネルＭＯＳまたはＰチャンネルＭＯＳのいずれかに統一されている必要はない。トランジスタとして、ＦＥＴのほか、バイポーラトランジスタも用い得る。
本開示の実施形態は、光センサ、イメージセンサ、カメラなどの撮像装置として有用である。本開示の実施形態は、例えば、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話用カメラ、車載用カメラ、ロボット用カメラ、または、電子内視鏡などの医療用カメラに適用できる。
５Ａ 光電変換素子
５Ｂ フォトダイオード
５ａ 第１電極（対向電極）
５ｃ 第２電極（画素電極）
５ｂ 光電変換膜
１０Ａ、１０Ｂ 単位画素セル
１２Ａ、１２Ｂ 光電変換部
１３、１９ 信号検出用ノード
１４、１６ 信号検出回路
１５ 反転増幅器
１８ バッファ
２０Ａ、２０Ｂ 単位画素セル
２１、５１ 第１電源線
２２、５２ 第２電源線
２３ リセット電源線
２３Ｆ フィードバック線
２４ アドレス信号線
２５ 出力信号線
２６ リセット制御線
２７ 転送制御線
２８ 蓄積制御線
２９ モード制御線
３０、５０ 電圧供給回路
３１ａ 第１スイッチ
３１ｂ 第２スイッチ
３１ｃ 第３スイッチ
３１ｄ 第４スイッチ
３２ 垂直走査回路
３４ 定電流源
３６ カラム信号処理回路
３８ 水平信号読み出し回路
４０ 水平共通信号線
４１ 第１トランジスタ
４２ 第２トランジスタ
４３ 第３トランジスタ
４４ アドレストランジスタ
４６ リセットトランジスタ
４７ 転送トランジスタ
４８ 増幅器
６０ 電圧切り替え回路
６１ａ、６１ｂ スイッチ
１００Ａ、１００Ｂ 撮像装置
１１０Ａ、１１０Ｂ 撮像装置
１２０Ａ、１２０Ｂ 撮像装置
１３０Ａ、１３０Ｂ 撮像装置
１４０Ａ、１４０Ｂ 撮像装置
１５０Ａ、１５０Ｂ 撮像装置
２００ カメラシステム
２１０ レンズ光学系
２２０ 信号処理部
２５０ 信号処理回路
２６０ 容量素子
２７０ スイッチ
２８０ 入力端子
ＦＣ１、ＦＣ２ フィードバック回路
ＰＡ 画素アレイ

Claims (9)

  1. 光電変換部と、
    前記光電変換部によって生成された信号を検出する信号検出回路と、
    前記信号検出回路の信号を読み出す出力信号線と、
    電圧供給回路と
    を備え、
    前記信号検出回路は、第１、第２および第３トランジスタを含み、
    前記第１トランジスタの制御端子および前記第２トランジスタの制御端子は、前記光電変換部の出力に接続されており、
    前記第１トランジスタの入力端子および出力端子のうちの一方は、前記出力信号線に接続されており、
    前記第３トランジスタの入力端子および出力端子のうちの一方は、前記第２トランジスタの入力端子および出力端子のうちの一方と接続されており、前記第３トランジスタの入力端子および出力端子のうちの他方は、前記出力信号線に接続されており、
    前記電圧供給回路は、前記第３トランジスタの制御端子との電気的な接続を有し、前記第３トランジスタの制御端子に第１電圧または第２電圧を選択的に供給し、
    前記電圧供給回路は、前記第２トランジスタの入力端子および出力端子のうちの他方との電気的な接続を有し、前記第２トランジスタの入力端子および出力端子のうちの前記他方に第３電圧または第４電圧を選択的に供給する、撮像装置。
  2. 前記光電変換部は、光電変換膜、前記光電変換膜の受光面側に形成された第１電極、および、前記光電変換膜に関して前記第１電極と反対側に形成された第２電極を有し、
    前記第１トランジスタの制御端子および前記第２トランジスタの制御端子は、前記光電変換部の前記第２電極に接続されており、
    前記撮像装置は、リセットトランジスタを有し、
    前記リセットトランジスタの入力端子および出力端子のうちの一方は、前記第２電極に接続されている、請求項１に記載の撮像装置。
  3. 少なくとも前記第１トランジスタの出力信号を負帰還させるフィードバック回路をさらに備える、請求項２に記載の撮像装置。
  4. 前記フィードバック回路は、反転入力端子が前記出力信号線に接続された反転増幅器をフィードバックループの一部に含み、
    前記リセットトランジスタの入力端子および出力端子のうちの他方は、前記フィードバック回路の出力線に接続されている、請求項３に記載の撮像装置。
  5. 前記電圧供給回路は、被写体の輝度に応じて、前記第１電圧または前記第２電圧のいずれか一方を前記第３トランジスタの制御端子に供給する、請求項１から４のいずれかに記載の撮像装置。
  6. 光電変換部と、
    前記光電変換部によって生成された信号を検出する信号検出回路と、
    前記信号検出回路の信号を読み出す出力信号線と、
    電圧供給回路と
    を備え、
    前記信号検出回路は、第１、第２および第３トランジスタを含み、
    前記第１トランジスタの制御端子および前記第２トランジスタの制御端子は、前記光電変換部の出力に接続されており、
    前記第１トランジスタの入力端子および出力端子のうちの一方は、前記出力信号線に接続されており、
    前記第３トランジスタの入力端子および出力端子のうちの一方は、前記第２トランジスタの入力端子および出力端子のうちの一方と接続されており、前記第３トランジスタの入力端子および出力端子のうちの他方は、前記出力信号線に接続されており、
    前記電圧供給回路は、前記第３トランジスタの制御端子との電気的な接続を有し、被写体の輝度に応じて、第１電圧または第２電圧のいずれか一方を前記第３トランジスタの制御端子に供給する、撮像装置。
  7. 前記第２トランジスタの入力端子および出力端子のうちの他方は、一定電圧が印加される電源線に接続されている、請求項６に記載の撮像装置。
  8. 入力および出力と、
    前記入力に制御端子が接続され、かつ、入力端子および出力端子のうちの一方が前記出力に接続された第１トランジスタと、
    前記入力に制御端子が接続された第２トランジスタと、
    入力端子および出力端子のうちの一方が前記第２トランジスタの入力端子および出力端子のうちの一方と接続され、かつ、他方が前記出力に接続された第３トランジスタと、
    前記第３トランジスタの制御端子に第１電圧または第２電圧を選択的に供給し、前記第２トランジスタの入力端子および出力端子のうちの前記他方に第３電圧または第４電圧を選択的に供給する電圧供給回路と
    を備える、信号処理回路。
  9. 入力および出力と、
    前記入力に制御端子が接続され、かつ、入力端子および出力端子のうちの一方が前記出力に接続された第１トランジスタと、
    前記入力に制御端子が接続された第２トランジスタと、
    入力端子および出力端子のうちの一方が前記第２トランジスタの入力端子および出力端子のうちの一方と接続され、かつ、他方が前記出力に接続された第３トランジスタと、
    前記第３トランジスタの制御端子に、被写体の輝度に応じて、第１電圧または第２電圧のいずれか一方を供給する電圧供給回路と
    を備える、信号処理回路。
JP2015116062A 2015-06-08 2015-06-08 撮像装置および信号処理回路 Active JP6551882B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015116062A JP6551882B2 (ja) 2015-06-08 2015-06-08 撮像装置および信号処理回路
CN201610140052.8A CN106254727B (zh) 2015-06-08 2016-03-11 摄像装置以及信号处理电路
US15/164,910 US10306167B2 (en) 2015-06-08 2016-05-26 Imaging device including photoelectric converter
US16/383,013 US10681291B2 (en) 2015-06-08 2019-04-12 Imaging device including photoelectric converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015116062A JP6551882B2 (ja) 2015-06-08 2015-06-08 撮像装置および信号処理回路

Publications (2)

Publication Number Publication Date
JP2017005435A JP2017005435A (ja) 2017-01-05
JP6551882B2 true JP6551882B2 (ja) 2019-07-31

Family

ID=57452641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015116062A Active JP6551882B2 (ja) 2015-06-08 2015-06-08 撮像装置および信号処理回路

Country Status (3)

Country Link
US (2) US10306167B2 (ja)
JP (1) JP6551882B2 (ja)
CN (1) CN106254727B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP6646824B2 (ja) * 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN112788225B (zh) 2016-01-29 2023-01-20 松下知识产权经营株式会社 摄像装置
US9736413B1 (en) * 2016-02-03 2017-08-15 Sony Corporation Image sensor and electronic device with active reset circuit, and method of operating the same
JP2018093297A (ja) * 2016-11-30 2018-06-14 キヤノン株式会社 光電変換装置、撮像システム
JP6920652B2 (ja) * 2017-02-03 2021-08-18 パナソニックＩｐマネジメント株式会社 撮像装置
WO2019009023A1 (ja) * 2017-07-05 2019-01-10 パナソニックＩｐマネジメント株式会社 撮像装置
CN108124087B (zh) * 2017-12-21 2022-01-28 上海瑞烁信息科技有限公司 一种超细软性电子内窥镜图像处理方法
CN110099229B (zh) 2018-01-30 2023-04-28 松下知识产权经营株式会社 摄像装置
JP7289079B2 (ja) * 2018-02-28 2023-06-09 パナソニックＩｐマネジメント株式会社 撮像装置
KR101944059B1 (ko) 2018-04-19 2019-01-30 실리콘 디스플레이 (주) 광학 모드 및 정전 용량 모드에 따라 동작하는 센서 화소 및 이를 포함하는 이미지 센서
CN110650300B (zh) 2018-06-26 2024-08-13 松下知识产权经营株式会社 摄像装置
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
JP7134781B2 (ja) * 2018-08-17 2022-09-12 キヤノン株式会社 光電変換装置及び撮像システム
JP7611481B2 (ja) * 2019-10-31 2025-01-10 パナソニックＩｐマネジメント株式会社 スイッチ回路および撮像装置
WO2021131300A1 (ja) * 2019-12-23 2021-07-01 パナソニックＩｐマネジメント株式会社 撮像装置
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
JP7745206B2 (ja) * 2020-11-13 2025-09-29 パナソニックＩｐマネジメント株式会社 撮像装置
JP7672060B2 (ja) * 2020-11-30 2025-05-07 パナソニックＩｐマネジメント株式会社 撮像装置
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
US12192644B2 (en) 2021-07-29 2025-01-07 Apple Inc. Pulse-width modulation pixel sensor
US12069384B2 (en) 2021-09-23 2024-08-20 Apple Inc. Image capture devices having phase detection auto-focus pixels

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075049B2 (en) 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
JP4502278B2 (ja) 2004-02-27 2010-07-14 国立大学法人東北大学 固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法
JP4155996B2 (ja) 2006-03-03 2008-09-24 シャープ株式会社 増幅型固体撮像装置
JP4467542B2 (ja) 2006-06-15 2010-05-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP4967489B2 (ja) * 2006-07-12 2012-07-04 ソニー株式会社 固体撮像装置
US7916195B2 (en) * 2006-10-13 2011-03-29 Sony Corporation Solid-state imaging device, imaging apparatus and camera
JP5584982B2 (ja) * 2009-02-09 2014-09-10 ソニー株式会社 固体撮像素子およびカメラシステム
US8772727B2 (en) 2008-11-24 2014-07-08 Trixell X-ray detector
JP4779054B1 (ja) 2010-03-31 2011-09-21 富士フイルム株式会社 固体撮像素子及び撮像装置
CN103404124A (zh) 2011-03-01 2013-11-20 松下电器产业株式会社 固体摄像装置
JP6124217B2 (ja) 2011-04-28 2017-05-10 パナソニックＩｐマネジメント株式会社 固体撮像装置及びそれを用いたカメラシステム
JP2013021014A (ja) 2011-07-07 2013-01-31 Canon Inc エネルギー線検出装置の製造方法
JP6162999B2 (ja) * 2013-04-15 2017-07-12 キヤノン株式会社 固体撮像装置およびカメラ
JP6174901B2 (ja) * 2013-05-10 2017-08-02 キヤノン株式会社 固体撮像装置及びカメラ

Also Published As

Publication number Publication date
US20190238769A1 (en) 2019-08-01
US20160360131A1 (en) 2016-12-08
US10681291B2 (en) 2020-06-09
US10306167B2 (en) 2019-05-28
JP2017005435A (ja) 2017-01-05
CN106254727A (zh) 2016-12-21
CN106254727B (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
JP6551882B2 (ja) 撮像装置および信号処理回路
CN108878462B (zh) 摄像装置及照相机系统
CN106993141B (zh) 摄像装置
US8289425B2 (en) Solid-state image pickup device with an improved output amplifier circuitry
CN111901540B (zh) 摄像装置
CN206993236U (zh) 一种图像传感器及系统
US10917588B2 (en) Imaging sensors with per-pixel control
US9596426B2 (en) Imaging device, imaging system, and method for driving imaging device
CN106954008A (zh) 摄像装置
CN108886049A (zh) 成像装置、驱动方法和电子设备
US9456159B1 (en) Pixels with an active reset circuit in CMOS image sensors
JP6587123B2 (ja) 撮像装置
US20070235631A1 (en) Reducing noise in an imager
US11336842B2 (en) Imaging device
US12047697B2 (en) Pixel circuitry with voltage-domain sampling
WO2019107178A1 (ja) 固体撮像素子および電子機器
CN108462843A (zh) 摄像装置及摄像模块
JP2020162117A (ja) 撮像装置
JP2007251898A (ja) 撮像装置
JP7270151B2 (ja) 撮像装置
US20240406589A1 (en) Image pixel supporting global shutter and rolling shutter, image sensor including the same, and operating method of image sensor
WO2022113469A1 (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190624

R151 Written notification of patent or utility model registration

Ref document number: 6551882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151