JP7111810B2 - 固体撮像装置および撮像システム - Google Patents

固体撮像装置および撮像システム Download PDF

Info

Publication number
JP7111810B2
JP7111810B2 JP2020522422A JP2020522422A JP7111810B2 JP 7111810 B2 JP7111810 B2 JP 7111810B2 JP 2020522422 A JP2020522422 A JP 2020522422A JP 2020522422 A JP2020522422 A JP 2020522422A JP 7111810 B2 JP7111810 B2 JP 7111810B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
transistor
time
charge
conversion elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020522422A
Other languages
English (en)
Other versions
JPWO2019229835A1 (ja
Inventor
祐一 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of JPWO2019229835A1 publication Critical patent/JPWO2019229835A1/ja
Application granted granted Critical
Publication of JP7111810B2 publication Critical patent/JP7111810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置および撮像システムに関する。
イメージセンサの高ダイナミックレンジ（ＨＤＲ）化を実現するために、高感度信号と低感度信号とを合成する方法が一般的に使用されている。高感度信号は、感度が高い画素で得られた信号である。低感度信号は、感度が低い画素で得られた信号である。高感度信号および低感度信号を得る方法として、各信号を得るときの蓄積時間が信号毎に異なる方法が多く使用されている。また、サイズが異なる２種類の画素を画素領域内に配置する方法がある。加算される画素信号の数を変えることにより、感度が異なる複数の画素から信号を得る方法もある。
各信号を得るときの蓄積時間が信号毎に異なる方法において、各信号を得る露光期間の長さが信号毎に異なる。そのため、移動物体がある場合には、複数の信号を合成した信号において、露光期間のずれにより偽信号が発生する。
サイズが異なる２種類の画素を画素領域内に配置する方法において、高感度信号を得るための画素の位置と、低感度信号を得るための画素の位置とが異なる。そのため、合成した信号において、画素の位置ずれにより偽信号が発生し、かつ画質が劣化する。この位置ずれは予め分かっているため、信号の補正は容易である。しかし、サイズが異なる複数の画素を配置する必要があるため、パターンのレイアウトが複雑である。画素の特性はレイアウトに非常に敏感であるため、サイズが異なる複数の画素を１つのチップ内に造り込むことは難しい。画素サイズが均一な通常のイメージセンサに比べ、歩留まりが低下する。
加算される画素信号の数を変えることにより、高感度信号および低感度信号を得る方法が特許文献１および特許文献２に開示されている。
日本国特開２０１５－８９０３６号公報 日本国特開２０１７－０５５３５０号公報
Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ（ＣＣＤ）型固体撮像装置を用いた場合、高感度信号と低感度信号とで露光期間のずれは発生しない。行方向もしくは列方向に隣接した複数の画素で得られた画素信号が加算される。そのため、画像の解像度が水平方向と垂直方向とで大きく異なり、かつ合成した信号において、画質が劣化する。
Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＣＭＯＳ）型固体撮像装置を用いた場合、信号の加算は、行方向もしくは列方向に隣接した複数の画素で得られた画素信号の加算に限定されない。特許文献１および特許文献２に開示されている方法では、高感度信号を得るための露光期間と、低感度信号を得るための露光期間とのずれが少なくとも１Ｈ期間もしくは１フレーム期間において発生する。そのため、合成した信号において、画質が劣化する。
本発明は、イメージセンサの高ダイナミックレンジ（ＨＤＲ）化を実現するために、高感度信号と低感度信号とを合成した信号において、画質の劣化を抑制することができる固体撮像装置および撮像システムを提供することを目的とする。
本発明の第１の態様によれば、固体撮像装置は、行列状に配置された複数の光電変換素子を有する。前記固体撮像装置は、複数の画素グループを有する。前記複数の光電変換素子の各々は、前記複数の画素グループのいずれか１つに属する。前記複数の画素グループの各々は、前記複数の光電変換素子に含まれる少なくとも３つの前記光電変換素子を含む。前記少なくとも３つの前記光電変換素子は、第１の電荷を生成する少なくとも２つの第１の光電変換素子と、第２の電荷を生成する少なくとも１つの第２の光電変換素子とからなる。前記少なくとも３つの前記光電変換素子は、少なくとも２行および少なくとも２列に配置されている。前記複数の画素グループの各々は、フローティングディフュージョン、第１のメモリ、および第２のメモリを有する。第１の露光期間に前記第１の光電変換素子で前記第１の電荷が生成される。前記第１の電荷は第１のタイミングで前記フローティングディフュージョンに転送される。少なくとも２つの前記第１の光電変換素子で生成された２つの前記第１の電荷は前記フローティングディフュージョンにおいて加算され、かつ前記フローティングディフュージョンに保持される。前記第１のメモリは、前記フローティングディフュージョンに保持された前記第１の電荷に基づく第１の画素信号を記憶する。第２の露光期間に前記第２の光電変換素子で前記第２の電荷が生成される。前記第２の露光期間の少なくとも一部は前記第１の露光期間と重なる。前記第２の電荷は第２のタイミングで前記フローティングディフュージョンに転送され、かつ前記フローティングディフュージョンに保持される。前記第２のタイミングは前記第１のタイミングと異なる。前記第２のメモリは、前記フローティングディフュージョンに保持された前記第２の電荷に基づく第２の画素信号を記憶する。
本発明の第２の態様によれば、第１の態様において、前記固体撮像装置は、第１の基板および第２の基板を有してもよい。前記第１の基板は、前記複数の光電変換素子を有してもよい。前記第２の基板は、前記第１の基板に積層され、かつ前記第１のメモリおよび前記第２のメモリを有してもよい。
本発明の第３の態様によれば、第１または第２の態様において、前記複数の画素グループの各々は、転送トランジスタ、第１のスイッチ、および第２のスイッチを有してもよい。前記転送トランジスタは、前記第１の電荷および前記第２の電荷を前記フローティングディフュージョンに転送してもよい。前記第１のスイッチは、前記フローティングディフュージョンおよび前記第１のメモリに接続されてもよい。前記第２のスイッチは、前記フローティングディフュージョンおよび前記第２のメモリに接続されてもよい。前記第１のスイッチがオンであるとき、前記第１のスイッチは、前記フローティングディフュージョンに保持された前記第１の電荷を前記第１のメモリに転送し、かつ前記第２のスイッチはオフであってもよい。前記第２のスイッチがオンであるとき、前記第２のスイッチは、前記フローティングディフュージョンに保持された前記第２の電荷を前記第２のメモリに転送し、かつ前記第１のスイッチはオフであってもよい。
本発明の第４の態様によれば、第１または第２の態様において、前記複数の画素グループの各々は、前記複数の光電変換素子に含まれる少なくとも４つの前記光電変換素子を含んでもよい。前記少なくとも４つの前記光電変換素子は、連続する少なくとも２行および連続する少なくとも２列に配置されてもよい。
本発明の第５の態様によれば、第３の態様において、前記複数の画素グループの各々は、前記複数の光電変換素子に含まれる少なくとも４つの前記光電変換素子を含んでもよい。前記少なくとも４つの前記光電変換素子は、連続する少なくとも２行および連続する少なくとも２列に配置されてもよい。
本発明の第６の態様によれば、第５の態様において、前記少なくとも４つの前記光電変換素子は、少なくとも２つの前記第１の光電変換素子と、少なくとも２つの前記第２の光電変換素子とからなってもよい。前記転送トランジスタは、前記第２の光電変換素子で生成された前記第２の電荷を前記フローティングディフュージョンに順次転送してもよい。前記第２のスイッチは、前記フローティングディフュージョンに保持された前記第２の電荷を前記第２のメモリに順次転送してもよい。前記第２のメモリは、少なくとも２組の前記第２の電荷に基づく少なくとも２組の前記第２の画素信号を別々に記憶してもよい。
本発明の第７の態様によれば、第６の態様において、前記固体撮像装置は、複数回の撮像を実行してもよい。前記複数回の撮像の各々において、前記第１の光電変換素子は前記第１の電荷を生成してもよい。前記複数回の撮像の各々において、前記第２の光電変換素子は前記第２の電荷を生成してもよい。前記複数回の撮像の各々において、前記転送トランジスタは、前記第１の電荷および前記第２の電荷を前記フローティングディフュージョンに転送してもよい。前記複数回の撮像の各々において、前記第１のスイッチは、前記フローティングディフュージョンに保持された前記第１の電荷を前記第１のメモリに転送してもよい。前記複数回の撮像の各々において、前記第２のスイッチは、前記フローティングディフュージョンに保持された前記第２の電荷を前記第２のメモリに転送してもよい。前記複数回の撮像の各々において、前記第１のメモリは、前記第１の画素信号を記憶してもよい。前記複数回の撮像の各々において、前記第２のメモリは、前記第２の画素信号を記憶してもよい。前記複数の画素グループの各々において、少なくとも２つの前記第１の光電変換素子の組み合わせは前記撮像毎に異なってもよい。前記複数の画素グループの各々において、少なくとも２つの前記第２の光電変換素子の組み合わせは前記撮像毎に異なってもよい。
本発明の第８の態様によれば、固体撮像装置は、行列状に配置された複数の光電変換素子を有する。前記固体撮像装置は、複数の画素グループを有する。前記複数の光電変換素子の各々は、前記複数の画素グループのいずれか１つに属する。前記複数の画素グループの各々は、前記複数の光電変換素子に含まれる少なくとも３つの前記光電変換素子を含む。前記少なくとも３つの前記光電変換素子は、第１の電荷を生成する少なくとも２つの第１の光電変換素子と、第２の電荷を生成する少なくとも１つの第２の光電変換素子とからなる。前記少なくとも３つの前記光電変換素子は、少なくとも２行および少なくとも２列に配置されている。前記複数の画素グループの各々は、第１のフローティングディフュージョン、および第２のフローティングディフュージョンを有する。露光期間に前記第１の光電変換素子で前記第１の電荷が生成される。前記第１の電荷は第１のタイミングで前記第１のフローティングディフュージョンに転送される。少なくとも２つの光電変換素子で生成される２つの前記第１の電荷は前記第１のフローティングディフュージョンにおいて加算され、かつ前記第１のフローティングディフュージョンに保持される。前記露光期間に前記第２の光電変換素子で前記第２の電荷が生成される。前記第２の電荷は第２のタイミングで前記第２のフローティングディフュージョンに転送され、かつ前記第２のフローティングディフュージョンに保持される。前記第２のタイミングは前記第１のタイミングと同じである。前記第１のフローティングディフュージョンに保持された前記第１の電荷に基づく第１の画素信号は第１の信号線に出力される。前記第２のフローティングディフュージョンに保持された前記第２の電荷に基づく第２の画素信号は、前記第１の信号線と異なる第２の信号線に出力される。
本発明の第９の態様によれば、撮像システムは、前記固体撮像装置および信号処理回路を有する。前記信号処理回路は、前記第１の画素信号に基づく第１の画像信号と、前記第２の画素信号に基づく第２の画像信号とを合成する。
上記の各態様によれば、固体撮像装置および撮像システムは合成した信号において、画質の劣化を抑制することができる。
本発明の第１の実施形態の撮像システムの構成を示すブロック図である。 本発明の第１の実施形態の固体撮像装置の構成を示すブロック図である。 本発明の第１の実施形態の画素グループの構成を示す回路図である。 本発明の第１の実施形態の固体撮像装置の断面図および平面図である。 本発明の第１の実施形態の固体撮像装置の動作を示すタイミングチャートである。 本発明の第１の実施形態の変形例の固体撮像装置の動作を示すタイミングチャートである。 本発明の第２の実施形態の画素グループの構成を示す回路図である。 本発明の第２の実施形態の固体撮像装置の動作を示すタイミングチャートである。 本発明の第３の実施形態の固体撮像装置の動作を示すタイミングチャートである。 本発明の第４の実施形態の画素グループの構成を示す回路図である。 本発明の第４の実施形態の固体撮像装置の動作を示すタイミングチャートである。 本発明の第４の実施形態の固体撮像装置の動作を示すタイミングチャートである。 本発明の第５の実施形態の固体撮像装置の動作を示すタイミングチャートである。 本発明の第５の実施形態の固体撮像装置の動作を示すタイミングチャートである。 本発明の第６の実施形態の画素グループの構成を示す回路図である。 本発明の第６の実施形態の固体撮像装置の動作を示すタイミングチャートである。
図面を参照し、本発明の実施形態を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態の撮像システム２００の構成を示す。撮像システム２００は、撮像機能を有する電子機器である。例えば、撮像システム２００は、デジタルカメラ、デジタルビデオカメラ、および内視鏡などである。図１に示す撮像システム２００は、レンズ２０１、固体撮像装置２０２、信号処理部２０３（信号処理回路）、表示部２０４、駆動制御部２０５、レンズ制御部２０６、カメラ制御部２０７、カメラ操作部２０８、および記憶部２０９を有する。
レンズ２０１は、被写体の光学像を固体撮像装置２０２の撮像面に結像する。レンズ制御部２０６は、レンズ２０１の絞りおよびレンズ２０１の焦点位置などを制御する。固体撮像装置２０２は、レンズ２０１によって結像された被写体の光学像に基づいてデジタルの画像信号を生成する。固体撮像装置２０２は、第１の画像信号および第２の画像信号を出力する。第１の画像信号は高感度信号に基づいて生成され、かつ第２の画像信号は低感度信号に基づいて生成される。駆動制御部２０５は、固体撮像装置２０２を駆動し、かつ、固体撮像装置２０２の動作を制御する。
信号処理部２０３は、固体撮像装置２０２から出力された画像信号に画像処理を行う。信号処理部２０３は、第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂを有する。第１の画像処理部２０３ａは、記録のために画像信号を処理する。第２の画像処理部２０３ｂは、表示のために画像信号を処理する。第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、固体撮像装置２０２から出力された第１の画像信号と、固体撮像装置２０２から出力された第２の画像信号とを合成する。これにより、第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、ダイナミックレンジが高い画像を生成する。固体撮像装置２０２は、第１の画像信号と第２の画像信号とを合成する信号処理回路を有してもよい。
表示部２０４は、第２の画像処理部２０３ｂによって処理された画像信号に基づいて画像を表示する。表示部２０４は、静止画像を再生し、かつ表示することができる。表示部２０４は、被写体の画像を動画としてリアルタイムに表示することができる。
記憶部２０９は、第１の画像処理部２０３ａによって処理された画像信号を記憶する。例えば、記憶部２０９はメモリカードである。記憶部２０９は、撮像システム２００に対して着脱可能であってもよい。つまり、記憶部２０９は、撮像システム２００に固有の構成である必要はない。
カメラ制御部２０７は、撮像システム２００全体を制御する。カメラ制御部２０７の動作は、プログラムに規定されている。そのプログラムは、撮像システム２００に内蔵されたＲＯＭに格納されている。カメラ制御部２０７は、そのプログラムを読み出して、そのプログラムが規定する内容に従って、各種の制御を行う。
カメラ操作部２０８は、ユーザが撮像システム２００に対する各種の操作入力を行うための各種部材を有する。カメラ操作部２０８は、操作入力の結果に基づく信号をカメラ制御部２０７に出力する。
図２は、固体撮像装置２０２の構成を示す。固体撮像装置２０２は、画素部２、垂直走査回路３、列処理回路４、水平読み出し回路５、出力アンプ６、および制御回路７を有する。画素部２は、複数の画素１を有する。図２に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。
画素部２において、複数の画素１は２次元の行列状に配置されている。複数の画素１の配列における行数と、複数の画素１の配列における列数とは、２以上である。複数の画素グループ１ａが配置されている。複数の画素１の各々は、複数の画素グループ１ａのいずれか１つに属する。複数の画素グループ１ａの各々は、少なくとも３つの画素１を含む。図２に示す例において、複数の画素グループ１ａの各々は、連続する少なくとも２行および連続する少なくとも２列に配置された少なくとも４つの画素１を含む。複数の画素グループ１ａの各々において、２つ以上の画素１が行方向および列方向に連続的に配置されている。１つの画素グループ１ａに属する４つの画素１は、ＦＤ（フローティングディフュージョン）を共有する。
図２に示す画素１の配列は一例である。画素１の配列における行数は、図２に示す行数と同じでなくてもよい。画素１の配列における列数は、図２に示す列数と同じでなくてもよい。１つの画素グループ１ａに含まれる画素１の数は、４つでなくてもよい。画素信号は、読み出し領域から読み出される。第１の実施形態において読み出し領域は、固体撮像装置２０２が有する全ての画素１を含む。読み出し領域は、全ての画素１を含む領域の一部であってもよい。読み出し領域は、有効画素領域の外側に配置されているオプティカルブラック画素を含んでもよい。オプティカルブラック画素は、常時遮光されている。オプティカルブラック画素から読み出された画素信号は、例えば暗電流成分の補正に使用される。
垂直走査回路３は、例えばシフトレジスタを含む。垂直走査回路３は、画素１および画素グループ１ａの駆動制御を行単位で行う。この駆動制御には、リセット動作、蓄積動作、および信号読み出し等が含まれる。この駆動制御を行うために、垂直走査回路３は、行毎に配置されている制御信号線（不図示）を経由して画素１および画素グループ１ａに制御信号（制御パルス）を出力する。この駆動制御の結果、画素グループ１ａの配列における列毎に配置されている垂直信号線（不図示）に画素信号が出力される。
列処理回路４は、垂直信号線に接続されている。列処理回路４は、垂直信号線に出力された画素信号に対して信号処理を行う。この信号処理は、ノイズ除去および増幅等を含む。水平読み出し回路５は、例えばシフトレジスタを含む。水平読み出し回路５は、列処理回路４によって処理された画素信号を出力アンプ６に出力する。出力アンプ６は、画素信号を増幅することにより画像信号を生成する。画像信号は、出力端子１１から固体撮像装置２０２の外部へ出力される。
制御回路７は、クロック信号および制御信号等を生成する。クロック信号および制御信号は、垂直走査回路３、列処理回路４、および水平読み出し回路５等の動作の基準となる。制御回路７によって生成された信号は、垂直走査回路３、列処理回路４、および水平読み出し回路５等に出力される。画素信号のデジタル化は、固体撮像装置２０２内の回路で行われてもよいし、あるいは固体撮像装置２０２外の回路で行われてもよい。
図３は、画素グループ１ａの構成を示す。１つの画素グループ１ａは、連続する２行かつ連続する２列に配置された画素１に対応する。図３に示す画素グループ１ａは、４つの光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄと、４つの転送トランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄと、ＦＤ１２（フローティングディフュージョン）と、第１のリセットトランジスタ１３と、第１の増幅トランジスタ１４と、第１の電流源１６と、クランプ容量１７と、２つのメモリユニット８ａ，８ｂとを有する。
メモリユニット８ａは、サンプルトランジスタ１８ａ、メモリ１９ａ、第２のリセットトランジスタ２０ａ、第２の増幅トランジスタ２１ａ、および選択トランジスタ２２ａを有する。メモリユニット８ｂは、サンプルトランジスタ１８ｂ、メモリ１９ｂ、第２のリセットトランジスタ２０ｂ、第２の増幅トランジスタ２１ｂ、および選択トランジスタ２２ｂを有する。
画素グループ１ａの概略構成について説明する。固体撮像装置２０２は、行列状に配置された複数の光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄを有する。固体撮像装置２０２は、複数の画素グループ１ａを有する。複数の光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄの各々は、複数の画素グループ１ａのいずれか１つに属する。複数の画素グループ１ａの各々は、複数の光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄに含まれる少なくとも３つの光電変換素子を含む。少なくとも３つの光電変換素子は、第１の電荷を生成する少なくとも２つの第１の光電変換素子と、第２の電荷を生成する少なくとも１つの第２の光電変換素子とからなる。少なくとも３つの光電変換素子は、少なくとも２行および少なくとも２列に配置されている。
第１の露光期間に少なくとも２つの第１の光電変換素子で少なくとも２つの第１の電荷が生成される。少なくとも２つの第１の電荷は第１のタイミングでＦＤ１２に転送される。少なくとも２つの第１の電荷はＦＤ１２において加算され、かつＦＤ１２に保持される。メモリ１９ａ（第１のメモリ）は、ＦＤ１２に保持された第１の電荷に基づく第１の画素信号を記憶する。第２の露光期間に少なくとも１つの第２の光電変換素子で第２の電荷が生成される。第２の露光期間の少なくとも一部は第１の露光期間と重なる。第２の電荷は第２のタイミングでＦＤ１２に転送され、かつＦＤ１２に保持される。第２のタイミングは第１のタイミングと異なる。メモリ１９ｂ（第２のメモリ）は、ＦＤ１２に保持された第２の電荷に基づく第２の画素信号を記憶する。
画素グループ１ａの詳細な構成について説明する。複数の画素グループ１ａの各々は、複数の光電変換素子に含まれる少なくとも４つの光電変換素子を含む。少なくとも４つの光電変換素子は、連続する少なくとも２行および連続する少なくとも２列に配置されている。図３に示す画素グループ１ａは、２行かつ２列に配置された４つの光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄを含む。１つの画素グループ１ａに含まれる光電変換素子の数は５以上であってもよい。１つの画素グループ１ａに含まれる光電変換素子の配列の行数は３以上であってもよい。１つの画素グループ１ａに含まれる光電変換素子の配列の列数は３以上であってもよい。１つの画素グループ１ａに含まれる光電変換素子の配列において、行数および列数が同じでなくてもよい。
ＦＤ１２、第１のリセットトランジスタ１３、第１の増幅トランジスタ１４、第１の電流源１６、およびクランプ容量１７は、画素グループ１ａ内で共有されている。図３に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。
光電変換素子１０ａおよび転送トランジスタ１１ａは、第１の画素に対応する。光電変換素子１０ｂおよび転送トランジスタ１１ｂは、第２の画素に対応する。光電変換素子１０ｃおよび転送トランジスタ１１ｃは、第３の画素に対応する。光電変換素子１０ｄおよび転送トランジスタ１１ｄは、第４の画素に対応する。以下では、１つの画素グループ１ａに含まれる４つの画素１のうち第１の画素の構成について説明する。第２の画素、第３の画素、および第４の画素の構成は、第１の画素の構成と同様である。以下では、メモリユニット８ａの構成について説明する。メモリユニット８ｂの構成は、メモリユニット８ａの構成と同様である。
光電変換素子１０ａの第１端は、グランドに接続されている。転送トランジスタ１１ａのドレインは、光電変換素子１０ａの第２端に接続されている。転送トランジスタ１１ａのゲートは、垂直走査回路３に接続されている。転送パルスＳ１１ａが垂直走査回路３から転送トランジスタ１１ａのゲートに供給される。
ＦＤ１２の第１端は、転送トランジスタ１１ａのソース、転送トランジスタ１１ｂのソース、転送トランジスタ１１ｃのソース、および転送トランジスタ１１ｄのソースに接続されている。ＦＤ１２の第２端は、グランドに接続されている。第１のリセットトランジスタ１３のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。第１のリセットトランジスタ１３のソースは、転送トランジスタ１１ａのソース、転送トランジスタ１１ｂのソース、転送トランジスタ１１ｃのソース、転送トランジスタ１１ｄのソース、およびＦＤ１２の第１端に接続されている。第１のリセットトランジスタ１３のゲートは、垂直走査回路３に接続されている。第１のリセットパルスＳ１３が垂直走査回路３から第１のリセットトランジスタ１３のゲートに供給される。
第１の増幅トランジスタ１４のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。第１の増幅トランジスタ１４のゲートは、転送トランジスタ１１ａのソース、転送トランジスタ１１ｂのソース、転送トランジスタ１１ｃのソース、転送トランジスタ１１ｄのソース、およびＦＤ１２の第１端に接続されている。第１の電流源１６の第１端は、第１の増幅トランジスタ１４のソースに接続されている。第１の電流源１６の第２端は、グランドに接続されている。クランプ容量１７の第１端は、第１の増幅トランジスタ１４のソースおよび第１の電流源１６の第１端に接続されている。
サンプルトランジスタ１８ａのドレインは、クランプ容量１７の第２端に接続されている。サンプルトランジスタ１８ａのゲートは、垂直走査回路３に接続されている。サンプルパルスＳ１８ａが垂直走査回路３からサンプルトランジスタ１８ａのゲートに供給される。第２のリセットトランジスタ２０ａのドレインは、電源電圧ＶＤＤを供給する電源に接続されている。第２のリセットトランジスタ２０ａのソースは、サンプルトランジスタ１８ａのソースに接続されている。第２のリセットトランジスタ２０ａのゲートは、垂直走査回路３に接続されている。第２のリセットパルスＳ２０ａが垂直走査回路３から第２のリセットトランジスタ２０ａのゲートに供給される。
メモリ１９ａの第１端は、サンプルトランジスタ１８ａのソースに接続されている。メモリ１９ａの第２端は、グランドに接続されている。第２の増幅トランジスタ２１ａのドレインは、電源電圧ＶＤＤを供給する電源に接続されている。第２の増幅トランジスタ２１ａのゲートは、サンプルトランジスタ１８ａのソースおよびメモリ１９ａの第１端に接続されている。選択トランジスタ２２ａのドレインは、第２の増幅トランジスタ２１ａのソースに接続されている。選択トランジスタ２２ａのソースは、垂直信号線９に接続されている。選択トランジスタ２２ａのゲートは、垂直走査回路３に接続されている。選択パルスＳ２２ａが垂直走査回路３から選択トランジスタ２２ａのゲートに供給される。
光電変換素子１０ａは、フォトダイオードである。光電変換素子１０ａは、被写体を撮像し、かつ画素信号を出力する。具体的には、光電変換素子１０ａは、光電変換素子１０ａに入射した光の量に基づく電荷を生成し、かつ生成された電荷を保持および蓄積する。光電変換素子１０ａは、画素信号として電荷を出力する。
転送トランジスタ１１ａは、光電変換素子１０ａおよびＦＤ１２に接続されている。転送トランジスタ１１ａは、第１の状態と第２の状態とを切り替える。第１の状態において、光電変換素子１０ａとＦＤ１２とは電気的に接続される。第２の状態において、光電変換素子１０ａとＦＤ１２とは電気的に絶縁される。転送トランジスタ１１ａがオンであるとき、光電変換素子１０ａとＦＤ１２とは電気的に接続される。転送トランジスタ１１ａがオフであるとき、光電変換素子１０ａとＦＤ１２とは電気的に絶縁される。光電変換素子１０ａとＦＤ１２とが電気的に接続されたとき、転送トランジスタ１１ａは、光電変換素子１０ａに蓄積された電荷をＦＤ１２に転送する。転送トランジスタ１１ａのオンと転送トランジスタ１１ａのオフとは、垂直走査回路３から供給される転送パルスＳ１１ａに基づいて制御される。
転送パルスＳ１１ｂが垂直走査回路３から転送トランジスタ１１ｂのゲートに供給される。転送パルスＳ１１ｃが垂直走査回路３から転送トランジスタ１１ｃのゲートに供給される。転送パルスＳ１１ｄが垂直走査回路３から転送トランジスタ１１ｄのゲートに供給される。
ＦＤ１２は、光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄから転送された電荷を一時的に保持および蓄積し、電圧に変換する。
第１のリセットトランジスタ１３は、電源およびＦＤ１２に接続されている。第１のリセットトランジスタ１３は、第１の状態と第２の状態とを切り替える。第１の状態において、電源とＦＤ１２とは電気的に接続される。第２の状態において、電源とＦＤ１２とは電気的に絶縁される。第１のリセットトランジスタ１３がオンであるとき、電源とＦＤ１２とは電気的に接続される。第１のリセットトランジスタ１３がオフであるとき、電源とＦＤ１２とは電気的に絶縁される。電源とＦＤ１２とが電気的に接続されたとき、第１のリセットトランジスタ１３はＦＤ１２をリセットする。第１のリセットトランジスタ１３のオンと第１のリセットトランジスタ１３のオフとは、垂直走査回路３から供給される第１のリセットパルスＳ１３に基づいて制御される。転送トランジスタ１１ａおよび第１のリセットトランジスタ１３がオンであるとき、光電変換素子１０ａがリセットされる。光電変換素子１０ａおよびＦＤ１２のリセットにより、光電変換素子１０ａおよびＦＤ１２に蓄積されている電荷の量が制御される。このリセットにより、光電変換素子１０ａおよびＦＤ１２の状態（電位）が基準状態（基準電位、リセットレベル）に設定される。
第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号としてソースから出力する。第１の電流源１６は、第１の増幅トランジスタ１４の負荷として機能し、かつ第１の増幅トランジスタ１４を駆動する電流を第１の増幅トランジスタ１４に供給する。第１の増幅トランジスタ１４および第１の電流源１６は、ソースフォロア回路である。
クランプ容量１７は、第１の増幅トランジスタ１４から出力された画素信号の電圧レベルをクランプ（固定）する。サンプルトランジスタ１８ａは、クランプ容量１７およびメモリ１９ａに接続されている。サンプルトランジスタ１８ａは、第１の状態と第２の状態とを切り替える。第１の状態において、クランプ容量１７とメモリ１９ａとは電気的に接続される。第２の状態において、クランプ容量１７とメモリ１９ａとは電気的に絶縁される。サンプルトランジスタ１８ａがオンであるとき、クランプ容量１７とメモリ１９ａとは電気的に接続される。サンプルトランジスタ１８ａがオフであるとき、クランプ容量１７とメモリ１９ａとは電気的に絶縁される。クランプ容量１７とメモリ１９ａとが電気的に接続されたとき、サンプルトランジスタ１８ａは、クランプ容量１７の第２端の電圧をサンプリングする。これによって、サンプルトランジスタ１８ａは、第１の増幅トランジスタ１４から出力された画素信号をメモリ１９ａに転送する。サンプルトランジスタ１８ａのオンとサンプルトランジスタ１８ａのオフとは、垂直走査回路３から供給されるサンプルパルスＳ１８ａに基づいて制御される。
メモリ１９ａは、サンプルトランジスタ１８ａによってサンプリングされた画素信号を保持する。例えば、メモリ１９ａとして、Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ（ＭＩＭ）容量またはＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＯＳ）容量が使用される。ＭＩＭ容量およびＭＯＳ容量は、リークの少ない容量である。これによって、ノイズに対する耐性が向上し、かつ高品質な信号が得られる。
第２のリセットトランジスタ２０ａは、電源およびメモリ１９ａに接続されている。第２のリセットトランジスタ２０ａは、第１の状態と第２の状態とを切り替える。第１の状態において、電源とメモリ１９ａとは電気的に接続される。第２の状態において、電源とメモリ１９ａとは電気的に絶縁される。第２のリセットトランジスタ２０ａがオンであるとき、電源とメモリ１９ａとは電気的に接続される。第２のリセットトランジスタ２０ａがオフであるとき、電源とメモリ１９ａとは電気的に絶縁される。電源とメモリ１９ａとが電気的に接続されたとき、第２のリセットトランジスタ２０ａはメモリ１９ａをリセットする。第２のリセットトランジスタ２０ａのオンと第２のリセットトランジスタ２０ａのオフとは、垂直走査回路３から供給される第２のリセットパルスＳ２０ａに基づいて制御される。サンプルトランジスタ１８ａおよび第２のリセットトランジスタ２０ａがオンであるとき、クランプ容量１７がリセットされる。クランプ容量１７およびメモリ１９ａのリセットにより、クランプ容量１７およびメモリ１９ａに蓄積されている電荷の量が制御される。このリセットにより、クランプ容量１７およびメモリ１９ａの状態（電位）が基準状態（基準電位、リセットレベル）に設定される。
第２の増幅トランジスタ２１ａは、メモリ１９ａに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を画素信号としてソースから出力する。垂直信号線９に接続された第２の電流源２３は、第２の増幅トランジスタ２１ａの負荷として機能し、かつ第２の増幅トランジスタ２１ａを駆動する電流を第２の増幅トランジスタ２１ａに供給する。第２の増幅トランジスタ２１ａおよび第２の電流源２３は、ソースフォロア回路である。
選択トランジスタ２２ａは、第２の増幅トランジスタ２１ａおよび垂直信号線９に接続されている。選択トランジスタ２２ａは、第１の状態と第２の状態とを切り替える。第１の状態において、第２の増幅トランジスタ２１ａと垂直信号線９とは電気的に接続される。第２の状態において、第２の増幅トランジスタ２１ａと垂直信号線９とは電気的に絶縁される。選択トランジスタ２２ａがオンであるとき、第２の増幅トランジスタ２１ａと垂直信号線９とは電気的に接続される。選択トランジスタ２２ａがオフであるとき、第２の増幅トランジスタ２１ａと垂直信号線９とは電気的に絶縁される。第２の増幅トランジスタ２１ａと垂直信号線９とが電気的に接続されたとき、選択トランジスタ２２ａは、第２の増幅トランジスタ２１ａから出力された画素信号を垂直信号線９に出力する。選択トランジスタ２２ａのオンと選択トランジスタ２２ａのオフとは、垂直走査回路３から供給される選択パルスＳ２２ａに基づいて制御される。
サンプルパルスＳ１８ｂが垂直走査回路３からサンプルトランジスタ１８ｂのゲートに供給される。第２のリセットパルスＳ２０ｂが垂直走査回路３から第２のリセットトランジスタ２０ｂのゲートに供給される。選択パルスＳ２２ｂが垂直走査回路３から選択トランジスタ２２ｂのゲートに供給される。
転送トランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄは、第１の電荷および第２の電荷をＦＤ１２に転送する。サンプルトランジスタ１８ａ（第１のスイッチ）は、ＦＤ１２およびメモリ１９ａ（第１のメモリ）に接続されている。サンプルトランジスタ１８ｂ（第２のスイッチ）は、ＦＤ１２およびメモリ１９ｂ（第２のメモリ）に接続されている。サンプルトランジスタ１８ａがオンであるとき、サンプルトランジスタ１８ａは、ＦＤ１２に保持された第１の電荷をＦＤ１２からメモリ１９ａに転送し、かつサンプルトランジスタ１８ｂはオフである。サンプルトランジスタ１８ｂがオンであるとき、サンプルトランジスタ１８ｂは、ＦＤ１２に保持された第２の電荷をＦＤ１２からメモリ１９ｂに転送し、かつサンプルトランジスタ１８ａはオフである。
図３に示す画素グループ１ａに含まれるトランジスタは、ＮＭＯＳトランジスタである。画素グループ１ａに含まれるトランジスタは、ＰＭＯＳトランジスタであってもよい。この場合、電源の極性およびグランドの極性は、図３に示すそれぞれの極性の反対となる。
図４は、固体撮像装置２０２の断面構造２０２ａおよび固体撮像装置２０２の平面構造２０２ｂを示す。固体撮像装置２０２は、積層された２枚の基板を含む。２枚の基板は、第１の基板３０および第２の基板３１である。光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄは、第１の基板３０に配置されている。メモリ１９ａ，１９ｂ，１９ｃ，１９ｄは、第２の基板３１に配置されている。
第１の基板３０は、複数の光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄを有する。第２の基板３１は、第１の基板３０に積層され、かつメモリ１９ａ，１９ｂを有する。この構成により、光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄの面積を大きくすることができる。この構成により、メモリ１９ａ，１９ｂに保持されている画素信号への光ノイズの影響を抑制することができる。画素グループ１ａに含まれる他の回路要素は、第１の基板３０および第２の基板３１のいずれか１つに配置される。第１の基板３０および第２の基板３１は電気的に接続され、かつ、第１の基板３０および第２の基板３１の間で電気信号が転送される。
第１の基板３０は、２つの主面として第１の面および第２の面を有する。主面の表面積は、側面の表面積よりも相対的に大きい。光Ｌが照射される第１の面側に光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄが配置されている。第１の基板３０に照射された光Ｌは光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄに入射する。第１の基板３０の第２の面には、多数のマイクロパッド３２が画素グループ１ａ毎に配置されている。マイクロパッド３２は、第１の基板３０と第２の基板３１とを接続するための電極である。
第２の基板３１は、２つの主面として第３の面および第４の面を有する。第２の基板３１の第３の面は、第１の基板３０の第２の面と対向する。第２の基板３１は、第１の基板３０の第２の面に積層されている。第２の基板３１の第３の面において、マイクロパッド３２と対応する位置には、多数のマイクロパッド３３が配置されている。マイクロパッド３３は、第１の基板３０と第２の基板３１とを接続するための電極である。マイクロパッド３２とマイクロパッド３３との間にはマイクロバンプ３４が配置されている。第１の基板３０および第２の基板３１は、マイクロパッド３２およびマイクロパッド３３が互いに対向した状態で重ねられる。第１の基板３０および第２の基板３１は、マイクロパッド３２とマイクロパッド３３とがマイクロバンプ３４によって電気的に接続された状態で一体化されている。マイクロパッド３２、マイクロバンプ３４、およびマイクロパッド３３は、第１の基板３０と第２の基板３１とを接続する接続電極である。
光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄ、転送トランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄ、ＦＤ１２、第１のリセットトランジスタ１３、および第１の増幅トランジスタ１４は、第１の基板３０に配置されている。第１の電流源１６、クランプ容量１７、サンプルトランジスタ１８ａ，１８ｂ、第２のリセットトランジスタ２０ａ，２０ｂ、メモリ１９ａ，１９ｂ、第２の増幅トランジスタ２１ａ，２１ｂ、および選択トランジスタ２２ａ，２２ｂは、第２の基板３１に配置されている。この場合、第１の基板３０の第１の増幅トランジスタ１４のソースと、第２の基板３１のクランプ容量１７の一端との間に接続電極が配置される。第１の基板３０の第１の増幅トランジスタ１４から出力された画素信号は、接続電極を経由して第２の基板３１に入力される。第１の基板３０および第２の基板３１に配置される回路要素の組み合わせは上記の組み合わせに限らない。接続電極は、光電変換素子１０ａ，１０ｂ，１０ｃ，１０ｄからメモリ１９ａ，１９ｂまでの電気的に接続された経路上の任意の位置に配置されていてもよい。
第１の基板３０の第２の面の周辺部には、マイクロパッド３２と同様の構造を有するマイクロパッド３５が配置されている。第２の基板３１の第３の面において、マイクロパッド３５と対応する位置には、マイクロパッド３３と同様の構造を有するマイクロパッド３６が配置されている。マイクロパッド３５とマイクロパッド３６との間にはマイクロバンプ３７が配置されている。第１の基板３０に配置された回路要素、または第２の基板３１に配置された回路要素を駆動するための電源電圧等は、マイクロパッド３５、マイクロバンプ３７、およびマイクロパッド３６を経由して、第１の基板３０から第２の基板３１へ、または第２の基板３１から第１の基板３０へ供給される。
第２の基板３１の第３の面の周辺部には、第１の基板３０および第２の基板３１以外の系とのインターフェースとして使用されるパッド３８が配置されている。パッド３８に代えて、第２の基板３１を貫通する貫通電極が配置され、かつ貫通電極が外部接続用の電極として使用されてもよい。図４に示す例では、第１の基板３０の主面の面積と第２の基板３１の主面の面積とが異なる。第１の基板３０の主面の面積と第２の基板３１の主面の面積とが同じであってもよい。マイクロバンプが配置されなくてもよい。その場合、第１の基板３０の表面に配置されたマイクロパッド（第１の電極）と、第２の基板３１の表面に配置されたマイクロパッド（第２の電極）とが直接貼り合わされてもよい。
固体撮像装置２０２は、積層された２枚の基板を含む。画素サイズに比較的余裕があり、かつ迷光などの対策を施すことができる場合には、全ての回路要素が１枚の基板に配置されてもよい。迷光は、光ノイズの要因となる。
図５は、固体撮像装置２０２の動作を示す。図５において、各パルスの波形が示されている。図５における横方向は時間を示し、かつ図５における縦方向は電圧を示す。図５に示す動作において、光電変換素子１０ａ，１０ｄが高感度信号（第１の画素信号）を生成し、かつその信号がメモリ１９ａに保持される。図５に示す動作において、光電変換素子１０ｂが低感度信号（第２の画素信号）を生成し、かつその信号がメモリ１９ｂに保持される。
時刻ｔ１よりも前では、各パルスのレベルはＬ（Ｌｏｗ）レベルである。時刻ｔ１において、転送パルスＳ１１ａ、転送パルスＳ１１ｄ、および第１のリセットパルスＳ１３がＬレベルからＨレベルに変化する。そのため、転送トランジスタ１１ａ、転送トランジスタ１１ｄ、および第１のリセットトランジスタ１３がオンになる。時刻ｔ１において、光電変換素子１０ａおよび光電変換素子１０ｄがリセットされる。時刻ｔ１よりも後の時刻ｔ２において、転送パルスＳ１１ａ、転送パルスＳ１１ｄ、および第１のリセットパルスＳ１３がＨレベルからＬレベルに変化する。そのため、転送トランジスタ１１ａ、転送トランジスタ１１ｄ、および第１のリセットトランジスタ１３がオフになる。時刻ｔ２において光電変換素子１０ａおよび光電変換素子１０ｄは、撮像を開始する。つまり、光電変換素子１０ａおよび光電変換素子１０ｄは、電荷の蓄積すなわち画素信号（高感度信号）の生成を開始する。
時刻ｔ２よりも後の時刻ｔ３において、転送パルスＳ１１ｂおよび第１のリセットパルスＳ１３がＬレベルからＨレベルに変化する。そのため、転送トランジスタ１１ｂおよび第１のリセットトランジスタ１３がオンになる。時刻ｔ３において、光電変換素子１０ｂがリセットされる。時刻ｔ３よりも後の時刻ｔ４において、転送パルスＳ１１ｂおよび第１のリセットパルスＳ１３がＨレベルからＬレベルに変化する。そのため、転送トランジスタ１１ｂおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ４において光電変換素子１０ｂは、撮像を開始する。つまり、光電変換素子１０ｂは、電荷の蓄積すなわち画素信号（低感度信号）の生成を開始する。
時刻ｔ４よりも後の時刻ｔ５において、第１のリセットパルスＳ１３がＬレベルからＨレベルに変化する。そのため、第１のリセットトランジスタ１３がオンになる。時刻ｔ５において、ＦＤ１２がリセットされる。時刻ｔ５よりも後の時刻ｔ６において、第１のリセットパルスＳ１３がＨレベルからＬレベルに変化する。そのため、第１のリセットトランジスタ１３がオフになる。
時刻ｔ５において、サンプルパルスＳ１８ａおよび第２のリセットパルスＳ２０ａがＬレベルからＨレベルに変化する。そのため、サンプルトランジスタ１８ａおよび第２のリセットトランジスタ２０ａがオンになる。時刻ｔ５において、クランプ容量１７およびメモリ１９ａがリセットされる。時刻ｔ６において、第２のリセットパルスＳ２０ａがＨレベルからＬレベルに変化する。そのため、第２のリセットトランジスタ２０ａがオフになる。
時刻ｔ６よりも後の時刻ｔ７において、転送パルスＳ１１ａおよび転送パルスＳ１１ｄがＬレベルからＨレベルに変化する。そのため、転送トランジスタ１１ａおよび転送トランジスタ１１ｄがオンになる。時刻ｔ７において、光電変換素子１０ａおよび光電変換素子１０ｄの各々から出力された電荷がＦＤ１２に転送される。
時刻ｔ７よりも後の時刻ｔ８において、転送パルスＳ１１ａおよび転送パルスＳ１１ｄがＨレベルからＬレベルに変化する。そのため、転送トランジスタ１１ａおよび転送トランジスタ１１ｄがオフになる。時刻ｔ８において、光電変換素子１０ａおよび光電変換素子１０ｄは、撮像を終了する。つまり、光電変換素子１０ａおよび光電変換素子１０ｄは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１１において、光電変換素子１０ａおよび光電変換素子１０ｄの各々に入射した光に基づく電荷が光電変換素子１０ａおよび光電変換素子１０ｄの各々に蓄積される。露光期間Ｔ１１は、時刻ｔ２から時刻ｔ８までの期間である。光電変換素子１０ａから出力された電荷と、光電変換素子１０ｄから出力された電荷とは、ＦＤ１２において加算され、かつＦＤ１２に保持される。
時刻ｔ７において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ａがオンであるため、サンプルトランジスタ１８ａは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ８において、メモリ１９ａは画素信号（高感度信号）を保持する。
時刻ｔ８よりも後の時刻ｔ９において、第１のリセットパルスＳ１３がＬレベルからＨレベルに変化する。そのため、第１のリセットトランジスタ１３がオンになる。時刻ｔ９において、ＦＤ１２がリセットされる。時刻ｔ９よりも後の時刻ｔ１０において、第１のリセットパルスＳ１３がＨレベルからＬレベルに変化する。そのため、第１のリセットトランジスタ１３がオフになる。
時刻ｔ９において、サンプルパルスＳ１８ｂおよび第２のリセットパルスＳ２０ｂがＬレベルからＨレベルに変化する。そのため、サンプルトランジスタ１８ｂおよび第２のリセットトランジスタ２０ｂがオンになる。時刻ｔ９において、クランプ容量１７およびメモリ１９ｂがリセットされる。時刻ｔ１０において、第２のリセットパルスＳ２０ｂがＨレベルからＬレベルに変化する。そのため、第２のリセットトランジスタ２０ｂがオフになる。
時刻ｔ１０よりも後の時刻ｔ１１において、転送パルスＳ１１ｂがＬレベルからＨレベルに変化する。そのため、転送トランジスタ１１ｂがオンになる。時刻ｔ１１において、光電変換素子１０ｂから出力された電荷がＦＤ１２に転送される。
時刻ｔ１１よりも後の時刻ｔ１２において、転送パルスＳ１１ｂがＨレベルからＬレベルに変化する。そのため、転送トランジスタ１１ｂがオフになる。時刻ｔ１２において、光電変換素子１０ｂは、撮像を終了する。つまり、光電変換素子１０ｂは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１２において、光電変換素子１０ｂに入射した光に基づく電荷が光電変換素子１０ｂに蓄積される。露光期間Ｔ１２は、時刻ｔ４から時刻ｔ１２までの期間である。光電変換素子１０ｂから出力された電荷は、ＦＤ１２に保持される。
時刻ｔ１１において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｂがオンであるため、サンプルトランジスタ１８ｂは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ１２において、メモリ１９ｂは画素信号（低感度信号）を保持する。
図５に示す動作は、固体撮像装置２０２に配置された全ての画素グループ１ａで同時に行われる。そのため、グローバル電子シャッター動作が実現される。
読み出し期間Ｔｒｅａｄにおいて、メモリ１９ａおよびメモリ１９ｂに保持された画素信号が読み出される。読み出し期間Ｔｒｅａｄは、時刻ｔ１２よりも後の時刻ｔ１３から開始される。第２の増幅トランジスタ２１ａは、メモリ１９ａに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第１の画素信号として出力する。選択トランジスタ２２ａは、第２の増幅トランジスタ２１ａから出力された第１の画素信号を垂直信号線９に出力する。第２の増幅トランジスタ２１ｂは、メモリ１９ｂに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２２ｂは、第２の増幅トランジスタ２１ｂから出力された第２の画素信号を垂直信号線９に出力する。第１の画素信号が垂直信号線９に出力されるタイミングと、第２の画素信号が垂直信号線９に出力されるタイミングとは、互いに異なる。
図５に示す動作において、露光期間Ｔ１１（第１の露光期間）に少なくとも２つの第１の光電変換素子で少なくとも２つの第１の電荷が生成される。第１の光電変換素子は、光電変換素子１０ａおよび光電変換素子１０ｄである。少なくとも２つの第１の電荷は時刻ｔ７においてＦＤ１２に転送される。ＦＤ１２に転送された少なくとも２つの第１の電荷はＦＤ１２において加算され、かつＦＤ１２に保持される。メモリ１９ａは、ＦＤ１２に保持された第１の電荷に基づく第１の画素信号を記憶する。露光期間Ｔ１２（第２の露光期間）に少なくとも１つの第２の光電変換素子で第２の電荷が生成される。第２の光電変換素子は、光電変換素子１０ｂである。露光期間Ｔ１２の少なくとも一部は露光期間Ｔ１１と重なる。第２の電荷は時刻ｔ１１においてＦＤ１２に転送され、かつＦＤ１２に保持される。メモリ１９ｂは、ＦＤ１２に保持された第２の電荷に基づく第２の画素信号を記憶する。
図５に示す動作において、光電変換素子１０ａ，１０ｄが高感度信号の取得に使用され、かつ光電変換素子１０ｂが低感度信号の取得に使用される。２つの光電変換素子１０ａ，１０ｄの行位置は互いに異なり、かつ２つの光電変換素子１０ａ，１０ｄの列位置は互いに異なる。ＦＤ１２が各光電変換素子で共有される限り、任意の光電変換素子の組み合わせで高感度信号および低感度信号の各々を得ることができる。そのため、電荷の加算に係わる複数の画素の配置方向は水平方向または垂直方向に限らない。
光電変換素子１０ａの電荷と光電変換素子１０ｄの電荷とを加算することにより高感度信号が得られる。光電変換素子１０ｂのみの電荷に基づいて低感度信号が得られる。また、高感度信号を生成するための露光期間Ｔ１１の長さと、低感度信号を生成するための露光期間Ｔ１２の長さとは、同じである。露光期間Ｔ１２の少なくとも一部は露光期間Ｔ１１と重なる。露光期間Ｔ１１と露光期間Ｔ１２とのずれは、光電変換素子から出力された信号をメモリに保持するために必要な時間である。その時間は、数μｓｅｃである。通常の露光時間は、例えば１フレーム時間であり、その長さは３３．３ｍｓｅｃである。上記のずれは、通常の露光時間に対して非常に短い。
したがって、第１の画像信号と第２の画像信号とを合成することにより、画質の劣化が抑制された高ダイナミックレンジの画像を得ることができる。第１の画像信号は、高感度信号に基づいて生成される。第２の画像信号は、低感度信号に基づいて生成される。固体撮像装置２０２および撮像システム２００は画質の劣化を抑制することができる。
（第１の実施形態の変形例）
図６は、第１の実施形態の変形例の固体撮像装置２０２の動作を示す。図６において、図５に示す部分と同じ部分の説明を省略する。図６に示す動作において、光電変換素子１０ａ，１０ｃ，１０ｄが高感度信号を生成し、かつその信号がメモリ１９ａに保持される。図６に示す動作において、光電変換素子１０ｂが低感度信号を生成し、かつその信号がメモリ１９ｂに保持される。
時刻ｔ１において、転送パルスＳ１１ａ、転送パルスＳ１１ｃ、転送パルスＳ１１ｄ、および第１のリセットパルスＳ１３がＬレベルからＨレベルに変化する。そのため、転送トランジスタ１１ａ、転送トランジスタ１１ｃ、転送トランジスタ１１ｄ、および第１のリセットトランジスタ１３がオンになる。時刻ｔ１において、光電変換素子１０ａ、光電変換素子１０ｃ、および光電変換素子１０ｄがリセットされる。時刻ｔ１よりも後の時刻ｔ２において、転送パルスＳ１１ａ、転送パルスＳ１１ｃ、転送パルスＳ１１ｄ、および第１のリセットパルスＳ１３がＨレベルからＬレベルに変化する。そのため、転送トランジスタ１１ａ、転送トランジスタ１１ｃ、転送トランジスタ１１ｄ、および第１のリセットトランジスタ１３がオフになる。
時刻ｔ３から時刻ｔ６までの固体撮像装置２０２の動作は、図５に示す時刻ｔ３から時刻ｔ６までの固体撮像装置２０２の動作と同じである。時刻ｔ７において、転送パルスＳ１１ａ、転送パルスＳ１１ｃ、および転送パルスＳ１１ｄがＬレベルからＨレベルに変化する。そのため、転送トランジスタ１１ａ、転送トランジスタ１１ｃ、および転送トランジスタ１１ｄがオンになる。時刻ｔ７において、光電変換素子１０ａ、光電変換素子１０ｃ、および光電変換素子１０ｄの各々から出力された電荷がＦＤ１２に転送される。
時刻ｔ８において、転送パルスＳ１１ａ、転送パルスＳ１１ｃ、および転送パルスＳ１１ｄがＨレベルからＬレベルに変化する。そのため、転送トランジスタ１１ａ、転送トランジスタ１１ｃ、および転送トランジスタ１１ｄがオフになる。光電変換素子１０ａから出力された電荷と、光電変換素子１０ｃから出力された電荷と、光電変換素子１０ｄから出力された電荷とは、ＦＤ１２において加算され、かつＦＤ１２に保持される。時刻ｔ９から時刻ｔ１２までの固体撮像装置２０２の動作は、図５に示す時刻ｔ９から時刻ｔ１２までの固体撮像装置２０２の動作と同じである。
図５に示す動作において、２つの光電変換素子から出力された２つの電荷が加算される。図６に示す動作において、３つの光電変換素子から出力された３つの電荷が加算される。そのため、図６に示す動作において、高感度信号と低感度信号との信号比が、図５に示す動作における信号比に比べて大きくなる。また、被写体に移動物がない場合、露光期間のずれが画質に影響しない。その場合、高感度信号と低感動信号との露光時間の差が大きく設定されてもよい。これにより、高感度信号と低感度信号との信号比を大きくすることができる。
（第２の実施形態）
図２に示す固体撮像装置２０２を使用して、本発明の第２の実施形態を説明する。第２の実施形態において、図３に示す画素グループ１ａは、図７に示す画素グループ１ｂに変更される。図７は、画素グループ１ｂの構成を示す。図３に示す構成と同じ構成の説明を省略する。
画素グループ１ｂは、図３に示す画素グループ１ａの構成に加えて、メモリユニット８ｃおよびメモリユニット８ｄを有する。メモリユニット８ｃは、サンプルトランジスタ１８ｃ、メモリ１９ｃ、第２のリセットトランジスタ２０ｃ、第２の増幅トランジスタ２１ｃ、および選択トランジスタ２２ｃを有する。メモリユニット８ｄは、サンプルトランジスタ１８ｄ、メモリ１９ｄ、第２のリセットトランジスタ２０ｄ、第２の増幅トランジスタ２１ｄ、および選択トランジスタ２２ｄを有する。メモリユニット８ｃおよびメモリユニット８ｄの各々の構成は、メモリユニット８ａの構成と同様である。第２の実施形態において、メモリユニットの数は光電変換素子の数と同じである。図７に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。
サンプルパルスＳ１８ｃが垂直走査回路３からサンプルトランジスタ１８ｃのゲートに供給される。第２のリセットパルスＳ２０ｃが垂直走査回路３から第２のリセットトランジスタ２０ｃのゲートに供給される。選択パルスＳ２２ｃが垂直走査回路３から選択トランジスタ２２ｃのゲートに供給される。
サンプルパルスＳ１８ｄが垂直走査回路３からサンプルトランジスタ１８ｄのゲートに供給される。第２のリセットパルスＳ２０ｄが垂直走査回路３から第２のリセットトランジスタ２０ｄのゲートに供給される。選択パルスＳ２２ｄが垂直走査回路３から選択トランジスタ２２ｄのゲートに供給される。
第２の実施形態において、高感度信号および低感度信号を得るための固体撮像装置２０２の駆動方法は、第１の実施形態の固体撮像装置２０２の駆動方法と同様である。第２の実施形態において、４つのメモリユニットが配置されているため、メモリユニット８ａが高感度信号を保持する必要はなく、かつメモリユニット８ｂが低感度信号を保持する必要はない。高感度信号および低感度信号はそれぞれ任意のメモリユニットに保持されてもよい。
図８は、固体撮像装置２０２の動作を示す。図８において、図５に示す部分と同じ部分の説明を省略する。図８に示す動作において、全ての画素１の画素信号がグローバルシャッター動作により読み出される。
時刻ｔ１よりも前では、各パルスのレベルはＬレベルである。時刻ｔ１において、転送トランジスタ１１ａおよび第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ａがリセットされる。時刻ｔ１よりも後の時刻ｔ２において、転送トランジスタ１１ａおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ２において、光電変換素子１０ａは、電荷の蓄積すなわち画素信号の生成を開始する。
時刻ｔ２よりも後の時刻ｔ３において、転送トランジスタ１１ｂおよび第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ｂがリセットされる。時刻ｔ３よりも後の時刻ｔ４において、転送トランジスタ１１ｂおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ４において、光電変換素子１０ｂは、電荷の蓄積すなわち画素信号の生成を開始する。
時刻ｔ４よりも後の時刻ｔ５において、転送トランジスタ１１ｃおよび第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ｃがリセットされる。時刻ｔ５よりも後の時刻ｔ６において、転送トランジスタ１１ｃおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ６において、光電変換素子１０ｃは、電荷の蓄積すなわち画素信号の生成を開始する。
時刻ｔ６よりも後の時刻ｔ７において、転送トランジスタ１１ｄおよび第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ｄがリセットされる。時刻ｔ７よりも後の時刻ｔ８において、転送トランジスタ１１ｄおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ８において、光電変換素子１０ｄは、電荷の蓄積すなわち画素信号の生成を開始する。
時刻ｔ８よりも後の時刻ｔ９において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ９よりも後の時刻ｔ１０において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ９において、サンプルトランジスタ１８ａおよび第２のリセットトランジスタ２０ａがオンになり、かつクランプ容量１７およびメモリ１９ａがリセットされる。時刻ｔ１０において、第２のリセットトランジスタ２０ａがオフになる。
時刻ｔ１０よりも後の時刻ｔ１１において、転送トランジスタ１１ａがオンになる。時刻ｔ１１において、光電変換素子１０ａから出力された電荷がＦＤ１２に転送される。
時刻ｔ１１よりも後の時刻ｔ１２において、転送トランジスタ１１ａがオフになる。時刻ｔ１２において、光電変換素子１０ａは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１１において、光電変換素子１０ａに入射した光に基づく電荷が光電変換素子１０ａに蓄積される。露光期間Ｔ１１は、時刻ｔ２から時刻ｔ１２までの期間である。
時刻ｔ１１において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ａは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ１２において、メモリ１９ａは画素信号を保持する。
時刻ｔ１２よりも後の時刻ｔ１３において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ１３よりも後の時刻ｔ１４において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ１３において、サンプルトランジスタ１８ｂおよび第２のリセットトランジスタ２０ｂがオンになり、かつクランプ容量１７およびメモリ１９ｂがリセットされる。時刻ｔ１４において、第２のリセットトランジスタ２０ｂがオフになる。
時刻ｔ１４よりも後の時刻ｔ１５において、転送トランジスタ１１ｂがオンになる。時刻ｔ１５において、光電変換素子１０ｂから出力された電荷がＦＤ１２に転送される。
時刻ｔ１５よりも後の時刻ｔ１６において、転送トランジスタ１１ｂがオフになる。時刻ｔ１６において、光電変換素子１０ｂは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１２において、光電変換素子１０ｂに入射した光に基づく電荷が光電変換素子１０ｂに蓄積される。露光期間Ｔ１２は、時刻ｔ４から時刻ｔ１６までの期間である。
時刻ｔ１５において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｂは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ１６において、メモリ１９ｂは画素信号を保持する。
時刻ｔ１６よりも後の時刻ｔ１７において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ１７よりも後の時刻ｔ１８において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ１７において、サンプルトランジスタ１８ｃおよび第２のリセットトランジスタ２０ｃがオンになり、かつクランプ容量１７およびメモリ１９ｃがリセットされる。時刻ｔ１８において、第２のリセットトランジスタ２０ｃがオフになる。
時刻ｔ１８よりも後の時刻ｔ１９において、転送トランジスタ１１ｃがオンになる。時刻ｔ１９において、光電変換素子１０ｃから出力された電荷がＦＤ１２に転送される。
時刻ｔ１９よりも後の時刻ｔ２０において、転送トランジスタ１１ｃがオフになる。時刻ｔ２０において、光電変換素子１０ｃは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１３において、光電変換素子１０ｃに入射した光に基づく電荷が光電変換素子１０ｃに蓄積される。露光期間Ｔ１３は、時刻ｔ６から時刻ｔ２０までの期間である。
時刻ｔ１９において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｃは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ２０において、メモリ１９ｃは画素信号を保持する。
時刻ｔ２０よりも後の時刻ｔ２１において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ２１よりも後の時刻ｔ２２において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ２１において、サンプルトランジスタ１８ｄおよび第２のリセットトランジスタ２０ｄがオンになり、かつクランプ容量１７およびメモリ１９ｄがリセットされる。時刻ｔ２２において、第２のリセットトランジスタ２０ｄがオフになる。
時刻ｔ２２よりも後の時刻ｔ２３において、転送トランジスタ１１ｄがオンになる。時刻ｔ２３において、光電変換素子１０ｄから出力された電荷がＦＤ１２に転送される。
時刻ｔ２３よりも後の時刻ｔ２４において、転送トランジスタ１１ｄがオフになる。時刻ｔ２４において、光電変換素子１０ｄは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１４において、光電変換素子１０ｄに入射した光に基づく電荷が光電変換素子１０ｄに蓄積される。露光期間Ｔ１４は、時刻ｔ８から時刻ｔ２４までの期間である。
時刻ｔ２３において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｄは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ２４において、メモリ１９ｄは画素信号を保持する。
図８に示す動作は、固体撮像装置２０２に配置された全ての画素グループ１ｂで同時に行われる。そのため、グローバル電子シャッター動作が実現される。
読み出し期間Ｔｒｅａｄにおいて、メモリ１９ａ、メモリ１９ｂ、メモリ１９ｃ、およびメモリ１９ｄに保持された画素信号が読み出される。読み出し期間Ｔｒｅａｄは、時刻ｔ２４よりも後の時刻ｔ２５から開始される。
第２の実施形態の固体撮像装置２０２は、第１のモードおよび第２のモードのいずれか１つで動作する。固体撮像装置２０２は、固体撮像装置２０２に設定されるモードを第１のモードと第２のモードとの間で切り替えることができる。固体撮像装置２０２は、第１のモード（図５）において、高感度信号および低感度信号を得る。固体撮像装置２０２は、第２のモード（図８）において、全ての画素１の画素信号を得る。固体撮像装置２０２は、状況に応じて最適な撮像を行うことができる。
（第３の実施形態）
図２に示す固体撮像装置２０２を使用して、本発明の第３の実施形態を説明する。第３の実施形態の固体撮像装置２０２は、図７に示す画素グループ１ｂを含む。第３の実施形態において、複数の画素グループ１ｂの各々は、複数の光電変換素子に含まれる少なくとも４つの光電変換素子を含む。少なくとも４つの光電変換素子は、連続する少なくとも２行および連続する少なくとも２列に配置されている。
少なくとも４つの光電変換素子は、少なくとも２つの第１の光電変換素子と、少なくとも２つの第２の光電変換素子とからなる。第１の光電変換素子は、高感度信号として第１の電荷を生成する。第２の光電変換素子は、低感度信号として第２の電荷を生成する。転送トランジスタは、少なくとも２つの第２の光電変換素子で生成された少なくとも２組の第２の電荷をＦＤ１２に順次転送する。第２のスイッチは、ＦＤ１２に保持された少なくとも２組の第２の電荷をＦＤ１２から第２のメモリに順次転送する。第２のメモリは、少なくとも２組の第２の電荷に基づく少なくとも２組の第２の画素信号を別々に記憶する。
以下の例において第２の光電変換素子は、光電変換素子１０ｂ，１０ｃである。転送トランジスタ１１ｂ，１１ｃは、光電変換素子１０ｂ，１０ｃで生成された２組の第２の電荷をＦＤ１２に順次転送する。以下の例において第２のスイッチは、サンプルトランジスタ１８ｂ，１８ｃである。以下の例において第２のメモリは、メモリ１９ｂ，１９ｃである。サンプルトランジスタ１８ｂ，１８ｃは、ＦＤ１２に保持された２組の第２の電荷をメモリ１９ｂ，１９ｃに順次転送する。メモリ１９ｂ，１９ｃは、２組の第２の画素信号を別々に記憶する。
図９は、固体撮像装置２０２の動作を示す。図９において、図５に示す部分と同じ部分の説明を省略する。図９に示す動作において、光電変換素子１０ａ，１０ｄが高感度信号を生成し、かつその信号がメモリ１９ａに保持される。図９に示す動作において、光電変換素子１０ｂ，１０ｃが低感度信号を生成し、かつその信号がメモリ１９ｂ，１９ｃに保持される。
時刻ｔ１よりも前では、各パルスのレベルはＬ（Ｌｏｗ）レベルである。時刻ｔ１から時刻ｔ５までの固体撮像装置２０２の動作は、図５に示す時刻ｔ１から時刻ｔ５固体撮像装置２０２の動作と同じである。時刻ｔ２において、光電変換素子１０ａおよび光電変換素子１０ｄは、電荷の蓄積すなわち画素信号（高感度信号）の生成を開始する。
時刻ｔ３から時刻ｔ４までの固体撮像装置２０２の動作は、図５に示す時刻ｔ３から時刻ｔ４までの固体撮像装置２０２の動作と同じである。時刻ｔ４において、光電変換素子１０ｂは、電荷の蓄積すなわち画素信号（低感度信号）の生成を開始する。
時刻ｔ４よりも後の時刻ｔ５において、転送トランジスタ１１ｃおよび第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ｃがリセットされる。時刻ｔ５よりも後の時刻ｔ６において、転送トランジスタ１１ｃおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ６において、光電変換素子１０ｃは、電荷の蓄積すなわち画素信号（低感度信号）の生成を開始する。
時刻ｔ７から時刻ｔ１０までの固体撮像装置２０２の動作は、図５に示す時刻ｔ５から時刻ｔ８までの固体撮像装置２０２の動作と同じである。時刻ｔ９において、光電変換素子１０ａおよび光電変換素子１０ｄの各々から出力された電荷がＦＤ１２に転送される。時刻ｔ１０において、光電変換素子１０ａおよび光電変換素子１０ｄは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１１において、光電変換素子１０ａおよび光電変換素子１０ｄの各々に入射した光に基づく電荷が光電変換素子１０ａおよび光電変換素子１０ｄの各々に蓄積される。露光期間Ｔ１１は、時刻ｔ２から時刻ｔ１０までの期間である。光電変換素子１０ａから出力された電荷と、光電変換素子１０ｄから出力された電荷とは、ＦＤ１２において加算され、かつＦＤ１２に保持される。時刻ｔ１０において、メモリ１９ａは画素信号（高感度信号）を保持する。
時刻ｔ１１から時刻ｔ１４までの固体撮像装置２０２の動作は、図５に示す時刻ｔ９から時刻ｔ１２までの固体撮像装置２０２の動作と同じである。時刻ｔ１３において、光電変換素子１０ｂから出力された電荷がＦＤ１２に転送される。時刻ｔ１４において、光電変換素子１０ｂは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１２において、光電変換素子１０ｂに入射した光に基づく電荷が光電変換素子１０ｂに蓄積される。露光期間Ｔ１２は、時刻ｔ４から時刻ｔ１４までの期間である。光電変換素子１０ｂから出力された電荷は、ＦＤ１２に保持される。時刻ｔ１４において、メモリ１９ｂは画素信号（低感度信号）を保持する。
時刻ｔ１４よりも後の時刻ｔ１５において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ１５よりも後の時刻ｔ１６において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ１５において、サンプルトランジスタ１８ｃおよび第２のリセットトランジスタ２０ｃがオンになり、かつクランプ容量１７およびメモリ１９ｃがリセットされる。時刻ｔ１６において、第２のリセットトランジスタ２０ｃがオフになる。
時刻ｔ１６よりも後の時刻ｔ１７において、転送トランジスタ１１ｃがオンになる。時刻ｔ１７において、光電変換素子１０ｃから出力された電荷がＦＤ１２に転送される。
時刻ｔ１７よりも後の時刻ｔ１８において、転送トランジスタ１１ｃがオフになる。時刻ｔ１８において、光電変換素子１０ｃは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１３において、光電変換素子１０ｃに入射した光に基づく電荷が光電変換素子１０ｃに蓄積される。露光期間Ｔ１３は、時刻ｔ６から時刻ｔ１８までの期間である。光電変換素子１０ｃから出力された電荷は、ＦＤ１２に保持される。時刻ｔ１８において、メモリ１９ｃは画素信号（低感度信号）を保持する。
時刻ｔ１７において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｃは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ１８において、メモリ１９ｃは画素信号（低感度信号）を保持する。
図９に示す動作は、固体撮像装置２０２に配置された全ての画素グループ１ｂで同時に行われる。そのため、グローバル電子シャッター動作が実現される。
読み出し期間Ｔｒｅａｄにおいて、メモリ１９ａ，１９ｂ，１９ｃに保持された画素信号が読み出される。読み出し期間Ｔｒｅａｄは、時刻ｔ１８よりも後の時刻ｔ１９から開始される。第２の増幅トランジスタ２１ａは、メモリ１９ａに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第１の画素信号として出力する。選択トランジスタ２２ａは、第２の増幅トランジスタ２１ａから出力された第１の画素信号を垂直信号線９に出力する。第２の増幅トランジスタ２１ｂは、メモリ１９ｂに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２２ｂは、第２の増幅トランジスタ２１ｂから出力された第２の画素信号を垂直信号線９に出力する。第２の増幅トランジスタ２１ｃは、メモリ１９ｃに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２２ｃは、第２の増幅トランジスタ２１ｃから出力された第２の画素信号を垂直信号線９に出力する。
第１の画素信号が垂直信号線９に出力されるタイミングと、第２の画素信号が垂直信号線９に出力されるタイミングとは、互いに異なる。２組の第２の画素信号が垂直信号線９に出力されるタイミングは、互いに異なる。
図９に示す時刻ｔ１３において、転送トランジスタ１１ｂは、光電変換素子１０ｂで生成された第２の電荷をＦＤ１２に転送する。時刻ｔ１３において、サンプルトランジスタ１８ｂは、ＦＤ１２に保持された第２の電荷をメモリ１９ｂに転送する。時刻ｔ１４において、メモリ１９ｂは、第２の電荷に基づく第２の画素信号を記憶する。
図９に示す時刻ｔ１７において、転送トランジスタ１１ｃは、光電変換素子１０ｃで生成された第２の電荷をＦＤ１２に転送する。時刻ｔ１７において、サンプルトランジスタ１８ｃは、ＦＤ１２に保持された第２の電荷をメモリ１９ｃに転送する。時刻ｔ１７において、メモリ１９ｃは、第２の電荷に基づく第２の画素信号を記憶する。
１つの画素グループ１ｂが５つ以上の光電変換素子を含む場合、３つ以上の第２の光電変換素子で３つ以上の第２の電荷が生成されてもよい。転送トランジスタは、３つ以上の第２の光電変換素子で生成された３つ以上の第２の電荷をＦＤ１２に順次転送してもよい。第２のスイッチは、ＦＤ１２に保持された３組以上の第２の電荷を第２のメモリに順次転送してもよい。第２のメモリは、３組以上の第２の電荷に基づく３組以上の第２の画素信号を別々に記憶してもよい。
図９に示す動作において、メモリユニット８ｄは画素信号を保持しない。そのため、画素グループ１ｂはメモリユニット８ｄを有していなくてもよい。
光電変換素子１０ａの電荷と光電変換素子１０ｄの電荷とを加算することにより高感度信号が得られる。光電変換素子１０ｂのみの電荷に基づいて低感度信号が得られ、かつ光電変換素子１０ｃのみの電荷に基づいて低感度信号が得られる。
固体撮像装置２０２は、高感度信号に基づく第１の画像信号と、低感度信号に基づく第２の画像信号とを出力する。第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、固体撮像装置２０２から出力された２組の第２の画像信号を平均してもよい。固体撮像装置２０２は、２組の第２の画像信号を平均する信号処理回路を有してもよい。
２組の第２の画像信号は、同じ画素グループ１ｂから出力される。２つの第１の光電変換素子の重心位置は、画素グループ１ｂの重心位置と同じである。２つの第２の光電変換素子の重心位置は、画素グループ１ｂの重心位置と同じである。そのため、第１の電荷が得られる２つの第１の光電変換素子の重心位置と、第２の電荷が得られる２つの第２の光電変換素子の重心位置とは、同じである。つまり、第１の画素信号（高感度信号）の画素重心位置と、第２の画素信号（低感度信号）の画素重心位置とは、同じである。
第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、第１の画像信号および第２の画像信号を合成する。第１の画像信号は第１の画素信号に基づいて生成され、かつ第２の画像信号は第２の画素信号に基づいて生成される。第１の画素信号の画素位置と第２の画素信号の画素位置とが同じであるため、高品質な合成画像が得られる。
（第４の実施形態）
図２に示す固体撮像装置２０２を使用して、本発明の第４の実施形態を説明する。第４の実施形態において、図７に示す画素グループ１ｂは、図１０に示す画素グループ１ｃに変更される。図１０は、画素グループ１ｃの構成を示す。図７に示す構成と同じ構成の説明を省略する。
画素グループ１ｃは、図７に示す画素グループ１ｂの構成に加えて、メモリユニット８ｅおよびメモリユニット８ｆを有する。メモリユニット８ｅは、サンプルトランジスタ１８ｅ、メモリ１９ｅ、第２のリセットトランジスタ２０ｅ、第２の増幅トランジスタ２１ｅ、および選択トランジスタ２２ｅを有する。メモリユニット８ｆは、サンプルトランジスタ１８ｆ、メモリ１９ｆ、第２のリセットトランジスタ２０ｆ、第２の増幅トランジスタ２１ｆ、および選択トランジスタ２２ｆを有する。メモリユニット８ｅおよびメモリユニット８ｆの各々の構成は、メモリユニット８ａの構成と同様である。図１０に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。
サンプルパルスＳ１８ｅが垂直走査回路３からサンプルトランジスタ１８ｅのゲートに供給される。第２のリセットパルスＳ２０ｅが垂直走査回路３から第２のリセットトランジスタ２０ｅのゲートに供給される。選択パルスＳ２２ｅが垂直走査回路３から選択トランジスタ２２ｅのゲートに供給される。
サンプルパルスＳ１８ｆが垂直走査回路３からサンプルトランジスタ１８ｆのゲートに供給される。第２のリセットパルスＳ２０ｆが垂直走査回路３から第２のリセットトランジスタ２０ｆのゲートに供給される。選択パルスＳ２２ｆが垂直走査回路３から選択トランジスタ２２ｆのゲートに供給される。
固体撮像装置２０２は、複数回の撮像を実行する。複数回の撮像の各々において、第１の光電変換素子は第１の電荷を生成する。複数回の撮像の各々において、第２の光電変換素子は第２の電荷を生成する。複数回の撮像の各々において、転送トランジスタは、第１の電荷および第２の電荷をＦＤ１２に転送する。複数回の撮像の各々において、第１のスイッチは、ＦＤ１２に保持された第１の電荷をＦＤ１２から第１のメモリに転送する。複数回の撮像の各々において、第２のスイッチは、ＦＤ１２に保持された第２の電荷をＦＤ１２から第２のメモリに転送する。複数回の撮像の各々において、第１のメモリは、第１の電荷に基づく第１の画素信号を記憶する。複数回の撮像の各々において、第２のメモリは、第２の電荷に基づく第２の画素信号を記憶する。複数の画素グループ１ｃの各々において、少なくとも２つの第１の光電変換素子の組み合わせは撮像毎に異なる。複数の画素グループ１ｃの各々において、少なくとも２つの第２の光電変換素子の組み合わせは撮像毎に異なる。
以下の例において、固体撮像装置２０２は、２回の撮像を実行する。１回目の撮像における第１の光電変換素子は、光電変換素子１０ａ，１０ｄである。１回目の撮像における第２の光電変換素子は、光電変換素子１０ｂ，１０ｃである。
１回目の撮像において転送トランジスタ１１ａ，１１ｄは、光電変換素子１０ａ，１０ｄで生成された第１の電荷をＦＤ１２に転送する。１回目の撮像においてサンプルトランジスタ１８ａは、ＦＤ１２に保持された第１の電荷に基づく信号をメモリ１９ａに転送する。１回目の撮像においてメモリ１９ａは、第１の画素信号を記憶する。
１回目の撮像において転送トランジスタ１１ｂ，１１ｃは、光電変換素子１０ｂ，１０ｃで生成された第２の電荷をＦＤ１２に転送する。１回目の撮像においてサンプルトランジスタ１８ｂ，１８ｃは、ＦＤ１２に保持された第２の電荷に基づく信号をメモリ１９ｂ，１９ｃに転送する。１回目の撮像においてメモリ１９ｂ，１９ｃは、第２の画素信号を記憶する。
２回目の撮像における第１の光電変換素子は、光電変換素子１０ｂ，１０ｃである。２回目の撮像における第２の光電変換素子は、光電変換素子１０ａ，１０ｄである。
２回目の撮像において転送トランジスタ１１ｂ，１１ｃは、光電変換素子１０ｂ，１０ｃで生成された第１の電荷をＦＤ１２に転送する。２回目の撮像においてサンプルトランジスタ１８ｄは、ＦＤ１２に保持された第１の電荷に基づく信号をメモリ１９ｄに転送する。２回目の撮像においてメモリ１９ｄは、第１の画素信号を記憶する。
２回目の撮像において転送トランジスタ１１ａ，１１ｄは、光電変換素子１０ａ，１０ｄで生成された第２の電荷をＦＤ１２に転送する。２回目の撮像においてサンプルトランジスタ１８ｅ，１８ｆは、ＦＤ１２に保持された第２の電荷に基づく信号をメモリ１９ｅ，１９ｆに転送する。２回目の撮像においてメモリ１９ｅ，１９ｆは、第２の画素信号を記憶する。
図１１および図１２は、固体撮像装置２０２の動作を示す。図１１および図１２において、図９に示す部分と同じ部分の説明を省略する。
図１１は、１回目の撮像における固体撮像装置２０２の動作を示す。図１１に示す動作において、光電変換素子１０ａ，１０ｄが高感度信号を生成し、かつその信号がメモリ１９ａに保持される。図１１に示す動作において、光電変換素子１０ｂ，１０ｃが低感度信号を生成し、かつその信号がメモリ１９ｂ，１９ｃに保持される。
図１２は、２回目の撮像における固体撮像装置２０２の動作を示す。図１２に示す動作において、光電変換素子１０ｂ，１０ｃが高感度信号を生成し、かつその信号がメモリ１９ｄに保持される。図１２に示す動作において、光電変換素子１０ａ，１０ｄが低感度信号を生成し、かつその信号がメモリ１９ｅ，１９ｆに保持される。
図１１に示す時刻ｔ１から時刻ｔ１８までの固体撮像装置２０２の動作は、図９に示す時刻ｔ１から時刻ｔ１８までの固体撮像装置２０２の動作と同じである。
時刻ｔ１８よりも後の時刻ｔ１９において、転送トランジスタ１１ｂ、転送トランジスタ１１ｃ、および第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ｂおよび光電変換素子１０ｃがリセットされる。時刻ｔ１９よりも後の時刻ｔ２０において、転送トランジスタ１１ｂ、転送トランジスタ１１ｃ、および第１のリセットトランジスタ１３がオフになる。時刻ｔ２０において、光電変換素子１０ｂおよび光電変換素子１０ｃは、電荷の蓄積すなわち画素信号（高感度信号）の生成を開始する。
時刻ｔ２０よりも後の時刻ｔ２１において、転送トランジスタ１１ａおよび第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ａがリセットされる。時刻ｔ２１よりも後の時刻ｔ２２において、転送トランジスタ１１ａおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ２２において、光電変換素子１０ａは、電荷の蓄積すなわち画素信号（低感度信号）の生成を開始する。
時刻ｔ２２よりも後の時刻ｔ２３において、転送トランジスタ１１ｄおよび第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ｄがリセットされる。時刻ｔ２３よりも後の時刻ｔ２４において、転送トランジスタ１１ｄおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ２４において、光電変換素子１０ｄは、電荷の蓄積すなわち画素信号（低感度信号）の生成を開始する。
時刻ｔ２４よりも後の時刻ｔ２５において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ２５よりも後の時刻ｔ２６において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ２５において、サンプルトランジスタ１８ｄおよび第２のリセットトランジスタ２０ｄがオンになり、かつクランプ容量１７およびメモリ１９ｄがリセットされる。時刻ｔ２６において、第２のリセットトランジスタ２０ｄがオフになる。
時刻ｔ２６よりも後の時刻ｔ２７において、転送トランジスタ１１ｂおよび転送トランジスタ１１ｃがオンになる。時刻ｔ２７において、光電変換素子１０ｂおよび光電変換素子１０ｃの各々から出力された電荷がＦＤ１２に転送される。
時刻ｔ２７よりも後の時刻ｔ２８において、転送トランジスタ１１ｂおよび転送トランジスタ１１ｃがオフになる。時刻ｔ２８において、光電変換素子１０ｂおよび光電変換素子１０ｃは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ２１において、光電変換素子１０ｂおよび光電変換素子１０ｃの各々に入射した光に基づく電荷が光電変換素子１０ｂおよび光電変換素子１０ｃの各々に蓄積される。露光期間Ｔ２１は、時刻ｔ２０から時刻ｔ２８までの期間である。光電変換素子１０ｂから出力された電荷と、光電変換素子１０ｃから出力された電荷とは、ＦＤ１２において加算され、かつＦＤ１２に保持される。
時刻ｔ２７において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｄは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ２８において、メモリ１９ｄは画素信号（高感度信号）を保持する。
時刻ｔ２８よりも後の時刻ｔ２９において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ２９よりも後の時刻ｔ３０において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ２９において、サンプルトランジスタ１８ｅおよび第２のリセットトランジスタ２０ｅがオンになり、かつクランプ容量１７およびメモリ１９ｅがリセットされる。時刻ｔ３０において、第２のリセットトランジスタ２０ｅがオフになる。
時刻ｔ３０よりも後の時刻ｔ３１において、転送トランジスタ１１ａがオンになる。時刻ｔ３１において、光電変換素子１０ａから出力された電荷がＦＤ１２に転送される。
時刻ｔ３１よりも後の時刻ｔ３２において、転送トランジスタ１１ａがオフになる。時刻ｔ３２において、光電変換素子１０ａは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ２２において、光電変換素子１０ａに入射した光に基づく電荷が光電変換素子１０ａに蓄積される。露光期間Ｔ２２は、時刻ｔ２２から時刻ｔ３２までの期間である。光電変換素子１０ａから出力された電荷は、ＦＤ１２に保持される。
時刻ｔ３１において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｅは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ３２において、メモリ１９ｅは画素信号（低感度信号）を保持する。
時刻ｔ３２よりも後の時刻ｔ３３において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ３３よりも後の時刻ｔ３４において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ３３において、サンプルトランジスタ１８ｆおよび第２のリセットトランジスタ２０ｆがオンになり、かつクランプ容量１７およびメモリ１９ｆがリセットされる。時刻ｔ３４において、第２のリセットトランジスタ２０ｆがオフになる。
時刻ｔ３４よりも後の時刻ｔ３５において、転送トランジスタ１１ｄがオンになる。時刻ｔ３５において、光電変換素子１０ｄから出力された電荷がＦＤ１２に転送される。
時刻ｔ３５よりも後の時刻ｔ３６において、転送トランジスタ１１ｄがオフになる。時刻ｔ３６において、光電変換素子１０ｄは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ２３において、光電変換素子１０ｄに入射した光に基づく電荷が光電変換素子１０ｄに蓄積される。露光期間Ｔ２３は、時刻ｔ２４から時刻ｔ３６までの期間である。光電変換素子１０ｄから出力された電荷は、ＦＤ１２に保持される。
時刻ｔ３５において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｆは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ３６において、メモリ１９ｆは画素信号（低感度信号）を保持する。
図１１および図１２に示す動作は、固体撮像装置２０２に配置された全ての画素グループ１ｃで同時に行われる。そのため、グローバル電子シャッター動作が実現される。
読み出し期間Ｔｒｅａｄにおいて、メモリ１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆに保持された画素信号が読み出される。読み出し期間Ｔｒｅａｄは、時刻ｔ３６よりも後の時刻ｔ３７から開始される。第２の増幅トランジスタ２１ａは、メモリ１９ａに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第１の画素信号として出力する。選択トランジスタ２２ａは、第２の増幅トランジスタ２１ａから出力された第１の画素信号を垂直信号線９に出力する。第２の増幅トランジスタ２１ｂは、メモリ１９ｂに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２２ｂは、第２の増幅トランジスタ２１ｂから出力された第２の画素信号を垂直信号線９に出力する。第２の増幅トランジスタ２１ｃは、メモリ１９ｃに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２２ｃは、第２の増幅トランジスタ２１ｃから出力された第２の画素信号を垂直信号線９に出力する。
第２の増幅トランジスタ２１ｄは、メモリ１９ｄに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第１の画素信号として出力する。選択トランジスタ２２ｄは、第２の増幅トランジスタ２１ｄから出力された第１の画素信号を垂直信号線９に出力する。第２の増幅トランジスタ２１ｅは、メモリ１９ｅに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２２ｅは、第２の増幅トランジスタ２１ｅから出力された第２の画素信号を垂直信号線９に出力する。第２の増幅トランジスタ２１ｆは、メモリ１９ｆに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２２ｆは、第２の増幅トランジスタ２１ｆから出力された第２の画素信号を垂直信号線９に出力する。
図１１および図１２に示す動作において、固体撮像装置２０２は、２回の撮像を実行する。１回目の撮像において、光電変換素子１０ａ，１０ｄは第１の電荷を生成する。１回目の撮像において、光電変換素子１０ｂ，１０ｃは第２の電荷を生成する。１回目の撮像において、転送トランジスタ１１ａ，１１ｄは、第１の電荷に基づく信号をＦＤ１２に転送し、かつ転送トランジスタ１１ｂ，１１ｅは、第２の電荷に基づく信号をＦＤ１２に転送する（時刻ｔ９、時刻ｔ１３、および時刻ｔ１７）。１回目の撮像において、サンプルトランジスタ１８ａは、第１の電荷に基づく信号をＦＤ１２からメモリ１９ａに転送する（時刻ｔ９）。１回目の撮像において、サンプルトランジスタ１８ｂ，１８ｃは、第２の電荷に基づく信号をＦＤ１２からメモリ１９ｂ，１９ｃに転送する（時刻ｔ１３および時刻ｔ１７）。１回目の撮像において、メモリ１９ａは、第１の電荷に基づく第１の画素信号を記憶する（時刻ｔ１０）。１回目の撮像において、メモリ１９ｂ，１９ｃは、第２の電荷に基づく第２の画素信号を記憶する（時刻ｔ１４および時刻ｔ１８）。
２回目の撮像において、光電変換素子１０ｂ，１０ｃは第１の電荷を生成する。２回目の撮像において、光電変換素子１０ａ，１０ｄは第２の電荷を生成する。２回目の撮像において、転送トランジスタ１１ｂ，１１ｃは、第１の電荷に基づく信号をＦＤ１２に転送し、かつ転送トランジスタ１１ａ，１１ｄは、第２の電荷に基づく信号をＦＤ１２に転送する（時刻ｔ２７、時刻ｔ３１、および時刻ｔ３５）。２回目の撮像において、サンプルトランジスタ１８ｄは、第１の電荷に基づく信号をＦＤ１２からメモリ１９ｄに転送する（時刻ｔ２７）。２回目の撮像において、サンプルトランジスタ１８ｅ，１８ｆは、第２の電荷に基づく信号をＦＤ１２からメモリ１９ｅ，１９ｆに転送する（時刻ｔ３１および時刻ｔ３５）。２回目の撮像において、メモリ１９ｄは、第１の電荷に基づく第１の画素信号を記憶する（時刻ｔ２８）。２回目の撮像において、メモリ１９ｅ，１９ｆは、第２の電荷に基づく第２の画素信号を記憶する（時刻ｔ３２および時刻ｔ３６）。
１回目の撮像において、光電変換素子１０ａの電荷と光電変換素子１０ｄの電荷とを加算することにより高感度信号が得られる。１回目の撮像において、光電変換素子１０ｂのみの電荷に基づいて低感度信号が得られ、かつ光電変換素子１０ｃのみの電荷に基づいて低感度信号が得られる。２つの光電変換素子１０ａ，１０ｄの行位置は互いに異なり、かつ２つの光電変換素子１０ａ，１０ｄの列位置は互いに異なる。２つの光電変換素子１０ｂ，１０ｃの行位置は互いに異なり、かつ２つの光電変換素子１０ｂ，１０ｃの列位置は互いに異なる。
２回目の撮像において、光電変換素子１０ｂの電荷と光電変換素子１０ｃの電荷とを加算することにより高感度信号が得られる。２回目の撮像において、光電変換素子１０ａのみの電荷に基づいて低感度信号が得られ、かつ光電変換素子１０ｄのみの電荷に基づいて低感度信号が得られる。したがって、２回の撮像により、２種類の高感度信号と、４種類の低感度信号とが得られる。
第１の組み合わせおよび第２の組み合わせは、互いに異なる。第１の組み合わせは、１回目の撮像において高感度信号を生成する光電変換素子の組み合わせである。第２の組み合わせは、２回目の撮像において高感度信号を生成する光電変換素子の組み合わせである。第３の組み合わせおよび第４の組み合わせは、互いに異なる。第３の組み合わせは、１回目の撮像において低感度信号を生成する光電変換素子の組み合わせである。第４の組み合わせは、２回目の撮像において低感度信号を生成する光電変換素子の組み合わせである。
固体撮像装置２０２は、２回の撮像により得られた高感度信号に基づく第１の画像信号と、２回の撮像により得られた低感度信号に基づく第２の画像信号とを出力する。第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、１回目の撮像により固体撮像装置２０２から出力された第１の画像信号および第２の画像信号と２回目の撮像により固体撮像装置２０２から出力された第１の画像信号および第２の画像信号をそれぞれ平均してもよい。また、第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、１回目の撮像により固体撮像装置２０２から出力された２組の第２の画像信号を平均してもよい。第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、２回目の撮像により固体撮像装置２０２から出力された２組の第２の画像信号を平均してもよい。固体撮像装置２０２は、２組の第２の画像信号を平均する信号処理回路を有してもよい。
２回の撮像それぞれにおいて、２組の第２の画像信号は、同じ画素グループ１ｃから出力される。２つの第１の光電変換素子の重心位置は、画素グループ１ｃの重心位置と同じである。２つの第２の光電変換素子の重心位置は、画素グループ１ｃの重心位置と同じである。そのため、第１の電荷が得られる２つの第１の光電変換素子の重心位置と、第２の電荷が得られる２つの第２の光電変換素子の重心位置とは、同じである。つまり、第１の画素信号（高感度信号）の画素重心位置と、第２の画素信号（低感度信号）の画素重心位置とは、同じである。
第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、第１の画像信号および第２の画像信号を合成する。第１の画像信号は第１の画素信号に基づいて生成され、かつ第２の画像信号は第２の画素信号に基づいて生成される。第１の画素信号の画素重心位置と第２の画素信号の画素重心位置とが同じであるため、高品質な合成画像が得られる。
（第５の実施形態）
図２に示す固体撮像装置２０２を使用して、本発明の第５の実施形態を説明する。第５の実施形態の固体撮像装置２０２は、図７に示す画素グループ１ｂを含む。
以下の例において、固体撮像装置２０２は、２回の撮像を実行する。１回目の撮像における第１の光電変換素子は、光電変換素子１０ａ，１０ｂ，１０ｃである。１回目の撮像における第２の光電変換素子は、光電変換素子１０ｄである。
１回目の撮像において転送トランジスタ１１ａ，１１ｂ，１１ｃは、光電変換素子１０ａ，１０ｂ，１０ｃで生成された第１の電荷に基づく信号をＦＤ１２に転送する。１回目の撮像においてサンプルトランジスタ１８ａは、ＦＤ１２に保持された第１の電荷をメモリ１９ａに転送する。１回目の撮像においてメモリ１９ａは、第１の画素信号を記憶する。
１回目の撮像において転送トランジスタ１１ｄは、光電変換素子１０ｄで生成された第２の電荷に基づく信号をＦＤ１２に転送する。１回目の撮像においてサンプルトランジスタ１８ｂは、ＦＤ１２に保持された第２の電荷をメモリ１９ｂに転送する。１回目の撮像においてメモリ１９ｂは、第２の画素信号を記憶する。
２回目の撮像における第１の光電変換素子は、光電変換素子１０ｂ，１０ｃ，１０ｄである。２回目の撮像における第２の光電変換素子は、光電変換素子１０ａである。
２回目の撮像において転送トランジスタ１１ｂ，１１ｃ，１１ｄは、光電変換素子１０ｂ，１０ｃ，１０ｄで生成された第１の電荷をＦＤ１２に転送する。２回目の撮像においてサンプルトランジスタ１８ｃは、ＦＤ１２に保持された第１の電荷に基づく信号をメモリ１９ｃに転送する。２回目の撮像においてメモリ１９ｃは、第１の画素信号を記憶する。
２回目の撮像において転送トランジスタ１１ａは、光電変換素子１０ａで生成された第２の電荷をＦＤ１２に転送する。２回目の撮像においてサンプルトランジスタ１８ｄは、ＦＤ１２に保持された第２の電荷に基づく信号をメモリ１９ｄに転送する。２回目の撮像においてメモリ１９ｄは、第２の画素信号を記憶する。
図１３および図１４は、固体撮像装置２０２の動作を示す。図１３は、１回目の撮像における固体撮像装置２０２の動作を示す。図１３に示す動作において、光電変換素子１０ａ，１０ｂ，１０ｃが高感度信号を生成し、かつその信号がメモリ１９ａに保持される。図１３に示す動作において、光電変換素子１０ｄが低感度信号を生成し、かつその信号がメモリ１９ｂに保持される。
図１４は、２回目の撮像における固体撮像装置２０２の動作を示す。図１４に示す動作において、光電変換素子１０ｂ，１０ｃ，１０ｄが高感度信号を生成し、かつその信号がメモリ１９ｃに保持される。図１４に示す動作において、光電変換素子１０ａが低感度信号を生成し、かつその信号がメモリ１９ｄに保持される。
時刻ｔ１において、転送トランジスタ１１ａ、転送トランジスタ１１ｂ、転送トランジスタ１１ｃ、および第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ａ、光電変換素子１０ｂ、および光電変換素子１０ｃがリセットされる。時刻ｔ１よりも後の時刻ｔ２において、転送トランジスタ１１ａ、転送トランジスタ１１ｂ、転送トランジスタ１１ｃ、および第１のリセットトランジスタ１３がオフになる。時刻ｔ２において、光電変換素子１０ａ、光電変換素子１０ｂ、および光電変換素子１０ｃは、電荷の蓄積すなわち画素信号（高感度信号）の生成を開始する。
時刻ｔ２よりも後の時刻ｔ３において、転送トランジスタ１１ｄおよび第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ｄがリセットされる。時刻ｔ３よりも後の時刻ｔ４において、転送トランジスタ１１ｄおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ４において、光電変換素子１０ｄは、電荷の蓄積すなわち画素信号（低感度信号）の生成を開始する。
時刻ｔ４よりも後の時刻ｔ５において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ５よりも後の時刻ｔ６において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ５において、サンプルトランジスタ１８ａおよび第２のリセットトランジスタ２０ａがオンになり、かつクランプ容量１７およびメモリ１９ａがリセットされる。時刻ｔ６において、第２のリセットトランジスタ２０ａがオフになる。
時刻ｔ６よりも後の時刻ｔ７において、転送トランジスタ１１ａ、転送トランジスタ１１ｂ、および転送トランジスタ１１ｃがオンになる。時刻ｔ７において、光電変換素子１０ａ、光電変換素子１０ｂ、および光電変換素子１０ｃの各々から出力された電荷がＦＤ１２に転送される。
時刻ｔ７よりも後の時刻ｔ８において、転送トランジスタ１１ａ、転送トランジスタ１１ｂ、および転送トランジスタ１１ｃがオフになる。時刻ｔ８において、光電変換素子１０ａ、光電変換素子１０ｂ、および光電変換素子１０ｃは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１１において、光電変換素子１０ａ、光電変換素子１０ｂ、および光電変換素子１０ｃの各々に入射した光に基づく電荷が光電変換素子１０ａ、光電変換素子１０ｂ、および光電変換素子１０ｃの各々に蓄積される。露光期間Ｔ１１は、時刻ｔ２から時刻ｔ８までの期間である。光電変換素子１０ａから出力された電荷と、光電変換素子１０ｂから出力された電荷と、光電変換素子１０ｃから出力された電荷とは、ＦＤ１２において加算され、かつＦＤ１２に保持される。
時刻ｔ７において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ａは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ８において、メモリ１９ａは画素信号（高感度信号）を保持する。
時刻ｔ８よりも後の時刻ｔ９において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ９よりも後の時刻ｔ１０において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ９において、サンプルトランジスタ１８ｂおよび第２のリセットトランジスタ２０ｂがオンになり、かつクランプ容量１７およびメモリ１９ｂがリセットされる。時刻ｔ１０において、第２のリセットトランジスタ２０ｂがオフになる。
時刻ｔ１０よりも後の時刻ｔ１１において、転送トランジスタ１１ｄがオンになる。時刻ｔ１１において、光電変換素子１０ｄから出力された電荷がＦＤ１２に転送される。
時刻ｔ１１よりも後の時刻ｔ１２において、転送トランジスタ１１ｄがオフになる。時刻ｔ１２において、光電変換素子１０ｄは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ１２において、光電変換素子１０ｄに入射した光に基づく電荷が光電変換素子１０ｄに蓄積される。露光期間Ｔ１２は、時刻ｔ４から時刻ｔ１２までの期間である。光電変換素子１０ｄから出力された電荷は、ＦＤ１２に保持される。
時刻ｔ１１において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｂは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ１２において、メモリ１９ｂは画素信号（低感度信号）を保持する。
時刻ｔ１２よりも後の時刻ｔ１３において、転送トランジスタ１１ｂ、転送トランジスタ１１ｃ、転送トランジスタ１１ｄ、および第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ｂ、光電変換素子１０ｃ、および光電変換素子１０ｄがリセットされる。時刻ｔ１３よりも後の時刻ｔ１４において、転送トランジスタ１１ｂ、転送トランジスタ１１ｃ、転送トランジスタ１１ｄ、および第１のリセットトランジスタ１３がオフになる。時刻ｔ１４において、光電変換素子１０ｂ、光電変換素子１０ｃ、および光電変換素子１０ｄは、電荷の蓄積すなわち画素信号（高感度信号）の生成を開始する。
時刻ｔ１４よりも後の時刻ｔ１５において、転送トランジスタ１１ａおよび第１のリセットトランジスタ１３がオンになり、かつ光電変換素子１０ａがリセットされる。時刻ｔ１５よりも後の時刻ｔ１６において、転送トランジスタ１１ａおよび第１のリセットトランジスタ１３がオフになる。時刻ｔ１６において、光電変換素子１０ａは、電荷の蓄積すなわち画素信号（低感度信号）の生成を開始する。
時刻ｔ１６よりも後の時刻ｔ１７において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ１７よりも後の時刻ｔ１８において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ１７において、サンプルトランジスタ１８ｃおよび第２のリセットトランジスタ２０ｃがオンになり、かつクランプ容量１７およびメモリ１９ｃがリセットされる。時刻ｔ１８において、第２のリセットトランジスタ２０ｃがオフになる。
時刻ｔ１８よりも後の時刻ｔ１９において、転送トランジスタ１１ｂ、転送トランジスタ１１ｃ、および転送トランジスタ１１ｄがオンになる。時刻ｔ１９において、光電変換素子１０ｂ、光電変換素子１０ｃ、および光電変換素子１０ｄの各々から出力された電荷がＦＤ１２に転送される。
時刻ｔ１９よりも後の時刻ｔ２０において、転送トランジスタ１１ｂ、転送トランジスタ１１ｃ、および転送トランジスタ１１ｄがオフになる。時刻ｔ２０において、光電変換素子１０ｂ、光電変換素子１０ｃ、および光電変換素子１０ｄは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ２１において、光電変換素子１０ｂ、光電変換素子１０ｃ、および光電変換素子１０ｄの各々に入射した光に基づく電荷が光電変換素子１０ｂ、光電変換素子１０ｃ、および光電変換素子１０ｄの各々に蓄積される。露光期間Ｔ２１は、時刻ｔ１４から時刻ｔ２０までの期間である。光電変換素子１０ｂから出力された電荷と、光電変換素子１０ｃから出力された電荷と、光電変換素子１０ｄから出力された電荷とは、ＦＤ１２において加算され、かつＦＤ１２に保持される。
時刻ｔ１９において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｃは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ２０において、メモリ１９ｃは画素信号（高感度信号）を保持する。
時刻ｔ２０よりも後の時刻ｔ２１において、第１のリセットトランジスタ１３がオンになり、かつＦＤ１２がリセットされる。時刻ｔ２１よりも後の時刻ｔ２２において、第１のリセットトランジスタ１３がオフになる。
時刻ｔ２１において、サンプルトランジスタ１８ｄおよび第２のリセットトランジスタ２０ｄがオンになり、かつクランプ容量１７およびメモリ１９ｄがリセットされる。時刻ｔ２２において、第２のリセットトランジスタ２０ｄがオフになる。
時刻ｔ２２よりも後の時刻ｔ２３において、転送トランジスタ１１ａがオンになる。時刻ｔ２３において、光電変換素子１０ａから出力された電荷がＦＤ１２に転送される。
時刻ｔ２３よりも後の時刻ｔ２４において、転送トランジスタ１１ａがオフになる。時刻ｔ２４において、光電変換素子１０ａは、電荷の蓄積すなわち画素信号の生成を終了する。
露光期間Ｔ２２において、光電変換素子１０ａに入射した光に基づく電荷が光電変換素子１０ａに蓄積される。露光期間Ｔ２２は、時刻ｔ１６から時刻ｔ２４までの期間である。光電変換素子１０ａから出力された電荷は、ＦＤ１２に保持される。
時刻ｔ２３において、第１の増幅トランジスタ１４は、ＦＤ１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号として出力する。第１の増幅トランジスタ１４から出力された画素信号は、クランプ容量１７に保持される。サンプルトランジスタ１８ｄは、クランプ容量１７の第２端の電圧をサンプリングする。時刻ｔ２４において、メモリ１９ｄは画素信号（低感度信号）を保持する。
図１３および図１４に示す動作は、固体撮像装置２０２に配置された全ての画素グループ１ｂで同時に行われる。そのため、グローバル電子シャッター動作が実現される。
読み出し期間Ｔｒｅａｄにおいて、メモリ１９ａ、メモリ１９ｂ、メモリ１９ｃ、およびメモリ１９ｄに保持された画素信号が読み出される。読み出し期間Ｔｒｅａｄは、時刻ｔ２４よりも後の時刻ｔ２５から開始される。第２の増幅トランジスタ２１ａは、メモリ１９ａに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第１の画素信号として出力する。選択トランジスタ２２ａは、第２の増幅トランジスタ２１ａから出力された第１の画素信号を垂直信号線９に出力する。第２の増幅トランジスタ２１ｂは、メモリ１９ｂに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２２ｂは、第２の増幅トランジスタ２１ｂから出力された第２の画素信号を垂直信号線９に出力する。
第２の増幅トランジスタ２１ｃは、メモリ１９ｃに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第１の画素信号として出力する。選択トランジスタ２２ｃは、第２の増幅トランジスタ２１ｃから出力された第１の画素信号を垂直信号線９に出力する。第２の増幅トランジスタ２１ｄは、メモリ１９ｄに保持された画素信号に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２２ｄは、第２の増幅トランジスタ２１ｄから出力された第２の画素信号を垂直信号線９に出力する。
図１３および図１４に示す動作において、固体撮像装置２０２は、２回の撮像を実行する。１回目の撮像において、光電変換素子１０ａ，１０ｂ，１０ｃは第１の電荷を生成する。１回目の撮像において、光電変換素子１０ｄは第２の電荷を生成する。１回目の撮像において、転送トランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄは、第１の電荷および第２の電荷をＦＤ１２に転送する（時刻ｔ７および時刻ｔ１１）。１回目の撮像において、サンプルトランジスタ１８ａは、ＦＤ１２に保持された第１の電荷に基づく信号をメモリ１９ａに転送する（時刻ｔ７）。１回目の撮像において、サンプルトランジスタ１８ｂは、ＦＤ１２に保持された第２の電荷に基づく信号をメモリ１９ｂに転送する（時刻ｔ１１）。１回目の撮像において、メモリ１９ａは、第１の電荷に基づく第１の画素信号を記憶する（時刻ｔ８）。１回目の撮像において、メモリ１９ｂは、第２の電荷に基づく第２の画素信号を記憶する（時刻ｔ１２）。
２回目の撮像において、光電変換素子１０ｂ，１０ｃ，１０ｄは第１の電荷を生成する。２回目の撮像において、光電変換素子１０ａは第２の電荷を生成する。２回目の撮像において、転送トランジスタ１１ａ，１１ｂ，１１ｃ，１１ｄは、第１の電荷および第２の電荷をＦＤ１２に転送する（時刻ｔ１９および時刻ｔ２３）。２回目の撮像において、サンプルトランジスタ１８ｃは、ＦＤ１２に保持された第１の電荷に基づく信号をメモリ１９ｃに転送する（時刻ｔ１９）。２回目の撮像において、サンプルトランジスタ１８ｄは、ＦＤ１２に保持された第２の電荷に基づく信号をメモリ１９ｄに転送する（時刻ｔ２３）。２回目の撮像において、メモリ１９ｃは、第１の電荷に基づく第１の画素信号を記憶する（時刻ｔ２０）。２回目の撮像において、メモリ１９ｄは、第２の電荷に基づく第２の画素信号を記憶する（時刻ｔ２４）。
１回目の撮像において、光電変換素子１０ａの電荷と光電変換素子１０ｂの電荷と光電変換素子１０ｃの電荷とを加算することにより高感度信号が得られる。１回目の撮像において、光電変換素子１０ｄのみの電荷に基づいて低感度信号が得られる。２回目の撮像において、光電変換素子１０ｂの電荷と光電変換素子１０ｃの電荷と光電変換素子１０ｄの電荷とを加算することにより高感度信号が得られる。２回目の撮像において、光電変換素子１０ａのみの電荷に基づいて低感度信号が得られる。したがって、２回の撮像により、２種類の高感度信号と、２種類の低感度信号とが得られる。
第１の組み合わせおよび第２の組み合わせは、互いに異なる。第１の組み合わせは、１回目の撮像において高感度信号を生成する光電変換素子の組み合わせである。第２の組み合わせは、２回目の撮像において高感度信号を生成する光電変換素子の組み合わせである。第３の組み合わせおよび第４の組み合わせは、互いに異なる。第３の組み合わせは、１回目の撮像において低感度信号を生成する光電変換素子の組み合わせである。第４の組み合わせは、２回目の撮像において低感度信号を生成する光電変換素子の組み合わせである。
固体撮像装置２０２は、２回の撮像により得られた高感度信号に基づく第１の画像信号と、２回の撮像により得られた低感度信号に基づく第２の画像信号とを出力する。第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、１回目の撮像により固体撮像装置２０２から出力された第１の画像信号および第２の画像信号と２回目の撮像により固体撮像装置２０２から出力された第１の画像信号および第２の画像信号をそれぞれ平均してもよい。
第１の画像処理部２０３ａおよび第２の画像処理部２０３ｂは、第１の画像信号および第２の画像信号を合成する。第１の画像信号は第１の画素信号に基づいて生成され、かつ第２の画像信号は第２の画素信号に基づいて生成される。第１の画素信号の画素位置と第２の画素信号の画素位置とが同じであるため、高品質な合成画像が得られる。
図１１および図１２に示す動作において、２つの光電変換素子から出力された電荷が加算される。図１３および図１４に示す動作において、３つの光電変換素子から出力された電荷が加算される。そのため、図１３および図１４に示す動作において、高感度信号と低感度信号との信号比が、図１１および図１２に示す動作における信号比に比べて大きくなる。
（第６の実施形態）
図２に示す固体撮像装置２０２を使用して、本発明の第６の実施形態を説明する。第６の実施形態において、図３に示す画素グループ１ａは、図１５に示す画素グループ１ｄに変更される。図１５は、画素グループ１ｄの構成を示す。
１つの画素グループ１ｄは、２行かつ２列に配置された画素１に対応する。図１５に示す画素グループ１ｄは、４つの光電変換素子１１０ａ，１１０ｂ，１１０ｃ，１１０ｄと、８つの転送トランジスタ１１１ａ，１１１ｂ，１１１ｃ，１１１ｄ，２１１ａ，２１１ｂ，２１１ｃ，２１１ｄと、ＦＤ１１２，２１２と、リセットトランジスタ１１３，２１３と、増幅トランジスタ１１４，２１４と、選択トランジスタ１１５，２１５とを有する。
画素グループ１ｄの概略構成について説明する。第１の露光期間に少なくとも２つの第１の光電変換素子で少なくとも２つの第１の電荷が生成される。少なくとも２つの第１の電荷は第１のタイミングでＦＤ１１２（第１のフローティングディフュージョン）に転送される。少なくとも２つの第１の電荷はＦＤ１１２において加算され、かつＦＤ１１２に保持される。第２の露光期間に少なくとも１つの第２の光電変換素子で第２の電荷が生成される。第２の露光期間は第１の露光期間と同じである。第２の電荷は第２のタイミングでＦＤ２１２（第２のフローティングディフュージョン）に転送され、かつＦＤ２１２に保持される。第２のタイミングは第１のタイミングと同じである。ＦＤ１１２に保持された第１の電荷に基づく第１の画素信号は垂直信号線１１９（第１の信号線）に出力される。ＦＤ２１２に保持された第２の電荷に基づく第２の画素信号は、垂直信号線１１９と異なる垂直信号線２１９（第２の信号線）に出力される。
画素グループ１ｄの詳細な構成について説明する。ＦＤ１１２、ＦＤ２１２、リセットトランジスタ１１３、リセットトランジスタ２１３、増幅トランジスタ１１４、増幅トランジスタ２１４、選択トランジスタ１１５、および選択トランジスタ２１５は、画素グループ１ｄ内で共有されている。図１５に示す各回路要素の配置位置は実際の配置位置と必ずしも一致するわけではない。
光電変換素子１１０ａ、転送トランジスタ１１１ａ、および転送トランジスタ２１１ａは、第１の画素に対応する。光電変換素子１１０ｂ、転送トランジスタ１１１ｂ、および転送トランジスタ２１１ｂは、第２の画素に対応する。光電変換素子１１０ｃ、転送トランジスタ１１１ｃ、および転送トランジスタ２１１ｃは、第３の画素に対応する。光電変換素子１１０ｄ、転送トランジスタ１１１ｄ、および転送トランジスタ２１１ｄは、第４の画素に対応する。以下では、１つの画素グループ１ｄに含まれる４つの画素１のうち第１の画素の構成について説明する。第２の画素、第３の画素、および第４の画素の構成は、第１の画素の構成と同様である。
以下では、ＦＤ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４、および選択トランジスタ１１５について説明する。ＦＤ２１２、リセットトランジスタ２１３、増幅トランジスタ２１４、および選択トランジスタ２１５は、ＦＤ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４、および選択トランジスタ１１５とそれぞれ同様である。ＦＤ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４、および選択トランジスタ１１５は、高感度信号を出力するための回路である。ＦＤ２１２、リセットトランジスタ２１３、増幅トランジスタ２１４、および選択トランジスタ２１５は、低感度信号を出力するための回路である。
光電変換素子１１０ａの第１端は、グランドに接続されている。転送トランジスタ１１１ａのドレインは、光電変換素子１１０ａの第２端に接続されている。転送トランジスタ１１１ａのゲートは、垂直走査回路３に接続されている。転送パルスＳ１１１ａが垂直走査回路３から転送トランジスタ１１１ａのゲートに供給される。
ＦＤ１１２の第１端は、転送トランジスタ１１１ａのソース、転送トランジスタ１１１ｂのソース、転送トランジスタ１１１ｃのソース、および転送トランジスタ１１１ｄのソースに接続されている。ＦＤ１１２の第２端は、グランドに接続されている。リセットトランジスタ１１３のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。リセットトランジスタ１１３のソースは、転送トランジスタ１１１ａのソース、転送トランジスタ１１１ｂのソース、転送トランジスタ１１１ｃのソース、転送トランジスタ１１１ｄのソース、およびＦＤ１１２の第１端に接続されている。リセットトランジスタ１１３のゲートは、垂直走査回路３に接続されている。リセットパルスＳ１１３が垂直走査回路３からリセットトランジスタ１１３のゲートに供給される。
増幅トランジスタ１１４のドレインは、電源電圧ＶＤＤを供給する電源に接続されている。増幅トランジスタ１１４のゲートは、転送トランジスタ１１１ａのソース、転送トランジスタ１１１ｂのソース、転送トランジスタ１１１ｃのソース、転送トランジスタ１１１ｄのソース、およびＦＤ１１２の第１端に接続されている。選択トランジスタ１１５のドレインは、増幅トランジスタ１１４のソースに接続されている。選択トランジスタ１１５のソースは、垂直信号線１１９に接続されている。選択トランジスタ１１５のゲートは、垂直走査回路３に接続されている。選択パルスＳ１１５が垂直走査回路３から選択トランジスタ１１５のゲートに供給される。
光電変換素子１１０ａは、図３に示す光電変換素子１０ａと同様である。転送トランジスタ１１１ａは、図３に示す転送トランジスタ１１ａと同様である。転送トランジスタ１１１ａがオンであるとき、光電変換素子１１０ａとＦＤ１１２とは電気的に接続される。光電変換素子１１０ａとＦＤ１１２とが電気的に接続されたとき、転送トランジスタ１１１ａは、光電変換素子１１０ａに蓄積された電荷をＦＤ１１２に転送する。転送トランジスタ１１１ａのオンと転送トランジスタ１１１ａのオフとは、垂直走査回路３から供給される転送パルスＳ１１１ａに基づいて制御される。
転送パルスＳ１１１ｂが垂直走査回路３から転送トランジスタ１１１ｂのゲートに供給される。転送パルスＳ１１１ｃが垂直走査回路３から転送トランジスタ１１１ｃのゲートに供給される。転送パルスＳ１１１ｄが垂直走査回路３から転送トランジスタ１１１ｄのゲートに供給される。転送パルスＳ２１１ａが垂直走査回路３から転送トランジスタ２１１ａのゲートに供給される。転送パルスＳ２１１ｂが垂直走査回路３から転送トランジスタ２１１ｂのゲートに供給される。転送パルスＳ２１１ｃが垂直走査回路３から転送トランジスタ２１１ｃのゲートに供給される。転送パルスＳ２１１ｄが垂直走査回路３から転送トランジスタ２１１ｄのゲートに供給される。
ＦＤ１１２は、光電変換素子１１０ａ，１１０ｂ，１１０ｃ，１１０ｄから転送された電荷を一時的に保持および蓄積し、電圧に変換する。
リセットトランジスタ１１３は、図３に示す第１のリセットトランジスタ１３と同様である。リセットトランジスタ１１３がオンであるとき、電源とＦＤ１１２とは電気的に接続される。電源とＦＤ１１２とが電気的に接続されたとき、リセットトランジスタ１１３はＦＤ１１２をリセットする。リセットトランジスタ１１３のオンとリセットトランジスタ１１３のオフとは、垂直走査回路３から供給されるリセットパルスＳ１１３に基づいて制御される。転送トランジスタ１１１ａおよびリセットトランジスタ１１３がオンであるとき、光電変換素子１１０ａがリセットされる。光電変換素子１１０ａおよびＦＤ１１２のリセットにより、光電変換素子１１０ａおよびＦＤ１１２に蓄積されている電荷の量が制御される。このリセットにより、光電変換素子１１０ａおよびＦＤ１１２の状態（電位）が基準状態（基準電位、リセットレベル）に設定される。
増幅トランジスタ１１４は、ＦＤ１１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を画素信号としてソースから出力する。垂直信号線１１９に接続された電流源１２３は、増幅トランジスタ１１４の負荷として機能し、かつ増幅トランジスタ１１４を駆動する電流を増幅トランジスタ１１４に供給する。増幅トランジスタ１１４および電流源１２３は、ソースフォロア回路である。
電流源２２３が垂直信号線２１９に接続されている。増幅トランジスタ２１４および電流源２２３は、ソースフォロア回路である。
選択トランジスタ１１５は、増幅トランジスタ１１４および垂直信号線１１９に接続されている。選択トランジスタ１１５は、図３に示す選択トランジスタ２２ａと同様である。選択トランジスタ１１５がオンであるとき、増幅トランジスタ１１４と垂直信号線１１９とは電気的に接続される。増幅トランジスタ１１４と垂直信号線１１９とが電気的に接続されたとき、選択トランジスタ１１５は、増幅トランジスタ１１４から出力された画素信号を垂直信号線１１９に出力する。選択トランジスタ１１５のオンと選択トランジスタ１１５のオフとは、垂直走査回路３から供給される選択パルスＳ１１５に基づいて制御される。
リセットパルスＳ２１３が垂直走査回路３からリセットトランジスタ２１３のゲートに供給される。選択パルスＳ２１５が垂直走査回路３から選択トランジスタ２１５のゲートに供給される。
図１６は、固体撮像装置２０２の動作を示す。図１６において、各パルスの波形が示されている。図１６における横方向は時間を示し、かつ図１６における縦方向は電圧を示す。図１６に示す動作において、光電変換素子１１０ａ，１１０ｄが高感度信号を生成し、かつその信号がＦＤ１１２に保持される。図１６に示す動作において、光電変換素子１１０ｂが低感度信号を生成し、かつその信号がＦＤ２１２に保持される。図１６に示す動作において、高感度信号および低感度信号は、ローリングシャッター動作により並列に読み出される。
図１６において、水平同期信号ＨＤの波形が示されている。１水平期間は、水平ブランキング期間および水平有効期間を含む。水平ブランキング期間において、水平同期信号ＨＤのレベルはＬレベルである。水平有効期間において、水平同期信号ＨＤのレベルはＨレベルである。水平ブランキング期間において、固体撮像装置２０２は、画素グループ１ｄの配列における所定の行を選択する。選択された行の画素グループ１ｄにおいて、リセット動作、蓄積動作、および信号読み出しが実行される。水平ブランキング期間において、列処理回路４は、ノイズ除去および増幅等を行う。列処理回路４によって処理された信号は、水平有効期間に固体撮像装置２０２の外部へ出力される。
図１６に示す各パルスは、画素グループ１ｄの配列における２つの行に供給される。以下では、第ｎ行の画素グループ１ｄの動作を説明する。
時刻ｔ１よりも前では、各パルスのレベルはＬレベルである。時刻ｔ１において、転送パルスＳ１１１ａ、転送パルスＳ１１１ｂ、転送パルスＳ１１１ｃ、転送パルスＳ１１１ｄ、転送パルスＳ２１１ａ、転送パルスＳ２１１ｂ、転送パルスＳ２１１ｃ、転送パルスＳ２１１ｄ、リセットパルスＳ１１３、およびリセットパルスＳ２１３がＬレベルからＨレベルに変化する。そのため、転送トランジスタ１１１ａ、転送トランジスタ１１１ｂ、転送トランジスタ１１１ｃ、転送トランジスタ１１１ｄ、転送トランジスタ２１１ａ、転送トランジスタ２１１ｂ、転送トランジスタ２１１ｃ、転送トランジスタ２１１ｄ、リセットトランジスタ１１３、およびリセットトランジスタ２１３がオンになる。時刻ｔ１において、光電変換素子１１０ａ、光電変換素子１１０ｂ、光電変換素子１１０ｃ、および光電変換素子１１０ｄがリセットされる。
時刻ｔ１よりも後の時刻ｔ２において、転送パルスＳ１１１ａ、転送パルスＳ１１１ｂ、転送パルスＳ１１１ｃ、転送パルスＳ１１１ｄ、転送パルスＳ２１１ａ、転送パルスＳ２１１ｂ、転送パルスＳ２１１ｃ、転送パルスＳ２１１ｄ、リセットパルスＳ１１３、およびリセットパルスＳ２１３がＨレベルからＬレベルに変化する。そのため、転送トランジスタ１１１ａ、転送トランジスタ１１１ｂ、転送トランジスタ１１１ｃ、転送トランジスタ１１１ｄ、転送トランジスタ２１１ａ、転送トランジスタ２１１ｂ、転送トランジスタ２１１ｃ、転送トランジスタ２１１ｄ、リセットトランジスタ１１３、およびリセットトランジスタ２１３がオフになる。時刻ｔ２において光電変換素子１１０ａ、光電変換素子１１０ｂ、光電変換素子１１０ｃ、および光電変換素子１１０ｄは、撮像を開始する。つまり、光電変換素子１１０ａ、光電変換素子１１０ｂ、光電変換素子１１０ｃ、および光電変換素子１１０ｄは、電荷の蓄積すなわち画素信号の生成を開始する。
光電変換素子１１０ｃで生成された電荷は、信号処理に使用されない。光電変換素子１１０ｃから溢れた電荷が他の回路に影響を与える。その影響を抑制するために光電変換素子１１０ｃもリセットされる。
図１６に示す動作において、各光電変換素子は、高感度信号のための転送トランジスタ（１１１ａ～１１１ｄ）、高感度信号のためのリセットトランジスタ（１１３）、低感度信号のための転送トランジスタ（２１１ａ～２１１ｄ）、および低感度信号のためのリセットトランジスタ（２１３）によってリセットされる。各光電変換素子は、高感度信号のための転送トランジスタ（１１１ａ～１１１ｄ）および高感度信号のためのリセットトランジスタ（１１３）のみによってリセットされてもよい。各光電変換素子は、低感度信号のための転送トランジスタ（２１１ａ～２１１ｄ）および低感度信号のためのリセットトランジスタ（２１３）のみによってリセットされてもよい。
時刻ｔ２よりも後の時刻ｔ３において、選択パルスＳ１１５がＬレベルからＨレベルに変化する。そのため、選択トランジスタ１１５がオンになる。時刻ｔ３において、選択パルスＳ２１５がＬレベルからＨレベルに変化する。そのため、選択トランジスタ２１５がオンになる。
時刻ｔ３よりも後の時刻ｔ４において、リセットパルスＳ１１３がＬレベルからＨレベルに変化する。そのため、リセットトランジスタ１１３がオンになる。時刻ｔ４において、ＦＤ１１２がリセットされる。増幅トランジスタ１１４は、リセットされたＦＤ１１２の電圧を増幅し、かつ増幅された電圧をリセット信号として出力する。選択トランジスタ１１５は、増幅トランジスタ１１４から出力されたリセット信号を垂直信号線１１９に出力する。
時刻ｔ４において、リセットパルスＳ２１３がＬレベルからＨレベルに変化する。そのため、リセットトランジスタ２１３がオンになる。時刻ｔ４において、ＦＤ２１２がリセットされる。増幅トランジスタ２１４は、リセットされたＦＤ２１２の電圧を増幅し、かつ増幅された電圧をリセット信号として出力する。選択トランジスタ２１５は、増幅トランジスタ２１４から出力されたリセット信号を垂直信号線２１９に出力する。
時刻ｔ４よりも後の時刻ｔ５において、リセットパルスＳ１１３がＨレベルからＬレベルに変化する。そのため、リセットトランジスタ１１３がオフになる。時刻ｔ５において、リセットパルスＳ２１３がＨレベルからＬレベルに変化する。そのため、リセットトランジスタ２１３がオフになる。
時刻ｔ５よりも後の時刻ｔ６において、転送パルスＳ１１１ａおよび転送パルスＳ１１１ｄがＬレベルからＨレベルになる。そのため、転送トランジスタ１１１ａおよび転送トランジスタ１１１ｄがオンになる。時刻ｔ６において、光電変換素子１１０ａおよび光電変換素子１１０ｄの各々から出力された電荷がＦＤ１１２に転送される。
時刻ｔ６において、転送パルスＳ２１１ｂがＬレベルからＨレベルになる。そのため、転送トランジスタ２１１ｂがオンになる。時刻ｔ６において、光電変換素子１１０ｂから出力された電荷がＦＤ２１２に転送される。
時刻ｔ６よりも後の時刻ｔ７において、転送パルスＳ１１１ａおよび転送パルスＳ１１１ｄがＨレベルからＬレベルになる。そのため、転送トランジスタ１１１ａおよび転送トランジスタ１１１ｄがオフになる。時刻ｔ７において、光電変換素子１１０ａおよび光電変換素子１１０ｄは、撮像を終了する。つまり、光電変換素子１１０ａおよび光電変換素子１１０ｄは、電荷の蓄積すなわち画素信号の生成を終了する。光電変換素子１１０ａから出力された電荷と、光電変換素子１１０ｄから出力された電荷とは、ＦＤ１１２において加算される。加算された電荷は、高感度信号としてＦＤ１１２に保持される。
増幅トランジスタ１１４は、ＦＤ１１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を第１の画素信号として出力する。選択トランジスタ１１５は、増幅トランジスタ１１４から出力された第１の画素信号を垂直信号線１１９に出力する。列処理回路４は、第１の画素信号とリセット信号との差を示す信号を生成する。
時刻ｔ７において、転送パルスＳ２１１ｂがＨレベルからＬレベルになる。そのため、転送トランジスタ２１１ｂがオフになる。時刻ｔ７において、光電変換素子１１０ｂは、撮像を終了する。つまり、光電変換素子１１０ｂは、電荷の蓄積すなわち画素信号の生成を終了する。光電変換素子１１０ｂから出力された電荷は、低感度信号としてＦＤ２１２に保持される。
増幅トランジスタ２１４は、ＦＤ２１２に保持された電荷に基づく電圧を増幅し、かつ増幅された電圧を第２の画素信号として出力する。選択トランジスタ２１５は、増幅トランジスタ２１４から出力された第２の画素信号を垂直信号線２１９に出力する。列処理回路４は、第２の画素信号とリセット信号との差を示す信号を生成する。
時刻ｔ７よりも後の時刻ｔ８において、選択パルスＳ１１５がＨレベルからＬレベルに変化する。そのため、選択トランジスタ１１５がオフになる。時刻ｔ８において、選択パルスＳ２１５がＨレベルからＬレベルに変化する。そのため、選択トランジスタ２１５がオフになる。
光電変換素子１１０ａ、光電変換素子１１０ｂ、および光電変換素子１１０ｄは撮像を同時に開始し、かつ撮像を同時に終了する。高感度信号のための露光期間と、低感度信号のための露光期間とは同じである。
時刻ｔ８よりも後の時刻ｔ９から始まる水平有効期間において、固体撮像装置２０２は、第ｎ行の第１の画素信号に基づく第１の画像信号と、第ｎ行の第２の画素信号に基づく第２の画像信号とを固体撮像装置２０２の外部へ出力する。
固体撮像装置２０２は、上記の動作を画素グループ１ｄの配列における行毎に実行する。各行の動作のタイミングは、１水平期間ずつずれている。そのため、ローリングシャッター動作が実現される。
時刻ｔ７において、２つの第１の光電変換素子で生成された２つの第１の電荷はＦＤ１１２に転送される。第１の光電変換素子は、光電変換素子１１０ａおよび光電変換素子１１０ｄである。２つの第１の電荷はＦＤ１１２において加算され、かつＦＤ１１２に保持される。時刻ｔ７において、第２の光電変換素子で生成された第２の電荷はＦＤ２１２に転送され、かつＦＤ２１２に保持される。第２の光電変換素子は、光電変換素子１１０ｂである。ＦＤ１１２に保持された第１の電荷に基づく第１の画素信号は、時刻ｔ７において垂直信号線１１９に出力される。ＦＤ２１２に保持された第２の電荷に基づく第２の画素信号は、時刻ｔ７において垂直信号線２１９に出力される。
３つ以上の第１の光電変換素子で３つ以上の第１の電荷が生成されてもよい。２つ以上の第２の光電変換素子で２つ以上の第２の電荷が生成されてもよい。
図１６に示す動作において、光電変換素子１１０ａ，１１０ｄが高感度信号の取得に使用され、かつ光電変換素子１１０ｂが低感度信号の取得に使用される。２つの光電変換素子１０ａ，１０ｄの行位置は互いに異なり、かつ２つの光電変換素子１０ａ，１０ｄの列位置は互いに異なる。ＦＤ１１２およびＦＤ２１２が各光電変換素子で共有される限り、任意の光電変換素子の組み合わせで高感度信号および低感度信号の各々を得ることができる。そのため、電荷の加算に係わる複数の画素の配置方向は水平方向または垂直方向に限らない。
光電変換素子１１０ａの電荷と光電変換素子１１０ｄの電荷とを加算することにより高感度信号が得られる。光電変換素子１１０ｂのみの電荷に基づいて低感度信号が得られる。また、高感度信号を生成するための露光期間と、低感度信号を生成するための露光期間とは、同じである。
したがって、第１の画像信号と第２の画像信号とを合成することにより、画質の劣化が抑制された高ダイナミックレンジの画像を得ることができる。第１の画像信号は、高感度信号に基づいて生成される。第２の画像信号は、低感度信号に基づいて生成される。固体撮像装置２０２および撮像システム２００は画質の劣化を抑制することができる。
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
本発明の各実施形態によれば、固体撮像装置および撮像システムは画質の劣化を抑制することができる。
１ 画素
１ａ，１ｂ，１ｃ，１ｄ 画素グループ
２ 画素部
３ 垂直走査回路
４ 列処理回路
５ 水平読み出し回路
６ 出力アンプ
７ 制御回路
８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ｆ メモリユニット
１０ａ，１０ｂ，１０ｃ，１０ｄ，１１０ａ，１１０ｂ，１１０ｃ，１１０ｄ 光電変換素子
１１ａ，１１ｂ，１１ｃ，１１ｄ，１１１ａ，１１１ｂ，１１１ｃ，１１１ｄ，２１１ａ，２１１ｂ，２１１ｃ，２１１ｄ 転送トランジスタ
１２，１１２，２１２ ＦＤ
１３ 第１のリセットトランジスタ
１４ 第１の増幅トランジスタ
１６ 第１の電流源
１７ クランプ容量
１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆ サンプルトランジスタ
１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ メモリ
２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ 第２のリセットトランジスタ
２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ 第２の増幅トランジスタ
２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆ，１１５，２１５ 選択トランジスタ
２３ 第２の電流源
３０ 第１の基板
３１ 第２の基板
３２，３３，３５，３６ マイクロパッド
３４，３７ マイクロバンプ
３８ パッド
１１３，２１３ リセットトランジスタ
１１４，２１４ 増幅トランジスタ
１２３，２２３ 電流源
２００ 撮像システム
２０１ レンズ
２０２ 固体撮像装置
２０３ 信号処理部
２０３ａ 第１の画像処理部
２０３ｂ 第２の画像処理部
２０４ 表示部
２０５ 駆動制御部
２０６ レンズ制御部
２０７ カメラ制御部
２０８ カメラ操作部
２０９ 記憶部

Claims (9)

  1. 行列状に配置された複数の光電変換素子と、
    複数の画素グループと、
    を有し、
    前記複数の光電変換素子の各々は、前記複数の画素グループのいずれか１つに属し、
    前記複数の画素グループの各々は、前記複数の光電変換素子に含まれる少なくとも３つの前記光電変換素子を含み、
    前記少なくとも３つの前記光電変換素子は、第１の電荷を生成する少なくとも２つの第１の光電変換素子と、第２の電荷を生成する少なくとも１つの第２の光電変換素子とからなり、
    前記少なくとも３つの前記光電変換素子は、少なくとも２行および少なくとも２列に配置され、
    前記複数の画素グループの各々は、
    フローティングディフュージョンと、
    第１のメモリと、
    第２のメモリと、
    を有し、
    第１の露光期間に前記第１の光電変換素子で前記第１の電荷が生成され、
    前記第１の電荷は第１のタイミングで前記フローティングディフュージョンに転送され、
    少なくとも２つの前記第１の光電変換素子で生成された２つの前記第１の電荷は前記フローティングディフュージョンにおいて加算され、かつ前記フローティングディフュージョンに保持され、
    前記第１のメモリは、前記フローティングディフュージョンに保持された前記第１の電荷に基づく第１の画素信号を記憶し、
    第２の露光期間に前記第２の光電変換素子で前記第２の電荷が生成され、前記第２の露光期間の少なくとも一部は前記第１の露光期間と重なり、
    前記第２の電荷は第２のタイミングで前記フローティングディフュージョンに転送され、かつ前記フローティングディフュージョンに保持され、前記第２のタイミングは前記第１のタイミングと異なり、
    前記第２のメモリは、前記フローティングディフュージョンに保持された前記第２の電荷に基づく第２の画素信号を記憶する
    固体撮像装置。
  2. 前記複数の光電変換素子を有する第１の基板と、
    前記第１の基板に積層され、かつ前記第１のメモリおよび前記第２のメモリを有する第２の基板と、
    を有する
    請求項１に記載の固体撮像装置。
  3. 前記複数の画素グループの各々は、
    前記第１の電荷および前記第２の電荷を前記フローティングディフュージョンに転送する転送トランジスタと、
    前記フローティングディフュージョンおよび前記第１のメモリに接続された第１のスイッチと、
    前記フローティングディフュージョンおよび前記第２のメモリに接続された第２のスイッチと、
    を有し、
    前記第１のスイッチがオンであるとき、前記第１のスイッチは、前記フローティングディフュージョンに保持された前記第１の電荷を前記第１のメモリに転送し、かつ前記第２のスイッチはオフであり、
    前記第２のスイッチがオンであるとき、前記第２のスイッチは、前記フローティングディフュージョンに保持された前記第２の電荷を前記第２のメモリに転送し、かつ前記第１のスイッチはオフである
    請求項１または請求項２に記載の固体撮像装置。
  4. 前記複数の画素グループの各々は、前記複数の光電変換素子に含まれる少なくとも４つの前記光電変換素子を含み、
    前記少なくとも４つの前記光電変換素子は、連続する少なくとも２行および連続する少なくとも２列に配置されている
    請求項１または請求項２に記載の固体撮像装置。
  5. 前記複数の画素グループの各々は、前記複数の光電変換素子に含まれる少なくとも４つの前記光電変換素子を含み、
    前記少なくとも４つの前記光電変換素子は、連続する少なくとも２行および連続する少なくとも２列に配置されている
    請求項３に記載の固体撮像装置。
  6. 前記少なくとも４つの前記光電変換素子は、少なくとも２つの前記第１の光電変換素子と、少なくとも２つの前記第２の光電変換素子とからなり、
    前記転送トランジスタは、前記第２の光電変換素子で生成された前記第２の電荷を前記フローティングディフュージョンに順次転送し、
    前記第２のスイッチは、前記フローティングディフュージョンに保持された前記第２の電荷を前記第２のメモリに順次転送し、
    前記第２のメモリは、少なくとも２組の前記第２の電荷に基づく少なくとも２組の前記第２の画素信号を別々に記憶する
    請求項５に記載の固体撮像装置。
  7. 前記固体撮像装置は、複数回の撮像を実行し、
    前記複数回の撮像の各々において、前記第１の光電変換素子は前記第１の電荷を生成し、
    前記複数回の撮像の各々において、前記第２の光電変換素子は前記第２の電荷を生成し、
    前記複数回の撮像の各々において、前記転送トランジスタは、前記第１の電荷および前記第２の電荷を前記フローティングディフュージョンに転送し、
    前記複数回の撮像の各々において、前記第１のスイッチは、前記フローティングディフュージョンに保持された前記第１の電荷を前記第１のメモリに転送し、
    前記複数回の撮像の各々において、前記第２のスイッチは、前記フローティングディフュージョンに保持された前記第２の電荷を前記第２のメモリに転送し、
    前記複数回の撮像の各々において、前記第１のメモリは、前記第１の画素信号を記憶し、
    前記複数回の撮像の各々において、前記第２のメモリは、前記第２の画素信号を記憶し、
    前記複数の画素グループの各々において、少なくとも２つの前記第１の光電変換素子の組み合わせは前記撮像毎に異なり、
    前記複数の画素グループの各々において、少なくとも２つの前記第２の光電変換素子の組み合わせは前記撮像毎に異なる
    請求項６に記載の固体撮像装置。
  8. 行列状に配置された複数の光電変換素子と、
    複数の画素グループと、
    を有し、
    前記複数の光電変換素子の各々は、前記複数の画素グループのいずれか１つに属し、
    前記複数の画素グループの各々は、前記複数の光電変換素子に含まれる少なくとも３つの前記光電変換素子を含み、
    前記少なくとも３つの前記光電変換素子は、第１の電荷を生成する少なくとも２つの第１の光電変換素子と、第２の電荷を生成する少なくとも１つの第２の光電変換素子とからなり、
    前記少なくとも３つの前記光電変換素子は、少なくとも２行および少なくとも２列に配置され、
    前記複数の画素グループの各々は、
    第１のフローティングディフュージョンと、
    第２のフローティングディフュージョンと、
    を有し、
    露光期間に前記第１の光電変換素子で前記第１の電荷が生成され、
    前記第１の電荷は第１のタイミングで前記第１のフローティングディフュージョンに転送され、
    少なくとも２つの光電変換素子で生成された２つの前記第１の電荷は前記第１のフローティングディフュージョンにおいて加算され、かつ前記第１のフローティングディフュージョンに保持され、
    前記露光期間に前記第２の光電変換素子で前記第２の電荷が生成され、
    前記第２の電荷は第２のタイミングで前記第２のフローティングディフュージョンに転送され、かつ前記第２のフローティングディフュージョンに保持され、前記第２のタイミングは前記第１のタイミングと同じであり、
    前記第１のフローティングディフュージョンに保持された前記第１の電荷に基づく第１の画素信号は第１の信号線に出力され、
    前記第２のフローティングディフュージョンに保持された前記第２の電荷に基づく第２の画素信号は、前記第１の信号線と異なる第２の信号線に出力される
    固体撮像装置。
  9. 請求項１から請求項８のいずれか一項に記載の固体撮像装置と、
    前記第１の画素信号に基づく第１の画像信号と、前記第２の画素信号に基づく第２の画像信号とを合成する信号処理回路と、
    を有する撮像システム。
JP2020522422A 2018-05-29 2018-05-29 固体撮像装置および撮像システム Active JP7111810B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/020497 WO2019229835A1 (ja) 2018-05-29 2018-05-29 固体撮像装置および撮像システム

Publications (2)

Publication Number Publication Date
JPWO2019229835A1 JPWO2019229835A1 (ja) 2021-06-24
JP7111810B2 true JP7111810B2 (ja) 2022-08-02

Family

ID=68697531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020522422A Active JP7111810B2 (ja) 2018-05-29 2018-05-29 固体撮像装置および撮像システム

Country Status (3)

Country Link
US (1) US11425319B2 (ja)
JP (1) JP7111810B2 (ja)
WO (1) WO2019229835A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283573A (ja) 2009-06-04 2010-12-16 Nikon Corp 電子カメラ
JP2013168720A (ja) 2012-02-14 2013-08-29 Olympus Corp 固体撮像装置および撮像装置
JP2015089036A (ja) 2013-10-31 2015-05-07 リコーイメージング株式会社 撮像装置および撮像方法
JP2017055350A (ja) 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5584982B2 (ja) * 2009-02-09 2014-09-10 ソニー株式会社 固体撮像素子およびカメラシステム
JP5784426B2 (ja) 2011-09-06 2015-09-24 オリンパス株式会社 撮像装置
JP6037873B2 (ja) * 2013-02-06 2016-12-07 オリンパス株式会社 固体撮像装置および撮像装置
JP6176062B2 (ja) * 2013-11-06 2017-08-09 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
US9979918B2 (en) * 2014-01-30 2018-05-22 Shanghai Ic R&D Center Co., Ltd Image sensor and data tranmission method thereof
JP6075646B2 (ja) * 2014-03-17 2017-02-08 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP6557455B2 (ja) 2014-06-25 2019-08-07 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
JP5897752B1 (ja) * 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283573A (ja) 2009-06-04 2010-12-16 Nikon Corp 電子カメラ
JP2013168720A (ja) 2012-02-14 2013-08-29 Olympus Corp 固体撮像装置および撮像装置
JP2015089036A (ja) 2013-10-31 2015-05-07 リコーイメージング株式会社 撮像装置および撮像方法
JP2017055350A (ja) 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置

Also Published As

Publication number Publication date
JPWO2019229835A1 (ja) 2021-06-24
US20210136300A1 (en) 2021-05-06
US11425319B2 (en) 2022-08-23
WO2019229835A1 (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
JP5953028B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
JP6482186B2 (ja) 撮像装置及びその駆動方法
JP5820627B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
US9473720B2 (en) Solid-state image-capturing device and image-capturing device
JP6045156B2 (ja) 固体撮像装置
US9628737B2 (en) Solid-state imaging device, and imaging device
JP2017220877A (ja) 撮像装置及び撮像システム
US8830368B2 (en) Solid-state imaging device
US9807330B2 (en) Solid-state imaging device and imaging apparatus
JP6406977B2 (ja) 光電変換装置、撮像システム
JP2014039159A (ja) 固体撮像装置および駆動方法、並びに電子機器
US20090046187A1 (en) Solid-state imaging device
JP5791982B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
JP6245856B2 (ja) 光電変換装置、光電変換システム
JP7111810B2 (ja) 固体撮像装置および撮像システム
JP5080127B2 (ja) 固体撮像装置、並びにそれを用いたビデオカメラ及びデジタルスチルカメラ
JP6641135B2 (ja) 撮像素子及び撮像装置
US10531018B2 (en) Image sensor for suppressing readout time of image signal and focus detection signal, control method therefor, and image capturing apparatus
JP5893372B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
JP6053321B2 (ja) 固体撮像装置
JP6412347B2 (ja) 画素回路およびこれを搭載した撮像装置
JP6128776B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
WO2017085848A1 (ja) 固体撮像装置および撮像装置
JP5945463B2 (ja) 固体撮像装置
JP2016092594A (ja) 撮像装置及び固体撮像素子の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220721

R151 Written notification of patent or utility model registration

Ref document number: 7111810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151